JP2012109366A - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP2012109366A JP2012109366A JP2010256472A JP2010256472A JP2012109366A JP 2012109366 A JP2012109366 A JP 2012109366A JP 2010256472 A JP2010256472 A JP 2010256472A JP 2010256472 A JP2010256472 A JP 2010256472A JP 2012109366 A JP2012109366 A JP 2012109366A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- electrode
- layer
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
この発明は、窒化物半導体装置に関し、特に民生機器の電源回路等においてパワーデバイスとして用いられる窒化物半導体装置に関する。 The present invention relates to a nitride semiconductor device, and more particularly to a nitride semiconductor device used as a power device in a power supply circuit of a consumer device.
従来、窒化物半導体装置としては、図８に示すように、基板１０１と、この基板１０１上に設けられたＧａＮ層１０２、ＡｌＧａＮ層１０３および絶縁膜１０４と、ＡｌＧａＮ層１０３上に設けられたソース電極１０５、ドレイン電極１０６およびゲート電極１０７とを備えたものがある（特開２００７−７３５５５号公報：特許文献１参照）。 Conventionally, as a nitride semiconductor device, as shown in FIG. 8, a substrate 101, a GaN layer 102, an AlGaN layer 103 and an insulating film 104 provided on the substrate 101, and a source provided on the AlGaN layer 103. Some include an electrode 105, a drain electrode 106, and a gate electrode 107 (see Japanese Patent Application Laid-Open No. 2007-73555: Patent Document 1).
しかしながら、上記従来の窒化物半導体装置では、上記ゲート電極１０７の直下に位置するＡｌＧａＮ層１０３と、このＡｌＧａＮ層１０３の直上に位置する上記絶縁膜１０４との間の界面Ｓが、平坦であるため、ゲート電極１０７から染み出した金属が、上記界面Ｓを伝って、ドレイン電極１０６に到達する問題があった。 However, in the conventional nitride semiconductor device, the interface S between the AlGaN layer 103 located immediately below the gate electrode 107 and the insulating film 104 located directly above the AlGaN layer 103 is flat. There is a problem that the metal oozed from the gate electrode 107 reaches the drain electrode 106 through the interface S.
この結果、上記ゲート電極１０７と上記ドレイン電極１０６とが、染み出した金属によって繋がり、ドレイン−ゲート間で絶縁破壊が生じて、窒化物半導体層の寿命が低下することとなっていた。 As a result, the gate electrode 107 and the drain electrode 106 are connected by the exuded metal, and dielectric breakdown occurs between the drain and the gate, so that the lifetime of the nitride semiconductor layer is reduced.
ここで、上記ゲート電極１０７から金属が染み出すことについて、考えられる理由を説明する。まず、上記ゲート電極１０７に対し、ホットエレクトロンが衝突し昇温されることで金属が動きやすい状態になる。そして、エレクトロマイグレーションによって、ゲート電極１０７から金属がドレイン電極１０６に向かって運搬される。ドレイン電極１０７に向かって染み出た金属は、ドレイン電極１０７に近くなるにつれて、より強い電界を受けて、さらに金属の染み出しが助長される。そして、最終的に、ゲート電極１０７とドレイン電極１０６とが、染み出した金属によって繋がる。 Here, a possible reason for the metal seeping out from the gate electrode 107 will be described. First, the hot electrons collide with the gate electrode 107 and the temperature is raised, so that the metal moves easily. Then, metal is transported from the gate electrode 107 toward the drain electrode 106 by electromigration. The metal that oozes out toward the drain electrode 107 receives a stronger electric field as it gets closer to the drain electrode 107, and further oozes out the metal. Finally, the gate electrode 107 and the drain electrode 106 are connected by the leached metal.
そこで、この発明の課題は、ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device that suppresses a metal oozing from a gate electrode from reaching the drain electrode and suppresses a breakdown between the drain and the gate.
上記課題を解決するため、この発明の窒化物半導体装置は、
基板と、
上記基板上に設けられると共に少なくとも窒化物半導体層を含む複数の層と、
上記窒化物半導体層上に設けられると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記窒化物半導体層上に設けられると共に上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と
を備え、
上記ゲート電極の直下に位置する第１の層と、この第１の層の直上に位置する第２の層との間の界面に、上記ゲート電極と上記ドレイン電極との間に位置するように、段差を設けたことを特徴としている。
In order to solve the above problems, a nitride semiconductor device of the present invention is
A substrate,
A plurality of layers provided on the substrate and including at least a nitride semiconductor layer;
A source electrode and a drain electrode provided on the nitride semiconductor layer and spaced apart from each other;
A gate electrode provided on the nitride semiconductor layer and disposed between the source electrode and the drain electrode;
At the interface between the first layer located immediately below the gate electrode and the second layer located immediately above the first layer, is located between the gate electrode and the drain electrode It is characterized by providing a step.
この発明の窒化物半導体装置によれば、上記ゲート電極の直下に位置する第１の層と、この第１の層の直上に位置する第２の層との間の界面に、上記ゲート電極と上記ドレイン電極との間に位置するように、段差を設けているので、ゲート電極から上記界面を伝ってドレイン電極側へ染み出した金属を、上記段差によって、堰き止めることができる。このように、ゲート電極から染み出した金属が、ドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 According to the nitride semiconductor device of the present invention, at the interface between the first layer located immediately below the gate electrode and the second layer located immediately above the first layer, the gate electrode and Since the step is provided so as to be located between the drain electrode and the drain electrode, the metal oozing from the gate electrode to the drain electrode side through the interface can be blocked by the step. In this way, the metal that has oozed out of the gate electrode can be prevented from reaching the drain electrode, and the breakdown between the drain and the gate can be made difficult to occur.
したがって、窒化物半導体層の寿命を延ばすことができて、窒化物半導体層の信頼性を向上できる。 Therefore, the lifetime of the nitride semiconductor layer can be extended and the reliability of the nitride semiconductor layer can be improved.
また、一実施形態の窒化物半導体装置では、上記段差は、上記ドレイン電極よりも上記ゲート電極側に位置する。 In one embodiment, the step is located closer to the gate electrode than the drain electrode.
この実施形態の窒化物半導体装置によれば、上記段差は、上記ドレイン電極よりも上記ゲート電極側に位置するので、ドレイン電極と段差との間の距離を長くすることができ、ドレイン電極に向かって染み出た金属にかかる電界強度を抑制できて、さらなる金属の染み出しの助長を抑制できる。 According to the nitride semiconductor device of this embodiment, since the step is located on the gate electrode side with respect to the drain electrode, the distance between the drain electrode and the step can be increased, and the step is directed toward the drain electrode. The electric field intensity applied to the metal that has exuded can be suppressed, and further promotion of metal exudation can be suppressed.
また、一実施形態の窒化物半導体装置では、上記段差は、上記ゲート電極の近傍に位置する。 In the nitride semiconductor device of one embodiment, the step is located in the vicinity of the gate electrode.
この実施形態の窒化物半導体装置によれば、上記段差は、上記ゲート電極の近傍に位置するので、ドレイン電極と段差との間の距離を一層長くすることができ、ドレイン電極に向かって染み出た金属にかかる電界強度を一層抑制できて、さらなる金属の染み出しの助長を一層抑制できる。 According to the nitride semiconductor device of this embodiment, since the step is located in the vicinity of the gate electrode, the distance between the drain electrode and the step can be further increased, and oozes out toward the drain electrode. Further, the electric field strength applied to the metal can be further suppressed, and further promotion of the metal seepage can be further suppressed.
また、一実施形態の窒化物半導体装置では、上記段差は、上記第１の層に設けられた溝により、形成されている。 In the nitride semiconductor device of one embodiment, the step is formed by a groove provided in the first layer.
この実施形態の窒化物半導体装置によれば、上記段差は、上記第１の層に設けられた溝により、形成されているので、ゲート電極から染み出した金属を溝によって堰き止めることができる。 According to the nitride semiconductor device of this embodiment, since the step is formed by the groove provided in the first layer, the metal oozing out from the gate electrode can be blocked by the groove.
また、一実施形態の窒化物半導体装置では、上記段差は、上記第１の層に設けられた突起により、形成されている。 In the nitride semiconductor device of one embodiment, the step is formed by a protrusion provided on the first layer.
この実施形態の窒化物半導体装置によれば、上記段差は、上記第１の層に設けられた突起により、形成されているので、ゲート電極から染み出した金属を突起によって堰き止めることができる。 According to the nitride semiconductor device of this embodiment, since the step is formed by the protrusion provided in the first layer, the metal that has oozed out of the gate electrode can be blocked by the protrusion.
また、一実施形態の窒化物半導体装置では、
上記第１の層は、上記窒化物半導体層であり、
上記第２の層は、絶縁膜である。
In the nitride semiconductor device of one embodiment,
The first layer is the nitride semiconductor layer;
The second layer is an insulating film.
この実施形態の窒化物半導体装置によれば、上記第１の層は、上記窒化物半導体層であり、上記第２の層は、絶縁膜であるので、ゲート電極と窒化物半導体層とのショットキー接合においても、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 According to the nitride semiconductor device of this embodiment, since the first layer is the nitride semiconductor layer and the second layer is an insulating film, a shot of the gate electrode and the nitride semiconductor layer is performed. Also in the key junction, the breakdown between the drain and the gate can be made difficult to occur.
また、一実施形態の窒化物半導体装置では、
上記第１の層は、第１の絶縁膜であり、
上記第２の層は、第２の絶縁膜である。
In the nitride semiconductor device of one embodiment,
The first layer is a first insulating film,
The second layer is a second insulating film.
この実施形態の窒化物半導体装置によれば、上記第１の層は、第１の絶縁膜であり、上記第２の層は、第２の絶縁膜であるので、ゲート電極、第１の絶縁膜および窒化物半導体層のＭＩＳ（Metal-Insulator-Semiconductor）構造においても、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 According to the nitride semiconductor device of this embodiment, since the first layer is a first insulating film and the second layer is a second insulating film, the gate electrode and the first insulating film Also in the MIS (Metal-Insulator-Semiconductor) structure of the film and the nitride semiconductor layer, the breakdown between the drain and the gate can be made difficult to occur.
また、一実施形態の窒化物半導体装置では、上記ゲート電極の材料は、Ａｕ，Ｔｉ，Ｐｔ，Ｗ，Ａｌ，Ｍｏ，Ｎｉのうちの少なくとも何れか一つを含む。 In the nitride semiconductor device of one embodiment, the material of the gate electrode includes at least one of Au, Ti, Pt, W, Al, Mo, and Ni.
この実施形態の窒化物半導体装置によれば、上記ゲート電極の材料は、Ａｕ，Ｔｉ，Ｐｔ，Ｗ，Ａｌ，Ｍｏ，Ｎｉのうちの少なくとも何れか一つを含むので、このゲート電極は、金属の染み出しの可能性を有することになる。このゲート電極を用いても、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 According to the nitride semiconductor device of this embodiment, the material of the gate electrode includes at least one of Au, Ti, Pt, W, Al, Mo, and Ni. There is a possibility of oozing out. Even when this gate electrode is used, the breakdown between the drain and the gate can be made difficult to occur.
この発明の窒化物半導体装置によれば、上記ゲート電極の直下に位置する第１の層と、この第１の層の直上に位置する第２の層との間の界面に、上記ゲート電極と上記ドレイン電極との間に位置するように、段差を設けているので、ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する。 According to the nitride semiconductor device of the present invention, at the interface between the first layer located immediately below the gate electrode and the second layer located immediately above the first layer, the gate electrode and Since the step is provided so as to be located between the drain electrode and the drain electrode, the metal oozed from the gate electrode is prevented from reaching the drain electrode, and the breakdown between the drain and the gate is suppressed.
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
（第１の実施形態）
図１は、この発明の窒化物半導体装置の一実施形態である断面図を示している。この窒化物半導体装置は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）構造であり、例えば、民生機器の電源回路等においてパワーデバイスとして用いられる。
(First embodiment)
FIG. 1 is a sectional view showing an embodiment of a nitride semiconductor device according to the present invention. This nitride semiconductor device has a HEMT (High Electron Mobility Transistor) structure, and is used as a power device in, for example, a power supply circuit of a consumer device.
図１に示すように、上記窒化物半導体装置は、基板１０と、上記基板１０上に設けられた窒化物半導体層２０と、上記窒化物半導体層２０上に設けられた（一の層としての）絶縁膜３０と、上記窒化物半導体層２０上に設けられたソース電極２、ドレイン電極１およびゲート電極５とを有する。 As shown in FIG. 1, the nitride semiconductor device includes a substrate 10, a nitride semiconductor layer 20 provided on the substrate 10, and provided on the nitride semiconductor layer 20 (as one layer). ) The insulating film 30 and the source electrode 2, the drain electrode 1, and the gate electrode 5 provided on the nitride semiconductor layer 20.
上記ソース電極２および上記ドレイン電極１は、互いに間隔をおいて配置されている。上記ゲート電極５は、ソース電極２とドレイン電極１との間に配置されている。 The source electrode 2 and the drain electrode 1 are spaced apart from each other. The gate electrode 5 is disposed between the source electrode 2 and the drain electrode 1.
上記基板１０は、Ｓｉ基板である。上記窒化物半導体層２０は、基板１０側（下側）から順に、アンドープＧａＮ層２１とアンドープＡｌＧａＮ層２２とを有する。ＧａＮ層２１は、いわゆるチャネル層であり、ＡｌＧａＮ層２２は、いわゆるキャリア供給層である。ＧａＮ層２１とＡｌＧａＮ層２２との界面に、２ＤＥＧ（２次元電子ガス）が発生し、この２ＤＥＧをチャネルとして利用する。図中、２ＤＥＧ層を点線で示している。 The substrate 10 is a Si substrate. The nitride semiconductor layer 20 includes an undoped GaN layer 21 and an undoped AlGaN layer 22 in order from the substrate 10 side (lower side). The GaN layer 21 is a so-called channel layer, and the AlGaN layer 22 is a so-called carrier supply layer. 2DEG (two-dimensional electron gas) is generated at the interface between the GaN layer 21 and the AlGaN layer 22, and this 2DEG is used as a channel. In the figure, the 2DEG layer is indicated by a dotted line.
上記絶縁膜３０は、ゲート電極５を除くＡｌＧａＮ層２２上にＡｌＧａＮ層２２を保護する。この絶縁膜３０の材料として、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３などの材料を用いている。 The insulating film 30 protects the AlGaN layer 22 on the AlGaN layer 22 excluding the gate electrode 5. A material such as SiN, SiO 2 or Al 2 O 3 is used as the material of the insulating film 30.
上記ソース電極２、上記ドレイン電極１および上記ゲート電極５上に、図示しない層間絶縁膜を形成し、この層間絶縁膜上に図示しない電極パッドを形成している。この層間絶縁膜の材料として、ポリイミド、ＳＯＧ、ＢＰＳＧなどの絶縁材料を用いている。 An interlayer insulating film (not shown) is formed on the source electrode 2, the drain electrode 1, and the gate electrode 5, and an electrode pad (not shown) is formed on the interlayer insulating film. An insulating material such as polyimide, SOG, or BPSG is used as the material for the interlayer insulating film.
上記ゲート電極５の材料は、Ａｕ，Ｔｉ，Ｐｔ，Ｗ，Ａｌ，Ｍｏ，Ｎｉのうちの少なくとも何れか一つを含む。上記ソース電極２および上記ドレイン電極１の材料は、Ａｕ，Ａｌ，Ｈｆ，Ｔｉ，Ｐｔのうちの少なくとも何れか一つを含む。 The material of the gate electrode 5 includes at least one of Au, Ti, Pt, W, Al, Mo, and Ni. The material of the source electrode 2 and the drain electrode 1 includes at least one of Au, Al, Hf, Ti, and Pt.
上記ゲート電極５の直下には、ＡｌＧａＮ層２２が位置しており、ゲート電極５と窒化物半導体層２０との接合は、ショットキー接合となる。 An AlGaN layer 22 is located immediately below the gate electrode 5, and the junction between the gate electrode 5 and the nitride semiconductor layer 20 is a Schottky junction.
上記ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、段差としての溝５０を設けている。この溝５０は、ＡｌＧａＮ層２２に設けられ、界面Ｓよりも下側に位置する。溝５０は、例えば、エッチングにより形成される。 The interface S between the AlGaN layer 22 located immediately below the gate electrode 5 and the insulating film 30 located directly above the AlGaN layer 22 is positioned between the gate electrode 5 and the drain electrode 1. A groove 50 is provided as a step. The groove 50 is provided in the AlGaN layer 22 and is located below the interface S. The groove 50 is formed by etching, for example.
上記溝５０は、上記ゲート電極５の近傍に位置し、つまり、溝５０は、ドレイン電極１よりもゲート電極５側に位置する。溝５０の底面は、ＧａＮ層２１とＡｌＧａＮ層２２との界面（つまり２ＤＥＧ層）よりも、上側に位置する。 The groove 50 is located in the vicinity of the gate electrode 5, that is, the groove 50 is located closer to the gate electrode 5 than the drain electrode 1. The bottom surface of the groove 50 is located above the interface between the GaN layer 21 and the AlGaN layer 22 (that is, the 2DEG layer).
一実施例として、上記ＧａＮ層２１の厚みは、５．３μｍであり、上記ＡｌＧａＮ層２２の厚みは、２２ｎｍであり、上記溝５０の深さは、数ｎｍ〜１０ｎｍ程度であり、上記ソース電極２および上記ドレイン電極１の厚みは、３μｍ程度であり、上記ゲート電極５の厚みは、０．５μｍ程度である。 As an example, the thickness of the GaN layer 21 is 5.3 μm, the thickness of the AlGaN layer 22 is 22 nm, the depth of the groove 50 is about several nm to 10 nm, and the source electrode 2 and the drain electrode 1 have a thickness of about 3 μm, and the gate electrode 5 has a thickness of about 0.5 μm.
次に、上記ソース電極２、上記ドレイン電極１および上記ゲート電極５の電極パターンを説明する。 Next, electrode patterns of the source electrode 2, the drain electrode 1, and the gate electrode 5 will be described.
図２の平面図に示すように、上記ドレイン電極１は、第１直線状基部１ａと、この第１直線状基部１ａから両側方に延びた複数のくし状電極からなる第１くし状電極部１ｂ，１ｃとを有する。 As shown in the plan view of FIG. 2, the drain electrode 1 includes a first comb-shaped electrode portion including a first linear base portion 1a and a plurality of comb-shaped electrodes extending from the first linear base portion 1a on both sides. 1b, 1c.
一方の上記ソース電極２は、ドレイン電極１の左側方（一側方）に、ドレイン電極１の第１直線状基部１ａに対して平行な第２直線状基部２ａと、この第２直線状基部２ａからドレイン電極１側に向かって延びた複数のくし状電極からなる第２くし状電極部２ｂとを有する。この一方のソース電極２の第２くし状電極部２ｂは、ドレイン電極１の第１くし状電極部１ｂと互いに間隔をあけて交互に配列されている。 One of the source electrodes 2 has a second linear base 2a parallel to the first linear base 1a of the drain electrode 1 on the left side (one side) of the drain electrode 1, and the second linear base. And a second comb-shaped electrode portion 2b composed of a plurality of comb-shaped electrodes extending from 2a toward the drain electrode 1 side. The second comb-like electrode portions 2b of the one source electrode 2 are arranged alternately with the first comb-like electrode portions 1b of the drain electrode 1 at intervals.
他方の上記ソース電極３は、ドレイン電極１の右側方（他側方）に、ドレイン電極１の第１直線状基部１ａに対して平行な第３直線状基部３ａと、この第３直線状基部３ａからドレイン電極１側に向かって延びた複数のくし状電極からなる第３くし状電極部３ｂとを有する。この他方のソース電極３の第３くし状電極部３ｂは、ドレイン電極１の第１くし状電極部１ｃと互いに間隔をあけて交互に配列されている。 The other source electrode 3 includes a third linear base 3a parallel to the first linear base 1a of the drain electrode 1 on the right side (the other side) of the drain electrode 1 and the third linear base. A third comb-like electrode portion 3b composed of a plurality of comb-like electrodes extending from 3a toward the drain electrode 1 side. The third comb-like electrode portions 3b of the other source electrode 3 are arranged alternately with the first comb-like electrode portions 1c of the drain electrode 1 at intervals.
上記一方のソース電極２の第２直線状基部２ａの一端（図１の上側）と上記他方のソース電極３の第３直線状基部３ａの一端（図１の上側）とを、接続電極６を介して、接続している。上記一方のソース電極２の第２直線状基部２ａの他端（図１の下側）と上記他方のソース電極３の第３直線状基部３ａの他端（図１の下側）とを、接続電極７を介して、接続している。 One end of the second linear base 2a of the one source electrode 2 (upper side in FIG. 1) and one end of the third linear base 3a of the other source electrode 3 (upper side in FIG. 1) are connected to the connection electrode 6. Connected through. The other end of the second linear base 2a of the one source electrode 2 (the lower side in FIG. 1) and the other end of the third linear base 3a of the other source electrode 3 (the lower side in FIG. 1) The connection is made through the connection electrode 7.
上記ゲート電極５は、図示しないが、上記ドレイン電極１と上記一方のソース電極２との間、および、上記ドレイン電極１と上記他方のソース電極３との間を、折曲して延在している。なお、図２において、ソース電極２，３の位置とドレイン電極１の位置とを、互いに入れ替えてもよい。 Although not shown, the gate electrode 5 is bent and extends between the drain electrode 1 and the one source electrode 2 and between the drain electrode 1 and the other source electrode 3. ing. In FIG. 2, the positions of the source electrodes 2 and 3 and the position of the drain electrode 1 may be interchanged.
次に、上記ソース電極２、上記ドレイン電極１および上記ゲート電極５に接続された電極パッドを説明する。 Next, the electrode pad connected to the source electrode 2, the drain electrode 1, and the gate electrode 5 will be described.
図３の平面図に示すように、上記ドレイン電極１には、コンタクト部を介して、第１の電極パッド１１が接続される。この第１の電極パッド１１は、ドレイン電極１の第１直線状基部１ａおよび第１くし状電極部１ｂ，１ｃの第１直線状基部１ａ側を含む領域に対応する層間絶縁膜上の領域に形成される。 As shown in the plan view of FIG. 3, a first electrode pad 11 is connected to the drain electrode 1 through a contact portion. The first electrode pad 11 is formed in a region on the interlayer insulating film corresponding to a region including the first linear base portion 1a of the drain electrode 1 and the first linear base portion 1a side of the first comb electrode portions 1b and 1c. It is formed.
上記一方のソース電極２には、コンタクト部を介して、第２の電極パッド１２が接続される。この第２の電極パッド１２は、一方のソース電極２の第２くし状電極部２ｂの第２直線状基部２ａ側を含む領域に対応する層間絶縁膜上の領域に形成される。 A second electrode pad 12 is connected to the one source electrode 2 through a contact portion. The second electrode pad 12 is formed in a region on the interlayer insulating film corresponding to a region including the second linear base portion 2a side of the second comb electrode portion 2b of the one source electrode 2.
上記他方のソース電極３には、コンタクト部を介して、第３の電極パッド１３が接続される。この第３の電極パッド１３は、他方のソース電極３の第３くし状電極部３ｂの第３直線状基部３ａ側を含む領域に対応する層間絶縁膜上の領域に形成される。 A third electrode pad 13 is connected to the other source electrode 3 through a contact portion. The third electrode pad 13 is formed in a region on the interlayer insulating film corresponding to a region including the third linear base portion 3 a side of the third comb electrode portion 3 b of the other source electrode 3.
上記第１の電極パッド１１の左上コーナーに切り欠き領域を設け、その切り欠き領域に、上記ゲート電極５に接続されるゲート電極パッド１５を形成している。 A cutout region is provided in the upper left corner of the first electrode pad 11, and a gate electrode pad 15 connected to the gate electrode 5 is formed in the cutout region.
ここで、上記第１，上記第２，上記第３の電極パッド１１，１２，１３および上記ゲート電極パッド１５には、Ｔｉ／ＡｕまたはＴｉ／Ａｌなどを用いている。 Here, Ti / Au or Ti / Al or the like is used for the first, second and third electrode pads 11, 12, 13 and the gate electrode pad 15.
上記第１，上記第２，上記第３の電極パッド１１，１２，１３は、上記ドレイン電極１および上記ソース電極２，３が占める領域内でかつ第１，第２，第３くし状電極部１ｂ，１ｃ，２ｂ，３ｂのある窒化物半導体層２０（ＧａＮ層２１、ＡｌＧａＮ層２２）の活性領域に対応する層間絶縁膜上の領域に形成されている。 The first, second and third electrode pads 11, 12 and 13 are in the region occupied by the drain electrode 1 and the source electrodes 2 and 3, and the first, second and third comb electrode portions. It is formed in a region on the interlayer insulating film corresponding to the active region of the nitride semiconductor layer 20 (GaN layer 21, AlGaN layer 22) having 1b, 1c, 2b, 3b.
上記第１，上記第２，上記第３の電極パッド１１，１２，１３を窒化物半導体装置の活性領域上にコンタクト部により設けることによって、複数のフィンガーからの距離を略均等かつ短くすることができるので、配線抵抗をより小さくすることができる。また、窒化物半導体装置のサイズも最小限とすることができる。 By providing the first, second, and third electrode pads 11, 12, and 13 on the active region of the nitride semiconductor device by contact portions, the distance from the plurality of fingers can be made substantially uniform and short. As a result, the wiring resistance can be further reduced. Also, the size of the nitride semiconductor device can be minimized.
上記構成の窒化物半導体装置によれば、上記ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けているので、ゲート電極５から上記界面Ｓを伝ってドレイン電極１側へ染み出した金属を、上記溝５０によって、堰き止めることができる。このように、ゲート電極５から染み出した金属が、ドレイン電極１に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 According to the nitride semiconductor device having the above structure, the gate electrode 5 and the drain are formed at the interface S between the AlGaN layer 22 located immediately below the gate electrode 5 and the insulating film 30 located directly above the AlGaN layer 22. Since the groove 50 is provided so as to be positioned between the electrode 1, the metal that has oozed from the gate electrode 5 to the drain electrode 1 side through the interface S can be dammed by the groove 50. . In this way, it is possible to suppress the metal oozing out from the gate electrode 5 from reaching the drain electrode 1, thereby making it difficult to cause dielectric breakdown between the drain and the gate.
したがって、窒化物半導体層の寿命を延ばすことができて、窒化物半導体層の信頼性を向上できる。 Therefore, the lifetime of the nitride semiconductor layer can be extended and the reliability of the nitride semiconductor layer can be improved.
また、上記溝５０は、上記ゲート電極５の近傍に位置するので、ドレイン電極１と溝５０との間の距離を長くすることができ、ドレイン電極５に向かって染み出た金属にかかる電界強度を抑制できて、さらなる金属の染み出しの助長を抑制できる。 Further, since the groove 50 is located in the vicinity of the gate electrode 5, the distance between the drain electrode 1 and the groove 50 can be increased, and the electric field strength applied to the metal that has exuded toward the drain electrode 5. It is possible to suppress the further exudation of the metal.
また、上記ゲート電極５の材料は、Ａｕ，Ｔｉ，Ｐｔ，Ｗ，Ａｌ，Ｍｏ，Ｎｉのうちの少なくとも何れか一つを含むので、このゲート電極５は、金属の染み出しの可能性を有することになる。このゲート電極５を用いても、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 Further, since the material of the gate electrode 5 includes at least one of Au, Ti, Pt, W, Al, Mo, and Ni, the gate electrode 5 has a possibility of bleeding of metal. It will be. Even when the gate electrode 5 is used, it is possible to make it difficult to cause a breakdown between the drain and the gate.
ここで、比較例として、上記溝５０を設けない窒化物半導体装置（図８参照）についての実験例を示す。 Here, as a comparative example, an experimental example of a nitride semiconductor device (see FIG. 8) in which the groove 50 is not provided is shown.
図８の窒化物半導体装置において高温逆バイアス試験を行った。具体的に述べると、ノーマリーオンのゲート電極１０７をオフにするために、１５０℃の環境下、ドレイン電極１０６の印加電圧を６００Ｖとし、ソース電極１０５および基板１０１の印加電圧を０Ｖとし、ゲート電極１０７の印加電圧を−１０Ｖとした。 A high temperature reverse bias test was performed on the nitride semiconductor device of FIG. Specifically, in order to turn off the normally-on gate electrode 107, the applied voltage to the drain electrode 106 is set to 600 V, the applied voltage to the source electrode 105 and the substrate 101 is set to 0 V in an environment of 150 ° C. The applied voltage of the electrode 107 was −10V.
そして、上記試験を長時間行ったとき、突然、ゲート−ドレイン間で絶縁破壊が生じた。２０個の窒化物半導体装置において上記試験を行ったところ、８個の窒化物半導体装置において破壊が生じた。 And when the said test was done for a long time, the dielectric breakdown arose between gate-drain suddenly. When the above test was performed on 20 nitride semiconductor devices, breakdown occurred in 8 nitride semiconductor devices.
この破壊された窒化物半導体装置を光学顕微鏡で撮影したところ、図４に示すように、ゲート電極１０７から染み出した金属Ｍを確認した。この染み出した金属Ｍは、ゲート電極１０７からドレイン電極１０６に向かって線状に延びている。図中、わかりやすくするために、染み出した金属Ｍの先端を、点線にて示す。 When the broken nitride semiconductor device was photographed with an optical microscope, the metal M that exudes from the gate electrode 107 was confirmed as shown in FIG. The exuded metal M extends linearly from the gate electrode 107 toward the drain electrode 106. In order to make it easy to understand in the figure, the tip of the metal M that has exuded is indicated by a dotted line.
この原因として、ゲート電極１０７へ衝突するホットエレクトロンによる昇温、および、エレクトロマイグレーションによる金属の運搬作用によって、ゲート電極１０７から、リーク源となる絶縁膜１０４とＡｌＧａＮ層１０３との間の界面Ｓを伝って、金属が染み出す。この金属の染み出しは、ゲート電極１０７の幅方向に一様ではなく、線状にドレイン電極１０６の方向に伸びるため、染みの先端には、強い電界強度が発生して、染みはさらに進行する。そして、ゲート電極１０７とドレイン電極１０６とが、染み出した金属によって繋がり、ドレイン−ゲート間で絶縁破壊が生じる。 As a cause of this, the interface S between the insulating film 104 and the AlGaN layer 103 serving as a leak source from the gate electrode 107 due to the temperature rise by hot electrons colliding with the gate electrode 107 and the metal transport action by electromigration. The metal oozes out. Since the metal seepage is not uniform in the width direction of the gate electrode 107 but extends linearly in the direction of the drain electrode 106, a strong electric field strength is generated at the tip of the stain, and the stain further proceeds. . Then, the gate electrode 107 and the drain electrode 106 are connected by the exuded metal, and dielectric breakdown occurs between the drain and the gate.
（第２の実施形態）
図５は、この発明の窒化物半導体装置の第２の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、窒化物半導体層の構成が相違する。なお、この第２の実施形態において、上記第１の実施形態と同一の符号は、上記第１の実施形態と同じ構成であるため、その説明を省略する。
(Second Embodiment)
FIG. 5 shows a second embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the second embodiment, the configuration of the nitride semiconductor layer is different. In the second embodiment, the same reference numerals as those in the first embodiment are the same as those in the first embodiment, and the description thereof is omitted.
図５に示すように、窒化物半導体層２０Ａは、基板１０側（下側）から順に、ＧａＮ層２１とＡｌＧａＮ層２２とＧａＮキャップ層２３とを有する。このＧａＮキャップ層２３の厚みは、例えば１ｎｍである。ソース電極２、ドレイン電極１およびゲート電極５は、ＧａＮキャップ層２３上に位置する。 As shown in FIG. 5, the nitride semiconductor layer 20A includes a GaN layer 21, an AlGaN layer 22, and a GaN cap layer 23 in order from the substrate 10 side (lower side). The thickness of the GaN cap layer 23 is, for example, 1 nm. The source electrode 2, the drain electrode 1, and the gate electrode 5 are located on the GaN cap layer 23.
上記ゲート電極５の直下に位置するＧａＮキャップ層２３と、このＧａＮキャップ層２３の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、段差としての溝５０Ａを設けている。この溝５０Ａは、ＧａＮキャップ層２３およびＡｌＧａＮ層２２に設けられ、界面Ｓよりも下側に位置する。溝５０Ａの底面は、ＧａＮ層２１とＡｌＧａＮ層２２との界面（つまり２ＤＥＧ層）よりも、上側に位置する。なお、上記溝５０Ａを、ＧａＮキャップ層２３のみに設けてもよい。 It is located between the gate electrode 5 and the drain electrode 1 at the interface S between the GaN cap layer 23 located immediately below the gate electrode 5 and the insulating film 30 located immediately above the GaN cap layer 23. A groove 50A is provided as a step. This groove 50 </ b> A is provided in the GaN cap layer 23 and the AlGaN layer 22 and is located below the interface S. The bottom surface of the groove 50A is located above the interface between the GaN layer 21 and the AlGaN layer 22 (that is, the 2DEG layer). The groove 50A may be provided only in the GaN cap layer 23.
したがって、上記ＧａＮキャップ層２３を設けた場合でも、上記ゲート電極５から上記界面Ｓを伝って上記ドレイン電極１側へ染み出した金属を、上記溝５０Ａによって、堰き止めることができて、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 Therefore, even when the GaN cap layer 23 is provided, the metal oozing out from the gate electrode 5 to the drain electrode 1 side through the interface S can be dammed by the groove 50A, and the drain − It is possible to make it difficult for dielectric breakdown between the gates to occur.
（第３の実施形態）
図６は、この発明の窒化物半導体装置の第３の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第３の実施形態では、段差の構成が相違する。なお、この第３の実施形態において、上記第１の実施形態と同一の符号は、上記第１の実施形態と同じ構成であるため、その説明を省略する。
(Third embodiment)
FIG. 6 shows a third embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the third embodiment, the configuration of the steps is different. In the third embodiment, the same reference numerals as those in the first embodiment have the same configurations as those in the first embodiment, and thus description thereof is omitted.
図６に示すように、ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、段差としての突起５０Ｂを設けている。この突起５０Ｂは、ＡｌＧａＮ層２２に設けられ、界面Ｓよりも上側に位置する。突起５０Ｂの上面は、絶縁膜３０の上面よりも、下側に位置する。突起５０Ｂの高さは、例えば数ｎｍ〜１０ｎｍ程度である。 As shown in FIG. 6, an interface S between the AlGaN layer 22 located immediately below the gate electrode 5 and the insulating film 30 located immediately above the AlGaN layer 22 is interposed between the gate electrode 5 and the drain electrode 1. A protrusion 50B is provided as a step so as to be located at the position. The protrusion 50B is provided on the AlGaN layer 22 and is located above the interface S. The upper surface of the protrusion 50 </ b> B is located below the upper surface of the insulating film 30. The height of the protrusion 50B is, for example, about several nm to 10 nm.
したがって、上記ゲート電極５から上記界面Ｓを伝って上記ドレイン電極１側へ染み出した金属を、上記突起５０Ｂによって、堰き止めることができて、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 Therefore, the metal oozing out from the gate electrode 5 to the drain electrode 1 side through the interface S can be dammed by the protrusion 50B, and it is difficult to cause a breakdown between the drain and the gate. it can.
（第４の実施形態）
図７は、この発明の窒化物半導体装置の第４の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第４の実施形態では、窒化物半導体装置の構成が相違する。なお、この第４の実施形態において、上記第１の実施形態と同一の符号は、上記第１の実施形態と同じ構成であるため、その説明を省略する。
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the fourth embodiment, the configuration of the nitride semiconductor device is different. In the fourth embodiment, the same reference numerals as those in the first embodiment are the same as those in the first embodiment, and the description thereof is omitted.
図７に示すように、ゲート電極５Ａと窒化物半導体層２０との間には、第１の絶縁膜３０Ａが設けられ、この第１の絶縁膜３０Ａ上に第２の絶縁膜３０Ｂが設けられている。つまり、この窒化物半導体装置は、ゲート電極５Ａ、第１の絶縁膜３０Ａおよび窒化物半導体層２０のＭＩＳ（Metal-Insulator-Semiconductor）構造を有する。 As shown in FIG. 7, a first insulating film 30A is provided between the gate electrode 5A and the nitride semiconductor layer 20, and a second insulating film 30B is provided on the first insulating film 30A. ing. That is, this nitride semiconductor device has a MIS (Metal-Insulator-Semiconductor) structure of the gate electrode 5A, the first insulating film 30A, and the nitride semiconductor layer 20.
上記ゲート電極５Ａは、ＧａＮ層２１とＡｌＧａＮ層２２との界面（つまり、２ＤＥＧ層）に達する延在部５ａを有する。 The gate electrode 5A has an extending portion 5a that reaches the interface between the GaN layer 21 and the AlGaN layer 22 (that is, the 2DEG layer).
上記ゲート電極５Ａの直下に位置する第１の絶縁膜３０Ａと、この第１の絶縁膜３０Ａの直上に位置する第２の絶縁膜３０Ｂとの間の界面Ｓに、ゲート電極５Ａとドレイン電極１との間に位置するように、段差としての溝５０Ｃを設けている。 At the interface S between the first insulating film 30A located immediately below the gate electrode 5A and the second insulating film 30B located directly above the first insulating film 30A, the gate electrode 5A and the drain electrode 1 A groove 50 </ b> C is provided as a step so as to be positioned between the two.
ここで、上記ゲート電極５Ａは二段の下面を有する。このように、ゲート電極が複数段の下面を有する場合、「ゲート電極の直下に位置する」とは、「ゲート電極の最下面の直下に位置する」ことを示し、図７の場合、「ゲート電極５Ａの延在部５ａの下面の直下に位置する」ことを示す。 Here, the gate electrode 5A has two lower surfaces. Thus, when the gate electrode has a plurality of lower surfaces, “located directly under the gate electrode” means “located directly under the lowermost surface of the gate electrode”. In the case of FIG. It is located directly under the lower surface of the extending portion 5a of the electrode 5A. "
この溝５０Ｃは、第１の絶縁膜３０ＡおよびＡｌＧａＮ層２２に設けられ、界面Ｓよりも下側に位置する。溝５０Ｃの底面は、ＧａＮ層２１とＡｌＧａＮ層２２との界面（つまり２ＤＥＧ層）よりも、上側に位置する。なお、上記溝５０Ｃを、第１の絶縁膜３０Ａのみに設けてもよい。 The groove 50C is provided in the first insulating film 30A and the AlGaN layer 22, and is located below the interface S. The bottom surface of the groove 50C is located above the interface between the GaN layer 21 and the AlGaN layer 22 (that is, the 2DEG layer). Note that the groove 50C may be provided only in the first insulating film 30A.
したがって、ＭＩＳ構造においても、上記ゲート電極５Ａから上記界面Ｓを伝って上記ドレイン電極１側へ染み出した金属を、上記溝５０Ｃによって、堰き止めることができて、ドレイン−ゲート間の絶縁破壊を生じ難くすることができる。 Accordingly, even in the MIS structure, the metal oozing out from the gate electrode 5A to the drain electrode 1 side through the interface S can be dammed by the groove 50C, so that the breakdown between the drain and the gate can be prevented. It can be made difficult to occur.
なお、この発明は上述の実施形態に限定されない。例えば、上記第１から上記第４の実施形態のそれぞれの特徴点を様々に組み合わせてもよい。 In addition, this invention is not limited to the above-mentioned embodiment. For example, the feature points of the first to fourth embodiments may be variously combined.
また、本発明の窒化物半導体装置を、ＨＥＭＴ以外の電界効果トランジスタに用いてもよい。例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＭＥＳＦＥＴ（Metal Semiconductor FET）等、種々のＦＥＴに対して、本発明は適用可能である。また、本発明は、耐圧ＭＯＳとしてのＪＦＥＴ（Junction FET）に対して、適用できる。また、ＦＥＴ以外にも、ショットキーダイオード等、各種ダイオードに対して、本発明は適用可能である。 The nitride semiconductor device of the present invention may be used for field effect transistors other than HEMTs. For example, the present invention is applicable to various FETs such as MOSFET (Metal Oxide Semiconductor FET) and MESFET (Metal Semiconductor FET). Further, the present invention can be applied to a JFET (Junction FET) as a breakdown voltage MOS. In addition to FETs, the present invention can be applied to various diodes such as Schottky diodes.
また、基板は、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、ソース電極およびドレイン電極の電極パターンは、くし形状以外であってもよい。 Further, the substrate is not limited to the Si substrate, and a sapphire substrate or SiC substrate may be used. A nitride semiconductor layer may be grown on the sapphire substrate or SiC substrate, or an AlGaN layer is grown on the GaN substrate. As described above, a nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor. Further, the electrode pattern of the source electrode and the drain electrode may be other than the comb shape.
また、基板上に少なくとも窒化物半導体層を含む複数の層を設け、この複数の層のうち、ゲート電極の直下に位置する第１の層と、この第１の層の直上に位置する第２の層との間の界面に、ゲート電極とドレイン電極との間を遮る段差を設けてもよい。また、窒化物半導体層を構成する複数の層の数量は、上記実施形態では２つまたは３つであったが、この複数の層の数量の増減は、自由である。 In addition, a plurality of layers including at least a nitride semiconductor layer are provided on the substrate, and among the plurality of layers, a first layer positioned immediately below the gate electrode and a second layer positioned directly above the first layer are provided. A step that blocks between the gate electrode and the drain electrode may be provided at the interface with the other layer. The number of the plurality of layers constituting the nitride semiconductor layer is two or three in the above embodiment, but the number of the plurality of layers can be freely increased or decreased.
また、窒化物半導体層は、ゲート電極下に位置する第１領域と、ソース電極下に位置する第２領域と、ドレイン電極下に位置する第３領域とを有し、第１領域、第２領域および第３領域において、窒化物半導体層の厚みや、窒化物半導体層を構成する層の数量が、相違するようにしてもよい。例えば、第１領域が、ＧａＮ層とＡｌＧａＮ層とからなり、第２、第３領域が、ＧａＮ層からなるようにしてもよく、この場合、ゲート電極は、ＡｌＧａＮ層に接触し、ソース電極およびドレイン電極は、ＧａＮ層に接触する。 The nitride semiconductor layer has a first region located below the gate electrode, a second region located below the source electrode, and a third region located below the drain electrode. In the region and the third region, the thickness of the nitride semiconductor layer and the number of layers constituting the nitride semiconductor layer may be different. For example, the first region may be composed of a GaN layer and an AlGaN layer, and the second and third regions may be composed of a GaN layer. In this case, the gate electrode is in contact with the AlGaN layer, the source electrode and The drain electrode is in contact with the GaN layer.
１ ドレイン電極
１ａ 第１直線状基部
１ｂ，１ｃ 第１くし状電極部
２ 一方のソース電極
２ａ 第２直線状基部
２ｂ 第２くし状電極部
３ 他方のソース電極
３ａ 第３直線状基部
３ｂ 第３くし状電極部
５，５Ａ ゲート電極
５ａ 延在部
１０ 基板
１１ 第１の電極パッド
１２ 第２の電極パッド
１３ 第３の電極パッド
１５ ゲート電極パッド
２０，２０Ａ 窒化物半導体層
２１ ＧａＮ層
２２ ＡｌＧａＮ層
２３ ＧａＮキャップ層
３０ 絶縁膜
３０Ａ 第１の絶縁膜
３０Ｂ 第２の絶縁膜
５０，５０Ａ，５０Ｃ 溝（段差）
５０Ｂ 突起（段差）
Ｓ 界面
DESCRIPTION OF SYMBOLS 1 Drain electrode 1a 1st linear base part 1b, 1c 1st comb-shaped electrode part 2 One source electrode 2a 2nd linear base part 2b 2nd comb-shaped electrode part 3 Other source electrode 3a 3rd linear base part 3b 3rd Comb electrode portion 5, 5A Gate electrode 5a Extension portion 10 Substrate 11 First electrode pad 12 Second electrode pad 13 Third electrode pad 15 Gate electrode pad 20, 20A Nitride semiconductor layer 21 GaN layer 22 AlGaN layer 23 GaN cap layer 30 Insulating film 30A First insulating film 30B Second insulating film 50, 50A, 50C Groove (step)
50B Protrusion (step)
S interface
Claims (8)
上記基板上に設けられると共に少なくとも窒化物半導体層を含む複数の層と、
上記窒化物半導体層上に設けられると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記窒化物半導体層上に設けられると共に上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と
を備え、
上記ゲート電極の直下に位置する第１の層と、この第１の層の直上に位置する第２の層との間の界面に、上記ゲート電極と上記ドレイン電極との間に位置するように、段差を設けたことを特徴とする窒化物半導体装置。 A substrate,
A plurality of layers provided on the substrate and including at least a nitride semiconductor layer;
A source electrode and a drain electrode provided on the nitride semiconductor layer and spaced apart from each other;
A gate electrode provided on the nitride semiconductor layer and disposed between the source electrode and the drain electrode;
At the interface between the first layer located immediately below the gate electrode and the second layer located immediately above the first layer, is located between the gate electrode and the drain electrode A nitride semiconductor device comprising a step.
上記段差は、上記ドレイン電極よりも上記ゲート電極側に位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
The nitride semiconductor device according to claim 1, wherein the step is located closer to the gate electrode than the drain electrode.
上記段差は、上記ゲート電極の近傍に位置することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1 or 2,
The nitride semiconductor device, wherein the step is located in the vicinity of the gate electrode.
上記段差は、上記第１の層に設けられた溝により、形成されていることを特徴とする窒化物半導体装置。 In the nitride semiconductor device according to any one of claims 1 to 3,
The nitride semiconductor device, wherein the step is formed by a groove provided in the first layer.
上記段差は、上記第１の層に設けられた突起により、形成されていることを特徴とする窒化物半導体装置。 In the nitride semiconductor device according to any one of claims 1 to 3,
The nitride semiconductor device according to claim 1, wherein the step is formed by a protrusion provided in the first layer.
上記第１の層は、上記窒化物半導体層であり、
上記第２の層は、絶縁膜であることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 5,
The first layer is the nitride semiconductor layer;
The nitride semiconductor device, wherein the second layer is an insulating film.
上記第１の層は、第１の絶縁膜であり、
上記第２の層は、第２の絶縁膜であることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 5,
The first layer is a first insulating film,
The nitride semiconductor device, wherein the second layer is a second insulating film.
上記ゲート電極の材料は、Ａｕ，Ｔｉ，Ｐｔ，Ｗ，Ａｌ，Ｍｏ，Ｎｉのうちの少なくとも何れか一つを含むことを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 7,
A material for the gate electrode includes at least one of Au, Ti, Pt, W, Al, Mo, and Ni.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256472A JP2012109366A (en) | 2010-11-17 | 2010-11-17 | Nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256472A JP2012109366A (en) | 2010-11-17 | 2010-11-17 | Nitride semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012109366A true JP2012109366A (en) | 2012-06-07 |
Family
ID=46494681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010256472A Pending JP2012109366A (en) | 2010-11-17 | 2010-11-17 | Nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012109366A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014129245A1 (en) * | 2013-02-21 | 2014-08-28 | シャープ株式会社 | Nitride semiconductor device |
| US10804361B2 (en) | 2018-03-22 | 2020-10-13 | Rohm Co., Ltd. | Nitride semiconductor device |
| US10868164B2 (en) | 2018-03-22 | 2020-12-15 | Rohm Co., Ltd. | Nitride semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228481A (en) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | Compound semiconductor device and manufacturing method therefor |
| JP2005159117A (en) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | Nitride system semiconductor device |
| JP2006286740A (en) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | Semiconductor device and manufacturing method thereof |
| JP2008034438A (en) * | 2006-07-26 | 2008-02-14 | Sanken Electric Co Ltd | Semiconductor device |
| JP2010118556A (en) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | Semiconductor device and its manufacturing method |
| JP2011210754A (en) * | 2010-03-27 | 2011-10-20 | Nec Corp | Field effect transistor, method of manufacturing field effect transistor, and electronic device |
-
2010
- 2010-11-17 JP JP2010256472A patent/JP2012109366A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228481A (en) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | Compound semiconductor device and manufacturing method therefor |
| JP2005159117A (en) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | Nitride system semiconductor device |
| JP2006286740A (en) * | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | Semiconductor device and manufacturing method thereof |
| JP2008034438A (en) * | 2006-07-26 | 2008-02-14 | Sanken Electric Co Ltd | Semiconductor device |
| JP2010118556A (en) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | Semiconductor device and its manufacturing method |
| JP2011210754A (en) * | 2010-03-27 | 2011-10-20 | Nec Corp | Field effect transistor, method of manufacturing field effect transistor, and electronic device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014129245A1 (en) * | 2013-02-21 | 2014-08-28 | シャープ株式会社 | Nitride semiconductor device |
| US10804361B2 (en) | 2018-03-22 | 2020-10-13 | Rohm Co., Ltd. | Nitride semiconductor device |
| US10868164B2 (en) | 2018-03-22 | 2020-12-15 | Rohm Co., Ltd. | Nitride semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10868167B2 (en) | Semiconductor device | |
| JP5608322B2 (en) | Bidirectional switch | |
| JP4002918B2 (en) | Nitride-containing semiconductor device | |
| JP5728258B2 (en) | Semiconductor device | |
| US9754932B2 (en) | Semiconductor device | |
| US10833185B2 (en) | Heterojunction semiconductor device having source and drain pads with improved current crowding | |
| JP2006269586A (en) | Semiconductor element | |
| US9306558B2 (en) | Field-effect transistor | |
| JP2011060912A (en) | Semiconductor device | |
| WO2016098390A1 (en) | Field effect transistor | |
| WO2016098391A1 (en) | Field effect transistor | |
| TWI643338B (en) | Semiconductor device | |
| JP2016152357A (en) | Semiconductor device and semiconductor package | |
| US20220392887A1 (en) | Semiconductor device | |
| US9793390B2 (en) | Low miller factor semiconductor device | |
| TWI737084B (en) | Semiconductor device | |
| JP5553997B2 (en) | Transistor and manufacturing method thereof | |
| JP2017220508A (en) | Semiconductor device | |
| JP2012109366A (en) | Nitride semiconductor device | |
| US20130146888A1 (en) | Monolithic semiconductor device and method for manufacturing the same | |
| CN106373996B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2016085999A (en) | Nitride semiconductor device | |
| JP2013251513A (en) | Semiconductor device | |
| JP5417283B2 (en) | Semiconductor structure having electric field modulator and method for manufacturing the same | |
| WO2016151905A1 (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |