JP2012104655A - Thin-film transistor and method of manufacturing the same - Google Patents
Thin-film transistor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012104655A JP2012104655A JP2010251814A JP2010251814A JP2012104655A JP 2012104655 A JP2012104655 A JP 2012104655A JP 2010251814 A JP2010251814 A JP 2010251814A JP 2010251814 A JP2010251814 A JP 2010251814A JP 2012104655 A JP2012104655 A JP 2012104655A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- back channel
- thin
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
この発明は、薄膜トランジスタ、特に、液晶ディスプレイ等に用いられるボトムゲート構造(逆スタガ構造ともいう)の薄膜トランジスタおよびその製造方法に関するものである。 The present invention relates to a thin film transistor, and more particularly to a thin film transistor having a bottom gate structure (also referred to as an inverted stagger structure) used for a liquid crystal display or the like and a method for manufacturing the same.
液晶ディスプレイに用いられる薄膜トランジスタ(Thin Film Transistor;TFT)には低コスト化が要求されており、そのため、工程の簡略化が可能であるバックチャネル部を有する構造の薄膜トランジスタ(以下、バックチャネル型薄膜トランジスタという)が一般化している。この場合、バックチャネル部の表面の保護が特性に大きな影響を及ぼすため、様々な方法が考案されており、例えば特許文献1では、バックチャネル部の表面に陽極酸化でSi−Al−O系膜を形成する方法が述べられている。
Thin film transistors (TFTs) used for liquid crystal displays are required to be low in cost, and therefore a thin film transistor having a back channel portion (hereinafter referred to as a back channel thin film transistor) that can simplify the process. ) Is generalized. In this case, since the protection of the surface of the back channel portion has a great influence on the characteristics, various methods have been devised. For example, in
しかし、バックチャネル部の表面に保護層を設けたとしても、それ以前の工程、例えばエッチング工程により生じた副生成物やレジストマスクの残渣等が、付着又は堆積してしまう。そして、これらを介した導通により多くの素子においてオフ電流が高くなり、結果として、同一基板上における素子間の電気的特性にばらつきを生じることが多かった。 However, even if a protective layer is provided on the surface of the back channel portion, by-products, resist mask residues, and the like generated by previous processes, such as etching processes, adhere or deposit. Further, the off-state current increases in many elements due to conduction through these elements, and as a result, the electrical characteristics between elements on the same substrate often vary.
そこで、この汚染起因のリーク電流を解消する方法として、バックチャネル部を形成するためのエッチングの後に、その上部に形成していたパターニングのためのフォトレジストを除去し、再びバックチャネルのエッチングを行い、バックチャネル部の表面の汚染を除去する方法が提案されていた(例えば、特許文献2)。 Therefore, as a method of eliminating the leakage current due to the contamination, after the etching for forming the back channel portion, the photoresist for patterning formed on the upper portion is removed, and the back channel is etched again. A method for removing contamination on the surface of the back channel portion has been proposed (for example, Patent Document 2).
しかしながら、ソース電極、ドレイン電極にAl合金材料を用いた逆スタガ型薄膜トランジスタの場合、フォトレジストを除去した後に再びエッチングを行うと、エッチング後の残留ガス成分が大気中の水分を吸湿することにより塩酸を作り、ソース・ドレイン電極に使われている酸化アルミニウムの溶出をもたらすこととなる。そして、溶出したアルミニウムイオンが、バックチャネル表面を汚染する。このため、バックチャネル部の汚染に起因してバックチャネル部の表面を電流が流れ、トランジスタがオフ時の漏れ電流増大の原因となる。そのため、コントラストの低下やクロストークの増大等、ディスプレイの表示品質を低下させる等の問題が生ずる可能性がある。上述した特許文献に示されるような先行技術の場合、フォトレジストが除去された配線上に塩素ガスを含むプラズマを照射するため、配線材料にアルミニウムを使用した場合には、問題解決手段とはならない。 However, in the case of an inverted staggered thin film transistor using an Al alloy material for the source electrode and the drain electrode, if etching is performed again after removing the photoresist, the residual gas component after etching absorbs moisture in the atmosphere, thereby causing hydrochloric acid. This leads to the elution of aluminum oxide used for the source / drain electrodes. The eluted aluminum ions contaminate the back channel surface. For this reason, current flows on the surface of the back channel portion due to contamination of the back channel portion, which causes an increase in leakage current when the transistor is off. Therefore, there is a possibility that problems such as deterioration of display quality such as a decrease in contrast and an increase in crosstalk may occur. In the case of the prior art as shown in the above-mentioned patent document, since plasma containing chlorine gas is irradiated onto the wiring from which the photoresist has been removed, when aluminum is used as the wiring material, it does not become a problem solving means. .
本発明は、上記のような問題点を解決するためになされたものであり、バックチャネル部の表面のアルミニウム汚染に起因する漏れ電流を抑制を防止でき、高い信頼性と、高い歩留を実現できる構造の薄膜トランジスタを提供することを目的とする。 The present invention has been made to solve the above-described problems, and can prevent suppression of leakage current caused by aluminum contamination on the surface of the back channel portion, realizing high reliability and high yield. An object of the present invention is to provide a thin film transistor having a structure.
この発明に係る薄膜トランジスタは、シリコンを半導体層とするバックチャネル部を有するボトムゲート構造の薄膜トランジスタであって、アルミニウムを含むソース電極またはドレイン電極と、バックチャネル部の一部であって半導体層の表層を覆うサイアロンの層とを有することを特徴とする。 A thin film transistor according to the present invention is a bottom gate thin film transistor having a back channel portion including silicon as a semiconductor layer, and includes a source electrode or a drain electrode containing aluminum, and a part of the back channel portion, which is a surface layer of the semiconductor layer. And a sialon layer covering.
また、この発明は、シリコンを半導体層とするバックチャネルエッチング型ボトムゲート構造の薄膜トランジスタの製造方法であって、ソース電極またはドレイン電極としてアルミニウムを含む層を成膜し電極を形成する工程と、電極の形成工程の後に、ソース・ドレインのエッチング工程またはバックチャネルエッチングを行う工程に塩素を含有するガスを用いてドライエッチングを行う工程と、ドライエッチング工程後のレジスト剥離工程でアミン系水溶液またはアンモニア水を使用する工程と、レジスト剥離後に減圧下での酸化プラズマ処理を行う工程と、酸化プラズマ処理工程の後に、窒化珪素を使用して保護膜を形成する工程であって、窒化珪素の成膜温度または成膜後のアニール温度が200℃以上300℃以下の温度の保護膜形成工程とを有する薄膜トランジスタの製造方法でもある。 The present invention also relates to a method of manufacturing a thin film transistor having a back channel etching type bottom gate structure using silicon as a semiconductor layer, the step of forming an electrode by forming a layer containing aluminum as a source electrode or a drain electrode, After the step of forming the substrate, the source / drain etching step or the back channel etching step is performed by dry etching using a gas containing chlorine, and in the resist stripping step after the dry etching step, an amine aqueous solution or ammonia water is used. A step of performing oxidation plasma treatment under reduced pressure after resist stripping, and a step of forming a protective film using silicon nitride after the oxidation plasma treatment step, wherein the film formation temperature of silicon nitride Alternatively, a protective film having an annealing temperature of 200 ° C. or more and 300 ° C. or less after film formation It is also a manufacturing method of a thin film transistor and a formation step.
この発明に係る薄膜トランジスタは、上記のように構成したことにより、バックチャネル部の表面のアルミニウム汚染に起因する漏れ電流を抑制を防止でき、高い信頼性と、高い歩留を実現できる。 Since the thin film transistor according to the present invention is configured as described above, it is possible to prevent suppression of leakage current caused by aluminum contamination on the surface of the back channel portion, and to realize high reliability and high yield.
実施の形態1.
まず、本発明の薄膜トランジスタの全体構成について、図面を参照しながら詳細に説明する。図1は、この発明の実施の形態1に係る液晶表示装置用の薄膜トランジスタの構成を示す断面図である。また、本形態の薄膜トランジスタは、ボトムゲート構造のバックチャネル型薄膜トランジスタである。平面的なレイアウト構成は、一般的なボトムゲート構造のバックチャネル型薄膜トランジスタと同様である。
First, the entire configuration of the thin film transistor of the present invention will be described in detail with reference to the drawings. 1 is a cross-sectional view showing a configuration of a thin film transistor for a liquid crystal display device according to
以下、薄膜トランジスタの構成を示す断面図を用いて本形態の薄膜トランジスタを詳細に説明する。なお、ボトムゲート構造のバックチャネル部構造を有する薄膜トランジスタにおいて、オン電流が流れるチャネル形成領域のゲート絶縁層との界面近傍に対し、オフ電流が流れるチャネル形成領域のゲート絶縁層から遠い側の半導体層の表層(すなわち、バックチャネル部の表面)を、「バックチャネル表面」と称して以下説明する。また、ソース・ドレイン電極配線の間をエッチングして半導体層まで堀り込み、バックチャネル部を形成することを「バックチャネルエッチング」と称することにする。また、特記する事項を除いて、この薄膜トランジスタの全体構成は全ての実施の形態において共通である。さらに、同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。 Hereinafter, the thin film transistor of this embodiment will be described in detail with reference to cross-sectional views illustrating the structure of the thin film transistor. Note that in a thin film transistor having a back channel structure with a bottom gate structure, a semiconductor layer far from the gate insulating layer in the channel formation region in which the off-current flows in the vicinity of the interface with the gate insulating layer in the channel formation region in which the on-current flows. The surface layer (that is, the surface of the back channel portion) is referred to as “back channel surface” and will be described below. Further, etching between the source / drain electrode wirings to dig into the semiconductor layer to form a back channel portion is referred to as “back channel etching”. Except as otherwise noted, the overall configuration of the thin film transistor is common to all the embodiments. Furthermore, what attached | subjected the same code | symbol is the same or it corresponds, This is common in the whole text of a specification.
図1において、薄膜トランジスタは、ガラスなどの透明絶縁性基板100の上に基板側から、ゲート電極1、ゲート絶縁膜2、微結晶のi型シリコン(Si(i))薄膜3、アモルファスのn型シリコン(Si(n))薄膜4、アルミニウム系合金の単層膜(ソース電極5,ドレイン電極6)、窒化シリコンSiNx保護絶縁膜9、画素電極11、の順に積層されている。さらに、ソース電極5とドレイン電極6に挟まれた領域には、Si(n)膜4とSi(i)膜の表面が一部掘り込まれた薄膜トランジスタのバックチャネル部7が形成されている。
In FIG. 1, a thin film transistor includes a
バックチャネル部7の表面(バックチャネル表面70)には、厚さ50nm以下のSi,Al,O,Nからなる化合物で構成され、化合物の組成が、Si(6−z)AlzOzN(8−z) (Z=0〜4.2))であるSi−Al−O−N膜8が存在している。
The surface of the back channel part 7 (back channel surface 70) is composed of a compound made of Si, Al, O, N having a thickness of 50 nm or less, and the composition of the compound is Si (6-z) Al z O z N The Si—Al—O—
窒化シリコンSiNx保護絶縁膜9は、基板全体に形成され、Si−Al−O−N膜8やバックチャネル部7を保護している。また、画素電極11は、透明導電性膜から構成され、画素ドレインコンタクトホール10を介して下層ドレイン電極6に電気的に接続されている。
The silicon nitride SiN x protective
以上をまとめると、本形態の薄膜トランジスタは、チャネル部にシリコンを使用し、ソース・ドレイン電極の少なくとも一部にAl合金材料を使用したボトムゲート構造のバックチャネル型薄膜トランジスタであって、バックチャネル表面から50nm以内が、Si,Al,O,Nからなる化合物で構成され、化合物の組成が、Si(6−z)AlzOzN(8−z) (Z=0〜4.2)であることを特徴とするものである。 In summary, the thin film transistor of this embodiment is a back channel thin film transistor having a bottom gate structure in which silicon is used for a channel portion and an Al alloy material is used for at least a part of a source / drain electrode. Within 50 nm is composed of a compound composed of Si, Al, O, N, and the composition of the compound is Si (6-z) Al z O z N (8-z) (Z = 0 to 4.2). It is characterized by this.
また、Al2O3−AlN−Si3N4系の固溶体のうち、Si(6−z)AlzOzN(8−z) (Z=0〜4.2)の組成で表される物質は、通称サイアロン(Si−Al−O−N)と呼ばれ、共有結合性が強い窒化珪素(Si3N4)とイオン結合性が強いアルミナ(Al2O3)の両者の長所を兼ね備えており、絶縁性・耐食性にすぐれた強固な化合物であることが知られている。 In addition, among the Al 2 O 3 —AlN—Si 3 N 4 -based solid solutions, it is represented by a composition of Si (6-z) Al z O z N (8-z) (Z = 0 to 4.2). The substance is commonly called sialon (Si—Al—O—N), and has the advantages of both silicon nitride (Si 3 N 4 ) with strong covalent bond and alumina (Al 2 O 3 ) with strong ionic bond. It is known to be a strong compound with excellent insulation and corrosion resistance.
したがって、本形態の薄膜トランジスタは、バックチャネル表面にサイアロンによる強固な絶縁膜を形成しているので、バックチャネル表面のアルミニウム等の金属汚染に起因する漏れ電流を抑制することが可能となる。また、チャネル部分が微結晶シリコンから構成されるため、高移動度とすることができる。 Therefore, since the thin film transistor of this embodiment forms a strong insulating film of sialon on the back channel surface, it is possible to suppress leakage current due to metal contamination such as aluminum on the back channel surface. Further, since the channel portion is made of microcrystalline silicon, high mobility can be achieved.
つぎに、本形態の薄膜トランジスタの製造方法について説明する。図2〜図9は、本実施の形態に係る薄膜トランジスタの製造工程について、順を追って示した断面模式図である。以下、図面の順に製造方法を説明する。 Next, a method for manufacturing the thin film transistor of this embodiment will be described. 2 to 9 are schematic cross-sectional views sequentially showing the manufacturing process of the thin film transistor according to the present embodiment. Hereinafter, the manufacturing method will be described in the order of the drawings.
まず、図2に示す工程にて、ガラス基板などの透明絶縁性基板100を洗浄液または純水を用いて洗浄し、第1の金属膜を成膜する。第1の金属膜としては、例えばCr、Mo、Ti、Alやこれらに他の物質を微量に添加した合金等を用いる。このうち、Al系は、他の金属に比べて比抵抗値が低いため配線抵抗を低くすることができるので液晶表示装置用の薄膜トランジスタ基板用途として好ましい。Al系金属を用いる場合には、パターン不良や歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面方向に発生するのを防止するため、Fe、Co、Niの8族遷移元素や、La、Nd、Sm、Gd等の希土類元素を添加した合金を用いることが好ましい。また、これらの添加元素の組成範囲は、0.2〜6at%が好ましい(at%;原子濃度)。0.2at%未満だと上面方向へのヒロック防止効果が不充分となり、一方、6at%を越えると比抵抗値が増大してCr、Mo、Tiに対する低抵抗の優位性が低くなるためである。本形態では第1の金属膜として3at%のNiを添加したAl−3at%Ni合金膜を、公知のArガスを用いたスパッタリング法で200nmの厚さで成膜した。その後、第1回目の写真製版工程(「フォトリソグラフィー」とも称される工程)でフォトレジストパターンを形成し、これをマスクとして公知のリン酸+硝酸+酢酸を含む溶液でウエットエッチングした後にフォトレジストパターンを除去してゲート電極1を形成する。
First, in the step shown in FIG. 2, the transparent insulating
つぎに、図3に示す工程にて、ゲート絶縁膜2と、不純物が添加されていないのi型の微結晶Si半導体膜3を成膜し、続いて、不純物を添加したn型のアモルファスSiからなるオーミック性の低抵抗膜4を順次成膜し、写真製版工程を経て薄膜トランジスタの半導体パターンを形成する。
Next, in the step shown in FIG. 3, the
詳細には、化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で、上述のゲート絶縁膜2としてSiN膜を400nm、半導体膜3として微結晶のi型Si膜を150nm、オーミック低抵抗膜4としてリン(P)を不純物として添加したアモルファスのn型Si膜を50nmの厚さで順次成膜する。その後、第2回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のフッ素系ガスを用いたドライエッチングで微結晶のi型Si膜3およびアモルファスのオーミック低抵抗n型Si膜4とをエッチングする。最後にフォトレジストパターンを除去して薄膜トランジスタの半導体膜を形成する。
Specifically, a chemical vapor deposition (CVD) method is used and the substrate insulating condition is about 300 ° C., and the SiN film is 400 nm as the
続いて、図4に示す工程にて、第2の金属膜を成膜した後に第3回目の写真製版工程でフォトレジストパターン12を形成した後にこれをマスクとして薄膜トランジスタのバックチャネル部7となる領域の第2の金属膜をエッチングして、ソース電極5とドレイン電極6のパターンに分離する。第2の金属膜としては、例えばCr、Mo、Ti、Alやこれらに他の物質を微量に添加した合金等を用いることができるが、このうち、Al系は他の金属に比べて比抵抗値が低いため配線抵抗を低くすることができるので液晶表示装置用のTFT基板用途として好ましい。第2の金属膜としてAl系金属を用いる場合、一般的なAl系金属では、下層で接触するSi(n)膜4との界面でAl、Siの共晶反応が発生してコンタクト特性が不良になる問題と、さらに上層で接触する透明導電性画素電極膜としてITO、IZO等の酸化物導電膜を用いた場合に界面でAlの酸化反応が発生してコンタクト特性が不良になる問題がある。これらの問題を解消するために、少なくともFe、Co、Niの8族遷移元素を0.2〜6at%の組成範囲で添加したAl合金を用いることが好ましい。
Subsequently, in the step shown in FIG. 4, after the second metal film is formed, the
詳細には、第2の金属膜として3at%のNiを添加したAl−3at%Ni合金膜を、公知のArガスを用いたスパッタリング法で200nmの厚さで成膜する。その後、第3回目の写真製版工程でフォトレジストパターン12を形成し、これをマスクとして公知のリン酸+硝酸+酢酸を含む溶液でウエットエッチングしてソース電極5とドレイン電極6のパターンを形成する。また、一般的なエッチングプロセスの場合、エッチングで完全に被エッチング膜が除去された(以下、「ジャストエッチング」という)後も、基板に残る微小なエッチング残を完全に除去するためにしばらくエッチングを延長して行う(以下、「オーバーエッチング」という)。通常、オーバーエッチング時間は、ジャストエッチングに要した時間の0.5倍から2倍ほどに設定する。本実施形態では第2の金属膜がジャストエッチングされた後、ジャストエッチング時間と同じ時間(1倍)でオーバーエッチングを行うのが適当である。
Specifically, an Al-3 at% Ni alloy film added with 3 at% Ni is formed as a second metal film with a thickness of 200 nm by a sputtering method using a known Ar gas. Thereafter, a
つぎに、図5に示す工程にて、フォトレジストパターン12をマスクとして、塩素を含むガスを用いたドライエッチング法にてアモルファスのSi(n)膜4をエッチング除去して薄膜トランジスタのバックチャネル部7を形成する(バックチャネルエッチング)。
Next, in the step shown in FIG. 5, the amorphous Si (n)
このとき、ソース・ドレイン電極に付着した塩素が大気中の水分を吸着することによって塩酸となり、チャネル部7の表面は塩化アルミニウム(AlCl3)8Aで覆われることとなる。
At this time, chlorine adhering to the source / drain electrodes becomes hydrochloric acid by adsorbing moisture in the atmosphere, and the surface of the
続いて、図6に示す工程にて、アミン系有機溶媒を含有する水溶液を用いて、フォトレジストパターン12を完全に除去したあと、水洗し、ソース電極5、ドレイン電極6およびチャネル部8のパターンを形成する。なお、除去には公知のモノエタノールアミン(NH2C2H4OH)を含む市販のレジスト剥離液に純水を2wt%加えた水溶液を用いてもよい。また、アミン系水溶液の代わりに通常のレジスト剥離液を使用する場合、レジスト剥離前にアンモニア水による処理を施すことによって、同様の効果が期待できる。
Subsequently, in the step shown in FIG. 6, the
アンモニアやアミン系の水溶液が塩化アルミニウムと反応した場合、ゲル状のギブサイトAl2O3・nH2Oが形成される。このギブサイトは水に不溶である。そのため、チャネル表面の塩化アルミニウム層8Aは、モノエタノールアミン水溶液によるレジスト剥離の段階でギブサイト層8Bとなり、このギブサイト層8Bは水洗後も残存する。なお、本工程にて形成されるギブサイト層8Bは、常温・短時間での反応であるため、酸素が欠損しやすく、(Al2O(3−x)・nH2O)の形となる場合が多い。また、この状態でのギブサイト層8Bはゲル状で存在しているため、水とギブサイト結晶との混合物である。
When ammonia or an amine-based aqueous solution reacts with aluminum chloride, gel-like gibbsite Al 2 O 3 .nH 2 O is formed. This gibbsite is insoluble in water. Therefore, the
そして、図7に示す工程にて、酸素が欠損し水分を含有しているゲル状のギブサイト層8Bに、減圧下で酸素プラズマを照射して酸素欠損を補填し、水分を蒸発せしめることにより完全な固体ギブサイト結晶層8C(Al2O3・nH2O)とする。本形態では、例えば平行平板型プラズマ発生装置で、基板を陽極電極上に置き、酸素圧力100Paにて、13.56MHzのRF電力を適宜印加している。
Then, in the process shown in FIG. 7, the gel-
つぎに、図8に示す工程にて、保護絶縁膜9として200℃以上の成膜温度で、窒化シリコンSiN膜を成膜する。本形態では、化学的気相成膜(CVD)法を用い、約250℃の基板加熱条件下で、保護絶縁膜9として窒化シリコンSiNx膜を300nmの厚さで成膜している。
Next, in the step shown in FIG. 8, a silicon nitride SiN film is formed as the protective
ここで、保護絶縁膜9を成膜するときに、ギブサイトに含まれる結晶水は離脱し、アルミナ(Al2O3)が形成されるとともに、SiNxから窒素が供給され、この窒素およびアルミナがチャネル部分のSiと界面で拡散反応を起こすことにより、非晶質のサイアロン層Si(6−z)AlzOzN(8−z) (z=0〜4.2)であるSi−Al−O−N膜8が生成される。
Here, when the protective
なお、窒化シリコンSiNxのの成膜温度が200℃以下であったり、成膜時間が短くて上記反応が充分に進行しなかった場合は、保護絶縁膜9の成膜後に200℃以上のアニールを追加しても良い。
When the film formation temperature of silicon nitride SiN x is 200 ° C. or lower, or when the above reaction does not proceed sufficiently due to a short film formation time, annealing at 200 ° C. or higher after the formation of the protective
その後、第4回目の写真製版工程でフォトレジストパターンを形成して公知のフッ素系ガスを用いたドライエッチング法を用いてエッチングした後に、フォトレジストパターンを除去して画素ドレインコンタクトホール10を形成する。
Thereafter, a photoresist pattern is formed in the fourth photoengraving process and etched using a dry etching method using a known fluorine-based gas, and then the photoresist pattern is removed to form a pixel
最後に、図9に示す工程にて、透明導電性膜を成膜して、液晶表示の画素電極パターン11を形成する。詳細には、透明導電性膜として、IZO(酸化インジウムIn2O3+酸化亜鉛ZnO)を公知のArガスを用いたスパッタリング法で100nmの厚さで成膜する。次いで、第5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のシュウ酸系溶液でウエットエッチングした後にフォトレジストパターンを除去して透明画素電極11を形成することができる。
Finally, in the step shown in FIG. 9, a transparent conductive film is formed to form a
上述したように、図2〜図9に示した製造工程を順に行えば、液晶表示装置用のTFT基板を完成させることができる。 As described above, a TFT substrate for a liquid crystal display device can be completed by sequentially performing the manufacturing steps shown in FIGS.
本形態による薄膜トランジスタの製造方法においては、第2の金属膜にAlに少なくともNiを添加したAlNi合金膜を用いたことにより、下層のSi(n)膜との共晶反応を防止できるとともに、上層の酸化物透明導電性膜からなる画素電極との良好なコンタクト特性を得ることができるため、従来では不可能であった低抵抗Al系合金を単層膜で液晶表示装置用TFTのソース・ドレイン電極に適用することが可能となる。 In the method for manufacturing the thin film transistor according to the present embodiment, the AlNi alloy film in which at least Ni is added to Al is used as the second metal film, thereby preventing eutectic reaction with the lower Si (n) film and the upper layer. Since it is possible to obtain good contact characteristics with a pixel electrode made of an oxide transparent conductive film, a low resistance Al-based alloy, which has been impossible in the past, is formed as a single layer film source / drain of a TFT for a liquid crystal display device It becomes possible to apply to an electrode.
従来のAlNi合金膜をソース・ドレイン電極に使用した逆スタガ型薄膜トランジスタ製造工程では、塩素系ガスを使用したバックチャネルエッチングの際に塩化アルミニウムが溶出してバックチャネル表面を汚染し、これが薄膜トランジスタのリーク電流となって電気的特性に悪影響を与える。 In the conventional staggered thin-film transistor manufacturing process using AlNi alloy film as the source / drain electrodes, aluminum chloride is eluted during back-channel etching using a chlorine-based gas to contaminate the back-channel surface, which causes leakage of the thin-film transistor. Electrical current is adversely affected as electrical current.
しかしながら、本形態による薄膜トランジスタの製造方法によれば、バックチャネル表面に溶出した塩化アルミニウムは、アミン系水溶液またはアンモニア水によりゲル状のギブサイト(Al2O(3−x)・nH2O)に変化し、その後、減圧下での酸素プラズマ処理と摂氏200℃以上のアニールを伴う窒化シリコンの成膜工程によって、固形化してストイキオメトリを整えたギブサイトはアルミナを経由してチャネル表面のシリコンおよび窒化シリコン膜から供給される窒素と化合し、バックチャネル表面でサイアロン膜Si(6−z)AlzOzN(8−z) (z=0〜4.2)となる。このサイアロン膜8は、絶縁性に優れており、チャネル部の金属元素汚染に起因する薄膜トランジスタのリーク電流を防止できる。
However, according to the method of manufacturing a thin film transistor according to the present embodiment, aluminum chloride eluted on the back channel surface is changed to gel-like gibbsite (Al 2 O (3-x) · nH 2 O) by an amine-based aqueous solution or aqueous ammonia. Then, the gibbsite that has been solidified and adjusted in stoichiometry by the oxygen plasma treatment under reduced pressure and the silicon nitride film forming process accompanied by annealing at 200 ° C. or higher is subjected to silicon and nitridation on the channel surface via alumina. Combined with nitrogen supplied from the silicon film, a sialon film Si (6-z) Al z O z N (8-z) (z = 0 to 4.2) is formed on the back channel surface. The
また、サイアロン膜は通常のSiNx膜より機械的強度と原子間結合の両者で強固であるため、外部からの不純物の浸入を防ぎ、チャネル内部アモルファスシリコンからの水素離脱を防止することにより、薄膜トランジスタの長期信頼性向上に貢献することができる。 In addition, since the sialon film is stronger in both mechanical strength and interatomic bond than the normal SiN x film, it prevents the entry of impurities from the outside and prevents the hydrogen from leaving the amorphous silicon inside the channel, thereby reducing the thin film transistor. Can contribute to the improvement of long-term reliability.
図10に、本形態で作成された薄膜トランジスタと、従来の製造法で作成された薄膜トランジスタとの電気的特性の比較を示す。実線は本形態により作成された薄膜トランジスタの電気的特性であり、点線は従来例としてのアミン系水溶液処理とその後の酸素プラズマ処理を行わなかった薄膜トランジスタの電気的特性である。この図に示されるとおり、本実施形態による薄膜トランジスタはオフ領域でのリーク電流が大幅に低減され、良好な電気的特性を実現している。なお、分析電顕での観察結果では、本形態の薄膜トランジスタでは、バックチャネル部とSiNx保護膜との界面に厚さ8nm程度のSi4.1Al1.9O1.9N6.1の非晶質サイアロンが認められた。また、両者の薄膜トランジスタのチャネル寸法、およびゲート絶縁膜厚は同一である。 FIG. 10 shows a comparison of electrical characteristics between a thin film transistor manufactured in this embodiment mode and a thin film transistor manufactured by a conventional manufacturing method. The solid line represents the electrical characteristics of the thin film transistor prepared according to this embodiment, and the dotted line represents the electrical characteristics of the thin film transistor that was not subjected to the amine aqueous solution treatment and the subsequent oxygen plasma treatment as a conventional example. As shown in this figure, the thin film transistor according to the present embodiment has a significantly reduced leakage current in the off region and realizes good electrical characteristics. As a result of observation with an analytical electron microscope, in the thin film transistor of this embodiment, Si 4.1 Al 1.9 O 1.9 N 6.1 having a thickness of about 8 nm is formed at the interface between the back channel portion and the SiN x protective film. Of amorphous sialon was observed. Further, the channel dimensions and the gate insulating film thickness of both thin film transistors are the same.
以上説明したように、本形態によれば、バックチャネルエッチングやその後のレジスト剥離などでアルミニウムの溶出が発生してもSi−Al−O−N化合物となるので、溶出したアルミニウムがバックチャネル表面を汚染することはない。また、エッチング工程により生じた副生成物やレジストマスクの残渣等についても、バックチャネル表面を清浄に保つことが可能となる。また、サイアロン膜は機械的強度と原子間結合の両者で強固であるため、外部からの不純物の浸入を防ぎ、チャネル内部アモルファスシリコンからの水素離脱を防止することができる。
したがって、ソース・ドレイン電極に低抵抗のAl合金を備え、低リーク電流かつ長期信頼性に優れたた液晶ディスプレイ用のTFTを高歩留りで製造することが可能となる。
As described above, according to this embodiment, even if aluminum elution occurs due to back channel etching or subsequent resist stripping, it becomes a Si—Al—O—N compound. There is no contamination. Also, the back channel surface can be kept clean with respect to by-products, resist mask residues, and the like generated by the etching process. In addition, since the sialon film is strong in both mechanical strength and interatomic bond, it is possible to prevent the intrusion of impurities from the outside and to prevent hydrogen detachment from the amorphous silicon inside the channel.
Accordingly, a TFT for a liquid crystal display having a low resistance Al alloy in the source / drain electrodes and excellent in low leakage current and long-term reliability can be manufactured with high yield.
なお、上述した形態では、図4に示す工程で、Al合金をパターニングするために、ウェットエッチングプロセスを使用したが、ここで塩素系ガスを用いたドライエッチング工程を採用してもよい。この場合、Al合金エッチング後のソース・ドレイン電極表面に大量の塩化アルミニウムが付着し、バックチャネルエッチング後のシリコン表面を汚染するが、その後のアミン系水溶液により、塩化アルミニウムはギブサイトとなり、その後の酸素プラズマ照射とそれに続くアニールを伴う窒化シリコン膜成膜によって、バックチャネル表面にサイアロン層が形成されるという特徴は同じである。また、Al合金の塩素系ガスを用いたドライエッチングを使用した場合、バックチャネルエッチングに塩素系ガスを使用しない工程を用いたとしても同様の効果が期待できる。 In the above-described embodiment, the wet etching process is used to pattern the Al alloy in the step shown in FIG. 4, but a dry etching step using a chlorine-based gas may be employed here. In this case, a large amount of aluminum chloride adheres to the surface of the source / drain electrode after the Al alloy etching and contaminates the silicon surface after the back channel etching, but the subsequent amine-based aqueous solution turns the aluminum chloride into gibbsite, and the subsequent oxygen The characteristics that a sialon layer is formed on the surface of the back channel by plasma irradiation and subsequent silicon nitride film formation with annealing are the same. Further, when dry etching using a chlorine-based gas of an Al alloy is used, the same effect can be expected even if a process using no chlorine-based gas is used for back channel etching.
また、半導体としてi型の微結晶Si半導体膜3を用いた例を説明したが、半導体膜としてアモルファスシリコンでも良く、ポリシリコンでも差し支えない。
Further, although an example in which the i-type microcrystalline
実施の形態2.
図11は、この発明の実施の形態2に係る液晶表示装置用の薄膜トランジスタの構成を示す断面図である。また、実施の形態1と同様にボトムゲート構造のバックチャネル型TFTである。
FIG. 11 is a cross-sectional view showing a configuration of a thin film transistor for a liquid crystal display device according to
実施の形態1では、半導体としてi型の微結晶Si半導体膜3を用いたが、実施の形態2では、半導体膜として一旦アモルファス状態のものを成膜し、後で微結晶にする場合を例示する。なお、微結晶Si半導体膜3以外の全体構成は実施の形態1と共通であるので、本形態に特有の構成を中心に以下説明する。
In the first embodiment, the i-type microcrystalline
図11において、薄膜トランジスタは、ガラスなどの透明絶縁性基板100の上に基板側から、ゲート電極1、ゲート絶縁膜2、アモルファスのi型シリコン(Si(i))薄膜3、アモルファスのn型シリコン(Si(n))薄膜4、アルミニウム系合金の単層膜(ソース電極5,ドレイン電極6)、窒化シリコンSiNx保護絶縁膜9、画素電極11、の順に積層されている。さらに、ソース電極5とドレイン電極6に挟まれた領域には、Si(n)膜4とSi(i)膜の表面が一部掘り込まれた薄膜トランジスタのバックチャネル部7が形成されている。
In FIG. 11, a thin film transistor includes a
バックチャネル部7の表面(バックチャネル表面70に相当する)には、厚さ10nm以下のSi,Al,O,Nからなる化合物で構成され、化合物の組成が、Si(6−z)AlzOzN(8−z) (Z=0〜4.2))であるSi−Al−O−N膜8Eが存在している。さらに、その直下には微結晶のi型シリコン薄膜30がある。
The surface of the back channel portion 7 (corresponding to the back channel surface 70) is composed of a compound made of Si, Al, O, N having a thickness of 10 nm or less, and the composition of the compound is Si (6-z) Al z. An Si—Al—O—
窒化シリコンSiNx保護絶縁膜9は、基板全体に形成され、Si−Al−O−N膜8やバックチャネル部7を保護している。また、画素電極11は、透明導電性膜から構成され、画素ドレインコンタクトホール10を介して下層ドレイン電極6に電気的に接続されている。
The silicon nitride SiN x protective
つぎに、本形態の薄膜トランジスタの製造方法について説明する。本形態において、3回目の写真製版工程でのレジストを剥離・水洗する工程までは、実施の形態1と同様であるので説明を省略する。なお、実施の形態1のゲート絶縁膜2が窒化シリコンであるのに対し、実施の形態2では示されるゲート絶縁膜2は化学的気相成膜(CVD)法を用いて摂氏350℃で成膜した酸化シリコンSiOx膜としてもよい。
Next, a method for manufacturing the thin film transistor of this embodiment will be described. In the present embodiment, the steps up to the step of peeling and washing the resist in the third photoengraving step are the same as those in the first embodiment, and thus description thereof is omitted. Note that the
以下に、図12〜図14は、本実施の形態に係る薄膜トランジスタの製造工程についての断面模式図である。実施の形態2での第3回目の写真製版工程でのレジスト剥離・水洗工程より後の工程を以下説明する。図12に示す工程にて、バックチャネル部7の表面上に存在するストイキオメトリが不完全であったゲル状ギブサイト8B(Al2O(3−x)・nH2O)に対し、図13に示す工程にて減圧下にて窒素プラズマ照射を行い、ギブサイトの水分除去による固形化、および酸素欠損空孔への窒素原子補填を行うことにより、窒素含有ギブサイトAl2O(3−x)N(1.5x)・nH2Oである8Dを形成する。
FIG. 12 to FIG. 14 are schematic cross-sectional views of the manufacturing process of the thin film transistor according to the present embodiment. The steps after the resist stripping / water washing step in the third photolithography process in the second embodiment will be described below. In contrast to the gel-
そして、図14に示す工程にて、薄膜トランジスタのバックチャネル部7を含む領域にレーザーアニールを行う。本実施例では波長550nmのYAG2ωレーザーを使用し、大気中でアニールを行った。このレーザーアニールにより、バックチャネル部7のアモルファスシリコンは微結晶シリコン30となり、窒素含有ギブサイト8Dはチャネル表面のシリコンと化合することにより、結晶質であり、(P63/m)の空間群に属するβサイアロンSi(6−z)AlzOzN(8−z) (z=0〜4.2)8Eとなる。
Then, in the step shown in FIG. 14, laser annealing is performed on the region including the
また、このとき形成されるサイアロン膜は、条件により空間群(P31C)に属するαサイアロンになる場合があるが、この場合でも同等の効果が期待できる。 Further, the sialon film formed at this time may be an α sialon belonging to the space group (P31 C ) depending on conditions, but the same effect can be expected even in this case.
そして、上述した工程以降は、上記実施の形態1と同じ工程を経て、保護絶縁膜9と画素ドレインコンタクトホール10、さらには画素電極11を形成して、本発明の実施の形態2に係る液晶表示装置用のTFT基板を完成させる。
After the steps described above, the protective
このようにして完成させた本発明の実施の形態2に係る液晶表示装置用TFT基板は、実施の形態1と同様の効果を得ることが可能である。すなわち、バックチャネルエッチングやその後のレジスト剥離などでアルミニウムの溶出が発生してもSi−Al−O−N化合物となるので、溶出したアルミニウムがバックチャネル表面を汚染することはない。また、エッチング工程により生じた副生成物やレジストマスクの残渣等についても、バックチャネル表面を清浄に保つことが可能となる。また、サイアロン膜は機械的強度と原子間結合の両者で強固であるため、外部からの不純物の浸入を防ぎ、チャネル内部アモルファスシリコンからの水素離脱を防止することができる。
したがって、ソース・ドレイン電極に低抵抗のAl合金を備え、低リーク電流かつ長期信頼性に優れたた液晶ディスプレイ用のTFTを高歩留りで製造することが可能となる。
The TFT substrate for a liquid crystal display device according to the second embodiment of the present invention thus completed can obtain the same effects as those of the first embodiment. That is, even if elution of aluminum occurs due to back channel etching or subsequent resist peeling, it becomes a Si—Al—O—N compound, and thus the eluted aluminum does not contaminate the back channel surface. Also, the back channel surface can be kept clean with respect to by-products, resist mask residues, and the like generated by the etching process. In addition, since the sialon film is strong in both mechanical strength and interatomic bond, it is possible to prevent the intrusion of impurities from the outside and to prevent hydrogen detachment from the amorphous silicon inside the channel.
Accordingly, a TFT for a liquid crystal display having a low resistance Al alloy in the source / drain electrodes and excellent in low leakage current and long-term reliability can be manufactured with high yield.
さらに、実施の形態1に比べて、チャネル部分がレーザーアニールにより作成した微結晶シリコンから構成されるため、高移動度とすることができ、ゲートドライバなど画素以外の目的に使用することが可能となる。
Furthermore, as compared with
なお、上述の本発明の実施の形態においては液晶表示装置用途について説明したが、これに限られず、エレクトロルミネッセンス(EL)素子を用いた自発光型表示装置のTFT基板や同じ構造のTFTを備えたその他の半導体装置にも適用することが可能である。 Note that in the above-described embodiments of the present invention, the use of a liquid crystal display device has been described. The present invention can also be applied to other semiconductor devices.
また、上述した実施の形態はすべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、特許請求の範囲によって示された範囲は無論のこと、特許請求の範囲と均等の範囲内でのすべての変更を含むものである。 Further, it should be understood that the above-described embodiment is illustrative in all points and not restrictive. It is to be understood that the scope of the present invention includes all modifications within the scope equivalent to the scope of the claims, not to mention the scope of the claims.
1 ゲート電極、2ゲート絶縁膜、3 i型シリコン、4 n型アモルファスシリコン、5 Al系合金ソース電極、6 Al系合金ドレイン電極、7 バックチャネル部、
8 Si−Al−O−N膜、9 保護絶縁膜、10 画素ドレインコンタクトホール、
11 画素電極、12 フォトレジストパターン、13 第2の金属膜、
14 フォトレジストパターン、30 微結晶シリコン70 バックチャネル表面
100 基板。
1 gate electrode, 2 gate insulating film, 3 i-type silicon, 4 n-type amorphous silicon, 5 Al-based alloy source electrode, 6 Al-based alloy drain electrode, 7 back channel portion,
8 Si-Al-O-N film, 9 protective insulating film, 10 pixel drain contact hole,
11 pixel electrode, 12 photoresist pattern, 13 second metal film,
14 photoresist pattern, 30
Claims (6)
アルミニウムを含むソース電極またはドレイン電極と、
前記バックチャネル部の一部であって半導体層の表層を覆うサイアロンの層と
を有する薄膜トランジスタ。 A bottom-gate thin film transistor having a back channel portion using silicon as a semiconductor layer,
A source or drain electrode comprising aluminum;
A thin film transistor having a sialon layer that is a part of the back channel portion and covers a surface layer of a semiconductor layer.
ソース電極またはドレイン電極としてアルミニウムを含む層を成膜し電極を形成する工程と、
前記電極の形成工程の後に、ソース・ドレインのエッチング工程またはバックチャネルエッチングを行う工程に塩素を含有するガスを用いてドライエッチングを行う工程と、
前記ドライエッチング工程後のレジスト剥離工程でアミン系水溶液またはアンモニア水を使用する工程と、
レジスト剥離後に減圧下での酸化プラズマ処理を行う工程と、
前記酸化プラズマ処理工程の後に、窒化珪素を使用して保護膜を形成する工程であって、窒化珪素の成膜温度または成膜後のアニール温度が200℃以上300℃以下の温度の保護膜形成工程と、
を有する薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor having a back channel etching type bottom gate structure using silicon as a semiconductor layer,
Forming a layer containing aluminum as a source or drain electrode to form an electrode;
A step of performing dry etching using a gas containing chlorine in a source / drain etching step or a back channel etching step after the electrode forming step;
A step of using an aqueous amine solution or aqueous ammonia in the resist stripping step after the dry etching step;
A step of performing an oxidative plasma treatment under reduced pressure after resist stripping;
A step of forming a protective film using silicon nitride after the oxidation plasma treatment step, wherein the film forming temperature of silicon nitride or the annealing temperature after film forming is 200 ° C. or higher and 300 ° C. or lower. Process,
The manufacturing method of the thin-film transistor which has this.
ソース電極またはドレイン電極としてアルミニウムを含む層を成膜し電極を形成する工程と、
前記電極の形成工程の後に、ソース・ドレインのエッチング工程またはバックチャネルエッチングを行う工程に塩素を含有するガスを用いてドライエッチングを行う工程と、
前記ドライエッチング工程後のレジスト剥離工程でアミン系水溶液またはアンモニア水を使用する工程と、
レジスト剥離後に減圧下での窒素プラズマ処理を行う工程と、
前記窒素プラズマ処理の後に、薄膜トランジスタのバックチャネル部分にレーザーを照射して半導体層をアニールする工程と、
前記アニールする工程の後に、保護膜を形成する工程と、
を有する薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor having a back channel etching type bottom gate structure using silicon as a semiconductor layer,
Forming a layer containing aluminum as a source or drain electrode to form an electrode;
A step of performing dry etching using a gas containing chlorine in a source / drain etching step or a back channel etching step after the electrode forming step;
A step of using an aqueous amine solution or aqueous ammonia in the resist stripping step after the dry etching step;
Performing a nitrogen plasma treatment under reduced pressure after resist stripping;
After the nitrogen plasma treatment, annealing the semiconductor layer by irradiating the back channel portion of the thin film transistor with a laser;
A step of forming a protective film after the annealing step;
The manufacturing method of the thin-film transistor which has this.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251814A JP5598272B2 (en) | 2010-11-10 | 2010-11-10 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251814A JP5598272B2 (en) | 2010-11-10 | 2010-11-10 | Thin film transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104655A true JP2012104655A (en) | 2012-05-31 |
JP5598272B2 JP5598272B2 (en) | 2014-10-01 |
Family
ID=46394714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251814A Expired - Fee Related JP5598272B2 (en) | 2010-11-10 | 2010-11-10 | Thin film transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598272B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055004A (en) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | Semiconductor device |
WO2017149767A1 (en) * | 2016-03-04 | 2017-09-08 | 堺ディスプレイプロダクト株式会社 | Laser annealing device, mask, thin film transistor, and laser annealing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468730A (en) * | 1987-09-09 | 1989-03-14 | Seiko Instr & Electronics | Manufacture of thin film transistor |
JPH0217647A (en) * | 1988-07-06 | 1990-01-22 | Toppan Printing Co Ltd | Thin film transistor and manufacture thereof |
JP2000036603A (en) * | 1998-07-21 | 2000-02-02 | Mitsubishi Electric Corp | Manufacture of thin-film transistor |
JP2003037270A (en) * | 2001-05-16 | 2003-02-07 | Nec Corp | Thin film transistor and manufacturing method therefor |
JP2003282588A (en) * | 2002-03-22 | 2003-10-03 | Sharp Corp | Method for manufacturing device equipped with thin-film transistor |
-
2010
- 2010-11-10 JP JP2010251814A patent/JP5598272B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468730A (en) * | 1987-09-09 | 1989-03-14 | Seiko Instr & Electronics | Manufacture of thin film transistor |
JPH0217647A (en) * | 1988-07-06 | 1990-01-22 | Toppan Printing Co Ltd | Thin film transistor and manufacture thereof |
JP2000036603A (en) * | 1998-07-21 | 2000-02-02 | Mitsubishi Electric Corp | Manufacture of thin-film transistor |
JP2003037270A (en) * | 2001-05-16 | 2003-02-07 | Nec Corp | Thin film transistor and manufacturing method therefor |
JP2003282588A (en) * | 2002-03-22 | 2003-10-03 | Sharp Corp | Method for manufacturing device equipped with thin-film transistor |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055004A (en) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | Semiconductor device |
US10319828B2 (en) | 2015-09-11 | 2019-06-11 | Kabushiki Kaisha Toshiba | Semiconductor device with diffusion prevention layer |
US10672882B2 (en) | 2015-09-11 | 2020-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2017149767A1 (en) * | 2016-03-04 | 2017-09-08 | 堺ディスプレイプロダクト株式会社 | Laser annealing device, mask, thin film transistor, and laser annealing method |
US11024503B2 (en) | 2016-03-04 | 2021-06-01 | Sakai Display Products Corporation | Laser annealing device, mask, thin film transistor, and laser annealing method |
Also Published As
Publication number | Publication date |
---|---|
JP5598272B2 (en) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI546417B (en) | Etchant composition | |
US20150295058A1 (en) | Thin-film transistor and manufacturing method therefor | |
JP4870404B2 (en) | Thin film transistor manufacturing method | |
TWI552342B (en) | Thin film transistor and manufacturing method thereof | |
JP2007073558A (en) | Method of manufacturing thin-film transistor | |
US20080176364A1 (en) | Method of manufacturing thin film transistor substrate | |
WO2012063588A1 (en) | Wiring structure | |
JP2017073556A (en) | Transistor | |
US9496374B2 (en) | Method for manufacturing thin-film transistor substrate | |
JP5437776B2 (en) | Thin film transistor using oxide semiconductor and method of manufacturing the same | |
JPWO2012117718A1 (en) | Thin film semiconductor device and manufacturing method thereof | |
US20150295094A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
CN107808826A (en) | A kind of preparation method of bottom emitting top-gated self-aligned thin film transistor | |
CN107112363B (en) | Method for manufacturing thin film transistor and thin film transistor | |
JP5575451B2 (en) | Thin film transistor manufacturing method | |
JP5211645B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
JP5598272B2 (en) | Thin film transistor and manufacturing method thereof | |
CN106057679A (en) | Production method for oxide semiconductor thin film transistor | |
TWI512843B (en) | Method for manufacturing a transistor device comprising a germanium based channel layer and microelectronic device | |
WO2013042608A1 (en) | Semiconductor device and method for manufacturing same | |
JP2008262942A (en) | Method of manufacturing semiconductor device, semiconductor device and display device | |
WO2011080957A1 (en) | Thin film transistor, method for manufacturing same, and display apparatus | |
JP6173246B2 (en) | Thin film transistor and manufacturing method thereof | |
JP2011243605A (en) | Thin film transistor, manufacturing method thereof, and active matrix substrate | |
WO2012173035A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |