JP2012104599A - Protection element and semiconductor device - Google Patents

Protection element and semiconductor device Download PDF

Info

Publication number
JP2012104599A
JP2012104599A JP2010250992A JP2010250992A JP2012104599A JP 2012104599 A JP2012104599 A JP 2012104599A JP 2010250992 A JP2010250992 A JP 2010250992A JP 2010250992 A JP2010250992 A JP 2010250992A JP 2012104599 A JP2012104599 A JP 2012104599A
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
protected
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010250992A
Other languages
Japanese (ja)
Other versions
JP5424128B2 (en
Inventor
Katsunori Ueno
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Power Device Research Association
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Priority to JP2010250992A priority Critical patent/JP5424128B2/en
Publication of JP2012104599A publication Critical patent/JP2012104599A/en
Application granted granted Critical
Publication of JP5424128B2 publication Critical patent/JP5424128B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a protection element capable of preventing the occurrence of breakdown of an element to be protected by connecting to the element to be protected.SOLUTION: A protection element 1 electrically and parallely connected to an element to be protected for flowing main current between an anode electrode 15 and a cathod electrode 16, comprises an on-off enable region 21 in which an AlGaN layer 14 having a band gap larger than that of a GaN layer 13 is formed, and the anode electrode 15 and the cathod electrode 16 are spaced and arranged on a surface of the AlGaN layer 14, and which has a control electrode 19 for controlling on-off of current flowing through a secondary electron gas layer 13A between the anode electrode 15 and the cathode electrode 16. The control electrode 19 is connected to the anode electrode 15 via a predetermined resistor 20, the anode electrode 15 is connected to the anode electrode 15 of the element to be protected, the cathode electrode 16 is connected to the cathode electrode 16 of the element to be protected, and a withstanding voltage is set to be lower than that of the element to be protected.

Description

本発明は、窒化物半導体で構成される保護素子およびそれを備えた半導体装置に関する。   The present invention relates to a protection element made of a nitride semiconductor and a semiconductor device including the same.

従来から、高周波デバイス用半導体素子には、半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体が用いられている。窒化ガリウム系半導体素子（以下、ＧａＮ系半導体素子と記す。）では、半導体基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成されたバッファ層やＧａＮドープ層が設けられている。最近では、ＧａＮ系半導体素子は、高周波用途に加え、電力用のパワーデバイスにも適用可能であるという認識から、高耐圧、大電流を扱うデバイスの検討も行われている。   Conventionally, gallium nitride (GaN) -based compound semiconductors have been used as semiconductor materials in semiconductor elements for high-frequency devices. In a gallium nitride-based semiconductor device (hereinafter referred to as a GaN-based semiconductor device), a buffer layer formed on the surface of a semiconductor substrate by using, for example, a metal-organic chemical vapor deposition (MOCVD) method. And a GaN doped layer. Recently, in view of the fact that GaN-based semiconductor elements can be applied to power devices for electric power as well as high-frequency applications, devices that handle high withstand voltages and large currents have been studied.

図１１は、従来提案されているＭＯＳ構造を有するＧａＮ系半導体素子１００である。図１１に示すように、基板１０１の上に、順次、バッファ層１０２、窒化ガリウム(ＧａＮ)層１０３、窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４が積層されている。ＧａＮ層１０３におけるＡｌＧａＮ層１０４との界面近傍には、上記ＡｌＧａＮ層１０４のＡｌ濃度と厚さを制御することによって形成された２次元電子ガス（２ＤＥＧ：Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）層１０５が形成されている。ＡｌＧａＮ層１０４の表面の一部には、ショットキー特性を有するゲート電極１０６が配置されている。また、ＡｌＧａＮ層１０４の上には、ゲート電極１０６を挟むように、ソース電極１０７とドレイン電極１０８が形成されている。なお、ＡｌＧａＮ層１０４の表面における、ゲート電極１０６、ソース電極１０７、ドレイン電極１０８が形成されない領域には、パッシベーション膜１０９が形成されている。   FIG. 11 shows a GaN-based semiconductor device 100 having a conventionally proposed MOS structure. As shown in FIG. 11, a buffer layer 102, a gallium nitride (GaN) layer 103, and an aluminum gallium nitride (AlGaN) layer 104 are sequentially stacked on a substrate 101. A two-dimensional electron gas (2DEG) layer 105 formed by controlling the Al concentration and thickness of the AlGaN layer 104 is formed near the interface of the GaN layer 103 with the AlGaN layer 104. Yes. A gate electrode 106 having a Schottky characteristic is disposed on a part of the surface of the AlGaN layer 104. A source electrode 107 and a drain electrode 108 are formed on the AlGaN layer 104 so as to sandwich the gate electrode 106. A passivation film 109 is formed in a region where the gate electrode 106, the source electrode 107, and the drain electrode 108 are not formed on the surface of the AlGaN layer 104.

このゲート電極１０６は、２ＤＥＧ層１０５を流れる電流のオンオフを行う。電界効果トランジスタ（ＦＥＴ）のようなスイッチング素子は、ゲート電圧が０Ｖのときにソース・ドレイン間が導通している場合をノーマリオン、ゲートに正（又は負）バイアスしたときに導通している場合をノーマリオフと呼ばれる。応用回路の安全性を考えると、ノーマリオフのデバイスが望まれている。従来、ＧａＮ系半導体素子１００をノーマリオフにするために、ゲート直下にフッ素などの選択的なイオン注入やプラズマ照射を施して部分的に２ＤＥＧ層１０５を無くしたり、ＡｌＧａＮ層１０４の厚さを部分的に薄くなるように掘り込むなどの処理が施されている。また、ゲートリークを防止するために、ゲート電極１０６とＡｌＧａＮ層１０４との間に絶縁膜を設ける場合もある。このようなノーマリオフのＧａＮ系半導体素子１００では、ゲートがオフ状態のときには、ソース・ドレイン間に電圧が印加されるとゲート端から２ＤＥＧ層１０５が空乏化して高耐圧を維持することが可能となり、大電力、高耐圧の半導体素子として機能する。このため、近年、ＧａＮ系半導体素子は、高効率の電力用半導体素子としてさかんに開発が進められている。また、２ＤＥＧ層を導電層として用いた、高耐圧ショットキーバリアダイオード（ＳＢＤ）も同様に開発されている。   This gate electrode 106 turns on and off the current flowing through the 2DEG layer 105. A switching element such as a field effect transistor (FET) is normally on when the source and drain are conductive when the gate voltage is 0 V, and is conductive when the gate is positively (or negatively) biased Called normally off. Considering the safety of application circuits, normally-off devices are desired. Conventionally, in order to make the GaN-based semiconductor device 100 normally off, selective ion implantation such as fluorine or plasma irradiation is performed directly under the gate to partially eliminate the 2DEG layer 105 or to partially reduce the thickness of the AlGaN layer 104. Processing such as digging to make it thinner. In some cases, an insulating film is provided between the gate electrode 106 and the AlGaN layer 104 in order to prevent gate leakage. In such a normally-off GaN-based semiconductor device 100, when a voltage is applied between the source and the drain when the gate is off, the 2DEG layer 105 can be depleted from the gate end to maintain a high breakdown voltage. Functions as a high-power, high-voltage semiconductor element. For this reason, in recent years, GaN-based semiconductor elements have been developed extensively as high-efficiency power semiconductor elements. Similarly, a high voltage Schottky barrier diode (SBD) using a 2DEG layer as a conductive layer has been developed.

“Electrostatic discharge effects in AlGaN/GaN high-electron-mobility transistors”. Kuzmi’k, D. Pogany, and E. GornikP. Javorka and P. Kordos.;APPLIED PHYSICS LETTERS,Vol.83, No.22, pp.4655-4657（2003）“Electrostatic discharge effects in AlGaN / GaN high-electron-mobility transistors”. Kuzmi'k, D. Pogany, and E. GornikP. Javorka and P. Kordos.; APPLIED PHYSICS LETTERS, Vol.83, No.22, pp. 4655-4657 (2003)

ＧａＮ系半導体素子を電力用半導体素子として使用する場合、高速で動作し導通抵抗が低いということは大きな利点であるが、その一方でさまざまな負荷が加わっても破壊しないという高い信頼性が要求される。負荷が加わっても破壊しないという基本的な特性の一つとして、アバランシェ耐量がある。このアバランシェ耐量は、素子に耐圧以上の電圧が印加されてソース・ドレイン間がブレークダウンしても、所定の電流量までは壊れない、というものである。これまで、２ＤＥＧ層を利用したＧａＮ系半導体素子においては、アバランシェ特性についての報告が少ない。例えば、非特許文献１は、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ：High Electron Mobility Transistor）を用いて、ＴＬＰ(Transmission Lin Pulser)測定と呼ばれる、短時間の電圧ストレスを印加したときの電流電圧特性を調べたもので、ある電圧で急激に負性抵抗が発生してその後破壊に至っていることが記載されている。このような負性抵抗特性があると、大電流素子はデバイスサイズが大きいため、全体に対してごくわずかの領域に膨大な電流が集中して瞬時に破壊してしまうという問題がある。例えば、静電気（ＥＳＤ）耐量は、短時間に素子へ過電圧が印加されても壊れないことが要求されるが、上記の負性抵抗特性があると静電気耐量を確保することは困難である。非特許文献１ではＧａＮ−ＨＥＭＴを用いて測定しているが、同様のＴＬＰ測定を窒化ガリウム系の半導体材料からなるショットキーバリアダイオードに行っても、非特許文献１と同様に、急激な負性抵抗特性を有しており、ほぼ瞬時破壊することが確認されている。   When using a GaN-based semiconductor element as a power semiconductor element, it is a great advantage that it operates at high speed and has low conduction resistance, but on the other hand, it requires high reliability that does not break even when various loads are applied. The One of the basic characteristics that does not break even when a load is applied is avalanche resistance. The avalanche resistance is that even if a voltage higher than the breakdown voltage is applied to the element and the source and drain are broken down, the avalanche resistance does not break up to a predetermined current amount. To date, there are few reports on avalanche characteristics in GaN-based semiconductor devices using 2DEG layers. For example, Non-Patent Document 1 discloses a current-voltage characteristic when a short-time voltage stress is applied, which is called TLP (Transmission Lin Pulser) measurement, using a GaN-HEMT (High Electron Mobility Transistor). It is described that negative resistance suddenly occurs at a certain voltage and then breaks down. With such a negative resistance characteristic, since a large current element has a large device size, there is a problem that an enormous amount of current is concentrated in a very small area and instantaneously destroyed. For example, the electrostatic (ESD) resistance is required not to be broken even if an overvoltage is applied to the element in a short time, but it is difficult to ensure the electrostatic resistance with the negative resistance characteristics described above. In Non-Patent Document 1, measurement is performed using GaN-HEMT. However, even if the same TLP measurement is performed on a Schottky barrier diode made of a gallium nitride-based semiconductor material, as in Non-Patent Document 1, rapid negative It has a resistance characteristic and has been confirmed to break almost instantaneously.

この発明は、上記に鑑みてなされたものであって、被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子およびそれを備えた、破壊耐量が向上された半導体装置を提供することを目的とする。   The present invention has been made in view of the above, and a protective element that can prevent destruction of the protected element by being connected to the protected element, and a semiconductor with improved breakdown resistance provided with the protective element An object is to provide an apparatus.

上述した課題を解決し、目的を達成するために、本発明は、アノード電極とカソード電極を備え、前記アノード電極と前記カソード電極との間に主たる電流を流す被保護素子に対して、電気的に並列に接続された保護素子であって、第１の窒化物半導体でなる第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成された当該第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体でなる第２の窒化物半導体層と、前記第２の窒化物半導体層の表面に離間して形成された前記アノード電極と前記カソード電極との間に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面付近に形成された２次元電子ガス層により流れる電流のオンオフを制御する制御電極を有するオンオフ可能領域と、前記制御電極と前記アノード電極を接続する抵抗体と、を備え、前記被保護素子より耐圧が低く設定されていることを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention provides an electrical circuit for a protected element that includes an anode electrode and a cathode electrode and that allows a main current to flow between the anode electrode and the cathode electrode. A first nitride semiconductor layer made of a first nitride semiconductor, and the first nitride semiconductor formed on the first nitride semiconductor layer. Between a second nitride semiconductor layer made of a second nitride semiconductor having a large band gap and the anode electrode and the cathode electrode formed on the surface of the second nitride semiconductor layer so as to be spaced apart from each other. An on / off capable region having a control electrode for controlling on / off of a current flowing through a two-dimensional electron gas layer formed in the vicinity of the interface between the first nitride semiconductor layer and the second nitride semiconductor layer; Electrodes and said And a resistor for connecting the node electrode, the withstand voltage than the protected device is characterized in that it is set lower.

また、この発明にかかる保護素子は、上記の発明において、前記オンオフ可能領域が、前記第２の窒化物半導体層との間でダイオード特性を有するダイオード構成体を備えることを特徴とする。   The protection element according to the present invention is characterized in that, in the above-described invention, the on / off-capable region includes a diode structure having diode characteristics with the second nitride semiconductor layer.

また、この発明にかかる保護素子は、上記の発明において、前記ダイオード構成体が、ショットキーバリアダイオードを構成することを特徴とする。   The protective element according to the present invention is characterized in that, in the above invention, the diode structure constitutes a Schottky barrier diode.

また、この発明にかかる保護素子は、上記の発明において、前記ダイオード構成体が、ＰＮ型ダイオードを構成することを特徴とする。   The protection element according to the present invention is characterized in that, in the above invention, the diode structure constitutes a PN-type diode.

また、この発明にかかる保護素子は、上記の発明において、前記制御電極が、前記第２の窒化物半導体層の表面から前記第１の窒化物半導体層内の前記２次元電子ガス層よりも深い位置まで形成された溝内に、ゲート絶縁膜を介して形成されたゲート電極であることを特徴とする。   In the protection element according to the present invention, in the above invention, the control electrode is deeper than the surface of the second nitride semiconductor layer than the two-dimensional electron gas layer in the first nitride semiconductor layer. It is a gate electrode formed through a gate insulating film in the groove formed up to the position.

また、この発明にかかる保護素子は、上記の発明において、前記耐圧が温度に対して正の依存性を持つことを特徴とする。   The protection element according to the present invention is characterized in that, in the above invention, the breakdown voltage has a positive dependence on temperature.

この発明にかかる半導体装置は、上述の保護素子と前記被保護素子とからなることを特徴とする。   A semiconductor device according to the present invention comprises the above-described protection element and the protected element.

また、この発明にかかる半導体装置は、上記の発明において、前記保護素子と前記被保護素子が、モノリシックに形成されていることを特徴とする。   In the semiconductor device according to the present invention as set forth in the invention described above, the protection element and the protected element are formed monolithically.

また、この発明にかかる半導体装置は、前記被保護素子が、前記アノード電極がソース電極と接続され、前記カソード電極がドレイン電極と接続された電界効果トランジスタであることを特徴とする。   The semiconductor device according to the present invention is characterized in that the protected element is a field effect transistor in which the anode electrode is connected to a source electrode and the cathode electrode is connected to a drain electrode.

また、この発明にかかる半導体装置は、前記被保護素子が、ダイオードであることを特徴とする。   The semiconductor device according to the present invention is characterized in that the protected element is a diode.

上述した発明では、高耐圧に設定された被保護素子に過電圧が印加されると、保護素子のオンオフ可能領域が被保護素子の主電流を流す領域よりも先に電流を流す構成となる。また、保護素子では、所定の電圧になると急激に電流が流れ、この電流はアバランシェ降伏を起こさない導通経路で電流が流れることから、負性抵抗を発生しにくく、結果として過電圧耐量が大きな高耐圧な半導体装置を提供することができる。   In the above-described invention, when an overvoltage is applied to the protected element set to a high withstand voltage, the on / off area of the protective element is configured to flow current before the area where the main current of the protected element flows. Moreover, in the protective element, a current flows rapidly when a predetermined voltage is reached, and this current flows through a conduction path that does not cause avalanche breakdown, so that it is difficult to generate a negative resistance, resulting in a high overvoltage A semiconductor device can be provided.

この発明によれば、被保護素子の破壊を未然に防止できる保護素子を提供でき、この保護素子を備えた半導体装置の信頼性を向上させることができる。   According to the present invention, it is possible to provide a protective element that can prevent the destruction of the protected element, and to improve the reliability of the semiconductor device including the protective element.

図１は、この発明の実施の形態１にかかる保護素子を示し、図２のＩ−Ｉ断面図である。1 shows a protection element according to Embodiment 1 of the present invention, and is a cross-sectional view taken along the line II of FIG. 図２は、この発明の実施の形態１にかかる保護素子の平面図である。FIG. 2 is a plan view of the protection element according to the first embodiment of the present invention. 図３は、この発明の実施の形態２にかかる保護素子を示し、図４のIII−III断面図である。3 shows a protection element according to Embodiment 2 of the present invention, and is a cross-sectional view taken along the line III-III of FIG. 図４は、この発明の実施の形態２にかかる保護素子を示す平面図である。FIG. 4 is a plan view showing a protection element according to Embodiment 2 of the present invention. 図５は、この発明の実施の形態１および２にかかる保護素子を備えた半導体装置の平面図である。FIG. 5 is a plan view of a semiconductor device provided with a protection element according to the first and second embodiments of the present invention. 図６は、この発明の実施の形態１にかかる保護素子を備えた半導体装置の等価回路図である。FIG. 6 is an equivalent circuit diagram of the semiconductor device including the protection element according to the first embodiment of the present invention. 図７は、この発明の実施の形態２にかかる保護素子を備えた半導体装置の等価回路図である。FIG. 7 is an equivalent circuit diagram of a semiconductor device including a protection element according to the second embodiment of the present invention. 図８は、この発明にかかる半導体装置に含まれる被保護素子の断面図である。FIG. 8 is a sectional view of a protected element included in the semiconductor device according to the present invention. 図９は、この発明にかかる半導体装置に含まれる他の被保護素子の断面図である。FIG. 9 is a sectional view of another protected element included in the semiconductor device according to the present invention. 図１０は、この発明にかかる保護素子を備える半導体装置と、保護素子の無い半導体装置の動作を説明する図である。FIG. 10 is a diagram for explaining the operation of the semiconductor device including the protection element according to the present invention and the semiconductor device without the protection element. 図１１は、従来のＧａＮ−ＨＥＭＴを示す断面図である。FIG. 11 is a cross-sectional view showing a conventional GaN-HEMT.

以下に、本発明を実施するための形態である保護素子およびそれを備えた半導体装置について図面を参照して説明する。但し、図面は模式的なものであり、各層の厚みや長さの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。   Hereinafter, a protection element and a semiconductor device including the same according to embodiments of the present invention will be described with reference to the drawings. However, it should be noted that the drawings are schematic, and the thicknesses and length ratios of the layers are different from the actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ also in between drawings is contained.

（実施の形態１）
この発明の実施の形態１にかかる保護素子について図１および図２を用いて説明する。なお、図１は本実施の形態にかかる保護素子１の断面図（図２のI−I断面図）、図２は保護素子１の平面図である。 (Embodiment 1)
A protection element according to a first embodiment of the present invention will be described with reference to FIGS. 1 is a cross-sectional view (II cross-sectional view of FIG. 2) of the protection element 1 according to the present embodiment, and FIG. 2 is a plan view of the protection element 1.

図１に示すように、この実施の形態１にかかる保護素子１は、結晶成長の母板となる基板１１上に、バッファ層１２が形成され、このバッファ層１２の上に、順次、キャリア走行層としての結晶成長されたＧａＮ層１３、ＧａＮ層１３よりもバンドギャップの大きな、キャリア供給層としてのＡｌＧａＮ層１４が積層されている。ＧａＮ層１３におけるＡｌＧａＮ層１４との界面近傍には、例えばＡｌＧａＮ層１４のＡｌ濃度と厚さを制御することによって形成された２次元電子ガス（２ＤＥＧ）層１３Ａが形成されている。このように、ＡｌＧａＮ層１４の組成は、ＡｌｘＧａ１−ｘＮのさまざまな組成ｘおよび層構成を用いて、２次元電子ガス濃度の調整を行ったものも含まれる。 As shown in FIG. 1, in the protection element 1 according to the first embodiment, a buffer layer 12 is formed on a substrate 11 serving as a base plate for crystal growth, and carrier travel is sequentially performed on the buffer layer 12. A crystal-grown GaN layer 13 as a layer and an AlGaN layer 14 as a carrier supply layer having a larger band gap than the GaN layer 13 are laminated. Near the interface of the GaN layer 13 with the AlGaN layer 14, for example, a two-dimensional electron gas (2DEG) layer 13 </ b> A formed by controlling the Al concentration and thickness of the AlGaN layer 14 is formed. Thus, the composition of the AlGaN layer 14 includes those in which the two-dimensional electron gas concentration is adjusted using various compositions x and layer configurations of Al x Ga 1-x N.

ＡｌＧａＮ層１４の上には、互いに略平行をなすようにアノード電極１５とカソード電極１６とが互いに離間して形成されている。なお、これらアノード電極１５とカソード電極１６は、後述する被保護素子２５と共用されるものであり、具体的には櫛歯状で互いに入り組んで対向配置されたアノード電極１５とカソード電極１６の一部である。ＡｌＧａＮ層１４の表面における、アノード電極１５とカソード電極１６との間には、アノード電極１５とカソード電極１６に平行をなすように、所定幅寸法のｐ型ＡｌＧａＮ層１７が形成されている。また、ＡｌＧａＮ層１４の表面における、アノード電極１５、カソード電極１６、ｐ型ＡｌＧａＮ層１７が形成されない領域には、パッシベーション膜１８が形成されている。   An anode electrode 15 and a cathode electrode 16 are formed on the AlGaN layer 14 so as to be substantially parallel to each other. The anode electrode 15 and the cathode electrode 16 are used in common with the protected element 25 described later. Specifically, one of the anode electrode 15 and the cathode electrode 16 arranged in a comb-like shape and arranged to face each other. Part. A p-type AlGaN layer 17 having a predetermined width dimension is formed between the anode electrode 15 and the cathode electrode 16 on the surface of the AlGaN layer 14 so as to be parallel to the anode electrode 15 and the cathode electrode 16. Further, a passivation film 18 is formed in a region where the anode electrode 15, the cathode electrode 16, and the p-type AlGaN layer 17 are not formed on the surface of the AlGaN layer 14.

ｐ型ＡｌＧａＮ層１７の上には、制御電極１９が形成されている。図２に示すように、制御電極１９は、アノード電極１５とカソード電極１６に挟まれた配置で、これらアノード電極１５とカソード電極１６に略平行をなすように形成されている。なお、ＧａＮ層１３における制御電極１９の直下には、２次元電子ガス層１３Ａが形成されないように設定されている。さらに、アノード電極１５と制御電極１９との間には、抵抗体２０が並列に接続されている。これら抵抗体２０は、例えば、不純物をドープしたポリシリコン膜をパターニングして形成されている。   A control electrode 19 is formed on the p-type AlGaN layer 17. As shown in FIG. 2, the control electrode 19 is disposed so as to be sandwiched between the anode electrode 15 and the cathode electrode 16, and is formed so as to be substantially parallel to the anode electrode 15 and the cathode electrode 16. Note that the two-dimensional electron gas layer 13 </ b> A is set not to be formed immediately below the control electrode 19 in the GaN layer 13. Further, a resistor 20 is connected in parallel between the anode electrode 15 and the control electrode 19. These resistors 20 are formed, for example, by patterning a polysilicon film doped with impurities.

制御電極１９直下のｐ型ＡｌＧａＮ層１７、ＡｌＧａＮ層１４は、ＧａＮ層１３との間にダイオード特性を有するダイオード構成体２２を構成する。なお、本実施の形態では、ダイオード構成体２２はＰＮ接合型ダイオードの構成となっている。このダイオード構成体２２では、リーク電流の増加に伴い制御電極１９にかかる電圧が所定値を超えると、２次元電子ガス層１３Ａと導通されるようになっている。このようにダイオード構成体２２により、図１および図２に示すオンオフ可能領域２１で、２次元電子ガス層１３Ａの電流のオンオフが制御されるようになっている。   The p-type AlGaN layer 17 and the AlGaN layer 14 immediately below the control electrode 19 constitute a diode structure 22 having diode characteristics with the GaN layer 13. In the present embodiment, the diode structure 22 has a PN junction diode structure. In the diode structure 22, when the voltage applied to the control electrode 19 exceeds a predetermined value as the leakage current increases, the diode structure 22 is electrically connected to the two-dimensional electron gas layer 13A. Thus, the diode structure 22 controls the on / off of the current of the two-dimensional electron gas layer 13A in the on / off possible region 21 shown in FIGS.

この実施の形態では、ダイオード構成体２２がＰＮ接合型ダイオードを構成しているが、このような形態に限定されるものではなく、ショットキーバリアダイオードや、ツェナーダイオード等であってもよい。また、上記ダイオード構成体２２において、ｐ型ＡｌＧａＮ層１７は、ＧａＮ、あるいはポリシリコンなど他の半導体であってもかまわない。また、ダイオード構成体２２直下のＡｌＧａＮ層１４／ＧａＮ層１３界面には２次元電子ガス層１３Ａが発生しないように、ＡｌＧａＮ層１４の厚さを調整するか、またはプラズマ照射やイオン注入などの手法によって処理が施されている。このように、ダイオード構成体２２直下に２次元電子ガス層１３Ａを形成しないようにする理由は、通常状態において保護素子１のアノード電極１５、カソード電極１６間を電気的に絶縁するためである。なお、上述のように保護素子１は、アノード電極１５とカソード電極１６がソース電極とドレイン電極として機能し、制御電極１９がゲート電極として機能するＨＥＭＴの構成となっている。   In this embodiment, the diode structure 22 forms a PN junction diode, but is not limited to such a form, and may be a Schottky barrier diode, a Zener diode, or the like. In the diode structure 22, the p-type AlGaN layer 17 may be GaN or another semiconductor such as polysilicon. Further, the thickness of the AlGaN layer 14 is adjusted so that the two-dimensional electron gas layer 13A is not generated at the interface between the AlGaN layer 14 and the GaN layer 13 immediately below the diode structure 22, or a method such as plasma irradiation or ion implantation is used. Has been processed. Thus, the reason why the two-dimensional electron gas layer 13A is not formed immediately below the diode structure 22 is to electrically insulate the anode electrode 15 and the cathode electrode 16 of the protection element 1 in a normal state. As described above, the protection element 1 has a HEMT configuration in which the anode electrode 15 and the cathode electrode 16 function as a source electrode and a drain electrode, and the control electrode 19 functions as a gate electrode.

次に、この実施の形態１にかかる保護素子１の作用・動作について説明する。保護素子１は、アノード電極１５、カソード電極１６間に大きな電圧Ｖ１が印加されると、ダイオード構成体２２の制御電極１９に、電圧Ｖ１に応じてリーク電流Ｉleakが流れるように構成されている。このリーク電流Ｉleakは抵抗体２０を流れるため、リーク電流Ｉleakが大きくなるとそれに伴って制御電極１９の電圧Ｖｇが高くなる。電位Ｖｇがダイオード構成体２２直下の２次元電子ガス層１３Ａが形成される電圧Ｖthを超えると、アノード、カソード間が導通する。このため、下記（１）式の関係となるようなリーク電流Ｉleakが流れるカソード電圧以上では、アノード電極１５、カソード電極１６間に電流が流れるようになる。但し、Ｒは抵抗体２０の抵抗値である。
Ｖth＜Ｒ×Ｉleak…（１） Next, the operation and operation of the protection element 1 according to the first embodiment will be described. The protection element 1 is configured such that when a large voltage V 1 is applied between the anode electrode 15 and the cathode electrode 16, a leak current I leak flows through the control electrode 19 of the diode structure 22 according to the voltage V 1. ing. Thus the leakage current I leak is flowing through the resistor 20, the voltage V g of the control electrode 19 along with it when the leakage current I leak increases increases. Exceeds a voltage V th of the potential V g is 2-dimensional electron gas layer 13A directly under the diode structure 22 is formed, the anode, between the cathode is conductive. For this reason, a current flows between the anode electrode 15 and the cathode electrode 16 above the cathode voltage at which the leak current I leak flows as expressed by the following equation (1). However, R is the resistance value of the resistor 20.
V th <R × I leak (1)

アノード電極１５、カソード電極１６間を流れる電流は２次元電子ガス層１３Ａを通じて流れる、通常の導通電流であり、上述したＴＬＰ試験で破壊する場合に流れているアバランシェ電流ではない。アバランシェ電流は大きな電界で発生した電子、正孔電流によるものであるが、保護素子１では上記のように電子のみの導通電流である。このため、保護素子１では、寄生的に電流が増幅されるようなことがなく、負性抵抗の発生が抑えられる。   The current that flows between the anode electrode 15 and the cathode electrode 16 is a normal conduction current that flows through the two-dimensional electron gas layer 13A, and is not an avalanche current that flows when it breaks down in the TLP test described above. The avalanche current is due to electron and hole currents generated in a large electric field, but in the protection element 1, it is a conduction current of only electrons as described above. For this reason, in the protective element 1, the current is not parasitically amplified, and the generation of negative resistance is suppressed.

この実施の形態１では、図２に示すように複数の抵抗体２０が互いに分離して並列に接続されている。この抵抗体２０は、上記式（１）を考慮しながら、所定の抵抗になるようにその幅と数が設計されている。また、製造工程の過程において、ダイオード構成体２２を流れるリーク電流の値や抵抗体２０の抵抗値を測定し、所定の電圧で電流が流れるように、抵抗体２０を接続したり、切断したりしてトリミングができるようになっている。このため、歩留まりよく保護素子１を製造することが可能となる。図２に示すように、この実施の形態１では、同一の抵抗値を持つ複数の抵抗体２０を並列に形成したが、上述のようにトリミングする方法としては、複数の異なる抵抗値の抵抗体を並べてトリミングできるようにしてもよい。   In the first embodiment, as shown in FIG. 2, a plurality of resistors 20 are separated from each other and connected in parallel. The width and number of the resistor 20 are designed so as to have a predetermined resistance in consideration of the above equation (1). Further, during the manufacturing process, the value of the leakage current flowing through the diode structure 22 and the resistance value of the resistor 20 are measured, and the resistor 20 is connected or disconnected so that the current flows at a predetermined voltage. And can be trimmed. For this reason, it becomes possible to manufacture the protection element 1 with a high yield. As shown in FIG. 2, in the first embodiment, a plurality of resistors 20 having the same resistance value are formed in parallel. However, as a method of trimming as described above, a plurality of resistors having different resistance values are used. May be trimmed side by side.

（実施の形態２）
この発明の実施の形態１にかかる保護素子について図３および図４を用いて説明する。なお、図３はこの実施の形態２にかかる保護素子１Ａの断面図（図４のIII−III断面図）、図４は保護素子１Ａの平面図である。なお、この実施の形態２にかかる保護素子１Ａにおいて、上記実施の形態１にかかる保護素子１と同一部分また類似部分には、同一符号または類似符号を付して詳細な説明を省略する。 (Embodiment 2)
A protection element according to Embodiment 1 of the present invention will be described with reference to FIGS. 3 is a cross-sectional view of the protective element 1A according to the second embodiment (III-III cross-sectional view of FIG. 4), and FIG. 4 is a plan view of the protective element 1A. In the protection element 1A according to the second embodiment, the same or similar parts as those of the protection element 1 according to the first embodiment are denoted by the same or similar reference numerals, and detailed description thereof is omitted.

上記の実施の形態１にかかる保護素子１においては、２次元電子ガス層１３Ａがダイオード構成体２２直下に形成されない構造としているが、図３に示すように、この実施の形態２においてはダイオード構成体２２直下では２次元電子ガス層１３Ａが存在する構成となっている。なお、２次元電子ガス層１３Ａは、ダイオード構成体２２とは別の領域にＡｌＧａＮ層１４およびＧａＮ層１３の一部をメサ状に掘り込むことにより、２次元電子ガス層１３Ａが存在しない領域が形成されている。メサ状に掘り込まれた溝内には、ゲート絶縁膜２３を介してゲート電極２４が形成されている。図３および図４に示すように、このゲート電極２４は、ダイオード構成体２２と接続された制御電極１９Ａと一体に形成されている。この制御電極１９Ａおよびゲート電極２４は、所定の抵抗値を有する抵抗体２０を介してアノード電極１５に電気的に接続される。また、この実施の形態２におけるダイオード構成体２２は、図１に示した実施の形態１と同様の構成である。この実施の形態２においては、制御電極１９が形成されたダイオード構成体２２とゲート電極２４の及ぶ領域を、オンオフ可能領域２１とする。   The protection element 1 according to the first embodiment has a structure in which the two-dimensional electron gas layer 13A is not formed immediately below the diode structure 22, but as shown in FIG. The two-dimensional electron gas layer 13 </ b> A exists immediately below the body 22. The two-dimensional electron gas layer 13A has a region in which the two-dimensional electron gas layer 13A does not exist by digging a part of the AlGaN layer 14 and the GaN layer 13 in a mesa shape in a region different from the diode structure 22. Is formed. A gate electrode 24 is formed through a gate insulating film 23 in the groove dug in a mesa shape. As shown in FIGS. 3 and 4, the gate electrode 24 is formed integrally with the control electrode 19 </ b> A connected to the diode structure 22. The control electrode 19A and the gate electrode 24 are electrically connected to the anode electrode 15 through a resistor 20 having a predetermined resistance value. The diode structure 22 in the second embodiment has the same configuration as that of the first embodiment shown in FIG. In the second embodiment, a region where the diode structure 22 in which the control electrode 19 is formed and the gate electrode 24 extends is defined as an on / off possible region 21.

この保護素子１Ａの動作としては、上記実施の形態１と同様であるが、この実施の形態２では、２次元電子ガス層１３Ａが導通する電圧Ｖthが、絶縁ゲート構成となっている部分のしきい値となる点で異なっている。本実施の形態２において、ＡｌＧａＮ層１４およびＧａＮ層１３に掘り込まれるメサ部分の深さは、図３に示すように、バリア層であるＡｌＧａＮ層１４を突き抜けて、ＧａＮ層１３に達するようにしたが、必ずしもその必要はなく、電圧Ｖthがプラスの値になるように設定されていればよい。この電圧Ｖthは、上記のようにメサ部分の深さ、ゲート絶縁膜２３の厚さ、ＧａＮ層１３の厚さなどによって制御でき、上記実施の形態１の保護素子１よりも制御性がよいという利点がある。すなわち、この実施の形態２にかかる保護素子１Ａでは、電流が流れ始める電圧の設計が容易となるという利点がある。なお、保護素子１では、耐圧が温度に対して正の依存性を持つことが好ましい。 The operation of the protective element 1A is the same as that of the first embodiment, but in the second embodiment, the voltage V th at which the two-dimensional electron gas layer 13A is conducted is the portion of the insulating gate configuration. It differs in that it becomes a threshold value. In the second embodiment, the depth of the mesa portion dug in the AlGaN layer 14 and the GaN layer 13 penetrates the AlGaN layer 14 that is a barrier layer and reaches the GaN layer 13 as shown in FIG. However, this is not always necessary, and the voltage V th only needs to be set to a positive value. This voltage V th can be controlled by the depth of the mesa portion, the thickness of the gate insulating film 23, the thickness of the GaN layer 13 and the like as described above, and has better controllability than the protection element 1 of the first embodiment. There is an advantage. That is, the protection element 1A according to the second embodiment has an advantage that the design of the voltage at which a current starts to flow becomes easy. In the protection element 1, it is preferable that the breakdown voltage has a positive dependency on the temperature.

保護素子の耐圧の温度依存性が負であると、素子のばらつきで耐圧の低い部分がある場合、電流が流れることによる温度上昇によってさらに耐圧が低下して、局所的な電流集中が発生し、素子が破壊してしまう。耐圧を、温度に対して正の依存性を持たせることで、この問題を解決することが可能となる。耐圧が温度に対して正の依存性を持つようにするためには、抵抗の温度依存性を負とする等の方法を採用することができる。   If the temperature dependence of the withstand voltage of the protective element is negative, if there is a part with low withstand voltage due to variation in the element, the withstand voltage will further decrease due to the temperature rise due to current flow, and local current concentration will occur, The device will be destroyed. This problem can be solved by making the breakdown voltage positively dependent on the temperature. In order to make the breakdown voltage have a positive dependency on the temperature, a method of making the temperature dependency of the resistance negative can be adopted.

（半導体装置）
図５は、この発明の上記実施の形態１、２にかかる保護素子１、１Ａを被保護素子２５、２５Ａ（後述）に接続した半導体装置３０、３０Ａを示す平面説明図である。すなわち、図５は、保護素子１を備える場合は半導体装置３０、保護素子１Ａを備える場合は半導体装置３０Ａとなることを示している。また、図５に示すように、半導体装置３０、３０Ａは、それぞれ被保護素子２５に代えて被保護素子２５Ａを適用してもよい。図６は半導体装置３０の構成説明図、図７は半導体装置３０Ａの構成説明図である。図８は被保護素子２５を示し、図９は被保護素子２５Ａを示している。 (Semiconductor device)
FIG. 5 is an explanatory plan view showing semiconductor devices 30 and 30A in which the protection elements 1 and 1A according to the first and second embodiments of the present invention are connected to protected elements 25 and 25A (described later). That is, FIG. 5 shows that the semiconductor device 30 is provided when the protective element 1 is provided, and the semiconductor device 30A is provided when the protective element 1A is provided. Further, as shown in FIG. 5, the protected elements 25 </ b> A may be applied to the semiconductor devices 30 and 30 </ b> A in place of the protected elements 25. 6 is a diagram illustrating the configuration of the semiconductor device 30, and FIG. 7 is a diagram illustrating the configuration of the semiconductor device 30A. FIG. 8 shows the protected element 25, and FIG. 9 shows the protected element 25A.

この半導体装置３０は、図５におけるアノード電極１５とカソード電極１６が櫛歯状に互いに入り組んだ電極配置において、アノード電極１５とカソード電極１６とが対向配置された３つの領域（破線で示す）に保護素子１が設けられ、図中実線で楕円状に示す領域に被保護素子２５が形成されている。なお、図５においては、被保護素子２５の詳細な構成は図示を省略する。図５に示すように、保護素子１の設置箇所は３箇所である必要はなく、単数箇所でも複数箇所でもよい。保護素子１の半導体装置３０全体に占める面積が大きくなると、耐量がそれに比例して大きくなるが、一方で主電流を流す被保護素子２５の占有面積が少なくなってしまうため、最適な面積にする必要がある。   This semiconductor device 30 has three regions (indicated by broken lines) in which the anode electrode 15 and the cathode electrode 16 are opposed to each other in the electrode arrangement in which the anode electrode 15 and the cathode electrode 16 are interdigitated in FIG. A protective element 1 is provided, and a protected element 25 is formed in a region indicated by an elliptical line in the drawing. In FIG. 5, the detailed configuration of the protected element 25 is not shown. As shown in FIG. 5, the protective element 1 need not be installed in three places, and may be a single place or a plurality of places. When the area of the protective element 1 occupying the entire semiconductor device 30 increases, the withstand capability increases proportionally. On the other hand, since the area occupied by the protected element 25 through which the main current flows is reduced, the area is optimized. There is a need.

図８に示すように、被保護素子２５は、保護素子１の構成部分を共用するものであり、基板１１上に、順次、バッファ層１２、ＧａＮ層１３、ＡｌＧａＮ層１４が積層されている。ＧａＮ層１３におけるＡｌＧａＮ層１４との界面近傍には、２次元電子ガス層１３Ａが設定されている。ＡｌＧａＮ層１４の上には、互いに略平行をなすようにアノード電極１５とカソード電極１６とが互いに離間して形成されている。ＡｌＧａＮ層１４の表面における、これらアノード電極１５とカソード電極１６との間には、これらアノード電極１５とカソード電極１６に平行をなすように、ｐ型ＡｌＧａＮ層１７が形成されている。また、ＡｌＧａＮ層１４の表面における、アノード電極１５、カソード電極１６、ｐ型ＡｌＧａＮ層１７が形成されない領域には、パッシベーション膜１８が形成されている。ｐ型ＡｌＧａＮ層１７Ａの上には、電極２６がｐ型ＡｌＧａＮ層１７の上面に沿って形成されてＨＥＭＴを構成している。なお、図９に示す被保護素子２５Ａは、図８に示す被保護素子２５のｐ型ＡｌＧａＮ層１７Ａが無いＭＥＳ構造を有し、図８と同様に高耐圧素子としての機能を有するものであり、被保護素子２５に代えて用いてもよい。また、被保護素子としては、ＨＥＭＴの他に、ダイオード等を適用してもよい。   As illustrated in FIG. 8, the protected element 25 shares the components of the protective element 1, and the buffer layer 12, the GaN layer 13, and the AlGaN layer 14 are sequentially stacked on the substrate 11. A two-dimensional electron gas layer 13A is set in the vicinity of the interface between the GaN layer 13 and the AlGaN layer 14. An anode electrode 15 and a cathode electrode 16 are formed on the AlGaN layer 14 so as to be substantially parallel to each other. A p-type AlGaN layer 17 is formed between the anode electrode 15 and the cathode electrode 16 on the surface of the AlGaN layer 14 so as to be parallel to the anode electrode 15 and the cathode electrode 16. Further, a passivation film 18 is formed in a region where the anode electrode 15, the cathode electrode 16, and the p-type AlGaN layer 17 are not formed on the surface of the AlGaN layer 14. On the p-type AlGaN layer 17A, an electrode 26 is formed along the upper surface of the p-type AlGaN layer 17 to constitute a HEMT. The protected element 25A shown in FIG. 9 has a MES structure without the p-type AlGaN layer 17A of the protected element 25 shown in FIG. 8, and has a function as a high breakdown voltage element as in FIG. Instead of the protected element 25, it may be used. In addition to the HEMT, a diode or the like may be applied as the protected element.

次に、図５および図６を用いて半導体装置３０の作用・動作について説明する。図５および図６に示す保護素子１のアノード電極１５、カソード電極１６間に大きな電圧Ｖ１が印加されると、ダイオード構成体２２の制御電極１９には電圧Ｖ１に応じてリーク電流Ｉleakが増加するように構成されている。このリーク電流は抵抗体２０を流れるため、リーク電流Ｉleakが大きくなると制御電極１９はアノード電極１５よりも電位Ｖｇが高くなる。このＶｇが、ダイオード構成体２２直下の２次元電子ガス層１３Ａが形成される電圧Ｖthを超えると、アノード、カソード間が導通する。 Next, the operation and operation of the semiconductor device 30 will be described with reference to FIGS. When a large voltage V 1 is applied between the anode electrode 15 and the cathode electrode 16 of the protection element 1 shown in FIGS. 5 and 6, the leakage current I leak is applied to the control electrode 19 of the diode structure 22 in accordance with the voltage V 1. Is configured to increase. Since this leak current flows through the resistor 20, the potential V g of the control electrode 19 becomes higher than that of the anode electrode 15 when the leak current I leak increases. When this V g exceeds the voltage V th at which the two-dimensional electron gas layer 13A immediately below the diode structure 22 is formed, the anode and the cathode become conductive.

このように、被保護素子２５よりも耐圧が低く、所定の電圧が印加されると大きな電流が流れるような構成とした保護素子１を、被保護素子２５に並列に接続することで、半導体装置３０の破壊耐量を大きくして信頼性を高めることができる。   In this way, by connecting the protection element 1 having a lower withstand voltage than the protected element 25 and having a structure in which a large current flows when a predetermined voltage is applied, the semiconductor element is connected in parallel to the protected element 25. Reliability can be enhanced by increasing the fracture resistance of 30.

次に、図１０を用いて半導体装置３０と従来の半導体装置の基本的な特性を比較して説明する。図１０は、半導体装置３０の耐圧特性（実線で示す。）と、図１１に示すような、保護素子１を有さない半導体装置（被保護素子２５だけのもの）の耐圧特性（破線で示す。）、すなわち逆方向の電流電圧特性を示す。半導体装置３０では、保護されるべき破壊耐量の小さな高耐圧素子である被保護素子２５に対して並列に、耐圧が被保護素子２５よりも低い保護素子１が接続されている。これにより、図１０に実線で示すように、電圧が被保護素子２５に印加された場合には、より耐圧の低い保護素子１に電流が流れ始め、被保護素子２５の耐圧には達しないようにする。これにより、被保護素子２５を破壊から保護することができる。しかし、図１０に破線で示すように、保護素子を備えない従来の半導体装置では過電圧にいたると瞬時に破壊されてしまう。   Next, the basic characteristics of the semiconductor device 30 and the conventional semiconductor device will be compared and described with reference to FIG. 10 shows a breakdown voltage characteristic (shown by a solid line) of the semiconductor device 30 and a breakdown voltage characteristic (shown by a broken line) of a semiconductor device (only the protected element 25) without the protection element 1 as shown in FIG. .), That is, the current-voltage characteristics in the reverse direction. In the semiconductor device 30, the protection element 1 having a breakdown voltage lower than that of the protected element 25 is connected in parallel to the protected element 25, which is a high breakdown voltage element having a small breakdown resistance to be protected. Accordingly, as shown by a solid line in FIG. 10, when a voltage is applied to the protected element 25, a current starts to flow through the protective element 1 having a lower withstand voltage so that the withstand voltage of the protected element 25 is not reached. To. Thereby, the protected element 25 can be protected from destruction. However, as shown by a broken line in FIG. 10, a conventional semiconductor device that does not include a protection element is instantaneously destroyed when an overvoltage is reached.

なお、半導体装置３０は、保護素子１と被保護素子２５とを上述のようにモノリシックに製造してもよいし、別素子として形成してもよい。電流をオンオフするための主素子である被保護素子２５は、ＧａＮを主たる半導体材料として構成されたもので、図１１に示した、従来のトランジスタであってもよいし、ダイオードであってもかまわない。   In the semiconductor device 30, the protective element 1 and the protected element 25 may be manufactured monolithically as described above or may be formed as separate elements. The protected element 25, which is a main element for turning on and off the current, is composed of GaN as a main semiconductor material, and may be the conventional transistor shown in FIG. 11 or a diode. Absent.

次に、半導体装置３０Ａの作用・動作について説明する。被保護素子２５と保護素子１Ａのアノード電極１５とカソード電極１６は共用されているため、被保護素子２５のアノード電極１５、カソード電極１６間に大きな電圧が印加されてくると、図３および図４に示す保護素子１Ａにおいてもアノード電極１５、カソード電極１６間に大きな電圧が印加されてくる。すると、ダイオード構成体２２の制御電極１９には電圧に応じてリーク電流Ｉleakが増加してくる。この制御電極１９は、ゲート電極２４と抵抗体２０に接続されている。このリーク電流Ｉleakは抵抗体２０を流れるため、電流が大きくなるとゲート電極２４の電位が高くなり、ついには、ＭＯＳ部分でチャネルが形成される電圧Ｖthを超えると、ＭＯＳ部分にチャネルが形成され２次元電子ガス層１３Ａに電流が流れてアノード、カソード間が導通する。   Next, the operation and operation of the semiconductor device 30A will be described. Since the anode electrode 15 and the cathode electrode 16 of the protected element 25 and the protective element 1A are shared, when a large voltage is applied between the anode electrode 15 and the cathode electrode 16 of the protected element 25, FIG. Also in the protective element 1 </ b> A shown in FIG. 4, a large voltage is applied between the anode electrode 15 and the cathode electrode 16. Then, the leakage current Ileak increases in the control electrode 19 of the diode structure 22 according to the voltage. The control electrode 19 is connected to the gate electrode 24 and the resistor 20. Since the leak current Ileak flows through the resistor 20, the potential of the gate electrode 24 increases as the current increases. Finally, when the voltage Vth at which the channel is formed in the MOS portion is exceeded, a channel is formed in the MOS portion. A current flows through the three-dimensional electron gas layer 13A, and the anode and cathode are electrically connected.

アノード電極１５、カソード電極１６間を流れる電流は２次元電子ガス層１３Ａを通じて流れる、通常の導通電流であり、上述したＴＬＰ試験で破壊する場合に流れているアバランシェ電流ではない。アバランシェ電流は大きな電界で発生した電子、正孔電流によるものであるが、保護素子１Ａでは上記のように電子のみの導通電流である。このため、保護素子１Ａでは、寄生的に電流が増幅されるようなことがなく、負性抵抗の発生が抑えられる。図７に示すように、この保護素子１Ａに並列に接続された被保護素子２５は、過電圧が印加されても破壊が防止される。したがって、半導体装置３０Ａは、過電圧耐量が大きく高耐圧な機能を有する。   The current that flows between the anode electrode 15 and the cathode electrode 16 is a normal conduction current that flows through the two-dimensional electron gas layer 13A, and is not an avalanche current that flows when it breaks down in the TLP test described above. The avalanche current is due to electron and hole currents generated in a large electric field, but in the protective element 1A, it is a conduction current of only electrons as described above. For this reason, in the protective element 1A, the current is not parasitically amplified, and the occurrence of negative resistance is suppressed. As shown in FIG. 7, the protected element 25 connected in parallel to the protective element 1A is prevented from being destroyed even when an overvoltage is applied. Therefore, the semiconductor device 30A has a large overvoltage withstand capability and a high withstand voltage function.

このように半導体装置３０Ａは、上述の半導体装置３０と同様の動作を行うが、保護素子１Ａにおいて２次元電子ガス層１３Ａが形成される電圧Ｖthの制御性が、上記実施の形態１の保護素子１よりもよいという利点がある。すなわち、半導体装置３０Ａでは、電流が流れ始める電圧の設計が、半導体装置３０に比較して容易となるという利点がある。   As described above, the semiconductor device 30A performs the same operation as that of the semiconductor device 30 described above, but the controllability of the voltage Vth at which the two-dimensional electron gas layer 13A is formed in the protective element 1A is the protective element of the first embodiment. There is an advantage that it is better than 1. That is, the semiconductor device 30 </ b> A has an advantage that the design of the voltage at which a current starts to flow is easier than the semiconductor device 30.

（その他の実施の形態）
以上、この発明の各実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかになろう。 (Other embodiments)
As mentioned above, although each embodiment of this invention was described, it should not be understood that the description and drawings that form part of the disclosure of the above embodiment limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上記の各実施の形態では、半導体材料として、ＧａＮやＡｌＧａＮなどを適用しているが、２次元電子ガスが発生する構成であれば、上記半導体材料に限定されるものではなく、他の窒化物半導体、例えばＡｌＩｎＧａＮで示される窒化物半導体を用いてもよい。   For example, in each of the above embodiments, GaN, AlGaN, or the like is applied as the semiconductor material. However, the semiconductor material is not limited to the semiconductor material as long as the two-dimensional electron gas is generated. A nitride semiconductor, for example, a nitride semiconductor represented by AlInGaN may be used.

１、１Ａ 保護素子
１１ 基板
１２ バッファ層
１３ ＧａＮ層
１４ ＡｌＧａＮ層
１５ アノード電極
１６ カソード電極
１８ パッシベーション膜
１９、１９Ａ 制御電極
２０ 抵抗体
２１ オンオフ可能領域
２２ ダイオード構成体
２３ ゲート絶縁膜
２４ ゲート電極
２５、２５Ａ 被保護素子
３０、３０Ａ 半導体装置 DESCRIPTION OF SYMBOLS 1, 1A Protection element 11 Board | substrate 12 Buffer layer 13 GaN layer 14 AlGaN layer 15 Anode electrode 16 Cathode electrode 18 Passivation film 19, 19A Control electrode 20 Resistor 21 On-off possible area 22 Diode structure 23 Gate insulating film 24 Gate electrode 25, 25A protected element 30, 30A semiconductor device

Claims (10)

アノード電極とカソード電極を備え、前記アノード電極と前記カソード電極との間に主たる電流を流す被保護素子に対して、電気的に並列に接続された保護素子であって、
第１の窒化物半導体でなる第１の窒化物半導体層と、
前記第１の窒化物半導体層上に形成された当該第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体でなる第２の窒化物半導体層と、
前記第２の窒化物半導体層の表面に離間して形成された前記アノード電極と前記カソード電極との間に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面付近に形成された２次元電子ガス層により流れる電流のオンオフを制御する制御電極を有するオンオフ可能領域と、
前記制御電極と前記アノード電極を接続する抵抗体と、を備え、
前記被保護素子より耐圧が低く設定されてことを特徴とする保護素子。 A protective element comprising an anode electrode and a cathode electrode, electrically connected in parallel to a protected element that allows a main current to flow between the anode electrode and the cathode electrode,
A first nitride semiconductor layer made of a first nitride semiconductor;
A second nitride semiconductor layer made of a second nitride semiconductor having a larger band gap than the first nitride semiconductor formed on the first nitride semiconductor layer;
Near the interface between the first nitride semiconductor layer and the second nitride semiconductor layer between the anode electrode and the cathode electrode formed apart from each other on the surface of the second nitride semiconductor layer An on / off capable region having a control electrode for controlling on / off of a current flowing through the two-dimensional electron gas layer formed on
A resistor connecting the control electrode and the anode electrode,
A protective element having a withstand voltage set lower than that of the protected element. 前記オンオフ可能領域は、前記第２の窒化物半導体層との間でダイオード特性を有するダイオード構成体を備えることを特徴とする請求項１に記載された保護素子。   2. The protection element according to claim 1, wherein the on / off region includes a diode structure having diode characteristics with the second nitride semiconductor layer. 前記ダイオード構成体は、ショットキーバリアダイオードを構成することを特徴とする請求項２に記載された保護素子。   The protection element according to claim 2, wherein the diode structure constitutes a Schottky barrier diode. 前記ダイオード構成体は、ＰＮ型ダイオードを構成することを特徴とする請求項２に記載された保護素子。   The protection element according to claim 2, wherein the diode structure constitutes a PN-type diode. 前記制御電極は、前記第２の窒化物半導体層の表面から前記第１の窒化物半導体層内の前記２次元電子ガス層よりも深い位置まで形成された溝内に、ゲート絶縁膜を介して形成されたゲート電極であることを特徴とする請求項１に記載された保護素子。   The control electrode is provided in a groove formed from the surface of the second nitride semiconductor layer to a position deeper than the two-dimensional electron gas layer in the first nitride semiconductor layer, with a gate insulating film interposed therebetween. The protective element according to claim 1, wherein the protective element is a formed gate electrode. 前記耐圧が温度に対して正の依存性を持つことを特徴とする請求項１〜５のいずれか１つに記載された保護素子。   The protection element according to claim 1, wherein the breakdown voltage has a positive dependence on temperature. 請求項１〜６のいずれか１つに記載された保護素子と前記被保護素子とからなることを特徴とする半導体装置。   A semiconductor device comprising the protective element according to any one of claims 1 to 6 and the protected element. 前記保護素子と前記被保護素子は、モノリシックに形成されていることを特徴とする請求項７に記載された半導体装置。   The semiconductor device according to claim 7, wherein the protection element and the protected element are formed monolithically. 前記被保護素子は、前記アノード電極がソース電極と接続され、前記カソード電極がドレイン電極と接続された電界効果トランジスタであることを特徴とする請求項７または請求項８に記載された半導体装置。   9. The semiconductor device according to claim 7, wherein the protected element is a field effect transistor in which the anode electrode is connected to a source electrode and the cathode electrode is connected to a drain electrode. 前記被保護素子は、ダイオードであることを特徴とする請求項７または請求項８に記載された半導体装置。   The semiconductor device according to claim 7, wherein the protected element is a diode.
JP2010250992A 2010-11-09 2010-11-09 Protective element and semiconductor device having the same Active JP5424128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010250992A JP5424128B2 (en) 2010-11-09 2010-11-09 Protective element and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250992A JP5424128B2 (en) 2010-11-09 2010-11-09 Protective element and semiconductor device having the same

Publications (2)

Publication Number Publication Date
JP2012104599A true JP2012104599A (en) 2012-05-31
JP5424128B2 JP5424128B2 (en) 2014-02-26

Family

ID=46394673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250992A Active JP5424128B2 (en) 2010-11-09 2010-11-09 Protective element and semiconductor device having the same

Country Status (1)

Country Link
JP (1) JP5424128B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190997A1 (en) * 2012-06-20 2013-12-27 独立行政法人産業技術総合研究所 Semiconductor device
WO2014174863A1 (en) * 2013-04-22 2014-10-30 シャープ株式会社 Field effect transistor
JP2016219714A (en) * 2015-05-26 2016-12-22 住友ベークライト株式会社 Semiconductor element, resin composition, and serge countermeasure member
CN107240607A (en) * 2016-03-29 2017-10-10 罗伯特·博世有限公司 HEMT and its manufacture method
JP7505808B2 (en) 2021-12-22 2024-06-25 中国科学院蘇州納米技術与納米▲ファン▼生研究所 Group III nitride transistor structure capable of reducing leakage current and method for fabricating same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136360A (en) * 1991-11-14 1993-06-01 Hitachi Ltd Electrostatic breakdown protective circuit and semiconductor integrated circuit
JP2006114618A (en) * 2004-10-13 2006-04-27 Sony Corp High frequency integrated circuit
JP2008108870A (en) * 2006-10-25 2008-05-08 Sharp Corp Rectifier
JP2009054851A (en) * 2007-08-28 2009-03-12 Panasonic Corp Semiconducotor integrated circuit
JP2009200096A (en) * 2008-02-19 2009-09-03 Sharp Corp Nitride semiconductor device and power conversion apparatus including the same
WO2010084727A1 (en) * 2009-01-22 2010-07-29 パナソニック株式会社 Field effect transistor and method for manufacturing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136360A (en) * 1991-11-14 1993-06-01 Hitachi Ltd Electrostatic breakdown protective circuit and semiconductor integrated circuit
JP2006114618A (en) * 2004-10-13 2006-04-27 Sony Corp High frequency integrated circuit
JP2008108870A (en) * 2006-10-25 2008-05-08 Sharp Corp Rectifier
JP2009054851A (en) * 2007-08-28 2009-03-12 Panasonic Corp Semiconducotor integrated circuit
JP2009200096A (en) * 2008-02-19 2009-09-03 Sharp Corp Nitride semiconductor device and power conversion apparatus including the same
WO2010084727A1 (en) * 2009-01-22 2010-07-29 パナソニック株式会社 Field effect transistor and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190997A1 (en) * 2012-06-20 2013-12-27 独立行政法人産業技術総合研究所 Semiconductor device
JP5907582B2 (en) * 2012-06-20 2016-04-26 国立研究開発法人産業技術総合研究所 Semiconductor device
US9570436B2 (en) 2012-06-20 2017-02-14 National Institute Of Advanced Industrial Science And Technology Semiconductor device
WO2014174863A1 (en) * 2013-04-22 2014-10-30 シャープ株式会社 Field effect transistor
JP2016219714A (en) * 2015-05-26 2016-12-22 住友ベークライト株式会社 Semiconductor element, resin composition, and serge countermeasure member
CN107240607A (en) * 2016-03-29 2017-10-10 罗伯特·博世有限公司 HEMT and its manufacture method
JP7505808B2 (en) 2021-12-22 2024-06-25 中国科学院蘇州納米技術与納米▲ファン▼生研究所 Group III nitride transistor structure capable of reducing leakage current and method for fabricating same

Also Published As

Publication number Publication date
JP5424128B2 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP4478175B2 (en) Semiconductor device
US9865722B2 (en) Avalanche energy handling capable III-nitride transistors
JP6201422B2 (en) Semiconductor device
JP4695622B2 (en) Semiconductor device
JP6413104B2 (en) Surge protection element
US9589951B2 (en) High-electron-mobility transistor with protective diode
WO2017138505A1 (en) Semiconductor device
JPWO2018230136A1 (en) Nitride semiconductor device and manufacturing method thereof
US9905563B2 (en) Semiconductor device
US9680001B2 (en) Nitride semiconductor device
JP2015173151A (en) semiconductor device
JP5424128B2 (en) Protective element and semiconductor device having the same
JP2016134564A (en) Semiconductor device
US9698141B2 (en) Semiconductor device
JP5545653B2 (en) Nitride semiconductor device
WO2024204534A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6261291B2 (en) GaN-based field effect transistor and nitride semiconductor device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20120301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5424128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250