JP2012103102A - Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus - Google Patents
Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus Download PDFInfo
- Publication number
- JP2012103102A JP2012103102A JP2010251793A JP2010251793A JP2012103102A JP 2012103102 A JP2012103102 A JP 2012103102A JP 2010251793 A JP2010251793 A JP 2010251793A JP 2010251793 A JP2010251793 A JP 2010251793A JP 2012103102 A JP2012103102 A JP 2012103102A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- test apparatus
- dut
- signal output
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、半導体試験装置に係り、特に、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法に関する。 The present invention relates to a semiconductor test apparatus, and more particularly, to a semiconductor test apparatus having an increased static electricity resistance and a static electricity protection method in the semiconductor test apparatus.
半導体デバイスの製造工程において、半導体デバイスの性能・機能等を試験するために半導体試験装置が用いられている。図６は、従来の半導体試験装置と、検査対象の半導体デバイスであるＤＵＴ（Device Under Test）と、これらを接続するためのインターフェイス部の要部構成を示すブロック図である。 In the manufacturing process of a semiconductor device, a semiconductor test apparatus is used to test the performance and function of the semiconductor device. FIG. 6 is a block diagram showing a main configuration of a conventional semiconductor test apparatus, a DUT (Device Under Test) which is a semiconductor device to be inspected, and an interface unit for connecting them.
本図に示すように、インターフェイス部３００を介して接続されるＤＵＴ２００に対する試験を行なう半導体試験装置４００は、ピンエレクトロニクス部４１０と、ピンエレクトロニクス部４１０を制御する制御部４２０とを備えている。ピンエレクトロニクス部４１０は、ＤＵＴ２００のチャネル数に対応して設けられる。 As shown in the figure, a semiconductor test apparatus 400 that performs a test on a DUT 200 connected via an interface unit 300 includes a pin electronics unit 410 and a control unit 420 that controls the pin electronics unit 410. The pin electronics unit 410 is provided corresponding to the number of channels of the DUT 200.
ピンエレクトロニクス部４１０は、ＤＵＴ２００に印加する信号を出力するドライバ（ＤＲＶ）４１１と、ドライバ４１１とＤＵＴ２００との接続／非接続を切り替える出力スイッチ４１２と、ＤＵＴ２００への電源供給や直流試験を行なうＤＣ回路４１５と、ＤＣ回路４１５とＤＵＴ２００との接続／非接続を切り替えるＤＣフォーススイッチ４１３およびＤＣセンススイッチ４１４を備えている。これらのスイッチは、ドライバ４１１およびＤＣ回路４１５と外部との予期せぬ電気的な接触等を防ぐため初期状態でオフとなっている。 The pin electronics unit 410 includes a driver (DRV) 411 that outputs a signal to be applied to the DUT 200, an output switch 412 that switches connection / disconnection between the driver 411 and the DUT 200, and a DC circuit that supplies power to the DUT 200 and performs a DC test. 415, and a DC force switch 413 and a DC sense switch 414 for switching connection / disconnection between the DC circuit 415 and the DUT 200. These switches are off in the initial state in order to prevent unexpected electrical contact between the driver 411 and the DC circuit 415 and the outside.
ドライバ４１１は、半導体試験装置４００内部で生成された論理パターンを所定の電圧レベルに変換し、テストパターンとしてＤＵＴ２００に出力する。ドライバ４１１は、通常は経路の特性インピーダンスと合致した抵抗値で終端されている。 The driver 411 converts a logic pattern generated in the semiconductor test apparatus 400 into a predetermined voltage level, and outputs it to the DUT 200 as a test pattern. The driver 411 is usually terminated with a resistance value that matches the characteristic impedance of the path.
ＤＵＴ２００に対して直流試験を行なうＤＣ回路４１５は、電圧測定、電圧印加電流測定、電流印加電圧測定およびＤＵＴ２００への電流印加、電圧印加を主に行なう。 A DC circuit 415 that performs a DC test on the DUT 200 mainly performs voltage measurement, voltage application current measurement, current application voltage measurement, current application to the DUT 200, and voltage application.
インターフェイス部３００は、ＤＵＴ２００を半導体試験装置４００と接続するための同軸線３１０およびプローブピン／コネクタを備えて構成される。一般に、インターフェイス部３００は、ＤＵＴ２００の種類に対応させて複数種類準備される。 The interface unit 300 includes a coaxial line 310 and probe pins / connectors for connecting the DUT 200 to the semiconductor test apparatus 400. In general, a plurality of types of interface units 300 are prepared corresponding to the types of DUTs 200.
半導体試験装置４００を用いたＤＵＴ２００の試験の手順は以下の通りである。まず、半導体試験装置４００とインターフェイス部３００とを接続し、その後、インターフェイス部３００とＤＵＴ２００とを接続する。なお、ＤＵＴ２００と同種のＤＵＴを繰り返し試験する場合には、半導体試験装置４００にインターフェイス部３００を実装したままＤＵＴのみ交換が行なわれるが、試験を行なうＤＵＴの種類が変わった場合には、必要に応じてインターフェイス部３００の交換を行なう。 The test procedure of the DUT 200 using the semiconductor test apparatus 400 is as follows. First, the semiconductor test apparatus 400 and the interface unit 300 are connected, and then the interface unit 300 and the DUT 200 are connected. In the case where the DUT of the same type as the DUT 200 is repeatedly tested, only the DUT is replaced while the interface unit 300 is mounted on the semiconductor test apparatus 400. However, if the type of DUT to be tested changes, it is necessary. In response, the interface unit 300 is replaced.
インターフェイス部３００の交換の有無にかかわらず、ＤＵＴ２００が未接続の状態では、出力スイッチ４１２、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４は、初期状態のオフとなっている。 Regardless of whether or not the interface unit 300 is replaced, when the DUT 200 is not connected, the output switch 412, the DC force switch 413, and the DC sense switch 414 are off in the initial state.
近年、出力スイッチ４１２、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４には、実装面積が小さく、高信頼性で低価格な半導体リレーが使用されるようになってきている。 In recent years, output relays 412, DC force switches 413, and DC sense switches 414 have come to use semiconductor relays with a small mounting area, high reliability, and low cost.
しかしながら、半導体リレーは、従来使用されてきたメカニカルリレーに比べて、一般的に静電気耐量が低く、外部からの静電気による故障が問題となっている。具体的には、半導体試験装置４００とインターフェイス部３００との接続時、あるいは、それらとＤＵＴ２００との接続に、前者の場合はインターフェイス部３００から、後者の場合はＤＵＴ２００から印加される静電気によって故障が発生する場合がある。 However, semiconductor relays generally have lower static electricity resistance than mechanical relays that have been used in the past, and failure due to static electricity from the outside is a problem. Specifically, when the semiconductor test apparatus 400 and the interface unit 300 are connected, or when they are connected to the DUT 200, a failure is caused by static electricity applied from the interface unit 300 in the former case and from the DUT 200 in the latter case. May occur.
図７は、インターフェイス部３００あるいはＤＵＴ２００からの静電気により、出力スイッチ４１２が損傷する様子を表わした模式図である。ここでは、ドライバ４１１に接続された出力スイッチ４１２のオフ時の結合容量が、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４のオフ時の結合容量よりも小さいものとする。 FIG. 7 is a schematic diagram showing how the output switch 412 is damaged by static electricity from the interface unit 300 or the DUT 200. Here, it is assumed that the coupling capacitance when the output switch 412 connected to the driver 411 is off is smaller than the coupling capacitance when the DC force switch 413 and the DC sense switch 414 are off.
インターフェイス部３００あるいはＤＵＴ２００からの静電気が半導体試験装置４００に印加されると、オフ時の結合容量の小さい出力スイッチ４１２が瞬時電圧ＶＢでブレイクダウンする。この結果、パルス状の電流ＩＢが出力スイッチ４１２の経路に流れる。静電気のエネルギーが大きい場合は、この放電電流により出力スイッチ４１２の内部が損傷を受け、静電気の放電が完了した後でも、絶縁不良等が継続して観測される場合がある。これは、状況に応じてＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４においても起こり得る。 Static electricity from the interface unit 300 or DUT200 is applied to the semiconductor testing device 400, an output switch 412 of the coupling capacitance during off smaller to break down in the instantaneous voltage V B. As a result, pulse current I B flows through a path of the output switch 412. When the energy of static electricity is large, the inside of the output switch 412 is damaged by this discharge current, and insulation failure or the like may be continuously observed even after the electrostatic discharge is completed. This can also occur in the DC force switch 413 and the DC sense switch 414 depending on the situation.
このように半導体リレーが損傷を受けた場合、半導体試験において誤判定が生じたり、試験の際にＤＵＴ２００に悪影響を与えたりするおそれがある。また、半導体試験装置４００の修理・復旧に時間を要すことになり、結果的に試験への信頼性低下や半導体試験装置４００の稼働率の低下を生じる。 When the semiconductor relay is damaged in this way, there is a risk that an erroneous determination may occur in the semiconductor test, or the DUT 200 may be adversely affected during the test. Further, it takes time to repair and restore the semiconductor test apparatus 400, resulting in a decrease in reliability of the test and a decrease in the operating rate of the semiconductor test apparatus 400.
そこで、本発明は、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor test apparatus with increased static electricity resistance and a method for protecting static electricity in the semiconductor test apparatus.
上記課題を解決するため、本発明の第１の態様である半導体試験装置は、測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、前記測定対象デバイスとの直接的あるいは間接的な接続の前に、前記半導体リレーをオンにする制御部と、を備えたことを特徴とする。 In order to solve the above problems, a semiconductor test apparatus according to a first aspect of the present invention is provided corresponding to one or a plurality of signal output units for outputting an electrical signal to a measurement target device and the signal output unit. , A semiconductor relay for switching on and off the electrical connection between the signal output unit and the measurement target device, and a control for turning on the semiconductor relay before direct or indirect connection with the measurement target device And a section.
ここで、前記制御部は、前記測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、前記信号出力部から０Ｖの電圧を出力させるようにしてもよい。 Here, the control unit may further output a voltage of 0 V from the signal output unit before direct or indirect connection with the measurement target device.
上記課題を解決するため、本発明の第２の態様である半導体試験装置における静電気保護方法は、測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーとを備えた半導体試験装置における静電気保護方法であって、前記半導体リレーをオンにした状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行することを特徴とする。 In order to solve the above-described problem, the electrostatic protection method in the semiconductor test apparatus according to the second aspect of the present invention corresponds to one or a plurality of signal output units that output an electrical signal to a device to be measured, and the signal output unit. An electrostatic protection method in a semiconductor test apparatus, comprising: a semiconductor relay provided with a semiconductor relay that switches on and off the electrical connection between the signal output unit and the measurement target device, wherein the semiconductor relay is turned on And performing direct or indirect connection with the device to be measured.
ここで、前記半導体リレーをオンにした状態に加え、前記信号出力部から０Ｖの電圧を出力させた状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行するようにしてもよい。 Here, in addition to the state in which the semiconductor relay is turned on, direct or indirect connection with the measurement target device may be executed in a state in which a voltage of 0 V is output from the signal output unit.
また、前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作を連続的に行なうことができる。 Moreover, the operation | movement which turns on the said semiconductor relay, the operation | movement which connects directly or indirectly with the said measuring object device, and the operation | movement which turns off the said semiconductor relay can be performed continuously.
この場合、前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作は、サブルーチン化することができる。 In this case, the operation of turning on the semiconductor relay, the operation of connecting directly or indirectly with the device to be measured, and the operation of turning off the semiconductor relay can be made into a subroutine.
本発明によれば、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the electrostatic protection method in a semiconductor test device and semiconductor test device which improved static electricity tolerance is provided.
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る半導体試験装置と、検査対象の半導体デバイスであるＤＵＴ（Device Under Test）と、これらを接続するためのインターフェイス部の要部構成を示すブロック図である。基本的な構成は従来と同様であるため、簡略に説明する。 Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the main configuration of a semiconductor test apparatus according to the present embodiment, a DUT (Device Under Test) which is a semiconductor device to be inspected, and an interface unit for connecting them. Since the basic configuration is the same as the conventional one, it will be described briefly.
本図に示すように、インターフェイス部３００を介して接続されるＤＵＴ２００に対する試験を行なう半導体試験装置１００は、ピンエレクトロニクス部１１０と、ピンエレクトロニクス部１１０を制御する制御部１２０とを備えている。 As shown in the figure, a semiconductor test apparatus 100 that performs a test on a DUT 200 connected via an interface unit 300 includes a pin electronics unit 110 and a control unit 120 that controls the pin electronics unit 110.
ピンエレクトロニクス部１１０は、ドライバ（ＤＲＶ）１１１と、ドライバ１１１とＤＵＴ２００との接続／非接続を切り替える出力スイッチ１１２と、ＤＵＴ２００への電源供給や直流試験を行なうＤＣ回路１１５と、ＤＣ回路１１５とＤＵＴ２００との接続／非接続を切り替えるＤＣフォーススイッチ１１３およびＤＣセンススイッチ１１４を備えている。出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４には、半導体リレーが用いられている。 The pin electronics unit 110 includes a driver (DRV) 111, an output switch 112 that switches connection / disconnection between the driver 111 and the DUT 200, a DC circuit 115 that supplies power to the DUT 200 and performs a DC test, and a DC circuit 115 and a DUT 200. A DC force switch 113 and a DC sense switch 114 for switching between connection and non-connection. Semiconductor relays are used for the output switch 112, the DC force switch 113, and the DC sense switch 114.
ドライバ１１１は、半導体試験装置１００内部で生成された論理パターンを所定の電圧レベルに変換し、テストパターンとしてＤＵＴ２００に出力する。 The driver 111 converts a logic pattern generated in the semiconductor test apparatus 100 into a predetermined voltage level, and outputs it to the DUT 200 as a test pattern.
ＤＵＴ２００に対して直流試験を行なうＤＣ回路１１５は、電圧測定、電圧印加電流測定、電流印加電圧測定およびＤＵＴ２００への電流印加、電圧印加を主に行なう。 The DC circuit 115 that performs a DC test on the DUT 200 mainly performs voltage measurement, voltage application current measurement, current application voltage measurement, current application to the DUT 200, and voltage application.
ドライバ１１１およびＤＣ回路１１５は、信号出力部として機能し、テストパターンや電圧等の信号を出力するため、出力部にＤＡコンバータおよび増幅器を備えている。図２は、ドライバ１１１の出力部をモデル化したブロック図であるが、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４に接続されるＤＣ回路１１５の２つの出力部も基本的には同様の構成とすることができる。 The driver 111 and the DC circuit 115 function as a signal output unit, and include a DA converter and an amplifier in the output unit in order to output a signal such as a test pattern and a voltage. FIG. 2 is a block diagram in which the output unit of the driver 111 is modeled, but the two output units of the DC circuit 115 connected to the DC force switch 113 and the DC sense switch 114 basically have the same configuration. be able to.
本図に示すように、ドライバ１１１の出力部は、種々の構成が考えられるが、一般的に、ＤＵＴ２００に出力するテストパターンを生成するＤＡＣ１１１１と、ＤＡＣ１１１１の出力電圧を増幅して出力スイッチ１１２側に出力する増幅器１１１２を備えているものと見なすことができる。増幅器１１１２には、＋Ｖａおよび−Ｖｂの電源電圧が供給される。 As shown in this figure, the output unit of the driver 111 can have various configurations. Generally, the DAC 1111 that generates a test pattern to be output to the DUT 200, and the output voltage of the DAC 1111 are amplified and output from the output switch 112 side. It can be considered that an amplifier 1112 that outputs the signal is provided. The amplifier 1112 is supplied with + Va and −Vb power supply voltages.
インターフェイス部３００は、ＤＵＴ２００を半導体試験装置１００と接続するための同軸線３１０およびプローブピン／コネクタを備えて構成される。 The interface unit 300 includes a coaxial line 310 and probe pins / connectors for connecting the DUT 200 to the semiconductor test apparatus 100.
上記構成の半導体試験装置１００において、制御部１２０は、インターフェイス部３００との接続前に、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４をオンにするとともに、ドライバ１１１およびＤＣ回路１１５の出力電圧が０Ｖとなるように設定する。そして、この状態で半導体試験装置１００とインターフェイス部３００との接続を実行する。なお、ドライバ１１１の出力電圧が０Ｖとなるように設定するためには、例えば、ＤＡＣ１１１１の出力が０になるようなデジタル信号をＤＡＣ１１１１に入力すればよい。 In the semiconductor test apparatus 100 having the above configuration, the control unit 120 turns on the output switch 112, the DC force switch 113, and the DC sense switch 114 before connecting to the interface unit 300, and outputs the driver 111 and the DC circuit 115. The voltage is set to 0V. In this state, connection between the semiconductor test apparatus 100 and the interface unit 300 is executed. In order to set the output voltage of the driver 111 to be 0 V, for example, a digital signal that makes the output of the DAC 1111 zero may be input to the DAC 1111.
これにより、インターフェイス部３００からの静電気の放電電流はオン状態の各スイッチを流れ、ドライバ１１１およびＤＣ回路１１５に入力される。ドライバ１１１およびＤＣ回路１１５では、入力された放電電流を、増幅器１１１２等の内部素子または保護素子、寄生素子等を介して、＋Ｖａ・−Ｖｂを供給する電源やＧＮＤへ流すことができる。これらの電流は接地回路を介して帯電部位の電荷を放電し、最終的に帯電部位の電位は半導体試験装置１００のＧＮＤ電位とほぼ等しくなる。 As a result, static discharge current from the interface unit 300 flows through each switch in the on state and is input to the driver 111 and the DC circuit 115. In the driver 111 and the DC circuit 115, the input discharge current can be supplied to the power supply or GND for supplying + Va · −Vb via an internal element such as the amplifier 1112, a protection element, a parasitic element, or the like. These currents discharge the charge at the charged site via the ground circuit, and finally the potential at the charged site becomes substantially equal to the GND potential of the semiconductor test apparatus 100.
なお、半導体試験装置１００にインターフェイス部３００を接続した後、ＤＵＴ２００を接続する場合の手順も同様とする。すなわち、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４をオンにするとともに、ドライバ１１１およびＤＣ回路１１５の出力電圧が０Ｖとなるように設定する。そして、この状態でインターフェイス部３００を介して半導体試験装置１００とＤＵＴ２００との接続を実行する。 The procedure for connecting the DUT 200 after connecting the interface unit 300 to the semiconductor test apparatus 100 is the same. That is, the output switch 112, the DC force switch 113, and the DC sense switch 114 are turned on, and the output voltages of the driver 111 and the DC circuit 115 are set to 0V. In this state, the semiconductor test apparatus 100 and the DUT 200 are connected via the interface unit 300.
図３を用いて、本実施形態における半導体試験装置１００の作用についてさらに詳しく説明する。一般に、半導体リレーのオン状態の等価回路は、内部ＭＯＳのオン抵抗で表わすことができる。ここでは、出力スイッチ１１２のオン状態をＲ１で表わし、フォーススイッチ１１３のオン状態をＲ２で表わし、センススイッチ１１４のオン状態をＲ３で表わすものとする。 The operation of the semiconductor test apparatus 100 according to the present embodiment will be described in more detail with reference to FIG. In general, an equivalent circuit of an on state of a semiconductor relay can be expressed by an on resistance of an internal MOS. Here, the ON state of the output switch 112 expressed by R 1, represents an on state of the force switch 113 in R 2, the ON state of the sense switch 114 shall be expressed by R 3.
この状態で、インターフェイス部３００あるいはＤＵＴ２００との接続を実行すると、以下に示すように静電気耐量が向上することになる。なお、ドライバ１１１およびＤＣ回路１１５の出力電圧を０Ｖとするのは、スイッチオンの状態で接続されるＤＵＴ２００等への影響を考慮したものであり、静電気耐量向上の絶対要件ではない。 If the connection with the interface unit 300 or the DUT 200 is executed in this state, the electrostatic resistance is improved as described below. Note that the output voltage of the driver 111 and the DC circuit 115 is set to 0 V in consideration of the influence on the DUT 200 or the like connected in a switch-on state, and is not an absolute requirement for improving the electrostatic resistance.
各スイッチがオンの状態でインターフェイス部３００あるいはＤＵＴ２００との接続を実行すると、帯電電荷に起因する放電電流ＩＢは、各スイッチ経路に按分される。このとき、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４の経路を流れる電流をそれぞれＩＢ１、ＩＢ２、ＩＢ３とする。 When you perform a connection between the interface unit 300 or DUT200 each switch is on, the discharge current I B due to the charge is prorated to each switch path. At this time, currents flowing through the paths of the output switch 112, the DC force switch 113, and the DC sense switch 114 are denoted as I B1 , I B2 , and I B3 , respectively.
インターフェイス部３００あるいはＤＵＴ２００の帯電部位の帯電量が図７に示した従来例と同一であるとすると、従来例では、出力スイッチ４１２に電流ＩＢが流れていたのに対して、図３に示した実施形態例では、各スイッチには電流ＩＢよりも小さい電流ＩＢ１、ＩＢ２、ＩＢ３が流れることになり、各スイッチに対する悪影響が軽減されることになる。 When the charge amount of the charge region of interface 300 or DUT200 is assumed to be identical to the prior art shown in FIG. 7, in the conventional example, while the current I B has been flowing to the output switch 412, shown in FIG. 3 In the embodiment, the currents I B1 , I B2 , and I B3 that are smaller than the current I B flow through the switches, thereby reducing the adverse effects on the switches.
また、図７に示した従来例では、放電時に、出力スイッチ４１２の両端に生じる電圧は、出力スイッチ４１２のブレイクダウンを招くＶＢであったが、図３に示した実施形態例では、各スイッチがオン状態のため、それぞれのスイッチの両端に生じる電圧は、Ｒ１ＩＢ１、Ｒ２ＩＢ２、Ｒ３ＩＢ３となる。これらの電圧は、ＶＢよりも小さいため、放電電荷による各スイッチの電力損失が減少し、悪影響が軽減されることになる。 In the conventional example shown in FIG. 7, the voltage generated at both ends of the output switch 412 at the time of discharging is V B causing the breakdown of the output switch 412, but in the embodiment shown in FIG. Since the switches are in the on state, the voltages generated at both ends of each switch are R 1 I B1 , R 2 I B2 , and R 3 I B3 . These voltages are smaller than V B, the power loss of the switches due to discharge charge is reduced, so that the adverse effects can be reduced.
本実施形態における半導体試験装置１００は、実際に、ＥＳＤ（Electrostatic Discharge：静電気放電）シミュレータを用いて静電気耐量を評価した結果、従来方式と比較して数倍以上の静電気耐量があることが確認された。 The semiconductor test apparatus 100 according to the present embodiment has actually been confirmed to have several times or more of electrostatic resistance as compared with the conventional method as a result of evaluating the electrostatic resistance using an ESD (Electrostatic Discharge) simulator. It was.
次に、本発明の実施形態の別例について説明する。図４は、本発明の実施形態の別例の要部構成を示すブロック図である。本図の例は、ウェハプローバ３２０を使用して、ウェハプローバ３２０に載置されたＤＵＴ２００と半導体試験装置１００との接続を行なう場合の構成である。 Next, another example of the embodiment of the present invention will be described. FIG. 4 is a block diagram showing a main configuration of another example of the embodiment of the present invention. The example of this figure is a configuration when the DUT 200 mounted on the wafer prober 320 is connected to the semiconductor test apparatus 100 using the wafer prober 320.
本構成では、テスタコントローラ（ＴＳＣ）３３０が使用される。テスタコントローラ３３０は、ウェハプローバ３２０および半導体試験装置１００とそれぞれ専用のバスで接続されており、専用のバスを経由してウェハプローバ３２０に接続命令を送出し、ＤＵＴ２００と、ウェハプローバ３２０を介した半導体試験装置１００との接続を行なう。 In this configuration, a tester controller (TSC) 330 is used. The tester controller 330 is connected to the wafer prober 320 and the semiconductor test apparatus 100 through dedicated buses, and sends a connection command to the wafer prober 320 via the dedicated bus, via the DUT 200 and the wafer prober 320. Connection to the semiconductor test apparatus 100 is performed.
したがって、半導体試験装置１００とウェハプローバ３２０との接続の際、あるいは、ウェハプローバ３２０を介した半導体試験装置１００とＤＵＴ２００との接続の際に、上記実施形態と同様の静電気発生の問題が生じることになる。このため、半導体試験装置１００内のスイッチをオンにし、出力電圧を０Ｖに設定した状態で接続を実施することが有効となる。 Therefore, when the semiconductor test apparatus 100 and the wafer prober 320 are connected, or when the semiconductor test apparatus 100 and the DUT 200 are connected via the wafer prober 320, the same problem of static electricity generation as in the above embodiment occurs. become. Therefore, it is effective to perform the connection in a state where the switch in the semiconductor test apparatus 100 is turned on and the output voltage is set to 0V.
ここで、ＤＵＴ２００とウェハプローバ３２０との接続命令は、通常は、半導体試験装置１００のアプリケーションエンジニアやＤＵＴ２００のテストエンジニアにより開発された制御プログラムをテスタコントローラ３３０上で実行することにより行なわれる。この制御プログラムは、半導体試験装置１００やＤＵＴ２００の種類に応じて、個別に開発されることが多い。 Here, the connection instruction between the DUT 200 and the wafer prober 320 is normally performed by executing on the tester controller 330 a control program developed by an application engineer of the semiconductor test apparatus 100 or a test engineer of the DUT 200. This control program is often developed individually according to the type of the semiconductor test apparatus 100 or the DUT 200.
本発明を適用するにあたって、これらの制御プログラム内で、本発明の動作、すなわち、各スイッチをオン状態にし、各出力を０Ｖに設定するための動作を記述することが考えられるが、半導体試験装置１００やＤＵＴ２００の種類毎に半導体試験装置１００のアプリケーションエンジニアやＤＵＴ２００のテストエンジニアが個別に開発することは、工数を要し、煩雑であり不具合の発生等につながるおそれがある。 In applying the present invention, it is considered that the operation of the present invention, that is, the operation for setting each output to 0 V and setting each output to 0 V is described in these control programs. Individual development by an application engineer of the semiconductor test apparatus 100 or a test engineer of the DUT 200 for each type of 100 or DUT 200 requires man-hours and is complicated and may lead to the occurrence of defects.
そこで、以下に示すような手順で本実施形態の別例を実現することが有効である。すなわち、従来と同様の動作である半導体試験装置１００とウェハプローバ３２０あるいはＤＵＴ２００との接続命令を行なう一連のシーケンスを定義した関数を作成してサブルーチン化しておく。この関数を「関数１」とする。 Therefore, it is effective to realize another example of the present embodiment in the following procedure. That is, a function defining a series of sequences for performing a connection instruction between the semiconductor test apparatus 100 and the wafer prober 320 or the DUT 200, which is the same operation as the conventional one, is created and made into a subroutine. This function is referred to as “function 1”.
また、本発明を適用した動作、すなわち、各スイッチをオン状態にし、各出力を０Ｖに設定する動作を定義した関数を作成してサブルーチン化しておく。この関数を「関数２」とする。さらに、接続時に関数２が行なった動作によって変更された状態を、スイッチオフ、出力なしの従来の状態に復帰させるための動作、例えば、ハードウェアリセットを定義した関数を作成して関数３とする。 Further, a function defining an operation to which the present invention is applied, that is, an operation for setting each output to 0 V and setting each output to 0 V is created and made into a subroutine. This function is referred to as “function 2”. Further, an operation for returning the state changed by the operation performed by the function 2 at the time of connection to the conventional state without switch-off and no output, for example, a function defining a hardware reset is created and set as the function 3 .
これらの関数を、関数２、関数１、関数３の順番で動作を行なう一連の接続命令として定義し、半導体試験装置１００とＤＵＴ２００との接続時に、テスタコントローラ３３０から半導体試験装置１００およびウェハプローバ３２０に動作を実行させればよい。 These functions are defined as a series of connection instructions that operate in the order of function 2, function 1, and function 3. When the semiconductor test apparatus 100 and the DUT 200 are connected, the tester controller 330 sends the semiconductor test apparatus 100 and the wafer prober 320. The operation may be executed.
この結果、図５のフローチャートに示すように、ＤＵＴ接続命令開始（Ｓ１０１）、半導体試験装置１００の出力部のスイッチをオンにして、出力電圧を０Ｖに設定（Ｓ１０２）、ウェハプローバ３２０あるいはＤＵＴ２００と半導体試験装置との接続（Ｓ１０３）、状態復帰（Ｓ１０４）、ＤＵＴ接続命令終了（Ｓ１０５）という一連の接続処理を実行することができ、接続後、ＤＵＴ２００の試験を実行することが可能となる（Ｓ１０６）。 As a result, as shown in the flowchart of FIG. 5, the DUT connection command starts (S101), the output unit switch of the semiconductor test apparatus 100 is turned on, the output voltage is set to 0V (S102), and the wafer prober 320 or DUT 200 A series of connection processes such as connection to the semiconductor test apparatus (S103), state return (S104), and DUT connection command end (S105) can be executed, and after the connection, the test of the DUT 200 can be executed ( S106).
このようにすることで、ウェハプローバ３２０およびＤＵＴ２００固有の制御プログラムは、必要に応じて関数１のみを作成すれば足り、半導体試験装置１００に固有の制御プログラムは、関数２および関数３のみを半導体試験装置１００のメーカから提供することで足りる。これにより、アプリケーションエンジニアやテストエンジニアの開発工数の増加や不具合発生を抑制することができるようになる。 In this way, the control program specific to the wafer prober 320 and the DUT 200 only needs to create the function 1 as necessary, and the control program specific to the semiconductor test apparatus 100 only has the function 2 and the function 3 as the semiconductor. Providing from the manufacturer of the test apparatus 100 is sufficient. As a result, it is possible to suppress an increase in development man-hours and troubles of application engineers and test engineers.
また、従来から生産されている制御プログラムに本実施形態の別例を適用する場合、関数３の実行により、ＤＵＴ２００の試験直前には、半導体試験装置１００は従来の接続時と同じ状態に復帰する。このため、本実施形態の別例を適用することによる手順相違等の煩雑さも抑止することができる。 Further, when another example of the present embodiment is applied to a control program produced conventionally, the semiconductor test apparatus 100 returns to the same state as in the conventional connection immediately after the test of the DUT 200 by executing the function 3. . For this reason, the complexity of the procedure difference etc. by applying the other example of this embodiment can also be suppressed.
なお、上記の例では、本発明による接続手順をピンエレクトロニクス部１１０に適用した場合について説明したが、本発明は、半導体リレーを、ＤＵＴ２００との接続部分に用いたすべての半導体試験装置のリソース、例えば、ＤＰＳ（Device Power Supply）等に適用することができる。 In the above example, the case where the connection procedure according to the present invention is applied to the pin electronics unit 110 has been described. However, the present invention relates to the resources of all semiconductor test apparatuses that use a semiconductor relay as a connection portion with the DUT 200, For example, it can be applied to DPS (Device Power Supply).
１００…半導体試験装置
１１０…ピンエレクトロニクス部
１１１…ドライバ
１１２…出力スイッチ
１１３…ＤＣフォーススイッチ
１１４…ＤＣセンススイッチ
１１５…ＤＣ回路
１２０…制御部
３００…インターフェイス部
３１０…同軸線
３２０…ウェハプローバ
３３０…テスタコントローラ
４００…半導体試験装置
４１０…ピンエレクトロニクス部
４１１…ドライバ
４１２…出力スイッチ
４１３…ＤＣフォーススイッチ
４１４…ＤＣセンススイッチ
４１５…ＤＣ回路
４２０…制御部
１１１１…ＤＡＣ
１１１２…増幅器
DESCRIPTION OF SYMBOLS 100 ... Semiconductor test apparatus 110 ... Pin electronics part 111 ... Driver 112 ... Output switch 113 ... DC force switch 114 ... DC sense switch 115 ... DC circuit 120 ... Control part 300 ... Interface part 310 ... Coaxial line 320 ... Wafer prober 330 ... Tester Controller 400 ... Semiconductor test apparatus 410 ... Pin electronics section 411 ... Driver 412 ... Output switch 413 ... DC force switch 414 ... DC sense switch 415 ... DC circuit 420 ... Control section 1111 ... DAC
1112: Amplifier
Claims (6)
前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、
前記測定対象デバイスとの直接的あるいは間接的な接続の前に、前記半導体リレーをオンにする制御部と、
を備えたことを特徴とする半導体試験装置。 One or more signal output units for outputting electrical signals to the device to be measured;
A semiconductor relay that is provided corresponding to the signal output unit, and switches on and off the electrical connection between the signal output unit and the measurement target device;
A controller that turns on the semiconductor relay before direct or indirect connection with the device to be measured;
A semiconductor test apparatus comprising:
前記測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、前記信号出力部から０Ｖの電圧を出力させることを特徴とする請求項１に記載の半導体試験装置。 The controller is
The semiconductor test apparatus according to claim 1, wherein a voltage of 0 V is further output from the signal output unit before direct or indirect connection with the measurement target device.
前記半導体リレーをオンにした状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行することを特徴とする半導体試験装置における静電気保護方法。 One or a plurality of signal output units for outputting an electrical signal to the measurement target device, and provided corresponding to the signal output unit, switch on / off of electrical connection between the signal output unit and the measurement target device. An electrostatic protection method in a semiconductor test apparatus including a semiconductor relay,
An electrostatic protection method in a semiconductor test apparatus, wherein direct or indirect connection with the measurement target device is performed in a state where the semiconductor relay is turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010251793A JP2012103102A (en) | 2010-11-10 | 2010-11-10 | Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010251793A JP2012103102A (en) | 2010-11-10 | 2010-11-10 | Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012103102A true JP2012103102A (en) | 2012-05-31 |
Family
ID=46393683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010251793A Pending JP2012103102A (en) | 2010-11-10 | 2010-11-10 | Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012103102A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014137301A (en) * | 2013-01-17 | 2014-07-28 | Hioki Ee Corp | Inspection procedure data generation device and inspection procedure data generation program |
-
2010
- 2010-11-10 JP JP2010251793A patent/JP2012103102A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014137301A (en) * | 2013-01-17 | 2014-07-28 | Hioki Ee Corp | Inspection procedure data generation device and inspection procedure data generation program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
| US9293074B2 (en) | Active-matrix substrate, display panel, and display panel manufacturing method including plural testing signal selection circuits | |
| CN101825651A (en) | Probe, comprise the semiconductor test apparatus of probe and the fuse checking method of probe | |
| TWI816672B (en) | Signal distribution apparatus | |
| JP6104578B2 (en) | Inspection apparatus and inspection method | |
| JP5437183B2 (en) | Measuring device and substrate inspection device | |
| JP2012103102A (en) | Semiconductor testing apparatus and electrostatic protection method for semiconductor testing apparatus | |
| CN104635142A (en) | Testing device and testing method for improving testing accuracy | |
| RU2534387C1 (en) | Computer-aided testing method for electric circuits of sophisticated engineering products and device for its implementation | |
| US7026822B1 (en) | High voltage switching matrix for electrical safety compliance test equipment | |
| US8816708B2 (en) | Electronic test system and associated method | |
| JP2009288064A (en) | Semiconductor test apparatus and method | |
| JP2007024718A (en) | Control method and control program of semiconductor characteristics measuring device | |
| RU145063U1 (en) | AUTOMATED DEVICE FOR CONTROL OF ELECTRICAL CIRCUITS OF COMPLEX TECHNICAL OBJECTS | |
| JP2018124195A (en) | Reliability tester | |
| JP3995079B2 (en) | Test equipment | |
| JP2008198707A (en) | Semiconductor integrated circuit | |
| JP4061533B2 (en) | IC tester | |
| US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
| US11874315B2 (en) | Method for testing outputs of an electronic driver | |
| JP2012163466A (en) | Semiconductor device | |
| JP5202401B2 (en) | Test apparatus and calibration method | |
| CN103185815A (en) | Connecting jig | |
| Sangeetha et al. | 16x Multisite, High Current and High Power density Test Solution for Power Protection Device | |
| JP2023121874A (en) | Insulation testing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121031 |