JP2012093124A - Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system - Google Patents

Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system Download PDF

Info

Publication number
JP2012093124A
JP2012093124A JP2010238743A JP2010238743A JP2012093124A JP 2012093124 A JP2012093124 A JP 2012093124A JP 2010238743 A JP2010238743 A JP 2010238743A JP 2010238743 A JP2010238743 A JP 2010238743A JP 2012093124 A JP2012093124 A JP 2012093124A
Authority
JP
Japan
Prior art keywords
test
burn
under test
board
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010238743A
Other languages
Japanese (ja)
Inventor
Akimasa Yuzurihara
原 章 政 譲
Takeshi Kumagai
谷 威 熊
Atsushi Hoshino
野 篤 司 星
Kazuhiko Sato
藤 和 彦 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Engineering Corp
Original Assignee
Japan Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Engineering Corp filed Critical Japan Engineering Corp
Priority to JP2010238743A priority Critical patent/JP2012093124A/en
Priority to TW099139948A priority patent/TW201217802A/en
Priority to KR1020100116202A priority patent/KR20120042594A/en
Publication of JP2012093124A publication Critical patent/JP2012093124A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To exclude an arbitrary device to be tested from test objects by a simple configuration.SOLUTION: A burn-in device to which a burn-in board provided with a plurality of devices to be tested is inserted to perform burn-in tests for the plurality of devices to be tested includes: a device select signal output circuit for outputting a device select signal for selecting a device to be tested about a function test from the plurality of devices to be tested to the burn-in board; and a test pattern output circuit for outputting test pattern data to be supplied to the device to be tested about the function test to the burn-in board. The device select signal output circuit includes a mask setting memory in which mask setting data are stored and masks the device select signal so that a device to be tested specified by the mask setting data is not selected as a device to be tested about the function test.

Description

本発明は、バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法に関する。   The present invention relates to a burn-in device, a burn-in system, a burn-in device control method, and a burn-in system control method.

電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン（Burn-In）試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス（Device Under Test）である半導体装置（例えば、ＮＡＮＤ型フラッシュメモリ）を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デバイスに、所定のテスト信号を供給して、被試験デバイスの動作テストを行い、被試験デバイスが正常に動作しているかどうかを試す機能試験を行う。機能試験は複数の試験を含んでいる。   2. Description of the Related Art A burn-in apparatus is known as an apparatus for performing a burn-in test, which is a kind of screening test for revealing an initial failure of a semiconductor device such as an electronic component and removing an initial failure product. This burn-in apparatus is a kind of semiconductor test apparatus. A burn-in board in which a plurality of semiconductor devices (for example, NAND flash memory), which are devices under test, are mounted is accommodated in the burn-in apparatus, and is used as a device under test. In addition to applying an electrical stress by applying a voltage, and heating the air inside the thermostatic chamber to give a thermal stress at a predetermined temperature, the initial failure becomes obvious. In this burn-in test, a predetermined test signal is supplied to the device under test, an operation test of the device under test is performed, and a function test is performed to check whether the device under test is operating normally. Functional tests include multiple tests.

このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを１枚のバーンインボードに装着するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である（例えば、特許文献１：特開２００５−２６５６６５号公報参照）。   In such a burn-in apparatus, since a long-time burn-in test for several hours to several tens of hours is performed, in order to improve test efficiency, a plurality of devices under test are mounted on one burn-in board, In general, a plurality of burn-in boards are housed in a burn-in apparatus and a burn-in test is performed (for example, refer to Japanese Patent Application Laid-Open No. 2005-265665).

バーンイン試験の機能試験を行う際に必要となる試験パターンデータは、バーンイン装置で生成されて、バーンインボード上に装着された被試験デバイスに供給される。そして、この試験パターンデータに基づいて被試験デバイスを動作させ、その動作結果である被試験デバイスからの出力信号を、バーンイン装置がバーンインボードから読み出す。バーンイン装置では、読み出した出力信号を理論値と比較し、被試験デバイスが正常に動作しているかどうかを判定する。判定結果は、例えば、被試験デバイスが機能試験をパスしたのか、それともフェイルしたかを示しており、この判定結果が順次、試験結果としてバーンイン装置内のメモリに蓄積される。この判定結果は、例えば、バーンイン装置に設けられたディスプレイに試験結果として表示される。   Test pattern data necessary for performing a function test of the burn-in test is generated by a burn-in apparatus and supplied to a device under test mounted on the burn-in board. Then, the device under test is operated based on the test pattern data, and the burn-in apparatus reads out an output signal from the device under test as the operation result from the burn-in board. In the burn-in apparatus, the read output signal is compared with a theoretical value to determine whether or not the device under test is operating normally. The determination result indicates, for example, whether the device under test has passed the function test or has failed, and the determination result is sequentially stored in the memory in the burn-in apparatus as the test result. This determination result is displayed as a test result on a display provided in the burn-in apparatus, for example.

コスト低減などのため、バーンイン装置とバーンインボードとの間の信号線数は限られている。そのため、１枚のバーンインボード上に載せられている全ての被試験デバイスに同時に機能試験を行うことは出来ない。そこで、１枚のバーンインボード上に載せられている複数の被試験デバイスを、所定数の被試験デバイス毎に区分して、複数のグループを構成し、グループ単位で、順次、被試験デバイスに、試験パターンデータを供給するとともに、被試験デバイスからの出力信号をバーンイン装置が読み込んで、動作判定を行い、判定結果を蓄積する。つまり、グループ毎に、順次切り替えて、被試験デバイスからの出力信号を読み出して、機能試験を行う。   In order to reduce costs, the number of signal lines between the burn-in apparatus and the burn-in board is limited. For this reason, it is not possible to simultaneously perform a function test on all devices under test mounted on one burn-in board. Therefore, a plurality of devices under test placed on a single burn-in board are divided into a predetermined number of devices under test to form a plurality of groups, and in units of groups, sequentially into the devices under test, In addition to supplying test pattern data, the burn-in apparatus reads an output signal from the device under test, performs operation determination, and accumulates the determination result. That is, for each group, the function is tested by sequentially switching and reading the output signal from the device under test.

具体的には、バーンイン装置は、デバイスセレクト信号をバーンインボードに供給し、デバイスセレクト信号により、同時に機能試験を行う所定数の被試験デバイスを選択して上記グループを構成している。そして、バーンイン装置は、選択された複数の被試験デバイスに、同一の試験パターンデータをＡＬＰＧ（アルゴリズミックパターンジェネレータ）などから供給して、同時に機能試験を行っている。   Specifically, the burn-in apparatus supplies a device select signal to the burn-in board, and selects a predetermined number of devices under test for performing functional tests at the same time by the device select signal to constitute the group. The burn-in apparatus supplies the same test pattern data to a plurality of selected devices under test from ALPG (algorithmic pattern generator) or the like, and simultaneously performs a function test.

ところで、バーンイン装置では、例えば、最初に初期試験としてコンタクト試験を行い、次に機能試験を行う場合がある。機能試験においては、試験精度を向上するために、機能試験に含まれるある試験において一旦不良と判定された被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも１回以上繰り返すように構成されている。そして、同じ試験で繰り返し不良であった被試験デバイスを、その試験について最終的に不良と判定している。   By the way, in a burn-in apparatus, for example, a contact test may be first performed as an initial test, and then a functional test may be performed. In functional tests, in order to improve test accuracy, repeat the same test at least once until it is determined to be good for a device under test that has been determined to be defective in a test included in the functional test. It is configured. A device under test that was repeatedly defective in the same test is finally determined to be defective for that test.

ここで、コンタクト試験結果が不良であった被試験デバイスは、次の機能試験でも不良である可能性が極めて高い。コンタクト試験で不良であった被試験デバイスが機能試験においても不良と判定された場合、この被試験デバイスに対して上述のように同じ試験を繰り返し行うため、機能試験に長時間を要してしまう。そのため、このような被試験デバイスを試験対象から除外して、バーンイン試験時間の全体的な短縮が図れれば望ましいと言える。   Here, the device under test having a poor contact test result is very likely to be defective in the next functional test. If the device under test that was defective in the contact test is determined to be defective in the functional test, the same test is repeatedly performed on the device under test as described above, which requires a long time for the functional test. . Therefore, it can be said that it is desirable to exclude such a device under test from the test target and to shorten the burn-in test time as a whole.

しかしながら、従来のバーンイン装置では、１台のＡＬＰＧから複数の被試験デバイスに同一の試験パターンデータが供給されるため、試験パターンデータを制御することによっては任意の被試験デバイスを試験対象から除外できないという問題がある。   However, in the conventional burn-in apparatus, since the same test pattern data is supplied from a single ALPG to a plurality of devices under test, any device under test cannot be excluded from the test target by controlling the test pattern data. There is a problem.

特開２００５−２６５６６５号公報JP 2005-265665 A

簡単な構成で任意の被試験デバイスを試験対象から除外できるバーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法を提供する。   Provided are a burn-in apparatus, a burn-in system, a burn-in apparatus control method, and a burn-in system control method that can exclude any device under test from a test object with a simple configuration.

上記の課題を解決するために、本発明に係るバーンイン装置は、
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクすることを特徴とする。 In order to solve the above-described problem, a burn-in apparatus according to the present invention includes:
A burn-in apparatus in which a burn-in board on which a plurality of devices under test are mounted is inserted and performs a burn-in test on the plurality of devices under test,
A device select signal output circuit for outputting, to the burn-in board, a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test;
A test pattern output circuit for outputting test pattern data supplied to the device under test to be subjected to the functional test to the burn-in board;
The device select signal output circuit has a mask setting memory storing mask setting data, and the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test. Thus, the device select signal is masked.

また、前記機能試験に先立ち、コンタクト試験用信号を前記バーンインボードに出力して、前記バーンインボードに装着された前記複数の被試験デバイスに対して、その電気的接続を確認するコンタクト試験を実行するコンタクト試験実行回路と、
前記コンタクト試験用信号が供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する判定回路と、
前記コンタクト試験判定結果をコンタクト試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記コンタクト試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。 Prior to the functional test, a contact test signal is output to the burn-in board, and a contact test is performed to confirm the electrical connection of the plurality of devices under test mounted on the burn-in board. A contact test execution circuit;
A determination circuit that reads out an output signal from each of the devices under test supplied with the contact test signal, determines whether or not the read output signal matches a theoretical value, and outputs a contact test determination result;
A test result recording unit for recording the contact test determination result as a contact test result;
A mask setting circuit that sets the mask setting data so as to identify a contact test result that is defective from the plurality of devices under test may be further provided.

また、前記判定回路は、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力し、
前記試験結果記録部は、前記機能試験判定結果を機能試験結果として記録し、
前記マスク設定回路は、前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定しても良い。 The determination circuit reads the output signal from each device under test supplied with the test pattern data, determines whether the read output signal matches the theoretical value, and outputs a function test determination result. And
The test result recording unit records the function test determination result as a function test result,
The mask setting circuit may set the mask setting data so as to identify a function test result that is defective from the plurality of devices under test.

また、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する判定回路と、
前記機能試験判定結果を機能試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。 A determination circuit that reads out an output signal from each of the devices under test to which the test pattern data is supplied, determines whether the read output signal matches a theoretical value, and outputs a function test determination result;
A test result recording unit for recording the functional test determination result as a functional test result;
A mask setting circuit that sets the mask setting data so as to identify a device having a defective function test result from the plurality of devices under test may be further included.

また、前記機能試験は複数の試験を含み、
前記バーンインボード上に装着されている前記複数の被試験デバイスを所定数の被試験デバイス毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、前記被試験デバイスに前記機能試験に含まれる所定の試験を行い、且つ、前記所定の試験において不良と判定された前記被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも１回以上繰り返すように、前記デバイスセレクト信号出力回路と前記試験パターン出力回路と前記判定回路とを制御する試験シーケンス制御回路をさらに備えても良い。 The functional test includes a plurality of tests,
The plurality of devices under test mounted on the burn-in board are divided into a predetermined number of devices under test, thereby forming a plurality of groups, and sequentially adding the functions to the devices under test in groups. The device is configured to perform a predetermined test included in a test and repeat the same test at least once until it is determined to be good for the device under test determined to be defective in the predetermined test. A test sequence control circuit for controlling the select signal output circuit, the test pattern output circuit, and the determination circuit may be further provided.

また、前記被試験デバイスは、ＮＡＮＤ型フラッシュメモリであり、
前記デバイスセレクト信号で選択された前記機能試験が行われる被試験デバイスは、書き込みが許可され、
前記試験パターンデータは、書き込みが許可された前記被試験デバイスに書き込まれても良い。 The device under test is a NAND flash memory,
The device under test to be subjected to the function test selected by the device select signal is allowed to write,
The test pattern data may be written to the device under test that is permitted to be written.

本発明に係るバーンイン装置の制御方法は、
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置の制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。 The control method of the burn-in device according to the present invention is:
A burn-in apparatus control method in which a burn-in board with a plurality of devices under test is inserted and a burn-in test is performed on the devices under test,
Outputting a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test to the burn-in board;
Outputting test pattern data supplied to a device under test to be subjected to the functional test to the burn-in board,
The device select signal is masked so that the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test.

本発明に係るバーンインシステムは、
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムであって、
前記バーンイン装置は、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。 The burn-in system according to the present invention is:
A burn-in board on which multiple devices under test are mounted;
A burn-in system comprising: a burn-in device in which the burn-in board is inserted and performing a burn-in test on the plurality of devices under test;
The burn-in device
A device select signal output circuit for outputting, to the burn-in board, a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test;
A test pattern output circuit for outputting test pattern data supplied to the device under test to be subjected to the functional test to the burn-in board;
The device select signal output circuit has a mask setting memory storing mask setting data, and the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test. Thus, the device select signal is masked.

本発明に係るバーンインシステムの制御方法は、
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムの制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。 The burn-in system control method according to the present invention includes:
A burn-in board on which multiple devices under test are mounted;
A burn-in system control method comprising: a burn-in apparatus in which the burn-in board is inserted and a burn-in test is performed on the plurality of devices under test.
Outputting a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test to the burn-in board;
Outputting test pattern data supplied to a device under test to be subjected to the functional test to the burn-in board,
The device select signal is masked so that the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test.

本発明の一実施形態に係るバーンインシステムにおけるバーンイン装置の全体的な正面図。1 is an overall front view of a burn-in apparatus in a burn-in system according to an embodiment of the present invention. 図１のバーンイン装置にバーンインボードを収納した状態における内部構成の一例を示す正面レイアウト図。The front layout figure which shows an example of an internal structure in the state which accommodated the burn-in board in the burn-in apparatus of FIG. 図１のバーンイン装置において、制御信号や出力信号をバーンイン装置と被試験デバイスとの間で遣り取りするための内部構成の一例を示すブロック図。The block diagram which shows an example of an internal structure for exchanging a control signal and an output signal between a burn-in apparatus and a device under test in the burn-in apparatus of FIG. 本発明の一実施形態に係るバーンインボードの平面レイアウト図。1 is a plan layout view of a burn-in board according to an embodiment of the present invention. 本発明の一実施形態に係るテスト制御装置の内部構成の一例を示すブロック図。The block diagram which shows an example of the internal structure of the test control apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係るデバイスセレクト信号出力回路の内部構成の一例を示すブロック図。The block diagram which shows an example of the internal structure of the device selection signal output circuit which concerns on one Embodiment of this invention. 本発明の一実施形態に係るバーンインシステムで実行されるバーンイン試験の動作を説明するフローチャート。The flowchart explaining operation | movement of the burn-in test performed with the burn-in system which concerns on one Embodiment of this invention. 本発明の一実施形態の変形例に係るバーンインシステムで実行されるバーンイン試験における機能試験の動作を説明するフローチャート。The flowchart explaining operation | movement of the function test in the burn-in test performed with the burn-in system which concerns on the modification of one Embodiment of this invention.

以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the embodiments described below do not limit the technical scope of the present invention.

図１は、本発明の一実施形態に係るバーンイン装置１０の全体的な正面図であり、ドア２０を閉じた状態を示している。図２は、バーンイン装置１０の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置１０にバーンインボードＢＩＢを挿入した状態を示している。これら図１及び図２に示したバーンイン装置１０は、半導体テスト装置の一種であり、バーンイン装置１０とバーンインボードＢＩＢとにより、本実施形態に係るバーンインシステムが構成されている。   FIG. 1 is an overall front view of a burn-in device 10 according to an embodiment of the present invention, showing a state in which a door 20 is closed. FIG. 2 is a front layout diagram for explaining a main part of the internal configuration of the burn-in apparatus 10 and shows a state in which the burn-in board BIB is inserted into the burn-in apparatus 10. The burn-in apparatus 10 shown in FIGS. 1 and 2 is a kind of semiconductor test apparatus. The burn-in apparatus 10 and the burn-in board BIB constitute a burn-in system according to this embodiment.

これら図１及び図２に示すように、本実施形態に係るバーンイン装置１０の内部には、断熱壁３０で区画された空間により、チャンバ４０が形成されている。このチャンバ４０の内部には、１又は複数のバーンインボードＢＩＢが収納される。   As shown in FIGS. 1 and 2, a chamber 40 is formed in the burn-in apparatus 10 according to the present embodiment by a space partitioned by a heat insulating wall 30. One or more burn-in boards BIB are accommodated in the chamber 40.

本実施形態においては、図２に示すように、キャリアラックＣＲごとに、バーンインボードＢＩＢがチャンバ４０に収納される。すなわち、各キャリアラックＣＲには、バーンインボードＢＩＢを支持するためのスロット５０が形成されており、このスロット５０にバーンインボードＢＩＢを挿入した状態で、チャンバ４０にキャリアラックＣＲが格納される。本実施形態においては、１つのキャリアラックＣＲには、１５枚のバーンインボードＢＩＢを挿入することが可能であるように構成されている。   In the present embodiment, as shown in FIG. 2, the burn-in board BIB is stored in the chamber 40 for each carrier rack CR. That is, each carrier rack CR has a slot 50 for supporting the burn-in board BIB, and the carrier rack CR is stored in the chamber 40 with the burn-in board BIB being inserted into the slot 50. In the present embodiment, 15 burn-in boards BIB can be inserted into one carrier rack CR.

また、本実施形態においては、４台のキャリアラックＣＲを、チャンバ４０に格納することが可能なように構成されている。したがって、４台のキャリアラックＣＲをチャンバ４０内に収納することにより、合計６０枚のバーンインボードＢＩＢを、チャンバ４０内に収納することが可能である。但し、このチャンバ４０内に収納可能なキャリアラックＣＲの台数や配置、キャリアラックＣＲ内のバーンインボードＢＩＢの枚数や配置は、任意に変更可能である。   In the present embodiment, the four carrier racks CR are configured to be stored in the chamber 40. Therefore, by storing four carrier racks CR in the chamber 40, a total of 60 burn-in boards BIB can be stored in the chamber 40. However, the number and arrangement of the carrier racks CR that can be stored in the chamber 40 and the number and arrangement of the burn-in boards BIB in the carrier rack CR can be arbitrarily changed.

さらには、キャリアラックＣＲを用いることなく、バーンインボードＢＩＢを直接、チャンバ４０内に収納するようにしてもよい。この場合、チャンバ４０内にスロット５０を形成し、このスロット５０にバーンインボードＢＩＢを直接挿入することとなる。   Further, the burn-in board BIB may be directly stored in the chamber 40 without using the carrier rack CR. In this case, the slot 50 is formed in the chamber 40, and the burn-in board BIB is directly inserted into the slot 50.

図１に示すように、このバーンイン装置１０には、２枚のドア２０が設けられており、ドア２０を開状態にすることにより、キャリアラックＣＲをチャンバ４０から出し入れできるようになる。また、このドア２０にも断熱材が組み込まれており、ドア２０を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ４０が構成される。   As shown in FIG. 1, the burn-in device 10 is provided with two doors 20, and the carrier rack CR can be taken in and out of the chamber 40 by opening the door 20. In addition, a heat insulating material is also incorporated in the door 20, and by closing the door 20, a chamber 40 that is a space thermally blocked from the surroundings is configured.

さらに、図２に示すように、本実施形態に係るバーンイン装置１０には、加熱ヒーター６０と、冷却ユニット７０が設けられている。また、チャンバ４０内には、その左側、上側、右側と延びる空気循環ダクトＤＴが設けられており、この空気循環ダクトＤＴに設けられたファン８０により、空気循環ダクトＤＴ内の空気が循環し、チャンバ内の温度が均一になるように空気が循環、攪拌するように構成されている。   Further, as shown in FIG. 2, the burn-in apparatus 10 according to the present embodiment is provided with a heater 60 and a cooling unit 70. In the chamber 40, an air circulation duct DT extending to the left side, the upper side, and the right side thereof is provided, and the air in the air circulation duct DT is circulated by the fan 80 provided in the air circulation duct DT. Air is circulated and stirred so that the temperature in the chamber is uniform.

冷却ユニット７０は、２台の冷却コンプレッサ７２と、２台の熱交換器７４とにより、構成されている。本実施形態においては、この冷却ユニット７０は、冷媒を用いた冷却方式を採用している。冷却コンプレッサ７２は、冷媒を循環するためのコンプレッサであり、熱交換器７４は、冷媒の冷熱を、チャンバ４０の内部の空気と交換するための交換器である。２台の熱交換器７４は、空気循環ダクトＤＴ内に設けられている。このため、ファン７０により空気を循環させることにより、循環された空気が熱交換器７４で冷却され、チャンバ４０の内部の温度を下げることができる。   The cooling unit 70 is composed of two cooling compressors 72 and two heat exchangers 74. In the present embodiment, the cooling unit 70 employs a cooling method using a refrigerant. The cooling compressor 72 is a compressor for circulating the refrigerant, and the heat exchanger 74 is an exchanger for exchanging the cold heat of the refrigerant with the air inside the chamber 40. The two heat exchangers 74 are provided in the air circulation duct DT. For this reason, by circulating air with the fan 70, the circulated air is cooled with the heat exchanger 74, and the temperature inside the chamber 40 can be lowered.

また、ヒーター６０は、例えば電熱ヒーターにより構成されており、ヒーター６０に電源が供給されると発熱するように構成されている。ヒーター６０が発熱している状態で、空気循環ダクトＤＴ内の空気を循環させることにより、チャンバ４０内の空気の温度を上げることができる。   In addition, the heater 60 is configured by, for example, an electric heater, and is configured to generate heat when power is supplied to the heater 60. By circulating the air in the air circulation duct DT while the heater 60 is generating heat, the temperature of the air in the chamber 40 can be raised.

一方、バーンイン装置１０の右側には、制御部ＣＬが設けられている。この制御部ＣＬは、予め定められた設定やシーケンスにしたがって、このバーンイン装置１０を制御し、バーンイン試験を行う。本実施形態においては、特に、バーンイン試験の際に、ヒーター６０や冷却ユニット７０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。   On the other hand, a control unit CL is provided on the right side of the burn-in device 10. The controller CL controls the burn-in apparatus 10 according to a predetermined setting or sequence and performs a burn-in test. In the present embodiment, in particular, during the burn-in test, the heater 60 and the cooling unit 70 are controlled so that the temperature around the burn-in board BIB becomes the target temperature set by the user or the like.

図３は、必要な制御信号や出力信号をバーンイン装置１０と被試験デバイスとの間で遣り取りするための内部構成の一例を示すブロック図である。この図３に示すように、バーンイン装置１０には、テスト制御装置１００と、バッファーボード１１０と、ドライバーボード１２０と、エクステンションボード１３０とが設けられている。これらテスト制御装置１００と、バッファーボード１１０とは、例えば、制御部ＣＬの内部に設けられており、ドライバーボード１２０とエクステンションボード１３０は、チャンバ４０内に設けられている。   FIG. 3 is a block diagram showing an example of an internal configuration for exchanging necessary control signals and output signals between the burn-in apparatus 10 and the device under test. As shown in FIG. 3, the burn-in apparatus 10 is provided with a test control apparatus 100, a buffer board 110, a driver board 120, and an extension board 130. The test control device 100 and the buffer board 110 are provided, for example, inside the controller CL, and the driver board 120 and the extension board 130 are provided in the chamber 40.

テスト制御装置１００は、このバーンイン装置１０で行われるバーンイン試験における全体的な制御を行う。このテスト制御装置１００の制御にしたがって、バーンイン試験は実行される。バーンイン試験の実行のために必要な制御信号は、出力バッファであるバッファーボード１１０を介して、複数のドライバーボード１２０に出力される。   The test control apparatus 100 performs overall control in the burn-in test performed by the burn-in apparatus 10. The burn-in test is executed according to the control of the test control apparatus 100. A control signal necessary for executing the burn-in test is output to a plurality of driver boards 120 via a buffer board 110 which is an output buffer.

ドライバーボード１２０とエクステンションボード１３０は、チャンバ４０内において、各スロット５０毎に対応して配設されている。すなわち、本実施形態においては、１枚のバーンインボードＢＩＢに対応して、１組のドライバーボード１２０とエクステンションボード１３０とが設けられている。したがって、図１及び図２に示したバーンイン装置１０においては、６０組のドライバーボード１２０とエクステンションボード１３０とが設けられていることになる。ドライバーボード１２０に供給された制御信号は、エクステンションボード１３０を介して、最終的にバーンインボードＢＩＢに供給される。   The driver board 120 and the extension board 130 are disposed corresponding to each slot 50 in the chamber 40. That is, in the present embodiment, one set of driver board 120 and extension board 130 are provided corresponding to one burn-in board BIB. Therefore, in the burn-in apparatus 10 shown in FIGS. 1 and 2, 60 sets of driver boards 120 and extension boards 130 are provided. The control signal supplied to the driver board 120 is finally supplied to the burn-in board BIB via the extension board 130.

これとは逆に、バーンインボードＢＩＢから出力された試験結果に関するデータなどの出力信号は、エクステンションボード１３０、ドライバーボード１２０、バッファーボード１１０を介して、テスト制御装置１００に入力される。これにより、テスト制御装置１００は、各種の試験結果に関するデータを取得することができる。   On the contrary, an output signal such as data related to the test result output from the burn-in board BIB is input to the test control apparatus 100 via the extension board 130, the driver board 120, and the buffer board 110. Thereby, the test control apparatus 100 can acquire data regarding various test results.

図４は、本実施形態に係るバーンインボードＢＩＢの平面レイアウトの一例を示す図である。この図４に示すように、バーンインボードＢＩＢの挿入方向端部には、挿入エッジ１４０が設けられている。この図４の例では、３箇所に、挿入エッジ１４０が配置されている。   FIG. 4 is a diagram showing an example of a planar layout of the burn-in board BIB according to the present embodiment. As shown in FIG. 4, an insertion edge 140 is provided at the insertion direction end of the burn-in board BIB. In the example of FIG. 4, insertion edges 140 are arranged at three locations.

バーンインボードＢＩＢがチャンバ４０内に収納されると、エクステンションボード１３０に設けられたコネクタに、この挿入エッジ１４０が挿入される。挿入エッジ１４０には、複数の信号パッドが形成されており、また、エクステンションボード１３０側のコネクタにも、複数の信号ピンが形成されている。これら信号ピンと信号パッドとがそれぞれ対応するように配置されており、信号ピンと信号パッドとが電気的に接続される。これにより、バーンインボードＢＩＢがエクステンションボード１３０に電気的に接続され、バーンイン装置１０とバーンインボードＢＩＢとの間の信号の遣り取りが可能となる。そして、バーンイン試験が終了した場合、このバーンインボードＢＩＢは抜去方向に抜去され、バーンインボードＢＩＢ側の挿入エッジ１４０と、エクステンションボード１３０側のコネクタとが切り離される。   When the burn-in board BIB is stored in the chamber 40, the insertion edge 140 is inserted into the connector provided on the extension board 130. A plurality of signal pads are formed on the insertion edge 140, and a plurality of signal pins are also formed on the connector on the extension board 130 side. These signal pins and signal pads are arranged so as to correspond to each other, and the signal pins and the signal pads are electrically connected. As a result, the burn-in board BIB is electrically connected to the extension board 130, and signals can be exchanged between the burn-in device 10 and the burn-in board BIB. When the burn-in test is completed, the burn-in board BIB is removed in the removal direction, and the insertion edge 140 on the burn-in board BIB side and the connector on the extension board 130 side are disconnected.

バーンインボードＢＩＢ上には、２５６個のソケットＳＫが設けられている。この図４の例では、ソケットＳＫは挿抜方向に１６個（Ａ列からＰ列）、幅方向に１６個（第１行から第１６行）の配置で、並べられている。このソケットＳＫに被試験デバイスＤＵＴが装着される。すなわち、都合、１６個×１６個＝２５６個の被試験デバイスＤＵＴが、１枚のバーンインボードＢＩＢ上に装着される。但し、ソケットＳＫの数は上記数量に限らず、任意の数で良い。   On the burn-in board BIB, 256 sockets SK are provided. In the example of FIG. 4, 16 sockets SK are arranged in the insertion / extraction direction (A column to P column) and 16 in the width direction (first row to 16th row). The device under test DUT is attached to the socket SK. That is, for convenience, 16 × 16 = 256 devices under test DUT are mounted on one burn-in board BIB. However, the number of sockets SK is not limited to the above quantity, and may be an arbitrary number.

本実施形態では、被試験デバイスＤＵＴは、ＮＡＮＤ型フラッシュメモリであるものとして説明する。また、１つの被試験デバイスＤＵＴは、４枚の半導体チップ（ＮＡＮＤ型フラッシュメモリチップ）がパッケージ内に積層されて構成されているものとする。   In the present embodiment, the device under test DUT will be described as a NAND flash memory. One device under test DUT is configured by stacking four semiconductor chips (NAND flash memory chips) in a package.

バーンインボードＢＩＢには、挿入エッジ１４０に形成された信号パッドを介して、バーンイン装置１０で生成されたデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９、試験パターンデータ、アドレスおよび電源等が入力される。   The burn-in board BIB receives device select signals DSEL0 to DSEL79 generated by the burn-in apparatus 10, test pattern data, addresses, power supply, and the like via signal pads formed on the insertion edge 140.

これらのうちデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ６３は、それぞれ対応する被試験デバイスＤＵＴのチップイネーブル端子／ＣＥ１〜４に供給される。これらチップイネーブル端子／ＣＥ１〜４は、被試験デバイスＤＵＴ内の対応する半導体チップを動作させるか否かを設定する端子である。この図４の例では、Ａ列の１６個の被試験デバイスＤＵＴについて、それらのチップイネーブル端子／ＣＥ１にデバイスセレクト信号ＤＳＥＬ０が共通に供給され、それらのチップイネーブル端子／ＣＥ２にデバイスセレクト信号ＤＳＥＬ１が共通に供給され、それらのチップイネーブル端子／ＣＥ３にデバイスセレクト信号ＤＳＥＬ２が共通に供給され、それらのチップイネーブル端子／ＣＥ４にデバイスセレクト信号ＤＳＥＬ３が共通に供給される。Ｂ列〜Ｐ列の被試験デバイスＤＵＴにも同様にデバイスセレクト信号ＤＳＥＬ４〜ＤＳＥＬ６２が供給される。   Among these, the device select signals DSEL0 to DSEL63 are supplied to the chip enable terminals / CE1 to CE4 of the corresponding device under test DUT, respectively. These chip enable terminals / CE1 to CE4 are terminals for setting whether or not to operate the corresponding semiconductor chip in the device under test DUT. In the example of FIG. 4, the device select signal DSEL0 is commonly supplied to the chip enable terminal / CE1 for the 16 devices under test DUT in the A column, and the device select signal DSEL1 is supplied to the chip enable terminal / CE2. The device select signal DSEL2 is commonly supplied to the chip enable terminals / CE3, and the device select signal DSEL3 is commonly supplied to the chip enable terminals / CE4. Similarly, device select signals DSEL4 to DSEL62 are supplied to the devices under test DUT in the B column to the P column.

また、デバイスセレクト信号ＤＳＥＬ６４〜ＤＳＥＬ７９は、対応する被試験デバイスＤＵＴのライトイネーブル端子／ＷＥに供給される。ライトイネーブル端子／ＷＥは、被試験デバイスＤＵＴの書き込みを許可するか否かを設定する端子である。この図４の例では、第１行の１６個の被試験デバイスＤＵＴについて、それらのライトイネーブル端子／ＷＥにデバイスセレクト信号ＤＳＥＬ７９が共通に供給される。第２行〜第１６行の被試験デバイスＤＵＴにも同様にデバイスセレクト信号ＤＳＥＬ６４〜ＤＳＥＬ７８の何れかが供給される。但し、デバイスセレクト信号の信号数は上記信号数に限らず、任意の信号数で良い。また、デバイスセレクト信号が供給される被試験デバイスＤＵＴの端子も、上記例に限らない。   The device select signals DSEL64 to DSEL79 are supplied to the write enable terminal / WE of the corresponding device under test DUT. The write enable terminal / WE is a terminal for setting whether or not writing of the device under test DUT is permitted. In the example of FIG. 4, the device select signal DSEL79 is commonly supplied to the write enable terminals / WE for the 16 devices under test DUT in the first row. Similarly, any one of the device select signals DSEL64 to DSEL78 is supplied to the devices under test DUT in the second to sixteenth rows. However, the number of signal of the device select signal is not limited to the number of signals, and may be any number of signals. Further, the terminal of the device under test DUT to which the device select signal is supplied is not limited to the above example.

試験パターンデータ、アドレスおよび電源等も、各被試験デバイスＤＵＴの端子に供給されるが、図示及び詳細な説明は省略する。   Test pattern data, an address, a power supply, and the like are also supplied to the terminals of each device under test DUT, but illustration and detailed description thereof are omitted.

このような構成により、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９を設定することで、任意の被試験デバイスＤＵＴにおける任意の半導体チップの書き込みを許可できる。これにより、任意の被試験デバイスＤＵＴにおける任意の半導体チップの書き込み試験が行える。例えば、デバイスセレクト信号ＤＳＥＬ２，ＤＳＥＬ７４をイネーブルとした場合、第６行、Ａ列の被試験デバイスＤＵＴを、機能試験が行われる被試験デバイスとして選択して、この被試験デバイスＤＵＴ内の第２番目の半導体チップに書き込み試験を行うことができる。   With such a configuration, by setting the device select signals DSEL0 to DSEL79, writing of an arbitrary semiconductor chip in an arbitrary device under test DUT can be permitted. Thereby, a write test of an arbitrary semiconductor chip in an arbitrary device under test DUT can be performed. For example, when the device select signals DSEL2 and DSEL74 are enabled, the device under test DUT in the sixth row and column A is selected as the device under test to be subjected to the function test, and the second device in the device under test DUT is selected. A writing test can be performed on the semiconductor chip.

さらに、１枚のバーンインボードＢＩＢ上に装着されている複数の被試験デバイスＤＵＴを、所定数の被試験デバイスＤＵＴ毎に区分して、複数のグループを構成し、グループ単位で、順次、被試験デバイスＤＵＴに、テストパターン信号を供給して、書き込み試験が行える。例えば、本実施形態では、８個の被試験デバイスＤＵＴを１グループとして、２５６個の被試験デバイスＤＵＴを３２グループに区分して書き込み試験を行う。つまり、最初に、Ａ列における第１グループの８個の被試験デバイスＤＵＴに書き込み試験を行い（第１回目のスキャン）、次に、Ａ列における第２グループの残りの８個の被試験デバイスＤＵＴに書き込み試験を行い（第２回目のスキャン）、以降同様にして、最後に、Ｐ列における第３２グループの８個の被試験デバイスＤＵＴに書き込み試験を行う（第３２回目のスキャン）。   Further, a plurality of devices under test DUT mounted on one burn-in board BIB are divided into a predetermined number of devices under test DUT to form a plurality of groups, and the devices under test are sequentially tested in groups. A write test can be performed by supplying a test pattern signal to the device DUT. For example, in this embodiment, eight devices under test DUT are grouped into one group, and 256 devices under test DUT are divided into 32 groups to perform a write test. That is, first, a write test is performed on the eight devices under test DUT in the first group in the column A (first scan), and then the remaining eight devices under test in the second group in the column A A write test is performed on the DUT (second scan), and thereafter, in the same manner, finally, a write test is performed on the eight devices under test DUT in the thirty-second group in the P column (the 32nd scan).

また、所定の信号を被試験デバイスＤＵＴの所定の端子に供給することにより、グループ単位で、順次、被試験デバイスＤＵＴからの出力信号をバーンイン装置１０が読み込んで、動作判定を行い、判定結果を試験結果として蓄積できる。   Further, by supplying a predetermined signal to a predetermined terminal of the device under test DUT, the burn-in apparatus 10 sequentially reads the output signal from the device under test DUT in units of groups, performs operation determination, and determines the determination result. Can accumulate as test results.

図５は、本発明の一実施形態に係るテスト制御装置１００の内部構成の一例を示すブロック図である。図５に示すように、テスト制御装置１００は、試験シーケンス制御回路２００と、試験パターン出力回路（ＡＬＰＧ）２１０と、デバイスセレクト信号出力回路２２０と、判定回路２３０と、試験結果記録部２４０と、マスク設定回路２５０と、コンタクト試験実行回路２６０と、を備える。デバイスセレクト信号出力回路２２０は、各バーンインボードＢＩＢに対応して設けられている。即ち、本実施形態では、デバイスセレクト信号出力回路２２０は、バーンインボードＢＩＢの枚数と同じ６０個設けられている。   FIG. 5 is a block diagram showing an example of the internal configuration of the test control apparatus 100 according to an embodiment of the present invention. As shown in FIG. 5, the test control apparatus 100 includes a test sequence control circuit 200, a test pattern output circuit (ALPG) 210, a device select signal output circuit 220, a determination circuit 230, a test result recording unit 240, A mask setting circuit 250 and a contact test execution circuit 260 are provided. The device select signal output circuit 220 is provided corresponding to each burn-in board BIB. That is, in this embodiment, 60 device select signal output circuits 220 are provided, which is the same as the number of burn-in boards BIB.

試験シーケンス制御回路２００は、本実施形態においては、例えば、上述した制御部ＣＬに設けられたパーソナルコンピューターなどの独立したコンピューターで構成されている。試験シーケンス制御回路２００は、プログラムに従って、試験パターン出力回路２１０と、デバイスセレクト信号出力回路２２０と、判定回路２３０と、試験結果記録部２４０と、マスク設定回路２５０と、コンタクト試験実行回路２６０と、の動作状態を試験シーケンス制御信号により制御する。このプログラムは、例えば、上記パーソナルコンピューターの記憶装置に格納されている。   In this embodiment, the test sequence control circuit 200 is configured by an independent computer such as a personal computer provided in the control unit CL described above. According to the program, the test sequence control circuit 200 includes a test pattern output circuit 210, a device select signal output circuit 220, a determination circuit 230, a test result recording unit 240, a mask setting circuit 250, a contact test execution circuit 260, Are controlled by a test sequence control signal. This program is stored in the storage device of the personal computer, for example.

試験パターン出力回路２１０は、機能試験が行われる被試験デバイスＤＵＴに供給される試験パターンデータを、バッファーボード１１０等を介してバーンインボードＢＩＢに出力する。試験パターンデータは、パターンプログラムにより設定される。パターンプログラムは、例えば、上述した制御部ＣＬに設けられたパーソナルコンピューターの記憶装置に格納されている。本実施形態では、試験パターン出力回路２１０は１つ設けられている。   The test pattern output circuit 210 outputs test pattern data supplied to the device under test DUT to be subjected to the function test to the burn-in board BIB via the buffer board 110 or the like. The test pattern data is set by a pattern program. The pattern program is stored in, for example, a storage device of a personal computer provided in the control unit CL described above. In the present embodiment, one test pattern output circuit 210 is provided.

各デバイスセレクト信号出力回路２２０は、複数の被試験デバイスＤＵＴの中から機能試験が行われる被試験デバイスＤＵＴを選択するデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９を、バッファーボード１１０等を介して、対応するバーンインボードＢＩＢに出力する。本実施形態では、デバイスセレクト信号がイネーブル（例えばハイレベル）の時に被試験デバイスＤＵＴが選択され、デバイスセレクト信号がディスエーブル（例えばローレベル）の時に被試験デバイスＤＵＴが選択されないものとする。デバイスセレクト信号で選択された機能試験が行われる被試験デバイスＤＵＴは、書き込みが許可される。上述した試験パターンデータは、書き込みが許可された被試験デバイスＤＵＴに書き込まれる。機能試験が行われる被試験デバイスとして選択されなかった被試験デバイスＤＵＴは、書き込みが許可されない。   Each device select signal output circuit 220 receives device select signals DSEL0 to DSEL79 for selecting a device under test DUT to be subjected to a function test from a plurality of devices under test DUT via the buffer board 110 or the like. Output to BIB. In this embodiment, it is assumed that the device under test DUT is selected when the device select signal is enabled (eg, high level), and the device under test DUT is not selected when the device select signal is disabled (eg, low level). Writing is permitted to the device under test DUT in which the function test selected by the device select signal is performed. The test pattern data described above is written to the device under test DUT that is permitted to be written. The device under test DUT that is not selected as the device under test to be subjected to the function test is not permitted to write.

各デバイスセレクト信号出力回路２２０は、マスク設定データを格納しているマスク設定メモリを有しており、マスク設定データで特定された被試験デバイスＤＵＴに対しては、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９をディスエーブルとする。つまり、各デバイスセレクト信号出力回路２２０は、マスク設定データで特定された被試験デバイスＤＵＴが、機能試験が行われる被試験デバイスＤＵＴとして選択されないように、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９をマスクする。   Each device select signal output circuit 220 has a mask setting memory that stores mask setting data. For the device under test DUT specified by the mask setting data, the device select signals DSEL0 to DSEL79 are displayed. Able. That is, each device select signal output circuit 220 masks the device select signals DSEL0 to DSEL79 so that the device under test DUT specified by the mask setting data is not selected as the device under test DUT to be subjected to the function test.

マスク設定データは、例えば、スキャン毎（グループ毎）にマスクするデバイスセレクト信号を特定したデータである。   The mask setting data is data specifying a device select signal to be masked for each scan (for each group), for example.

コンタクト試験実行回路２６０は、機能試験に先立ち、バッファーボード１１０等を介して各バーンインボードＢＩＢにコンタクト試験用信号を出力して、バーンインボードＢＩＢに装着された複数の被試験デバイスＤＵＴに対して、その電気的接続を確認するコンタクト試験を実行する。即ち、コンタクト試験では、被試験デバイスＤＵＴとソケットＳＫとの対応する端子同士が電気的に接続しているか否か試験する。   Prior to the function test, the contact test execution circuit 260 outputs a contact test signal to each burn-in board BIB via the buffer board 110 and the like, and with respect to a plurality of devices under test DUT mounted on the burn-in board BIB. A contact test is performed to confirm the electrical connection. That is, in the contact test, it is tested whether corresponding terminals of the device under test DUT and the socket SK are electrically connected.

判定回路２３０は、コンタクト試験の際に、コンタクト試験用信号が供給された各被試験デバイスからの出力信号を、バッファーボード１１０等を介して読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する。   In the contact test, the determination circuit 230 reads out the output signal from each device under test to which the contact test signal is supplied via the buffer board 110 or the like, and whether the read output signal matches the theoretical value. Determine whether or not to output the contact test result.

また、判定回路２３０は、機能試験の際に、試験パターンデータが供給された各被試験デバイスからの出力信号を、バッファーボード１１０等を介して読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する。   Further, the determination circuit 230 reads out the output signal from each device under test supplied with the test pattern data through the buffer board 110 or the like during the function test, and the read output signal matches the theoretical value. Whether or not the function test determination result is output.

試験結果記録部２４０は、判定回路２３０におけるコンタクト試験判定結果をコンタクト試験結果として記録して、機能試験判定結果を機能試験結果として記録する。   The test result recording unit 240 records the contact test determination result in the determination circuit 230 as a contact test result, and records the functional test determination result as a functional test result.

マスク設定回路２５０は、試験結果記録部２４０に記録されているコンタクト試験結果と機能試験結果に基づいて、複数の被試験デバイスＤＵＴの中から、コンタクト試験結果が不良であったものと、機能試験結果が不良であったものとの少なくとも何れかを特定するように、各デバイスセレクト信号出力回路２２０にマスク設定データを設定する。   Based on the contact test result and the function test result recorded in the test result recording unit 240, the mask setting circuit 250 determines that the contact test result is defective among the plurality of devices under test DUT, and the function test. Mask setting data is set in each device select signal output circuit 220 so as to identify at least one of the results being defective.

また、試験シーケンス制御回路２００は、バーンインボードＢＩＢ上に装着されている複数の被試験デバイスＤＵＴを所定数の被試験デバイスＤＵＴ毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、被試験デバイスＤＵＴに機能試験に含まれる所定の試験を行い、且つ、その所定の試験において不良と判定された被試験デバイスＤＵＴに対して、同じ試験を、良と判定されるまで少なくとも１回以上繰り返すように、試験パターン出力回路２１０とデバイスセレクト信号出力回路２２０と判定回路２３０を制御する。   Further, the test sequence control circuit 200 divides a plurality of devices under test DUT mounted on the burn-in board BIB into a predetermined number of devices under test DUT, thereby forming a plurality of groups. The predetermined test included in the functional test is sequentially performed on the device under test DUT, and the same test is performed at least until the device under test DUT determined to be defective in the predetermined test is determined to be good. The test pattern output circuit 210, the device select signal output circuit 220, and the determination circuit 230 are controlled so as to be repeated once or more.

図６は、本発明の一実施形態に係るデバイスセレクト信号出力回路２２０の内部構成の一例を示すブロック図である。図６に示すように、デバイスセレクト信号出力回路２２０は、デバイスセレクト信号設定機能回路３００と、マスク設定メモリ３１０と、論理回路３２０と、を有する。論理回路３２０は、各デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９に対応して備えられている。即ち、本実施形態では８０個の論理回路３２０が備えられている。各論理回路３２０は、ＡＮＤ回路（論理積回路）３３０と、ＯＲ回路（論理和回路）３４０と、セレクタ３５０と、を有する。   FIG. 6 is a block diagram showing an example of the internal configuration of the device select signal output circuit 220 according to an embodiment of the present invention. As illustrated in FIG. 6, the device select signal output circuit 220 includes a device select signal setting function circuit 300, a mask setting memory 310, and a logic circuit 320. The logic circuit 320 is provided corresponding to each device select signal DSEL0 to DSEL79. That is, in this embodiment, 80 logic circuits 320 are provided. Each logic circuit 320 includes an AND circuit (logical product circuit) 330, an OR circuit (logical sum circuit) 340, and a selector 350.

デバイスセレクト信号設定機能回路３００は、機能試験が行われる被試験デバイスＤＵＴを設定するものであり、８０個の論理回路３２０のうちの所定の回路にハイレベルの信号を出力する。例えば、デバイスセレクト信号設定機能回路３００は、どの論理回路３２０に、どのタイミングでハイレベルの信号を出力するか、プログラムに従って制御される。本実施形態では、デバイスセレクト信号設定機能回路３００は、同時に８つの論理回路３２０にハイレベルの信号を出力し、これら以外の論理回路３２０にローレベルの信号を出力する。   The device select signal setting function circuit 300 sets a device under test DUT to be subjected to a function test, and outputs a high level signal to a predetermined circuit among the 80 logic circuits 320. For example, the device select signal setting function circuit 300 controls which logic circuit 320 outputs a high level signal at which timing according to a program. In this embodiment, the device select signal setting function circuit 300 outputs a high level signal to the eight logic circuits 320 at the same time, and outputs a low level signal to the other logic circuits 320.

マスク設定メモリ３１０は、マスク設定データを格納している。マスク設定データは、デバイスセレクト信号ＤＳＥＬをマスクする被試験デバイスＤＵＴを特定するデータである。マスク設定メモリ３１０は、８０個の論理回路３２０のうちの、機能試験を行わない被試験デバイスＤＵＴに対応する論理回路３２０にハイレベルの信号を出力する。   The mask setting memory 310 stores mask setting data. The mask setting data is data for specifying a device under test DUT that masks the device select signal DSEL. The mask setting memory 310 outputs a high level signal to the logic circuit 320 corresponding to the device under test DUT that does not perform the function test among the 80 logic circuits 320.

次に、この論理回路３２０の構成を詳細に説明する。ここでは、デバイスセレクト信号ＤＳＥＬ０を出力する論理回路３２０について説明する。   Next, the configuration of the logic circuit 320 will be described in detail. Here, the logic circuit 320 that outputs the device select signal DSEL0 will be described.

ＡＮＤ回路３３０は、一方の入力端子にデバイスセレクト信号設定機能回路３００からの信号が入力され、他方の入力端子（反転入力端子）にマスク設定メモリ３１０からの信号が入力される。これにより、デバイスセレクト信号設定機能回路３００からの信号がハイレベルであり、マスク設定メモリ３１０からの信号がローレベルである場合のみに、ＡＮＤ回路３３０はハイレベルの信号を出力する。   In the AND circuit 330, a signal from the device select signal setting function circuit 300 is input to one input terminal, and a signal from the mask setting memory 310 is input to the other input terminal (inverted input terminal). Thus, the AND circuit 330 outputs a high level signal only when the signal from the device select signal setting function circuit 300 is at a high level and the signal from the mask setting memory 310 is at a low level.

ＯＲ回路３４０は、一方の入力端子にＰＧ＿ＣＭＤ信号が入力され、他方の入力端子にＡＮＤ回路３３０の出力信号が入力される。ＰＧ＿ＣＭＤ信号は、全てのデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９をイネーブルに設定したい場合にハイレベルに設定される信号である。   In the OR circuit 340, the PG_CMD signal is input to one input terminal, and the output signal of the AND circuit 330 is input to the other input terminal. The PG_CMD signal is a signal that is set to a high level when it is desired to enable all the device select signals DSEL0 to DSEL79.

セレクタ３５０は、一方の入力端子「１」にイネーブル信号Ｅｎａｂｌｅが入力され、他方の入力端子「０」にディスエーブル信号Ｄｉｓａｂｌｅが入力され、選択端子「Ｓ」にＯＲ回路３４０の出力信号が入力される。セレクタ３５０は、選択端子「Ｓ」にハイレベルの信号が入力された時に、デバイスセレクト信号ＤＳＥＬ０をイネーブルに設定し、選択端子「Ｓ」にローレベルの信号が入力された時に、デバイスセレクト信号ＤＳＥＬ０をディスエーブルに設定する。   In the selector 350, the enable signal Enable is input to one input terminal “1”, the disable signal Disable is input to the other input terminal “0”, and the output signal of the OR circuit 340 is input to the selection terminal “S”. The The selector 350 enables the device select signal DSEL0 when a high level signal is input to the selection terminal “S”, and the device select signal DSEL0 when a low level signal is input to the selection terminal “S”. Set to disabled.

デバイスセレクト信号ＤＳＥＬ１〜ＤＳＥＬ７９を出力する各論理回路３２０についても同様の構成であるため、説明は省略する。   Since each logic circuit 320 that outputs the device select signals DSEL1 to DSEL79 has the same configuration, description thereof is omitted.

これにより、前述のように、各デバイスセレクト信号出力回路２２０は、複数の被試験デバイスＤＵＴの中から機能試験が行われる被試験デバイスＤＵＴを選択するデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９を、対応するバーンインボードＢＩＢに出力する。ただし、各デバイスセレクト信号出力回路２２０は、マスク設定データで特定された被試験デバイスＤＵＴが、機能試験が行われる被試験デバイスとして選択されないように、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９をマスクする。   Accordingly, as described above, each device select signal output circuit 220 receives the device select signals DSEL0 to DSEL79 for selecting the device under test DUT to be subjected to the function test from the plurality of devices under test DUT, and corresponding burn-in boards. Output to BIB. However, each device select signal output circuit 220 masks the device select signals DSEL0 to DSEL79 so that the device under test DUT specified by the mask setting data is not selected as the device under test to be subjected to the function test.

次に、図７を参照して、バーンインシステムのバーンイン試験の動作の一例を説明する。図７は、本発明の一実施形態に係るバーンインシステムのバーンイン試験の動作を説明するフローチャートである。   Next, an example of the burn-in test operation of the burn-in system will be described with reference to FIG. FIG. 7 is a flowchart for explaining the burn-in test operation of the burn-in system according to the embodiment of the present invention.

最初に、コンタクト試験実行回路２６０により、各バーンインボードＢＩＢにおける各被試験デバイスＤＵＴにコンタクト試験用信号を出力して、コンタクト試験を実行する（ステップＳ１０）。本実施形態では、６０枚×２５６個＝１５３６０個の被試験デバイスＤＵＴにコンタクト試験が実行される。このとき、判定回路２３０により、上記各被試験デバイスＤＵＴからの出力信号を読み出し、読み出した出力信号が理論値と一致するか否か判定することで、各被試験デバイスＤＵＴの電気的接続が正常か否か判定する。そして、試験結果記録部２４０により、コンタクト試験判定結果をコンタクト試験結果として記録しておく。   First, the contact test execution circuit 260 outputs a contact test signal to each device under test DUT in each burn-in board BIB, and executes the contact test (step S10). In the present embodiment, a contact test is performed on 60 devices × 256 = 15360 devices under test DUT. At this time, the determination circuit 230 reads out the output signal from each device under test DUT and determines whether the read output signal matches the theoretical value, so that the electrical connection of each device under test DUT is normal. It is determined whether or not. Then, the test result recording unit 240 records the contact test determination result as a contact test result.

次に、マスク設定回路２５０により、試験結果記録部２４０からコンタクト試験結果を読み出す（ステップＳ１１）。本実施形態では、各被試験デバイスＤＵＴに対応付けられた１５３６０個のコンタクト試験結果が読み出される。   Next, the contact setting result is read from the test result recording unit 240 by the mask setting circuit 250 (step S11). In the present embodiment, 15360 contact test results associated with each device under test DUT are read out.

次に、マスク設定回路２５０により、読み出されたコンタクト試験結果に応じてマスク設定データにマスク設定する（ステップＳ１２）。例えば、１枚目のバーンインボードＢＩＢにおける第６行、Ａ列の被試験デバイスＤＵＴのコンタクト試験結果が不良であった場合、Ａ列の機能試験時にデバイスセレクト信号ＤＳＥＬ７４をディスエーブルに設定するように、マスク設定データにマスク設定する。このマスク設定は、例えば、プログラムを用いて自動的に行われる。但し、手動でマスク設定しても良い。   Next, the mask setting circuit 250 sets a mask in the mask setting data according to the read contact test result (step S12). For example, when the contact test result of the device under test DUT in the sixth row and the A column in the first burn-in board BIB is defective, the device select signal DSEL74 is set to be disabled during the functional test in the A column. Set the mask to the mask setting data. This mask setting is automatically performed using a program, for example. However, the mask may be set manually.

次に、マスク設定回路２５０により、マスク設定メモリ３１０を更新する（ステップＳ１３）。上述の例では、１枚目のバーンインボードＢＩＢに対応するデバイスセレクト信号出力回路２２０のマスク設定メモリ３１０を、ステップＳ１２でマスク設定したマスク設定データで更新する。   Next, the mask setting memory 310 is updated by the mask setting circuit 250 (step S13). In the above example, the mask setting memory 310 of the device select signal output circuit 220 corresponding to the first burn-in board BIB is updated with the mask setting data set in step S12.

続いて、機能試験を行う（ステップＳ１４）。ここでは、機能試験として書き込み試験を行う一例について説明する。機能試験は、試験パターン出力回路２１０により試験パターンデータを発生して、この試験パターンデータを、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９で選択された被試験デバイスＤＵＴに書き込むことで行う。   Subsequently, a function test is performed (step S14). Here, an example of performing a writing test as a function test will be described. The function test is performed by generating test pattern data by the test pattern output circuit 210 and writing the test pattern data to the device under test DUT selected by the device select signals DSEL0 to DSEL79.

例えば、最初に、６０枚のバーンインボードＢＩＢの各々について、Ａ列における第２行、第４行、第６行、第８行、第１０行、第１２行、第１４行および第１６行の８個の被試験デバイスＤＵＴの第１番目の半導体チップに機能試験が行われるように、デバイスセレクト信号設定機能回路３００はプログラムに従って信号を出力する。これにより、デバイスセレクト信号出力回路２２０は、デバイスセレクト信号ＤＳＥＬ０，ＤＳＥＬ６４，ＤＳＥＬ６６，ＤＳＥＬ６８，ＤＳＥＬ７０，ＤＳＥＬ７２，ＤＳＥＬ７４，ＤＳＥＬ７６，ＤＳＥＬ７８をイネーブルに設定する。   For example, first, for each of the 60 burn-in boards BIB, the second row, the fourth row, the sixth row, the eighth row, the tenth row, the twelfth row, the fourteenth row and the sixteenth row in the A column The device select signal setting function circuit 300 outputs a signal in accordance with a program so that a function test is performed on the first semiconductor chip of the eight devices under test DUT. As a result, the device select signal output circuit 220 enables the device select signals DSEL0, DSEL64, DSEL66, DSEL68, DSEL70, DSEL72, DSEL74, DSEL76, and DSEL78.

しかし、上述の例では、マスク設定データに基づいて、１枚目のバーンインボードＢＩＢに関するデバイスセレクト信号ＤＳＥＬ７４は強制的にディスエーブルに設定されるので、１枚目のバーンインボードＢＩＢにおける第６行、Ａ列の被試験デバイスＤＵＴには書き込みが行われない。即ち、この被試験デバイスＤＵＴには機能試験が行われない。   However, in the above example, since the device select signal DSEL74 related to the first burn-in board BIB is forcibly set based on the mask setting data, the sixth row in the first burn-in board BIB, Writing is not performed to the device under test DUT in the A column. That is, no functional test is performed on the device under test DUT.

上述の例では、この第６行、Ａ列の被試験デバイスＤＵＴは、コンタクト試験結果が不良であるため、機能試験を行った場合、不良になる可能性が極めて高い。本実施形態に係るバーンイン装置１０は、試験精度を向上するために、前述のように、機能試験に含まれる所定の試験において一旦不良と判定された被試験デバイスＤＵＴに対して、同じ試験を、良と判定されるまで少なくとも１回以上繰り返すように構成されている。そして、同じ試験で繰り返し不良であった被試験デバイスＤＵＴを、その試験について最終的に不良と判定している。   In the above-described example, the device under test DUT in the sixth row and column A has a poor contact test result, and therefore, when a functional test is performed, there is a very high possibility that it will be defective. In order to improve the test accuracy, the burn-in apparatus 10 according to the present embodiment performs the same test on the device under test DUT once determined to be defective in the predetermined test included in the functional test, as described above. It is configured to repeat at least once until it is determined to be good. The device under test DUT that was repeatedly defective in the same test is finally determined to be defective for that test.

しかし、本実施形態では、コンタクト試験結果が不良であった被試験デバイスＤＵＴに機能試験を行わないようにしたので、不良となった試験を繰り返し行うことによる時間の無駄を排除できる。   However, in this embodiment, since the function test is not performed on the device under test DUT having a defective contact test result, it is possible to eliminate a waste of time by repeatedly performing the defective test.

さらに、この第６行、Ａ列の被試験デバイスＤＵＴは、全ての端子に正常に信号や電源が供給されない可能性が高い。このような状態でライトイネーブル端子／ＷＥに信号が供給されると、この被試験デバイスＤＵＴは、例えば、通常より大きな異常電流を流す場合がある。この場合、複数の被試験デバイスＤＵＴに電源を供給するバーンイン装置１０内の電源装置の電流供給能力が不足することにより、コンタクト試験結果が良である他の被試験デバイスＤＵＴに十分な電流が供給されない場合がある。これにより、本来良と判定されるべき被試験デバイスＤＵＴの機能試験に悪影響が及ぼされ、誤って不良と判定される可能性がある。   Further, in the device under test DUT in the sixth row and column A, there is a high possibility that signals and power are not normally supplied to all terminals. When a signal is supplied to the write enable terminal / WE in such a state, the device under test DUT may flow an abnormal current larger than usual, for example. In this case, the current supply capability of the power supply apparatus in the burn-in apparatus 10 that supplies power to the plurality of devices under test DUT is insufficient, so that sufficient current is supplied to other devices under test DUT with good contact test results. May not be. This may adversely affect the function test of the device under test DUT that should be determined as good and may be erroneously determined as defective.

しかし、本実施形態では、このコンタクト試験結果が不良である第６行、Ａ列の被試験デバイスＤＵＴはライトイネーブル端子／ＷＥに信号が供給されないので、異常電流を流すことがない。   However, in the present embodiment, the device under test DUT in the sixth row and the A column in which the contact test result is defective does not supply a signal to the write enable terminal / WE, so that no abnormal current flows.

このように、本実施形態によれば、マスク設定メモリ３１０のマスク設定データで特定された被試験デバイスＤＵＴが、機能試験が行われる被試験デバイスＤＵＴとして選択されないように、デバイスセレクト信号をマスクするようにしたので、任意の被試験デバイスＤＵＴを試験対象から除外できる。従って、コンタクト試験結果が不良である被試験デバイスＤＵＴを特定するようにマスク設定データを設定することにより、このような被試験デバイスＤＵＴを以降の機能試験の試験対象から除外できる。これにより、コンタクト試験結果が不良である被試験デバイスＤＵＴに対して機能試験を繰り返し実行しないようにできるので、機能試験の試験時間を短縮できる。   As described above, according to the present embodiment, the device select signal is masked so that the device under test DUT specified by the mask setting data in the mask setting memory 310 is not selected as the device under test DUT to be subjected to the function test. Thus, any device under test DUT can be excluded from the test target. Therefore, by setting the mask setting data so as to identify the device under test DUT having a bad contact test result, such a device under test DUT can be excluded from the test targets of the subsequent functional tests. Accordingly, it is possible to prevent the function test from being repeatedly performed on the device under test DUT having a poor contact test result, and thus the test time of the function test can be shortened.

また、本実施形態のバーンイン装置１０は、従来のバーンイン装置にマスク設定メモリ３１０を追加して、コンタクト試験結果に応じてマスク設定するように構成すれば実現できる。従って、少ないハードウェアの追加により、簡単な構成で実現できる。   The burn-in apparatus 10 of the present embodiment can be realized by adding a mask setting memory 310 to the conventional burn-in apparatus and performing mask setting according to the contact test result. Therefore, it can be realized with a simple configuration by adding a small amount of hardware.

（変形例）
次に、図８を参照して、バーンインシステムの機能試験における動作の他の一例を説明する。図８は、本発明の一実施形態の変形例に係るバーンインシステムで実行されるバーンイン試験における機能試験の動作を説明するフローチャートである。 (Modification)
Next, another example of the operation in the functional test of the burn-in system will be described with reference to FIG. FIG. 8 is a flowchart for explaining the operation of the function test in the burn-in test executed in the burn-in system according to the modification of the embodiment of the present invention.

以下の各ステップは、例えば、図７のフローチャートにおけるステップＳ１４の機能試験として実行されても良い。この場合、マスク設定には、コンタクト試験結果と機能試験結果が反映される。   Each of the following steps may be executed as a functional test in step S14 in the flowchart of FIG. In this case, the contact test result and the function test result are reflected in the mask setting.

あるいは、コンタクト試験結果をマスク設定に反映させずに、以下の各ステップが図７のフローチャートとは独立して実行されても良い。この場合、マスク設定には、機能試験結果が反映される。   Alternatively, the following steps may be executed independently of the flowchart of FIG. 7 without reflecting the contact test result in the mask setting. In this case, the function test result is reflected in the mask setting.

最初に、試験パターン出力回路２１０により、試験パターンデータの出力をスタートする（ステップＳ２０）。   First, output of test pattern data is started by the test pattern output circuit 210 (step S20).

次に、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９で選択された被試験デバイスＤＵＴを試験する（ステップＳ２１）。   Next, the device under test DUT selected by the device select signals DSEL0 to DSEL79 is tested (step S21).

このステップＳ２１の試験について、以下に詳細に説明する。   The test in step S21 will be described in detail below.

例えば、最初に、６０枚のバーンインボードＢＩＢの各々について、Ａ列における第２行、第４行、第６行、第８行、第１０行、第１２行、第１４行および第１６行の８個の被試験デバイスＤＵＴの第１番目の半導体チップを選択するように、デバイスセレクト信号出力回路２２０によりデバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９を出力する（第１回目のスキャン）。   For example, first, for each of the 60 burn-in boards BIB, the second row, the fourth row, the sixth row, the eighth row, the tenth row, the twelfth row, the fourteenth row and the sixteenth row in the A column Device select signals DSEL0 to DSEL79 are output by the device select signal output circuit 220 so as to select the first semiconductor chip of the eight devices under test DUT (first scan).

これにより、上記各被試験デバイスＤＵＴの第１番目の半導体チップにおける各メモリセルに、試験パターンデータを書き込む。   Thus, test pattern data is written to each memory cell in the first semiconductor chip of each device under test DUT.

そして、判定回路２３０により、上記８個の被試験デバイスＤＵＴの第１番目の半導体チップから出力信号（つまり、書き込まれたデータ）を読み出し、読み出した出力信号が理論値（つまり、試験パターンデータ）と一致するか否か判定する。そして、試験結果記録部２４０により、判定回路２３０における機能試験判定結果を機能試験結果として記録しておく。ここで、例えば、被試験デバイスＤＵＴにおいて不良メモリセル数が所定数以上あるブロックをバッドブロックと定義して、被試験デバイスＤＵＴ毎にバッドブロック数を機能試験結果として記録するようにしても良い。   Then, the determination circuit 230 reads an output signal (that is, written data) from the first semiconductor chip of the eight devices under test DUT, and the read output signal is a theoretical value (that is, test pattern data). It is determined whether or not it matches. Then, the test result recording unit 240 records the function test determination result in the determination circuit 230 as the function test result. Here, for example, a block having a predetermined number or more of defective memory cells in the device under test DUT may be defined as a bad block, and the number of bad blocks may be recorded as a function test result for each device under test DUT.

そして、第２番目の半導体チップから第４番目の半導体チップまで、上記試験を繰り返す。   Then, the above test is repeated from the second semiconductor chip to the fourth semiconductor chip.

続いて、６０枚のバーンインボードＢＩＢの各々について、Ａ列における第１行、第３行、第５行、第７行、第９行、第１１行、第１３行および第１５行の８個の被試験デバイスＤＵＴの第１番目の半導体チップを選択する（第２回目のスキャン）。   Subsequently, for each of the 60 burn-in boards BIB, eight in the first row, the third row, the fifth row, the seventh row, the ninth row, the eleventh row, the thirteenth row and the fifteenth row in the A column. The first semiconductor chip of the device under test DUT is selected (second scan).

以降、プログラムにより予め定められた順番で同様に試験を行い、３２回のスキャンによって、各バーンインボードＢＩＢにおける２５６個の被試験デバイスＤＵＴに対して試験が終了する。   Thereafter, the tests are similarly performed in the order determined in advance by the program, and the tests are completed for 256 devices under test DUT in each burn-in board BIB by 32 scans.

次に、試験パターン出力回路２１０により、試験パターンデータの出力を終了する（ステップＳ２２）。   Next, the test pattern output circuit 210 ends the output of the test pattern data (step S22).

次に、マスク設定回路２５０により、試験結果記録部２４０から機能試験結果を読み出す（ステップＳ２３）。   Next, the function setting result is read from the test result recording unit 240 by the mask setting circuit 250 (step S23).

次に、試験シーケンス制御回路２００により、機能試験が終了したか判定し（ステップＳ２４）、終了した場合（ステップＳ２４：Ｙｅｓ）、処理を終了する。   Next, it is determined by the test sequence control circuit 200 whether the function test has been completed (step S24). If the function test has been completed (step S24: Yes), the process is terminated.

機能試験が終了していない場合（ステップＳ２４：Ｎｏ）、マスク設定回路２５０により、読み出された機能試験結果に応じてマスク設定データにマスク設定する（ステップＳ２５）。例えば、機能試験結果においてバッドブロック数が所定数以上である被試験デバイスＤＵＴを不良であると特定して、この被試験デバイスＤＵＴを特定するようにマスク設定しても良い。前述のように、このマスク設定は、例えば、プログラムを用いて自動的に行われる。   If the functional test is not completed (step S24: No), the mask setting circuit 250 sets a mask in the mask setting data according to the read functional test result (step S25). For example, the device under test DUT whose number of bad blocks in the function test result is a predetermined number or more may be specified as defective and the mask setting may be performed so as to specify this device under test DUT. As described above, this mask setting is automatically performed using a program, for example.

次に、マスク設定回路２５０により、マスク設定メモリ３１０を、ステップＳ２５でマスク設定したマスク設定データで更新する（ステップＳ２６）。   Next, the mask setting circuit 250 updates the mask setting memory 310 with the mask setting data masked in step S25 (step S26).

続いて、試験パターン出力回路２１０により、新たな試験パターンデータの出力をスタートする（ステップＳ２０）。   Subsequently, the test pattern output circuit 210 starts outputting new test pattern data (step S20).

次に、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９で選択された被試験デバイスＤＵＴを試験する（ステップＳ２１）。ここで、前述した様に試験が行われるが、ステップＳ２５でマスク設定された被試験デバイスＤＵＴに対しては、デバイスセレクト信号ＤＳＥＬ０〜ＤＳＥＬ７９がイネーブルとならないので、試験が行われない。   Next, the device under test DUT selected by the device select signals DSEL0 to DSEL79 is tested (step S21). Here, although the test is performed as described above, since the device select signals DSEL0 to DSEL79 are not enabled for the device under test DUT masked in step S25, the test is not performed.

以降の処理は、前述の処理と同様である。   The subsequent processing is the same as the processing described above.

このように、本変形例によれば、ある機能試験結果が不良である被試験デバイスＤＵＴを特定するようにマスク設定データを設定することにより、このような被試験デバイスＤＵＴを以降の機能試験の試験対象から除外できる。これにより、不良である被試験デバイスＤＵＴに対して機能試験を繰り返し実行しないようにできるので、試験時間を短縮できる。   As described above, according to this modification, by setting the mask setting data so as to identify the device under test DUT having a certain functional test result, the device under test DUT is set to be used in the subsequent functional tests. Can be excluded from testing. As a result, it is possible to prevent the function test from being repeatedly performed on the device under test DUT which is defective, and thus the test time can be shortened.

なお、本発明は、上記実施形態に限定されずに種々に変形可能である。例えば、上述した各処理部の内部構成は一例に過ぎず、同様の処理を実現可能であれば、種々に変形することができる。一例を挙げると、図５に示したテスト制御装置１００の内部構成、及び、図６に示したデバイスセレクト信号出力回路２２０の内部構成は、同様の処理を実現可能なように、様々な変形を施すことができる。   The present invention is not limited to the above embodiment and can be variously modified. For example, the internal configuration of each processing unit described above is merely an example, and various modifications can be made as long as similar processing can be realized. For example, the internal configuration of the test control apparatus 100 shown in FIG. 5 and the internal configuration of the device select signal output circuit 220 shown in FIG. 6 can be modified in various ways so that the same processing can be realized. Can be applied.

また、上述した実施形態で図示した各処理部は、本発明の一実施形態を説明するために必要な部分のみを図示している。したがって、実際のバーンイン装置１０においては、これらの図に示されていない様々な機能部を各処理部に追加して構成されるものであると、解釈すべきである。   In addition, each processing unit illustrated in the above-described embodiment illustrates only a part necessary for describing one embodiment of the present invention. Therefore, it should be construed that the actual burn-in apparatus 10 is configured by adding various functional units not shown in these drawings to each processing unit.

また、上述した実施形態で用いた様々な数値は一例に過ぎず、被試験デバイスＤＵＴの仕様、供給する試験パターンデータのパターン等により、様々な値を採用することができる。   Further, the various numerical values used in the above-described embodiments are merely examples, and various values can be adopted depending on the specifications of the device under test DUT, the pattern of the test pattern data to be supplied, and the like.

さらに、上述した実施形態では、コンタクト試験や機能試験で不良と判定された被試験デバイスＤＵＴを試験対象から除外する一例について説明したが、任意の正常な被試験デバイスＤＵＴを試験対象から除外するようにマスク設定しても良い。   Furthermore, in the above-described embodiment, an example in which the device under test DUT determined to be defective in the contact test or the functional test has been described as the test target. However, any normal device under test DUT is excluded from the test target. A mask may be set.

また、上述した実施形態では、１つの被試験デバイスＤＵＴは４枚の半導体チップを有している一例について説明したが、１枚の半導体チップを有していても良く、任意の枚数の半導体チップを有していても良い。   In the above-described embodiment, an example in which one device under test DUT has four semiconductor chips has been described. However, the device under test DUT may have one semiconductor chip, and an arbitrary number of semiconductor chips. You may have.

また、上述した実施形態では、被試験デバイスＤＵＴはＮＡＮＤ型フラッシュメモリである一例について説明したが、他の半導体デバイスでも良い。   In the above-described embodiment, an example in which the device under test DUT is a NAND flash memory has been described. However, other semiconductor devices may be used.

１０ バーンイン装置
２０ ドア
３０ 断熱壁
４０ チャンバ
５０ スロット
６０ 加熱ヒーター
７０ 冷却ユニット
８０ ファン
１００ テスト制御装置
１１０ バッファーボード
１２０ ドライバーボード
１３０ エクステンションボード
１４０ 挿入エッジ
ＢＩＢ バーンインボード
ＤＵＴ 被試験デバイス
ＤＴ 空気循環ダクト
ＣＬ 制御部 DESCRIPTION OF SYMBOLS 10 Burn-in apparatus 20 Door 30 Heat insulation wall 40 Chamber 50 Slot 60 Heater 70 Cooling unit 80 Fan 100 Test control apparatus 110 Buffer board 120 Driver board 130 Extension board 140 Insertion edge BIB Burn-in board DUT Device under test DT Air circulation duct CL Control part

Claims (9)

複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンイン装置。 A burn-in apparatus in which a burn-in board on which a plurality of devices under test are mounted is inserted and performs a burn-in test on the plurality of devices under test,
A device select signal output circuit for outputting, to the burn-in board, a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test;
A test pattern output circuit for outputting test pattern data supplied to the device under test to be subjected to the functional test to the burn-in board;
The device select signal output circuit has a mask setting memory storing mask setting data, and the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test. Thus, the device select signal is masked as described above. 前記機能試験に先立ち、コンタクト試験用信号を前記バーンインボードに出力して、前記バーンインボードに装着された前記複数の被試験デバイスに対して、その電気的接続を確認するコンタクト試験を実行するコンタクト試験実行回路と、
前記コンタクト試験用信号が供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する判定回路と、
前記コンタクト試験判定結果をコンタクト試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記コンタクト試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備える
ことを特徴とする請求項１に記載のバーンイン装置。 Prior to the functional test, a contact test is performed in which a contact test signal is output to the burn-in board and a contact test is performed to confirm the electrical connection of the plurality of devices under test mounted on the burn-in board. An execution circuit;
A determination circuit that reads out an output signal from each of the devices under test supplied with the contact test signal, determines whether or not the read output signal matches a theoretical value, and outputs a contact test determination result;
A test result recording unit for recording the contact test determination result as a contact test result;
The mask setting circuit that sets the mask setting data so as to identify the contact test result that is defective from the plurality of devices under test. The mask setting circuit according to claim 1, further comprising: Burn-in equipment. 前記判定回路は、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力し、
前記試験結果記録部は、前記機能試験判定結果を機能試験結果として記録し、
前記マスク設定回路は、前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定する
ことを特徴とする請求項２に記載のバーンイン装置。 The determination circuit reads an output signal from each device under test supplied with the test pattern data, determines whether the read output signal matches a theoretical value, and outputs a function test determination result,
The test result recording unit records the function test determination result as a function test result,
3. The burn-in apparatus according to claim 2, wherein the mask setting circuit sets the mask setting data so as to identify a function test result that is defective from the plurality of devices under test. 4. . 前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する判定回路と、
前記機能試験判定結果を機能試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備える
ことを特徴とする請求項１に記載のバーンイン装置。 A determination circuit that reads out an output signal from each of the devices under test supplied with the test pattern data, determines whether or not the read output signal matches a theoretical value, and outputs a function test determination result;
A test result recording unit for recording the functional test determination result as a functional test result;
The mask setting circuit that sets the mask setting data so as to identify the function test result that is defective from the plurality of devices under test. The mask setting circuit according to claim 1, further comprising: Burn-in equipment. 前記機能試験は複数の試験を含み、
前記バーンインボード上に装着されている前記複数の被試験デバイスを所定数の被試験デバイス毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、前記被試験デバイスに前記機能試験に含まれる所定の試験を行い、且つ、前記所定の試験において不良と判定された前記被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも１回以上繰り返すように、前記デバイスセレクト信号出力回路と前記試験パターン出力回路と前記判定回路とを制御する試験シーケンス制御回路をさらに備える
ことを特徴とする請求項２から請求項４の何れかに記載のバーンイン装置。 The functional test includes a plurality of tests,
The plurality of devices under test mounted on the burn-in board are divided into a predetermined number of devices under test, thereby forming a plurality of groups, and sequentially adding the functions to the devices under test in groups. The device is configured to perform a predetermined test included in a test and repeat the same test at least once until it is determined to be good for the device under test determined to be defective in the predetermined test. The burn-in apparatus according to any one of claims 2 to 4, further comprising a test sequence control circuit that controls a select signal output circuit, the test pattern output circuit, and the determination circuit. 前記被試験デバイスは、ＮＡＮＤ型フラッシュメモリであり、
前記デバイスセレクト信号で選択された前記機能試験が行われる被試験デバイスは、書き込みが許可され、
前記試験パターンデータは、書き込みが許可された前記被試験デバイスに書き込まれる
ことを特徴とする請求項１から請求項５の何れかに記載のバーンイン装置。 The device under test is a NAND flash memory,
The device under test to be subjected to the function test selected by the device select signal is allowed to write,
The burn-in apparatus according to any one of claims 1 to 5, wherein the test pattern data is written to the device under test that is permitted to be written. 複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置の制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンイン装置の制御方法。 A burn-in apparatus control method in which a burn-in board with a plurality of devices under test is inserted and a burn-in test is performed on the devices under test,
Outputting a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test to the burn-in board;
Outputting test pattern data supplied to a device under test to be subjected to the functional test to the burn-in board,
A burn-in apparatus control method comprising: masking the device select signal so that a device under test specified by mask setting data is not selected as a device under test to be subjected to the functional test. 複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムであって、
前記バーンイン装置は、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンインシステム。 A burn-in board on which multiple devices under test are mounted;
A burn-in system comprising: a burn-in device in which the burn-in board is inserted and performing a burn-in test on the plurality of devices under test;
The burn-in device
A device select signal output circuit for outputting, to the burn-in board, a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test;
A test pattern output circuit for outputting test pattern data supplied to the device under test to be subjected to the functional test to the burn-in board;
The device select signal output circuit has a mask setting memory storing mask setting data, and the device under test specified by the mask setting data is not selected as the device under test to be subjected to the functional test. As described above, the burn-in system is characterized in that the device select signal is masked. 複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムの制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンインシステムの制御方法。 A burn-in board on which multiple devices under test are mounted;
A burn-in system control method comprising: a burn-in apparatus in which the burn-in board is inserted and a burn-in test is performed on the plurality of devices under test.
Outputting a device select signal for selecting a device under test to be subjected to a function test from the plurality of devices under test to the burn-in board;
Outputting test pattern data supplied to a device under test to be subjected to the functional test to the burn-in board,
A burn-in system control method comprising: masking the device select signal so that a device under test specified by mask setting data is not selected as a device under test to be subjected to the functional test.
JP2010238743A 2010-10-25 2010-10-25 Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system Pending JP2012093124A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010238743A JP2012093124A (en) 2010-10-25 2010-10-25 Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system
TW099139948A TW201217802A (en) 2010-10-25 2010-11-19 capable of eliminating arbitrary to-be-tested devices from being tested by means of a simple structure
KR1020100116202A KR20120042594A (en) 2010-10-25 2010-11-22 Burn-in device, burn-in system, method of controlling burn-in device, and method of controlling burn-in system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010238743A JP2012093124A (en) 2010-10-25 2010-10-25 Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system

Publications (1)

Publication Number Publication Date
JP2012093124A true JP2012093124A (en) 2012-05-17

Family

ID=46263316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010238743A Pending JP2012093124A (en) 2010-10-25 2010-10-25 Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system

Country Status (3)

Country Link
JP (1) JP2012093124A (en)
KR (1) KR20120042594A (en)
TW (1) TW201217802A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456219B (en) * 2012-09-27 2014-10-11 Chroma Ate Inc Burn-in test apparatus
TWI465737B (en) * 2012-08-14 2014-12-21 Accton Technology Corp Burn-in test system
TWI480564B (en) * 2012-08-30 2015-04-11 Advantest Corp Computer test program product and testing system of semiconductor element
CN112114207A (en) * 2019-06-19 2020-12-22 泰克元有限公司 Test board and test chamber

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103713207A (en) * 2012-10-08 2014-04-09 致茂电子(苏州)有限公司 Burn-in test device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186593A (en) * 1997-09-08 1999-03-30 Ando Electric Co Ltd Integrated circuit test device
JP2000162267A (en) * 1998-11-25 2000-06-16 Nippon Eng Kk Semiconductor device automatic inserting apparatus for burn-in board having contact checking function
JP2001330645A (en) * 2000-05-18 2001-11-30 Ando Electric Co Ltd Burn-in test system
JP2003004810A (en) * 2001-06-20 2003-01-08 Advantest Corp Tester for semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186593A (en) * 1997-09-08 1999-03-30 Ando Electric Co Ltd Integrated circuit test device
JP2000162267A (en) * 1998-11-25 2000-06-16 Nippon Eng Kk Semiconductor device automatic inserting apparatus for burn-in board having contact checking function
JP2001330645A (en) * 2000-05-18 2001-11-30 Ando Electric Co Ltd Burn-in test system
JP2003004810A (en) * 2001-06-20 2003-01-08 Advantest Corp Tester for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465737B (en) * 2012-08-14 2014-12-21 Accton Technology Corp Burn-in test system
TWI480564B (en) * 2012-08-30 2015-04-11 Advantest Corp Computer test program product and testing system of semiconductor element
TWI456219B (en) * 2012-09-27 2014-10-11 Chroma Ate Inc Burn-in test apparatus
CN112114207A (en) * 2019-06-19 2020-12-22 泰克元有限公司 Test board and test chamber
CN112114207B (en) * 2019-06-19 2024-05-10 泰克元有限公司 Test board and test chamber

Also Published As

Publication number Publication date
KR20120042594A (en) 2012-05-03
TW201217802A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US8358548B2 (en) Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells
US7473568B2 (en) Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
US6829181B1 (en) Semiconductor memory, method of testing semiconductor memory, and method of manufacturing semiconductor memory
US7642105B2 (en) Manufacturing method for partially-good memory modules with defect table in EEPROM
JP5615852B2 (en) Electronic device test system
US20040230932A1 (en) Method for controlling semiconductor chips and control apparatus
US6910162B2 (en) Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
JP2012093124A (en) Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system
KR20070095778A (en) Semiconductor apparatus and test method therefor
US20090217093A1 (en) Fault Diagnosis of Serially-Addressed Memory Modules on a PC Motherboard
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
KR101354799B1 (en) Burn-In Board, Burn-In Device, and Burn-In System
WO2009147724A1 (en) Test wafer unit and test system
JP2012002730A (en) Burn-in board, burn-in device, and burn-in system
US9620243B2 (en) Test system simultaneously testing semiconductor devices
JP3031883B2 (en) Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode
KR20140135875A (en) A test handler for testing electronic components
KR101924789B1 (en) Semiconductor device interface board
JP2007155658A (en) Burn-in system and burn-in board
JP5314684B2 (en) Test wafer and test system
US7159157B2 (en) Apparatus and method for testing a device for storing data
JP2008076241A (en) Semiconductor testing device
KR20050047928A (en) Test board and method for performing burn-in test and actual mount test at the same time
CN118522339A (en) Testing device and method for memory component and related equipment
US20220357856A1 (en) Repair Element Availability Communication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140627