JP2012002730A - Burn-in board, burn-in device, and burn-in system - Google Patents

Burn-in board, burn-in device, and burn-in system Download PDF

Info

Publication number
JP2012002730A
JP2012002730A JP2010139161A JP2010139161A JP2012002730A JP 2012002730 A JP2012002730 A JP 2012002730A JP 2010139161 A JP2010139161 A JP 2010139161A JP 2010139161 A JP2010139161 A JP 2010139161A JP 2012002730 A JP2012002730 A JP 2012002730A
Authority
JP
Japan
Prior art keywords
test
burn
programmable logic
sockets
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010139161A
Other languages
Japanese (ja)
Inventor
Akimasa Yuzurihara
原 章 政 譲
Takeshi Kumagai
谷 威 熊
Kazuhiko Sato
藤 和 彦 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Engineering Corp
Original Assignee
Japan Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Engineering Corp filed Critical Japan Engineering Corp
Priority to JP2010139161A priority Critical patent/JP2012002730A/en
Priority to TW099123264A priority patent/TW201200886A/en
Priority to KR1020100071894A priority patent/KR101155581B1/en
Publication of JP2012002730A publication Critical patent/JP2012002730A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

PROBLEM TO BE SOLVED: To shorten the total time required for a burn-in test.SOLUTION: A programmable logic device 150 is formed on a burn-in board BIB, and when performing a burn-in test, a test pattern signal and a logical value are supplied to the programmable logic device 150. The test pattern signal is further supplied from the programmable logic device 150 to a plurality of devices DUT to be tested, and output signals from the devices DUT to be tested are compared with the logical value in the programmable logic device 150, and the compared results are stored in the programmable logic device 150 as test results. Thereby, the test pattern signal can be supplied at a high frequency from a test control device 100, and it is unnecessary for the test control device 100 to directly read out output signals from the test devices DUT to be tested.

Description

本発明は、バーンインボード、バーンイン装置、及び、バーンインシステムに関し、特に、半導体装置のバーンイン試験を行うバーンインボード、バーンイン装置、及び、バーンインシステムに関する。   The present invention relates to a burn-in board, a burn-in apparatus, and a burn-in system, and more particularly to a burn-in board, a burn-in apparatus, and a burn-in system that perform a burn-in test of a semiconductor device.

電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン（Burn-In）試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス（Device Under Test）である半導体装置を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デバイスに、所定のテスト信号を供給して、被試験デバイスの動作テストを行い、被試験デバイスが正常に動作しているかどうかを試す試験を行う。   2. Description of the Related Art A burn-in apparatus is known as an apparatus for performing a burn-in test, which is a kind of screening test for revealing an initial failure of a semiconductor device such as an electronic component and removing an initial failure product. This burn-in equipment is a type of semiconductor test equipment. A burn-in board with a plurality of semiconductor devices, which are devices under test, is housed in the burn-in equipment, and a voltage is applied to the device under test to electrically In addition to applying stress, the air in the thermostatic chamber is heated to apply a thermal stress at a predetermined temperature, thereby revealing the initial failure. In this burn-in test, a predetermined test signal is supplied to the device under test, an operation test of the device under test is performed, and a test is performed to test whether the device under test is operating normally.

このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを１枚のバーンインボードに装着するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である（例えば、特許文献１：特開２００５−２６５６６５号公報参照）。   In such a burn-in apparatus, since a long-time burn-in test for several hours to several tens of hours is performed, in order to improve test efficiency, a plurality of devices under test are mounted on one burn-in board, In general, a plurality of burn-in boards are housed in a burn-in apparatus and a burn-in test is performed (for example, refer to Japanese Patent Application Laid-Open No. 2005-265665).

バーンイン試験を行う際に必要となるテストパターン信号は、バーンイン装置で生成されて、バーンインボード上に装着された被試験デバイスに供給される。そして、このテストパターン信号に基づいて被試験デバイスを動作させ、その動作結果である被試験デバイスからの出力信号を、バーンイン装置がバーンインボードから読み出す。バーンイン装置では、読み出した出力信号を論理値と比較し、被試験デバイスが正常に動作しているかどうかを判定する。判定結果は、例えば、被試験デバイスがバーンイン試験をパスしたのか、それともフェイルしたかを示しており、この判定結果が順次、試験結果としてバーンイン装置内のメモリに蓄積される。この判定結果は、例えば、バーンイン装置に設けられたディスプレイに試験結果として表示される。   A test pattern signal necessary for performing the burn-in test is generated by a burn-in apparatus and supplied to a device under test mounted on the burn-in board. Then, the device under test is operated based on the test pattern signal, and the burn-in apparatus reads out the output signal from the device under test as the operation result from the burn-in board. In the burn-in apparatus, the read output signal is compared with a logical value to determine whether the device under test is operating normally. The determination result indicates, for example, whether the device under test has passed the burn-in test or has failed, and the determination result is sequentially stored in the memory in the burn-in apparatus as the test result. This determination result is displayed as a test result on a display provided in the burn-in apparatus, for example.

しかし、被試験デバイスである半導体装置の小型化から、１枚のバーンインボード上に載せることのできる被試験デバイスの数が増大している。また、１枚のバーンインボード上に数多くの被試験デバイスを装着すれば、全体的なバーンイン試験時間の短縮を図ることができ、製造コストの抑制を図ることができる。このため、１枚のバーンインボードに装着できる被試験デバイスが増大することは、一般に望ましいと言える。   However, the number of devices under test that can be mounted on one burn-in board is increasing due to the miniaturization of semiconductor devices that are devices under test. If a large number of devices under test are mounted on one burn-in board, the overall burn-in test time can be shortened, and the manufacturing cost can be suppressed. For this reason, it can be said that it is generally desirable that the number of devices under test that can be mounted on one burn-in board increases.

その一方で、バーンイン装置とバーンインボードとを接続するコネクタのピンの数は限られている。このため、バーンイン装置から、バーンインボード上にあるすべての被試験デバイスにテスト信号を同時に供給し、同時に出力信号を読み出すことは事実上、不可能である。このため、１枚のバーンインボード上に載せられている複数の被試験デバイスを、所定数の被試験デバイス毎に区分して、複数のグループを構成し、グループ単位で、順次、被試験デバイスに、テストパターン信号を供給するとともに、被試験デバイスからの出力信号をバーンイン装置が読み込んで、動作判定を行い、判定結果を蓄積する。つまり、グループ毎に、順次切り替えて、被試験デバイスからの出力信号を読み出して、バーンイン試験を行う必要がある。このため、１枚あたりのバーンインボードに装着される被試験デバイスの数が増大することは、グループ数が増大することを意味しており、バーンイン試験に要する時間が長くなることを意味している。   On the other hand, the number of connector pins connecting the burn-in device and the burn-in board is limited. For this reason, it is practically impossible to simultaneously supply test signals from the burn-in apparatus to all devices under test on the burn-in board and simultaneously read out the output signals. For this reason, a plurality of devices under test placed on one burn-in board are divided into a predetermined number of devices under test to form a plurality of groups, which are sequentially grouped as devices under test. In addition to supplying the test pattern signal, the burn-in device reads the output signal from the device under test, performs operation determination, and accumulates the determination result. That is, for each group, it is necessary to sequentially switch, read the output signal from the device under test, and perform the burn-in test. For this reason, an increase in the number of devices under test mounted on each burn-in board means an increase in the number of groups, which means that the time required for the burn-in test becomes longer. .

また、バーンインボード上に載せられる被試験デバイスの数が増大すると、テストパターン信号を被試験デバイスに供給するための信号配線の本数も増大する。信号配線の本数が増大すると、信号配線の分岐数も多くなり、信号波形に歪みが生じやすくなってしまう。信号波形に生じる歪みを抑制するためには、バーンイン試験の際に被試験デバイスに供給するクロック周波数を低く抑える必要が生じ、これもまた、バーンイン試験に要する時間を長くする要因となる。   As the number of devices under test mounted on the burn-in board increases, the number of signal wirings for supplying test pattern signals to the devices under test also increases. When the number of signal wirings increases, the number of signal wiring branches increases, and the signal waveform tends to be distorted. In order to suppress the distortion generated in the signal waveform, it is necessary to keep the clock frequency supplied to the device under test low during the burn-in test, which also increases the time required for the burn-in test.

特開２００５−２６５６６５号公報JP 2005-265665 A

そこで本発明は、前記課題に鑑みてなされたものであり、バーンイン試験に要する時間の短縮を図ることのできるバーンインボード、バーンイン装置、及び、バーンインシステムを提供することを目的とする。   Therefore, the present invention has been made in view of the above problems, and an object thereof is to provide a burn-in board, a burn-in apparatus, and a burn-in system capable of shortening the time required for the burn-in test.

上記の課題を解決するために、本発明に係るバーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、テスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納し、
試験結果格納部に格納されている試験結果を、前記テスト制御装置に出力する、
ことを特徴とする。 In order to solve the above problems, the burn-in board according to the present invention is:
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied from the test control device to each of the plurality of programmable logic devices,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. Stored in the test result storage section,
Outputting the test result stored in the test result storage unit to the test control device;
It is characterized by that.

この場合、前記回路構成設定プログラムは、バーンイン試験の開始前に、予め、前記プログラマブルロジック装置に入力され、前記プログラマブルロジック装置の回路構成の設定がなされているようにしてもよい。   In this case, the circuit configuration setting program may be input to the programmable logic device in advance before the start of the burn-in test, and the circuit configuration of the programmable logic device may be set.

また、前記テスト制御装置は、選択信号を、前記複数のプログラマブルロジック装置のそれぞれに供給して、そのプログラマブルロジック装置に接続されている複数の被試験デバイスに対する試験結果を、前記試験結果格納部から切り換えながら読み出すようにしてもよい。   Further, the test control device supplies a selection signal to each of the plurality of programmable logic devices, and the test results for the plurality of devices under test connected to the programmable logic device are sent from the test result storage unit. You may make it read while switching.

また、前記被試験デバイスからの出力信号が入力される前記プログラマブルロジック装置のＩ／Ｏピンと、前記被試験デバイスが出力信号を出力するソケットのＩ／Ｏピンとの間は、１対１の対応関係で接続されており、前記被試験デバイスが出力する出力信号は並列して同時にプログラマブルロジック装置が読み込み可能であるようにしてもよい。   Further, there is a one-to-one correspondence between an I / O pin of the programmable logic device to which an output signal from the device under test is input and an I / O pin of a socket to which the device under test outputs an output signal. The output signals output from the device under test may be read in parallel by the programmable logic device in parallel.

さらに、前記プログラマブルロジック装置が前記テストパターン信号を出力するドライバピンと、前記被試験デバイスに前記テストパターン信号を入力するためのソケットのドライバピンとの間も、１対１の対応関係で接続されているようにしてもよい。   In addition, the programmable logic device is connected in a one-to-one correspondence relationship between a driver pin for outputting the test pattern signal and a driver pin for a socket for inputting the test pattern signal to the device under test. You may do it.

或いは、前記プログラマブルロジック装置が前記テストパターン信号を出力するドライバピンの数と、前記被試験デバイスに前記テストパターン信号を入力するためのソケットのドライバピンの数との比は、１対２であるようにしてもよい。   Alternatively, the ratio of the number of driver pins from which the programmable logic device outputs the test pattern signal to the number of driver pins in the socket for inputting the test pattern signal to the device under test is 1 to 2. You may do it.

本発明に係るバーンイン装置は、
１又は複数のバーンインボードが挿入されるバーンイン装置であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、当該バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とする。 The burn-in apparatus according to the present invention is
A burn-in device into which one or more burn-in boards are inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
It is characterized by that.

本発明に係るバーンインシステムは、
１又は複数のバーンインボードと、前記バーンインボードが挿入されるバーンイン装置とを備える、バーンインシステムであって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
前記バーンイン装置には、テスト制御装置が設けられており、
バーンイン試験の際に、前記テスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とする。 The burn-in system according to the present invention is:
A burn-in system comprising one or more burn-in boards and a burn-in device into which the burn-in board is inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
The burn-in device is provided with a test control device,
During the burn-in test, a test pattern signal and a logic value are supplied from the test control device to each of the plurality of programmable logic devices,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
It is characterized by that.

本発明に係るバーンイン装置の制御方法は、
１又は複数のバーンインボードが挿入されるバーンイン装置の制御方法であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、当該バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とする。 The control method of the burn-in device according to the present invention is:
A method for controlling a burn-in apparatus in which one or more burn-in boards are inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
It is characterized by that.

本発明に係るバーンインシステムの制御方法
１又は複数のバーンインボードと、前記バーンインボードが挿入されるバーンイン装置とを備える、バーンインシステムの制御方法であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、前記バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とする。 A control method for a burn-in system according to the present invention, comprising: one or a plurality of burn-in boards; and a burn-in device into which the burn-in board is inserted.
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
It is characterized by that.

本発明の一実施形態に係るバーンインシステムにおけるバーンイン装置の全体的な正面図。1 is an overall front view of a burn-in apparatus in a burn-in system according to an embodiment of the present invention. 図１のバーンイン装置にバーンインボードを収納した状態における内部構成の一例を説明するための正面レイアウト図。The front layout figure for demonstrating an example of an internal structure in the state which accommodated the burn-in board in the burn-in apparatus of FIG. 図１のバーンイン装置において、必要な制御信号や出力信号をバーンイン装置と被試験デバイスとの間で遣り取りするための内部構成の一例を示すブロック図。2 is a block diagram showing an example of an internal configuration for exchanging necessary control signals and output signals between the burn-in apparatus and a device under test in the burn-in apparatus of FIG. 1. FIG. 本発明の一実施形態に係るバーンインボードの平面レイアウト図。1 is a plan layout view of a burn-in board according to an embodiment of the present invention. 図４に示すバーンインボードにおける１つのプログラマブルロジック装置と、これに接続された１０個のソケットと、これらソケットに装着された被試験デバイスの配置を説明するためのブロック図。FIG. 5 is a block diagram for explaining the arrangement of one programmable logic device in the burn-in board shown in FIG. 4, ten sockets connected to the programmable logic device, and devices under test attached to these sockets. バーンインボード上に設けられたプログラマブルロジック装置の内部回路をプログラムを用いて設定した場合における回路構成の一例を説明するブロック図。The block diagram explaining an example of the circuit structure at the time of setting the internal circuit of the programmable logic apparatus provided on the burn-in board using a program. 図１のバーンインシステムにおいて実行されるバーンイン試験実行シーケンスの内容の一例を説明するフローチャートを示す図。The figure which shows the flowchart explaining an example of the content of the burn-in test execution sequence performed in the burn-in system of FIG.

以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the embodiments described below do not limit the technical scope of the present invention.

図１は、本発明の一実施形態に係るバーンイン装置１０の全体的な正面図であり、ドア２０を閉じた状態を示している。図２は、バーンイン装置１０の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置１０にバーンインボードＢＩＢを挿入した状態を示している。これら図１及び図２に示したバーンイン装置１０は、半導体テスト装置の一種であり、バーンイン装置１０とバーンインボードＢＩＢとにより、本実施形態に係るバーンインシステムが構成されている。   FIG. 1 is an overall front view of a burn-in device 10 according to an embodiment of the present invention, showing a state in which a door 20 is closed. FIG. 2 is a front layout diagram for explaining a main part of the internal configuration of the burn-in apparatus 10 and shows a state in which the burn-in board BIB is inserted into the burn-in apparatus 10. The burn-in apparatus 10 shown in FIGS. 1 and 2 is a kind of semiconductor test apparatus. The burn-in apparatus 10 and the burn-in board BIB constitute a burn-in system according to this embodiment.

これら図１及び図２に示すように、本実施形態に係るバーンイン装置１０の内部には、断熱壁３０で区画された空間により、チャンバ４０が形成されている。このチャンバ４０の内部には、１又は複数のバーンインボードＢＩＢが収納される。   As shown in FIGS. 1 and 2, a chamber 40 is formed in the burn-in apparatus 10 according to the present embodiment by a space partitioned by a heat insulating wall 30. One or more burn-in boards BIB are accommodated in the chamber 40.

本実施形態においては、図２に示すように、キャリアラックＣＲごと、バーンインボードＢＩＢがチャンバ４０に収納される。すなわち、各キャリアラックＣＲには、バーンインボードＢＩＢを支持するためのスロット５０が形成されており、このスロット５０にバーンインボードＢＩＢを挿入した状態で、チャンバ４０にキャリアラックＣＲが格納される。本実施形態においては、１つのキャリアラックＣＲには、１５枚のバーンインボードＢＩＢを挿入することが可能であるように構成されている。   In the present embodiment, as shown in FIG. 2, the burn-in board BIB is accommodated in the chamber 40 for each carrier rack CR. That is, each carrier rack CR has a slot 50 for supporting the burn-in board BIB, and the carrier rack CR is stored in the chamber 40 with the burn-in board BIB being inserted into the slot 50. In the present embodiment, 15 burn-in boards BIB can be inserted into one carrier rack CR.

また、本実施形態においては、４台のキャリアラックＣＲを、チャンバ４０に格納することが可能なように構成されている。したがって、４台のキャリアラックＣＲをチャンバ４０内に収納することにより、合計６０枚のバーンインボードＢＩＢを、チャンバ４０内に収納することが可能である。但し、このチャンバ４０内に収納可能なキャリアラックＣＲの台数や配置、キャリアラックＣＲ内のバーンインボードＢＩＢの枚数や配置は、任意に変更可能である。   In the present embodiment, the four carrier racks CR are configured to be stored in the chamber 40. Therefore, by storing four carrier racks CR in the chamber 40, a total of 60 burn-in boards BIB can be stored in the chamber 40. However, the number and arrangement of the carrier racks CR that can be stored in the chamber 40 and the number and arrangement of the burn-in boards BIB in the carrier rack CR can be arbitrarily changed.

さらには、キャリアラックＣＲを用いることなく、バーンインボードＢＩＢを直接、チャンバ４０内に収納するようにしてもよい。この場合、チャンバ４０内にスロット５０を形成し、このスロット５０にバーンインボードＢＩＢを直接挿入することとなる。   Further, the burn-in board BIB may be directly stored in the chamber 40 without using the carrier rack CR. In this case, the slot 50 is formed in the chamber 40, and the burn-in board BIB is directly inserted into the slot 50.

図１に示すように、このバーンイン装置１０には、２枚のドア２０が設けられており、ドア２０を開状態にすることにより、キャリアラックＣＲをチャンバ４０から出し入れできるようになる。また、このドア２０にも断熱材が組み込まれており、ドア２０を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ４０が構成される。   As shown in FIG. 1, the burn-in device 10 is provided with two doors 20, and the carrier rack CR can be taken in and out of the chamber 40 by opening the door 20. In addition, a heat insulating material is also incorporated in the door 20, and by closing the door 20, a chamber 40 that is a space thermally blocked from the surroundings is configured.

さらに、図２に示すように、本実施形態に係るバーンイン装置１０には、加熱ヒーター６０と、冷却ユニット７０が設けられている。また、チャンバ４０内には、その左側、上側、右側と延びる空気循環ダクトＤＴが設けられており、この空気循環ダクトＤＴに設けられたファン８０により、空気循環ダクトＤＴ内の空気が循環し、チャンバ内の温度が均一になるように空気が循環、攪拌するように構成されている。   Further, as shown in FIG. 2, the burn-in apparatus 10 according to the present embodiment is provided with a heater 60 and a cooling unit 70. In the chamber 40, an air circulation duct DT extending to the left side, the upper side, and the right side thereof is provided, and the air in the air circulation duct DT is circulated by the fan 80 provided in the air circulation duct DT. Air is circulated and stirred so that the temperature in the chamber is uniform.

冷却ユニット７０は、２台の冷却コンプレッサ７２と、２台の熱交換器７４とにより、構成されている。本実施形態においては、この冷却ユニット７０は、冷媒を用いた冷却方式を採用している。冷却コンプレッサ７２は、冷媒を循環するためのコンプレッサであり、熱交換器７４は、冷媒の冷熱を、チャンバ４０の内部の空気と交換するための交換器である。２台の熱交換器７４は、空気循環ダクトＤＴ内に設けられている。このため、ファン７０により空気を循環させることにより、循環された空気が熱交換器７４で冷却され、チャンバ４０の内部の温度を下げることができる。   The cooling unit 70 is composed of two cooling compressors 72 and two heat exchangers 74. In the present embodiment, the cooling unit 70 employs a cooling method using a refrigerant. The cooling compressor 72 is a compressor for circulating the refrigerant, and the heat exchanger 74 is an exchanger for exchanging the cold heat of the refrigerant with the air inside the chamber 40. The two heat exchangers 74 are provided in the air circulation duct DT. For this reason, by circulating air with the fan 70, the circulated air is cooled with the heat exchanger 74, and the temperature inside the chamber 40 can be lowered.

また、ヒーター６０は、例えば電熱ヒーターにより構成されており、ヒーター６０に電源が供給されると発熱するように構成されている。ヒーター６０が発熱している状態で、空気循環ダクトＤＴ内の空気を循環させることにより、チャンバ４０内の空気の温度を上げることができる。   In addition, the heater 60 is configured by, for example, an electric heater, and is configured to generate heat when power is supplied to the heater 60. By circulating the air in the air circulation duct DT while the heater 60 is generating heat, the temperature of the air in the chamber 40 can be raised.

一方、バーンイン装置１０の右側には、制御部ＣＬが設けられている。この制御部ＣＬは、予め定められた設定やシーケンスにしたがって、このバーンイン装置１０を制御し、バーンイン試験を行う。本実施形態においては、特に、バーンイン試験の際に、ヒーター６０や冷却ユニット７０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。また、詳しくは後述するが、制御部ＣＬは、バーンイン試験の際に、プログラマブルロジック装置の回路構成を定義した後、このプログラマブルロジック装置にバーンイン試験を行わせ、その後、試験結果として、各被試験デバイスの判定結果を読み出すバーンイン試験実行シーケンスを行う。   On the other hand, a control unit CL is provided on the right side of the burn-in device 10. The controller CL controls the burn-in apparatus 10 according to a predetermined setting or sequence and performs a burn-in test. In the present embodiment, in particular, during the burn-in test, the heater 60 and the cooling unit 70 are controlled so that the temperature around the burn-in board BIB becomes the target temperature set by the user or the like. As will be described in detail later, the control unit CL defines the circuit configuration of the programmable logic device during the burn-in test, and then causes the programmable logic device to perform a burn-in test. Perform a burn-in test execution sequence to read the device judgment results.

図３は、必要な制御信号や出力信号をバーンイン装置１０と被試験デバイスとの間で遣り取りするための内部構成の一例を示すブロック図である。この図３に示すように、バーンイン装置１０には、テスト制御装置１００と、バッファーボード１１０と、ドライバーボード１２０と、エクステンションボード１３０とが設けられている。これらテスト制御装置１００と、バッファーボード１１０とは、例えば、制御部ＣＬの内部に設けられており、ドライバーボード１２０とエクステンションボード１３０は、チャンバ４０内に設けられている。   FIG. 3 is a block diagram showing an example of an internal configuration for exchanging necessary control signals and output signals between the burn-in apparatus 10 and the device under test. As shown in FIG. 3, the burn-in apparatus 10 is provided with a test control apparatus 100, a buffer board 110, a driver board 120, and an extension board 130. The test control device 100 and the buffer board 110 are provided, for example, inside the controller CL, and the driver board 120 and the extension board 130 are provided in the chamber 40.

テスト制御装置１００は、このバーンイン装置１０で行われるバーンイン試験における全体的な制御を行う。本実施形態においては、このテスト制御装置１００は、例えば、上述した制御部ＣＬに設けられたパーソナルコンピューターなどの独立したコンピューターで構成されている。このテスト制御装置１００の制御にしたがって、バーンイン試験は実行される。バーンイン試験の実行のために必要な制御信号は、出力バッファであるバッファーボード１１０を介して、複数のドライバーボード１２０に出力される。   The test control apparatus 100 performs overall control in the burn-in test performed by the burn-in apparatus 10. In the present embodiment, the test control apparatus 100 is configured by an independent computer such as a personal computer provided in the control unit CL described above. The burn-in test is executed according to the control of the test control apparatus 100. A control signal necessary for executing the burn-in test is output to a plurality of driver boards 120 via a buffer board 110 which is an output buffer.

ドライバーボード１２０とエクステンションボード１３０は、チャンバ４０内において、各スロット５０毎に対応して配設されている。すなわち、本実施形態においては、１枚のバーンインボードＢＩＢに対応して、１組のドライバーボード１２０とエクステンションボード１３０とが設けられている。したがって、図１及び図２に示したバーンイン装置１０においては、６０組のドライバーボード１２０とエクステンションボード１３０とが設けられていることになる。ドライバーボード１２０に供給された制御信号は、エクステンションボード１３０を介して、最終的にバーンインボードＢＩＢに供給される。   The driver board 120 and the extension board 130 are disposed corresponding to each slot 50 in the chamber 40. That is, in the present embodiment, one set of driver board 120 and extension board 130 are provided corresponding to one burn-in board BIB. Therefore, in the burn-in apparatus 10 shown in FIGS. 1 and 2, 60 sets of driver boards 120 and extension boards 130 are provided. The control signal supplied to the driver board 120 is finally supplied to the burn-in board BIB via the extension board 130.

これとは逆に、バーンインボードＢＩＢから出力された試験結果に関するデータなどの出力信号は、エクステンションボード１３０、ドライバーボード１２０、バッファボード１１０を介して、テスト制御装置１００に入力される。これにより、テスト制御装置１００は、各種の試験結果に関するデータを取得することができる。   On the contrary, an output signal such as data related to the test result output from the burn-in board BIB is input to the test control apparatus 100 via the extension board 130, the driver board 120, and the buffer board 110. Thereby, the test control apparatus 100 can acquire data regarding various test results.

図４は、本実施形態に係るバーンインボードＢＩＢの平面レイアウトの一例を示す図である。この図４に示すように、バーンインボードＢＩＢの挿入方向端部には、挿入エッジ１４０が設けられている。この図４の例では、３箇所に、挿入エッジ１４０が配置されている。   FIG. 4 is a diagram showing an example of a planar layout of the burn-in board BIB according to the present embodiment. As shown in FIG. 4, an insertion edge 140 is provided at the insertion direction end of the burn-in board BIB. In the example of FIG. 4, insertion edges 140 are arranged at three locations.

バーンインボードＢＩＢがチャンバ４０内に収納されると、エクステンションボード１３０に設けられたコネクタに、この挿入エッジ１４０が挿入される。挿入エッジには、複数の信号パッドが形成されており、また、エクステンションボード１３０側のコネクタにも、複数の信号ピンが形成されている。これら信号ピンと信号パッドとがそれぞれ対応するように配置されており、信号ピンと信号パッドとが電気的に接続される。これにより、バーンインボードＢＩＢがエクステンションボード１３０に電気的に接続され、バーンイン装置１０とバーンインボードＢＩＢとの間の信号の遣り取りが可能となる。そして、バーンイン試験が終了した場合、このバーンインボードＢＩＢは抜去方向に抜去され、バーンインボードＢＩＢ側の挿入エッジ１４０と、エクステンションボード１３０側のコネクタとが切り離される。   When the burn-in board BIB is stored in the chamber 40, the insertion edge 140 is inserted into the connector provided on the extension board 130. A plurality of signal pads are formed on the insertion edge, and a plurality of signal pins are also formed on the connector on the extension board 130 side. These signal pins and signal pads are arranged so as to correspond to each other, and the signal pins and the signal pads are electrically connected. As a result, the burn-in board BIB is electrically connected to the extension board 130, and signals can be exchanged between the burn-in device 10 and the burn-in board BIB. When the burn-in test is completed, the burn-in board BIB is removed in the removal direction, and the insertion edge 140 on the burn-in board BIB side and the connector on the extension board 130 side are disconnected.

バーンインボードＢＩＢ上には、２０個のプログラマブルロジック装置１５０が設けられている。この図４の例では、挿抜方向に５個、幅方向に４個の配置で、並べられている。また、１つのプログラマブルロジック装置１５０に対して、１０個の被試験デバイスＤＵＴが割り当てられるような配置で、ソケットＳＫが設けられており、このソケットＳＫに被試験デバイスＤＵＴが装着される。すなわち、都合、２０個×１０個＝２００個の被試験デバイスＤＵＴが、１枚のバーンインボードＢＩＢ上に装着される。   Twenty programmable logic devices 150 are provided on the burn-in board BIB. In the example of FIG. 4, five are arranged in the insertion / extraction direction and four are arranged in the width direction. In addition, a socket SK is provided in such an arrangement that ten device under test DUTs are assigned to one programmable logic device 150, and the device under test DUT is attached to the socket SK. That is, for convenience, 20 × 10 = 200 devices under test DUT are mounted on one burn-in board BIB.

図５は、１つのプログラマブルロジック装置１５０に接続されるソケットＳＫの配置関係を図示するブロック図である。この図５に示すように、１つのプログラマブルロジック装置１５０の周囲には、１０個のソケットＳＫが配置されており、このソケットＳＫのそれぞれに被試験デバイスＤＵＴが装着される。この図５の例では、プログラマブルロジック装置１５０の横方向に３個、縦方向に４個の配置で、ソケットＳＫが設けられている。   FIG. 5 is a block diagram illustrating an arrangement relationship of the sockets SK connected to one programmable logic device 150. As shown in FIG. 5, ten sockets SK are arranged around one programmable logic device 150, and a device under test DUT is attached to each of the sockets SK. In the example of FIG. 5, the sockets SK are provided in the arrangement of three in the horizontal direction and four in the vertical direction of the programmable logic device 150.

そして、これら１０個のソケットＳＫに装着された１０個の被試験デバイスＤＵＴに、この１つのプログラマブルロジック装置１５０からテストパターン信号が供給され、各被試験デバイスＤＵＴはその動作結果である出力信号を、この１つのプログラマブルロジック装置１５０に出力する。   Then, a test pattern signal is supplied from the one programmable logic device 150 to the ten devices under test DUT mounted in the ten sockets SK, and each device under test DUT outputs an output signal as its operation result. To the one programmable logic device 150.

このプログラマブルロジック装置１５０は、事後的にその回路構成を変更することができるコンフィギュラブルデバイスであり、例えば、ＣＰＬＤ（Complex Programmable Logic Device）により、構成することができる。但し、このプログラマブルロジック装置１５０は、ＣＰＬＤに限られるものではなく、例えば、ＣＰＬＤよりも機能性の高いＦＰＧＡ（Field Programmable Gate Array）により、構成することもできる。   This programmable logic device 150 is a configurable device whose circuit configuration can be changed afterwards, and can be configured by, for example, a CPLD (Complex Programmable Logic Device). However, the programmable logic device 150 is not limited to the CPLD, and can be configured by, for example, an FPGA (Field Programmable Gate Array) having higher functionality than the CPLD.

本実施形態においては、このプログラマブルロジック装置１５０の内部構成を変更するための回路構成設定プログラムが、図４に示すバーンインボードＢＩＢにおけるプログラムポート１６０から入力される。すなわち、このバーンインボードＢＩＢの使用を開始する前に、ユーザが、プログラム書き込み装置を使って、プログラムポート１６０から回路構成設定プログラムを各プログラマブルロジック装置１５０に入力する。或いは、ユーザが、このバーンイン装置１０の制御部ＣＬから指示入力することにより、テスト制御装置１００から、各バーンインボードＢＩＢに回路構成設定プログラムが出力されるようにして、各バーンインボードＢＩＢ上の各プログラマブルロジック装置１５０に回路構成設定プログラムが入力されるようにする。この回路構成設定プログラムを各プログラマブルロジック装置１５０に入力することにより、各プログラマブルロジック装置１５０の内部構成は、種々に変更することができる。   In the present embodiment, a circuit configuration setting program for changing the internal configuration of the programmable logic device 150 is input from the program port 160 in the burn-in board BIB shown in FIG. That is, before starting to use the burn-in board BIB, the user inputs a circuit configuration setting program from the program port 160 to each programmable logic device 150 using the program writing device. Alternatively, when the user inputs an instruction from the control unit CL of the burn-in device 10, the circuit configuration setting program is output from the test control device 100 to each burn-in board BIB. A circuit configuration setting program is input to the programmable logic device 150. By inputting this circuit configuration setting program to each programmable logic device 150, the internal configuration of each programmable logic device 150 can be variously changed.

回路構成設定プログラムを使って一旦書き込んだ内部構成は、不揮発的に保持されるので、ユーザは、同じ種類の被試験デバイスＤＵＴをソケットＳＫに挿入して、同じバーンイン試験を行う限り、回路構成設定プログラムを使って回路構成を再び書き込まずとも、そのままバーンインボードＢＩＢを使用し続けることができる。一方、被試験デバイスＤＵＴの種類が変更されたり、被試験デバイスＤＵＴの設計が変更された場合には、ユーザは、再びプログラムポート１６０から、回路構成設定プログラムを入力し、プログラマブルロジック装置１５０の内部構成を変更することにより、このバーンインボードＢＩＢを再利用することができる。   Since the internal configuration once written using the circuit configuration setting program is held in a nonvolatile manner, the user can set the circuit configuration as long as the user inserts the device under test DUT of the same type into the socket SK and performs the same burn-in test. Even if the circuit configuration is not written again by using a program, the burn-in board BIB can be used as it is. On the other hand, when the type of the device under test DUT is changed or the design of the device under test DUT is changed, the user inputs the circuit configuration setting program from the program port 160 again, and the inside of the programmable logic device 150 The burn-in board BIB can be reused by changing the configuration.

また、バーンインボードＢＩＢ上には、回路構成設定プログラムにより設定したプログラマブルロジック装置１５０の回路が、正常に動作しているか否かを検証できるように、ロジックアナライザアダプタ１６２が設けられている。このロジックアナライザアダプタ１６２にロジックアナライザからの接続インターフェースを接続することにより、ユーザは、ロジックアナライザを用いて、プログラマブルロジック装置１５０に設定した回路の動作波形を解析することができる。   A logic analyzer adapter 162 is provided on the burn-in board BIB so that it can be verified whether or not the circuit of the programmable logic device 150 set by the circuit configuration setting program is operating normally. By connecting the connection interface from the logic analyzer to the logic analyzer adapter 162, the user can analyze the operation waveform of the circuit set in the programmable logic device 150 using the logic analyzer.

本実施形態においては、このプログラマブルロジック装置１５０は、テスト制御装置１００から供給されたテストパターン信号を、１０個の被試験デバイスＤＵＴに分配して供給する機能を有している。また、プログラマブルロジック装置１５０は、テストパターン信号に基づいて動作させた被試験デバイスＤＵＴの動作結果である出力信号を、１０個の被試験デバイスＤＵＴからそれぞれ取得し、論理値と比較する機能を有している。   In the present embodiment, the programmable logic device 150 has a function of distributing and supplying the test pattern signal supplied from the test control device 100 to the ten devices under test DUT. Further, the programmable logic device 150 has a function of acquiring output signals, which are the operation results of the device under test DUT operated based on the test pattern signal, from the 10 devices under test DUT and comparing them with logical values. is doing.

図５は、１つのプログラマブルロジック装置１５０と、その周囲に設けられた１０個のソケットＳＫの配置と接続関係を説明するためのブロック図である。この図５に示すように、本実施形態においては、横方向に３個、縦方向に４個のソケットＳＫが並ぶように配置されており、このソケットＳＫのそれぞれに被試験デバイスＤＵＴが装着される。図４のバーンインボードＢＩＢ上には、図５に示すようなプログラマブルロジック装置１５０とソケットＳＫのセットが、２０組、設けられていることになる。   FIG. 5 is a block diagram for explaining the arrangement and connection relationship of one programmable logic device 150 and ten sockets SK provided around it. As shown in FIG. 5, in this embodiment, three sockets SK are arranged in the horizontal direction and four sockets SK are arranged in the vertical direction, and the device under test DUT is attached to each of the sockets SK. The On the burn-in board BIB of FIG. 4, 20 sets of programmable logic devices 150 and sockets SK as shown in FIG. 5 are provided.

また、この図５の例においては、プログラマブルロジック装置１５０のピンと、被試験デバイスＤＵＴのピンとは、１対１の対応関係で接続されている。すなわち、テストパターン信号を供給するためのプログラマブルロジック装置１５０のドライバピンと、被試験デバイスＤＵＴのドライバピンに接続されるソケットＳＫのドライバピンとが、１対１の対応関係で接続されている。このため、プログラマブルロジック装置１５０から出力されたテストパターン信号は、信号配線による分岐で歪むことなく、被試験デバイスＤＵＴに入力される。さらに、被試験デバイスＤＵＴの動作結果である出力信号を出力するための被試験デバイスＤＵＴのＩ／Ｏピンに接続されるソケットＳＫのＩ／Ｏピンと、プログラマブルロジック装置１５０のＩ／Ｏピンとが、１対１の対応関係で接続されている。このため、プログラマブルロジック装置１５０は、被試験デバイスＤＵＴが出力する出力信号を、並列して、同時に、読み込み可能である。   In the example of FIG. 5, the pins of the programmable logic device 150 and the pins of the device under test DUT are connected in a one-to-one correspondence. That is, the driver pins of the programmable logic device 150 for supplying the test pattern signal and the driver pins of the socket SK connected to the driver pins of the device under test DUT are connected in a one-to-one correspondence relationship. For this reason, the test pattern signal output from the programmable logic device 150 is input to the device under test DUT without being distorted by branching by the signal wiring. Furthermore, the I / O pin of the socket SK connected to the I / O pin of the device under test DUT for outputting an output signal that is an operation result of the device under test DUT, and the I / O pin of the programmable logic device 150 are: They are connected in a one-to-one correspondence. Therefore, the programmable logic device 150 can simultaneously read the output signals output from the device under test DUT in parallel.

但し、プログラマブルロジック装置１５０のピンと、被試験デバイスＤＵＴのピンとは、１対複数の対応関係で接続されるようにしてもよい。例えば、プログラマブルロジック装置１５０がテストパターン信号を出力するドライバピンの数と、被試験デバイスＤＵＴにテストパターン信号を入力するためのソケットＳＫのドライバピンの数との比を、１対２となるようにすることができる。この場合、プログラマブルロジック装置１５０から出力されたテストパターン信号は、途中の信号配線で１回分岐されて、２つのソケットＳＫのドライバピンに供給されることとなる。すなわち、プログラマブルロジック装置１５０のドライバピンと、ソケットＳＫのドライバピンとの間の信号配線には、分岐が１つ存在することとなる。しかし、１つ程度の分岐では、テストパターン信号の歪みは、それほど大きくならず、被試験デバイスＤＵＴを駆動するクロック周波数を抑制させる要因にはならないと考えることもできる。   However, the pins of the programmable logic device 150 and the pins of the device under test DUT may be connected in a one-to-multiple correspondence relationship. For example, the ratio of the number of driver pins from which the programmable logic device 150 outputs a test pattern signal to the number of driver pins in the socket SK for inputting the test pattern signal to the device under test DUT is 1: 2. Can be. In this case, the test pattern signal output from the programmable logic device 150 is branched once by signal wiring on the way and supplied to the driver pins of the two sockets SK. In other words, one branch exists in the signal wiring between the driver pin of the programmable logic device 150 and the driver pin of the socket SK. However, in about one branch, it can be considered that the distortion of the test pattern signal does not become so large and does not become a factor for suppressing the clock frequency for driving the device under test DUT.

図６は、本実施形態に係るプログラマブルロジック装置１５０の内部回路構成の一例を説明するためのブロック図である。すなわち、ＣＰＬＤ（Complex Programmable Logic Device）に回路構成設定プログラムを書き込むことにより、図６に示すような回路が形成される。   FIG. 6 is a block diagram for explaining an example of the internal circuit configuration of the programmable logic device 150 according to the present embodiment. That is, a circuit as shown in FIG. 6 is formed by writing a circuit configuration setting program in a CPLD (Complex Programmable Logic Device).

この図６に示すように、本実施形態に係るプログラマブルロジック装置１５０は、入出力コントロール回路２００と、ドライバー回路２１０と、パス／フェイル判定回路２２０と、データセレクタ２３０とを、備えて構成されている。ドライバー回路２１０とパス／フェイル判定回路２２０は、被試験デバイスＤＵＴが装着されるソケットＳＫのそれぞれに対応して、設けられている。したがって、本実施形態においては、１つのプログラマブルロジック装置１５０に、１０組のドライバー回路２１０とパス／フェイル判定回路２２０とが設けられている。   As shown in FIG. 6, the programmable logic device 150 according to this embodiment includes an input / output control circuit 200, a driver circuit 210, a pass / fail judgment circuit 220, and a data selector 230. Yes. The driver circuit 210 and the pass / fail judgment circuit 220 are provided corresponding to each socket SK to which the device under test DUT is mounted. Accordingly, in this embodiment, one set of driver circuit 210 and pass / fail judgment circuit 220 are provided in one programmable logic device 150.

入出力コントロール回路２００には、テスト制御装置１００から、テストパターン信号と論理値とが供給される。入出力コントロール回路２００は、この供給されたテストパターン信号を、各ドライバー回路２１０に供給する。すなわち、本実施形態においては、入出力コントロール回路２００は、１０個のドライバー回路２１０に、テストパターン信号を供給する。また、入出力コントロール回路２００は、供給された論理値を、各パス／フェイル判定回路２２０に供給する。すなわち、本実施形態においては、入出力コントロール回路２００は、１０個のパス／フェイル判定回路２２０に、論理値を供給する。   The input / output control circuit 200 is supplied with a test pattern signal and a logical value from the test control device 100. The input / output control circuit 200 supplies the supplied test pattern signal to each driver circuit 210. That is, in the present embodiment, the input / output control circuit 200 supplies test pattern signals to the ten driver circuits 210. The input / output control circuit 200 supplies the supplied logical value to each pass / fail judgment circuit 220. In other words, in the present embodiment, the input / output control circuit 200 supplies logical values to the ten pass / fail judgment circuits 220.

テストパターン信号が供給された各ドライバー回路２１０は、これをソケットＳＫを介して、被試験デバイスＤＵＴに供給する。これにより、被試験デバイスＤＵＴに、バーンイン試験を行うために必要なテストパターン信号が供給される。このテストパターン信号に基づいて、被試験デバイスＤＵＴは試験駆動し、その駆動結果としての出力信号は、ソケットＳＫを介してプログラマブルロジック装置１５０に出力される。   Each driver circuit 210 supplied with the test pattern signal supplies this to the device under test DUT via the socket SK. As a result, a test pattern signal necessary for performing the burn-in test is supplied to the device under test DUT. Based on the test pattern signal, the device under test DUT is test-driven, and an output signal as a result of the drive is output to the programmable logic device 150 via the socket SK.

プログラマブルロジック装置１５０に出力された被試験デバイスＤＵＴからの出力信号は、パス／フェイル判定回路２２０に入力される。すなわち、本実施形態においては、１０個の被試験デバイスＤＵＴから出力された出力信号が、１０個のパス／フェイル判定回路２２０にそれぞれ入力される。   The output signal from the device under test DUT output to the programmable logic device 150 is input to the pass / fail judgment circuit 220. That is, in the present embodiment, output signals output from the ten devices under test DUT are input to the ten pass / fail judgment circuits 220, respectively.

上述したように、パス／フェイル判定回路２２０には、入出力コントロール回路２００から論理値も入力されている。このため、パス／フェイル判定回路２２０は、被試験デバイスＤＵＴから出力された出力信号の値と、入出力コントロール回路２００から出力された論理値とを比較し、両者が一致するか否かを判断する。この判断の結果、出力信号と論理値が一致した場合はパスと判定し、出力信号と論理値とが一致しなかった場合はフェイルと判定する。この判定結果は、試験結果として、データセレクタ２３０に出力される。すなわち、本実施形態においては、１０個の試験結果が、データセレクタ２３０に出力される。   As described above, the logical value is also input from the input / output control circuit 200 to the pass / fail judgment circuit 220. Therefore, the pass / fail judgment circuit 220 compares the value of the output signal output from the device under test DUT with the logical value output from the input / output control circuit 200, and determines whether or not they match. To do. As a result of the determination, if the output signal and the logical value match, it is determined to be a pass. This determination result is output to the data selector 230 as a test result. That is, in the present embodiment, ten test results are output to the data selector 230.

データセレクタ２３０は、この入力された試験結果を格納する試験結果格納部２３２が設けられている。この試験結果格納部２３２は、例えば、ＲＡＭにより構成することができる。このため、データセレクタ２３０は、所定量の試験結果を格納し保持することができる。   The data selector 230 is provided with a test result storage unit 232 for storing the input test results. The test result storage unit 232 can be configured by a RAM, for example. Therefore, the data selector 230 can store and hold a predetermined amount of test results.

データセレクタ２３０には、テスト制御装置１００から、選択信号が入力されている。データセレクタ２３０は、テスト制御装置１００からの指示に基づいて、入力された選択信号に応じて、試験結果を試験結果格納部２３２から読み出して、入出力コントロール回路２００に出力する。本実施形態においては、１０個の被試験デバイスＤＵＴの試験結果が試験結果格納部２３２に格納されるので、データセレクタ２３０は、選択信号に基づいて、その中から、１つの被試験デバイスＤＵＴの試験結果を選択して、入出力コントロール回路２００に出力する。   A selection signal is input from the test control device 100 to the data selector 230. Based on the instruction from the test control apparatus 100, the data selector 230 reads the test result from the test result storage unit 232 according to the input selection signal and outputs it to the input / output control circuit 200. In the present embodiment, since the test results of the ten devices under test DUT are stored in the test result storage unit 232, the data selector 230 selects one of the devices under test DUT from among them based on the selection signal. A test result is selected and output to the input / output control circuit 200.

入出力コントロール回路２００は、この試験結果に関する情報をテスト制御装置１００に出力する。本実施形態においては、選択信号を１０回切り換えることにより、すべての被試験デバイスＤＵＴの試験結果をテスト制御装置１００が取得できることとなる。   The input / output control circuit 200 outputs information regarding the test result to the test control apparatus 100. In this embodiment, the test control apparatus 100 can acquire the test results of all the devices under test DUT by switching the selection signal 10 times.

上述した動作は、バーンイン試験の間、テスト制御装置１００の制御の下、各プログラマブルロジック装置１５０で実行される。このバーンイン試験の間、テスト制御装置１００は、各プログラマブルロジック装置１５０にテストパターン信号と論理値と供給すればよく、各被試験デバイスＤＵＴまで供給する必要はない。また、テスト制御装置１００は、各プログラマブルロジック装置１５０からパス又はフェイルの試験結果に関する情報だけを取得すればよく、各被試験デバイスＤＵＴから出力信号を取得する必要はない。このため、テスト制御装置１００とバーンインボードＢＩＢとの間で遣り取りする信号の数が削減される。すなわち、プログラマブルロジック装置１５０の数の方が、被試験デバイスＤＵＴの数より多いので、プログラマブルロジック装置１５０を介在させることにより、テスト制御装置１００とバーンインボードＢＩＢとの間で遣り取りする信号数を削減することができ、必要な信号配線の本数を少なくすることができる。   The operation described above is executed in each programmable logic device 150 under the control of the test control device 100 during the burn-in test. During this burn-in test, the test control device 100 only needs to supply each programmable logic device 150 with a test pattern signal and a logical value, and does not need to supply each device under test DUT. Further, the test control apparatus 100 only needs to acquire information related to the pass or fail test result from each programmable logic device 150, and does not need to acquire an output signal from each device under test DUT. For this reason, the number of signals exchanged between the test control apparatus 100 and the burn-in board BIB is reduced. That is, since the number of programmable logic devices 150 is larger than the number of devices under test DUT, the number of signals exchanged between the test control device 100 and the burn-in board BIB is reduced by interposing the programmable logic devices 150. And the number of necessary signal wirings can be reduced.

例えば、本実施形態においては、１つのプログラマブルロジック装置１５０から１０個の被試験デバイスＤＵＴにテストパターン信号が供給され、且つ、１０個の被試験デバイスＤＵＴから１つのプログラマブルロジック装置１５０に出力信号が出力されるので、テスト制御装置１００とバーンインボードＢＩＢとの間で遣り取りされる信号数は、およそ１０分の１となる。これにより、バーンインボードＢＩＢの挿入エッジ１４０と、エクステンションボード１３０のコネクタとの間で遣り取りできる信号の数に限りがあるが、この制限の範囲内に、必要な信号配線の本数を抑えることができるのである。   For example, in the present embodiment, a test pattern signal is supplied from one programmable logic device 150 to 10 devices under test DUT, and an output signal is output from 10 devices under test DUT to one programmable logic device 150. Since it is output, the number of signals exchanged between the test control apparatus 100 and the burn-in board BIB is about 1/10. As a result, the number of signals that can be exchanged between the insertion edge 140 of the burn-in board BIB and the connector of the extension board 130 is limited, but the number of necessary signal wirings can be suppressed within this limit. It is.

無論、テスト制御装置１００については、バーンインボードＢＩＢ上の信号配線に分岐を設けることにより、テスト制御装置１００からバーンインボードＢＩＢに供給するテストパターン信号の数を削減することは可能である。しかし、信号配線上に数多くの分岐を設けると、テストパターン信号の波形が歪みやすくなり、高い周波数で被試験デバイスＤＵＴを駆動することが不可能になってしまう。このため、本実施形態においては、プログラマブルロジック装置１５０を設け、そして、このプログラマブルロジック装置１５０にドライバー回路２１０を設けることにより、高い周波数のテストパターン信号をテスト制御装置１００に出力からバーンインボードＢＩＢに供給しても、被試験デバイスＤＵＴに供給されるテストパターン信号に歪みが生じないようにできるのである。   Of course, in the test control apparatus 100, it is possible to reduce the number of test pattern signals supplied from the test control apparatus 100 to the burn-in board BIB by providing a branch in the signal wiring on the burn-in board BIB. However, when many branches are provided on the signal wiring, the waveform of the test pattern signal is easily distorted, and it becomes impossible to drive the device under test DUT at a high frequency. For this reason, in this embodiment, the programmable logic device 150 is provided, and the programmable logic device 150 is provided with the driver circuit 210, so that a high-frequency test pattern signal is output from the test control device 100 to the burn-in board BIB. Even if it is supplied, the test pattern signal supplied to the device under test DUT can be prevented from being distorted.

次に、図７に基づいて、バーンイン試験の際にテスト制御装置１００で実行されるバーンイン試験実行シーケンスについて、説明する。このバーンイン試験実行シーケンスは、テスト制御装置１００のハードディスクドライブやＲＯＭに格納されているシーケンスプログラムである。このシーケンスプログラムを、テスト制御装置１００のＣＰＵが実行することにより、図７に示すバーンイン試験実行シーケンスが実現される。   Next, a burn-in test execution sequence executed by the test control apparatus 100 during the burn-in test will be described with reference to FIG. This burn-in test execution sequence is a sequence program stored in the hard disk drive or ROM of the test control apparatus 100. When the CPU of the test control apparatus 100 executes this sequence program, the burn-in test execution sequence shown in FIG. 7 is realized.

このバーンイン試験実行シーケンスが開始されると、まず、テスト制御装置１００は、バーンインボードＢＩＢへの電源の供給を開始する（ステップＳ１０）。これにより、プログラマブルロジック装置１５０と被試験デバイスＤＵＴとに、駆動用の電源が供給される。   When this burn-in test execution sequence is started, first, the test control apparatus 100 starts supplying power to the burn-in board BIB (step S10). As a result, driving power is supplied to the programmable logic device 150 and the device under test DUT.

次に、テスト制御装置１００は、試験条件データを、各プログラマブルロジック装置１５０に送信する（ステップＳ２０）。この試験条件データを各プログラマブルロジック装置１５０に送信することにより、各プログラマブルロジック装置１５０内の各種の設定が行われる。   Next, the test control device 100 transmits test condition data to each programmable logic device 150 (step S20). By transmitting this test condition data to each programmable logic device 150, various settings in each programmable logic device 150 are performed.

次に、テスト制御装置１００は、各プログラマブルロジック装置１５０に、テストパターン信号と論理値の供給を開始する（ステップＳ３０）。これにより、各プログラマブルロジック装置１５０を介して、テストパターン信号が被試験デバイスＤＵＴのそれぞれに供給される。   Next, the test control device 100 starts supplying test pattern signals and logic values to each programmable logic device 150 (step S30). Thereby, a test pattern signal is supplied to each device under test DUT via each programmable logic device 150.

上述したように、このテストパターン信号による被試験デバイスＤＵＴの動作結果は、出力信号として、被試験デバイスＤＵＴからプログラマブルロジック装置１５０に出力される。プログラマブルロジック装置１５０では、出力信号と、テスト制御装置１００から供給された論理値とを比較し、その判定結果を、各被試験デバイスＤＵＴに対する試験結果として、データセレクタ２３０の試験結果格納部２３２に順次格納しておく。   As described above, the operation result of the device under test DUT based on the test pattern signal is output from the device under test DUT to the programmable logic device 150 as an output signal. The programmable logic device 150 compares the output signal with the logical value supplied from the test control device 100, and the determination result is stored in the test result storage unit 232 of the data selector 230 as a test result for each device under test DUT. Store sequentially.

このような被試験デバイスＤＵＴの動作試験を行っている間、テスト制御装置１００は、チャンバ４０内の温度を制御して、被試験デバイスＤＵＴに温度負荷を与える。すなわち、上述したように、ヒーター６０や冷却ユニット７０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。   While performing the operation test of the device under test DUT, the test control apparatus 100 controls the temperature in the chamber 40 and applies a temperature load to the device under test DUT. That is, as described above, the heater 60 and the cooling unit 70 are controlled so that the temperature around the burn-in board BIB becomes the target temperature set by the user or the like.

定められた一連のテストパターン信号の供給と論理値の供給が完了した時点で、テスト制御装置１００は、試験結果の読み出しを行う（ステップＳ４０）。すなわち、テスト制御装置１００は、選択信号を、各プログラマブルロジック装置１５０のデータセレクタ２３０に供給し、試験結果格納部２３２に格納されている試験結果を順次読み出す。   When the supply of the predetermined series of test pattern signals and the supply of the logical value is completed, the test control apparatus 100 reads the test result (step S40). That is, the test control apparatus 100 supplies a selection signal to the data selector 230 of each programmable logic device 150 and sequentially reads the test results stored in the test result storage unit 232.

次に、テスト制御装置１００は、すべてのバーンイン試験が終了したかどうかを判断する（ステップＳ５０）。すべてのバーンイン試験が終了していない場合（ステップＳ５０：ＮＯ）には、テスト制御装置１００は、上述したステップＳ２０に戻り、次のテストパターン信号を供給をするために必要となる設定を行う。   Next, the test control apparatus 100 determines whether or not all burn-in tests have been completed (step S50). If all the burn-in tests have not been completed (step S50: NO), the test control apparatus 100 returns to the above-described step S20 and performs settings necessary for supplying the next test pattern signal.

一方、ステップＳ５０において、すべてのバーンイン試験が終了したと判断した場合（ステップＳ５０：ＹＥＳ）には、テスト制御装置１００は、このバーンイン試験実行シーケンスを終了する。   On the other hand, when it is determined in step S50 that all burn-in tests have been completed (step S50: YES), the test control apparatus 100 ends this burn-in test execution sequence.

以上のように、本実施形態に係るバーンインシステムによれば、バーンインボードＢＩＢ上に、プログラマブルロジック装置１５０を設け、バーンイン試験の際には、このプログラマブルロジック装置１５０に、テストパターン信号を供給して、このプログラマブルロジック装置１５０から、さらに複数の被試験デバイスＤＵＴに、テストパターン信号を供給することとした。このため、従来のように、テスト制御装置１００から各被試験デバイスＤＵＴに直接供給する場合と比べて、テストパターン信号を供給するためのテスト制御装置１００とバーンインボードＢＩＢとの間の信号配線の本数を削減することができる。   As described above, according to the burn-in system according to the present embodiment, the programmable logic device 150 is provided on the burn-in board BIB, and a test pattern signal is supplied to the programmable logic device 150 during the burn-in test. The programmable logic device 150 supplies test pattern signals to a plurality of devices under test DUT. Therefore, as compared with the conventional case where the test control apparatus 100 supplies the device under test DUT directly to the device under test DUT, the signal wiring between the test control apparatus 100 and the burn-in board BIB for supplying the test pattern signal is reduced. The number can be reduced.

また、テスト制御装置１００から、テストパターン信号とともに、論理値を、各プログラマブルロジック装置１５０に供給して、各プログラマブルロジック装置１５０が各試験デバイスＤＵＴからの出力信号を取り込んで、論理値と比較することとした。このため、従来のように、テスト制御装置１００が、複数の被試験デバイスＤＵＴを、グループ毎に順次切り替えて、出力信号を読み込む必要がなくなり、被試験デバイスＤＵＴの出力信号を読み込むのに要する時間を短縮することができる。これにより、バーンイン試験時間全体の短縮を図ることができる。   Further, a logical value is supplied from the test control device 100 together with the test pattern signal to each programmable logic device 150, and each programmable logic device 150 takes in an output signal from each test device DUT and compares it with the logical value. It was decided. For this reason, unlike the prior art, it is no longer necessary for the test control apparatus 100 to sequentially switch the plurality of devices under test DUT for each group and read the output signal, and the time required to read the output signal of the device under test DUT. Can be shortened. As a result, the entire burn-in test time can be shortened.

また、パス／フェイル判定回路２２０の判定結果である試験結果は、一時的に、データセレクタ２３０の試験結果格納部２３２に格納され、図７のステップＳ４０において、この試験結果を一括して読み出すこととした。このようにすることで、被試験デバイスＤＵＴの出力信号をバーンインボードＢＩＢからテスト制御装置１００が読み出すよりも、読み出すべき情報量の削減を図ることができ、バーンインボードＢＩＢからの読み出し時間の短縮を図ることもできる。このような観点からも、本実施形態に係るバーンインシステムは、バーンイン試験時間全体の短縮を図ることができる。   Further, the test result which is the determination result of the pass / fail determination circuit 220 is temporarily stored in the test result storage unit 232 of the data selector 230, and the test result is collectively read in step S40 of FIG. It was. In this way, it is possible to reduce the amount of information to be read and to shorten the time for reading from the burn-in board BIB, rather than the test control apparatus 100 reading the output signal of the device under test DUT from the burn-in board BIB. You can also plan. From this point of view, the burn-in system according to the present embodiment can shorten the entire burn-in test time.

また、バーンインボードＢＩＢから読み出すべき情報量が削減されることから、１枚のバーンインボードＢＩＢに多くの被試験デバイスＤＵＴを載せられるようにしても、従来のエクステンションボード１３０のコネクタの信号ピン数や、バーンインボードＢＩＢの挿入エッジ１４０の信号パッドの数を増やす必要がなく、既存のバーンイン装置１０をそのまま利用することができる。   In addition, since the amount of information to be read from the burn-in board BIB is reduced, the number of signal pins of the connector of the conventional extension board 130 can be reduced even if a large number of devices under test DUT can be mounted on one burn-in board BIB. Therefore, it is not necessary to increase the number of signal pads on the insertion edge 140 of the burn-in board BIB, and the existing burn-in device 10 can be used as it is.

また、バーンインボードＢＩＢ上には、プログラマブルロジック装置１５０を設けて、このプログラマブルロジック装置１５０を用いて、被試験デバイスＤＵＴの出力信号を論理値と比較するようにしたので、このプログラマブルロジック装置１５０の回路構成を、回路構成設定プログラムを用いて書き換えることにより、様々なバーンイン試験を行うことができる。このため、被試験デバイスＤＵＴの設計が変更されたり、その種類が変わったりした場合でも、バーンインボードＢＩＢを有効に活用することができる。   In addition, the programmable logic device 150 is provided on the burn-in board BIB, and the programmable logic device 150 is used to compare the output signal of the device under test DUT with the logical value. Various burn-in tests can be performed by rewriting the circuit configuration using a circuit configuration setting program. Therefore, even when the design of the device under test DUT is changed or the type thereof is changed, the burn-in board BIB can be used effectively.

なお、本発明は、上記実施形態に限定されずに種々に変形可能である。例えば、上述した実施形態において、プログラマブルロジック装置１５０の仕様が、回路構成設定プログラムにより設定された回路構成を、電源がオフになった後には記憶保持できない仕様である場合には、バーンイン試験を開始する都度、テスト制御装置１００からプログラマブルロジック装置１５０に回路構成設定プログラムを供給して、プログラマブルロジック装置１５０の回路構成を設定するようにしてもよい。この場合、例えば、図７のバーンイン試験実行シーケンスにおけるステップＳ１０の後に、この回路構成設定プログラムをプログラマブルロジック装置１５０に供給するステップを挿入すればよい。   The present invention is not limited to the above embodiment and can be variously modified. For example, in the above-described embodiment, when the specification of the programmable logic device 150 is a specification in which the circuit configuration set by the circuit configuration setting program cannot be stored after the power is turned off, the burn-in test is started. Each time, the circuit configuration setting program may be supplied from the test control device 100 to the programmable logic device 150 to set the circuit configuration of the programmable logic device 150. In this case, for example, a step of supplying the circuit configuration setting program to the programmable logic device 150 may be inserted after step S10 in the burn-in test execution sequence of FIG.

１０ バーンイン装置
２０ ドア
３０ 断熱壁
４０ チャンバ
５０ スロット
６０ 加熱ヒーター
７０ 冷却ユニット
８０ ファン
１００ テスト制御装置
１１０ バッファボード
１２０ ドライバーボード
１３０ エクステンションボード
１４０ 挿入エッジ
１５０ プログラマブルロジック装置
ＢＩＢ バーンインボード
ＤＵＴ 被試験デバイス
ＤＴ 空気循環ダクト
ＣＬ 制御部 DESCRIPTION OF SYMBOLS 10 Burn-in apparatus 20 Door 30 Heat insulation wall 40 Chamber 50 Slot 60 Heater 70 Cooling unit 80 Fan 100 Test control apparatus 110 Buffer board 120 Driver board 130 Extension board 140 Insertion edge 150 Programmable logic device BIB Burn-in board DUT Device under test DT Air circulation Duct CL control unit

Claims (10)

回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、テスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納し、
試験結果格納部に格納されている試験結果を、前記テスト制御装置に出力する、
ことを特徴とするバーンインボード。 A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied from the test control device to each of the plurality of programmable logic devices,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. Stored in the test result storage section,
Outputting the test result stored in the test result storage unit to the test control device;
Burn-in board characterized by that. 前記回路構成設定プログラムは、バーンイン試験の開始前に、予め、前記プログラマブルロジック装置に入力され、前記プログラマブルロジック装置の回路構成の設定がなされている、ことを特徴とする請求項１に記載のバーンインボード。   2. The burn-in according to claim 1, wherein the circuit configuration setting program is input to the programmable logic device in advance and a circuit configuration of the programmable logic device is set before a burn-in test is started. board. 前記テスト制御装置は、選択信号を、前記複数のプログラマブルロジック装置のそれぞれに供給して、そのプログラマブルロジック装置に接続されている複数の被試験デバイスに対する試験結果を、前記試験結果格納部から切り換えながら読み出す、ことを特徴とする請求項１又は請求項２に記載のバーンインボード。   The test control device supplies a selection signal to each of the plurality of programmable logic devices, and switches test results for a plurality of devices under test connected to the programmable logic device from the test result storage unit. The burn-in board according to claim 1, wherein the burn-in board is read out. 前記被試験デバイスからの出力信号が入力される前記プログラマブルロジック装置のＩ／Ｏピンと、前記被試験デバイスが出力信号を出力するソケットのＩ／Ｏピンとの間は、１対１の対応関係で接続されており、前記被試験デバイスが出力する出力信号は並列して同時にプログラマブルロジック装置が読み込み可能である、ことを特徴とする請求項１乃至請求項３のいずれかに記載のバーンインボード。   The I / O pin of the programmable logic device to which the output signal from the device under test is input and the I / O pin of the socket to which the device under test outputs an output signal are connected in a one-to-one correspondence relationship. 4. The burn-in board according to claim 1, wherein an output signal output from the device under test can be simultaneously read by a programmable logic device in parallel. 前記プログラマブルロジック装置が前記テストパターン信号を出力するドライバピンと、前記被試験デバイスに前記テストパターン信号を入力するためのソケットのドライバピンとの間も、１対１の対応関係で接続されている、ことを特徴とする請求項４に記載のバーンインボード。   The programmable logic device is also connected in a one-to-one correspondence relationship between a driver pin for outputting the test pattern signal and a driver pin for a socket for inputting the test pattern signal to the device under test. The burn-in board according to claim 4. 前記プログラマブルロジック装置が前記テストパターン信号を出力するドライバピンの数と、前記被試験デバイスに前記テストパターン信号を入力するためのソケットのドライバピンの数との比は、１対２である、ことを特徴とする請求項４に記載のバーンインボード。   The ratio of the number of driver pins from which the programmable logic device outputs the test pattern signal to the number of driver pins in the socket for inputting the test pattern signal to the device under test is 1: 2. The burn-in board according to claim 4. １又は複数のバーンインボードが挿入されるバーンイン装置であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、当該バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とするバーンイン装置。 A burn-in device into which one or more burn-in boards are inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
A burn-in device characterized by that. １又は複数のバーンインボードと、前記バーンインボードが挿入されるバーンイン装置とを備える、バーンインシステムであって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
前記バーンイン装置には、テスト制御装置が設けられており、
バーンイン試験の際に、前記テスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とするバーンインシステム。 A burn-in system comprising one or more burn-in boards and a burn-in device into which the burn-in board is inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
The burn-in device is provided with a test control device,
During the burn-in test, a test pattern signal and a logic value are supplied from the test control device to each of the plurality of programmable logic devices,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
A burn-in system characterized by this. １又は複数のバーンインボードが挿入されるバーンイン装置の制御方法であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、当該バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とするバーンイン装置の制御方法。 A method for controlling a burn-in apparatus in which one or more burn-in boards are inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
A control method for a burn-in apparatus. １又は複数のバーンインボードと、前記バーンインボードが挿入されるバーンイン装置とを備える、バーンインシステムの制御方法であって、
前記バーンインボードは、
回路構成設定プログラムに基づいて、回路構成を変更することができる、複数のプログラマブルロジック装置と、
被試験デバイスが装着される複数のソケットであって、前記複数のプログラマブルロジック装置のいずれか１つに接続される複数のソケットと、
を備えており、
前記複数のプログラマブルロジック装置のそれぞれには、複数の前記ソケットが接続されており、
バーンイン試験の際に、前記バーンイン装置に設けられたテスト制御装置から前記複数のプログラマブルロジック装置のそれぞれに、テストパターン信号と論理値とが供給され、
前記複数のプログラマブルロジック装置のそれぞれは、
供給されたテストパターン信号を、そのプログラマブルロジック装置に接続されている複数のソケットに供給することにより、これら複数のソケットに装着されている被試験デバイスに供給し、
テストパターン信号に基づく被試験デバイスの動作結果である出力信号を前記ソケットを介して取得し、この被試験デバイスの出力信号を、供給された論理値と比較して、その比較結果を、試験結果として、試験結果格納部に格納するとともに、
前記テスト制御装置は、前記試験結果格納部に格納されている試験結果を読み出して取得する、
ことを特徴とするバーンインシステムの制御方法。 A control method of a burn-in system comprising one or more burn-in boards and a burn-in device into which the burn-in board is inserted,
The burn-in board is
A plurality of programmable logic devices capable of changing a circuit configuration based on a circuit configuration setting program;
A plurality of sockets to which a device under test is mounted, and a plurality of sockets connected to any one of the plurality of programmable logic devices;
With
A plurality of the sockets are connected to each of the plurality of programmable logic devices,
During the burn-in test, a test pattern signal and a logic value are supplied to each of the plurality of programmable logic devices from a test control device provided in the burn-in device,
Each of the plurality of programmable logic devices includes:
By supplying the supplied test pattern signal to a plurality of sockets connected to the programmable logic device, the test pattern signal is supplied to the device under test attached to the plurality of sockets,
An output signal that is an operation result of the device under test based on the test pattern signal is obtained through the socket, and the output signal of the device under test is compared with the supplied logical value, and the comparison result is obtained as a test result. As well as storing in the test result storage unit,
The test control device reads and obtains a test result stored in the test result storage unit.
A control method for a burn-in system.
JP2010139161A 2010-06-18 2010-06-18 Burn-in board, burn-in device, and burn-in system Pending JP2012002730A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010139161A JP2012002730A (en) 2010-06-18 2010-06-18 Burn-in board, burn-in device, and burn-in system
TW099123264A TW201200886A (en) 2010-06-18 2010-07-15 Burn-in board, burn-in device and burn-in system
KR1020100071894A KR101155581B1 (en) 2010-06-18 2010-07-26 Burn-In Board, Burn-In Device, and Burn-In System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139161A JP2012002730A (en) 2010-06-18 2010-06-18 Burn-in board, burn-in device, and burn-in system

Publications (1)

Publication Number Publication Date
JP2012002730A true JP2012002730A (en) 2012-01-05

Family

ID=45504175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139161A Pending JP2012002730A (en) 2010-06-18 2010-06-18 Burn-in board, burn-in device, and burn-in system

Country Status (3)

Country Link
JP (1) JP2012002730A (en)
KR (1) KR101155581B1 (en)
TW (1) TW201200886A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102247A (en) * 2017-04-18 2017-08-29 西南交通大学 A kind of CRH3 types EMUs traction invertor IGBT open fault diagnostic methods
CN112513655A (en) * 2018-08-20 2021-03-16 泰瑞达公司 Carrier-based test system
CN114355149A (en) * 2020-10-14 2022-04-15 株洲中车时代电气股份有限公司 Temperature stress screening test system of converter module circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471575B (en) * 2012-06-14 2015-02-01 Macronix Int Co Ltd Burn in board, system, and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180342A (en) * 1992-12-14 1994-06-28 Ono Sokki Co Ltd Ic evaluating device
JP2003156530A (en) * 2001-11-20 2003-05-30 Hitachi Ltd Semiconductor circuit and testing method
JP2005043205A (en) * 2003-07-22 2005-02-17 Toppoly Optoelectronics Corp Lighting aging test system for flat-panel display
JP2008152873A (en) * 2006-12-19 2008-07-03 Yokogawa Electric Corp Memory test system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133165A1 (en) * 2006-12-04 2008-06-05 Advantest Corporation Test apparatus and device interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180342A (en) * 1992-12-14 1994-06-28 Ono Sokki Co Ltd Ic evaluating device
JP2003156530A (en) * 2001-11-20 2003-05-30 Hitachi Ltd Semiconductor circuit and testing method
JP2005043205A (en) * 2003-07-22 2005-02-17 Toppoly Optoelectronics Corp Lighting aging test system for flat-panel display
JP2008152873A (en) * 2006-12-19 2008-07-03 Yokogawa Electric Corp Memory test system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102247A (en) * 2017-04-18 2017-08-29 西南交通大学 A kind of CRH3 types EMUs traction invertor IGBT open fault diagnostic methods
CN107102247B (en) * 2017-04-18 2019-05-14 西南交通大学 A kind of CRH3 type EMU traction inverter IGBT open-circuit fault diagnostic method
CN112513655A (en) * 2018-08-20 2021-03-16 泰瑞达公司 Carrier-based test system
JP2021533364A (en) * 2018-08-20 2021-12-02 テラダイン、 インコーポレイテッド Carrier-based test system
JP7308924B2 (en) 2018-08-20 2023-07-14 テラダイン、 インコーポレイテッド Test system and method for testing devices
CN114355149A (en) * 2020-10-14 2022-04-15 株洲中车时代电气股份有限公司 Temperature stress screening test system of converter module circuit board

Also Published As

Publication number Publication date
KR20110138131A (en) 2011-12-26
KR101155581B1 (en) 2012-06-19
TW201200886A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
JP2011242197A (en) Burn-in board, burn-in apparatus, and burn-in system
US7519880B1 (en) Burn-in using system-level test hardware
US20060279306A1 (en) Test equipment of semiconductor devices
US6407567B1 (en) IC Device burn-in method and apparatus
US20220252662A1 (en) Scalable Tester for Testing Multiple Devices Under Test
US9275187B2 (en) Programmable test chip, system and method for characterization of integrated circuit fabrication processes
JP2012002730A (en) Burn-in board, burn-in device, and burn-in system
US7378862B2 (en) Method and apparatus for eliminating automated testing equipment index time
US20040230880A1 (en) Memory-Module Burn-In System With Removable Pattern-Generator Boards Separated from Heat Chamber by Backplane
JP2012093124A (en) Burn-in device, burn-in system, control method of burn-in device, and control method of burn-in system
US9620243B2 (en) Test system simultaneously testing semiconductor devices
JPWO2009147724A1 (en) Test wafer unit and test system
JP4124206B2 (en) Burn-in test method
KR100856079B1 (en) Semiconductor tester
US11719741B2 (en) Burn-in board and burn-in apparatus
KR20050121376A (en) Test device for semiconductor device and method of testing semiconductor device by using the test device
KR100816796B1 (en) Semiconductor device test system
US20220157397A1 (en) Semiconductor chip burn-in test with mutli-channel
KR101599459B1 (en) Test System And Method For a Semiconductor Device
KR101023426B1 (en) Test Board
JP2008076241A (en) Semiconductor testing device
KR100935234B1 (en) Apparatus and Method for Individual Current Setting for Burn-In Test
JP2012242132A (en) Detachable attachment apparatus and burn-in board
JP5314684B2 (en) Test wafer and test system
JP2010165819A (en) Apparatus and method for testing semiconductor integrated circuits

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416