KR101924789B1 - Semiconductor device interface board - Google Patents

Semiconductor device interface board Download PDF

Info

Publication number
KR101924789B1
KR101924789B1 KR1020180083549A KR20180083549A KR101924789B1 KR 101924789 B1 KR101924789 B1 KR 101924789B1 KR 1020180083549 A KR1020180083549 A KR 1020180083549A KR 20180083549 A KR20180083549 A KR 20180083549A KR 101924789 B1 KR101924789 B1 KR 101924789B1
Authority
KR
South Korea
Prior art keywords
temperature
semiconductor device
interface board
control
device interface
Prior art date
Application number
KR1020180083549A
Other languages
Korean (ko)
Inventor
오세경
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020180083549A priority Critical patent/KR101924789B1/en
Application granted granted Critical
Publication of KR101924789B1 publication Critical patent/KR101924789B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Abstract

The present invention relates to a semiconductor device interface board implemented to have various circuits by forming a self-temperature controlling (or holding) region in an environment exposed to a high temperature or a low temperature. A temperature holding block for holding or controlling an internal temperature by itself is formed in a partial region. Accordingly, the present invention can prevent the reduction of a lifetime due to exposure to the high temperature, and generate a high-speed signal and process bad information by an additional circuit.

Description

반도체 디바이스 인터페이스 보드{Semiconductor device interface board}Semiconductor device interface board

본 발명의 기술 분야는 반도체 디바이스 인터페이스 보드에 관한 것으로, 특히 고온 또는 저온에 노출되는 환경에서 자체온도제어(또는, 유지)영역을 형성시켜 각종 회로를 구비하도록 구현한 반도체 디바이스 인터페이스 보드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device interface board, and more particularly, to a semiconductor device interface board in which a self temperature control (or holding) region is formed in an environment exposed to a high temperature or a low temperature to implement various circuits.

한국공개특허 제10-2015-0128112호(2015.11.18 공개)는 테스트 보드들 각각을 충분하게 냉각시킬 수 있을 뿐만 아니라 한정된 공간 내에 최소 간격을 갖도록 다수 개의 테스트 보드들을 배치할 수 있는 반도체 소자 테스트 장치에 관하여 개시되어 있다. 개시된 기술에 따르면, 반도체 소자들에 대한 전기 테스트를 수행할 때 반도체 소자들 각각에 전기적 신호를 제공하도록 구비되는 다수 개의 테스트 보드를 포함하는 반도체 소자 테스트 장치에 있어서, 테스트 보드들은 한정된 공간 내에 서로 인접하게 배치되도록 구비되고, 테스트 보드들로부터 발생하는 발열을 냉각하도록 테스트 보드 각각에는 열전소자 및 히트싱크로 이루어지는 냉각부가 구비되는 것을 특징으로 한다.Korean Patent Laid-Open Publication No. 10-2015-0128112 (published on Nov. 11, 2015) discloses a semiconductor device test apparatus capable of sufficiently cooling each of test boards as well as placing a plurality of test boards so as to have a minimum interval in a limited space. ≪ / RTI > According to the disclosed technology, there is provided a semiconductor device test apparatus comprising a plurality of test boards, each of the test boards being provided to provide an electrical signal to each of the semiconductor devices when performing an electrical test on the semiconductor devices, And a cooling unit including a thermoelectric element and a heat sink is provided in each of the test boards so as to cool the heat generated from the test boards.

한국등록특허 제10-1354799호(2014.01.16 등록)는 번-인 보드, 번-인 장치, 및 번-인 시스템에 관하여 개시되어 있는데, 배치 데이터에 근거하여 회로 구성을 변경할 수 있는 복수의 프로그래머블 로직(programmable logic) 장치와, 피시험 디바이스가 장착되는 복수의 소켓으로서, 복수의 프로그래머블 로직 장치의 어느 한 쪽에 접속되는 복수의 소켓을 구비하고 있으며, 복수의 프로그래머블 로직 장치의 각각에는 복수의 소켓이 접속되어 있고, 복수의 프로그래머블 로직 장치의 각각은, 번-인 시험에 앞서 공급되는 배치 데이터에 근거하여 번-인 시험 시에 소켓에 장착된 피시험 디바이스에 공급하는 테스트 패턴을 생성하는 회로와, 번-인 시험 시에 소켓에 장착된 피시험 디바이스로부터의 출력 신호를, 프로그래머블 로직 장치에 접속되어 있는 복수의 피시험 디바이스로부터 병렬로 읽어 들여, 원래 출력되어야 할 논리치와 비교하여, 그 결과를 시험 결과로 저장하는 메모리가 적어도 형성되고, 배치 데이터는, 번-인 보드가 삽입된 번-인 장치에 장착된 테스트 제어장치로부터, 시험대상으로 되어 있는 피시험 디바이스에 대응하여 프로그래머블 로직 장치에 공급되고, 메모리에 저장되어 있는 시험 결과는, 테스트 제어장치에 의해 읽혀지고, 피시험 디바이스로부터의 출력 신호가 입력되는 프로그래머블 로직 장치의 I/O핀과 피시험 디바이스가 출력 신호를 출력하는 소켓의 I/O핀 사이는, 1 대 1의 대응 관계로 접속되어 있고, 피시험 디바이스가 출력하는 출력 신호는 병렬로 동시에 프로그래머블 로직 장치가 읽어 들일 수 있는 것을 특징으로 한다. 개시된 기술에 따르면, 피시험 디바이스인 반도체 장치를 복수 장착한 번-인 보드를 번-인 장치 내부에 수용하여, 피시험 디바이스에 전압을 인가하여 전기적 스트레스를 주는 것과 동시에, 항온조 내부의 공기를 가열해 소정의 온도의 열 스트레스를 주는 것으로, 초기 불량을 표면화시키며, 또한 번-인 보드에 회로 구성을 변경할 수 있는 복수의 프로그래머블 로직 장치를 구비하고, 히터이나 냉각유닛을 제어하여, 번-인 보드의 주위의 온도가 사용자 등에 의해 설정된 목표 온도가 되도록 한다. 그러나 개시된 기술에서 번-인 보드에 구비한 프로그래머블 로직 장치는, 열 스트레스에 그대로 노출되므로, 수명단축과 불량을 유발할 수 있는 단점을 가지고 있다.Korean Registered Patent No. 10-1354799 (registered Jan. 16, 2014) discloses a burn-in board, burn-in device, and burn-in system in which a plurality of programmable A plurality of sockets to which a device under test is mounted, each socket having a plurality of sockets connected to one of the plurality of programmable logic devices, and each of the plurality of programmable logic devices has a plurality of sockets Each of the plurality of programmable logic devices includes a circuit for generating a test pattern to be supplied to the device under test in a burn-in test based on the batch data supplied prior to the burn-in test, The output signal from the device under test mounted in the socket at the time of the burn-in test is transferred to a plurality of test objects connected to the programmable logic device At least a memory for reading in parallel from the vise, comparing it with the logical value to be originally outputted, and storing the result as a test result is formed, and the batch data is stored in the memory of the burn- A test result stored in a memory is read by a test control device and supplied to a programmable logic device to which an output signal from the device under test is inputted from the control device to a programmable logic device corresponding to the device under test The I / O pins of the logic device and the I / O pins of the socket to which the device under test is output are connected in a one-to-one correspondence relationship. The output signals of the device under test are simultaneously programmed Characterized in that the logic device is readable. According to the disclosed technology, a burn-in board having a plurality of semiconductor devices as a device under test is accommodated in a burn-in apparatus, a voltage is applied to the device under test to give electrical stress, A plurality of programmable logic devices capable of changing a circuit configuration on a burn-in board by giving a thermal stress of a predetermined temperature to a surface of the burn-in board, controlling a heater or a cooling unit, The target temperature is set by the user or the like. However, in the disclosed technology, the programmable logic device provided in the burn-in board is exposed to the thermal stress, and thus has a disadvantage that it can shorten the lifetime and cause defects.

상술한 바와 같은 종래의 기술에서는, 번-인 보드와 같은 디바이스 인터페이스 보드에 부가(추가) 회로를 그대로 실장하는 경우에, 고온에 노출되어 수명 등의 문제가 발생하며, 또한 추가적인 회로를 구현하기 위해서 사용되는 부품이 온도 사양을 만족해야 하므로, 고가의 소자를 사용해야 하고 성능을 만족하는 소자도 구하기 어려운 단점을 가지고 있으며, 이에 따라 수동소자와 일부 능동소자를 제외한 반도체소자는 대체로 사용하지 못하는 단점을 가지고 있다. 그리고 종래 기술에서는 번-인 보드 커넥터(Connector)로 전달되는 신호의 수가 한정되어 있고, 신호의 대역폭이 높지 않아 고속신호를 검사하기 어려운 단점도 있으며, 또한 번-인 보드뿐만 아니라 최종검사단계에서 사용하는 디바이스 인터페이스 보드의 경우에도 90도 정도의 고온 또는 -40도 정도의 저온에서만 검사를 수행해야 하므로 온도에 따른 제약 사항이 있는 단점도 있다.In the conventional technology as described above, when an additional circuit is directly mounted on a device interface board such as a burn-in board, the device is exposed to a high temperature to cause problems such as service life, It is difficult to obtain an element satisfying the performance because it is necessary to use an expensive element and therefore it is difficult to obtain the element satisfying the performance. Therefore, the semiconductor element except for the passive element and some active elements has a drawback have. In the prior art, the number of signals transmitted to the burn-in board connector is limited, and the bandwidth of the signal is not high, which makes it difficult to inspect high-speed signals. In addition, The device interface board has a disadvantage in that there are limitations due to temperature because the test must be performed only at a high temperature of about 90 degrees or a low temperature of about -40 degrees.

한국공개특허 제10-2015-0128112호Korean Patent Publication No. 10-2015-0128112 한국등록특허 제10-1354799호Korean Patent No. 10-1354799

본 발명이 해결하고자 하는 과제는, 전술한 바와 같은 단점, 문제점 및 한계점을 해결하기 위한 것으로, 고온 또는 저온에 노출되는 환경에서 자체온도제어(또는, 유지)영역을 형성시켜 각종 회로를 구비하도록 구현한 반도체 디바이스 인터페이스 보드를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a semiconductor integrated circuit device having a self-temperature control (or holding) region in an environment exposed to a high temperature or a low temperature, And to provide a semiconductor device interface board.

상술한 과제를 해결하는 수단으로는, 본 발명의 한 특징에 따르면, 자체적으로 내부의 온도를 유지 또는 제어시켜 주기 위한 온도유지블록을 일부 영역에 형성한 반도체 디바이스 인터페이스 보드를 제공한다.According to one aspect of the present invention, there is provided a semiconductor device interface board in which a temperature holding block for maintaining or controlling the temperature of the semiconductor device itself is formed in a partial region.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 상측 영역, 하측 영역, 중앙 영역 중 하나 또는 그 이상의 설치 영역에 하나 또는 그 이상의 개수로 형성되는 것을 특징으로 한다.In one embodiment, the temperature holding block is formed in one or more of the upper, lower, and central mounting regions of the semiconductor device interface board.

일 실시 예에서, 상기 온도유지블록은, 내부 온도를 특정 온도로 유지 또는 제어시켜 주는 것을 특징으로 한다.In one embodiment, the temperature holding block is configured to maintain or control the internal temperature at a specific temperature.

일 실시 예에서, 상기 온도유지블록은, 내부 온도를 0 ~ 85도로 유지 또는 제어시켜 주는 것을 특징으로 한다.In one embodiment, the temperature holding block is configured to maintain or control an internal temperature of 0 to 85 degrees.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 상측 영역과 하측 영역에 각각 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is formed on the upper region and the lower region of the semiconductor device interface board, respectively.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 중앙 영역에 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is formed in a central region of the semiconductor device interface board.

일 실시 예에서, 상기 온도유지블록은, 외부면에 형성되어 외부와 밀폐시켜 주변온도를 차단하기 위한 단열재를 구비하는 것을 특징으로 한다.In one embodiment, the temperature holding block is characterized by having a heat insulating material formed on an outer surface thereof to seal the outer surface to block the ambient temperature.

일 실시 예에서, 상기 온도유지블록은, 내부에 형성되어 내부의 온도를 특정 온도가 되도록 제어하기 위한 온도제어장치를 더 구비하는 것을 특징으로 한다.In one embodiment, the temperature holding block may further include a temperature control device formed inside the temperature holding block for controlling the internal temperature to be a specific temperature.

일 실시 예에서, 상기 온도제어장치는, 상기 온도유지블록의 내부 온도를 감지하기 위한 온도감지회로; 상기 온도감지회로에서 감지한 내부 온도와 기 설정해 둔 특정 온도를 비교해서 냉각 제어 또는 발열 제어를 수행하기 위한 제어회로; 및 상기 제어회로에서의 냉각 제어 또는 발열 제어에 따라 냉각하거나 발열하기 위한 열전소자를 포함하는 것을 특징으로 한다.In one embodiment, the temperature control device comprises: a temperature sensing circuit for sensing an internal temperature of the temperature maintaining block; A control circuit for performing a cooling control or a heat generation control by comparing an internal temperature sensed by the temperature sensing circuit with a preset specific temperature; And a thermoelectric element for cooling or generating heat in accordance with cooling control or heat generation control in the control circuit.

일 실시 예에서, 상기 제어회로는, 상기 온도유지블록의 내부 온도를 유지해야 할 특정 온도를 기 설정해 두는 것을 특징으로 한다.In one embodiment, the control circuit preliminarily sets a specific temperature at which the internal temperature of the temperature holding block should be maintained.

일 실시 예에서, 상기 열전소자는, 상기 제어회로에서의 냉각 제어 또는 발열 제어에 따라 냉각하거나 발열하여 상기 온도유지블록의 내부 온도를 특정 온도가 되도록 해 주는 것을 특징으로 한다.In one embodiment, the thermoelectric element is cooled or heated according to cooling control or heat generation control in the control circuit so that the internal temperature of the temperature holding block becomes a specific temperature.

일 실시 예에서, 상기 온도유지블록은, 상기 열전소자를 이용한 냉각 또는 발열 공간을 형성시켜 주는 것을 특징으로 한다.In one embodiment, the temperature holding block forms a cooling or heat generating space using the thermoelectric element.

일 실시 예에서, 상기 온도유지블록은, 상기 단열재에 의해 주변온도와 단열시켜 줌과 동시에, 상기 열전소자에 전원을 공급해서 상기 열전소자가 냉각 또는 발열하여 내부 온도를 낮추거나 높여 주는 냉각 또는 발열 공간을 형성시켜 주는 것을 특징으로 한다.In one embodiment, the temperature holding block may heat or cool the ambient temperature by the heat insulating material, and may be cooled or heated by supplying power to the thermoelectric element to cool or heat the thermoelectric element to lower or raise the internal temperature Thereby forming a space.

일 실시 예에서, 상기 온도유지블록은, 냉각장치로 냉각하여 내부 온도를 주변온도보다 낮은 특정 온도로 유지시켜 주는 단열 공간을 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is characterized by forming a heat insulating space which is cooled by a cooling device and maintains the internal temperature at a specific temperature lower than the ambient temperature.

일 실시 예에서, 상기 온도유지블록은, 히터로 발열하여 내부 온도를 주변온도보다 높은 특정 온도로 유지시켜 주는 단열 공간을 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is characterized by forming a heat insulating space which generates heat by the heater and maintains the internal temperature at a specific temperature higher than the ambient temperature.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 부가적 기능인 고속신호 생성이나, 채널 확장이나, 불량정보 처리를 제공하기 위한 부가회로를 더 구비하는 것을 특징으로 한다.In one embodiment, the temperature holding block further includes an additional circuit for providing high-speed signal generation, channel expansion, or bad information processing, which is an additional function of the semiconductor device interface board.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 설치 영역의 전면과 후면을 밀폐시켜 주도록 상기 단열재를 형성하며, 전면에 상기 부가회로를 형성하고 상기 부가회로 위에 상기 온도제어장치를 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is formed by forming the heat insulating material so as to seal the front and rear surfaces of the mounting area of the semiconductor device interface board, forming the additional circuit on the front surface and forming the temperature control device on the additional circuit .

일 실시 예에서, 상기 온도유지블록은, 상기 부가회로 및 상기 온도제어장치에 필요한 전원을 공급받기 위한 전원라인과 상기 부가회로의 송수신을 위한 신호라인을 남겨두고, 설치 영역의 테두리 부분에 복수 개의 관통공을 형성하며, 상기 단열재가 상기 관통공을 통해 설치 영역의 전면과 후면에 연결 설치되도록 하는 것을 특징으로 한다.In one embodiment, the temperature holding block may include a power supply line for receiving power required for the additional circuit and the temperature control device, and a signal line for transmitting / receiving the additional circuit, And the heat insulating material is connected to the front surface and the rear surface of the mounting area through the through hole.

일 실시 예에서, 상기 온도유지블록은, 설치 영역에 관통공을 형성시켜, 상기 관통공 내에 상기 단열재가 설치 영역의 전면과 후면으로 돌출되도록 설치하며, 상기 부가회로 및 상기 온도제어장치에 필요한 전원을 공급받기 위한 전원라인과 상기 부가회로의 송수신을 위한 신호라인이 상기 단열재를 관통하여 상기 부가회로에 연결 형성되는 것을 특징으로 한다.In one embodiment, the temperature holding block is provided with a through hole in the mounting region, and the heat insulating material is installed in the through hole so as to protrude from the front surface and the rear surface of the mounting region. And a signal line for transmitting and receiving the additional circuit is connected to the additional circuit through the heat insulating material.

일 실시 예에서, 상기 온도유지블록은, 반도체 디바이스 인터페이스 보드의 설치 영역의 전면을 밀폐시켜 주도록 상기 단열재를 형성하며, 상기 단열재 내부에 형성된 부가회로보드 위에 상기 부가회로를 형성하고 상기 부가회로 위에 상기 온도제어장치를 형성하는 것을 특징으로 한다.In one embodiment, the temperature holding block is formed by forming the heat insulating material so as to seal the front surface of the mounting area of the semiconductor device interface board, forming the additional circuit on the additional circuit board formed inside the heat insulating material, Thereby forming a temperature control device.

일 실시 예에서, 상기 온도유지블록은, 상기 부가회로 및 상기 온도제어장치에 필요한 전원을 공급받기 위한 전원커넥터 또는 상기 부가회로의 송수신을 위한 신호커넥터가 상기 단열재를 관통하여 상기 부가회로보드에 연결 형성되는 것을 특징으로 한다.In one embodiment, the temperature holding block includes: a power connector for receiving power required for the additional circuit and the temperature control device; or a signal connector for transmitting / receiving the additional circuit is connected to the additional circuit board through the heat insulating material Is formed.

본 발명의 효과로는, 고온 또는 저온에 노출되는 환경에서 자체온도제어(또는, 유지)영역을 형성시켜 각종 회로를 구비하도록 구현한 반도체 디바이스 인터페이스 보드를 제공함으로써, 별도의 외부장치 없이 기존 환경에서도 사용할 수 있으며, 고온에 노출되어 수명이 단축되는 것을 방지할 수 있으며, 낮은 온도환경의 경우에도 반대로 구성할 수 있으며, 부가 회로로 고속신호를 생성하거나, 채널을 확장하거나, 불량정보를 처리할 수도 있다는 것이다.According to the effects of the present invention, it is possible to provide a semiconductor device interface board in which a self-temperature control (or holding) region is formed in an environment exposed to a high temperature or a low temperature to provide various circuits, It can be used to prevent shortening of life due to exposure to high temperature. It can also be configured in reverse for low temperature environment. It can also be used to generate high-speed signals, expand channels, It is.

도 1 및 도 2는 본 발명의 실시 예에 따른 반도체 디바이스 인터페이스 보드를 설명하는 도면이다.
도 3은 도 1에 있는 온도유지블록을 설명하는 도면이다.
도 4는 도 2에 있는 온도유지블록의 설치를 제1예로 설명하는 도면이다.
도 5는 도 2에 있는 온도유지블록의 설치를 제2예로 설명하는 도면이다.1 and 2 are views illustrating a semiconductor device interface board according to an embodiment of the present invention.
Fig. 3 is a view for explaining the temperature holding block in Fig. 1. Fig.
Fig. 4 is a view for explaining the installation of the temperature holding block shown in Fig. 2 as a first example.
Fig. 5 is a view for explaining the installation of the temperature holding block shown in Fig. 2 as a second example.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. However, the description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas. Also, the purpose or effect of the present invention should not be construed as limiting the scope of the present invention, since it does not mean that a specific embodiment should include all or only such effect.

본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.The meaning of the terms described in the present invention should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.The terms "first "," second ", and the like are intended to distinguish one element from another, and the scope of the right should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. It is to be understood that when an element is referred to as being "connected" to another element, it may be directly connected to the other element, but there may be other elements in between. On the other hand, when an element is referred to as being "directly connected" to another element, it should be understood that there are no other elements in between. On the other hand, other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the singular " include "or" have "are to be construed as including a stated feature, number, step, operation, component, It is to be understood that the combination is intended to specify that it does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used predefined terms should be interpreted to be consistent with the meanings in the context of the related art and can not be interpreted as having ideal or overly formal meaning unless explicitly defined in the present invention.

이제 본 발명의 실시 예에 따른 반도체 디바이스 인터페이스 보드에 대하여 도면을 참고로 하여 상세하게 설명한다.A semiconductor device interface board according to an embodiment of the present invention will now be described in detail with reference to the drawings.

도 1 및 도 2는 본 발명의 실시 예에 따른 반도체 디바이스 인터페이스 보드를 설명하는 도면이며, 도 3은 도 1에 있는 온도유지블록을 설명하는 도면이며, 도 4는 도 2에 있는 온도유지블록의 설치를 제1예로 설명하는 도면이며, 도 5는 도 2에 있는 온도유지블록의 설치를 제2예로 설명하는 도면이다.1 and 2 are views for explaining a semiconductor device interface board according to an embodiment of the present invention. FIG. 3 is a view for explaining a temperature holding block in FIG. 1, and FIG. 4 is a cross- Fig. 5 is a view for explaining the installation of the temperature holding block shown in Fig. 2 as a second example. Fig.

도 1 내지 도 5를 참조하면, 반도체 디바이스 인터페이스 보드(100)는, 고온 또는 저온 챔버(200)(예를 들어, -40 ~ 125도의 환경) 내에서 복수 개의 피검사체(device under test; DUT)(110)를 실장하고 있는 번인 보드 또는 디바이스 인터페이스 보드(100)에 있어서, 일부 영역에 형성되어, 자체적으로 내부의 온도를 유지(또는, 제어)시켜 주기 위한 온도유지블록(120)을 포함한다.1 to 5, a semiconductor device interface board 100 includes a plurality of device under test (DUT) devices in a high or low temperature chamber 200 (e.g., an environment of -40 to 125 degrees) And a temperature holding block 120 formed in a part of the burn-in board or the device interface board 100 on which the burn-in board 110 is mounted to maintain (or control) the internal temperature of the burn-in board or the device interface board 100 itself.

온도유지블록(120)은, 반도체 디바이스 인터페이스 보드(100)의 상측 영역, 하측 영역, 중앙 영역 중 하나 또는 그 이상의 영역(이하, '설치 영역'이라고 함)에 하나 또는 그 이상의 개수로 형성되어, 내부의 온도를 특정 온도(예를 들어, 0 ~ 85도)로 유지(또는, 제어)시켜 준다.The temperature holding block 120 may be formed in one or more regions in one or more regions (hereinafter, referred to as 'mounting regions') of an upper region, a lower region, and a central region of the semiconductor device interface board 100, (Or control) the internal temperature to a specific temperature (for example, 0 to 85 degrees).

일 실시 예에서, 온도유지블록(120)은, 도 1에 도시된 바와 같이 반도체 디바이스 인터페이스 보드(100)의 상측 영역과 하측 영역에 각각 형성할 수 있으며, 또는 도 2에 도시된 바와 같이 반도체 디바이스 인터페이스 보드(100)의 중앙 영역에 형성할 수도 있다.In one embodiment, the temperature holding block 120 may be formed in the upper and lower regions of the semiconductor device interface board 100, respectively, as shown in FIG. 1, Or may be formed in the central area of the interface board 100. [

일 실시 예에서, 온도유지블록(120)은, 외부면을 단열재(121)로 형성시켜 외부와의 밀폐를 통해 주변온도를 차단해 줄 수 있다.In one embodiment, the temperature maintaining block 120 may be formed with an outer surface 121 as an outer surface to block the ambient temperature through sealing with the outside.

일 실시 예에서, 온도유지블록(120)은, 도 3에 도시된 바와 같이, 온도유지블록(120)의 내부에 형성되는 온도제어장치(122)를 더 포함할 수 있다.In one embodiment, the temperature holding block 120 may further include a temperature control device 122 formed within the temperature holding block 120, as shown in FIG.

온도제어장치(122)는, 온도유지블록(120)의 내부 온도를 특정 온도(예를 들어, 0 ~ 85도)가 되도록 제어해 준다.The temperature control device 122 controls the internal temperature of the temperature holding block 120 to be a specific temperature (for example, 0 to 85 degrees).

일 실시 예에서, 온도제어장치(122)는, 도 3에 도시된 바와 같이, 온도감지회로(1221), 제어회로(1222), 열전소자(1223)를 포함할 수 있다.In one embodiment, the temperature control device 122 may include a temperature sensing circuit 1221, a control circuit 1222, and a thermoelectric element 1223, as shown in FIG.

온도감지회로(1221)는, 온도유지블록(120)의 내부 온도를 감지하여 해당 감지된 내부 온도를 제어회로(1222)로 전달해 준다.The temperature sensing circuit 1221 senses the internal temperature of the temperature holding block 120 and transmits the sensed internal temperature to the control circuit 1222.

제어회로(1222)는, 온도유지블록(120)의 내부 온도를 유지해야 할 특정 온도(예를 들어, 0 ~ 85도)를 기 설정해 두며, 온도감지회로(1221)로부터 전달되는 내부 온도와 기 설정해 둔 특정 온도를 비교해서 열전소자(1223)에 대해 냉각 제어 또는 발열 제어를 수행해 준다.The control circuit 1222 sets a predetermined temperature (for example, 0 to 85 degrees) at which the internal temperature of the temperature holding block 120 is to be maintained, And compares the set specific temperature to perform the cooling control or the heat generation control on the thermoelectric element 1223.

열전소자(1223)는, 제어회로(1222)에서 수행되는 냉각 제어 또는 발열 제어에 따라 냉각하거나 발열하여 온도유지블록(120)의 내부 온도를 특정 온도(예를 들어, 0 ~ 85도)가 되도록 해 준다.The thermoelectric element 1223 is cooled or heated according to the cooling control or the heat generation control performed by the control circuit 1222 so that the internal temperature of the temperature holding block 120 becomes a specific temperature (for example, 0 to 85 degrees) Do it.

일 실시 예에서, 온도유지블록(120)은, 도 3에 도시된 바와 같은 열전소자(1223)를 이용한 냉각 또는 발열 공간을 형성시켜 줄 수 있다.In one embodiment, the temperature holding block 120 may provide a cooling or heating space using the thermoelectric elements 1223 as shown in FIG.

일 실시 예에서, 온도유지블록(120)은, 단열재(121)에 의해 주변온도와 단열시켜 줌과 동시에, 도 3에 도시된 바와 같은 열전소자(1223)에 전원을 공급하여 열전소자(1223)가 냉각 또는 발열하여 내부 온도를 낮추거나 높여 주는 냉각 또는 발열 공간을 형성시켜 줌으로써, 열전소자(1223)의 경우에 전원 공급만으로 구현할 수 있으므로, 별도의 외부장치 없이 기존 환경에서 사용할 수 있다.In one embodiment, the temperature holding block 120 insulates the ambient temperature from the ambient temperature by the heat insulating material 121, and simultaneously supplies power to the thermoelectric element 1223 as shown in FIG. 3 to form the thermoelectric element 1223, The cooling or heating space for lowering or raising the internal temperature is formed by cooling or generating heat, so that the thermoelectric element 1223 can be implemented only by supplying power, so that it can be used in an existing environment without a separate external device.

일 실시 예에서, 온도유지블록(120)은, 열전소자(1223) 등과 같은 냉각장치로 냉각하여 주변온도보다 낮은 내부 온도(즉, 특정 온도)를 유지시켜 주는 단열 공간으로 형성되어, 단열 공간 내에 반도체 디바이스 인터페이스 보드(100)의 부가적 기능(예를 들어, 고속신호 생성, 채널 확장, 불량정보 처리 등)에 필요한 각종 회로를 구비하도록 할 수 있다.In one embodiment, the temperature holding block 120 is formed as a heat insulating space that is cooled by a cooling device such as a thermoelectric element 1223 and maintains an internal temperature (i.e., a specific temperature) lower than the ambient temperature, Various circuits necessary for the additional functions (for example, high-speed signal generation, channel expansion, defect information processing, etc.) of the semiconductor device interface board 100 can be provided.

일 실시 예에서, 온도유지블록(120)은, 낮은 온도에서 검사하는 콜드 테스트(Cold Test)의 경우, 반대로 열전소자(1223) 등과 같은 히터로 발열하여 주변온도보다 높은 내부 온도(즉, 특정 온도)로 유지시켜 주는 단열 공간으로 형성되어, 단열 공간 내에 각종 회로를 구비하도록 할 수도 있다.In one embodiment, the temperature holding block 120 generates heat with a heater such as a thermoelectric element 1223 in the case of a cold test to inspect at a low temperature, ), So that various circuits can be provided in the heat insulating space.

일 실시 예에서, 온도유지블록(120)은, 내부에, 도 3에 도시된 바와 같이, 부가회로(123)를 더 포함할 수 있다.In one embodiment, the temperature holding block 120 may further include an additional circuit 123, as shown in FIG. 3, therein.

부가회로(123)는, 반도체 디바이스 인터페이스 보드(100)의 부가적 기능(예를 들어, 고속신호 생성, 채널 확장, 불량정보 처리 등)을 제공해 준다.The additional circuit 123 provides additional functions (for example, high-speed signal generation, channel expansion, defect information processing, etc.) of the semiconductor device interface board 100.

일 실시 예에서, 온도유지블록(120)은, 도 4에 도시된 바와 같이, 반도체 디바이스 인터페이스 보드(100)에 설치되는 상측 영역, 하측 영역, 중앙 영역 중 하나 또는 그 이상의 설치 영역의 전면과 후면을 밀폐시켜 주도록 단열재(121)를 형성할 수 있으며, 전면에 부가회로(123)를 형성시켜 주고 형성된 부가회로(123) 위에 온도제어장치(122)를 형성시켜 줄 수 있다.In one embodiment, the temperature holding block 120 may be mounted on the front and back surfaces of one or more of the upper, lower, and central regions of the semiconductor device interface board 100, And the temperature control device 122 may be formed on the additional circuit 123 formed by providing the additional circuit 123 on the front surface.

일 실시 예에서, 온도유지블록(120)은, 도 4에 도시된 바와 같이, 부가회로(123)(및 온도제어장치(122))에 필요한 전원을 공급받기 위한 전원라인(102)(커넥터와 연결됨)과 부가회로(123)의 송수신을 위한 신호라인(103)(커넥터 또는 피검사체와 연결됨)을 제외하고(즉, 남겨두고), 반도체 디바이스 인터페이스 보드(100)의 설치 영역의 테두리 부분에 복수 개의 관통공(101)을 형성하여, 단열재(121)가 해당 관통공(101)을 통해 설치 영역의 전면과 후면에 연결 설치되도록 함으로써, 단열재(121)에 의해서 외부에서 부가회로(123) 측으로 유입(또는, 전달)되는 열을 최대한으로 차단할 수 있으며, 또한 온도제어장치(122)에 의해 단열재(121) 내부의 온도를 특정 온도(예를 들어, 0 ~ 85도)가 되도록 제어하여 부가회로(123)가 고온 또는 극저온에 노출되지 않도록 할 수 있다.In one embodiment, the temperature holding block 120 is connected to a power supply line 102 (such as a connector and a power supply) for receiving the necessary power for the additional circuit 123 (and the temperature control device 122) And a signal line 103 (connected to a connector or an object to be inspected) for transmission and reception of the additional circuit 123 is connected to the semiconductor device interface board 100, The heat insulating material 121 is connected to the front surface and the rear surface of the mounting area through the through hole 101 and the heat insulating material 121 is introduced into the side of the additional circuit 123 from the outside by the heat insulating material 121 (For example, 0 to 85 degrees) by controlling the temperature of the heat insulating material 121 by the temperature control device 122, 123 can be prevented from being exposed to a high temperature or a cryogenic temperature.

일 실시 예에서, 온도유지블록(120)은, 다르게는, 설치 영역에 관통공(설명의 편의상으로 도면에는 도시하지 않음)을 형성시켜, 해당 관통공 내에 단열재(121)가 설치 영역의 전면과 후면으로 돌출되도록 설치하되, 부가회로(123)(및 온도제어장치(122))에 필요한 전원을 공급받기 위한 전원라인(커넥터와 연결됨)과 부가회로(123)의 송수신을 위한 신호라인(커넥터 또는 피검사체와 연결됨)이 단열재(121)를 관통하여 부가회로(123)에 연결 형성함으로써, 단열재(121)에 의해서 외부에서 부가회로(123) 측으로 유입(또는, 전달)되는 열을 보다 효율적으로 차단할 수 있다.In one embodiment, the temperature holding block 120 may alternatively be provided with a through hole (not shown in the drawings for convenience of description) in the mounting area, and a heat insulating material 121 is provided in the through hole, A signal line (connector or connector) for transmitting / receiving the additional circuit 123 and a power line (connected to the connector) for receiving the necessary power to the additional circuit 123 (and the temperature control device 122) Is connected to the additional circuit 123 through the heat insulating material 121 so as to more effectively block the heat flowing from the outside to the side of the additional circuit 123 by the heat insulating material 121 .

일 실시 예에서, 온도유지블록(120)은, 도 5에 도시된 바와 같이, 반도체 디바이스 인터페이스 보드(100)에 설치되는 상측 영역, 하측 영역, 중앙 영역 중 하나 또는 그 이상의 설치 영역의 전면을 밀폐시켜 주도록 단열재(121)를 형성할 수 있으며, 단열재(121) 내부에 부가회로보드(124)를 형성시켜 주고, 부가회로보드(124) 위에 부가회로(123)를 형성시켜 주고, 형성된 부가회로(123) 위에 온도제어장치(122)를 형성시켜 주며, 부가회로(123)(및 온도제어장치(122))에 필요한 전원을 공급받기 위한 전원커넥터(125)(커넥터와 연결됨) 또는 부가회로(123)의 송수신을 위한 신호커넥터(126)(커넥터 또는 피검사체와 연결됨)가 단열재(121)를 관통하여 부가회로보드(124)에 연결 형성함으로써, 단열재(121)에 의해서 외부에서 부가회로보드(124) 측으로 유입(또는, 전달)되는 열을 보다 효율적으로 차단할 수 있다. 또한, 온도제어장치(122)에 의해 단열재(121) 내부의 온도를 특정 온도(예를 들어, 0 ~ 85도)가 되도록 제어하여 부가회로(123)가 고온 또는 극저온에 노출되지 않도록 할 수 있다.In one embodiment, the temperature holding block 120 is configured to seal the front surface of one or more of the upper, lower, and central areas of the semiconductor device interface board 100, as shown in FIG. 5, The additional circuit board 124 is formed inside the heat insulating material 121 and the additional circuit 123 is formed on the additional circuit board 124 and the additional circuit 123 is formed on the additional circuit board 124 And a power supply connector 125 (connected to the connector) or an additional circuit 123 (or a power supply connector) for supplying the necessary power to the additional circuit 123 (and the temperature control device 122) The signal connector 126 (connected to the connector or the object to be inspected) for connecting / disconnecting the auxiliary circuit board 124 is connected to the additional circuit board 124 through the heat insulating material 121, (Or transmitted) to the side It can be blocked effectively. The temperature control device 122 controls the temperature inside the heat insulating material 121 to be a specific temperature (for example, 0 to 85 degrees) so that the additional circuit 123 is not exposed to high temperature or extremely low temperature .

상술한 바와 같은 구성을 가진 반도체 디바이스 인터페이스 보드(100)는, 고온 또는 저온에 노출되는 환경에서 자체온도제어(또는, 유지)영역인 온도유지블록(120)을 형성시켜 각종 회로를 구비하도록 구현함으로써, 별도의 외부장치 없이 기존 환경에서도 사용할 수 있으며, 고온에 노출되어 수명이 단축되는 것을 방지할 수 있으며, 낮은 온도환경의 경우에도 반대로 구성할 수 있으며, 부가 회로로 고속신호를 생성하거나, 채널을 확장하거나, 불량정보를 처리할 수도 있다. 이에, 본 발명의 실시 예에 따른 온도유지블록(120)에 의하면, 번-인 보드뿐만 아니라 다른 디바이스 인터페이스 보드의 경우에도 적용할 수 있다.The semiconductor device interface board 100 having the above-described configuration may be realized by forming a temperature holding block 120, which is a self temperature control (or holding) region in an environment exposed to high temperature or low temperature, , It can be used in existing environment without any external device, can be prevented from being shortened due to exposure to high temperature, can be configured in the opposite case even in a low temperature environment, and can generate high- Expand, or process bad information. Therefore, according to the temperature holding block 120 according to the embodiment of the present invention, not only the burn-in board but also other device interface boards can be applied.

이상, 본 발명의 실시 예는 상술한 장치 및/또는 운용방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.As described above, the embodiment of the present invention is not limited to the above-described apparatus and / or method, but may be implemented by a program for realizing a function corresponding to the configuration of the embodiment of the present invention and a recording medium on which the program is recorded And the present invention can be easily implemented by those skilled in the art from the description of the embodiments described above. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

100: 반도체 디바이스 인터페이스 보드
101: 관통공
102: 전원라인
103: 신호라인
110: 피검사체
120: 온도유지블록
121: 단열재
122: 온도제어장치
1221: 온도감지회로
1222: 제어회로
1223: 열전소자
123: 부가회로
124: 부가회로보드
125: 전원커넥터
126: 신호커넥터
200: 챔버100: Semiconductor device interface board
101: Through hole
102: power line
103: Signal line
110: Subject
120: temperature holding block
121: Insulation
122: Temperature control device
1221: Temperature sensing circuit
1222: Control circuit
1223: Thermoelectric element
123: additional circuit
124: additional circuit board
125: Power connector
126: Signal connector
200: chamber

Claims (5)

피시험 디바이스 테스트를 수행하는 반도체 디바이스 인터페이스 보드에 있어서, 자체적으로 내부의 온도를 유지 또는 제어시켜 주기 위한 온도유지블록을 일부 영역에 형성하되;
상기 온도유지블록은, 상기 반도체 디바이스 인터페이스 보드의 상측 영역, 하측 영역, 중앙 영역 중 하나 또는 그 이상의 설치 영역에 하나 또는 그 이상의 개수로 형성되며; 상기 반도체 디바이스 인터페이스 보드의 부가적 기능을 제공하기 위한 부가회로를 내부에 구비하는 것을 특징으로 하는 반도체 디바이스 인터페이스 보드.
1. A semiconductor device interface board for performing a test device test, comprising: a temperature-retaining block for maintaining or controlling the internal temperature of the semiconductor device;
Wherein the temperature holding block is formed in one or more of the upper region, the lower region, and the central region of the semiconductor device interface board in one or more mounting regions; And an additional circuit for providing an additional function of the semiconductor device interface board is provided inside the semiconductor device interface board.
삭제delete 제1항에 있어서, 상기 온도유지블록은,
외부면에 형성되어 외부와 밀폐시켜 주변온도를 차단하기 위한 단열재를 구비하는 것을 특징으로 하는 반도체 디바이스 인터페이스 보드.
2. The apparatus of claim 1, wherein the temperature-
And a heat insulating material formed on an outer surface of the insulating substrate to seal off the ambient temperature.
제3항에 있어서, 상기 온도유지블록은,
내부에 형성되어 내부의 온도를 특정 온도가 되도록 제어하기 위한 온도제어장치를 더 구비하는 것을 특징으로 하는 반도체 디바이스 인터페이스 보드.
4. The apparatus of claim 3, wherein the temperature-
Further comprising a temperature control device formed inside the semiconductor device to control the internal temperature to a specific temperature.
제4항에 있어서, 상기 온도제어장치는,
상기 온도유지블록의 내부 온도를 감지하기 위한 온도감지회로;
상기 온도감지회로에서 감지한 내부 온도와 기 설정해 둔 특정 온도를 비교해서 냉각 제어 또는 발열 제어를 수행하기 위한 제어회로; 및
상기 제어회로에서의 냉각 제어 또는 발열 제어에 따라 냉각하거나 발열하기 위한 열전소자를 포함하는 것을 특징으로 하는 반도체 디바이스 인터페이스 보드.5. The temperature control apparatus according to claim 4,
A temperature sensing circuit for sensing an internal temperature of the temperature maintaining block;
A control circuit for performing a cooling control or a heat generation control by comparing an internal temperature sensed by the temperature sensing circuit with a preset specific temperature; And
And a thermoelectric element for cooling or generating heat in accordance with cooling control or heat generation control in said control circuit.
KR1020180083549A 2018-07-18 2018-07-18 Semiconductor device interface board KR101924789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180083549A KR101924789B1 (en) 2018-07-18 2018-07-18 Semiconductor device interface board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180083549A KR101924789B1 (en) 2018-07-18 2018-07-18 Semiconductor device interface board

Publications (1)

Publication Number Publication Date
KR101924789B1 true KR101924789B1 (en) 2018-12-05

Family

ID=64743705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180083549A KR101924789B1 (en) 2018-07-18 2018-07-18 Semiconductor device interface board

Country Status (1)

Country Link
KR (1) KR101924789B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111289877A (en) * 2020-03-03 2020-06-16 武汉精鸿电子技术有限公司 Aging test equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022135A (en) * 2001-07-09 2003-01-24 Fujitsu Ltd Temperature controller, temperature control method and device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022135A (en) * 2001-07-09 2003-01-24 Fujitsu Ltd Temperature controller, temperature control method and device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111289877A (en) * 2020-03-03 2020-06-16 武汉精鸿电子技术有限公司 Aging test equipment
CN111289877B (en) * 2020-03-03 2022-07-19 武汉精鸿电子技术有限公司 Aging test equipment

Similar Documents

Publication Publication Date Title
US7565259B2 (en) System and method for reducing temperature variation during burn in
US9255964B2 (en) Electronic apparatus having IC temperature control
CN102236071B (en) Test apparatus and connection device
US20100040107A1 (en) Testing device and testing method of semiconductor devices
US7161368B2 (en) Semiconductor component with internal heating
US9275187B2 (en) Programmable test chip, system and method for characterization of integrated circuit fabrication processes
US7701238B2 (en) Active thermal control using a burn-in socket heating element
US20080302783A1 (en) Actively controlled embedded burn-in board thermal heaters
US20020118032A1 (en) Heating apparatus containing an array of surface mount components for DUT performance testing
US20110121848A1 (en) Probe wafer, probe device, and testing system
US20140253157A1 (en) Test system with localized heating and method of manufacture thereof
KR101924789B1 (en) Semiconductor device interface board
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
US7170310B2 (en) System and method using locally heated island for integrated circuit testing
US7595652B2 (en) System and method for reducing heat dissipation during burn-in
US6577146B2 (en) Method of burning in an integrated circuit chip package
CN105938805A (en) Test board unit and apparatus for testing a semiconductor chip including the same
JP2008170179A (en) Autohandler
KR20120042594A (en) Burn-in device, burn-in system, method of controlling burn-in device, and method of controlling burn-in system
KR100816796B1 (en) Semiconductor device test system
JP2019169549A (en) Cooling system of prober
KR20210141027A (en) Semiconductor real operation verification system under heating and cooling condition
KR200221222Y1 (en) Test apparatus for semiconductor memory use of heater
US7282938B2 (en) Testing apparatus and method for providing temperature stress to electronic component
US20230333027A1 (en) Inspection system and inspection method for semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant