JP2012088991A - Semiconductor memory and computer system - Google Patents

Semiconductor memory and computer system Download PDF

Info

Publication number
JP2012088991A
JP2012088991A JP2010236228A JP2010236228A JP2012088991A JP 2012088991 A JP2012088991 A JP 2012088991A JP 2010236228 A JP2010236228 A JP 2010236228A JP 2010236228 A JP2010236228 A JP 2010236228A JP 2012088991 A JP2012088991 A JP 2012088991A
Authority
JP
Japan
Prior art keywords
access
file
area
storage unit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010236228A
Other languages
Japanese (ja)
Other versions
JP5555128B2 (en
Inventor
Masayuki Imagawa
雅之 今川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2010236228A priority Critical patent/JP5555128B2/en
Publication of JP2012088991A publication Critical patent/JP2012088991A/en
Application granted granted Critical
Publication of JP5555128B2 publication Critical patent/JP5555128B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor memory which has high security.SOLUTION: A semiconductor memory 3 includes a storage section 12 in which contents are stored, and a control section 11 which controls access from a host device 2 to the storage section 12. The contents contain a first file which is stored in a first region of the storage section 12, a second file which is stored in a second region of the storage section 12 and is to be read after the first file in normal access, and a third file which is stored in a third region of the storage section 12 and is to be read after the second file in normal access. In the case where the order of access to the first region and the second region is normal, the control section 11 reads the third file from the storage section 12 in response to access to the third region but, in the case where the order of access to the first region and the second region is not normal, does not read the third file from the storage section 12 in response to access to the third region.

Description

本発明は、半導体記憶装置及びそれを備えたコンピュータシステムに関する。   The present invention relates to a semiconductor memory device and a computer system including the same.

半導体メモリが搭載されているメモリカードをホストコンピュータ等の外部機器に着脱自在に接続することによって、半導体メモリに記憶されているデータ等を外部機器が利用可能な情報処理装置が実用化されている。   An information processing apparatus in which data stored in a semiconductor memory can be used by an external device by detachably connecting a memory card on which the semiconductor memory is mounted to an external device such as a host computer has been put into practical use. .

この種のメモリカードの中には、半導体メモリに記憶されているデータ等が不正にコピーされることを防止すべく、特定のセキュリティ技術が搭載されているものである。例えば下記特許文献1には、暗号化されたデータが記憶された半導体メモリと、半導体メモリに特定の順序でアドレスが入力された場合に所定のキーデータを出力する検出部と、半導体メモリから読み出したデータを、上記キーデータを用いて復号するデータ変換部と、を備えた半導体記憶装置が開示されている。   In this type of memory card, a specific security technique is installed in order to prevent data stored in the semiconductor memory from being illegally copied. For example, in Patent Document 1 below, a semiconductor memory in which encrypted data is stored, a detection unit that outputs predetermined key data when addresses are input to the semiconductor memory in a specific order, and reading from the semiconductor memory A semiconductor memory device is disclosed that includes a data conversion unit that decrypts the data using the key data.

特開平9−106690号公報JP-A-9-106690

しかしながら、上記特許文献1に開示された半導体記憶装置では、大量のサンプルを解析することによって暗号が解読される可能性があり、しかも、外部機器からは半導体メモリの全領域に何の制約もなくアクセス可能である。そのため、一旦暗号が解読されると、半導体メモリに記憶されている全データが不正に復号されてしまうため、セキュリティ性が十分とはいえない。   However, in the semiconductor memory device disclosed in Patent Document 1, there is a possibility that the encryption may be decrypted by analyzing a large number of samples, and there is no restriction on the entire area of the semiconductor memory from the external device. Is accessible. For this reason, once the encryption is decrypted, all data stored in the semiconductor memory is illegally decrypted, so that the security is not sufficient.

本発明はかかる事情に鑑みて成されたものであり、高いセキュリティ性を有する半導体記憶装置及びそれを備えたコンピュータシステムを得ることを目的とするものである。   The present invention has been made in view of such circumstances, and an object of the present invention is to obtain a semiconductor storage device having high security and a computer system including the same.

本発明の第1の態様に係る半導体記憶装置は、コンテンツが記憶された記憶部と、外部機器から前記記憶部へのアクセスを制御する制御部と、を備え、前記コンテンツは、前記記憶部の第1領域に記憶された第1ファイルと、前記記憶部の第2領域に記憶され、正常なアクセスにおいて前記第1ファイルより後に読み出される第2ファイルと、前記記憶部の第3領域に記憶され、正常なアクセスにおいて前記第2ファイルより後に読み出される第3ファイルと、を含み、前記制御部は、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出し、前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さないことを特徴とするものである。   A semiconductor storage device according to a first aspect of the present invention includes a storage unit in which content is stored, and a control unit that controls access to the storage unit from an external device, and the content is stored in the storage unit. The first file stored in the first area, the second file stored in the second area of the storage unit and read after the first file in normal access, and stored in the third area of the storage unit A third file read after the second file in normal access, and the control unit, when the order of access to the first area and the second area is normal, In response to access to the three areas, the third file is read from the storage unit, and when the access order to the first area and the second area is not normal, the access to the third area is performed. The third file corresponds to Seth is characterized in that no read from the storage unit.

第1の態様に係る半導体記憶装置によれば、制御部は、第1領域及び第2領域へのアクセスの順序が正常でない場合には、第3領域へのアクセスに対応して第3ファイルを記憶部から読み出さない。従って、不正アクセスによって第3ファイルが記憶部から読み出されることを回避することができる。また、コンテンツに含まれるファイルはコンテンツ毎に異なるため、第3ファイルへのアクセスの鍵となる第1ファイル及び第2ファイルとして、コンテンツ毎に異なるファイルを設定することができる。これにより、不正アクセスを行う第三者は、あるコンテンツに関してファイルアクセス順序を割り出すことによってセキュリティを突破したとしても、そのファイルアクセス順序を用いて他のコンテンツのセキュリティを突破することはできない。従って、不正アクセスを行う第三者は、コンテンツ毎にファイルアクセス順序を割り出す必要があるため、その作業に長期間を要する。その結果、不正アクセスによって作製された違法コピー品が市場に出回る時期を遅らせることができるため、正規品を長期間保護することが可能となる。   According to the semiconductor memory device of the first aspect, the control unit stores the third file corresponding to the access to the third area when the order of access to the first area and the second area is not normal. Do not read from storage. Therefore, it is possible to avoid reading the third file from the storage unit due to unauthorized access. Further, since the files included in the content are different for each content, different files can be set for each content as the first file and the second file that are the key to access the third file. Thus, even if a third party who performs unauthorized access breaks security by determining the file access order for a certain content, the third party cannot break the security of other content using the file access order. Therefore, since a third party who performs unauthorized access needs to determine the file access order for each content, the work takes a long time. As a result, it is possible to delay the time when illegally copied products made by unauthorized access are put on the market, and it is possible to protect the genuine products for a long time.

本発明の第2の態様に係る半導体記憶装置は、第1の態様に係る半導体記憶装置において特に、前記制御部は、前記外部機器から前記半導体記憶装置に入力される読み出しアドレスを処理するアドレス処理部と、前記アドレス処理部から入力される読み出しアドレスに基づいて前記記憶部からファイルを読み出す読み出し制御部と、を有し、前記アドレス処理部は、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3ファイルを読み出すために前記外部機器から入力された読み出しアドレスを、前記第3領域を示す読み出しアドレスに変換して出力し、前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3ファイルを読み出すために前記外部機器から入力された読み出しアドレスを、前記第3領域とは異なる第4領域を示す読み出しアドレスに変換して出力することを特徴とするものである。   A semiconductor memory device according to a second aspect of the present invention is the semiconductor memory device according to the first aspect, in particular, the control unit processes an address address that is input from the external device to the semiconductor memory device. A read control unit that reads a file from the storage unit based on a read address input from the address processing unit, and the address processing unit accesses the first area and the second area. If the order is normal, the read address input from the external device to read the third file is converted into a read address indicating the third area, and the first area and the first area are output. If the order of access to the second area is not normal, the read address input from the external device to read the third file is read. And it is characterized in that for converting the read address indicating the different fourth region and the third region.

第2の態様に係る半導体記憶装置によれば、アドレス処理部は、第1領域及び第2領域へのアクセスの順序が正常でない場合には、第3ファイルを読み出すために外部機器から入力された読み出しアドレスを、第3領域とは異なる第4領域を示す読み出しアドレスに変換して出力する。これにより、不正アクセスによって第3ファイルが記憶部から読み出されることを確実に回避することが可能となる。しかも、アドレス処理部に対する特殊な命令コードを外部機器から半導体記憶装置に入力する必要がないため、不正アクセスを行う第三者は、外部機器と半導体記憶装置との間で授受される信号を解析しても、アドレス処理部の存在に気付かない。その結果、コンテンツのセキュリティが容易に突破されることを回避することが可能となる。   According to the semiconductor memory device of the second aspect, the address processing unit is input from an external device to read the third file when the order of access to the first area and the second area is not normal. The read address is converted into a read address indicating a fourth area different from the third area and output. As a result, it is possible to reliably avoid reading the third file from the storage unit due to unauthorized access. In addition, since there is no need to input special instruction codes for the address processing unit from the external device to the semiconductor memory device, a third party who performs unauthorized access analyzes the signals exchanged between the external device and the semiconductor memory device. However, I do not notice the existence of the address processing unit. As a result, it is possible to avoid the content security from being easily broken.

本発明の第3の態様に係る半導体記憶装置は、第1又は第2の態様に係る半導体記憶装置において特に、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第1領域へのアクセスから前記第2領域へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さないことを特徴とするものである。   The semiconductor memory device according to the third aspect of the present invention is the semiconductor memory device according to the first or second aspect, particularly when the order of access to the first area and the second area is normal. However, if the time interval from the access to the first area to the access to the second area is outside a predetermined range, the control unit responds to the access to the third area by The three files are not read from the storage unit.

第3の態様に係る半導体記憶装置によれば、第1領域及び第2領域へのアクセスの順序が正常である場合であっても、第1領域へのアクセスから第2領域へのアクセスまでの時間間隔が所定範囲外である場合には、制御部は、第3領域へのアクセスに対応して第3ファイルを記憶部から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、第1領域へのアクセスから第2領域へのアクセスまでの時間間隔が所定範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによって第3ファイルが記憶部から読み出されることを確実に回避することが可能となる。   According to the semiconductor memory device of the third aspect, even when the order of access to the first area and the second area is normal, the access from the access to the first area to the access to the second area is performed. When the time interval is outside the predetermined range, the control unit does not read the third file from the storage unit in response to the access to the third area. Therefore, even if the file access order is determined, an access whose time interval from the access to the first area to the access to the second area is outside the predetermined range can be identified as an unauthorized access. It is possible to reliably avoid reading the third file from the storage unit.

本発明の第4の態様に係る半導体記憶装置は、第1〜第3のいずれか一つの態様に係る半導体記憶装置において特に、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第2領域へのアクセスから前記第3領域へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さないことを特徴とするものである。   The semiconductor memory device according to the fourth aspect of the present invention is normal in the semiconductor memory device according to any one of the first to third aspects, and the order of access to the first area and the second area is normal. Even if there is a case, if the time interval from the access to the second area to the access to the third area is outside the predetermined range, the control unit responds to the access to the third area. Thus, the third file is not read from the storage unit.

第4の態様に係る半導体記憶装置によれば、第1領域及び第2領域へのアクセスの順序が正常である場合であっても、第2領域へのアクセスから第3領域へのアクセスまでの時間間隔が所定範囲外である場合には、制御部は、第3領域へのアクセスに対応して第3ファイルを記憶部から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、第2領域へのアクセスから第3領域へのアクセスまでの時間間隔が所定範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによって第3ファイルが記憶部から読み出されることを確実に回避することが可能となる。   According to the semiconductor memory device of the fourth aspect, even when the order of access to the first area and the second area is normal, from the access to the second area to the access to the third area. When the time interval is outside the predetermined range, the control unit does not read the third file from the storage unit in response to the access to the third area. Therefore, even if the file access order is determined, an access whose time interval from the access to the second area to the access to the third area is outside the predetermined range can be identified as an unauthorized access. It is possible to reliably avoid reading the third file from the storage unit.

本発明の第5の態様に係る半導体記憶装置は、第1〜第4のいずれか一つの態様に係る半導体記憶装置において特に、前記コンテンツは、前記第1ファイル乃至第3ファイルを含む第1ファイル群と、前記第1ファイル乃至第3ファイルを含み、正常なアクセスにおいて前記第1ファイル群より後に読み出される第2ファイル群と、を含み、前記第2ファイル群の読み出し動作に関して、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第1ファイル群へのアクセスから前記第2ファイル群へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さないことを特徴とするものである。   The semiconductor memory device according to a fifth aspect of the present invention is the semiconductor memory device according to any one of the first to fourth aspects, in particular, the content includes a first file including the first file to the third file. And a second file group that includes the first file to the third file and is read after the first file group in normal access, the read-out operation of the second file group with respect to the first area And even when the order of access to the second area is normal, the time interval from the access to the first file group to the access to the second file group is outside a predetermined range. The control unit does not read the third file from the storage unit in response to access to the third area.

第5の態様に係る半導体記憶装置によれば、第2ファイル群の読み出し動作に関して、第1領域及び第2領域へのアクセスの順序が正常である場合であっても、第1ファイル群へのアクセスから第2ファイル群へのアクセスまでの時間間隔が所定範囲外である場合には、制御部は、第3領域へのアクセスに対応して第3ファイルを記憶部から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、第1ファイル群へのアクセスから第2ファイル群へのアクセスまでの時間間隔が所定範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによって第3ファイルが記憶部から読み出されることを確実に回避することが可能となる。   According to the semiconductor memory device of the fifth aspect, with respect to the read operation of the second file group, even if the order of access to the first area and the second area is normal, When the time interval from the access to the access to the second file group is outside the predetermined range, the control unit does not read the third file from the storage unit in response to the access to the third area. Therefore, even if the file access order is determined, an access whose time interval from the access to the first file group to the access to the second file group is outside the predetermined range can be identified as an unauthorized access. It is possible to reliably avoid reading the third file from the storage unit by access.

本発明の第6の態様に係る半導体記憶装置は、第2〜第5のいずれか一つの態様に係る半導体記憶装置において特に、前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、前記アドレス処理部内に記憶されていることを特徴とするものである。   The semiconductor memory device according to the sixth aspect of the present invention is the semiconductor memory device according to any one of the second to fifth aspects, particularly in the order of normal access to the first area and the second area. The indicated information is stored in the address processing unit.

第6の態様に係る半導体記憶装置によれば、第1領域及び第2領域への正常なアクセスの順序を示す情報(正常アクセス順序情報)は、アドレス処理部内に記憶されている。従って、不正アクセスを行う第三者によって記憶部の記憶内容が解析された場合であっても、正常アクセス順序情報は記憶部には記憶されていないため、正常アクセス順序情報を保護することが可能となる。   According to the semiconductor memory device of the sixth aspect, information indicating the order of normal access to the first area and the second area (normal access order information) is stored in the address processing unit. Therefore, even when the storage contents of the storage unit are analyzed by a third party who performs unauthorized access, the normal access order information is not stored in the storage unit, so that the normal access order information can be protected. It becomes.

本発明の第7の態様に係る半導体記憶装置は、第2〜第5のいずれか一つの態様に係る半導体記憶装置において特に、前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、前記記憶部内において、前記コンテンツが記憶されている領域とはアクセス方法が異なる領域内に記憶されていることを特徴とするものである。   The semiconductor memory device according to the seventh aspect of the present invention is the semiconductor memory device according to any one of the second to fifth aspects, particularly in the order of normal access to the first area and the second area. The information to be shown is stored in an area having a different access method from the area in which the content is stored in the storage unit.

第7の態様に係る半導体記憶装置によれば、第1領域及び第2領域への正常なアクセスの順序を示す情報(正常アクセス順序情報)は、記憶部内において、コンテンツが記憶されている領域(コンテンツ記憶領域)とはアクセス方法が異なる領域内に記憶されている。従って、不正アクセスを行う第三者によってコンテンツ記憶領域の記憶内容が解析された場合であっても、正常アクセス順序情報はコンテンツ記憶領域には記憶されていないため、正常アクセス順序情報を保護することが可能となる。   According to the semiconductor memory device of the seventh aspect, the information indicating the order of normal access to the first area and the second area (normal access order information) is an area in which content is stored in the storage unit ( The content storage area) is stored in an area having a different access method. Therefore, even when the storage contents of the content storage area are analyzed by a third party who performs unauthorized access, the normal access order information is not stored in the content storage area, so that the normal access order information is protected. Is possible.

本発明の第8の態様に係る半導体記憶装置は、第2〜第7のいずれか一つの態様に係る半導体記憶装置において特に、前記第4領域には、前記第3ファイルで表される対象物とは異なる対象物を表す第4ファイルが記憶されていることを特徴とするものである。   The semiconductor memory device according to the eighth aspect of the present invention is the semiconductor memory device according to any one of the second to seventh aspects, in particular, the object represented by the third file in the fourth region. A fourth file representing an object different from the above is stored.

第8の態様に係る半導体記憶装置によれば、第4領域には、第3ファイルで表される対象物とは異なる対象物を表す第4ファイルが記憶されている。例えば、第3ファイルが飛行機の画像データである場合に、第4ファイルを船の画像データとする。これにより、不正アクセスによって違法にコピーされたプログラムを実行した場合には、船が空を飛ぶという奇妙な映像が再生されることとなり、そのプログラムが違法コピー品であることをユーザに気付かせることができる。また、不正アクセスに対して記憶部からのデータの読み出しを停止する措置を行う場合と比較すると、不正アクセスを行う第三者はコピーに失敗したことを気付きにくい。従って、解析のやり直しを開始する時期を遅らせることができるため、正規品を長期間保護することが可能となる。   According to the semiconductor memory device of the eighth aspect, the fourth file representing the object different from the object represented by the third file is stored in the fourth area. For example, when the third file is airplane image data, the fourth file is set as ship image data. As a result, when a program illegally copied due to unauthorized access is executed, a strange image of the ship flying in the sky will be played, and the user will be aware that the program is an illegal copy. Can do. Further, as compared with the case where measures are taken to stop reading data from the storage unit for unauthorized access, a third party who performs unauthorized access is less likely to notice that the copy has failed. Therefore, since the time to start re-analysis can be delayed, the genuine product can be protected for a long time.

本発明の第9の態様に係る半導体記憶装置は、第1〜第8のいずれか一つの態様に係る半導体記憶装置において特に、前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、コンテンツ別に設定されることを特徴とするものである。   The semiconductor memory device according to the ninth aspect of the present invention is the semiconductor memory device according to any one of the first to eighth aspects, particularly in the order of normal access to the first area and the second area. The information to be shown is set for each content.

第9の態様に係る半導体記憶装置によれば、第1領域及び第2領域への正常なアクセスの順序を示す情報は、コンテンツ別に設定される。従って、不正アクセスを行う第三者は、第1領域及び第2領域への正常なアクセス順序をコンテンツ別に割り出す必要がある。その結果、不正アクセスによって作製された違法コピー品が市場に出回る時期を遅らせることができるため、正規品を長期間保護することが可能となる。   According to the semiconductor memory device of the ninth aspect, the information indicating the order of normal access to the first area and the second area is set for each content. Therefore, a third party who performs unauthorized access needs to determine the normal access order to the first area and the second area for each content. As a result, it is possible to delay the time when illegally copied products made by unauthorized access are put on the market, and it is possible to protect the genuine products for a long time.

本発明の第10の態様に係る半導体記憶装置は、第9の態様に係る半導体記憶装置において特に、前記第1ファイル及び前記第2ファイルとしては、前記コンテンツに含まれる複数のファイルのうち、前記コンテンツを正常に再生する際の前記記憶部からの読み出し順序が確定しているファイルが設定されることを特徴とするものである。   The semiconductor memory device according to a tenth aspect of the present invention is the semiconductor memory device according to the ninth aspect, in particular, as the first file and the second file, among the plurality of files included in the content, A file in which the order of reading from the storage unit when content is normally reproduced is set is set.

第10の態様に係る半導体記憶装置によれば、コンテンツを正常に再生する際の記憶部からの読み出し順序が確定しているファイルが、第1ファイル及び第2ファイルとして設定される。従って、規定のアクセス順序によって第1ファイル及び第2ファイルへのアクセスが行われた場合には、そのアクセス順序は正常なアクセス順序であると確実に判定することが可能となる。   According to the semiconductor memory device of the tenth aspect, the files in which the reading order from the storage unit when the content is normally reproduced are set as the first file and the second file. Therefore, when the first file and the second file are accessed in the prescribed access order, it is possible to reliably determine that the access order is a normal access order.

本発明の第11の態様に係るコンピュータシステムは、ホスト機器と、前記ホスト機器に外部接続可能な半導体記憶装置と、を備え、前記半導体記憶装置は、コンテンツが記憶された記憶部と、外部機器から前記記憶部へのアクセスを制御する制御部と、を有し、前記コンテンツは、前記記憶部の第1領域に記憶された第1ファイルと、前記記憶部の第2領域に記憶され、正常なアクセスにおいて前記第1ファイルより後に読み出される第2ファイルと、前記記憶部の第3領域に記憶され、正常なアクセスにおいて前記第2ファイルより後に読み出される第3ファイルと、を含み、前記制御部は、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出し、前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さないことを特徴とするものである。   A computer system according to an eleventh aspect of the present invention includes a host device and a semiconductor storage device that can be externally connected to the host device. The semiconductor storage device includes a storage unit that stores content, and an external device. A control unit that controls access to the storage unit from the content, and the content is stored in a first file stored in the first area of the storage unit and a second area of the storage unit, and is normal A second file that is read after the first file in a correct access, and a third file that is stored in the third area of the storage unit and is read after the second file in a normal access, the control unit If the order of access to the first area and the second area is normal, the storage unit stores the third file corresponding to the access to the third area. When the access order to the first area and the second area is not normal, the third file is not read from the storage unit in response to the access to the third area. To do.

第11の態様に係るコンピュータシステムによれば、制御部は、第1領域及び第2領域へのアクセスの順序が正常でない場合には、第3領域へのアクセスに対応して第3ファイルを記憶部から読み出さない。従って、不正アクセスによって第3ファイルが記憶部から読み出されることを回避することができる。また、コンテンツに含まれるファイルはコンテンツ毎に異なるため、第3ファイルへのアクセスの鍵となる第1ファイル及び第2ファイルとして、コンテンツ毎に異なるファイルを設定することができる。これにより、不正アクセスを行う第三者は、あるコンテンツに関してファイルアクセス順序を割り出すことによってセキュリティを突破したとしても、そのファイルアクセス順序を用いて他のコンテンツのセキュリティを突破することはできない。従って、不正アクセスを行う第三者は、コンテンツ毎にファイルアクセス順序を割り出す必要があるため、その作業に長期間を要する。その結果、不正アクセスによって作製された違法コピー品が市場に出回る時期を遅らせることができるため、正規品を長期間保護することが可能となる。   According to the computer system of the eleventh aspect, the control unit stores the third file corresponding to the access to the third area when the order of access to the first area and the second area is not normal. Do not read from part. Therefore, it is possible to avoid reading the third file from the storage unit due to unauthorized access. Further, since the files included in the content are different for each content, different files can be set for each content as the first file and the second file that are the key to access the third file. Thus, even if a third party who performs unauthorized access breaks security by determining the file access order for a certain content, the third party cannot break the security of other content using the file access order. Therefore, since a third party who performs unauthorized access needs to determine the file access order for each content, the work takes a long time. As a result, it is possible to delay the time when illegally copied products made by unauthorized access are put on the market, and it is possible to protect the genuine products for a long time.

本発明によれば、高いセキュリティ性を有する半導体記憶装置及びそれを備えたコンピュータシステムを得ることができる。   According to the present invention, it is possible to obtain a semiconductor memory device having high security and a computer system including the same.

本発明の実施の形態に係るコンピュータシステムの全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the computer system which concerns on embodiment of this invention. 制御部の構成を示すブロック図である。It is a block diagram which shows the structure of a control part. アドレス処理部の構成を示すブロック図である。It is a block diagram which shows the structure of an address process part. 記憶部の記憶空間の一部を示す図である。It is a figure which shows a part of storage space of a memory | storage part. アクセス順序テーブルの作成手順の一例を示す図である。It is a figure which shows an example of the preparation procedure of an access order table. アドレス処理部の第1の処理例を示す図である。It is a figure which shows the 1st process example of an address process part. アドレス処理部の第2の処理例を示す図である。It is a figure which shows the 2nd process example of an address process part. アドレス処理部の第3の処理例を示す図である。It is a figure which shows the 3rd processing example of an address process part. 変形例に係るコンピュータシステムの全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the computer system which concerns on a modification.

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the element which attached | subjected the same code | symbol in different drawing shall show the same or corresponding element.

図1は、本発明の実施の形態に係るコンピュータシステム1の全体構成を示すブロック図である。コンピュータシステム1は、外部機器としてのホスト機器2と、ホスト機器2に対して着脱自在に外部接続可能なメモリカード等の半導体記憶装置3とを備えて構成されている。半導体記憶装置3は、制御部11と記憶部12とを有している。制御部11は、ホスト機器2から記憶部12へのアクセスを制御する。記憶部12はメモリセルアレイを有しており、記憶部12には、プログラム、映像、又は音楽等の任意のコンテンツが記憶されている。制御部11は、ホスト機器2からの要求に応じて記憶部12からコンテンツのファイルを読み出し、読み出したファイルをホスト機器2に入力する。なお、本明細書で使用する「ファイル」の概念には、複数のデータを含むデータ群のみならず、単一のデータ、命令コード、又は命令関数等が含まれるものとする。   FIG. 1 is a block diagram showing an overall configuration of a computer system 1 according to an embodiment of the present invention. The computer system 1 includes a host device 2 as an external device and a semiconductor storage device 3 such as a memory card that can be detachably connected to the host device 2. The semiconductor storage device 3 includes a control unit 11 and a storage unit 12. The control unit 11 controls access from the host device 2 to the storage unit 12. The storage unit 12 has a memory cell array, and the storage unit 12 stores arbitrary content such as a program, video, or music. The control unit 11 reads a content file from the storage unit 12 in response to a request from the host device 2 and inputs the read file to the host device 2. Note that the concept of “file” used in this specification includes not only a data group including a plurality of data but also a single data, an instruction code, an instruction function, or the like.

図2は、制御部11の構成を示すブロック図である。制御部11は、アドレス処理部21と読み出し制御部22とを備えて構成されている。アドレス処理部21は、ホスト機器2から半導体記憶装置3に入力された読み出しアドレスD1を処理することにより、読み出しアドレスD2を出力する。読み出し制御部22は、アドレス処理部21から入力された読み出しアドレスD2に基づいて制御信号D3を生成し、制御信号D3によって記憶部12の読み出し動作を制御する。これにより、読み出しアドレスD2に対応するファイルD4が記憶部12から読み出される。読み出し制御部22は、記憶部12から読み出したファイルD4をホスト機器2に入力する。   FIG. 2 is a block diagram illustrating a configuration of the control unit 11. The control unit 11 includes an address processing unit 21 and a read control unit 22. The address processing unit 21 outputs a read address D2 by processing the read address D1 input from the host device 2 to the semiconductor memory device 3. The read control unit 22 generates a control signal D3 based on the read address D2 input from the address processing unit 21, and controls the read operation of the storage unit 12 by the control signal D3. As a result, the file D4 corresponding to the read address D2 is read from the storage unit 12. The read control unit 22 inputs the file D4 read from the storage unit 12 to the host device 2.

なお、アドレス処理部21及び読み出し制御部22は、同一のICチップ内に形成されていてもよいし、別個のICチップ内に形成されていてもよい。また、アドレス処理部21、読み出し制御部22、及び記憶部12が、同一のICチップ内に形成されていてもよい。   The address processing unit 21 and the read control unit 22 may be formed in the same IC chip or may be formed in separate IC chips. Further, the address processing unit 21, the read control unit 22, and the storage unit 12 may be formed in the same IC chip.

図3は、アドレス処理部21の構成を示すブロック図である。アドレス処理部21は、判定部31、記憶部32、及び計時部33を備えて構成されている。記憶部32には、アクセス順序テーブル41、アドレス変換テーブル42、及びアクセス間隔テーブル43を含むテーブル群40が記憶されている。   FIG. 3 is a block diagram showing a configuration of the address processing unit 21. The address processing unit 21 includes a determination unit 31, a storage unit 32, and a timer unit 33. The storage unit 32 stores a table group 40 including an access order table 41, an address conversion table 42, and an access interval table 43.

図4は、記憶部12の記憶空間の一部を示す図である。記憶部12には、コンテンツに含まれる複数のファイルF11〜F14,F21〜F24が記憶されている。ファイルF11,F12,F13は、この順に並ぶ物理アドレスB100,B200,B300を先頭とする各記憶領域にそれぞれ記憶されている。また、ファイルF21,F22,F23は、この順に並ぶ物理アドレスB400,B500,B600を先頭とする各記憶領域にそれぞれ記憶されている。ファイルF14,F24は、物理アドレスB1000,B1100を先頭とする各記憶領域にそれぞれ記憶されている。なお、ファイルF11,F12,F13間、ファイルF13,F21間、ファイルF21,F22,F23間、ファイルF23,F14間、又はファイルF14,F24間には、他のファイルが格納されていてもよい。   FIG. 4 is a diagram illustrating a part of the storage space of the storage unit 12. The storage unit 12 stores a plurality of files F11 to F14 and F21 to F24 included in the content. The files F11, F12, and F13 are stored in the respective storage areas starting from the physical addresses B100, B200, and B300 arranged in this order. The files F21, F22, and F23 are stored in the respective storage areas starting from the physical addresses B400, B500, and B600 arranged in this order. The files F14 and F24 are stored in the respective storage areas starting with the physical addresses B1000 and B1100. Other files may be stored between the files F11, F12, and F13, between the files F13 and F21, between the files F21, F22, and F23, between the files F23 and F14, or between the files F14 and F24.

ファイルF11,F12,F14は、例えば映像の第1シーンの再生に用いる第1ファイル群G1に属し、ファイルF21,F22,F24は、例えば映像の第2シーンの再生に用いる第2ファイル群G2に属する。ここで、ファイルF11,F12,F21,F22は、秘匿性の低いファイルであり、ファイルF14,F24は、秘匿性の高い保護対象のファイルである。   The files F11, F12, and F14 belong to the first file group G1 used for reproducing the first scene of the video, for example. The files F21, F22, and F24 belong to the second file group G2 used for reproducing the second scene of the video, for example. Belongs. Here, the files F11, F12, F21, and F22 are files with low confidentiality, and the files F14 and F24 are files to be protected with high confidentiality.

本実施の形態の例において、ホスト機器2から半導体記憶装置3に正常にアクセスした場合(つまり不正アクセスでない場合)には、ファイルF12→F11→F14→F22→F21→F24の順に記憶部12からファイルが読み出されるものとする。つまり、コンテンツは、第1ファイル群G1と、正常なアクセスにおいて第1ファイル群G1より後に読み出される第2ファイル群G2とを含む。特に第1ファイル群G1に関しては、コンテンツは、記憶部12の第1領域(物理アドレスB200を先頭とする記憶領域)に記憶された第1ファイル(ファイルF12)と、記憶部12の第2領域(物理アドレスB100を先頭とする記憶領域)に記憶され、正常なアクセスにおいて当該第1ファイルより後に読み出される第2ファイル(ファイルF11)と、記憶部12の第3領域(物理アドレスB1000を先頭とする記憶領域)に記憶され、正常なアクセスにおいて当該第2ファイルより後に読み出される第3ファイル(ファイルF14)とを含む。同様に、特に第2ファイル群G2に関しては、コンテンツは、記憶部12の第1領域(物理アドレスB500を先頭とする記憶領域)に記憶された第1ファイル(ファイルF22)と、記憶部12の第2領域(物理アドレスB400を先頭とする記憶領域)に記憶され、正常なアクセスにおいて当該第1ファイルより後に読み出される第2ファイル(ファイルF21)と、記憶部12の第3領域(物理アドレスB1100を先頭とする記憶領域)に記憶され、正常なアクセスにおいて当該第2ファイルより後に読み出される第3ファイル(ファイルF24)とを含む。   In the example of the present embodiment, when the host device 2 normally accesses the semiconductor storage device 3 (that is, when it is not unauthorized access), the files F12 → F11 → F14 → F22 → F21 → F24 are sequentially stored from the storage unit 12. Assume that the file is read. That is, the content includes the first file group G1 and the second file group G2 that is read after the first file group G1 in normal access. In particular, regarding the first file group G1, the content is stored in the first file (file F12) stored in the first area of the storage unit 12 (storage area starting from the physical address B200) and the second area of the storage unit 12. The second file (file F11) that is stored in (the storage area starting from the physical address B100) and is read after the first file in normal access, and the third area (the physical address B1000 is the beginning) of the storage unit 12 And a third file (file F14) read after the second file in normal access. Similarly, particularly with respect to the second file group G2, the content is stored in the first file (file F22) stored in the first area of the storage unit 12 (storage area starting with the physical address B500), and in the storage unit 12. A second file (file F21) that is stored in the second area (storage area starting from the physical address B400) and is read after the first file in normal access, and a third area (physical address B1100) of the storage unit 12 And a third file (file F24) that is read after the second file in normal access.

具体的に、第1ファイル群G1に関しては、コンテンツに含まれる複数のファイルのうち、当該コンテンツを正常に再生する際の記憶部12からの読み出し順序が確定しているファイルが、ファイルF12及びファイルF11として設定される。望ましくは、当該読み出し順序が記憶部12に対するシーケンシャルアクセスによる読み出し順序とは異なるファイルが、ファイルF12及びファイルF11として設定される。同様に第2ファイル群G2に関しては、コンテンツに含まれる複数のファイルのうち、当該コンテンツを正常に再生する際の記憶部12からの読み出し順序が確定しているファイルが、ファイルF22及びファイルF21として設定される。望ましくは、当該読み出し順序が記憶部12に対するシーケンシャルアクセスによる読み出し順序とは異なるファイルが、ファイルF22及びファイルF21として設定される。シーケンシャルアクセスではないファイルを設定することにより、不正アクセスを行う第三者がシーケンシャルダンプによって記憶部12の記憶内容をコピーしようとした場合に、そのアクセス順序は正常なアクセス順序ではないと確実に判定することが可能となる。   Specifically, with regard to the first file group G1, among the plurality of files included in the content, the files for which the order of reading from the storage unit 12 when the content is normally played back are determined as the file F12 and the file Set as F11. Preferably, files whose reading order is different from the reading order by sequential access to the storage unit 12 are set as the file F12 and the file F11. Similarly, regarding the second file group G2, among the plurality of files included in the content, files in which the reading order from the storage unit 12 when the content is normally played back are determined as a file F22 and a file F21. Is set. Preferably, files whose reading order is different from the reading order by sequential access to the storage unit 12 are set as the file F22 and the file F21. By setting a file that is not sequential access, when a third party performing unauthorized access attempts to copy the storage contents of the storage unit 12 by sequential dump, it is reliably determined that the access order is not a normal access order. It becomes possible to do.

ファイルF12→F11の正常なアクセス順序、及びファイルF22→F21の正常なアクセス順序を示す情報は、アクセス順序テーブル41として記憶部32(図3参照)に記憶されている。アクセス順序テーブル41には、正常なアクセス順序が、各ファイルが格納されている物理アドレスに対応する論理アドレスを用いて記述されている。本実施の形態の例では、物理アドレスB100,B200,B400,B500は、論理アドレスA100,A200,A400,A500にそれぞれ対応する。従って、アクセス順序テーブル41には、論理アドレスA200→A100の正常なアクセス順序、及び論理アドレスA500→A400の正常なアクセス順序が記述されている。   Information indicating the normal access order of the files F12 → F11 and the normal access order of the files F22 → F21 is stored as the access order table 41 in the storage unit 32 (see FIG. 3). In the access order table 41, a normal access order is described using a logical address corresponding to a physical address where each file is stored. In the example of the present embodiment, the physical addresses B100, B200, B400, and B500 correspond to the logical addresses A100, A200, A400, and A500, respectively. Accordingly, the access order table 41 describes the normal access order of the logical addresses A200 → A100 and the normal access order of the logical addresses A500 → A400.

図5は、プログラムを含むコンテンツに関して、アクセス順序テーブル41の作成手順の一例を示す図である。プログラムのソースコード50には、ファイルF12→F11→F14の順にファイルを読み出すことを指定するファイルリード命令が記述されている。コンテンツの作成者は、ソースコード50を参照することによって、まず、保護対象のファイルF14を決定し、次に、ファイルF14が読み出される前に必ずその順序で読み出される複数のファイルを任意に選択する。この例では、ファイルF12及びファイルF11が選択されたものとする。その後、コンテンツの作成者は、選択したファイルF12及びファイルF11のファイル名と、これらのファイルへのアクセス順序とを記述した管理テーブル51を作成する。なお、ソースコード50を作成する際に、アクセス順序の指定を含む特別な記述をファイルF12及びファイルF11の各ファイルリード命令に付加することにより、コンパイラ等によって管理テーブル51を自動的に作成してもよい。   FIG. 5 is a diagram illustrating an example of a procedure for creating the access order table 41 for content including a program. In the source code 50 of the program, a file read command that specifies reading of a file in the order of file F12 → F11 → F14 is described. The content creator first determines the file F14 to be protected by referring to the source code 50, and then arbitrarily selects a plurality of files to be read in that order before the file F14 is read. . In this example, it is assumed that the file F12 and the file F11 are selected. Thereafter, the content creator creates a management table 51 describing the file names of the selected file F12 and file F11 and the access order to these files. When the source code 50 is created, a management table 51 is automatically created by a compiler or the like by adding a special description including designation of the access order to each file read instruction of the file F12 and the file F11. Also good.

その後、コンバータ等によって管理テーブル51をコード化することにより、アクセス順序テーブル41が作成される。この例では、アクセス順序テーブル41には、ファイルF12に対応する論理アドレスA200〜A203及びファイルF11に対応する論理アドレスA100〜A103が、アクセス順序に従って記述されている。   Thereafter, the access order table 41 is created by encoding the management table 51 by a converter or the like. In this example, the access order table 41 describes logical addresses A200 to A203 corresponding to the file F12 and logical addresses A100 to A103 corresponding to the file F11 according to the access order.

上記の例ではコンテンツの作成者はソースコード50からファイルF12及びファイルF11を選択したが、選択されるファイルが異なると、アクセス順序テーブル41の記述内容も異なる。従って、同一のコンテンツであっても選択するファイルを意図的に異ならせることにより、様々なアクセス順序テーブル41を作成することができる。また、コンテンツに含まれるファイルは、コンテンツ毎に異なるのが通常である。そのため、コンテンツが異なると選択されるファイルも異なり、その結果、アクセス順序テーブル41の記述内容も異なる。つまり、コンテンツが異なるとアクセス順序テーブル41の記述内容は異なるため、アクセス順序テーブル41の記述内容はコンテンツ別に設定されることとなる。   In the above example, the content creator selects the file F12 and the file F11 from the source code 50. However, when the selected file is different, the description contents of the access order table 41 are also different. Therefore, various access order tables 41 can be created by intentionally different files to be selected even for the same content. Also, the files included in the content are usually different for each content. Therefore, the files selected for different contents are different, and as a result, the description contents of the access order table 41 are also different. That is, since the description contents of the access order table 41 differ depending on the contents, the description contents of the access order table 41 are set for each content.

図4を参照して、ファイルF13,F23は、それぞれファイルF14,F24に関するダミーのファイルである。ファイルF13,F23には、ファイルF14,F24で表される対象物とは異なる対象物を表すデータが格納されている。例えば、ファイルF14,F24で表される対象物と属性は共通するが種類が異なる対象物を表すデータが、ファイルF13,F23に格納されている。一例として、ファイルF14,F24に飛行機の画像データが格納されている場合に、船の画像データをファイルF13,F23に格納する。飛行機と船とは、乗り物という属性は共通するが、種類が異なる。なお、ファイルF13,F23に格納するデータは、何らかのトラップコード、又はユーザに不正なアクセスに対する警告を行うためのプログラムやデータであってもよい。例えば、「このメモリは不正コピーされたものです」等の警告メッセージを表す画像データ又は音声データを、ファイルF13,F23に格納してもよい。   Referring to FIG. 4, files F13 and F23 are dummy files related to files F14 and F24, respectively. The files F13 and F23 store data representing objects different from the objects represented by the files F14 and F24. For example, data representing objects of the same type but different types from the objects represented by the files F14 and F24 are stored in the files F13 and F23. As an example, when airplane image data is stored in the files F14 and F24, the ship image data is stored in the files F13 and F23. Airplanes and ships have the same attributes as vehicles, but are of different types. Note that the data stored in the files F13 and F23 may be some trap code or a program or data for warning the user of unauthorized access. For example, image data or audio data representing a warning message such as “This memory is illegally copied” may be stored in the files F13 and F23.

以下、アドレス処理部21の動作について説明する。   Hereinafter, the operation of the address processing unit 21 will be described.

図6は、アドレス処理部21の第1の処理例を示す図である。ここでは、不正アクセスが行われた場合の処理を示している。不正アクセスを行う第三者がシーケンシャルダンプによって記憶部32の記憶内容をコピーしようとした場合には、図6の(A)に示すように、論理アドレスA100→A200→A300→A400→A500→A600の順に、読み出しアドレスD1がアドレス処理部21に入力される。   FIG. 6 is a diagram illustrating a first processing example of the address processing unit 21. Here, processing when unauthorized access is performed is shown. When a third party performing unauthorized access attempts to copy the storage contents of the storage unit 32 by sequential dump, as shown in FIG. 6A, logical addresses A100 → A200 → A300 → A400 → A500 → A600 In this order, the read address D1 is input to the address processing unit 21.

図3を参照して、判定部31は、アクセス順序テーブル41を参照することにより、論理アドレスA100→A200→A300→A400→A500→A600の入力順序は正常なアクセス順序でないと判定する。   Referring to FIG. 3, determination unit 31 refers to access order table 41 to determine that the input order of logical addresses A100 → A200 → A300 → A400 → A500 → A600 is not a normal access order.

記憶部32には、アドレス変換テーブル42として、判定部31が不正アクセスと判定した場合に使用するテーブルと、判定部31が正常なアクセスと判定した場合に使用するテーブルとが記憶されている。この例の場合には判定部31は前者のテーブルを参照することにより、図6の(B)に示すように、論理アドレスA100,A200,A300,A400,A500,A600を、物理アドレスB100,B200,B300,B400,B500,B600にそれぞれ変換する。その結果、図6の(C)に示すように、ファイルF11→F12→F13→F21→F22→F23の順に記憶部12からファイルが読み出される。保護対象のファイルF14,F24ではなくダミーのファイルF13,F23が読み出されることにより、ファイルF14,F24は保護される。   The storage unit 32 stores, as the address conversion table 42, a table used when the determination unit 31 determines unauthorized access and a table used when the determination unit 31 determines normal access. In this example, the determination unit 31 refers to the former table, and as shown in FIG. 6B, the logical addresses A100, A200, A300, A400, A500, A600 are changed to the physical addresses B100, B200. , B300, B400, B500, and B600, respectively. As a result, as shown in FIG. 6C, the file is read from the storage unit 12 in the order of the file F11 → F12 → F13 → F21 → F22 → F23. The files F14 and F24 are protected by reading the dummy files F13 and F23 instead of the files F14 and F24 to be protected.

図7は、アドレス処理部21の第2の処理例を示す図である。ここでは、正常なアクセスが行われた場合の処理を示している。ホスト機器2が半導体記憶装置3に正常にアクセスした場合には、図7の(A)に示すように、論理アドレスA200→A100→A300→A500→A400→A600の順に、読み出しアドレスD1がアドレス処理部21に入力される。   FIG. 7 is a diagram illustrating a second processing example of the address processing unit 21. Here, the processing when a normal access is performed is shown. When the host device 2 normally accesses the semiconductor memory device 3, as shown in FIG. 7A, the read address D1 is processed in the order of logical addresses A200 → A100 → A300 → A500 → A400 → A600. Input to the unit 21.

図3を参照して、判定部31は、アクセス順序テーブル41を参照することにより、論理アドレスA200→A100→A300→A500→A400→A600の入力順序は正常なアクセス順序であると判定する。   With reference to FIG. 3, the determination unit 31 determines that the input order of the logical addresses A200 → A100 → A300 → A500 → A400 → A600 is a normal access order by referring to the access order table 41.

上記の通り記憶部32には、アドレス変換テーブル42として、判定部31が不正アクセスと判定した場合に使用するテーブルと、判定部31が正常なアクセスと判定した場合に使用するテーブルとが記憶されている。この例の場合には判定部31は後者のテーブルを参照することにより、図7の(B)に示すように、論理アドレスA200,A100,A300,A500,A400,A600を、物理アドレスB200,B100,B1000,B500,B400,B1100にそれぞれ変換する。その結果、図7の(C)に示すように、ファイルF12→F11→F14→F22→F21→F24の順に記憶部12からファイルが読み出される。ダミーのファイルF13,F23ではなく保護対象のファイルF14,F24が読み出されることにより、ホスト機器2においてコンテンツは正常に再生される。   As described above, the storage unit 32 stores, as the address conversion table 42, a table used when the determination unit 31 determines unauthorized access and a table used when the determination unit 31 determines normal access. ing. In this example, the determination unit 31 refers to the latter table, so that the logical addresses A200, A100, A300, A500, A400, and A600 are assigned to the physical addresses B200 and B100 as shown in FIG. , B1000, B500, B400, and B1100, respectively. As a result, as shown in FIG. 7C, the file is read from the storage unit 12 in the order of the file F12 → F11 → F14 → F22 → F21 → F24. By reading the protected files F14 and F24 instead of the dummy files F13 and F23, the content is normally played back on the host device 2.

なお、判定部31が正常なアクセスであると一旦判定した場合であっても、コンテンツを再び記憶部12から読み出す場合には、判定部31は、アクセスが正常であるか否かの判定を再び実行する。つまり、コンテンツを記憶部12から読み出す度に、判定部31による判定が実行される。   Even if the determination unit 31 once determines that the access is normal, when the content is read from the storage unit 12 again, the determination unit 31 determines whether the access is normal again. Execute. That is, every time content is read from the storage unit 12, the determination by the determination unit 31 is executed.

図8は、アドレス処理部21の第3の処理例を示す図である。図8の(A)に示すように、論理アドレスA200→A100→A300→A500→A400→A600の順に、読み出しアドレスD1がアドレス処理部21に入力されている。   FIG. 8 is a diagram illustrating a third processing example of the address processing unit 21. As shown in FIG. 8A, the read address D1 is input to the address processing unit 21 in the order of logical addresses A200 → A100 → A300 → A500 → A400 → A600.

図3を参照して、判定部31は、アクセス順序テーブル41を参照することにより、論理アドレスA200→A100→A300→A500→A400→A600の入力順序は正常なアクセス順序であると判定する。   With reference to FIG. 3, the determination unit 31 determines that the input order of the logical addresses A200 → A100 → A300 → A500 → A400 → A600 is a normal access order by referring to the access order table 41.

記憶部32には、アクセス間隔テーブル43が記憶されている。アクセス間隔テーブル43には、アクセスの時間間隔に関する正常範囲(上限値、下限値、又はその双方)を表す設定値T11,T12,T13,T21,T22が記述されている。設定値T11,T12,T13,T21,T22は、コンテンツの各シーンの再生所要時間等に基づいて、適切な値が予め設定される。   The storage unit 32 stores an access interval table 43. In the access interval table 43, set values T11, T12, T13, T21, and T22 representing normal ranges (upper limit value, lower limit value, or both) related to the access time interval are described. As the set values T11, T12, T13, T21, and T22, appropriate values are set in advance based on the time required to reproduce each scene of the content.

設定値T11としては、正常なアクセスにおいて論理アドレスA200が入力されてから論理アドレスA100が入力されるまでの時間間隔の正常範囲が設定されている。つまり、正常なアクセスにおいてファイルF12へのアクセスが開始されてからファイルF11へのアクセスが開始されるまでの時間間隔の正常範囲が設定されている。   As the set value T11, the normal range of the time interval from the input of the logical address A200 to the input of the logical address A100 in normal access is set. That is, the normal range of the time interval from the start of access to the file F12 to the start of access to the file F11 is set in normal access.

同様に設定値T12,T21,T22としては、正常なアクセスにおいて論理アドレスA100,A500,A400が入力されてから論理アドレスA300,A400,A600が入力されるまでの時間間隔の正常範囲がそれぞれ設定されている。つまり、正常なアクセスにおいてファイルF11,F22,F21へのアクセスが開始されてからファイルF14,F21,F24へのアクセスが開始されるまでの時間間隔の正常範囲がそれぞれ設定されている。   Similarly, as the setting values T12, T21, and T22, normal ranges of time intervals from the input of the logical addresses A100, A500, and A400 to the input of the logical addresses A300, A400, and A600 in normal access are set. ing. That is, the normal ranges of the time intervals from the start of access to the files F11, F22, and F21 to the start of access to the files F14, F21, and F24 are set.

設定値T13としては、正常なアクセスにおいて論理アドレスA200が入力されてから論理アドレスA500が入力されるまでの時間間隔の正常範囲が設定されている。つまり、正常なアクセスにおいて第1ファイル群G1へのアクセスが開始されてから第2ファイル群G2へのアクセスが開始されるまでの時間間隔の正常範囲が設定されている。   As the set value T13, the normal range of the time interval from the input of the logical address A200 to the input of the logical address A500 in normal access is set. That is, the normal range of the time interval from the start of access to the first file group G1 to the start of access to the second file group G2 is set in normal access.

判定部31は、アクセス順序が正常であり、かつ、アクセスの時間間隔が正常範囲である場合に、正常なアクセスであると判定する。   The determination unit 31 determines that the access is normal when the access order is normal and the access time interval is within the normal range.

具体的に判定部31は、第1ファイル群G1に関しては、論理アドレスの入力順序が論理アドレスA200→A100→A300の順であり、かつ、論理アドレスA200が入力されてから論理アドレスA100が入力されるまでの時間間隔が設定値T11の範囲内であり、かつ、論理アドレスA100が入力されてから論理アドレスA300が入力されるまでの時間間隔が設定値T12の範囲内である場合に、正常なアクセスであると判定する。一方、上記条件のいずれか一つでも満たさない場合には、判定部31は、不正アクセスであると判定する。なお、判定部31は、計時部33から入力されるタイムカウント値に基づいて、アクセスの時間間隔を計測する。   Specifically, for the first file group G1, the determination unit 31 inputs the logical addresses in the order of logical addresses A200 → A100 → A300, and the logical address A100 is input after the logical address A200 is input. When the time interval until the input is within the range of the set value T11 and the time interval from the input of the logical address A100 to the input of the logical address A300 is within the range of the set value T12 Determine access. On the other hand, if any one of the above conditions is not satisfied, the determination unit 31 determines that the access is unauthorized. The determination unit 31 measures the access time interval based on the time count value input from the time measuring unit 33.

また、判定部31は、第2ファイル群G2に関しては、論理アドレスの入力順序が論理アドレスA500→A400→A600の順であり、かつ、論理アドレスA200が入力されてから論理アドレスA500が入力されるまでの時間間隔が設定値T13の範囲内であり、かつ、論理アドレスA500が入力されてから論理アドレスA400が入力されるまでの時間間隔が設定値T21の範囲内であり、かつ、論理アドレスA400が入力されてから論理アドレスA600が入力されるまでの時間間隔が設定値T22の範囲内である場合に、正常なアクセスであると判定する。一方、上記条件のいずれか一つでも満たさない場合には、判定部31は、不正アクセスであると判定する。   In addition, regarding the second file group G2, the determination unit 31 inputs the logical addresses in the order of logical addresses A500 → A400 → A600, and the logical address A500 is input after the logical address A200 is input. The time interval from the input of the logical address A500 to the input of the logical address A400 is within the range of the set value T21, and the logical address A400 When the time interval from the input of the logical address A600 to the input of the logical address A600 is within the set value T22, it is determined that the access is normal. On the other hand, if any one of the above conditions is not satisfied, the determination unit 31 determines that the access is unauthorized.

また、上記の通り記憶部32には、アドレス変換テーブル42として、判定部31が不正アクセスと判定した場合に使用するテーブルと、判定部31が正常なアクセスと判定した場合に使用するテーブルとが記憶されている。判定部31は、不正アクセスであると判定した場合には前者のテーブルを参照する。これにより、保護対象のファイルF14,F24ではなくダミーのファイルF13,F23が読み出される。一方、判定部31は、正常なアクセスであると判定した場合には後者のテーブルを参照する。これにより、ダミーのファイルF13,F23ではなく保護対象のファイルF14,F24が読み出される。図8の(B)及び(C)には、判定部31が正常なアクセスと判定した場合の処理を示している。   In addition, as described above, the storage unit 32 includes, as the address conversion table 42, a table used when the determination unit 31 determines unauthorized access and a table used when the determination unit 31 determines normal access. It is remembered. The determination unit 31 refers to the former table when determining that the access is unauthorized. As a result, the dummy files F13 and F23 are read instead of the protection target files F14 and F24. On the other hand, when the determination unit 31 determines that the access is normal, the determination unit 31 refers to the latter table. Thereby, the files F14 and F24 to be protected are read out instead of the dummy files F13 and F23. 8B and 8C show processing when the determination unit 31 determines normal access.

図9は、本実施の形態の変形例に係るコンピュータシステム1の全体構成を示すブロック図である。以上の説明ではテーブル群40はアドレス処理部21内に記憶されたが、テーブル群40を記憶部12内に記憶してもよい。ホスト機器2の電源がオンされた時点で、制御部11は記憶部12からテーブル群40を読み出して内部レジスタ等に格納する。これにより、判定部31がテーブル群40を参照可能な状態となる。また、本変形例においては、コンテンツが記憶されている記憶領域とはアクセス方法が異なる記憶領域内に、テーブル群40を記憶するのが望ましい。例えば、複数のメモリバンクを有する記憶部12を採用し、コンテンツが記憶されるメモリバンクとは異なるメモリバンクにテーブル群40を記憶する。あるいは、コンテンツにアクセスするためのバスと、テーブル群40にアクセスするためのバスとで、異なるバスを使用する。   FIG. 9 is a block diagram showing an overall configuration of a computer system 1 according to a modification of the present embodiment. In the above description, the table group 40 is stored in the address processing unit 21, but the table group 40 may be stored in the storage unit 12. When the host device 2 is powered on, the control unit 11 reads the table group 40 from the storage unit 12 and stores it in an internal register or the like. As a result, the determination unit 31 can refer to the table group 40. In the present modification, it is desirable to store the table group 40 in a storage area that has a different access method from the storage area in which the content is stored. For example, the storage unit 12 having a plurality of memory banks is employed, and the table group 40 is stored in a memory bank different from the memory bank in which the content is stored. Alternatively, different buses are used for the bus for accessing the contents and the bus for accessing the table group 40.

他の変形例として、以上の説明ではファイルF14へのアクセスの鍵となるファイルとして2個のファイルF12及びファイルF11を使用したが、3個以上のファイルを使用してもよい。第2ファイル群G2についても同様である。   As another modification, in the above description, the two files F12 and F11 are used as files serving as a key for accessing the file F14. However, three or more files may be used. The same applies to the second file group G2.

このように本実施の形態に係る半導体記憶装置3によれば、制御部11は、ファイルF12の記憶領域及びファイルF11の記憶領域へのアクセスの順序が正常でない場合には、ファイルF14の記憶領域へのアクセスに対応してファイルF14を記憶部12から読み出さない。従って、不正アクセスによってファイルF14が記憶部12から読み出されることを回避することができる。また、コンテンツに含まれるファイルはコンテンツ毎に異なるため、ファイルF14へのアクセスの鍵となるファイルF12及びファイルF11として、コンテンツ毎に異なるファイルを設定することができる。これにより、不正アクセスを行う第三者は、あるコンテンツに関してファイルアクセス順序を割り出すことによってセキュリティを突破したとしても、そのファイルアクセス順序を用いて他のコンテンツのセキュリティを突破することはできない。従って、不正アクセスを行う第三者は、コンテンツ毎にファイルアクセス順序を割り出す必要があるため、その作業に長期間を要する。その結果、不正アクセスによって作製された違法コピー品が市場に出回る時期を遅らせることができるため、正規品を長期間保護することが可能となる。   As described above, according to the semiconductor storage device 3 according to the present embodiment, the control unit 11 determines that the storage area of the file F14 when the order of access to the storage area of the file F12 and the storage area of the file F11 is not normal. The file F14 is not read from the storage unit 12 in response to the access to. Therefore, it is possible to avoid reading the file F14 from the storage unit 12 due to unauthorized access. In addition, since the files included in the content are different for each content, different files can be set for each content as the file F12 and the file F11 which are keys for accessing the file F14. Thus, even if a third party who performs unauthorized access breaks security by determining the file access order for a certain content, the third party cannot break the security of other content using the file access order. Therefore, since a third party who performs unauthorized access needs to determine the file access order for each content, the work takes a long time. As a result, it is possible to delay the time when illegally copied products made by unauthorized access are put on the market, and it is possible to protect the genuine products for a long time.

また、本実施の形態に係る半導体記憶装置3によれば、図7に示したように、アドレス処理部21は、ファイルF12の記憶領域及びファイルF11の記憶領域へのアクセスの順序が正常でない場合には、ファイルF14を読み出すためにホスト機器2から入力された論理アドレスA300を、ファイルF14の記憶領域とは異なるファイルF13の記憶領域(第4領域)を示す物理アドレスB300に変換して出力する。これにより、不正アクセスによってファイルF14が記憶部12から読み出されることを確実に回避することが可能となる。しかも、アドレス処理部21に対する特殊な命令コードをホスト機器2から半導体記憶装置3に入力する必要がないため、不正アクセスを行う第三者は、ホスト機器2と半導体記憶装置3との間で授受される信号を解析しても、アドレス処理部21の存在に気付かない。その結果、コンテンツのセキュリティが容易に突破されることを回避することが可能となる。   Further, according to the semiconductor storage device 3 according to the present embodiment, as shown in FIG. 7, the address processing unit 21 does not have a normal order of access to the storage area of the file F12 and the storage area of the file F11. The logical address A300 input from the host device 2 for reading the file F14 is converted into a physical address B300 indicating a storage area (fourth area) of the file F13 different from the storage area of the file F14 and output. . Thereby, it is possible to reliably avoid reading the file F14 from the storage unit 12 due to unauthorized access. In addition, since it is not necessary to input a special instruction code for the address processing unit 21 from the host device 2 to the semiconductor memory device 3, a third party who performs unauthorized access is exchanged between the host device 2 and the semiconductor memory device 3. Even if the received signal is analyzed, the presence of the address processing unit 21 is not noticed. As a result, it is possible to avoid the content security from being easily broken.

また、本実施の形態に係る半導体記憶装置3によれば、図8に示したように、ファイルF12の記憶領域及びファイルF11の記憶領域へのアクセスの順序が正常である場合であっても、ファイルF12の記憶領域へのアクセスからファイルF11の記憶領域へのアクセスまでの時間間隔が設定値T11の範囲外である場合には、制御部11は、ファイルF14の記憶領域へのアクセスに対応してファイルF14を記憶部12から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、ファイルF12の記憶領域へのアクセスからファイルF11の記憶領域へのアクセスまでの時間間隔が設定値T11の範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによってファイルF14が記憶部12から読み出されることを確実に回避することが可能となる。   Further, according to the semiconductor memory device 3 according to the present embodiment, as shown in FIG. 8, even when the access order to the storage area of the file F12 and the storage area of the file F11 is normal, When the time interval from the access to the storage area of the file F12 to the access to the storage area of the file F11 is outside the range of the set value T11, the control unit 11 responds to the access to the storage area of the file F14. Thus, the file F14 is not read from the storage unit 12. Therefore, even if the file access order is determined, an access in which the time interval from the access to the storage area of the file F12 to the access to the storage area of the file F11 is outside the set value T11 is identified as an unauthorized access. Therefore, it is possible to reliably avoid reading the file F14 from the storage unit 12 due to the unauthorized access.

また、本実施の形態に係る半導体記憶装置3によれば、図8に示したように、ファイルF12の記憶領域及びファイルF11の記憶領域へのアクセスの順序が正常である場合であっても、ファイルF11の記憶領域へのアクセスからファイルF14の記憶領域へのアクセスまでの時間間隔が設定値T12の範囲外である場合には、制御部11は、ファイルF14の記憶領域へのアクセスに対応してファイルF14を記憶部12から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、ファイルF11の記憶領域へのアクセスからファイルF14の記憶領域へのアクセスまでの時間間隔が設定値T12の範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによってファイルF14が記憶部12から読み出されることを確実に回避することが可能となる。   Further, according to the semiconductor memory device 3 according to the present embodiment, as shown in FIG. 8, even when the access order to the storage area of the file F12 and the storage area of the file F11 is normal, When the time interval from the access to the storage area of the file F11 to the access to the storage area of the file F14 is outside the set value T12, the control unit 11 responds to the access to the storage area of the file F14. Thus, the file F14 is not read from the storage unit 12. Therefore, even if the file access order is determined, an access in which the time interval from the access to the storage area of the file F11 to the access to the storage area of the file F14 is outside the set value T12 is identified as an unauthorized access. Therefore, it is possible to reliably avoid reading the file F14 from the storage unit 12 due to the unauthorized access.

また、本実施の形態に係る半導体記憶装置3によれば、図8に示したように、第2ファイル群G2の読み出し動作に関して、ファイルF22の記憶領域及びファイルF21の記憶領域へのアクセスの順序が正常である場合であっても、第1ファイル群G1へのアクセスから第2ファイル群G2へのアクセスまでの時間間隔が設定値T13の範囲外である場合には、制御部11は、ファイルF24の記憶領域へのアクセスに対応してファイルF24を記憶部12から読み出さない。従って、たとえファイルアクセス順序が割り出されたとしても、第1ファイル群G1へのアクセスから第2ファイル群G2へのアクセスまでの時間間隔が設定値T13の範囲外であるアクセスを不正アクセスと特定できるため、当該不正アクセスによってファイルF24が記憶部12から読み出されることを確実に回避することが可能となる。   Further, according to the semiconductor memory device 3 according to the present embodiment, as shown in FIG. 8, the order of access to the storage area of the file F22 and the storage area of the file F21 regarding the read operation of the second file group G2. Is normal, if the time interval from the access to the first file group G1 to the access to the second file group G2 is outside the set value T13, the control unit 11 Corresponding to the access to the storage area of F24, the file F24 is not read from the storage unit 12. Therefore, even if the file access order is determined, an access in which the time interval from the access to the first file group G1 to the access to the second file group G2 is outside the range of the set value T13 is identified as an unauthorized access. Therefore, it is possible to reliably avoid reading the file F24 from the storage unit 12 due to the unauthorized access.

また、本実施の形態に係る半導体記憶装置3によれば、図3に示したように、ファイルF12の記憶領域及びファイルF11の記憶領域への正常なアクセスの順序を示す情報(アクセス順序テーブル41)は、アドレス処理部21内に記憶されている。従って、不正アクセスを行う第三者によって記憶部12の記憶内容が解析された場合であっても、アクセス順序テーブル41は記憶部12には記憶されていないため、アクセス順序テーブル41を保護することが可能となる。   Further, according to the semiconductor storage device 3 according to the present embodiment, as shown in FIG. 3, information indicating the order of normal access to the storage area of the file F12 and the storage area of the file F11 (access order table 41). ) Is stored in the address processing unit 21. Therefore, even when the storage content of the storage unit 12 is analyzed by a third party who performs unauthorized access, the access order table 41 is not stored in the storage unit 12, and thus the access order table 41 is protected. Is possible.

また、図9に示した変形例によれば、ファイルF12の記憶領域及びファイルF11の記憶領域への正常なアクセスの順序を示す情報(アクセス順序テーブル41)は、記憶部12内において、コンテンツが記憶されている領域(コンテンツ記憶領域)とはアクセス方法が異なる領域内に記憶されている。従って、不正アクセスを行う第三者によってコンテンツ記憶領域の記憶内容が解析された場合であっても、アクセス順序テーブル41はコンテンツ記憶領域には記憶されていないため、アクセス順序テーブル41を保護することが可能となる。   Further, according to the modification shown in FIG. 9, information (access order table 41) indicating the order of normal access to the storage area of the file F <b> 12 and the storage area of the file F <b> 11 is stored in the storage unit 12. The storage area (content storage area) is stored in an area having a different access method. Therefore, even when the storage contents of the content storage area are analyzed by a third party who performs unauthorized access, the access order table 41 is not stored in the content storage area, and thus the access order table 41 is protected. Is possible.

また、本実施の形態に係る半導体記憶装置3によれば、物理アドレスB300を先頭とする記憶領域(第4領域)には、ファイルF14で表される対象物とは異なる対象物を表すファイルF13が記憶されている。例えば、ファイルF14が飛行機の画像データである場合に、ファイルF13を船の画像データとする。これにより、不正アクセスによって違法にコピーされたプログラムを実行した場合には、船が空を飛ぶという奇妙な映像が再生されることとなり、そのプログラムが違法コピー品であることをユーザに気付かせることができる。また、不正アクセスに対して記憶部12からのデータの読み出しを停止する措置を行う場合と比較すると、不正アクセスを行う第三者はコピーに失敗したことを気付きにくい。従って、解析のやり直しを開始する時期を遅らせることができるため、正規品を長期間保護することが可能となる。   Further, according to the semiconductor memory device 3 according to the present embodiment, the file F13 representing the object different from the object represented by the file F14 is stored in the storage area (fourth area) starting with the physical address B300. Is remembered. For example, when the file F14 is airplane image data, the file F13 is used as ship image data. As a result, when a program illegally copied due to unauthorized access is executed, a strange image of the ship flying in the sky will be played, and the user will be aware that the program is an illegal copy. Can do. Further, as compared with the case where measures are taken to stop reading data from the storage unit 12 for unauthorized access, a third party who performs unauthorized access is less likely to notice that copying has failed. Therefore, since the time to start re-analysis can be delayed, the genuine product can be protected for a long time.

また、本実施の形態に係る半導体記憶装置3によれば、ファイルF12の記憶領域及びファイルF11の記憶領域への正常なアクセスの順序を示す情報(アクセス順序テーブル41)は、コンテンツ別に設定される。従って、不正アクセスを行う第三者は、ファイルF12及びファイルF11への正常なアクセス順序をコンテンツ別に割り出す必要がある。その結果、不正アクセスによって作製された違法コピー品が市場に出回る時期を遅らせることができるため、正規品を長期間保護することが可能となる。   Further, according to the semiconductor storage device 3 according to the present embodiment, the information indicating the order of normal access to the storage area of the file F12 and the storage area of the file F11 (access order table 41) is set for each content. . Therefore, a third party who performs unauthorized access needs to determine the normal access order to the file F12 and the file F11 for each content. As a result, it is possible to delay the time when illegally copied products made by unauthorized access are put on the market, and it is possible to protect the genuine products for a long time.

また、本実施の形態に係る半導体記憶装置3によれば、コンテンツを正常に再生する際の記憶部12からの読み出し順序が確定しているファイルが、ファイルF12及びファイルF11として設定される。従って、規定のアクセス順序によってファイルF12及びファイルF11へのアクセスが行われた場合には、そのアクセス順序は正常なアクセス順序であると確実に判定することが可能となる。   In addition, according to the semiconductor storage device 3 according to the present embodiment, files in which the order of reading from the storage unit 12 when content is normally reproduced are set as the file F12 and the file F11. Therefore, when the file F12 and the file F11 are accessed in the prescribed access order, it is possible to reliably determine that the access order is a normal access order.

1 コンピュータシステム
2 ホスト機器
3 半導体記憶装置
11 制御部
12 記憶部
21 アドレス処理部
22 読み出し制御部
31 判定部
41 アクセス順序テーブル
42 アドレス変換テーブル
43 アクセス間隔テーブル

DESCRIPTION OF SYMBOLS 1 Computer system 2 Host apparatus 3 Semiconductor memory device 11 Control part 12 Memory | storage part 21 Address processing part 22 Read control part 31 Determination part 41 Access order table 42 Address conversion table 43 Access interval table

Claims (11)

コンテンツが記憶された記憶部と、
外部機器から前記記憶部へのアクセスを制御する制御部と、
を備え、
前記コンテンツは、
前記記憶部の第1領域に記憶された第1ファイルと、
前記記憶部の第2領域に記憶され、正常なアクセスにおいて前記第1ファイルより後に読み出される第2ファイルと、
前記記憶部の第3領域に記憶され、正常なアクセスにおいて前記第2ファイルより後に読み出される第3ファイルと、
を含み、
前記制御部は、
前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出し、
前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さない、半導体記憶装置。
A storage unit in which content is stored;
A control unit for controlling access to the storage unit from an external device;
With
The content is
A first file stored in a first area of the storage unit;
A second file stored in the second area of the storage unit and read after the first file in normal access;
A third file stored in the third area of the storage unit and read after the second file in normal access;
Including
The controller is
When the order of access to the first area and the second area is normal, the third file is read from the storage unit corresponding to the access to the third area,
A semiconductor memory device in which the third file is not read from the storage unit in response to the access to the third area when the order of access to the first area and the second area is not normal.
前記制御部は、
前記外部機器から前記半導体記憶装置に入力される読み出しアドレスを処理するアドレス処理部と、
前記アドレス処理部から入力される読み出しアドレスに基づいて前記記憶部からファイルを読み出す読み出し制御部と、
を有し、
前記アドレス処理部は、
前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3ファイルを読み出すために前記外部機器から入力された読み出しアドレスを、前記第3領域を示す読み出しアドレスに変換して出力し、
前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3ファイルを読み出すために前記外部機器から入力された読み出しアドレスを、前記第3領域とは異なる第4領域を示す読み出しアドレスに変換して出力する、請求項1に記載の半導体記憶装置。
The controller is
An address processing unit for processing a read address input from the external device to the semiconductor memory device;
A read control unit that reads a file from the storage unit based on a read address input from the address processing unit;
Have
The address processing unit
If the order of access to the first area and the second area is normal, the read address input from the external device for reading the third file is used as a read address indicating the third area. Convert and output,
If the order of access to the first area and the second area is not normal, a read address input from the external device for reading the third file is set to a fourth area different from the third area. The semiconductor memory device according to claim 1, wherein the read address is converted into a read address and output.
前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第1領域へのアクセスから前記第2領域へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さない、請求項1又は2に記載の半導体記憶装置。   Even when the order of access to the first area and the second area is normal, the time interval from the access to the first area to the access to the second area is outside the predetermined range The semiconductor memory device according to claim 1, wherein the control unit does not read the third file from the storage unit in response to access to the third area. 前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第2領域へのアクセスから前記第3領域へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さない、請求項1〜3のいずれか一つに記載の半導体記憶装置。   Even when the order of access to the first area and the second area is normal, the time interval from the access to the second area to the access to the third area is outside a predetermined range The semiconductor memory device according to claim 1, wherein the control unit does not read the third file from the storage unit in response to access to the third area. 前記コンテンツは、
前記第1ファイル乃至第3ファイルを含む第1ファイル群と、
前記第1ファイル乃至第3ファイルを含み、正常なアクセスにおいて前記第1ファイル群より後に読み出される第2ファイル群と、
を含み、
前記第2ファイル群の読み出し動作に関して、前記第1領域及び前記第2領域へのアクセスの順序が正常である場合であっても、前記第1ファイル群へのアクセスから前記第2ファイル群へのアクセスまでの時間間隔が所定範囲外である場合には、前記制御部は、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さない、請求項1〜4のいずれか一つに記載の半導体記憶装置。
The content is
A first file group including the first to third files;
A second file group that includes the first file to the third file and is read after the first file group in normal access;
Including
Regarding the read operation of the second file group, even if the order of access to the first area and the second area is normal, the access from the first file group to the second file group The control unit does not read the third file from the storage unit in response to access to the third area when a time interval until access is outside a predetermined range. A semiconductor memory device according to claim 1.
前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、前記アドレス処理部内に記憶されている、請求項2〜5のいずれか一つに記載の半導体記憶装置。   6. The semiconductor memory device according to claim 2, wherein information indicating an order of normal access to the first area and the second area is stored in the address processing unit. 前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、前記記憶部内において、前記コンテンツが記憶されている領域とはアクセス方法が異なる領域内に記憶されている、請求項2〜5のいずれか一つに記載の半導体記憶装置。   The information indicating the order of normal access to the first area and the second area is stored in an area having a different access method from the area in which the content is stored in the storage unit. The semiconductor memory device according to any one of 2 to 5. 前記第4領域には、前記第3ファイルで表される対象物とは異なる対象物を表す第4ファイルが記憶されている、請求項2〜7のいずれか一つに記載の半導体記憶装置。   The semiconductor memory device according to claim 2, wherein a fourth file representing an object different from the object represented by the third file is stored in the fourth area. 前記第1領域及び前記第2領域への正常なアクセスの順序を示す情報は、コンテンツ別に設定される、請求項1〜8のいずれか一つに記載の半導体記憶装置。   9. The semiconductor memory device according to claim 1, wherein information indicating a normal access order to the first area and the second area is set for each content. 前記第1ファイル及び前記第2ファイルとしては、前記コンテンツに含まれる複数のファイルのうち、前記コンテンツを正常に再生する際の前記記憶部からの読み出し順序が確定しているファイルが設定される、請求項9に記載の半導体記憶装置。   As the first file and the second file, among the plurality of files included in the content, a file in which the reading order from the storage unit when the content is normally reproduced is set, The semiconductor memory device according to claim 9. ホスト機器と、
前記ホスト機器に外部接続可能な半導体記憶装置と、
を備え、
前記半導体記憶装置は、
コンテンツが記憶された記憶部と、
外部機器から前記記憶部へのアクセスを制御する制御部と、
を有し、
前記コンテンツは、
前記記憶部の第1領域に記憶された第1ファイルと、
前記記憶部の第2領域に記憶され、正常なアクセスにおいて前記第1ファイルより後に読み出される第2ファイルと、
前記記憶部の第3領域に記憶され、正常なアクセスにおいて前記第2ファイルより後に読み出される第3ファイルと、
を含み、
前記制御部は、
前記第1領域及び前記第2領域へのアクセスの順序が正常である場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出し、
前記第1領域及び前記第2領域へのアクセスの順序が正常でない場合には、前記第3領域へのアクセスに対応して前記第3ファイルを前記記憶部から読み出さない、コンピュータシステム。

A host device,
A semiconductor storage device externally connectable to the host device;
With
The semiconductor memory device
A storage unit in which content is stored;
A control unit for controlling access to the storage unit from an external device;
Have
The content is
A first file stored in a first area of the storage unit;
A second file stored in the second area of the storage unit and read after the first file in normal access;
A third file stored in the third area of the storage unit and read after the second file in normal access;
Including
The controller is
When the order of access to the first area and the second area is normal, the third file is read from the storage unit corresponding to the access to the third area,
A computer system that does not read the third file from the storage unit in response to the access to the third area when the order of access to the first area and the second area is not normal.

JP2010236228A 2010-10-21 2010-10-21 Semiconductor memory device and computer system Expired - Fee Related JP5555128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010236228A JP5555128B2 (en) 2010-10-21 2010-10-21 Semiconductor memory device and computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010236228A JP5555128B2 (en) 2010-10-21 2010-10-21 Semiconductor memory device and computer system

Publications (2)

Publication Number Publication Date
JP2012088991A true JP2012088991A (en) 2012-05-10
JP5555128B2 JP5555128B2 (en) 2014-07-23

Family

ID=46260535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010236228A Expired - Fee Related JP5555128B2 (en) 2010-10-21 2010-10-21 Semiconductor memory device and computer system

Country Status (1)

Country Link
JP (1) JP5555128B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192793A (en) * 2013-03-28 2014-10-06 Mega Chips Corp Cryptographic device
WO2023179529A1 (en) * 2022-03-21 2023-09-28 International Business Machines Corporation Linear tape file system unoptimized read detection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173244A (en) * 1987-12-28 1989-07-07 Ricoh Co Ltd Copy preventing rom circuit
JPH07253932A (en) * 1994-03-14 1995-10-03 Mitsubishi Electric Corp Semiconductor storage device
JPH09106690A (en) * 1995-10-11 1997-04-22 Kawasaki Steel Corp Rom with copy preventing function
JP2001005729A (en) * 1999-06-24 2001-01-12 Fujitsu Ltd Nonvolatile memory prevented from illegally being read out
JP2009271623A (en) * 2008-05-01 2009-11-19 Mega Chips Corp Semiconductor storage device and computer system
JP2010165206A (en) * 2009-01-16 2010-07-29 Panasonic Corp Memory controller and nonvolatile storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173244A (en) * 1987-12-28 1989-07-07 Ricoh Co Ltd Copy preventing rom circuit
JPH07253932A (en) * 1994-03-14 1995-10-03 Mitsubishi Electric Corp Semiconductor storage device
JPH09106690A (en) * 1995-10-11 1997-04-22 Kawasaki Steel Corp Rom with copy preventing function
JP2001005729A (en) * 1999-06-24 2001-01-12 Fujitsu Ltd Nonvolatile memory prevented from illegally being read out
JP2009271623A (en) * 2008-05-01 2009-11-19 Mega Chips Corp Semiconductor storage device and computer system
JP2010165206A (en) * 2009-01-16 2010-07-29 Panasonic Corp Memory controller and nonvolatile storage device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192793A (en) * 2013-03-28 2014-10-06 Mega Chips Corp Cryptographic device
WO2023179529A1 (en) * 2022-03-21 2023-09-28 International Business Machines Corporation Linear tape file system unoptimized read detection
US11934699B2 (en) 2022-03-21 2024-03-19 International Business Machines Corporation Linear tape file system unoptimized read detection

Also Published As

Publication number Publication date
JP5555128B2 (en) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5648209B2 (en) Storage system having encryption key selection device and encryption key selection method
KR102383900B1 (en) Region identifying operation for identifying region of a memory attribute unit corresponding to a target memory address
EP0112367A1 (en) Software protection methods and apparatus
JP2006228203A (en) Method of assuring data integrity on storage volume
US20080172749A1 (en) Systems and Methods for Protecting Security Domains From Unauthorized memory Accesses
US8543840B2 (en) Data processing apparatus, data processing system, and method for controlling the same
CN101441604A (en) Solid hard disk and access protection method of the same
WO2019120293A1 (en) Off-chip memory address scrambling apparatus and method for system on chip
US20050060483A1 (en) Microprocessor and video/sound processing system
TWI222598B (en) Device and method protecting data by scrambling address lines
JP5555128B2 (en) Semiconductor memory device and computer system
EP1073051B1 (en) Signal processing apparatus and method and information recording medium to be used therein
GB2581652A (en) Information processing device, method for controlling information processing device, and program
JP2008299930A (en) Semiconductor memory
US20120191934A1 (en) Apparatus Protecting Software of Sentinel Logic Circuitry Against Unauthorized Access
JP3464738B2 (en) ROM with copy protection function
JP5356583B2 (en) Semiconductor memory device
CN117459268B (en) Computing system, method and bus equipment based on hardware access right management
JP5716051B2 (en) Semiconductor memory device
CN107665175A (en) The method, apparatus and electronic equipment of memory partition isolation
JP2003005855A (en) License management system and recording medium
JP4537431B2 (en) Microprocessor
JP4419467B2 (en) Information protection device, information protection method, and program
JPH02212952A (en) Memory access control system
JP2013178797A (en) Semiconductor storage device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140530

R150 Certificate of patent or registration of utility model

Ref document number: 5555128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees