JP5716051B2 - A semiconductor memory device - Google Patents

A semiconductor memory device

Info

Publication number
JP5716051B2
JP5716051B2 JP2013085254A JP2013085254A JP5716051B2 JP 5716051 B2 JP5716051 B2 JP 5716051B2 JP 2013085254 A JP2013085254 A JP 2013085254A JP 2013085254 A JP2013085254 A JP 2013085254A JP 5716051 B2 JP5716051 B2 JP 5716051B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013085254A
Other languages
Japanese (ja)
Other versions
JP2013149342A (en )
Inventor
史明 塚嵜
史明 塚嵜
Original Assignee
株式会社メガチップス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

本発明は、半導体記憶装置に関する。 The present invention relates to a semiconductor memory device.

半導体メモリが搭載されているメモリカードをホストコンピュータ等の外部機器に着脱自在に接続することによって、半導体メモリに記憶されているデータ等を外部機器が利用可能な情報処理装置が実用化されている。 By connecting a memory card in which a semiconductor memory is detachably mounted to an external device such as a host computer, the data or the like stored in the semiconductor memory external device available information processing apparatus has been put into practical use .

このようなメモリカードの中には、半導体メモリに記憶されているデータ等が不正にコピーされることを防止すべく、特定のセキュリティ技術が搭載されているものがある。 Among such memory card, in order to prevent such data stored in the semiconductor memory is illegally copied, there is a specific security technology are mounted. 例えば下記特許文献1には、暗号化されたデータが記憶された半導体メモリと、半導体メモリに特定の順序でアドレスが入力された場合に所定のキーデータを出力する検出部と、半導体メモリから読み出したデータを上記キーデータを用いて復号するデータ変換部とを備えた半導体記憶装置が開示されている。 For example the following Patent Document 1, a semiconductor memory which encrypted data is stored, a detection unit for outputting a predetermined key data when the address is entered in a specific order in the semiconductor memory, reading from the semiconductor memory the semiconductor memory device is disclosed in which the data and a data conversion unit for decoding by using the key data.

特開平9−106690号公報 JP-9-106690 discloses

しかしながら、上記特許文献1に開示された半導体記憶装置では、大量のサンプルを解析することによって暗号が解読される可能性があり、しかも、外部機器からは半導体メモリの全領域に何の制約もなくアクセス可能である。 However, the semiconductor memory device disclosed in Patent Document 1, there is a possibility that the encryption is decrypted by analyzing a large number of samples, moreover, without any restrictions on the entire area of ​​the semiconductor memory from an external device it is accessible. そのため、一旦暗号が解読されると、半導体メモリに記憶されている全データが不正に復号されてしまうため、セキュリティ性が十分とはいえない。 Therefore, once encryption is decrypted, because all the data stored in the semiconductor memory from being decoded improperly, is not sufficient security.

本発明はかかる事情に鑑みて成されたものであり、従来よりもセキュリティ性が向上された半導体記憶装置を得ることを目的とするものである。 The present invention has been made in view of such circumstances, it is an object to obtain a semiconductor memory device security is improved than before.

第1の発明に係る半導体記憶装置は、データが格納された第1エリアを有するメモリ部と、外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、前記コマンド内の、少なくともリード及びライトを区別するコマンド種別の遷移履歴を解析する解析部と、前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前 The semiconductor memory device according to a first invention comprises a memory unit having a first area in which data is stored, based on the first address in the input from the external device commands, generates a second address in the memory unit an address generation unit which, in said command, an analysis unit for analyzing the transition history of distinguishing command type at least read and write, based on the result of analysis by the analysis unit, access to the memory unit is normal a determining unit or whether it is invalid, based on the result of determination by the determination unit, when the access to the memory unit is normal, the said first address corresponding to the first area first a first memory map to translate the second address in one area provided to the address generator, whereas, if access to said memory unit is incorrect, before 第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え、前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しないことを特徴とするものである。 Providing a second memory map, not converting said first address corresponding to the first area to the second address of the first area to the address generation unit, and a memory map changing unit, said first area has at least a first subregion and a second subregion, said address generation unit, after the access to the first partial region is completed and proceeds to access the second partial region, the first it is characterized in that on the basis of the first address corresponding to the partial region does not generate the second address of the first partial area.

第2の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to the second invention is the semiconductor memory device according to the first invention, the determination unit has a data storage area, in the data storage area, normally in the memory unit sample data is stored in advance regarding transition history of the command type when accessed, the determination unit, by comparing with the sample data, the transition history of the command type which is analyzed by the analysis unit, it is characterized in that access to the memory unit to determine whether a fraudulent or normal.

第3の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to a third invention is the semiconductor memory device according to the first invention, the determination unit has a data storage area, in the data storage area is a deliberate access pattern the sample data relating to the transition history of the command type when accessing the memory unit are stored in advance, in a predetermined time period, access to the memory unit is performed by the deliberate access pattern, the evaluation unit , said a sample data, by comparing the transition history of the command type that is analyzed by the analysis unit when the access to the memory unit is performed by the deliberate access patterns to the memory unit is characterized in that the access to determine whether a fraudulent or normal.

第4の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to a fourth invention is the semiconductor memory device according to the first invention, the determination unit has a data storage area, wherein the data storage area, when starting the external device the sample data is stored in advance regarding transition history of the command type when the external device accesses the memory unit, the determination unit, the sample data and the external device the memory at the start of the external device by comparing the transition history of the command type which is analyzed by the analysis unit when accessing the parts, which is characterized in that access to the memory unit to determine whether a fraudulent normal or it is.

第5の発明に係る半導体記憶装置は、第2〜第4のいずれか一つの発明に係る半導体記憶装置において特に、前記サンプルデータは複数であることを特徴とするものである。 The semiconductor memory device according to a fifth invention is the semiconductor memory device according to the second to fourth any one invention of the sample data is characterized in that a plurality.

第6の発明に係る半導体記憶装置は、データが格納された第1エリアを有するメモリ部と、外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、前記コマンド内の、少なくともリード及びライトを区別するコマンド種別と前記第1アドレスの双方の遷移履歴を解析する解析部と、前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアク The semiconductor memory device according to a sixth aspect of the present invention, a memory unit having a first area in which data is stored, based on the first address in the input from the external device commands, generates a second address in the memory unit an address generation unit which, in the command, and at least distinguish read and write command type, an analysis unit for analyzing the transition history of both the first address, based on the result of analysis by the analysis unit, wherein a determination section for determining access to the memory section is invalid or is normal, based on the result of determination by the determination unit, when the access to the memory unit is normal, the first area providing a first memory map to translate the corresponding first address to the second address of the first area to the address generator, whereas, accession to the memory unit スが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え、前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しないことを特徴とするものである。 If the scan is invalid provides a second memory map, not converting said first address corresponding to the first area to the second address of the first area to the address generation unit, a memory map change and a section, wherein the first area has at least a first subregion and a second subregion, said address generator, said access to the first partial region is completed to the second partial region after migrating to access, it is characterized in that does not generate the second address of the first partial region based on the first address corresponding to the first partial region.

第7の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to a seventh invention, particularly in the semiconductor memory device according to the sixth invention, the determination unit has a data storage area, in the data storage area, normally in the memory unit wherein when the access command type and has sample data are stored in advance for both the transition history of the first address, wherein the determination unit includes: the sample data, the command type and the first analyzed by the analysis unit by comparing the first address both transition history, it is characterized in that access to the memory unit to determine whether a fraudulent or normal.

第8の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定するこ The semiconductor memory device according to the eighth invention, particularly in the semiconductor memory device according to the sixth invention, the determination unit has a data storage area, in the data storage area is a deliberate access pattern the sample data for the command type and both transition history of the first address when accessing the memory unit are stored in advance, access within a predetermined period, to the memory unit by the deliberate access pattern is performed, and the determination unit, both of the sample data and the intentional said by the access pattern to access the said memory part is analyzed by the analysis unit when performed command type and the first address by comparing the transition history, this determines whether access to the memory section is invalid or is normal を特徴とするものである。 The one in which the features.

第9の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to a ninth aspect of the present invention, especially in a semiconductor memory device according to the sixth invention, the determination unit has a data storage area, wherein the data storage area, when starting the external device the sample data is stored in advance regarding the command type and both transition history of the first address when the external device accesses the memory unit, the determination unit includes: the sample data, activation of the external device sometimes by the external device compares the transition history of both the command type and the first address analyzed by the analysis unit when accessing the memory unit, access to the memory unit is normal it is characterized in determining whether a fraud.

第10の発明に係る半導体記憶装置は、第7〜第9のいずれか一つの発明に係る半導体記憶装置において特に、前記サンプルデータは複数であることを特徴とするものである。 The semiconductor memory device according to the tenth invention, particularly in the semiconductor memory device according to any one invention of the seventh to ninth, the sample data is characterized in that a plurality.

第11の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータが予め格納されており、前記判定部は、前記メモリ部へのシーケンシャルアクセス数が前記最大値を超えた場合に、前記メモリ部へのアクセスが不正であると判定することを特徴とするものである。 The semiconductor memory device according to an eleventh invention, in particular in the semiconductor memory device according to the sixth invention, the determination unit has a data storage area, in the data storage area, normally in the memory unit and data relating to the maximum value of the sequential access when the access is stored in advance, the determination unit, when the sequential access number to the memory unit exceeds the maximum value, access to the memory unit is invalid it is characterized in determining that there is.

第12の発明に係る半導体記憶装置は、第1〜第11のいずれか一つの発明に係る半導体記憶装置において特に、前記メモリ部は、ダミーデータが格納された第2エリアをさらに有しており、前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップであることを特徴とするものである。 The semiconductor memory device according to the twelfth invention, particularly in the semiconductor memory device according to any one invention of the first to eleventh, said memory unit further has a second area to which dummy data is stored the second memory map are those wherein a memory map for converting the first address to the second address of the second area corresponding to the first area.

第13の発明に係る半導体記憶装置は、第12の発明に係る半導体記憶装置において特に、前記ダミーデータは、不正なアクセスに対する警告データであることを特徴とするものである。 The semiconductor memory device according to the thirteenth aspect of the present invention, especially in a semiconductor memory device according to the twelfth invention, the dummy data is characterized in that a warning data against unauthorized access.

第14の発明に係る半導体記憶装置は、第1〜第11のいずれか一つの発明に係る半導体記憶装置において特に、前記メモリ部は、前記第1エリア内に格納されている前記データよりも秘匿性の低いデータが格納された第2エリアをさらに有しており、前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップであることを特徴とするものである。 The semiconductor memory device according to the fourteenth aspect, particularly in the semiconductor memory device according to any one invention of the first to eleventh, the memory unit, confidential than said data stored in said first area sex of further has a second area in which a low data is stored, the second memory map converts the first address corresponding to the first area to the second address of the second area it is characterized in that a memory map.

第1の発明に係る半導体記憶装置によれば、コマンド種別の遷移履歴に基づいて、メモリ部へのアクセスが正常であるか不正であるかが判定される。 According to the semiconductor memory device according to the first invention, based on the transition history of the command type, or access to the memory section is invalid or is normal is determined. そして、メモリマップ変更部は、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスを第1エリア内の第2アドレスに変換しない第2メモリマップを、アドレス生成部に提供する。 Then, the memory map changing unit, when access to the memory unit is incorrect, the second memory map, not converting a first address corresponding to the first area to a second address in the first area, the address generator It is provided to the department. その結果、外部機器からはメモリ部の第1エリアにはアクセスすることができないため、第1エリアに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。 As a result, from an external device for the first area of ​​the memory module can not be accessed, it can be avoided highly confidential stored in the first area data are read out to the outside by unauthorized access.

第2の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the second invention, the sample data relating to transition history command type when you successfully accesses the memory unit in advance are created and stored in advance in the data storage area. 従って、このサンプルデータと、実際のメモリ動作時に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data, the actual by comparing the transition history of the analyzed command type by the analysis unit when the memory operation, determining whether the access to the memory section is invalid or is normal easily and accurately can do.

第3の発明に係る半導体記憶装置によれば、作為的なアクセスパターンでメモリ部にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the third invention, the sample data relating to transition history command type when accessing the memory unit in intentional access pattern is pre-created, and is stored in advance in the data storage area . 従って、このサンプルデータと、作為的なアクセスパターンによってメモリ部へのアクセスが行われた際に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Therefore, this and the sample data, by comparing the transition history of the access to the memory portion is analyzed by the analysis unit when performed command type by deliberate access patterns, access to the memory unit is normal whether a certain or invalid can be determined easily and accurately.

第4の発明に係る半導体記憶装置によれば、外部機器の起動時に外部機器がメモリ部にアクセスする際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the fourth invention, the sample data relating to transition history command type when the external device at the start of the external device to access the memory unit in advance is created, stored in advance in the data storage area ing. 従って、このサンプルデータと、外部機器の起動時に外部機器がメモリ部にアクセスした際に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data by the external device at the start of the external device is compared with the transition history of commands classification analysis by the analysis unit when accessing the memory unit, or access to the memory unit is normal it is possible to determine whether a fraudulent easily and accurately.

第5の発明に係る半導体記憶装置によれば、複数のサンプルデータを準備しておくことにより、判定部は、プログラムの進行状況等に応じて適切なサンプルデータを用いて、比較を行うことができる。 According to the semiconductor memory device according to a fifth aspect of the present invention, by previously preparing a plurality of sample data, the determination unit uses the appropriate sample data in accordance with the progress status of a program, it is compared it can. その結果、メモリ部へのアクセスが正常であるか不正であるかを、より正確に判定することができる。 As a result, if access to the memory section is invalid or is normal, it can be determined more accurately.

第6の発明に係る半導体記憶装置によれば、コマンド種別及び第1アドレスの双方の遷移履歴に基づいて、メモリ部へのアクセスが正常であるか不正であるかが判定される。 According to the semiconductor memory device according to the sixth invention, based on both the transition history of the command type and the first address, or access to the memory section is invalid or is normal is determined. そして、メモリマップ変更部は、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスを第1エリア内の第2アドレスに変換しない第2メモリマップを、アドレス生成部に提供する。 Then, the memory map changing unit, when access to the memory unit is incorrect, the second memory map, not converting a first address corresponding to the first area to a second address in the first area, the address generator It is provided to the department. その結果、外部機器からはメモリ部の第1エリアにはアクセスすることができないため、第1エリアに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。 As a result, from an external device for the first area of ​​the memory module can not be accessed, it can be avoided highly confidential stored in the first area data are read out to the outside by unauthorized access. しかも、コマンド種別及び第1アドレスの双方の遷移履歴に基づいて判定が行われるため、いずれか一方のみを用いて判定を行う場合と比較すると、判定の信頼性が高い。 Moreover, because the determination based on both the transition history of the command type and the first address is performed, when compared with the case of performing the determination using the only one, reliable determination.

第7の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the seventh invention, the sample data about the command type and both transition history of the first address when you successfully access the memory unit in advance is created, stored in advance in the data storage area ing. 従って、このサンプルデータと、実際のメモリ動作時に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data, by comparing the actual command is analyzed by the analysis unit when the memory operation type and both transition history of the first address, or access to the memory section is invalid or is normal it is possible to determine easily and precisely.

第8の発明に係る半導体記憶装置によれば、作為的なアクセスパターンでメモリ部にアクセスした際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the eighth invention, the sample data about the command type and both transition history of the first address when accessing the memory unit in intentional access patterns are created in advance, advance data storage It is stored in area. 従って、このサンプルデータと、作為的なアクセスパターンによってメモリ部へのアクセスが行われた際に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, by comparing the sample data, and both the transition history of commands type and the first address analyzed by the analysis unit when the access to the memory unit is performed by the deliberate access pattern, the memory unit access to it can be determined whether a fraudulent normal or easily and accurately.

第9の発明に係る半導体記憶装置によれば、外部機器の起動時に外部機器がメモリ部にアクセスする際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the ninth invention, the sample data about the command type and both transition history of the first address when the external device at the start of the external device to access the memory section, is created in advance, in advance stored in the data storage area. 従って、このサンプルデータと、外部機器の起動時に外部機器がメモリ部にアクセスした際に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data by the external device compares the both transition history of command type and the first address analyzed by the analysis unit when accessing the memory unit when starting the external device, to the memory unit access can determine whether a fraudulent normal or easily and accurately.

第10の発明に係る半導体記憶装置によれば、複数のサンプルデータを準備しておくことにより、判定部は、プログラムの進行状況等に応じて適切なサンプルデータを用いて、比較を行うことができる。 According to the semiconductor memory device according to the tenth invention, by previously preparing a plurality of sample data, the determination unit uses the appropriate sample data in accordance with the progress status of a program, it is compared it can. その結果、メモリ部へのアクセスが正常であるか不正であるかを、より正確に判定することができる。 As a result, if access to the memory section is invalid or is normal, it can be determined more accurately.

第11の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値が、事前に求められて、その最大値に関するデータが予めデータ記憶領域に格納されている。 According to the semiconductor memory device according to the eleventh invention, the maximum value of the sequential access when you successfully access the memory unit in advance sought, the data for that maximum value is stored in advance in the data storage area . 従って、実際のメモリ動作時においてメモリ部へのシーケンシャルアクセス数がその最大値を超えた場合には、メモリ部へのアクセスが不正であると判定することにより、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Therefore, if the number of sequential access to the memory unit exceeds its maximum value at the time of the actual memory operation, by accessing the memory unit is determined to be invalid, access to the memory unit is normal or whether the fraud can be determined easily and accurately. 特に、不正アクセス者はシーケンシャルアクセスによってメモリ部にアクセスしてくることが多いため、このような場合に効果が大きい。 In particular, unauthorized access have you often come accesses the memory unit by the sequential access, a large effect in such a case.

第12の発明に係る半導体記憶装置によれば、メモリ部の第2エリアには、ダミーデータが格納されている。 According to the semiconductor memory device according to the twelfth invention, the second area of ​​the memory unit, the dummy data is stored. そして、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスは、第2エリア内の第2アドレスに変換される。 When access to the memory unit is incorrect, the first address corresponding to the first area is converted into second address of the second area. 従って、メモリ部へのアクセスが不正である場合には、メモリ部からダミーデータが読み出されて外部機器に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 Therefore, when access to the memory unit is incorrect, since the dummy data from the memory unit is transmitted to which the external device read, can interfere with the decryption processing and the like by the unauthorized accessor effectively .

第13の発明に係る半導体記憶装置によれば、メモリ部へのアクセスが不正である場合には、不正アクセスに対する警告データがメモリ部から読み出されて、外部機器に送信される。 According to the semiconductor memory device according to the thirteenth aspect, when access to the memory section is invalid, a warning data against unauthorized access is read from the memory unit, it is transmitted to the external device. 従って、この警告データが外部機器において画面表示又は音声出力されることにより、不正アクセスに対する抑止力を高めることができる。 Therefore, by the warning data is displayed on the screen or audio output in the external apparatus, it is possible to increase the deterrent to illegal access.

第14の発明に係る半導体記憶装置によれば、メモリ部の第2エリアには、秘匿性の低いデータが格納されている。 According to the semiconductor memory device according to the fourteenth aspect, in the second area of ​​the memory section is less confidential data is stored. そして、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスは、第2エリア内の第2アドレスに変換される。 When access to the memory unit is incorrect, the first address corresponding to the first area is converted into second address of the second area. 従って、メモリ部へのアクセスが不正である場合には、メモリ部から秘匿性の低いデータが読み出されて外部機器に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 Therefore, when access to the memory unit is incorrect, since the lower data from the memory unit confidentiality it is transmitted to which the external device read, effectively interfere with decryption processing and the like by the unauthorized accessor be able to.

本発明の実施の形態1に係る半導体記憶装置の構成を示すブロック図である。 A configuration of a semiconductor memory device according to a first embodiment of the present invention is a block diagram showing. メモリ部の構成を示す図である。 It is a diagram showing a configuration of a memory unit. 判定部が有するデータ記憶領域を示す図である。 It is a diagram showing a data storage area determining unit has. メモリマップ変更部が有するメモリマップを示す図である。 It is a diagram showing a memory map having a memory map changing unit. 外部機器から見えるメモリ部の状況を示す図である。 It is a diagram illustrating a state of the memory unit visible from an external device. 外部機器から見えるメモリ部の状況を示す図である。 It is a diagram illustrating a state of the memory unit visible from an external device. 本発明の実施の形態2に係る半導体記憶装置の構成を示すブロック図である。 Is a block diagram showing a configuration of a semiconductor memory device according to a second embodiment of the present invention. 判定部が有するデータ記憶領域を示す図である。 It is a diagram showing a data storage area determining unit has. 本発明の実施の形態3に係る半導体記憶装置の構成を示すブロック図である。 A configuration of a semiconductor memory device according to a third embodiment of the present invention is a block diagram showing. 判定部が有するデータ記憶領域を示す図である。 It is a diagram showing a data storage area determining unit has. 第1の変形例に関して、メモリ部の構成を示す図である。 With respect to the first variant is a diagram showing a configuration of a memory unit. 第1の変形例に関して、メモリマップ変更部が有するメモリマップを示す図である。 With respect to the first modified example, a diagram showing a memory map having memory map changing unit. 第2の変形例に関して、判定部が有するデータ記憶領域を示す図である。 With respect to the second modification is a diagram showing a data storage area determining unit has. 第3の変形例に関して、判定部が有するデータ記憶領域を示す図である。 Relation to the third modification is a diagram showing a data storage area determining unit has. 第4の変形例に関して、判定部が有するデータ記憶領域を示す図である。 Regard fourth modification is a diagram showing a data storage area determining unit has. 第5の変形例に関して、判定部が有するデータ記憶領域を示す図である。 Respect fifth modification is a diagram showing a data storage area determining unit has. 第6の変形例に関して、メモリ部の正常エリアを示す図である。 Respect sixth variation is a diagram showing the normal area of ​​the memory module. 第7の変形例に関して、メモリ部の正常エリアを示す図である。 Respect seventh modification is a diagram showing the normal area of ​​the memory module. 第7の変形例に関して、メモリ部を示す図である。 Respect seventh modification is a diagram showing a memory unit.

以下、本発明の実施の形態について、図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。 Incidentally, elements denoted by the same reference numerals in different drawings denote the same or corresponding elements.
実施の形態1. The first embodiment.

図1は、本発明の実施の形態1に係る半導体記憶装置1Aの構成を示すブロック図である。 Figure 1 is a block diagram showing a configuration of a semiconductor memory device 1A according to the first embodiment of the present invention. 半導体記憶装置1Aは例えばメモリカードであり、ホストコンピュータ等の外部機器10に着脱自在に接続可能である。 The semiconductor memory device 1A is a memory card for example, can be removably connected to an external device 10 such as a host computer.

図1に示すように半導体記憶装置1Aは、入出力部2、コマンド解析部3、コマンド実行部4、メモリ部5、解析部6A、判定部7、及びメモリマップ変更部8を備えて構成されている。 The semiconductor memory device 1A as shown in Figure 1, input unit 2, the command analyzing unit 3, the command execution unit 4, memory unit 5 is configured to include an analysis section 6A, the determination unit 7, and the memory map changing unit 8, ing. メモリ部5は、ROM、RAM、又はフラッシュメモリ等の半導体メモリである。 Memory unit 5, ROM, RAM, or a semiconductor memory such as a flash memory. コマンド実行部4は、アドレス生成部9を有している。 Command executing unit 4 includes an address generator 9. 判定部7は、データ記憶領域11を有している。 Determination unit 7 has a data storage area 11. 図1に示した例では、データ記憶領域11は、メモリ部5の一部として構成されている。 In the example shown in FIG. 1, the data storage area 11 is configured as part of the memory unit 5. 但し、メモリ部5の外部にデータ記憶領域11を設けてもよい。 However, the may be provided a data storage area 11 in the external memory unit 5.

図2は、メモリ部5の構成を示す図である。 Figure 2 is a diagram showing a configuration of the memory unit 5. 図2に示すようにメモリ部5は、共通エリア21、正常エリア22、及びダミーエリア23を有している。 Memory section 5 as shown in FIG. 2 includes a common area 21, normal area 22, and the dummy area 23,. 正常エリア22には、秘匿性の高いデータが記憶されている。 The normal area 22, highly confidential data is stored. 共通エリア21には、正常エリア22に記憶されているデータよりも秘匿性の低いデータ、例えば起動処理に必要なデータが記憶されている。 The common area 21, low data confidential than the data stored in the normal area 22, for example, data necessary for starting the processing is stored. ダミーエリア23には、ダミーデータが記憶されている。 The dummy area 23, dummy data is stored. ダミーデータは、何らかのトラップコード、又はユーザに不正なアクセスに対する警告を行うためのプログラムやデータである。 Dummy data is a program and data for a warning against unauthorized access to any trap code, or user. 例えば、「このアクセスは不正です」や「このメモリは不正コピーされたものです」等の画像データ又は音声データが、ダミーエリア23に記憶されている。 For example, "This access is invalid" image data or audio data such as and "This memory is not being illegally copied" is stored in the dummy area 23.

説明の簡単化のため、図2に示した例では、共通エリア21は物理アドレスB100〜B199の領域であり、正常エリア22は物理アドレスB200〜B299の領域であり、ダミーエリア23は物理アドレスB300〜B399の領域である。 For simplicity of explanation, in the example shown in FIG. 2, the common area 21 is an area of ​​the physical address B100~B199, normal area 22 is an area of ​​the physical address B200~B299, dummy area 23 physical addresses B300 ~B399 is a region of.
以下、半導体記憶装置1Aの動作について説明する。 Hereinafter, the operation of the semiconductor memory device 1A.

図1を参照して、コマンド解析部3には、外部機器10から入出力部2を介してコマンドS1が入力される。 Referring to FIG. 1, the command analyzing unit 3, the command S1 is input via the input unit 2 from the external device 10. コマンド解析部3は、入力されたコマンドS1の内容を解析し、コマンド種別S2と論理アドレスS3とを出力する。 Command analysis unit 3 analyzes the input contents command S1, and outputs the command type S2 and the logical address S3. ここで、コマンド種別とは、リード、ライト、モードチェンジ等の命令の種類を意味する。 Here, the command type, meaning read, write, the types of instructions such as a mode change. また、例えばリードの中には、リード0、リード1、リード2等の複数の種類があり、これらもコマンド種別によって区別される。 Further, for example, in the lead, the lead 0, lead 1, a plurality of types such as a lead 2, which are also distinguished by command type. コマンド種別S2及び論理アドレスS3は、コマンド実行部4に入力される。 Command type S2 and logical addresses S3 is input to the command execution unit 4. また、論理アドレスS3は、解析部6Aに入力される。 The logical address S3 is input to the analysis unit 6A.

解析部6Aは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。 Analyzer 6A analyzes the past access pattern from the external device 10 to the memory unit 5. 具体的に、本実施の形態1に係る半導体記憶装置1Aでは、解析部6Aは、論理アドレスS3の遷移履歴を解析する。 Specifically, the semiconductor memory device 1A according to the first embodiment, the analysis section 6A analyzes the transition history of the logical address S3. 解析部6Aによる解析の結果に関するデータS4は、判定部7に入力される。 Data S4 about the results of the analysis by the analyzing section 6A are input to the determination unit 7.

判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。 Determining unit 7, on the basis of the data S4, it determines whether the access from the external device 10 to the memory unit 5 is incorrect or normal. 具体的には以下の通りである。 More specifically, it is as follows.

図3は、判定部7が有するデータ記憶領域11を示す図である。 Figure 3 is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、サンプルデータS9Aが記憶されている。 The data storage area 11, the sample data S9A are stored. サンプルデータS9Aは、外部機器10からメモリ部5に正常にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。 Sample data S9A is when accessed successfully from the external device 10 to the memory unit 5, a data relating to the transition history of the logical address S3. 対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際の論理アドレスS3の遷移履歴を解析する。 Pre operates the targeted application performs normal access from the external device 10 to the memory unit 5, analyzes the transition history of the logical address S3 of the time. そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Aとしてデータ記憶領域11に予め記憶されている。 At least part of the analysis results obtained (especially a portion other than the sequential access) is prestored in the data storage area 11 as the sample data S9A.

判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9A)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Aで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analysis section 6A (data S4), compares the transition history read from the data storage area 11 (sample data S9A), the transition history given by the data S4, the sample data if they match the part of the transition history given by S9A determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9Aで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand, transition history given by the data S4 is, when does not match any of the transition history given by the sample data S9A, the determination unit 7, the access from the external device 10 to the memory unit 5 to be a fraud to.

具体的に、図2を参照して一例を説明する。 Specifically, an example with reference to FIG. ここでは、まず共通エリア21にアクセスされ、次に正常エリア22又はダミーエリア23にアクセスされる場合を想定している。 Here is first accessed to the common area 21, it is assumed that the next access to the normal area 22 or the dummy area 23. 外部機器10から共通エリア21への正常なアクセスにおいて、例えば、「論理アドレスA100→A199→A101」の順にアクセスが行われるものとする。 In normal access from the external device 10 to the common area 21, for example, it is assumed that the access order of "logical address A100 → A199 → A101" is performed. この場合、「論理アドレスA100→A199→A101」の順序を特定するデータが、サンプルデータS9Aとしてデータ記憶領域11に予め記憶されている。 In this case, data specifying the order of "logical address A100 → A199 → A101" is prestored in the data storage area 11 as the sample data S9A.

実際の動作において、アクセスが正常である場合は、外部機器10から共通エリア21へ「論理アドレスA100→A199→A101」の順にアクセスが行われる。 In actual operation, when the access is successful, the access in the order of "logical address A100 → A199 → A101" is performed from the external device 10 to the common area 21. この場合、データS4で与えられる遷移履歴と、サンプルデータS9Aで与えられる遷移履歴とが互いに一致するため、判定部7は、外部機器10からメモリ部5へのアクセスは正常であると判定する。 In this case, since the transition history given by the data S4, a transition history given by the sample data S9A coincide with each other, the determination unit 7 determines that the access from the external apparatus 10 to the memory unit 5 is normal.

一方、実際の動作において、外部機器10から共通エリア21へ「論理アドレスA100→A101→・・・→A199」のシーケンシャルアクセスが行われたものとする。 On the other hand, in actual operation, it is assumed that the sequential access "logical address A100 → A101 → ··· → A199" from the external device 10 to the common area 21 is performed. この場合、データS4で与えられる遷移履歴と、サンプルデータS9Aで与えられる遷移履歴とは互いに一致しないため、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 In this case, since the transition history given by the data S4, they do not coincide with each other and the transition history given by the sample data S9A, determination unit 7, the access from the external device 10 to the memory unit 5 is determined to be invalid.

図1を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。 Referring to FIG. 1, data S5 on the results of the determination by the determination unit 7 is input to the memory map changing unit 8.

図4は、メモリマップ変更部8が有するメモリマップ30A,30Bを示す図である。 Figure 4 is a memory map 30A having memory map changing unit 8 is a diagram showing the 30B. 図4に示すようにメモリマップ変更部8は2つのメモリマップ30A,30Bを有しており、判定部7から入力されたデータS5に基づいて、メモリマップ30A,30Bの一方を、データS6としてコマンド実行部4(具体的にはアドレス生成部9)に提供する。 Memory map changing unit 8 as shown in FIG. 4 has two memory maps 30A, the 30B, on the basis of the data S5 inputted from the determination unit 7, the memory map 30A, one of 30B, as data S6 (specifically, the address generating unit 9) command execution unit 4 to provide the.

メモリマップ30Aは、図2に示した正常エリア22に対応する論理アドレスを、正しく正常エリア22内の物理アドレスに変換するためのメモリマップである。 Memory map 30A is a logical address corresponding to the normal area 22 shown in FIG. 2, a memory map for converting correctly the physical address in the normal area 22. 例えば図4に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、正常エリア22内の先頭番地である物理アドレスB200に正しく変換される。 For example, as shown in FIG. 4, the logical address A200 indicating the start address of the normal area 22 is correctly converted into a physical address B200 is a start address of the normal area 22.

これに対して、メモリマップ30Bは、図2に示した正常エリア22に対応する論理アドレスを、正常エリア22ではなくダミーエリア23内の物理アドレスに変換するためのメモリマップである。 In contrast, the memory map 30B is a memory map for converting the logical address corresponding to the normal area 22 shown in FIG. 2, the physical address in the dummy area 23 rather than the normal area 22. 例えば図4に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、ダミーエリア23内の先頭番地である物理アドレスB300に変換される。 For example, as shown in FIG. 4, the logical address A200 indicating the start address of the normal area 22 is converted into a physical address B300 is a start address of the dummy area 23.

図1を参照して、メモリマップ変更部8は、判定部7から入力されたデータS5に基づいて、外部機器10からメモリ部5へのアクセスが正常である場合には、メモリマップ30Aを選択してコマンド実行部4に提供し、一方、外部機器10からメモリ部5へのアクセスが不正である場合には、メモリマップ30Bを選択してコマンド実行部4に提供する。 Referring to FIG. 1, a memory map changing unit 8, based on the data S5 inputted from the determination unit 7, when the access from the external device 10 to the memory unit 5 is normal, select the memory map 30A provided to the command executing section 4, on the other hand, when the access from the external device 10 to the memory unit 5 is invalid is provided in the command execution unit 4 selects the memory map 30B.

アドレス生成部9は、メモリマップ変更部8から入力されたメモリマップ30A又はメモリマップ30Bに基づいて、コマンド解析部3から入力された論理アドレスS3をアドレス変換(いわゆる論物変換)することにより、メモリ部7内の物理アドレスS7を生成する。 Address generation unit 9 on the basis of the memory map 30A or memory mapped 30B is input from the memory map changing unit 8, by a logical address S3, input from the command analyzing unit 3 address translation (so-called logical-physical translation), generating a physical address S7 in the memory unit 7.

図5,6は、外部機器10から見えるメモリ部5の状況を示す図である。 5 and 6 are a view showing a state of the memory section 5 visible from the external device 10. アドレス生成部9にメモリマップ30Aが提供されている場合(つまりアクセスが正常である場合)は、図5に示すように、外部機器10は共通エリア21及び正常エリア22にアクセス可能である。 (When it is normal that is accessed) when a memory map 30A to the address generator 9 is provided, as shown in FIG. 5, the external device 10 can access the common area 21 and a normal area 22. この場合、図1を参照して、共通エリア21内又は正常エリア22内の所望のデータ(データS8)がメモリ部5から読み出され、入出力部2を介して外部機器10に送信される。 In this case, with reference to FIG. 1, the desired data of the common area 21 or within the normal area 22 (data S8) is read from the memory unit 5, it is transmitted to the external device 10 via the input-output unit 2 .

一方、アドレス生成部9にメモリマップ30Bが提供されている場合(つまりアクセスが不正である場合)は、図6に示すように、外部機器10は共通エリア21及びダミーエリア23にアクセス可能であるが、正常エリア22にはアクセスできない。 On the other hand, if the address generating unit 9 memory map 30B is provided (that is, if the access is illegal), as shown in FIG. 6, the external device 10 can access the common area 21 and the dummy area 23 but, it does not have access to the normal area 22. この場合、図1を参照して、共通エリア21内の所望のデータ又はダミーエリア23内のダミーデータ(データS8)がメモリ部5から読み出され、入出力部2を介して外部機器10に送信される。 In this case, with reference to FIG. 1, the dummy data of the desired data or dummy area 23 in the common area 21 (data S8) is read from the memory unit 5, the external device 10 via the input-output unit 2 It is sent.

このように本実施の形態1に係る半導体記憶装置1Aによれば、判定部7は、論理アドレスS3の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。 According to the semiconductor memory device 1A according to the first embodiment, the determination unit 7, based on the transition history of logical addresses S3, determines whether the access to the memory unit 5 is incorrect or normal to. そして、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。 Then, the memory map changing unit 8, when access to the memory unit 5 is incorrect, the memory map 30B does not convert a logical address into a physical address in the normal area 22 corresponding to the normal area 22, address generator to provide to 9. その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。 As a result, when the access is illegal, because from the external device 10 as shown in FIG. 6 is the normal area 22 of the memory unit 5 can not be accessed, confidentiality that are stored in the normal area 22 high data can be avoided to be read out to the outside of the memory section 5 by an unauthorized access.

また、本実施の形態1に係る半導体記憶装置1Aによれば、図3に示したように、メモリ部5に正常にアクセスした際の論理アドレスの遷移履歴に関するサンプルデータS9Aが、事前に作成され、予めデータ記憶領域11に格納されている。 Further, according to the semiconductor memory device 1A according to the first embodiment, as shown in FIG. 3, the sample data S9A regarding transition history of the logical address from which the successfully access memory unit 5, pre-created , it is stored in advance in the data storage area 11. 従って、このサンプルデータS9Aと、実際のメモリ動作時に解析部6Aによって解析された論理アドレスの遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data S9A, by comparing the actual transition history of logical addresses analyzed by the analysis section 6A to the memory operation (data S4), access to the memory unit 5 is incorrect or normal or it can be judged easily and accurately.

さらに、本実施の形態1に係る半導体記憶装置1Aによれば、メモリ部5のダミーエリア23(図2参照)には、ダミーデータが格納されている。 Further, according to the semiconductor memory device 1A according to the first embodiment, the dummy area 23 of the memory unit 5 (see FIG. 2), the dummy data is stored. そして、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスは、ダミーエリア内の物理アドレスに変換される。 When access to the memory unit 5 is incorrect, the logical address corresponding to the normal area 22 is converted into a physical address in the dummy area. 従って、アクセスが不正である場合には、メモリ部5からダミーデータが読み出されて外部機器10に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 Therefore, access if it is incorrect, since the dummy data from the memory unit 5 is transmitted to the external device 10 is read, it is possible to interfere with decryption processing and the like by the unauthorized accessor effectively. しかも、ダミーデータが不正アクセスに対する警告データである場合には、この警告データが外部機器10において画面表示又は音声出力されることにより、不正アクセスに対する抑止力を高めることができる。 Moreover, if the dummy data is warning data against unauthorized access, by the warning data is displayed on the screen or audio output in the external device 10, it is possible to increase the deterrent to illegal access.
実施の形態2. The second embodiment.

図7は、本発明の実施の形態2に係る半導体記憶装置1Bの構成を示すブロック図である。 Figure 7 is a block diagram showing a configuration of a semiconductor memory device 1B according to a second embodiment of the present invention. 半導体記憶装置1Bは、図1に示した半導体記憶装置1Aにおける解析部6Aに代えて、解析部6Bを備えている。 The semiconductor memory device 1B, in place of the analysis unit 6A of the semiconductor memory device 1A shown in FIG. 1, and includes an analysis portion 6B. その他の構成は同様である。 The rest of the configuration is the same.

コマンド解析部3から出力されたコマンド種別S2は、解析部6Bに入力される。 Command type S2 output from the command analyzing unit 3 is input to the analyzing unit 6B. 解析部6Bは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。 Analysis unit 6B analyzes the past access pattern from the external device 10 to the memory unit 5. 具体的に、本実施の形態2に係る半導体記憶装置1Bでは、解析部6Bは、コマンド種別S2の遷移履歴を解析する。 Specifically, the semiconductor memory device 1B according to the second embodiment, the analysis unit 6B analyzes the transition history of the command type S2. 解析部6Bによる解析の結果に関するデータS4は、判定部7に入力される。 Data S4 about the results of the analysis by the analysis unit 6B is input to the determination unit 7.

判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。 Determining unit 7, on the basis of the data S4, it determines whether the access from the external device 10 to the memory unit 5 is incorrect or normal. 具体的には以下の通りである。 More specifically, it is as follows.

図8は、判定部7が有するデータ記憶領域11を示す図である。 Figure 8 is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、サンプルデータS9Bが記憶されている。 The data storage area 11, the sample data S9B is stored. サンプルデータS9Bは、外部機器10からメモリ部5に正常にアクセスした際の、コマンド種別S2の遷移履歴に関するデータである。 Sample data S9B is when accessed successfully from the external device 10 to the memory unit 5, a data relating to the transition history of the command type S2. 対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のコマンド種別S2の遷移履歴を解析する。 Pre operates the targeted application performs normal access from the external device 10 to the memory unit 5, analyzes the transition history of the command type S2 of that time. そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Bとしてデータ記憶領域11に予め記憶されている。 At least part of the analysis results obtained (especially a portion other than the sequential access) is prestored in the data storage area 11 as the sample data S9B.

判定部7は、解析部6Bから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9B)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Bで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analyzing section 6B (data S4), compares the transition history read from the data storage area 11 (sample data S9B), the transition history given by the data S4, the sample data if they match the part of the transition history given by S9B determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9Bで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand, transition history given by the data S4 is, when does not match any of the transition history given by the sample data S9B, the determination unit 7, the access from the external device 10 to the memory unit 5 to be a fraud to.

図7を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。 7, data S5 on the results of the determination by the determination unit 7 is input to the memory map changing unit 8. 以降の動作は上記実施の形態1と同様であるため、説明は省略する。 For subsequent operation is the same as in the first embodiment, description thereof will be omitted.

このように本実施の形態2に係る半導体記憶装置1Bによれば、判定部7は、コマンド種別S2の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。 According to the semiconductor memory device 1B according to the second embodiment, the determination unit 7, based on the transition history of the command type S2, determines whether the access to the memory unit 5 is incorrect or normal to. そして、上記実施の形態1と同様に、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。 Then, as in the first embodiment, the memory map changing unit 8, when access to the memory unit 5 is incorrect, the logical address corresponding to the normal area 22 into a physical address in the normal area 22 conversion the memory map 30B not to provide the address generator 9. その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。 As a result, when the access is illegal, because from the external device 10 as shown in FIG. 6 is the normal area 22 of the memory unit 5 can not be accessed, confidentiality that are stored in the normal area 22 high data can be avoided to be read out to the outside of the memory section 5 by an unauthorized access.

また、本実施の形態2に係る半導体記憶装置1Bによれば、図8に示したように、メモリ部5に正常にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータS9Bが、事前に作成され、予めデータ記憶領域11に格納されている。 Further, according to the semiconductor memory device 1B according to the second embodiment, as shown in FIG. 8, the sample data S9B regarding transition history command type when you successfully accesses the memory unit 5, pre-created , it is stored in advance in the data storage area 11. 従って、このサンプルデータS9Bと、実際のメモリ動作時に解析部6Bによって解析されたコマンド種別の遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data S9B, by comparing the actual analyzed by the analysis unit 6B in the memory operation command type of transition history (data S4), access to the memory unit 5 is incorrect or normal or it can be judged easily and accurately.
実施の形態3. Embodiment 3.

図9は、本発明の実施の形態3に係る半導体記憶装置1Cの構成を示すブロック図である。 Figure 9 is a block diagram showing a configuration of a semiconductor memory device 1C according to a third embodiment of the present invention. 半導体記憶装置1Cは、図1に示した半導体記憶装置1Aにおける解析部6Aに代えて、解析部6Cを備えている。 The semiconductor memory device 1C includes, in place of the analysis unit 6A of the semiconductor memory device 1A shown in FIG. 1, includes an analysis unit 6C. その他の構成は同様である。 The rest of the configuration is the same.

コマンド解析部3から出力されたコマンド種別S2及び論理アドレスS3は、解析部6Cに入力される。 Command type S2 and logical address S3 output from the command analyzing unit 3 is input to the analyzing unit 6C. 解析部6Cは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。 Analysis unit 6C analyzes the past access pattern from the external device 10 to the memory unit 5. 具体的に、本実施の形態3に係る半導体記憶装置1Cでは、解析部6Cは、コマンド種別S2及び論理アドレスS3の双方の遷移履歴を解析する。 Specifically, the semiconductor memory device 1C according to the third embodiment, the analysis unit 6C analyzes both the transition history of the command type S2 and logical address S3. 解析部6Cによる解析の結果に関するデータS4は、判定部7に入力される。 Data S4 about the results of the analysis by the analysis unit 6C is input to the determination unit 7.

判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。 Determining unit 7, on the basis of the data S4, it determines whether the access from the external device 10 to the memory unit 5 is incorrect or normal. 具体的には以下の通りである。 More specifically, it is as follows.

図10は、判定部7が有するデータ記憶領域11を示す図である。 Figure 10 is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、サンプルデータS9Cが記憶されている。 The data storage area 11, the sample data S9C is stored. サンプルデータS9Cは、外部機器10からメモリ部5に正常にアクセスした際の、コマンド種別S2及び論理アドレスS3の双方の遷移履歴に関するデータである。 Sample data S9C is when accessed successfully from the external device 10 to the memory unit 5, a data relating to both the transition history of the command type S2 and logical address S3. 対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のコマンド種別S2及び論理アドレスS3の双方の遷移履歴を解析する。 Pre operates the targeted application performs normal access from the external device 10 to the memory unit 5, analyzes both the transition history of the command type S2 and logical address S3 of the time. そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Cとしてデータ記憶領域11に予め記憶されている。 At least part of the analysis results obtained (especially a portion other than the sequential access) is prestored in the data storage area 11 as the sample data S9C.

判定部7は、解析部6Cから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9C)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Cで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analyzing section 6C (data S4), compares the transition history read from the data storage area 11 (sample data S9C), the transition history given by the data S4, the sample data if they match the part of the transition history given by S9C determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9Cで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand, transition history given by the data S4 is, when does not match any of the transition history given by the sample data S9C, the determination unit 7, the access from the external device 10 to the memory unit 5 to be a fraud to.

図9を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。 9, data S5 on the results of the determination by the determination unit 7 is input to the memory map changing unit 8. 以降の動作は上記実施の形態1と同様であるため、説明は省略する。 For subsequent operation is the same as in the first embodiment, description thereof will be omitted.

このように本実施の形態3に係る半導体記憶装置1Cによれば、判定部7は、コマンド種別S2及び論理アドレスS3の双方の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。 According to the semiconductor memory device 1C according to the third embodiment, the determination unit 7, based on both the transition history of the command type S2 and logical addresses S3, whether access to the memory unit 5 is normal and it determines whether it is illegal. そして、上記実施の形態1と同様に、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。 Then, as in the first embodiment, the memory map changing unit 8, when access to the memory unit 5 is incorrect, the logical address corresponding to the normal area 22 into a physical address in the normal area 22 conversion the memory map 30B not to provide the address generator 9. その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。 As a result, when the access is illegal, because from the external device 10 as shown in FIG. 6 is the normal area 22 of the memory unit 5 can not be accessed, confidentiality that are stored in the normal area 22 high data can be avoided to be read out to the outside of the memory section 5 by an unauthorized access. しかも、本実施の形態3に係る半導体記憶装置1Cによれば、コマンド種別及び論理アドレスの双方の遷移履歴に基づいて判定部7における判定が行われるため、上記実施の形態1,2のようにいずれか一方のみを用いて判定を行う場合と比較すると、判定の信頼性を高めることができる。 Moreover, according to the semiconductor memory device 1C according to the third embodiment, since the determination in the determination unit 7 based on both the transition history of the command type and the logical address is performed, as in the first and second embodiments compared with the case of performing the determination using the only one, it is possible to improve the reliability of the determination.

また、本実施の形態3に係る半導体記憶装置1Cによれば、図10に示したように、メモリ部5に正常にアクセスした際のコマンド種別及び論理アドレスの双方の遷移履歴に関するサンプルデータS9Cが、事前に作成され、予めデータ記憶領域11に格納されている。 Further, according to the semiconductor memory device 1C according to the third embodiment, as shown in FIG. 10, the sample data S9C about the command type and the logical address both transition history of the time of successfully accesses the memory unit 5 , pre-created, and is stored in advance in the data storage area 11. 従って、このサンプルデータS9Cと、実際のメモリ動作時に解析部6Cによって解析されたコマンド種別及び論理アドレスの双方の遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data S9C, by comparing the actual command analyzed by the analyzing unit 6C during memory operation type and the logical address both transition history (data S4), access to the memory unit 5 is normal whether a certain or invalid can be determined easily and accurately.
変形例. Modification.

以下、上記実施の形態1〜3の変形例について説明する。 Hereinafter, a description will be given of modifications of the first to third embodiments. 以下では上記実施の形態1を基礎とした変形例について説明するが、同様の変形例は上記実施の形態2,3にも適用可能である。 Hereinafter will be described modified example based on the first embodiment, the same modification is applicable to form 2 and 3 above.
第1の変形例. First modification.

図11は、第1の変形例に関して、メモリ部5の構成を示す図である。 11, with respect to the first variant is a diagram showing a configuration of the memory unit 5. 第1の変形例では、図2に示したダミーエリア23が省略されている。 In a first variant, the dummy area 23 shown in FIG. 2 is omitted.

図12は、第1の変形例に関して、メモリマップ変更部8が有するメモリマップ30A,30Cを示す図である。 12, with respect to the first modified example, the memory map 30A having memory map changing unit 8 is a diagram showing the 30C. 図12に示すようにメモリマップ変更部8は2つのメモリマップ30A,30Cを有しており、判定部7から入力されたデータS5に基づいて、メモリマップ30A,30Cの一方を、データS6としてコマンド実行部4(具体的にはアドレス生成部9)に提供する。 Memory map changing unit 8 as shown in FIG. 12 has two memory maps 30A, a 30C, based on the data S5 inputted from the determination unit 7, the memory map 30A, one of the 30C, as data S6 (specifically, the address generating unit 9) command execution unit 4 to provide the.

図12に示したメモリマップ30Aは、図4に示したメモリマップ30Aと同様である。 Memory map 30A of FIG. 12 is similar to the memory map 30A shown in FIG. メモリマップ30Cは、図11に示した正常エリア22に対応する論理アドレスを、正常エリア22ではなく共通エリア21内の物理アドレスに変換するためのメモリマップである。 Memory map 30C is a memory map for converting the logical address corresponding to the normal area 22 shown in FIG. 11, the physical address of the common area 21 rather than the normal area 22. 例えば図12に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、共通エリア21内の先頭番地である物理アドレスB100に変換される。 For example, as shown in FIG. 12, the logical address A200 indicating the start address of the normal area 22 is converted into a physical address B100 the head address in the common area 21.

メモリマップ変更部8は、判定部7から入力されたデータS5に基づいて、外部機器10からメモリ部5へのアクセスが正常である場合には、メモリマップ30Aを選択してコマンド実行部4に提供し、一方、外部機器10からメモリ部5へのアクセスが不正である場合には、メモリマップ30Cを選択してコマンド実行部4に提供する。 Memory map changing unit 8, based on the data S5 inputted from the determination unit 7, when the access from the external device 10 to the memory unit 5 is normal, select a memory map 30A to the command executing section 4 providing, on the other hand, when the access from the external device 10 to the memory unit 5 is invalid is provided in the command execution unit 4 selects the memory map 30C.

このように第1の変形例によれば、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスは、共通エリア21内の物理アドレスに変換される。 Thus according to the first modification, when access to the memory unit 5 is incorrect, the logical address corresponding to the normal area 22 is converted into a physical address in the common area 21. 従って、メモリ部5へのアクセスが不正である場合には、共通エリア21に格納されている秘匿性の低いデータがメモリ部5から読み出されて外部機器10に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 Thus, since access to the memory unit 5 in the case of incorrect, the low secrecy stored in the common area 21 data is transmitted to the external device 10 is read from the memory unit 5, unauthorized accessor decryption process due can be effectively interfere.
第2の変形例. Second modification.

図13は、第2の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。 13, for the second variant is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、サンプルデータS9Dが記憶されている。 The data storage area 11, in place of the sample data S9A shown in FIG. 3, the sample data S9D is stored. サンプルデータS9Dは、作為的なアクセスパターンで外部機器10からメモリ部5にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。 Sample data S9D is when accessed from an external device 10 to the memory unit 5 in a deliberate access pattern is data on transition history of the logical address S3. 作為的なアクセスパターンを予め任意に定めておき、対象となるアプリケーションの動作中の所定期間内(例えば起動処理期間内)に、外部機器10からメモリ部5にその作為的なアクセスパターンでアクセスを行わせ、その際の論理アドレスS3の遷移履歴を解析する。 Intentional access pattern is previously arbitrarily set, and within a predetermined time period during operation of the target application (e.g. activation processing period), the access in its intentional access pattern from the external device 10 to the memory unit 5 It carried thereby, to analyze the transition history of the logical address S3 of the time. そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Dとしてデータ記憶領域11に予め記憶されている。 At least part of the analysis results obtained (especially a portion other than the sequential access) is prestored in the data storage area 11 as the sample data S9D.

実際のメモリ動作時においては、上記の所定期間内(この例では起動処理期間内)において、予め定められた作為的なアクセスパターンによって、メモリ部5へのアクセスが行われる。 During actual memory operation, within a predetermined period of the (in this example starts the processing period), the by intentional access to a predetermined pattern, the access to the memory unit 5 is performed. そして、論理アドレスS3の遷移履歴が解析部6Aによって解析され、その解析の結果に関するデータS4が判定部7に入力される。 The transition history of logical addresses S3 are analyzed by the analysis section 6A, data S4 on the results of the analysis are input to the determination unit 7.

判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9D)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Dで与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analysis section 6A (data S4), compares the transition history read from the data storage area 11 (sample data S9D), the transition history given by the data S4, the sample data if it matches the transition history given by S9D determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9Dで与えられる遷移履歴に一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand determines, transition history given by the data S4 is fails to match the transition history given by the sample data S9D, the determination unit 7, the access from the external device 10 to the memory unit 5 to be invalid.

このように第2の変形例によれば、作為的なアクセスパターンでメモリ部5にアクセスした際の論理アドレスの遷移履歴に関するサンプルデータS9Dが、事前に作成され、予めデータ記憶領域11に格納されている。 Thus, according to the second modification, the sample data S9D regarding transition history of the logical address when accessing the memory unit 5 in intentional access pattern is pre-created, stored in advance in the data storage area 11 ing. 従って、このサンプルデータS9Dと、作為的なアクセスパターンによってメモリ部5へのアクセスが行われた際に解析部6Aによって解析された論理アドレスの遷移履歴とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, by comparing the sample data S9D, the logical address of the transition history analyzed by the analysis section 6A when the access to the memory unit 5 is performed by the deliberate access patterns to the memory unit 5 access can determine whether a fraudulent normal or easily and accurately.
第3の変形例. Third modification.

図14は、第3の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。 14, with respect to the third modification is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、サンプルデータS9Eが記憶されている。 The data storage area 11, in place of the sample data S9A shown in FIG. 3, the sample data S9E is stored. サンプルデータS9Eは、外部機器10の起動処理時に外部機器10がメモリ部5にアクセスする際の、論理アドレスS3の遷移履歴に関するデータである。 Sample data S9E the external device 10 when starting the processing of the external device 10 is for accessing the memory section 5 is data on transition history of the logical address S3. 外部機器10の起動処理時に実行されるメモリ部5へのアクセスパターンは固定されているため、そのアクセスパターンを解析することによって、それに対応する論理アドレスS3の遷移履歴も予測可能である。 Since the access pattern to the memory unit 5 to be executed on startup processing of the external device 10 is fixed, by analyzing the access pattern, transition history of the logical address S3 corresponding thereto is also predictable. そこで、予測された論理アドレスS3の遷移履歴の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Eとしてデータ記憶領域11に予め記憶されている。 Therefore, at least a portion of the transition history of logical addresses S3, predicted (especially a portion other than the sequential access) is prestored in the data storage area 11 as the sample data S9e.

実際のメモリ動作時においては、外部機器10の起動処理時、上記の固定のアクセスパターンによって、外部機器10からメモリ部5へのアクセスが行われる。 During actual memory operation, when starting the processing of the external device 10, the access pattern of the fixed, access from the external device 10 to the memory unit 5 are performed. そして、論理アドレスS3の遷移履歴が解析部6Aによって解析され、その解析の結果に関するデータS4が判定部7に入力される。 The transition history of logical addresses S3 are analyzed by the analysis section 6A, data S4 on the results of the analysis are input to the determination unit 7.

判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9E)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Eで与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analysis section 6A (data S4), compares the transition history read from the data storage area 11 (sample data S9e), the transition history given by the data S4, the sample data if it matches the transition history given by S9E determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9Eで与えられる遷移履歴に一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand determines, transition history given by the data S4 is fails to match the transition history given by the sample data S9E, the determination unit 7, the access from the external device 10 to the memory unit 5 to be invalid.

このように第3の変形例によれば、外部機器10の起動時に外部機器10がメモリ部5にアクセスする際の論理アドレスS3の遷移履歴に関するサンプルデータS9Eが、事前に作成され、予めデータ記憶領域11に格納されている。 According to the third modified example, the external device 10 is sample data S9E regarding transition history logical address S3 of the time of accessing the memory unit 5, pre-created at the start of the external device 10, advance data storage It is stored in area 11. 従って、このサンプルデータS9Eと、外部機器10の起動時に外部機器10がメモリ部5にアクセスした際に解析部6Aによって解析された論理アドレスS3の遷移履歴とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Thus, the sample data S9e, by the external device 10 compares the transition history of the logical addresses S3, has been analyzed by the analysis section 6A when accessing the memory unit 5 at the start of the external device 10, to the memory unit 5 access can determine whether a fraudulent normal or easily and accurately.
第4の変形例. Fourth modification.

図15は、第4の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。 15, with respect to the fourth modification is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、図3に示したサンプルデータS9Aと同様の複数個(図15に示した例では2個)のサンプルデータS9A1,S9A2が記憶されている。 The data storage area 11, sample data S9A1, S9A2 similar plurality and sample data S9A shown in FIG. 3 (two in the example shown in FIG. 15) is stored. サンプルデータS9A1,S9A2はいずれも、サンプルデータS9Aと同様に、外部機器10からメモリ部5に正常にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。 Any sample data S9A1, S9A2, like sample data S9A, when accessed successfully from the external device 10 to the memory unit 5, a data relating to the transition history of the logical address S3. 対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際の論理アドレスS3の遷移履歴を解析する。 Pre operates the targeted application performs normal access from the external device 10 to the memory unit 5, analyzes the transition history of the logical address S3 at that time. そして、得られた解析結果の互いに異なる部分(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9A1,S9A2として抽出されて、データ記憶領域11に予め記憶されている。 The different parts of the analysis results obtained (especially a portion other than the sequential access) is being extracted as sample data S9A1, S9A2, it is previously stored in the data storage area 11.

判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9A1,S9A2)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9A1又はサンプルデータS9A2で与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。 Determination unit 7, transition history input from the analysis section 6A (data S4), compares the transition history read from the data storage area 11 (sample data S9A1, S9A2), the transition history given by the data S4, if it matches the transition history given by the sample data S9A1 or sample data S9A2 determines that the access from the external device 10 to the memory unit 5 is normal. 一方、データS4で与えられる遷移履歴が、サンプルデータS9A1,S9A2で与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。 On the other hand, transition history given by the data S4 is, when does not match any of the transition history given by the sample data S9A1, S9A2, the determination unit 7, the access from the external device 10 to the memory unit 5 is illegal It determines that.

なお、第4の変形例は、サンプルデータS9Aのみならず、上記の他のサンプルデータS9B〜S9Eについても適用可能である。 Incidentally, the modification of the fourth is not sample data S9A only, is also applicable to other sample data S9B~S9E above.

このように第4の変形例によれば、複数のサンプルデータS9A1,S9A2を準備しておくことにより、判定部7は、プログラムの進行状況等に応じて適切なサンプルデータS9A1,S9A2を用いて、データS4との比較を行うことができる。 According to the fourth modified example, by previously preparing a plurality of sample data S9A1, S9A2, determination unit 7 uses the appropriate sample data S9A1, S9A2 in accordance with the progress status of a program , it can be compared with the data S4. その結果、メモリ部5へのアクセスが正常であるか不正であるかを、より正確に判定することができる。 As a result, if access to the memory unit 5 is incorrect or normal, it can be determined more accurately.
第5の変形例. Fifth modification.

図16は、第5の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。 16, with respect to the fifth modification is a diagram showing a data storage area 11 the determination unit 7 has. データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、データS9Fが記憶されている。 The data storage area 11, in place of the sample data S9A shown in FIG. 3, data S9F are stored. データS9Fは、メモリ部5に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータである。 Data S9F is data on the maximum value of the sequential access upon successfully access memory unit 5. 対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のシーケンシャルアクセスの最大値(つまり連続する論理アドレスS3の個数の最大値)を解析する。 Pre operates the targeted application performs normal access from the external device 10 to the memory unit 5, analyzes the maximum value of the sequential access when a (that is, the maximum value of the number of logical addresses S3 for continuous). そして、解析によって求められた最大値が、データS9Fとしてデータ記憶領域11に予め記憶されている。 Then, the maximum value determined by analysis, are previously stored in the data storage area 11 as data S9F.

実際のメモリ動作時においては、外部機器10からメモリ部5へのアクセスが行われ、解析部6Aは、コマンド解析部3から入力される論理アドレスS3に関して、シーケンシャルアクセスの最大値を解析する。 During actual memory operation is performed access from the external device 10 to the memory unit 5, the analysis unit 6A, with respect to the logical address S3, input from the command analyzing unit 3 analyzes the maximum value of the sequential access. そして、その解析の結果に関するデータS4が判定部7に入力される。 Then, data S4 on the results of the analysis are input to the determination unit 7.

判定部7は、解析部6Aから入力されたデータS4と、データ記憶領域11から読み出したデータS9Fとを比較する。 Determination unit 7 compares the data S4 which is input from the analyzing unit 6A, a data S9F read from the data storage area 11. そして、データS4で与えられる最大値がデータS9Fで与えられる最大値以下である場合には、メモリ部5へのアクセスは正常であると判定する。 Then, when the maximum value given in data S4 is equal to or less than the maximum value given in data S9F determines that access to the memory unit 5 is normal. 一方、データS4で与えられる最大値がデータS9Fで与えられる最大値を超えた場合には、メモリ部5へのアクセスが不正であると判定する。 On the other hand, when the maximum value given by the data S4 exceeds the maximum value given in data S9F determines that access to the memory unit 5 is invalid.

このように第5の変形例によれば、メモリ部5に正常にアクセスした際のシーケンシャルアクセスの最大値が、事前に求められて、その最大値に関するデータS9Fが予めデータ記憶領域11に格納されている。 Thus, according to the fifth modified example, the maximum value of the sequential access upon successfully access memory unit 5, pre sought, data S9F is stored in advance in the data storage area 11 for that maximum ing. 従って、実際のメモリ動作時においてメモリ部5へのシーケンシャルアクセス数がその最大値(データS9F)を超えた場合には、メモリ部5へのアクセスが不正であると判定することにより、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 Therefore, if the number of sequential access to the memory unit 5 has exceeded its maximum value (data S9F) during actual memory operation, by accessing the memory unit 5 is determined to be invalid, the memory unit 5 access to it can be determined whether a fraudulent normal or easily and accurately. 特に、不正アクセス者はシーケンシャルアクセスによってメモリ部5にアクセスしてくることが多いため、このような場合に効果が大きい。 In particular, unauthorized access has it often come accesses the memory unit 5 by the sequential access, a large effect in such a case.
第6の変形例. A sixth modification.

図17は、第6の変形例に関して、メモリ部5の正常エリア22を示す図である。 17, with respect to modification of the sixth is a diagram showing the normal area 22 of the memory unit 5. 図2に示した正常エリア22が複数個(図17に示した例では3個)の領域に分割されて、正常エリア22A〜22Cが規定されている。 Normal area 22 shown in FIG. 2 (in the example shown in FIG. 17, three) plurality are divided into regions of are normal area 22A~22C are defined. 説明の便宜上、正常エリア22A→22B→22Cの順に、外部機器10からのアクセスが進行するものとする。 For convenience of explanation, in the order of the normal area 22A → 22B → 22C, it is assumed that the access from the external device 10 proceeds.

上記実施の形態1では、外部機器10から共通エリア21へのアクセスが正常である場合には、正常エリア22の全領域を外部機器10からアクセス可能としたが、第6の変形例では、これに代えて以下のような処理を行う。 In the first embodiment, when the access from the external device 10 to the common area 21 is normal has been made accessible to all areas of the normal area 22 from the external device 10, in the sixth modification, which It performs the following process in place of.

まず、外部機器10が共通エリア21にアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。 It is determined while the external device 10 is accessing the common area 21, by any method described above, whether the access is illegal or is normal. 判定の結果、アクセスが正常である場合には、正常エリア22の全領域中の正常エリア22Aのみを、外部機器10からアクセス可能とする。 If it is determined that the access is normal, only the normal area 22A in the entire area of ​​the normal area 22, to the external device 10 can be accessed. つまり、正常エリア22Aに対応する論理アドレスに基づく、正常エリア22A内の物理アドレスの生成を、アドレス生成部9に対して許可する。 That is, based on the logical address corresponding to the normal area 22A, the generation of the physical address within the normal area 22A, to permit the address generator 9. 一方、判定の結果、アクセスが不正である場合には、外部機器10から正常エリア22Aへのアクセスを許可しない。 On the other hand, the result of the determination, if the access is illegal, not allow access from the external device 10 to the normal area 22A. つまり、正常エリア22Aに対応する論理アドレスに基づく、正常エリア22A内の物理アドレスの生成を、アドレス生成部9に対して許可しない。 That is, based on the logical address corresponding to the normal area 22A, the generation of the physical address within the normal area 22A, does not allow the address generator 9. この場合は、上記の通り、正常エリア22ではなくダミーエリア23又は共通エリア21へのアクセスが行われる。 In this case, as described above, access to the dummy area 23 or the common area 21 rather than the normal area 22 takes place.

次に、外部機器10が正常エリア22Aにアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。 Next, it is determined during the external device 10 is accessing the normal area 22A, by any method described above, whether the access is illegal or is normal. 判定の結果、正常エリア22Aへのアクセスが正常である場合には、正常エリア22Aに続く正常エリア22Bを、外部機器10からアクセス可能とする。 If it is determined that the access to the normal area 22A is normal, the normal area 22B following the normal area 22A, to the external device 10 can be accessed. 一方、判定の結果、正常エリア22Aへのアクセスが不正である場合には、外部機器10から正常エリア22Bへのアクセスを許可しない。 On the other hand, if the result of determination is access to the normal area 22A is invalid does not allow access from the external device 10 to the normal area 22B. この場合は、上記の通り、正常エリア22Bではなくダミーエリア23又は共通エリア21へのアクセスが行われる。 In this case, as described above, access to the dummy area 23 or the common area 21 rather than the normal area 22B are performed.

同様に、外部機器10が正常エリア22Bにアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。 Similarly it determines, while the external device 10 is accessing the normal area 22B, by any method described above, the whether the access is illegal or is normal. 判定の結果、正常エリア22Bへのアクセスが正常である場合には、正常エリア22Bに続く正常エリア22Cを、外部機器10からアクセス可能とする。 If it is determined that the access to the normal area 22B is normal, a normal area 22C following the normal area 22B, to the external device 10 can be accessed. 一方、判定の結果、正常エリア22Bへのアクセスが不正である場合には、外部機器10から正常エリア22Cへのアクセスを許可しない。 On the other hand, if the result of determination is access to the normal area 22B is invalid does not allow access from the external device 10 to the normal area 22C. この場合は、上記の通り、正常エリア22Cではなくダミーエリア23又は共通エリア21へのアクセスが行われる。 In this case, as described above, access to the dummy area 23 or the common area 21 rather than the normal area 22C is performed.

このように第6の変形例によれば、メモリ部5は少なくとも正常エリア22A(第1部分領域)及び正常エリア22B(第2部分領域)を有している。 According to a sixth modification of this way, the memory unit 5 has at least normal area 22A (first partial area) and normal area 22B (second partial area). そして、アドレス生成部9は、正常エリア22Aへのアクセスが不正である場合には、正常エリア22Bに対応する論理アドレスに基づいて正常エリア22B内の物理アドレスを生成しない。 Then, the address generator 9, when access to the normal area 22A is invalid does not generate a physical address in the normal area 22B on the basis of the logical address corresponding to the normal area 22B. その結果、外部機器10からはメモリ部5の正常エリア22Bにはアクセスすることができないため、正常エリア22Bに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。 As a result, avoided since the normal area 22B of the memory unit 5 can not be accessed from an external device 10, which is highly confidential stored in the normal area 22B data are read out to the outside by unauthorized access it can. これにより、正常エリア22Aへのアクセスと正常エリア22Bへのアクセスとが同時に許可される場合と比較すると、セキュリティ性を高めることが可能となる。 Thus, when compared with a case where the access to the normal area 22A and access to the normal area 22B is allowed at the same time, it is possible to improve the security.
第7の変形例. Modification of the seventh.

図18は、第7の変形例に関して、メモリ部5の正常エリア22を示す図である。 18, with respect to the seventh modified example of a diagram showing the normal area 22 of the memory unit 5. 上記第6の変形例では、アクセスが正常である場合、正常エリア22A→22B→22Cの順で、外部機器10からのアクセスが許可された。 In the first 6 modification of, when access is normal, in the order of the normal area 22A → 22B → 22C, it is permitted access from the external device 10. ここで、例えば正常エリア22Aへのアクセスが完了して、続く正常エリア22Bへのアクセスに移行した後は、図18に示すように、外部機器10から正常エリア22Aへのアクセスを禁止してもよい。 Here, for example, complete access to the normal area 22A, after the transition to access the normal area 22B followed, as shown in FIG. 18, it is prohibited access from the external device 10 to the normal area 22A good. つまり、アドレス生成部9は、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、たとえ正常エリア22Aに対応する論理アドレスがコマンド解析部3から入力されても、正常エリア22A内の物理アドレスを生成しない。 In other words, the address generator 9, after shifting to access the normal area 22B to complete access to the normal area 22A, even though the logical address corresponding to the normal area 22A is input from the command analyzing unit 3, It does not generate a physical address within the normal area 22A. この場合は、ダミーエリア23又は共通エリア21へのアクセスが行われる。 In this case, access to the dummy area 23 or the common area 21 is performed. 同様に、正常エリア22Bへのアクセスが完了して、続く正常エリア22Cへのアクセスに移行した後は、外部機器10から正常エリア22Bへのアクセスを禁止してもよい。 Similarly, complete access to the normal area 22B, after the transition to access the normal area 22C following may prohibit access from the external device 10 to the normal area 22B.

図19は、第7の変形例に関して、メモリ部5を示す図である。 19, with respect to the seventh modified example of a diagram showing a memory unit 5. 図18では、正常エリア22内において遡及的なアクセスを禁止する例について述べたが、同様に、図19を参照して、共通エリア21へのアクセスが完了して、続く正常エリア22へのアクセスに移行した後に、外部機器10から共通エリア21へのアクセスを禁止してもよい。 In Figure 18, has been described an example that prohibits retrospective accessed in the normal area 22, similarly, with reference to FIG. 19, access to complete access to the common area 21, leading to the normal area 22 after the transition to may prohibit access from the external device 10 to the common area 21.

このように第7の変形例によれば、アドレス生成部9は、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、たとえ正常エリア22Aに対応する論理アドレスがコマンド解析部3から入力されても、正常エリア22A内の物理アドレスを生成しない。 Thus, according to the seventh modification, the address generator 9, after shifting to access the normal area 22B to complete access to the normal area 22A, it even logical address corresponding to the normal area 22A be input from the command analyzing unit 3, does not generate a physical address in the normal area 22A. 従って、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、外部機器10からはメモリ部5の正常エリア22Aにはアクセスすることができないため、正常エリア22Aに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。 Therefore, after shifting to access the normal area 22B to complete access to the normal area 22A, it is not possible to access the normal area 22A of the memory unit 5 from the external device 10, the normal area 22A stores highly confidential data being found can be avoided to be read out to the outside by unauthorized access.
第8の変形例. Eighth modified example.

その他の変形例として、図2に示した共通エリア21を省略してもよい。 Other variations may be omitted common area 21 shown in FIG. また、通常時は共通エリア21のみにアクセス可能としておき、所定の順序で論理アドレスが入力された場合には、追加的に正常エリア22へのアクセスを可能としてもよい。 Also, the normal leave accessible only in the common area 21, when the logical address is entered in a predetermined order may be possible to access the additional normal area 22. また、通常時は共通エリア21と共通エリア21の内容をコピーしたエリア(「ミラーエリア」と称す)とにアクセス可能としておき、所定の順序で論理アドレスが入力された場合には、ミラーエリアを正常エリア22に差し替えることにより、正常エリア22にアクセス可能としてもよい。 Furthermore, usually at the time of leave accessible at the area to copy the contents of the common area 21 and the common area 21 (referred to as "mirror area"), if the logical address is entered in a predetermined order, the mirror area by replacing the normal area 22, it may be accessible to a normal area 22. また、正常エリア22へのアクセスが可能となっている状態において、アクセスが不正であることが判明した場合には、アクセス可能なエリアを正常エリア22からダミーエリア23へ切り換えてもよい。 In a state that is possible to access to normal area 22, when the access is found to be illegal, it may switch accessible area from the normal area 22 to the dummy area 23.

1A〜1C 半導体記憶装置 5 メモリ部 6A〜6C 解析部 7 判定部 8 メモリマップ変更部 9 アドレス生成部 10 外部機器 11 データ記憶領域 21 共通エリア 22,22A〜22C 正常エリア 23 ダミーエリア S9A〜S9E,S9A1,S9A2 サンプルデータ S9F データ 30A〜30C メモリマップ 1A~1C semiconductor memory device 5 memory unit 6A~6C analysis unit 7 determining unit 8 memory-map changing unit 9 address generating unit 10 external device 11 data storage area 21 common area 22,22A~22C normal area 23 dummy area S9A~S9E, S9A1, S9A2 sample data S9F data 30A~30C memory map

Claims (14)

  1. データが格納された第1エリアを有するメモリ部と、 A memory unit having a first area in which data is stored,
    外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、 Based on the first address in the input from the external device commands, an address generator for generating a second address in said memory unit,
    前記コマンド内の、少なくともリード及びライトを区別するコマンド種別の遷移履歴を解析する解析部と、 In said command, an analysis unit for analyzing the transition history of distinguishing command type at least read and write,
    前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、 Said based on the results of analysis by the analyzing section, determination section for determining access to said memory unit is incorrect or normal,
    前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え Based on the result of determination by the determination unit, when the access to the memory unit is normal, first converting the first address corresponding to the first area to the second address of the first area 1 provides a memory map to the address generator, whereas, wherein when access to the memory section is invalid, the second address of the first said address first area corresponding to the first area providing a second memory map, not converted to the address generation unit, and a memory map changing unit,
    前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、 The first area has at least a first subregion and a second subregion,
    前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しない 、半導体記憶装置。 Wherein the address generation unit, said after the transition to the access of the access is completed to the second partial region into the first partial region, the first based on the first address corresponding to the first partial region It does not generate the second address in the partial region, the semiconductor memory device.
  2. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the sample data relating to the transition history of the command type when successfully accessing the memory portion are stored in advance,
    前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit determines said sample data, by comparing the command type transition history of which has been analyzed by the analysis unit, whether the access to the memory section is invalid or is normal, wherein the semiconductor memory device according to claim 1.
  3. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the sample data are stored in advance regarding transition history of the command type when in intentional access patterns to access the memory section,
    所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、 Within a predetermined time period, access to the memory unit is performed by the deliberate access pattern,
    前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit, and the sample data, by comparing the transition history of the command type that is analyzed by the analysis unit when the access to the memory unit is performed by the deliberate access pattern, wherein determines whether access to the memory section is invalid or is normal, the semiconductor memory device according to claim 1.
  4. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the external apparatus the external apparatus at the start of are sample data stored in advance concerning the transition history of the command type when accessing the memory unit,
    前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit, by comparing with the sample data, and the command type of the transition history analyzed by the analysis unit when the external device at the start of the external device accesses the memory unit, the memory access to part determines a wrong or normal or semiconductor memory device according to claim 1.
  5. 前記サンプルデータは複数である、請求項2〜4のいずれか一つに記載の半導体記憶装置。 The sample data is more, the semiconductor memory device according to any one of claims 2-4.
  6. データが格納された第1エリアを有するメモリ部と、 A memory unit having a first area in which data is stored,
    外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、 Based on the first address in the input from the external device commands, an address generator for generating a second address in said memory unit,
    前記コマンド内の、少なくともリード及びライトを区別するコマンド種別と前記第1アドレスの双方の遷移履歴を解析する解析部と、 In said command, an analysis unit for analyzing the command type to distinguish at least read and write, the transition history of both the first address,
    前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、 Said based on the results of analysis by the analyzing section, determination section for determining access to said memory unit is incorrect or normal,
    前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え Based on the result of determination by the determination unit, when the access to the memory unit is normal, first converting the first address corresponding to the first area to the second address of the first area 1 provides a memory map to the address generator, whereas, wherein when access to the memory section is invalid, the second address of the first said address first area corresponding to the first area providing a second memory map, not converted to the address generation unit, and a memory map changing unit,
    前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、 The first area has at least a first subregion and a second subregion,
    前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しない 、半導体記憶装置。 Wherein the address generation unit, said after the transition to the access of the access is completed to the second partial region into the first partial region, the first based on the first address corresponding to the first partial region It does not generate the second address in the partial region, the semiconductor memory device.
  7. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the sample data are stored in advance regarding the command type and both transition history of the first address when you successfully accessing the memory unit,
    前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit, and the sample data, by comparing the both of the transition history of the command type and the first address analyzed by the analysis unit, access to the memory unit or invalid is normal determining whether the semiconductor memory device according to claim 6.
  8. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the sample data are stored in advance regarding the command type and both transition history of the first address when in intentional access patterns to access the memory section,
    所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、 Within a predetermined time period, access to the memory unit is performed by the deliberate access pattern,
    前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit, and the sample data, and both the transition history of the deliberate access patterns by the command type and the first address accessed is analyzed by the analysis unit when made to the memory unit by comparing, determining said one access to the memory section is invalid or is normal, the semiconductor memory device according to claim 6.
  9. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、 Wherein the data storage area, the sample data are stored in advance regarding the command type and both transition history of the first address when the external device at the start of the external device to access said memory unit,
    前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit, and the sample data, and a transition history of both the command type and the first address analyzed by the analysis unit when the external device accesses the memory unit when starting the external device by comparison, determining said one access to the memory section is invalid or is normal, the semiconductor memory device according to claim 6.
  10. 前記サンプルデータは複数である、請求項7〜9のいずれか一つに記載の半導体記憶装置。 The sample data is more, the semiconductor memory device according to any one of claims 7-9.
  11. 前記判定部は、データ記憶領域を有しており、 The determination unit has a data storage area,
    前記データ記憶領域には、前記メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータが予め格納されており、 Wherein the data storage area, data relating to the maximum value of the sequential access upon successfully access the memory portion are stored in advance,
    前記判定部は、前記メモリ部へのシーケンシャルアクセス数が前記最大値を超えた場合に、前記メモリ部へのアクセスが不正であると判定する、請求項6に記載の半導体記憶装置。 The determination unit, wherein when the number of sequential access to the memory unit exceeds the maximum value, access to the memory unit is determined to be invalid, the semiconductor memory device according to claim 6.
  12. 前記メモリ部は、ダミーデータが格納された第2エリアをさらに有しており、 The memory unit further has a second area to which dummy data is stored,
    前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップである、請求項1〜11のいずれか一つに記載の半導体記憶装置。 Said second memory map, wherein a memory map for converting the first address to the second address of the second area corresponding to the first area, according to any one of claims 1 to 11 the semiconductor memory device.
  13. 前記ダミーデータは、不正なアクセスに対する警告データである、請求項12に記載の半導体記憶装置。 The dummy data is warning data against unauthorized access, the semiconductor memory device according to claim 12.
  14. 前記メモリ部は、前記第1エリア内に格納されている前記データよりも秘匿性の低いデータが格納された第2エリアをさらに有しており、 The memory unit has further a second area wherein the low data secrecy than the data stored in the first area is stored,
    前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップである、請求項1〜11のいずれか一つに記載の半導体記憶装置。 Said second memory map, wherein a memory map for converting the first address to the second address of the second area corresponding to the first area, according to any one of claims 1 to 11 the semiconductor memory device.
JP2013085254A 2013-04-15 2013-04-15 A semiconductor memory device Active JP5716051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013085254A JP5716051B2 (en) 2013-04-15 2013-04-15 A semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085254A JP5716051B2 (en) 2013-04-15 2013-04-15 A semiconductor memory device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007143197 Division 2007-05-30

Publications (2)

Publication Number Publication Date
JP2013149342A true JP2013149342A (en) 2013-08-01
JP5716051B2 true JP5716051B2 (en) 2015-05-13

Family

ID=49046699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085254A Active JP5716051B2 (en) 2013-04-15 2013-04-15 A semiconductor memory device

Country Status (1)

Country Link
JP (1) JP5716051B2 (en)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272924A (en) * 1995-03-29 1996-10-18 Mitsubishi Denki Semiconductor Software Kk Ic card
JPH0934796A (en) * 1995-07-17 1997-02-07 Kawasaki Steel Corp Memory
JPH1078919A (en) * 1996-09-05 1998-03-24 Nec Eng Ltd Device for preventing illegal access
JPH11282991A (en) * 1998-03-30 1999-10-15 Dainippon Printing Co Ltd Ic card
JP2001077805A (en) * 1999-04-07 2001-03-23 Sony Corp Security device, memory device, data processor and method
JP3404354B2 (en) * 2000-04-03 2003-05-06 エヌイーシーマイクロシステム株式会社 In-circuit emulator and unauthorized access detection method
JP3891539B2 (en) * 2000-06-15 2007-03-14 シャープ株式会社 Semiconductor device and control device
JP3734408B2 (en) * 2000-07-03 2006-01-11 シャープ株式会社 A semiconductor memory device
JP2002094501A (en) * 2000-09-14 2002-03-29 Nec Infrontia Corp Encrypted data communication unit and encrypted data communication method
JP3891863B2 (en) * 2002-03-07 2007-03-14 松下電器産業株式会社 The driving method of a semiconductor device and a semiconductor device
JP4119881B2 (en) * 2004-11-15 2008-07-16 任天堂株式会社 Semiconductor memory device
JP2009540395A (en) * 2006-06-15 2009-11-19 株式会社東芝 Portable electronic device and a control method thereof
JP4865064B2 (en) * 2010-07-01 2012-02-01 ルネサスエレクトロニクス株式会社 Semiconductor device
JP5356583B2 (en) * 2012-07-19 2013-12-04 株式会社メガチップス A semiconductor memory device

Also Published As

Publication number Publication date Type
JP2013149342A (en) 2013-08-01 application

Similar Documents

Publication Publication Date Title
Nagra et al. Surreptitious Software: Obfuscation, Watermarking, and Tamperproofing for Software Protection: Obfuscation, Watermarking, and Tamperproofing for Software Protection
US7797549B2 (en) Secure method and system for biometric verification
US7065654B1 (en) Secure execution box
US20130160127A1 (en) System and method for detecting malicious code of pdf document type
US20030041250A1 (en) Privacy of data on a computer platform
US6907531B1 (en) Method and system for identifying, fixing, and updating security vulnerabilities
US7340614B2 (en) Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
US6006328A (en) Computer software authentication, protection, and security system
US7346781B2 (en) Initiating execution of a computer program from an encrypted version of a computer program
US7007300B1 (en) Secure booting of a personal computer system
US20030041248A1 (en) External locking mechanism for personal computer memory locations
US7865733B2 (en) Secure processor and a program for a secure processor
US20090307783A1 (en) Data processing device, method, program, integrated circuit, and program generating device
US5884026A (en) Personal computer having a security function, a method of implementing the security function, and methods of installing and detaching a security device to/from a computer
US20080098229A1 (en) Identification and visualization of trusted user interface objects
US20030028781A1 (en) Mechanism for closing back door access mechanisms in personal computer systems
US20080263366A1 (en) Self-verifying software to prevent reverse engineering and piracy
Seibert et al. Information leaks without memory disclosures: Remote side channel attacks on diversified code
US20050289397A1 (en) Microprocessor
JP2004265286A (en) Management of mobile device according to security policy selected in dependence on environment
JP2004046307A (en) Data protection program and data protection method
US7788730B2 (en) Secure bytecode instrumentation facility
JP2000101568A (en) Command authentication method
Sparks et al. A security assessment of trusted platform modules computer science technical report TR2007-597
US8572410B1 (en) Virtualized protected storage

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5716051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250