JP5716051B2 - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- JP5716051B2 JP5716051B2 JP2013085254A JP2013085254A JP5716051B2 JP 5716051 B2 JP5716051 B2 JP 5716051B2 JP 2013085254 A JP2013085254 A JP 2013085254A JP 2013085254 A JP2013085254 A JP 2013085254A JP 5716051 B2 JP5716051 B2 JP 5716051B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- area
- access
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
本発明は、半導体記憶装置に関する。 The present invention relates to a semiconductor memory device.
半導体メモリが搭載されているメモリカードをホストコンピュータ等の外部機器に着脱自在に接続することによって、半導体メモリに記憶されているデータ等を外部機器が利用可能な情報処理装置が実用化されている。 An information processing apparatus in which data stored in a semiconductor memory can be used by an external device by detachably connecting a memory card on which the semiconductor memory is mounted to an external device such as a host computer has been put into practical use. .
このようなメモリカードの中には、半導体メモリに記憶されているデータ等が不正にコピーされることを防止すべく、特定のセキュリティ技術が搭載されているものがある。例えば下記特許文献1には、暗号化されたデータが記憶された半導体メモリと、半導体メモリに特定の順序でアドレスが入力された場合に所定のキーデータを出力する検出部と、半導体メモリから読み出したデータを上記キーデータを用いて復号するデータ変換部とを備えた半導体記憶装置が開示されている。 Some of such memory cards are equipped with a specific security technology in order to prevent unauthorized copying of data stored in a semiconductor memory. For example, in Patent Document 1 below, a semiconductor memory in which encrypted data is stored, a detection unit that outputs predetermined key data when addresses are input to the semiconductor memory in a specific order, and reading from the semiconductor memory A semiconductor memory device including a data conversion unit that decrypts the data using the key data is disclosed.
しかしながら、上記特許文献1に開示された半導体記憶装置では、大量のサンプルを解析することによって暗号が解読される可能性があり、しかも、外部機器からは半導体メモリの全領域に何の制約もなくアクセス可能である。そのため、一旦暗号が解読されると、半導体メモリに記憶されている全データが不正に復号されてしまうため、セキュリティ性が十分とはいえない。 However, in the semiconductor memory device disclosed in Patent Document 1, there is a possibility that the encryption may be decrypted by analyzing a large number of samples, and there is no restriction on the entire area of the semiconductor memory from the external device. Is accessible. For this reason, once the encryption is decrypted, all data stored in the semiconductor memory is illegally decrypted, so that the security is not sufficient.
本発明はかかる事情に鑑みて成されたものであり、従来よりもセキュリティ性が向上された半導体記憶装置を得ることを目的とするものである。 The present invention has been made in view of the above circumstances, and an object of the present invention is to obtain a semiconductor memory device with improved security compared to the prior art.
第1の発明に係る半導体記憶装置は、データが格納された第1エリアを有するメモリ部と、外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、前記コマンド内の、少なくともリード及びライトを区別するコマンド種別の遷移履歴を解析する解析部と、前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え、前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しないことを特徴とするものである。
A semiconductor memory device according to a first invention generates a second address in the memory unit based on a memory unit having a first area in which data is stored and a first address in a command input from an external device. Based on the result of the analysis by the analysis unit, the analysis unit for analyzing the transition history of the command type that distinguishes at least read and write in the command, and the access to the memory unit is normal If the access to the memory unit is normal based on the result of determination by the determination unit and the determination unit, the first address corresponding to the first area is set to the first address. A first memory map to be converted to the second address in one area is provided to the address generation unit, while if access to the memory unit is illegal, Providing a second memory map, not converting said first address corresponding to the first area to the second address of the first area to the address generation unit, and a memory map changing unit, said first area , At least a first partial area and a second partial area, and the address generation unit, after completing access to the first partial area and shifting to access to the second partial area, The second address in the first partial area is not generated based on the first address corresponding to the partial area .
第2の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 The semiconductor memory device according to a second aspect of the invention is the semiconductor memory device according to the first aspect of the invention, in particular, the determination unit has a data storage area, and the data storage area is normally connected to the memory unit. Sample data related to the transition history of the command type at the time of access is stored in advance, and the determination unit compares the sample data with the transition history of the command type analyzed by the analysis unit, It is characterized in that it is determined whether access to the memory unit is normal or illegal.
第3の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 A semiconductor memory device according to a third aspect of the invention is the semiconductor memory device according to the first aspect of the invention, and in particular, the determination unit has a data storage area, and the data storage area has an artificial access pattern. Sample data relating to the transition history of the command type when accessing the memory unit is stored in advance, and the memory unit is accessed by the artificial access pattern within a predetermined period, and the determination unit Compares the sample data with the transition history of the command type analyzed by the analysis unit when the memory unit is accessed according to the artificial access pattern. It is characterized in that it is determined whether the access is normal or illegal.
第4の発明に係る半導体記憶装置は、第1の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 A semiconductor memory device according to a fourth aspect of the invention is the semiconductor memory device according to the first aspect of the invention, in particular, the determination unit has a data storage area, and the data storage area is provided when the external device is started up. Sample data relating to the transition history of the command type when the external device accesses the memory unit is stored in advance, and the determination unit is configured to store the sample data and the external device when the external device is activated. It is determined whether the access to the memory unit is normal or illegal by comparing the transition history of the command type analyzed by the analyzing unit when accessing the unit It is.
第5の発明に係る半導体記憶装置は、第2〜第4のいずれか一つの発明に係る半導体記憶装置において特に、前記サンプルデータは複数であることを特徴とするものである。 A semiconductor memory device according to a fifth invention is the semiconductor memory device according to any one of the second to fourth inventions, and is characterized in that the sample data is plural.
第6の発明に係る半導体記憶装置は、データが格納された第1エリアを有するメモリ部と、外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、前記コマンド内の、少なくともリード及びライトを区別するコマンド種別と、前記第1アドレスとの双方の遷移履歴を解析する解析部と、前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部とを備え、前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しないことを特徴とするものである。
A semiconductor memory device according to a sixth invention generates a second address in the memory unit based on a memory unit having a first area in which data is stored and a first address in a command input from an external device. an address generation unit which, in the command, and at least distinguish read and write command type, an analysis unit for analyzing the transition history of both the first address, based on the result of analysis by the analysis unit, wherein A determination unit that determines whether access to the memory unit is normal or illegal, and based on a result of determination by the determination unit, if the access to the memory unit is normal, the first area A first memory map for converting the corresponding first address to the second address in the first area is provided to the address generation unit, while access to the memory unit is provided. A memory map change that provides the address generation unit with a second memory map that does not convert the first address corresponding to the first area to the second address in the first area, The first area has at least a first partial area and a second partial area, and the address generator completes access to the first partial area and then accesses the second partial area. After shifting to the access, the second address in the first partial area is not generated based on the first address corresponding to the first partial area .
第7の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 A semiconductor memory device according to a seventh aspect of the invention is the semiconductor memory device according to the sixth aspect of the invention, in particular, the determination section has a data storage area, and the data storage area is normally connected to the memory section. Sample data relating to the transition history of both the command type and the first address at the time of access is stored in advance, and the determination unit includes the sample data, the command type analyzed by the analysis unit, and the first data It is characterized in that it is determined whether the access to the memory unit is normal or illegal by comparing both transition histories of one address.
第8の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 A semiconductor memory device according to an eighth aspect of the invention is the semiconductor memory device according to the sixth aspect of the invention, in particular, the determination unit has a data storage area, and the data storage area has a artificial access pattern. Sample data related to the transition history of both the command type and the first address when the memory unit is accessed is stored in advance, and the memory unit is accessed according to the artificial access pattern within a predetermined period. The determination unit determines both the sample data and the command type and the first address analyzed by the analysis unit when the memory unit is accessed by the artificial access pattern. To determine whether the access to the memory unit is normal or illegal. The one in which the features.
第9の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定することを特徴とするものである。 A semiconductor memory device according to a ninth invention is the semiconductor memory device according to the sixth invention, in particular, the determination unit has a data storage area, and the data storage area has a data storage area when the external device is activated. Sample data relating to the transition history of both the command type and the first address when the external device accesses the memory unit is stored in advance, and the determination unit starts the sample data and the external device Sometimes the access to the memory unit is normal by comparing the transition history of both the command type and the first address analyzed by the analyzing unit when the external device accesses the memory unit. It is characterized by determining whether or not it is illegal.
第10の発明に係る半導体記憶装置は、第7〜第9のいずれか一つの発明に係る半導体記憶装置において特に、前記サンプルデータは複数であることを特徴とするものである。 A semiconductor memory device according to a tenth invention is the semiconductor memory device according to any one of the seventh to ninth inventions, and is characterized in that the sample data is plural.
第11の発明に係る半導体記憶装置は、第6の発明に係る半導体記憶装置において特に、前記判定部は、データ記憶領域を有しており、前記データ記憶領域には、前記メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータが予め格納されており、前記判定部は、前記メモリ部へのシーケンシャルアクセス数が前記最大値を超えた場合に、前記メモリ部へのアクセスが不正であると判定することを特徴とするものである。 A semiconductor memory device according to an eleventh aspect of the invention is the semiconductor memory device according to the sixth aspect of the invention, in particular, the determination unit has a data storage area, and the data storage area is normally connected to the memory unit. Data related to the maximum value of sequential access at the time of access is stored in advance, and when the number of sequential accesses to the memory unit exceeds the maximum value, the determination unit has illegal access to the memory unit. It is characterized by determining that there is.
第12の発明に係る半導体記憶装置は、第1〜第11のいずれか一つの発明に係る半導体記憶装置において特に、前記メモリ部は、ダミーデータが格納された第2エリアをさらに有しており、前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップであることを特徴とするものである。 A semiconductor memory device according to a twelfth invention is the semiconductor memory device according to any one of the first to eleventh inventions, and in particular, the memory section further includes a second area in which dummy data is stored. The second memory map is a memory map for converting the first address corresponding to the first area into the second address in the second area.
第13の発明に係る半導体記憶装置は、第12の発明に係る半導体記憶装置において特に、前記ダミーデータは、不正なアクセスに対する警告データであることを特徴とするものである。 A semiconductor memory device according to a thirteenth invention is characterized in that, in the semiconductor memory device according to the twelfth invention, the dummy data is warning data for unauthorized access.
第14の発明に係る半導体記憶装置は、第1〜第11のいずれか一つの発明に係る半導体記憶装置において特に、前記メモリ部は、前記第1エリア内に格納されている前記データよりも秘匿性の低いデータが格納された第2エリアをさらに有しており、前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップであることを特徴とするものである。 According to a fourteenth aspect of the present invention, in the semiconductor memory device according to any one of the first to eleventh aspects, the memory unit is more concealed than the data stored in the first area. The second memory map further converts the first address corresponding to the first area into the second address in the second area. It is a memory map.
第1の発明に係る半導体記憶装置によれば、コマンド種別の遷移履歴に基づいて、メモリ部へのアクセスが正常であるか不正であるかが判定される。そして、メモリマップ変更部は、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスを第1エリア内の第2アドレスに変換しない第2メモリマップを、アドレス生成部に提供する。その結果、外部機器からはメモリ部の第1エリアにはアクセスすることができないため、第1エリアに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。 According to the semiconductor memory device of the first invention, it is determined whether the access to the memory unit is normal or illegal based on the transition history of the command type. The memory map changing unit generates a second memory map that does not convert the first address corresponding to the first area into the second address in the first area when the access to the memory unit is illegal. Provide to the department. As a result, since the external device cannot access the first area of the memory unit, it is possible to prevent data with high confidentiality stored in the first area from being read out by unauthorized access.
第2の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、実際のメモリ動作時に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the second invention, sample data regarding the transition history of the command type when the memory unit is normally accessed is created in advance and stored in the data storage area in advance. Therefore, by comparing this sample data with the transition history of the command type analyzed by the analysis unit during actual memory operation, it is easy and accurate to determine whether the access to the memory unit is normal or illegal. can do.
第3の発明に係る半導体記憶装置によれば、作為的なアクセスパターンでメモリ部にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、作為的なアクセスパターンによってメモリ部へのアクセスが行われた際に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the third invention, the sample data regarding the transition history of the command type when the memory unit is accessed with the artificial access pattern is created in advance and stored in the data storage area in advance. . Therefore, by comparing this sample data with the transition history of the command type analyzed by the analysis unit when the memory unit is accessed by an artificial access pattern, the access to the memory unit is normal. It is possible to easily and accurately determine whether there is a fraud.
第4の発明に係る半導体記憶装置によれば、外部機器の起動時に外部機器がメモリ部にアクセスする際のコマンド種別の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、外部機器の起動時に外部機器がメモリ部にアクセスした際に解析部によって解析されたコマンド種別の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the fourth invention, sample data related to the transition history of the command type when the external device accesses the memory unit when the external device is activated is created in advance and stored in the data storage area in advance. ing. Therefore, whether the access to the memory unit is normal by comparing this sample data with the transition history of the command type analyzed by the analysis unit when the external device accesses the memory unit when the external device is started. It is possible to easily and accurately determine whether it is illegal.
第5の発明に係る半導体記憶装置によれば、複数のサンプルデータを準備しておくことにより、判定部は、プログラムの進行状況等に応じて適切なサンプルデータを用いて、比較を行うことができる。その結果、メモリ部へのアクセスが正常であるか不正であるかを、より正確に判定することができる。 According to the semiconductor memory device of the fifth invention, by preparing a plurality of sample data, the determination unit can perform comparison using appropriate sample data according to the progress of the program and the like. it can. As a result, it is possible to more accurately determine whether the access to the memory unit is normal or illegal.
第6の発明に係る半導体記憶装置によれば、コマンド種別及び第1アドレスの双方の遷移履歴に基づいて、メモリ部へのアクセスが正常であるか不正であるかが判定される。そして、メモリマップ変更部は、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスを第1エリア内の第2アドレスに変換しない第2メモリマップを、アドレス生成部に提供する。その結果、外部機器からはメモリ部の第1エリアにはアクセスすることができないため、第1エリアに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。しかも、コマンド種別及び第1アドレスの双方の遷移履歴に基づいて判定が行われるため、いずれか一方のみを用いて判定を行う場合と比較すると、判定の信頼性が高い。 According to the semiconductor memory device of the sixth invention, it is determined whether the access to the memory unit is normal or illegal based on the transition history of both the command type and the first address. The memory map changing unit generates a second memory map that does not convert the first address corresponding to the first area into the second address in the first area when the access to the memory unit is illegal. Provide to the department. As a result, since the external device cannot access the first area of the memory unit, it is possible to prevent data with high confidentiality stored in the first area from being read out by unauthorized access. In addition, since the determination is performed based on the transition history of both the command type and the first address, the reliability of the determination is higher than when the determination is performed using only one of them.
第7の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、実際のメモリ動作時に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the seventh invention, sample data relating to the transition history of both the command type and the first address when the memory unit is normally accessed is created in advance and stored in the data storage area in advance. ing. Therefore, by comparing this sample data with the transition history of both the command type and the first address analyzed by the analysis unit during actual memory operation, whether the access to the memory unit is normal or illegal Can be determined easily and accurately.
第8の発明に係る半導体記憶装置によれば、作為的なアクセスパターンでメモリ部にアクセスした際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、作為的なアクセスパターンによってメモリ部へのアクセスが行われた際に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the eighth invention, sample data relating to the transition history of both the command type and the first address when the memory unit is accessed with an artificial access pattern is created in advance, and the data is stored in advance. Stored in the area. Therefore, the memory unit compares the sample data with the transition history of both the command type and the first address analyzed by the analyzing unit when the memory unit is accessed according to the artificial access pattern. It is possible to easily and accurately determine whether access to is normal or illegal.
第9の発明に係る半導体記憶装置によれば、外部機器の起動時に外部機器がメモリ部にアクセスする際のコマンド種別及び第1アドレスの双方の遷移履歴に関するサンプルデータが、事前に作成され、予めデータ記憶領域に格納されている。従って、このサンプルデータと、外部機器の起動時に外部機器がメモリ部にアクセスした際に解析部によって解析されたコマンド種別及び第1アドレスの双方の遷移履歴とを比較することによって、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。 According to the semiconductor memory device of the ninth invention, sample data relating to the transition history of both the command type and the first address when the external device accesses the memory unit when the external device is started is created in advance. Stored in the data storage area. Therefore, by comparing this sample data with the transition history of both the command type and the first address analyzed by the analysis unit when the external device accesses the memory unit when the external device is started up, It is possible to easily and accurately determine whether the access is normal or unauthorized.
第10の発明に係る半導体記憶装置によれば、複数のサンプルデータを準備しておくことにより、判定部は、プログラムの進行状況等に応じて適切なサンプルデータを用いて、比較を行うことができる。その結果、メモリ部へのアクセスが正常であるか不正であるかを、より正確に判定することができる。 According to the semiconductor memory device of the tenth invention, by preparing a plurality of sample data, the determination unit can perform comparison using appropriate sample data according to the progress of the program and the like. it can. As a result, it is possible to more accurately determine whether the access to the memory unit is normal or illegal.
第11の発明に係る半導体記憶装置によれば、メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値が、事前に求められて、その最大値に関するデータが予めデータ記憶領域に格納されている。従って、実際のメモリ動作時においてメモリ部へのシーケンシャルアクセス数がその最大値を超えた場合には、メモリ部へのアクセスが不正であると判定することにより、メモリ部へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。特に、不正アクセス者はシーケンシャルアクセスによってメモリ部にアクセスしてくることが多いため、このような場合に効果が大きい。 According to the semiconductor memory device of the eleventh aspect, the maximum value of sequential access when the memory unit is normally accessed is obtained in advance, and data relating to the maximum value is stored in the data storage area in advance. . Therefore, when the number of sequential accesses to the memory unit exceeds the maximum value during actual memory operation, the access to the memory unit is normal by determining that the access to the memory unit is illegal. It is possible to easily and accurately determine whether it is illegal. In particular, since an unauthorized access person often accesses the memory unit by sequential access, the effect is great in such a case.
第12の発明に係る半導体記憶装置によれば、メモリ部の第2エリアには、ダミーデータが格納されている。そして、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスは、第2エリア内の第2アドレスに変換される。従って、メモリ部へのアクセスが不正である場合には、メモリ部からダミーデータが読み出されて外部機器に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 According to the semiconductor memory device of the twelfth aspect, dummy data is stored in the second area of the memory unit. When the access to the memory unit is illegal, the first address corresponding to the first area is converted to the second address in the second area. Therefore, when the access to the memory unit is illegal, dummy data is read from the memory unit and transmitted to the external device, so that it is possible to effectively hinder the decryption process and the like by the unauthorized accessor. .
第13の発明に係る半導体記憶装置によれば、メモリ部へのアクセスが不正である場合には、不正アクセスに対する警告データがメモリ部から読み出されて、外部機器に送信される。従って、この警告データが外部機器において画面表示又は音声出力されることにより、不正アクセスに対する抑止力を高めることができる。 According to the semiconductor memory device of the thirteenth aspect, when the access to the memory unit is illegal, warning data for unauthorized access is read from the memory unit and transmitted to the external device. Accordingly, the warning data is displayed on the screen or output as audio in the external device, thereby increasing the deterrence against unauthorized access.
第14の発明に係る半導体記憶装置によれば、メモリ部の第2エリアには、秘匿性の低いデータが格納されている。そして、メモリ部へのアクセスが不正である場合には、第1エリアに対応する第1アドレスは、第2エリア内の第2アドレスに変換される。従って、メモリ部へのアクセスが不正である場合には、メモリ部から秘匿性の低いデータが読み出されて外部機器に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。 According to the semiconductor memory device of the fourteenth aspect of the present invention, data with low confidentiality is stored in the second area of the memory unit. When the access to the memory unit is illegal, the first address corresponding to the first area is converted to the second address in the second area. Therefore, when the access to the memory unit is illegal, data with low confidentiality is read from the memory unit and transmitted to the external device, thus effectively hindering the decryption process or the like by an unauthorized accessor. be able to.
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
実施の形態1.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the element which attached | subjected the same code | symbol in different drawing shall show the same or corresponding element.
Embodiment 1 FIG.
図1は、本発明の実施の形態1に係る半導体記憶装置1Aの構成を示すブロック図である。半導体記憶装置1Aは例えばメモリカードであり、ホストコンピュータ等の外部機器10に着脱自在に接続可能である。
FIG. 1 is a block diagram showing a configuration of a
図1に示すように半導体記憶装置1Aは、入出力部2、コマンド解析部3、コマンド実行部4、メモリ部5、解析部6A、判定部7、及びメモリマップ変更部8を備えて構成されている。メモリ部5は、ROM、RAM、又はフラッシュメモリ等の半導体メモリである。コマンド実行部4は、アドレス生成部9を有している。判定部7は、データ記憶領域11を有している。図1に示した例では、データ記憶領域11は、メモリ部5の一部として構成されている。但し、メモリ部5の外部にデータ記憶領域11を設けてもよい。
As shown in FIG. 1, the
図2は、メモリ部5の構成を示す図である。図2に示すようにメモリ部5は、共通エリア21、正常エリア22、及びダミーエリア23を有している。正常エリア22には、秘匿性の高いデータが記憶されている。共通エリア21には、正常エリア22に記憶されているデータよりも秘匿性の低いデータ、例えば起動処理に必要なデータが記憶されている。ダミーエリア23には、ダミーデータが記憶されている。ダミーデータは、何らかのトラップコード、又はユーザに不正なアクセスに対する警告を行うためのプログラムやデータである。例えば、「このアクセスは不正です」や「このメモリは不正コピーされたものです」等の画像データ又は音声データが、ダミーエリア23に記憶されている。
FIG. 2 is a diagram illustrating a configuration of the
説明の簡単化のため、図2に示した例では、共通エリア21は物理アドレスB100〜B199の領域であり、正常エリア22は物理アドレスB200〜B299の領域であり、ダミーエリア23は物理アドレスB300〜B399の領域である。
以下、半導体記憶装置1Aの動作について説明する。
For simplification of explanation, in the example shown in FIG. 2, the
Hereinafter, the operation of the
図1を参照して、コマンド解析部3には、外部機器10から入出力部2を介してコマンドS1が入力される。コマンド解析部3は、入力されたコマンドS1の内容を解析し、コマンド種別S2と論理アドレスS3とを出力する。ここで、コマンド種別とは、リード、ライト、モードチェンジ等の命令の種類を意味する。また、例えばリードの中には、リード0、リード1、リード2等の複数の種類があり、これらもコマンド種別によって区別される。コマンド種別S2及び論理アドレスS3は、コマンド実行部4に入力される。また、論理アドレスS3は、解析部6Aに入力される。
Referring to FIG. 1, command S <b> 1 is input to command
解析部6Aは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。具体的に、本実施の形態1に係る半導体記憶装置1Aでは、解析部6Aは、論理アドレスS3の遷移履歴を解析する。解析部6Aによる解析の結果に関するデータS4は、判定部7に入力される。
The analysis unit 6A analyzes a past access pattern from the
判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。具体的には以下の通りである。
The
図3は、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、サンプルデータS9Aが記憶されている。サンプルデータS9Aは、外部機器10からメモリ部5に正常にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際の論理アドレスS3の遷移履歴を解析する。そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Aとしてデータ記憶領域11に予め記憶されている。
FIG. 3 is a diagram illustrating the
判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9A)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Aで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9Aで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
具体的に、図2を参照して一例を説明する。ここでは、まず共通エリア21にアクセスされ、次に正常エリア22又はダミーエリア23にアクセスされる場合を想定している。外部機器10から共通エリア21への正常なアクセスにおいて、例えば、「論理アドレスA100→A199→A101」の順にアクセスが行われるものとする。この場合、「論理アドレスA100→A199→A101」の順序を特定するデータが、サンプルデータS9Aとしてデータ記憶領域11に予め記憶されている。
Specifically, an example will be described with reference to FIG. Here, it is assumed that the
実際の動作において、アクセスが正常である場合は、外部機器10から共通エリア21へ「論理アドレスA100→A199→A101」の順にアクセスが行われる。この場合、データS4で与えられる遷移履歴と、サンプルデータS9Aで与えられる遷移履歴とが互いに一致するため、判定部7は、外部機器10からメモリ部5へのアクセスは正常であると判定する。
In the actual operation, when the access is normal, the
一方、実際の動作において、外部機器10から共通エリア21へ「論理アドレスA100→A101→・・・→A199」のシーケンシャルアクセスが行われたものとする。この場合、データS4で与えられる遷移履歴と、サンプルデータS9Aで与えられる遷移履歴とは互いに一致しないため、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
On the other hand, in the actual operation, it is assumed that the sequential access of “logical address A100 → A101 →... → A199” is performed from the
図1を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。
Referring to FIG. 1, data S <b> 5 regarding the result of determination by
図4は、メモリマップ変更部8が有するメモリマップ30A,30Bを示す図である。図4に示すようにメモリマップ変更部8は2つのメモリマップ30A,30Bを有しており、判定部7から入力されたデータS5に基づいて、メモリマップ30A,30Bの一方を、データS6としてコマンド実行部4(具体的にはアドレス生成部9)に提供する。
FIG. 4 is a diagram showing the
メモリマップ30Aは、図2に示した正常エリア22に対応する論理アドレスを、正しく正常エリア22内の物理アドレスに変換するためのメモリマップである。例えば図4に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、正常エリア22内の先頭番地である物理アドレスB200に正しく変換される。
The memory map 30 </ b> A is a memory map for correctly converting the logical address corresponding to the
これに対して、メモリマップ30Bは、図2に示した正常エリア22に対応する論理アドレスを、正常エリア22ではなくダミーエリア23内の物理アドレスに変換するためのメモリマップである。例えば図4に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、ダミーエリア23内の先頭番地である物理アドレスB300に変換される。
On the other hand, the
図1を参照して、メモリマップ変更部8は、判定部7から入力されたデータS5に基づいて、外部機器10からメモリ部5へのアクセスが正常である場合には、メモリマップ30Aを選択してコマンド実行部4に提供し、一方、外部機器10からメモリ部5へのアクセスが不正である場合には、メモリマップ30Bを選択してコマンド実行部4に提供する。
Referring to FIG. 1, memory
アドレス生成部9は、メモリマップ変更部8から入力されたメモリマップ30A又はメモリマップ30Bに基づいて、コマンド解析部3から入力された論理アドレスS3をアドレス変換(いわゆる論物変換)することにより、メモリ部7内の物理アドレスS7を生成する。
The
図5,6は、外部機器10から見えるメモリ部5の状況を示す図である。アドレス生成部9にメモリマップ30Aが提供されている場合(つまりアクセスが正常である場合)は、図5に示すように、外部機器10は共通エリア21及び正常エリア22にアクセス可能である。この場合、図1を参照して、共通エリア21内又は正常エリア22内の所望のデータ(データS8)がメモリ部5から読み出され、入出力部2を介して外部機器10に送信される。
5 and 6 are diagrams illustrating the state of the
一方、アドレス生成部9にメモリマップ30Bが提供されている場合(つまりアクセスが不正である場合)は、図6に示すように、外部機器10は共通エリア21及びダミーエリア23にアクセス可能であるが、正常エリア22にはアクセスできない。この場合、図1を参照して、共通エリア21内の所望のデータ又はダミーエリア23内のダミーデータ(データS8)がメモリ部5から読み出され、入出力部2を介して外部機器10に送信される。
On the other hand, when the
このように本実施の形態1に係る半導体記憶装置1Aによれば、判定部7は、論理アドレスS3の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。そして、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。
As described above, according to the
また、本実施の形態1に係る半導体記憶装置1Aによれば、図3に示したように、メモリ部5に正常にアクセスした際の論理アドレスの遷移履歴に関するサンプルデータS9Aが、事前に作成され、予めデータ記憶領域11に格納されている。従って、このサンプルデータS9Aと、実際のメモリ動作時に解析部6Aによって解析された論理アドレスの遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。
Further, according to the
さらに、本実施の形態1に係る半導体記憶装置1Aによれば、メモリ部5のダミーエリア23(図2参照)には、ダミーデータが格納されている。そして、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスは、ダミーエリア内の物理アドレスに変換される。従って、アクセスが不正である場合には、メモリ部5からダミーデータが読み出されて外部機器10に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。しかも、ダミーデータが不正アクセスに対する警告データである場合には、この警告データが外部機器10において画面表示又は音声出力されることにより、不正アクセスに対する抑止力を高めることができる。
実施の形態2.
Furthermore, according to the
図7は、本発明の実施の形態2に係る半導体記憶装置1Bの構成を示すブロック図である。半導体記憶装置1Bは、図1に示した半導体記憶装置1Aにおける解析部6Aに代えて、解析部6Bを備えている。その他の構成は同様である。
FIG. 7 is a block diagram showing a configuration of the
コマンド解析部3から出力されたコマンド種別S2は、解析部6Bに入力される。解析部6Bは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。具体的に、本実施の形態2に係る半導体記憶装置1Bでは、解析部6Bは、コマンド種別S2の遷移履歴を解析する。解析部6Bによる解析の結果に関するデータS4は、判定部7に入力される。
The command type S2 output from the
判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。具体的には以下の通りである。
The
図8は、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、サンプルデータS9Bが記憶されている。サンプルデータS9Bは、外部機器10からメモリ部5に正常にアクセスした際の、コマンド種別S2の遷移履歴に関するデータである。対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のコマンド種別S2の遷移履歴を解析する。そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Bとしてデータ記憶領域11に予め記憶されている。
FIG. 8 is a diagram illustrating the
判定部7は、解析部6Bから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9B)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Bで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9Bで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
図7を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。以降の動作は上記実施の形態1と同様であるため、説明は省略する。
Referring to FIG. 7, data S <b> 5 related to the result of determination by
このように本実施の形態2に係る半導体記憶装置1Bによれば、判定部7は、コマンド種別S2の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。そして、上記実施の形態1と同様に、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。
As described above, according to the
また、本実施の形態2に係る半導体記憶装置1Bによれば、図8に示したように、メモリ部5に正常にアクセスした際のコマンド種別の遷移履歴に関するサンプルデータS9Bが、事前に作成され、予めデータ記憶領域11に格納されている。従って、このサンプルデータS9Bと、実際のメモリ動作時に解析部6Bによって解析されたコマンド種別の遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。
実施の形態3.
Further, according to the
図9は、本発明の実施の形態3に係る半導体記憶装置1Cの構成を示すブロック図である。半導体記憶装置1Cは、図1に示した半導体記憶装置1Aにおける解析部6Aに代えて、解析部6Cを備えている。その他の構成は同様である。
FIG. 9 is a block diagram showing a configuration of a
コマンド解析部3から出力されたコマンド種別S2及び論理アドレスS3は、解析部6Cに入力される。解析部6Cは、外部機器10からメモリ部5への過去のアクセスパターンを解析する。具体的に、本実施の形態3に係る半導体記憶装置1Cでは、解析部6Cは、コマンド種別S2及び論理アドレスS3の双方の遷移履歴を解析する。解析部6Cによる解析の結果に関するデータS4は、判定部7に入力される。
The command type S2 and logical address S3 output from the
判定部7は、データS4に基づいて、外部機器10からメモリ部5へのアクセスが正常であるか不正であるかを判定する。具体的には以下の通りである。
The
図10は、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、サンプルデータS9Cが記憶されている。サンプルデータS9Cは、外部機器10からメモリ部5に正常にアクセスした際の、コマンド種別S2及び論理アドレスS3の双方の遷移履歴に関するデータである。対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のコマンド種別S2及び論理アドレスS3の双方の遷移履歴を解析する。そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Cとしてデータ記憶領域11に予め記憶されている。
FIG. 10 is a diagram illustrating the
判定部7は、解析部6Cから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9C)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Cで与えられる遷移履歴の一部に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9Cで与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
図9を参照して、判定部7による判定の結果に関するデータS5は、メモリマップ変更部8に入力される。以降の動作は上記実施の形態1と同様であるため、説明は省略する。
Referring to FIG. 9, data S <b> 5 regarding the result of determination by
このように本実施の形態3に係る半導体記憶装置1Cによれば、判定部7は、コマンド種別S2及び論理アドレスS3の双方の遷移履歴に基づいて、メモリ部5へのアクセスが正常であるか不正であるかを判定する。そして、上記実施の形態1と同様に、メモリマップ変更部8は、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスを正常エリア22内の物理アドレスに変換しないメモリマップ30Bを、アドレス生成部9に提供する。その結果、アクセスが不正である場合には、図6に示したように外部機器10からはメモリ部5の正常エリア22にはアクセスすることができないため、正常エリア22に格納されている秘匿性の高いデータが、不正なアクセスによってメモリ部5の外部に読み出されることを回避できる。しかも、本実施の形態3に係る半導体記憶装置1Cによれば、コマンド種別及び論理アドレスの双方の遷移履歴に基づいて判定部7における判定が行われるため、上記実施の形態1,2のようにいずれか一方のみを用いて判定を行う場合と比較すると、判定の信頼性を高めることができる。
As described above, according to the
また、本実施の形態3に係る半導体記憶装置1Cによれば、図10に示したように、メモリ部5に正常にアクセスした際のコマンド種別及び論理アドレスの双方の遷移履歴に関するサンプルデータS9Cが、事前に作成され、予めデータ記憶領域11に格納されている。従って、このサンプルデータS9Cと、実際のメモリ動作時に解析部6Cによって解析されたコマンド種別及び論理アドレスの双方の遷移履歴(データS4)とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。
変形例.
Further, according to the
Modified example.
以下、上記実施の形態1〜3の変形例について説明する。以下では上記実施の形態1を基礎とした変形例について説明するが、同様の変形例は上記実施の形態2,3にも適用可能である。
第1の変形例.
Hereinafter, modified examples of the first to third embodiments will be described. Hereinafter, a modified example based on the first embodiment will be described, but the same modified example can be applied to the second and third embodiments.
First modification.
図11は、第1の変形例に関して、メモリ部5の構成を示す図である。第1の変形例では、図2に示したダミーエリア23が省略されている。
FIG. 11 is a diagram illustrating a configuration of the
図12は、第1の変形例に関して、メモリマップ変更部8が有するメモリマップ30A,30Cを示す図である。図12に示すようにメモリマップ変更部8は2つのメモリマップ30A,30Cを有しており、判定部7から入力されたデータS5に基づいて、メモリマップ30A,30Cの一方を、データS6としてコマンド実行部4(具体的にはアドレス生成部9)に提供する。
FIG. 12 is a diagram illustrating the
図12に示したメモリマップ30Aは、図4に示したメモリマップ30Aと同様である。メモリマップ30Cは、図11に示した正常エリア22に対応する論理アドレスを、正常エリア22ではなく共通エリア21内の物理アドレスに変換するためのメモリマップである。例えば図12に示すように、正常エリア22の先頭番地を示す論理アドレスA200は、共通エリア21内の先頭番地である物理アドレスB100に変換される。
The
メモリマップ変更部8は、判定部7から入力されたデータS5に基づいて、外部機器10からメモリ部5へのアクセスが正常である場合には、メモリマップ30Aを選択してコマンド実行部4に提供し、一方、外部機器10からメモリ部5へのアクセスが不正である場合には、メモリマップ30Cを選択してコマンド実行部4に提供する。
When the access from the
このように第1の変形例によれば、メモリ部5へのアクセスが不正である場合には、正常エリア22に対応する論理アドレスは、共通エリア21内の物理アドレスに変換される。従って、メモリ部5へのアクセスが不正である場合には、共通エリア21に格納されている秘匿性の低いデータがメモリ部5から読み出されて外部機器10に送信されるため、不正アクセス者による暗号解読処理等を効果的に妨害することができる。
第2の変形例.
As described above, according to the first modification, when the access to the
Second modification.
図13は、第2の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、サンプルデータS9Dが記憶されている。サンプルデータS9Dは、作為的なアクセスパターンで外部機器10からメモリ部5にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。作為的なアクセスパターンを予め任意に定めておき、対象となるアプリケーションの動作中の所定期間内(例えば起動処理期間内)に、外部機器10からメモリ部5にその作為的なアクセスパターンでアクセスを行わせ、その際の論理アドレスS3の遷移履歴を解析する。そして、得られた解析結果の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Dとしてデータ記憶領域11に予め記憶されている。
FIG. 13 is a diagram illustrating the
実際のメモリ動作時においては、上記の所定期間内(この例では起動処理期間内)において、予め定められた作為的なアクセスパターンによって、メモリ部5へのアクセスが行われる。そして、論理アドレスS3の遷移履歴が解析部6Aによって解析され、その解析の結果に関するデータS4が判定部7に入力される。
During the actual memory operation, the
判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9D)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Dで与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9Dで与えられる遷移履歴に一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
このように第2の変形例によれば、作為的なアクセスパターンでメモリ部5にアクセスした際の論理アドレスの遷移履歴に関するサンプルデータS9Dが、事前に作成され、予めデータ記憶領域11に格納されている。従って、このサンプルデータS9Dと、作為的なアクセスパターンによってメモリ部5へのアクセスが行われた際に解析部6Aによって解析された論理アドレスの遷移履歴とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。
第3の変形例.
As described above, according to the second modification, the sample data S9D relating to the transition history of the logical address when the
Third modification.
図14は、第3の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、サンプルデータS9Eが記憶されている。サンプルデータS9Eは、外部機器10の起動処理時に外部機器10がメモリ部5にアクセスする際の、論理アドレスS3の遷移履歴に関するデータである。外部機器10の起動処理時に実行されるメモリ部5へのアクセスパターンは固定されているため、そのアクセスパターンを解析することによって、それに対応する論理アドレスS3の遷移履歴も予測可能である。そこで、予測された論理アドレスS3の遷移履歴の少なくとも一部(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9Eとしてデータ記憶領域11に予め記憶されている。
FIG. 14 is a diagram illustrating the
実際のメモリ動作時においては、外部機器10の起動処理時、上記の固定のアクセスパターンによって、外部機器10からメモリ部5へのアクセスが行われる。そして、論理アドレスS3の遷移履歴が解析部6Aによって解析され、その解析の結果に関するデータS4が判定部7に入力される。
During actual memory operation, the
判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9E)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9Eで与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9Eで与えられる遷移履歴に一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
このように第3の変形例によれば、外部機器10の起動時に外部機器10がメモリ部5にアクセスする際の論理アドレスS3の遷移履歴に関するサンプルデータS9Eが、事前に作成され、予めデータ記憶領域11に格納されている。従って、このサンプルデータS9Eと、外部機器10の起動時に外部機器10がメモリ部5にアクセスした際に解析部6Aによって解析された論理アドレスS3の遷移履歴とを比較することによって、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。
第4の変形例.
As described above, according to the third modified example, the sample data S9E related to the transition history of the logical address S3 when the
Fourth modification.
図15は、第4の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、図3に示したサンプルデータS9Aと同様の複数個(図15に示した例では2個)のサンプルデータS9A1,S9A2が記憶されている。サンプルデータS9A1,S9A2はいずれも、サンプルデータS9Aと同様に、外部機器10からメモリ部5に正常にアクセスした際の、論理アドレスS3の遷移履歴に関するデータである。対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際の論理アドレスS3の遷移履歴を解析する。そして、得られた解析結果の互いに異なる部分(特にシーケンシャルアクセス以外の部分)が、サンプルデータS9A1,S9A2として抽出されて、データ記憶領域11に予め記憶されている。
FIG. 15 is a diagram illustrating the
判定部7は、解析部6Aから入力された遷移履歴(データS4)と、データ記憶領域11から読み出した遷移履歴(サンプルデータS9A1,S9A2)とを比較し、データS4で与えられる遷移履歴が、サンプルデータS9A1又はサンプルデータS9A2で与えられる遷移履歴に一致した場合には、外部機器10からメモリ部5へのアクセスが正常であると判定する。一方、データS4で与えられる遷移履歴が、サンプルデータS9A1,S9A2で与えられる遷移履歴のいずれにも一致しない場合には、判定部7は、外部機器10からメモリ部5へのアクセスは不正であると判定する。
The
なお、第4の変形例は、サンプルデータS9Aのみならず、上記の他のサンプルデータS9B〜S9Eについても適用可能である。 The fourth modification can be applied not only to the sample data S9A but also to the other sample data S9B to S9E.
このように第4の変形例によれば、複数のサンプルデータS9A1,S9A2を準備しておくことにより、判定部7は、プログラムの進行状況等に応じて適切なサンプルデータS9A1,S9A2を用いて、データS4との比較を行うことができる。その結果、メモリ部5へのアクセスが正常であるか不正であるかを、より正確に判定することができる。
第5の変形例.
Thus, according to the fourth modification, by preparing a plurality of sample data S9A1 and S9A2, the
Fifth modification.
図16は、第5の変形例に関して、判定部7が有するデータ記憶領域11を示す図である。データ記憶領域11には、図3に示したサンプルデータS9Aの代わりに、データS9Fが記憶されている。データS9Fは、メモリ部5に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータである。対象となるアプリケーションを事前に動作させて外部機器10からメモリ部5に正常なアクセスを行い、その際のシーケンシャルアクセスの最大値(つまり連続する論理アドレスS3の個数の最大値)を解析する。そして、解析によって求められた最大値が、データS9Fとしてデータ記憶領域11に予め記憶されている。
FIG. 16 is a diagram illustrating the
実際のメモリ動作時においては、外部機器10からメモリ部5へのアクセスが行われ、解析部6Aは、コマンド解析部3から入力される論理アドレスS3に関して、シーケンシャルアクセスの最大値を解析する。そして、その解析の結果に関するデータS4が判定部7に入力される。
During the actual memory operation, the
判定部7は、解析部6Aから入力されたデータS4と、データ記憶領域11から読み出したデータS9Fとを比較する。そして、データS4で与えられる最大値がデータS9Fで与えられる最大値以下である場合には、メモリ部5へのアクセスは正常であると判定する。一方、データS4で与えられる最大値がデータS9Fで与えられる最大値を超えた場合には、メモリ部5へのアクセスが不正であると判定する。
The
このように第5の変形例によれば、メモリ部5に正常にアクセスした際のシーケンシャルアクセスの最大値が、事前に求められて、その最大値に関するデータS9Fが予めデータ記憶領域11に格納されている。従って、実際のメモリ動作時においてメモリ部5へのシーケンシャルアクセス数がその最大値(データS9F)を超えた場合には、メモリ部5へのアクセスが不正であると判定することにより、メモリ部5へのアクセスが正常であるか不正であるかを簡易かつ正確に判定することができる。特に、不正アクセス者はシーケンシャルアクセスによってメモリ部5にアクセスしてくることが多いため、このような場合に効果が大きい。
第6の変形例.
As described above, according to the fifth modification, the maximum value of sequential access when the
Sixth modification.
図17は、第6の変形例に関して、メモリ部5の正常エリア22を示す図である。図2に示した正常エリア22が複数個(図17に示した例では3個)の領域に分割されて、正常エリア22A〜22Cが規定されている。説明の便宜上、正常エリア22A→22B→22Cの順に、外部機器10からのアクセスが進行するものとする。
FIG. 17 is a diagram illustrating a
上記実施の形態1では、外部機器10から共通エリア21へのアクセスが正常である場合には、正常エリア22の全領域を外部機器10からアクセス可能としたが、第6の変形例では、これに代えて以下のような処理を行う。
In the first embodiment, when the access from the
まず、外部機器10が共通エリア21にアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。判定の結果、アクセスが正常である場合には、正常エリア22の全領域中の正常エリア22Aのみを、外部機器10からアクセス可能とする。つまり、正常エリア22Aに対応する論理アドレスに基づく、正常エリア22A内の物理アドレスの生成を、アドレス生成部9に対して許可する。一方、判定の結果、アクセスが不正である場合には、外部機器10から正常エリア22Aへのアクセスを許可しない。つまり、正常エリア22Aに対応する論理アドレスに基づく、正常エリア22A内の物理アドレスの生成を、アドレス生成部9に対して許可しない。この場合は、上記の通り、正常エリア22ではなくダミーエリア23又は共通エリア21へのアクセスが行われる。
First, while the
次に、外部機器10が正常エリア22Aにアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。判定の結果、正常エリア22Aへのアクセスが正常である場合には、正常エリア22Aに続く正常エリア22Bを、外部機器10からアクセス可能とする。一方、判定の結果、正常エリア22Aへのアクセスが不正である場合には、外部機器10から正常エリア22Bへのアクセスを許可しない。この場合は、上記の通り、正常エリア22Bではなくダミーエリア23又は共通エリア21へのアクセスが行われる。
Next, while the
同様に、外部機器10が正常エリア22Bにアクセスしている間に、上述した任意の手法によって、そのアクセスが正常であるか不正であるかを判定する。判定の結果、正常エリア22Bへのアクセスが正常である場合には、正常エリア22Bに続く正常エリア22Cを、外部機器10からアクセス可能とする。一方、判定の結果、正常エリア22Bへのアクセスが不正である場合には、外部機器10から正常エリア22Cへのアクセスを許可しない。この場合は、上記の通り、正常エリア22Cではなくダミーエリア23又は共通エリア21へのアクセスが行われる。
Similarly, while the
このように第6の変形例によれば、メモリ部5は少なくとも正常エリア22A(第1部分領域)及び正常エリア22B(第2部分領域)を有している。そして、アドレス生成部9は、正常エリア22Aへのアクセスが不正である場合には、正常エリア22Bに対応する論理アドレスに基づいて正常エリア22B内の物理アドレスを生成しない。その結果、外部機器10からはメモリ部5の正常エリア22Bにはアクセスすることができないため、正常エリア22Bに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。これにより、正常エリア22Aへのアクセスと正常エリア22Bへのアクセスとが同時に許可される場合と比較すると、セキュリティ性を高めることが可能となる。
第7の変形例.
Thus, according to the sixth modification, the
Seventh modification.
図18は、第7の変形例に関して、メモリ部5の正常エリア22を示す図である。上記第6の変形例では、アクセスが正常である場合、正常エリア22A→22B→22Cの順で、外部機器10からのアクセスが許可された。ここで、例えば正常エリア22Aへのアクセスが完了して、続く正常エリア22Bへのアクセスに移行した後は、図18に示すように、外部機器10から正常エリア22Aへのアクセスを禁止してもよい。つまり、アドレス生成部9は、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、たとえ正常エリア22Aに対応する論理アドレスがコマンド解析部3から入力されても、正常エリア22A内の物理アドレスを生成しない。この場合は、ダミーエリア23又は共通エリア21へのアクセスが行われる。同様に、正常エリア22Bへのアクセスが完了して、続く正常エリア22Cへのアクセスに移行した後は、外部機器10から正常エリア22Bへのアクセスを禁止してもよい。
FIG. 18 is a diagram illustrating the
図19は、第7の変形例に関して、メモリ部5を示す図である。図18では、正常エリア22内において遡及的なアクセスを禁止する例について述べたが、同様に、図19を参照して、共通エリア21へのアクセスが完了して、続く正常エリア22へのアクセスに移行した後に、外部機器10から共通エリア21へのアクセスを禁止してもよい。
FIG. 19 is a diagram illustrating the
このように第7の変形例によれば、アドレス生成部9は、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、たとえ正常エリア22Aに対応する論理アドレスがコマンド解析部3から入力されても、正常エリア22A内の物理アドレスを生成しない。従って、正常エリア22Aへのアクセスが完了して正常エリア22Bへのアクセスに移行した後は、外部機器10からはメモリ部5の正常エリア22Aにはアクセスすることができないため、正常エリア22Aに格納されている秘匿性の高いデータが、不正なアクセスによって外部に読み出されることを回避できる。
第8の変形例.
As described above, according to the seventh modification, after the access to the
Eighth modification.
その他の変形例として、図2に示した共通エリア21を省略してもよい。また、通常時は共通エリア21のみにアクセス可能としておき、所定の順序で論理アドレスが入力された場合には、追加的に正常エリア22へのアクセスを可能としてもよい。また、通常時は共通エリア21と共通エリア21の内容をコピーしたエリア(「ミラーエリア」と称す)とにアクセス可能としておき、所定の順序で論理アドレスが入力された場合には、ミラーエリアを正常エリア22に差し替えることにより、正常エリア22にアクセス可能としてもよい。また、正常エリア22へのアクセスが可能となっている状態において、アクセスが不正であることが判明した場合には、アクセス可能なエリアを正常エリア22からダミーエリア23へ切り換えてもよい。
As another modification, the
1A〜1C 半導体記憶装置
5 メモリ部
6A〜6C 解析部
7 判定部
8 メモリマップ変更部
9 アドレス生成部
10 外部機器
11 データ記憶領域
21 共通エリア
22,22A〜22C 正常エリア
23 ダミーエリア
S9A〜S9E,S9A1,S9A2 サンプルデータ
S9F データ
30A〜30C メモリマップ
DESCRIPTION OF
Claims (14)
外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、
前記コマンド内の、少なくともリード及びライトを区別するコマンド種別の遷移履歴を解析する解析部と、
前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、
前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部と
を備え、
前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、
前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しない、半導体記憶装置。
A memory unit having a first area in which data is stored;
An address generation unit that generates a second address in the memory unit based on a first address in a command input from an external device;
An analysis unit that analyzes a transition history of a command type that distinguishes at least read and write in the command;
A determination unit that determines whether access to the memory unit is normal or unauthorized based on a result of analysis by the analysis unit;
Based on the result of determination by the determination unit, when the access to the memory unit is normal, the first address corresponding to the first area is converted to the second address in the first area. 1 memory map is provided to the address generation unit, while if the access to the memory unit is illegal, the first address corresponding to the first area is set to the second address in the first area. Providing a second memory map that is not converted to the address generation unit, a memory map changing unit ,
The first area has at least a first partial region and a second partial region,
The address generator, after completing the access to the first partial area and shifting to the access to the second partial area, based on the first address corresponding to the first partial area, A semiconductor memory device that does not generate the second address in a partial area .
前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、
前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data related to the transition history of the command type when the memory unit is normally accessed is stored in advance.
The determination unit determines whether the access to the memory unit is normal or illegal by comparing the sample data with a transition history of the command type analyzed by the analysis unit. Item 14. The semiconductor memory device according to Item 1.
前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、
所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、
前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data related to the transition history of the command type when accessing the memory unit with an artificial access pattern is stored in advance,
Within a predetermined period, the memory unit is accessed by the artificial access pattern,
The determination unit compares the sample data with the transition history of the command type analyzed by the analysis unit when the memory unit is accessed by the artificial access pattern. The semiconductor memory device according to claim 1, wherein it is determined whether access to the memory unit is normal or illegal.
前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別の遷移履歴に関するサンプルデータが予め格納されており、
前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項1に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data related to the transition history of the command type when the external device accesses the memory unit when the external device is activated is stored in advance.
The determination unit compares the sample data with the transition history of the command type analyzed by the analysis unit when the external device accesses the memory unit when the external device is activated. 2. The semiconductor memory device according to claim 1, wherein it is determined whether the access to the part is normal or illegal.
外部機器から入力されたコマンド内の第1アドレスに基づいて、前記メモリ部内の第2アドレスを生成するアドレス生成部と、
前記コマンド内の、少なくともリード及びライトを区別するコマンド種別と、前記第1アドレスとの双方の遷移履歴を解析する解析部と、
前記解析部による解析の結果に基づき、前記メモリ部へのアクセスが正常であるか不正であるかを判定する判定部と、
前記判定部による判定の結果に基づき、前記メモリ部へのアクセスが正常である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換する第1メモリマップを前記アドレス生成部に提供し、一方、前記メモリ部へのアクセスが不正である場合には、前記第1エリアに対応する前記第1アドレスを前記第1エリア内の前記第2アドレスに変換しない第2メモリマップを前記アドレス生成部に提供する、メモリマップ変更部と
を備え、
前記第1エリアは、少なくとも第1部分領域及び第2部分領域を有し、
前記アドレス生成部は、前記第1部分領域へのアクセスが完了して前記第2部分領域へのアクセスに移行した後は、前記第1部分領域に対応する前記第1アドレスに基づいて前記第1部分領域内の前記第2アドレスを生成しない、半導体記憶装置。
A memory unit having a first area in which data is stored;
An address generation unit that generates a second address in the memory unit based on a first address in a command input from an external device;
In said command, an analysis unit for analyzing the command type to distinguish at least read and write, the transition history of both the first address,
A determination unit that determines whether access to the memory unit is normal or unauthorized based on a result of analysis by the analysis unit;
Based on the result of determination by the determination unit, when the access to the memory unit is normal, the first address corresponding to the first area is converted to the second address in the first area. 1 memory map is provided to the address generation unit, while if the access to the memory unit is illegal, the first address corresponding to the first area is set to the second address in the first area. Providing a second memory map that is not converted to the address generation unit, a memory map changing unit ,
The first area has at least a first partial region and a second partial region,
The address generator, after completing the access to the first partial area and shifting to the access to the second partial area, based on the first address corresponding to the first partial area, A semiconductor memory device that does not generate the second address in a partial area .
前記データ記憶領域には、前記メモリ部に正常にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、
前記判定部は、前記サンプルデータと、前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data relating to transition history of both the command type and the first address when the memory unit is normally accessed is stored in advance.
The determination unit compares the sample data with the transition history of both the command type and the first address analyzed by the analysis unit, so that the access to the memory unit is normal or illegal. The semiconductor memory device according to claim 6, wherein it is determined whether or not there is.
前記データ記憶領域には、作為的なアクセスパターンで前記メモリ部にアクセスした際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、
所定の期間内において、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われ、
前記判定部は、前記サンプルデータと、前記作為的なアクセスパターンによって前記メモリ部へのアクセスが行われた際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data related to transition history of both the command type and the first address when accessing the memory unit with an artificial access pattern is stored in advance.
Within a predetermined period, the memory unit is accessed by the artificial access pattern,
The determination unit includes a transition history of both the command type and the first address analyzed by the analysis unit when the memory unit is accessed according to the artificial access pattern. The semiconductor memory device according to claim 6, wherein it is determined whether the access to the memory unit is normal or illegal by comparing the two.
前記データ記憶領域には、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスする際の前記コマンド種別及び前記第1アドレスの双方の遷移履歴に関するサンプルデータが予め格納されており、
前記判定部は、前記サンプルデータと、前記外部機器の起動時に前記外部機器が前記メモリ部にアクセスした際に前記解析部によって解析された前記コマンド種別及び前記第1アドレスの双方の遷移履歴とを比較することによって、前記メモリ部へのアクセスが正常であるか不正であるかを判定する、請求項6に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, sample data relating to the transition history of both the command type and the first address when the external device accesses the memory unit when the external device is activated is stored in advance.
The determination unit includes the sample data and a transition history of both the command type and the first address analyzed by the analysis unit when the external device accesses the memory unit when the external device is activated. The semiconductor memory device according to claim 6, wherein a comparison is made to determine whether access to the memory unit is normal or illegal.
前記データ記憶領域には、前記メモリ部に正常にアクセスした際のシーケンシャルアクセスの最大値に関するデータが予め格納されており、
前記判定部は、前記メモリ部へのシーケンシャルアクセス数が前記最大値を超えた場合に、前記メモリ部へのアクセスが不正であると判定する、請求項6に記載の半導体記憶装置。 The determination unit has a data storage area,
In the data storage area, data related to the maximum value of sequential access when the memory unit is normally accessed is stored in advance.
The semiconductor memory device according to claim 6, wherein the determination unit determines that access to the memory unit is illegal when the number of sequential accesses to the memory unit exceeds the maximum value.
前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップである、請求項1〜11のいずれか一つに記載の半導体記憶装置。 The memory unit further includes a second area in which dummy data is stored,
12. The memory map according to claim 1, wherein the second memory map is a memory map for converting the first address corresponding to the first area into the second address in the second area. Semiconductor memory device.
前記第2メモリマップは、前記第1エリアに対応する前記第1アドレスを前記第2エリア内の前記第2アドレスに変換するメモリマップである、請求項1〜11のいずれか一つに記載の半導体記憶装置。
The memory unit further includes a second area in which data that is less confidential than the data stored in the first area is stored;
12. The memory map according to claim 1, wherein the second memory map is a memory map for converting the first address corresponding to the first area into the second address in the second area. Semiconductor memory device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085254A JP5716051B2 (en) | 2013-04-15 | 2013-04-15 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085254A JP5716051B2 (en) | 2013-04-15 | 2013-04-15 | Semiconductor memory device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143197A Division JP2008299930A (en) | 2007-05-30 | 2007-05-30 | Semiconductor memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149342A JP2013149342A (en) | 2013-08-01 |
JP5716051B2 true JP5716051B2 (en) | 2015-05-13 |
Family
ID=49046699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013085254A Expired - Fee Related JP5716051B2 (en) | 2013-04-15 | 2013-04-15 | Semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5716051B2 (en) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08272924A (en) * | 1995-03-29 | 1996-10-18 | Mitsubishi Electric Corp | Ic card |
JPH0934796A (en) * | 1995-07-17 | 1997-02-07 | Kawasaki Steel Corp | Memory |
JPH1078919A (en) * | 1996-09-05 | 1998-03-24 | Nec Eng Ltd | Device for preventing illegal access |
JPH11282991A (en) * | 1998-03-30 | 1999-10-15 | Dainippon Printing Co Ltd | Ic card |
JP2001077805A (en) * | 1999-04-07 | 2001-03-23 | Sony Corp | Security device, memory device, data processor and method |
JP3404354B2 (en) * | 2000-04-03 | 2003-05-06 | エヌイーシーマイクロシステム株式会社 | In-circuit emulator and unauthorized access detection method |
JP3891539B2 (en) * | 2000-06-15 | 2007-03-14 | シャープ株式会社 | Semiconductor device and control device thereof |
JP3734408B2 (en) * | 2000-07-03 | 2006-01-11 | シャープ株式会社 | Semiconductor memory device |
JP2002094501A (en) * | 2000-09-14 | 2002-03-29 | Nec Infrontia Corp | Encrypted data communication unit and encrypted data communication method |
JP3891863B2 (en) * | 2002-03-07 | 2007-03-14 | 松下電器産業株式会社 | Semiconductor device and driving method of semiconductor device |
JP4119881B2 (en) * | 2004-11-15 | 2008-07-16 | 株式会社メガチップス | Semiconductor memory device |
WO2007145366A1 (en) * | 2006-06-15 | 2007-12-21 | Kabushiki Kaisha Toshiba | Portable electronic device and control method thereof |
JP4865064B2 (en) * | 2010-07-01 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP5356583B2 (en) * | 2012-07-19 | 2013-12-04 | 株式会社メガチップス | Semiconductor memory device |
-
2013
- 2013-04-15 JP JP2013085254A patent/JP5716051B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013149342A (en) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5648209B2 (en) | Storage system having encryption key selection device and encryption key selection method | |
US7975151B2 (en) | Decryption key table access control on ASIC or ASSP | |
CN103136458B (en) | A kind of (SuSE) Linux OS dynamic base code protection method and device thereof | |
JP2020515969A (en) | Monitor memory page transitions between hypervisor and virtual machine | |
CN101189586B (en) | Computer system and program creating device | |
JP5645725B2 (en) | Data processing apparatus, data processing system, and control method therefor | |
US20240184878A1 (en) | Login methodology | |
JP2007304847A (en) | Memory device | |
US20080076355A1 (en) | Method for Protecting Security Accounts Manager (SAM) Files Within Windows Operating Systems | |
CN102460456B (en) | Memory device and method for adaptive protection of content | |
CN107832589A (en) | Software copyright protecting method and its system | |
JP2004287590A (en) | Debugging system, microprocessor, and debugger | |
WO2015110899A1 (en) | Method of protecting secret data when used in a cryptographic algorithm | |
JP2008299930A (en) | Semiconductor memory | |
Bang et al. | Secure USB bypassing tool | |
JP5356583B2 (en) | Semiconductor memory device | |
JP5716051B2 (en) | Semiconductor memory device | |
JP2012059258A (en) | System and method for protecting electronic key | |
JP2013178797A (en) | Semiconductor storage device | |
JP5555128B2 (en) | Semiconductor memory device and computer system | |
JP2008191788A (en) | Information processor | |
JP2007172526A (en) | Information processing system and information processing method | |
CN101131716A (en) | Starting system with track recognition function and processing method thereof | |
JP6215468B2 (en) | Program protector | |
JP2011150495A (en) | Storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5716051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |