JP2001077805A - Security device, memory device, data processor and method - Google Patents

Security device, memory device, data processor and method

Info

Publication number
JP2001077805A
JP2001077805A JP2000105005A JP2000105005A JP2001077805A JP 2001077805 A JP2001077805 A JP 2001077805A JP 2000105005 A JP2000105005 A JP 2000105005A JP 2000105005 A JP2000105005 A JP 2000105005A JP 2001077805 A JP2001077805 A JP 2001077805A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
data
security
command
memory card
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000105005A
Other languages
Japanese (ja)
Inventor
Yoshito Ishibashi
Takumi Okanoe
Yukihiro Sakamoto
Asami Yoshida
亜左美 吉田
拓己 岡上
義人 石橋
幸弘 阪本
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To reduce and circuit scale of a security device while securing security. SOLUTION: A read register 115 of a security block 52 of a memory card is brought into a read enable state only when a switch circuit 122 is closed and reading of data not needing concealment is instructed from an external command set into a command register 117. Thus, the external reading of a midway result of an arithmetic operation can be prevented. Furthermore, the authentication commands can be executed only in a prescribed sequence. A comparator circuit 121 detects whether or not the command generated internally through increment is coincident with the external command. When they are coincident, a no error status is set to a status register 118 and the operation continues. When they are dissident, the status with the error is set to the status register 118 and the operation is stopped.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、例えばオーディオデータを記録する媒体として、機器に着脱自在のメモリカードを使用するようにしたセキュリティ装置、メモリ装置、データ処理装置および方法に関する。 TECHNICAL FIELD The present invention is, for example, as a medium for recording audio data, the security device to use a memory card detachable to the device, a memory device, a data processing apparatus and method.

【0002】 [0002]

【従来の技術】EEPROM(Electrically Erasable P BACKGROUND OF THE INVENTION EEPROM (Electrically Erasable P
rogrammable ROM)と呼ばれる電気的に書き換え可能な不揮発性メモリは、1ビットを2個のトランジスタで構成するために、1ビット当たりの占有面積が大きく、集積度を高くするのに限界があった。 rogrammable ROM) and electrically programmable nonvolatile memory called, in order to constitute one bit with two transistors, the occupied area per bit is large, there is a limit to increase the integration degree. この問題を解決するために、全ビット一括消去方式により1ビットを1トランジスタで実現することが可能なフラッシュメモリが開発された。 To solve this problem, flash memory capable of realizing a 1 bit in one transistor has been developed by the all-bit batch erasing method. フラッシュメモリは、磁気ディスク、光ディスク等の記録媒体に代わりうるものとして期待されている。 Flash memory is expected as can alternatively magnetic disk, a recording medium such as an optical disk.

【0003】フラッシュメモリを機器に対して着脱自在に構成したメモリカードも知られている。 [0003] The memory card is also known that detachably attached to the flash memory device. このメモリカードを使用すれば、従来のCD(コンパクトディスク)、MD(ミニディスク)等のディスク状媒体に代えてメモリカードを使用するディジタルオーディオ記録/ Using this memory card, a conventional CD (compact disc), MD digital audio using the memory card in place of the (mini disc) disc-shaped medium such as a recording /
再生装置を実現することができる。 It is possible to realize a reproducing apparatus.

【0004】メモリカードを記録媒体とするオーディオレコーダでは、ディジタル記録/再生を行うので、比較的高品質のデータを復元できる圧縮方式を使用している場合には、記録/再生される曲等の著作権を保護する必要がある。 [0004] In the audio recorder memory card as a recording medium, since the digital recording / reproducing, when using the compression scheme that can be restored relatively high quality data, such as music to be recorded / reproduced it is necessary to protect the copyright. その方法の一つとして、暗号化技術によって、真正なメモリカード以外のメモリカードを使用不可能とする方法がある。 One of the methods, the encryption technology, there is a method of unusable memory card other than the authentic memory card. すなわち、真正なレコーダと真正なメモリカードの組み合わせによって、暗号化を復号化することを可能とするものである。 That is, a combination of authentic recorder and authentic memory card, and makes it possible to decode the encryption. また、著作権保護に限らず、メモリカードに格納された情報の機密性が必要なために暗号化技術を採用する場合もある。 In some cases, to employ encryption technology is not limited to the copyright protection, for confidentiality of the information stored in the memory card is required.

【0005】従来のメモリカードは、それ自体に暗号化の機能を持っていなかった。 [0005] The conventional memory card, did not have the function of encryption itself. 従って、機密性の必要なデータをメモリカードに記録しようとする場合、セット側においてデータを暗号化し、暗号化されたデータをメモリカードに記録することが必要とされる。 Therefore, when attempting to record the sensitivity of necessary data on the memory card, encrypted data in the set side, it is required to record the encrypted data in the memory card. しかしながら、復号化のキーをメモリカード上に格納する場合には、機密性が保たれない。 However, in the case of storing the key for decoding on the memory card can not be maintained confidential. 一方、復号化のキーをセット内にとどめた場合には、暗号化されたデータをそのセット以外に復号化することができず、メモリカードの互換性を保てない問題がある。 On the other hand, when kept key decryption in the set, there can not be decrypted other than that set the encrypted data, the problem of not maintain compatibility of the memory card. 例えば自分のセットで記録したメモリカードを他人のセットでは、復号できない。 For example, in his own set in recorded set of others the memory card, it can not be decoded. この問題を解決するために、セットおよびメモリカードの両者が暗号化の機能を持ち、相互認証を行うことによって、機密性とカードの互換性を確保することが提案されている。 To solve this problem, both the set and the memory card has the function of encrypting, by performing mutual authentication it has been proposed to ensure compatibility confidentiality and cards.

【0006】このような認証、暗号化の機能を有するセキュリティ装置としては、DES(Data Encryption Sta [0006] Such authentication, as a security device having a function of encryption, DES (Data Encryption Sta
ndard)が知られている。 ndard) it is known. DESは、平文をブロック化し、ブロック毎に暗号変換を行うブロック暗号の一つである。 DES is blocked the plaintext, which is one of block cipher that performs encryption conversion for each block. DESは、64ビットの入力に対して64ビット(56ビットのキーと8ビットのパリティ)のキーを用いて暗号変換を行い、64ビットを出力する。 DES performs encryption conversion using the key 64 bits for 64-bit input (56 bit key and 8 bits of parity), and outputs the 64-bit. また、D In addition, D
ESの使用に際して4つの利用モードが規定されており、その一つにCBC(Cipher Block Chaining) モードがある。 Four modes of in use of ES are defined, there is CBC (Cipher Block Chaining) mode to one of them. CBCモードは、平文64ビットに対して直前の暗号文(64ビット)の排他的論理和をとってからD CBC mode, D from taking an exclusive OR of the immediately preceding ciphertext (64 bits) plaintext 64 bit
ESに入力するフィードバックタイプのモードである。 It is a mode of feedback type to be input to the ES.
初期時には、直前の暗号文がないので、イニシャライゼーションベクトルが使用される。 In the early time, because there is no ciphertext of the previous, an initialization vector is used. さらに、セットとメモリカードとの間の通信時に乱数が発生され、通信される内容に乱数が加算される場合もある。 Further, the generated random number when communicating between the set and the memory card, there is a case where the random number is added to the content to be communicated.

【0007】メモリカードにセキュリティ装置を内蔵した場合、認証、キーの伝送等のために、セットからのコマンドをメモリカードに送信し、コマンドで指定されたデータをメモリカードからセットへ転送する場合がある。 [0007] When incorporating a security device to a memory card, authentication, for transmission or the like of the key, is when transferring commands from the set sent to the memory card, the set of data designated by the command from the memory card is there. そのために、メモリカードの暗号化回路に関連してレジスタが設けられ、このレジスタの内容がセットからのコマンドによってセットへ送信される。 Therefore, registers are provided in association with the encrypting circuit of the memory card, the contents of this register is transmitted to the set by a command from the set. 一方、暗号化の処理に際して、一時的に暗号化の演算の途中結果を保持するためのレジスタが必要とされることもある。 On the other hand, when processing of the encrypted, temporary sometimes registers to hold the intermediate result of the operation of the encryption is needed. 例えば暗号化回路が1系統しかない場合、暗号化を複数回行う必要がある場合には、途中結果を知られないようにするために、内部に一時保持用で、外部からアクセスできないレジスタを必要とする。 For example, when the encryption circuit has only one system, when it is necessary to perform a plurality of times encryption, in order to prevent known intermediate results, in a temporarily stored therein, must not accessible registers from the outside to. 途中結果の場合、暗号文と異なり、外部から読まれると、解読の手助けとなるおそれがある。 For intermediate results, unlike the ciphertext, when read from the outside, there is a risk that help decryption.

【0008】 [0008]

【発明が解決しようとする課題】上述したように、セットとメモリカードとの間で授受されるべき認証、暗号化のためのデータを保持するレジスタは、当然のことながら機器またはメモリカードからアクセス可能とされる。 [0007] As described above, it sets the authentication should be exchanged between the memory card, a register for holding the data for encryption, access from Naturally device or memory card It is possible.
一方、暗号化の演算結果を保持するレジスタの内容は、 On the other hand, the content of the register that holds the operation result of the encryption,
外部からその値を読み取ることができないようにされる。 It is externally so that it can not be read its value. このような相違によって、レジスタとしては、外部からアクセス可能なものと、これが不可能なものとを備える必要があった。 Such differences, as a register, it is necessary to include as accessible from outside, as this is not possible. その結果、セキュリティ装置を回路規模が大きくなり、IC化した時の集積度を高くするのを阻害する問題があった。 As a result, the circuit scale of the security apparatus is increased, there has been a problem to inhibit the high degree of integration of the time that turned into IC. 若し、複数回の暗号化を必要とする場合に、一時保持用のレジスタをなくすためには、複数の暗号化回路を内蔵し、1度で最終データ(暗号文)まで動作させる必要があり、回路規模の増大を招く。 Wakashi, if require multiple encryption, in order to eliminate a register for temporary retention, incorporates a plurality of encryption circuits, it is necessary to operate until the last data in one time (ciphertext) , causing an increase in circuit scale.

【0009】従って、この発明の目的は、セキュリティを確保できると共に、回路規模を小さくすることが可能なセキュリティ装置、並びにそのようなセキュリティ装置を備えたメモリ装置、データ処理装置およびデータ処理方法を提供することにある。 It is therefore an object of the present invention, it is possible to ensure security, the security device capable of reducing the circuit scale, as well as a memory device having such a security device, provides a data processing apparatus and data processing method It is to.

【0010】 [0010]

【課題を解決するための手段】上述した課題を解決するために、請求項1の発明は、外部からコマンドおよびデータを与えることによって、暗号化を行うようにしたセキュリティ装置において、暗号化のための演算の途中結果の値を保持する保持手段を有し、途中結果の値を外部から読み出すことができないように制御されることを特徴とするセキュリティ装置である。 To solve the above problems According to an aspect of, the invention of claim 1, by providing commands and data from an external, the security apparatus that performs encryption, since the encryption It has a holding means for holding the value of the intermediate result of the operation of a security device according to claim controlled by it so that it can not read the value of the intermediate result from the outside.

【0011】請求項2の発明は、外部からコマンドおよびデータを与えることによって、暗号化を行うようにしたセキュリティ装置において、暗号化のための演算の途中結果の値を保持する保持手段を有し、コマンドの発行の手順を所定のものとすることによって、途中結果を見ることを禁止するように制御されることを特徴とするセキュリティ装置である。 [0011] The second aspect of the present invention, by providing commands and data from an external, the security apparatus that performs encryption, has a holding means for holding the value of the intermediate result of the operation for encryption by as the procedure for issuing the command given, a security device, characterized in that it is controlled so as to prohibit to see an intermediate result.

【0012】請求項3の発明は、不揮発性メモリとセキュリティ装置とからなるメモリ装置であって、外部からコマンドおよびデータを与えることによって、不揮発性メモリに対するアクセスと、暗号化を行うようにしたメモリ装置において、セキュリティ装置は、暗号化のための演算の途中結果の値を保持する保持手段を有し、途中結果の値を外部から読み出すことができないように制御されることを特徴とするメモリ装置である。 [0012] The invention of claim 3 is a memory device comprising a nonvolatile memory and the security device, a memory that by giving commands and data from the outside, so as to perform the access to the nonvolatile memory, the encrypted in the device, a security device, a memory device characterized by comprising a holding means for holding the value of the intermediate result of the operation for encryption, is controlled not to be able to read the value of the intermediate result from the outside it is.

【0013】請求項4の発明は、不揮発性メモリとセキュリティ装置とからなるメモリ装置であって、外部からコマンドおよびデータを与えることによって、不揮発性メモリに対するアクセスと、暗号化を行うようにしたメモリ装置において、セキュリティ装置は、コマンドの発行の手順を所定のものとすることによって、途中結果を見ることを禁止するように制御されることを特徴とするメモリ装置である。 [0013] The invention of claim 4 is a memory device comprising a nonvolatile memory and the security device, by providing commands and data from the outside, and to perform the access to the nonvolatile memory, the encrypted memory in the device, the security device, by as the procedure for issuing the command given, a memory device, characterized in that it is controlled so as to prohibit to see an intermediate result.

【0014】請求項7の発明は、セキュリティ装置を有し、コンテンツを暗号化するためのセキュリティ装置を有するデータ処理装置において、セキュリティ装置は、 [0014] The invention of claim 7 has a security device, a data processing apparatus having a security device for encrypting the content, security device,
暗号化のための演算の途中結果の値を保持する保持手段を有し、途中結果の値を外部から読み出すことができないように制御されることを特徴とするデータ処理装置である。 It has a holding means for holding the value of the intermediate result of the operation for encryption, a data processing apparatus according to claim controlled by it so that it can not read the value of the intermediate result from the outside.

【0015】請求項8の発明は、セキュリティ装置を有し、コンテンツを暗号化するためのセキュリティ装置を有するデータ処理装置において、セキュリティ装置は、 [0015] The invention of claim 8 includes a security device, a data processing apparatus having a security device for encrypting the content, security device,
コマンドの発行の手順を所定のものとすることによって、途中結果を見ることを禁止するように制御されることを特徴とするデータ処理装置である。 By the procedure of issuing commands to a predetermined one, a data processing apparatus characterized by being controlled so as to prohibit to see the intermediate results.

【0016】請求項9の発明は、セキュリティによって、コンテンツを暗号化するようにしたデータ処理方法において、暗号化のための演算の途中結果の値を保持する保持手段を有し、途中結果の値を外部から読み出すことができないように制御されることを特徴とするデータ処理方法である。 [0016] The invention of claim 9, the security, the data processing method so as to encrypt the content, has a holding means for holding the value of the intermediate result of the operation for encryption, intermediate results of values a data processing method, characterized in that it is controlled so that it can not be read from outside.

【0017】請求項10の発明は、セキュリティによって、コンテンツを暗号化するようにしたデータ処理方法において、コマンドの発行の手順を所定のものとすることによって、途中結果を見ることを禁止するように制御されることを特徴とするデータ処理方法である。 [0017] The invention of claim 10, the security, the data processing method so as to encrypt the content by as the procedure for issuing the command given, to prohibit to see the intermediate results a data processing method characterized in that it is controlled.

【0018】この発明では、暗号化の途中の演算結果を保持する機能と、暗号化が完了した内容を保持する機能とをレジスタが持つことによって、レジスタを分ける必要がなく、また、複数の暗号化回路を持つ必要がないので、セキュリティ装置の回路規模を小さくできる。 [0018] In the present invention, the function of holding the operation result of the way of encrypting, by having the function of holding the contents encryption is complete register, it is not necessary to divide the register, also, a plurality of encryption there is no need to have a circuit, the circuit scale can be reduced security device. さらに、コマンドコードによって、秘匿する必要がないデータをレジスタにセットする場合のみ、レジスタをリードイネーブルとし、それによって外部へリードできるようにしている。 Further, the command code, only if the set of data that do not need to be concealed in the register, the register was a read enable, whereby is it possible to lead to the outside. 言い換えると、秘匿する必要のある途中結果が外部から読むことを防止でき、セキュリティを高めることができる。 In other words, intermediate result that needs to be concealed can be prevented from being read from the outside, it is possible to enhance the security.

【0019】 [0019]

【発明の実施の形態】以下、この発明の一実施形態について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a description will be given of an embodiment of the present invention. 図1は、この発明の一実施形態の全体の構成を示す。 Figure 1 shows the overall configuration of an embodiment of the present invention. この一実施形態は、記録媒体として、着脱自在のメモリカードを使用するディジタルオーディオ信号のレコーダ(記録および再生機)である。 This embodiment is, as a recording medium, a recorder of digital audio signals using a memory card removable (recording and reproducing apparatus). 図1において、破線が囲んで示す1がセットとしてのレコーダを示し、40がレコーダに着脱自在のメモリカードを示す。 In Figure 1, it shows a recorder as 1 set shown enclosed by the broken line 40 indicates a memory card detachably attached to the recorder.
なお、この発明は、ディジタルオーディオ信号以外に動画データ、静止画データ等の記録/再生に対しても適用できる。 The present invention is, moving image data in addition to digital audio signals can be applied to a recording / reproducing such still picture data.

【0020】レコーダ1は、CPU2と、CPU2とバスで接続されたセキュリティブロックと、操作ボタン4 [0020] The recorder 1, the CPU2, and the security block, which is connected with CPU2 and bus, the operation button 4
と、表示デバイス5とを有している。 When, and a display device 5. セキュリティブロック3は、DES(Data Encryption Standard)の暗号化回路を含む。 Security block 3 includes an encryption circuit of the DES (Data Encryption Standard). 操作ボタン4からのユーザの操作に応じて発生した録音指令、再生指令等のデータがバスを介してCPU2に与えられる。 Recording command generated in response to a user operation from the operation buttons 4, data such as the reproduction command is given to the CPU2 via the bus. 種々の情報、レコーダ1の動作状態等が表示デバイス5によって表示される。 Various information, the operation state of the recorder 1 is displayed by the display device 5. さらに、 further,
6は、外部入出力と内部のオーディオエンコーダ/デコーダ7との間に設けられたオーディオインターフェースである。 6 is an audio interface that is provided between the external input and output and an internal audio encoder / decoder 7.

【0021】後述するように、メモリカード40は、フラッシュメモリ(不揮発性メモリ)42、DESの暗号化回路を含むセキュリティブロック52、通信用インターフェース、レジスタ等が1チップ上にIC化されたものである。 [0021] As will be described later, memory card 40, in which the security block 52, a communication interface including an encryption circuit of the flash memory (nonvolatile memory) 42, DES, register or the like is an IC on a single chip is there. メモリカード40は、レコーダ1に対して着脱自在とされている。 Memory card 40 is detachably attached to the recorder 1. なお、この一実施形態では、暗号化機能を有しないメモリカード、すなわち、セキュリティブロックを有しないメモリカードをレコーダ1が使用することが可能とされている。 In this embodiment, the memory card does not have an encryption function, that is, the recorder 1 to memory card having no security block is possible to use.

【0022】オーディオエンコーダ/デコーダ7は、ディジタルオーディオ信号を高能率符号化し、また、高能率符号化データを復号する。 [0022] Audio encoder / decoder 7, a digital audio signal by high-efficiency encoding, and decrypts the high-efficiency encoded data. 高能率符号化方法としては、ミニディスクで採用されているATRAC(Adaptiv As the high efficiency encoding method, ATRAC adopted in a mini disc (Adaptiv
e Transform Acoustic Coding)を改良したもの(ATR e Transform Acoustic Coding) an improvement of the (ATR
AC3と表記する)が使用できる。 AC3 to notation) can be used. ATRAC3では、 In ATRAC3,
44.1kHzでサンプリングした1サンプル16ビットのオーディオデータを処理する。 Processing one sample 16-bit audio data sampled at 44.1 kHz. ATRAC3でオーディオデータを処理する時の最小のデータ単位がサウンドユニットSUである。 The minimum data unit when processing the audio data by ATRAC3 is sound unit SU. 1SUは、1024サンプル分(1024×16ビット×2チャンネル)を数百バイトに圧縮したものであり、時間にして約2.3m秒である。 1SU is obtained by compressing 1024 samples the (1024 × 16 bits × 2 channels) to a few hundred bytes, about 2.3m seconds in the time. ATRAC3により約1/10にオーディオデータが圧縮される。 Audio data to about 1/10 is compressed by ATRAC3. ミニディスクにおいてそうであるように、ATRAC3の工夫された信号処理によって、圧縮/伸長処理による音質の劣化は少ない。 As is the case in a mini disc by devising signal processing ATRAC3, deterioration of sound quality due to compression / decompression process is small.

【0023】MD(ミニディスク)の再生出力、チューナの出力、テープ再生出力等のアナログオーディオ信号8がA/D変換器9によりディジタルオーディオ信号へ変換され、ディジタルオーディオ信号がオーディオインターフェース6に供給される。 [0023] MD reproduction output (mini disk), the output of the tuner, an analog audio signal 8, such as a tape reproduction output is converted into a digital audio signal by the A / D converter 9, a digital audio signal is supplied to the audio interface 6 that. ディジタル入力10は、 Digital input 10,
MDまたはCD(コンパクトディスク)の再生出力、ディジタル放送、ネットワークで配信されたオーディオデータ等である。 Reproduction output MD or CD (compact disk), a digital broadcast, an audio data or the like which is delivered by the network. ディジタル入力10がオーディオインターフェース6に供給される。 Digital input 10 is supplied to the audio interface 6. ディジタル入力10は、例えば光ケーブルを介して伝送される。 Digital input 10, for example is transmitted via the optical cable. オーディオインターフェース6では、入力選択の処理がされ、選択された入力ディジタルオーディオ信号がオーディオエンコーダ/デコーダ7に供給される。 In the audio interface 6 is the processing of the input selection, the input digital audio signal selected is supplied to the audio encoder / decoder 7.

【0024】オーディオエンコーダ/デコーダ7からの符号化データがセキュリティブロック3において暗号化される。 [0024] A coded data from audio encoder / decoder 7 is encrypted in the security block 3. セキュリティブロック3は、コンテンツ(ここでは、ディジタルオーディオ信号)の著作権を保護するための備えられている。 Security block 3, the content (in this case, a digital audio signal) are provided for protecting the copyright of. レコーダ1のセキュリティブロック3は、複数のマスターキーと機器毎にユニークなストレージキーを持つ。 Of the recorder 1 security block 3 has a unique storage key for each of a plurality of master keys and a device. さらに、乱数発生回路を持ち、セキュリティブロック52を内蔵するメモリカード40が装着された時に、装着されたものが真正なものであるかを確認する認証を行い、正しく認証できれば、セッションキーを共有することができる。 In addition, have a random number generator circuit, when the memory card 40 having a built-in security block 52 is mounted, which is mounted performs the authentication to see what is authentic, if properly authenticated, share the session key be able to.

【0025】セキュリティブロック3からの暗号化されたオーディオデータがCPU2に供給される。 The encrypted audio data from security block 3 is supplied to the CPU 2. CPU2 CPU2
は、着脱機構(図示しない)に装着されたメモリカード40とメモリインタフェース11を介しての通信を行い、暗号化されたデータをメモリカード40のフラッシュメモリ42に書き込む。 Communicates via the memory card 40 and the memory interface 11 mounted in the detachable mechanism (not shown), and writes the encrypted data to the flash memory 42 of memory card 40. メモリインタフェース11によって、CPU2とメモリカード40との間では、シリアル通信がなされる。 The memory interface 11, between the CPU2 and memory card 40, serial communication is performed.

【0026】CPU2およびメモリインタフェース11 [0026] CPU2 and the memory interface 11
によってメモリカード40から読み出した暗号化されたオーディオデータは、セキュリティブロック3によって復号化され、オーディオエンコーダ/デコーダ7によって復号化処理を受ける。 Audio data encrypted read from the memory card 40 by is decoded by the security block 3, subjected to decoding processing by the audio encoder / decoder 7. オーディオエンコーダ/デコーダ7の出力がオーディオインターフェース6を介してD D output of the audio encoder / decoder 7 via the audio interface 6
/A変換器12に供給され、アナログオーディオ出力1 It is supplied to the / A converter 12, analog audio output 1
3へ変換される。 It is converted to 3. また、オーディオエンコーダ/デコーダ7からのオーディオデータ、並びにセキュリティブロック3からの復号化データがインターフェース6を介してディジタル出力14および15として出力される。 The audio data from the audio encoder / decoder 7, and decoded data from security block 3 is outputted as digital output 14 and 15 through the interface 6.

【0027】図2は、メモリカード40の構成を示す。 [0027] FIG. 2 shows a configuration of the memory card 40.
メモリカード40は、コントロールブロック41とフラッシュメモリ42が1チップICとして構成されたものである。 Memory card 40 is to control block 41 and flash memory 42 is configured as a one-chip IC. レコーダ1のCPU2とメモリカード40との間の双方向シリアルインタフェース(メモリインタフェース11)は、10本の線からなる。 Bidirectional serial interface between the CPU2 and memory card 40 of the recorder 1 (memory interface 11) consists of 10 lines. 主要な4本の線は、データ伝送時にクロックを伝送するためのクロック線SCKと、ステータスを伝送するためのステータス線SBSと、データを伝送するデータ線DIO、インターラプト線INTとである。 Four major lines are a clock line SCK for transmitting a clock upon data transmission, a status line SBS for transmitting status, data line DIO for transmitting data, and interrupt line INT. その他に電源供給用線として、2本のGND線および2本のVCC線が設けられる。 Other as power supply lines, two GND lines and two VCC lines are provided. 2本の線Reservは、未定義の線である。 Two lines Reserv are undefined lines.

【0028】クロック線SCKは、データに同期したクロックを伝送するための線である。 The clock line SCK is the line for transmitting the clock synchronized with the data. ステータス線SBS Status line SBS
は、メモリカード40のステータスを表す信号を伝送するための線である。 Is a line for transmitting a signal indicative of the status of the memory card 40. データ線DIOは、コマンドおよび暗号化されたオーディオデータを入出力するための線である。 Data line DIO is a line for inputting and outputting a command and encrypted audio data. インターラプト線INTは、メモリカード40からレコーダ1のCPU2に対しての割り込みを要求するインターラプト信号を伝送する線である。 Interrupt line INT is a line for transmitting an interrupt signal for requesting an interrupt from the memory card 40 with respect to CPU2 of the recorder 1. メモリカード40を装着した時にインターラプト信号が発生する。 Interrupt signal is generated when equipped with a memory card 40. 但し、この一実施形態では、かかるインターラプト信号をデータ線DIOを介して伝送するようにしているので、 However, in this embodiment, since the such interrupt signals to be transmitted over the data line DIO,
インターラプト線INTを接地し、使用していない。 Grounded an interrupt line INT, do not use.

【0029】コントロールブロック41のシリアル/パラレル変換・パラレル/シリアル変換・インタフェースブロック(S/P,P/S,IFブロックと略す)43 The control block 41 serial / parallel conversion and parallel / serial conversion interface block (S / P, P / S, abbreviated as IF block) 43
は、上述した複数の線を介して接続されたレコーダ1のメモリインタフェース11とコントロールブロック41 The memory interface 11 of the recorder 1 connected via a plurality of lines described above and the control block 41
とのインタフェースである。 It is an interface with. S/P,P/S,IFブロック43は、レコーダ1から受け取ったシリアルデータをパラレルデータに変換し、コントロールブロック41 S / P, P / S, IF block 43 converts serial data received from recorder 1 into parallel data, the control block 41
に取り込み、コントロールブロック41からのパラレルデータをシリアルデータに変換してレコーダ1に送る。 The uptake and sends it to the recorder 1 converts parallel data from the control block 41 into serial data.
また、S/P,P/S,IFブロック43は、データ線DIOを介して伝送されるコマンドおよびデータを受け取った時に、フラッシュメモリ42に対する通常のアクセスのためのコマンドおよびデータと、暗号化に必要なコマンドおよびデータとを分離する。 Also, S / P, P / S, IF block 43, when it receives a command and data are transmitted over the data line DIO, a command and data for ordinary access to the flash memory 42, the encryption separating the necessary commands and data.

【0030】つまり、データ線DIOを介して伝送されるフォーマットでは、最初にコマンドが伝送され、その後にデータが伝送される。 [0030] That is, in the format transmitted over the data line DIO, the first command is transmitted, then the data is transmitted. S/P,P/S,IFブロック43は、コマンドのコードを見て、通常のアクセスに必要なコマンドおよびデータか、暗号化に必要なコマンドおよびデータかを判別する。 S / P, P / S, IF block 43, look at the code of the command, a or commands and data necessary for normal access to determine whether the command and data necessary for encryption. この判別結果に従って、 In accordance with this determination result,
通常のアクセスに必要なコマンドをコマンドレジスタ4 Command register the necessary commands to the normal access 4
4に格納し、データをページバッファ45およびライトレジスタ46に格納する。 Stored in 4 stores data in the page buffer 45 and write register 46. ライトレジスタ46と関連してエラー訂正符号化回路47が設けられている。 Error correction encoding circuit 47 in connection with the write register 46 are provided. ページバッファ45に一時的に蓄えられたデータに対して、エラー訂正符号化回路47がエラー訂正符号の冗長コードを生成する。 Against temporarily stored is data in the page buffer 45, the error correction encoding circuit 47 generates a redundant code of an error correction code.

【0031】コマンドレジスタ44、ページバッファ4 [0031] The command register 44, page buffer 4
5、ライトレジスタ46およびエラー訂正符号化回路4 5, the write register 46, and error correction encoding circuit 4
7の出力データがフラッシュメモリインタフェースおよびシーケンサ(メモリI/F,シーケンサと略す)51 7 output data of the flash memory interface and sequencer (a memory I / F, abbreviated as PLC) 51
に供給される。 It is supplied to. メモリIF,シーケンサ51は、コントロールブロック41とフラッシュメモリ42とのインタフェースであり、両者の間のデータのやり取りを制御する。 Memory IF, the sequencer 51 is an interface between the control block 41 and flash memory 42, controls the exchange of data between them. メモリIF,シーケンサ51を介してデータがフラッシュメモリ42に書き込まれる。 Memory IF, data via the sequencer 51 is written into the flash memory 42.

【0032】フラッシュメモリ42から読み出されたデータがメモリIF,シーケンサ51を介してページバッファ45、リードレジスタ48、エラー訂正回路49に供給される。 The page buffer 45 the data read from the flash memory 42 through the memory IF, sequencer 51, read register 48, it is supplied to the error correction circuit 49. ページバッファ45に記憶されたデータがエラー訂正回路49によってエラー訂正がなされる。 The data stored in the page buffer 45 is error correction is performed by the error correction circuit 49. エラー訂正がされたページバッファ45の出力およびリードレジスタ48の出力がS/P,P/S,IFブロック43に供給され、上述したシリアルインタフェースを介してレコーダ1のCPU2に供給される。 The output of the output and the read register 48 of the page buffer 45 with the error correction has been S / P, P / S, is supplied to the IF block 43 is supplied to the CPU2 of the recorder 1 through the serial interface as described above.

【0033】著作権保護のために、レコーダ1のセキュリティIC40とメモリカード40のセキュリティブロック52とによって、フラッシュメモリ42に書き込まれるコンテンツ(ATRAC3により圧縮されたオーディオデータ、以下ATRAC3データと表記する)は、 [0033] For copyright protection by the security block 52 of the security IC40 and the memory card 40 of the recorder 1, (audio data compressed by ATRAC3, hereinafter referred to as ATRAC3 data) content to be written to the flash memory 42 ,
暗号化される。 It is encrypted. セキュリティブロック52は、バッファメモリ53、DESの暗号化回路54、不揮発性メモリ55等を有する。 Security block 52 has a buffer memory 53, DES encryption circuit 54, nonvolatile memory 55 or the like.

【0034】なお、50は、メモリカード40のバージョン情報、各種の属性情報等が格納されているコンフィグレーションROMである。 [0034] Incidentally, 50 is a configuration ROM version information of the memory card 40, various kinds of attribute information are stored. また、メモリカード40には、ユーザが必要に応じて操作可能な誤消去防止用のスイッチ60が備えられている。 In the memory card 40, the switch 60 for operable erroneous erasure preventing users as needed are provided. このスイッチ60が消去禁止の接続状態にある場合には、フラッシュメモリ42 If this switch 60 is in the connected state of the erase prohibition, a flash memory 42
を消去することを指示するコマンドがレコーダ1側から送られてきても、フラッシュメモリ42の消去が禁止される。 It is sent from the recorder 1 side command for instructing erasing, erasing the flash memory 42 is prohibited. さらに、61は、メモリカード40の処理のタイミング基準となるクロックを発生する発振器である。 Further, 61 is an oscillator for generating a clock serving as a timing reference for processing of the memory card 40.

【0035】メモリカード40のセキュリティブロック52は、複数の認証キーとメモリカード毎にユニークなストレージキーを持つ。 The security block 52 of memory card 40 has a unique storage key for each of a plurality of authentication keys and a memory card. 不揮発性メモリ55は、暗号化に必要なキーを格納するもので、外部からは見えない。 Nonvolatile memory 55 is for storing the keys needed for encryption, not visible from the outside.
例えばストレージキーが不揮発性メモリ55に格納される。 For example the storage key is stored in the nonvolatile memory 55. さらに、乱数発生回路を持ち、専用(ある決められたデータフォーマット等の使用が同じシステム内の意味)レコーダ1と正しく認証ができ、セッションキーを共有できる。 Furthermore, having a random number generator, it is only (a sense of use of such determined data format in the same system) recorder 1 and properly authenticated, can share a session key. ATRAC3データを暗号化するためのコンテンツキーは、セッションキーで暗号化されてレコーダ1とメモリカード40との間で伝送される。 Content key for encrypting ATRAC3 data is encrypted with the session key is transmitted between the recorder 1 and the memory card 40. メモリカード40のセキュリティブロック52と同様に、レコーダ1のセキュリティブロック3もセット固有のストレージキーを有する。 Similar to the security block 52 of memory card 40, security block 3 of recorder 1 also has a set unique storage key. 暗号化されたコンテンツを移動する時に、ストレージキーを使用してコンテンツキーが掛け直される。 When moving the encrypted content, the content key is re over using the storage key.

【0036】図3は、暗号化機能を有しない(すなわち、セキュリティ非対応)メモリカード40'を示す。 [0036] FIG. 3 does not have an encryption function (i.e., non-security) shows a memory card 40 '.
図2に示し、上述したメモリカード40と比較すると、 In Figure 2 shows, when compared with the memory card 40 described above,
S/P,P/S,IFブロック43に対して、セキュリティブロック52が接続されていない。 S / P, P / S, for the IF block 43, security block 52 is not connected. その他の構成に関して、メモリカード40と40'とは同一である。 For other configurations, the memory card 40 and 40 'are identical. また、形状、サイズもメモリカード40と40'とが同一とされている。 The shape, size also memory card 40 and 40 'and are the same. 図1に示すレコーダ1は、セキュリティ対応のものであるので、メモリカードとの相互認証、キーの通信等を行う。 Recorder 1 shown in FIG. 1, since those security corresponding, mutual authentication with the memory card, communication, etc. key performed. 若し、セキュリティに対応していない図3に示すメモリカード40'を装着すると、レコーダ1は、メモリカード40'がセキュリティ非対応のもので、メモリカード40'を使用できないものと決定する。 Wakashi, 'when mounting the recorder 1, the memory card 40' memory card 40 shown in FIG. 3 that is not compatible with security intended non-security is determined as not available memory card 40 '.

【0037】レコーダ1がメモリカードの種類を決定する方法としては、幾つかのものを利用できる。 [0037] As a method of recorder 1 is to determine the type of memory card, it can be used a number of things. 一つの方法では、メモリカードを装着した時に、認証を行うために、キーを伝送する時に、メモリカード40'からは、 In one method, when mounting the memory card, in order to perform authentication, when transmitting key, from the memory card 40 ',
正規の応答を受信できず、レコーダ1においてタイムアウトの決定がされ、その結果、メモリカードがセキュリティ非対応のものと決定できる。 Not receive regular response, determination of the time-out in the recorder 1 is, as a result, the memory card can be determined as the non-security. 他の方法では、メモリカードを装着した時に、最初にレコーダ1に読み込まれるメモリカードの領域(ブート領域)中に、セキュリティ対応/非対応の識別情報を記録しておき、この識別情報に基づいてレコーダ1がメモリカードの種類を決定することができる。 In other methods, when equipped with a memory card, in the region of the first memory card that is loaded into the recorder 1 (boot area) Record the identity of the security supported / not supported, based on the identification information recorder 1 can determine the type of memory card.

【0038】また、図1に示すレコーダ1に限らず、セキュリティ非対応のメモリカード40'を使用するようにした機器も存在する。 Further, not limited to the recorder 1 shown in FIG. 1, there equipment to use a non-security of the memory card 40 '. 例えばCCDカメラで撮影した画像をメモリカードに記録し、メモリカードから撮影画像を再生する機能を有する、ディジタルハンディムービーは、メモリカード40'を使用できる。 For example, records an image captured by the CCD camera into a memory card, has a function of reproducing the captured image from the memory card, a digital handy movie, can use the memory card 40 '. かかるディジタルハンディムービーは、セキュリティ対応のメモリカード40を使用できないのが普通である。 Such a digital handy movie, it is usually not possible to use the memory card 40 of the security response. 後述するように、この発明の一実施形態では、メモリカード40の互換性を高めるために、セキュリティ非対応のディジタルハンディムービーのようなセットがメモリカード40を使用した記録および再生ができるように、メモリカード40が構成されている。 As described below, in one embodiment of the present invention, in order to enhance the compatibility of memory card 40, as set, such as a digital handy movie non-security can record and reproduce using memory card 40, memory card 40 is configured. すなわち、上述したように、S That is, as described above, S
/P,P/S,IFブロック43は、フラッシュメモリ42に対して書き込み/読み出し用のコマンドおよびデータと、セキュリティブロックに必要なコマンドおよびデータとを分離する機能を有している。 / P, P / S, IF block 43 includes a command and data for writing / reading the flash memory 42, a function of separating the command and data necessary for the security block.

【0039】上述したこの発明の一実施形態についてさらに詳細に説明する。 [0039] will be described in more detail one embodiment of the invention described above. 図4は、メモリカードを記憶媒体とするコンピュータシステムのファイルシステム処理階層を示す。 Figure 4 shows a file system processing hierarchy of a computer system for a memory card and the storage medium. ファイルシステム処理階層としては、アプリケーション処理層が最上位であり、その下に、ファイル管理処理層、論理アドレス管理層、物理アドレス管理層、フラッシュメモリアクセスが順次おかれる。 The file system processing hierarchy, an application processing layer is the highest, the underlying, file management process layer, a logical address management layer, a physical address management layer, a flash memory access are sequentially placed. この階層構造において、ファイル管理処理層がFATファイルシステムである。 In this hierarchical structure, the file management processing layer is a FAT file system. 物理アドレスは、フラッシュメモリの各ブロックに対して付されたもので、ブロックと物理アドレスの対応関係は、不変である。 Physical address has been assigned to each block of the flash memory, correspondence between the blocks and the physical addresses is unchanged. 論理アドレスは、ファイル管理処理層が論理的に扱うアドレスである。 Logical addresses, the file management process layer is the address being handled logically.

【0040】図5は、メモリカード40におけるフラッシュメモリ42のデータの物理的構成の一例を示す。 [0040] Figure 5 shows an example of a physical configuration of data in the flash memory 42 in the memory card 40. フラッシュメモリ42は、セグメントと称されるデータ単位が所定数のブロック(固定長)へ分割され、1ブロックが所定数のページ(固定長)へ分割される。 Flash memory 42, the segment called data unit is divided into a predetermined number of blocks (fixed length), one block is divided into a predetermined number of pages (fixed length). フラッシュメモリ42では、ブロック単位で消去が一括して行われ、書き込みと読み出しは、ページ単位で一括して行われる。 In flash memory 42, erase in blocks is performed collectively, the writing and reading is performed collectively in units of pages. 各ブロックおよび各ページは、それぞれ同一のサイズとされ、1ブロックがページ0からページmで構成される。 Each block and each page are respectively the same size, and page m 1 block from the page 0. 1ブロックは、例えば8KB(Kバイト)バイトまたは16KBの容量とされ、1ページが512Bの容量とされる。 1 block is, for example, the capacity of 8 KB (K bytes) bytes or 16KB, 1 page is the capacity of 512B. フラッシュメモリ42全体では、1ブロック=8KBの場合で、4MB(512ブロック)、8 In flash memory 42 in whole, 1 block = for 8 KB, 4MB (512 blocks), 8
MB(1024ブロック)とされ、1ブロック=16K It is a MB (1024 blocks), one block = 16K
Bの場合で、16MB(1024ブロック)、32MB In the case of B, 16MB (1024 block), 32MB
(2048ブロック)、64MB(4096ブロック) (2048 block), 64MB (4096 block)
の容量とされる。 It is of capacity.

【0041】1ページは、512バイトのデータ部と1 [0041] 1 page, and a data portion of 512 bytes 1
6バイトの冗長部とからなる。 Consisting of 6 bytes of the redundant part. 冗長部の先頭の3バイトは、データの更新に応じて書き換えられるオーバーライト部分とされる。 3 bytes of the redundant portion is an overwrite portion that is rewritten in accordance with data of the update. 3バイトの各バイトに、先頭から順にブロックステータス、ページステータス、更新ステータスが記録される。 To 3 bytes each byte of, from the beginning in order block status, page status, update status is recorded. 冗長部の残りの13バイトの内容は、 The contents of the remaining 13 bytes of the redundant part,
原則的にデータ部の内容に応じて固定とされる。 Principle are fixed according to the contents of the data portion. 13バイトは、管理フラグ(1バイト)、論理アドレス(2バイト)、フォーマットリザーブの領域(5バイト)、分散情報ECC(2バイト)およびデータECC(3バイト)からなる。 13 bytes, management flag (1 byte), a logical address (2 bytes), a format reserve area (5 bytes), a dispersion information ECC (2 bytes), and data ECC (3 bytes). 分散情報ECCは、管理フラグ、論理アドレス、フォーマットリザーブに対する誤り訂正用の冗長データであり、データECCは、512バイトのデータに対する誤り訂正用の冗長データである。 Distributed information ECC is management flag, the logical address is redundant data for error correction for the format reserve data ECC is redundant data for error correction for 512-byte data.

【0042】管理フラグとして、システムフラグ(その値が1:ユーザブロック、0:ブートブロック)、変換テーブルフラグ(1:無効、0:テーブルブロック)、 [0042] As the management flag, a system flag (the value is 1: user block, 0: boot block), a conversion table flag (1: invalid, 0: table block),
コピー禁止指定(1:OK、0:NG)、アクセス許可(1:free、0:リードプロテクト)の各フラグが記録される。 Copy prohibited specification (1: OK, 0: NG), permissions (1: free, 0: read protect) each flag is recorded.

【0043】先頭の二つのブロック0およびブロック1 The top of the two block 0 and block 1
がブートブロックである。 There is a boot block. ブロック1は、ブロック0と同一のデータが書かれるバックアップ用である。 Block 1 is a backup of the same data as block 0 are written. ブートブロックは、カード内の有効なブロックの先頭ブロックであり、メモリカードを機器に装填した時に最初にアクセスされるブロックである。 Boot block is the first block of valid blocks in the card, a block that is accessed first when loaded with the memory card to the device. 残りのブロックがユーザブロックである。 The remaining blocks are user blocks. ブートブロックの先頭のページ0にヘッダ、システムエントリ、ブート&アトリビュート情報が格納される。 Header to the top of the page 0 of the boot block, the system entry, boot and attribute information is stored. ページ1に使用禁止ブロックデータが格納される。 Disabled block data is stored in page 1. ページ2にCIS(Card Information Structur On page 2 CIS (Card Information Structur
e)/IDI(Identify Drive Information)が格納される。 e) / IDI (Identify Drive Information) is stored.

【0044】図6は、ブートブロックのフォーマットを示す。 [0044] FIG. 6 shows the format of the boot block. ブートブロックのヘッダ(368バイト)には、 In the header of the boot block (368 bytes),
ブートブロックID、フォーマットバージョン、ブートブロック内の有効なエントリ数が記録される。 Boot block ID, format version, the number of valid entries in the boot block is recorded. システムエントリ(48バイト)には、使用禁止ブロックデータの開始位置、そのデータサイズ、データ種別、CIS/ The system entry (48 bytes), the start position of prohibited block data, the data size thereof, the data type, CIS /
IDIのデータ開始位置、そのデータサイズ、データ種別が記録される。 Data start position of IDI, the data size thereof, the data type is recorded.

【0045】図7は、ブート&アトリビュート情報(9 [0045] FIG. 7, boot and attribute information (9
68バイト)を詳細に示す。 68 bytes) is shown in detail. ブート&アトリビュート情報には、メモリカードのクラス、タイプ(読み出し専用、リードおよびライト可能、両タイプのハイブリッド等)、ブロックサイズ、ブロック数、総ブロック数、セキュリティ対応か否か、カードの製造に関連したデータ(製造年月日等)等が記録される。 Boot and the attribute information, the memory card class, type (read-only, can be read and write, both types of hybrid, etc.), block size, number of blocks, the total number of blocks, whether or not security-aware, related to the production of the card data (date of manufacture, etc.) and the like are recorded. セットは、このセキュリティ対応か否かの識別情報(1バイト)によって、 Set by the security response whether identification information (1 byte),
装着されたメモリカードがセキュリティ対応か否かを決定できる。 The loaded memory card can determine whether or not security-aware. 図7において、(*1)が付された情報は、 7, (* 1) is attached information,
セット側が読み出して装着時に確認する項目であり、 Set side is read out is an item to be checked at the time of mounting,
(*2)が付された情報は、製造および品質管理上の情報を設定する項目である。 (* 2) is attached information is an item for setting the information on the manufacturing and quality control.

【0046】フラッシュメモリは、データの書き換えを行うことにより絶縁膜の劣化を生じ、書き換え回数が制限される。 [0046] Flash memory, by rewriting data resulting deterioration of the insulating film, the number of times of rewriting is limited. 従って、ある同一の記憶領域(ブロック)に対して繰り返し集中的にアクセスがなされることを防止する必要がある。 Therefore, it is necessary to prevent repetitive centralized access to a certain same memory area (block) is made. 従って、ある物理アドレスに格納されているある論理アドレスのデータを書き換える場合、フラッシュメモリのファイルシステムでは、同一のブロックに対して更新したデータを再度書き込むことはせずに、未使用のブロックに対して更新したデータを書き込むようになされる。 Therefore, when rewriting the data of a certain logical address stored in a certain physical address, in flash memory file system, without the writing of data updated for the same block again, to block unused It is made to write the updated data Te. その結果、データ更新前における論理アドレスと物理アドレスの対応関係が更新後では、変化する。 As a result, correspondence between the logical addresses and physical addresses before the data updating in the updated changes. このような処理(スワップ処理と称する)を行うことで、同一のブロックに対して繰り返して集中的にアクセスがされることが防止され、フラッシュメモリの寿命を延ばすことが可能となる。 By performing such processing (referred to as a swapping process) is prevented from being intensively accessed repeatedly for the same block, it is possible to extend the life of the flash memory.

【0047】論理アドレスは、一旦ブロックに対して書き込まれたデータに付随するので、更新前のデータと更新後のデータの書き込まれるブロックが移動しても、F The logical address is also once so associated with data written to a block, the block to be written with data and an updated data before moving, F
ATからは、同一のアドレスが見えることになり、以降のアクセスを適正に行うことができる。 From the AT, the same address will be is visible, it is possible to properly execute the subsequent access. スワップ処理により論理アドレスと物理アドレスとの対応関係が変化するので、両者の対応を示す論理−物理アドレス変換テーブルが必要となる。 Since the swapping is the relationship between the logical address and the physical address changes, the logic indicates their correspondence - physical address conversion table is required. このテーブルを参照することによって、FATが指定した論理アドレスに対応する物理アドレスが特定され、特定された物理アドレスが示すブロックに対するアクセスが可能となる。 By referring to this table, the specified physical address corresponding to the logical address FAT is specified, it is possible to access to the block indicated by the identified physical address.

【0048】論理−物理アドレス変換テーブルは、CP The logical - physical address conversion table, CP
U2によってメモリ上に格納される。 U2 is stored in the memory by. 若し、RAM容量が少ない時は、フラッシュメモリ中に格納することができる。 Wakashi When RAM capacity is small, can be stored in the flash memory. このテーブルは、概略的には、昇順に並べた論理アドレス(2バイト)に物理アドレス(2バイト)をそれぞれ対応させたテーブルである。 This table is schematically is a table showing the correspondence respectively to the logical addresses (2 bytes) Physical Address (2 bytes) arranged in ascending order. フラッシュメモリの最大容量を128MB(8192ブロック)としているので、2バイトによって8192のアドレスを表すことができる。 Since the maximum capacity of the flash memory is set to 128MB (8192 blocks), it can represent the address of 8192 by 2 bytes. また、論理−物理アドレス変換テーブルは、 The logical - physical address conversion table,
セグメント毎に管理され、そのサイズは、フラッシュメモリの容量に応じて大きくなる。 Is managed for each segment, the size of which increases in accordance with the capacity of the flash memory. 例えばフラッシュメモリの容量が8MB(2セグメント)の場合では、2個のセグメントのそれぞれに対して2ページが論理−物理アドレス変換テーブル用に使用される。 For example the capacity of the flash memory in the case of 8MB (2 segments), 2 pages for each of the two segments are logical - used for physical address conversion table. 論理−物理アドレス変換テーブルを、フラッシュメモリ中に格納する時には、上述した各ページの冗長部における管理フラグの所定の1ビットによって、当該ブロックが論理−物理アドレス変換テーブルが格納されているブロックか否かが指示される。 Logical - physical address conversion table, when storing in the flash memory, a predetermined one bit of the management flag in the redundant portion of each mentioned above pages, the block is a logical - whether block physical address conversion table is stored or it is indicated.

【0049】上述したメモリカードは、ディスク状記録媒体と同様にパーソナルコンピュータのFATファイルシステムによって使用可能なものである。 The memory card described above, those usable as with the disc-shaped recording medium by the FAT file system of a personal computer. 図5には示されてないが、フラッシュメモリ上にIPL領域、FAT Although not shown in FIG. 5 but, IPL area on the flash memory, FAT
領域およびルート・ディレクトリ領域が設けられる。 Region and the root directory area is provided. I
PL領域には、最初にレコーダのメモリにロードすべきプログラムが書かれているアドレス、並びにメモリの各種情報が書かれている。 The PL region, the address first program to be loaded into the memory of the recorder is written, and various information in the memory is written. FAT領域には、ブロック(クラスタ)の関連事項が書かれている。 The FAT area related matters blocks (clusters) are written. FATには、未使用のブロック、次のブロック番号、不良ブロック、最後のブロックをそれぞれ示す値が規定される。 The FAT, unused blocks, next block number, bad blocks, a value indicating the last block, respectively is defined. さらに、ルートディレクトリ領域には、ディレクトリエントリ(ファイル属性、更新年月日、開始クラスタ、ファイルサイズ等)が書かれている。 In addition, the root directory area, the directory entry (file attribute, update date, start cluster, file size, etc.) are written.

【0050】さらに、この一実施形態では、上述したメモリカード40のフォーマットで規定されるファイル管理システムとは別個に、音楽用ファイルに対して、ファイル管理情報(トラック情報管理ファイル)を規定している。 [0050] Further, in this embodiment, separately from the file management system defined in the format of memory card 40 described above, the music file, and define a file management information (a track information management file) there. トラック情報管理ファイルは、メモリカード40 Track information management file, memory card 40
のユーザブロックを利用してフラッシュメモリ42上に記録される。 It is recorded in the flash memory 42 by using the user block. それによって、メモリカード40上のFA Thereby, on the memory card 40 of the FA
Tが壊れても、ファイルの修復を可能とできる。 T is also broken, can allow the file of repair.

【0051】トラック情報管理ファイルは、CPU2により作成される。 The track information management file is created by the CPU2. 例えば最初に電源をオンした時に、メモリカード40が装着されているか否かが判定され、メモリカードが装着されている時には、フラッシュメモリ42のブートブロックがCPU2に読み込まれる。 For example, when first turned on the power, whether or not the memory card 40 is mounted is determined, when the memory card is attached, the boot block of the flash memory 42 is read into the CPU 2. ブートブロック中の識別情報によって、装着したメモリカードがセキュリティ対応か、非対応かが決定される。 The identification information in the boot block, the memory card inserted Do security countermeasures, non-compliant or not is determined. セキュリティ対応であると決定されると、認証動作がなされる。 When determined to be security-aware, the authentication operation is performed. その他のメモリカード40から読み込まれたデータは、CPU2が管理するメモリ(図示せず)に格納される。 Data read from the other memory card 40 is stored in a memory (not shown) that CPU2 is managed. ユーザが購入して初めて使用するメモリカードでも、出荷時にフラッシュメモリ42には、FATや、ルートディレクトリの書き込みがなされている。 Be a memory card to be used for the first time to buy the user, in the flash memory 42 at the time of shipment, FAT and, writing in the root directory have been made. トラック情報管理ファイルは、録音がなされると、作成される。 Track information management file, when the recording is made, it will be created.
認証が成立すると、レコーダ1によって、暗号化されたATRAC3データファイルが記録/再生される。 When authentication is established, the recorder 1, the encrypted ATRAC3 data file is recorded / reproduced.

【0052】記録時には、操作ボタン4で録音ボタンを押すことによって発生した録音指令がCPU2に与えられる。 [0052] At the time of recording, the recording command generated by pressing the record button in the operation button 4 is given to the CPU2. そして、入力したオーディオデータがエンコーダ/デコーダ7によって圧縮され、エンコーダ/デコーダ7からのATRAC3データがセキュリティブロック3 Then, the input audio data is compressed by the encoder / decoder 7, ATRAC3 data security block 3 from the encoder / decoder 7
により暗号化される。 It is encrypted by. CPU2が暗号化されたATRA CPU2 is encrypted ATRA
C3データをメモリカード40のフラッシュメモリ42 C3 flash memory 42 of the data memory card 40
に記録する。 It is recorded in the. この記録後にFATおよびトラック情報管理ファイルが更新される。 The FAT and the track information management file are updated after the recording. ファイルの更新の度、具体的には、オーディオデータの記録を開始し、記録を終了する度に、CPU2が制御するメモリ(図示せず)上でF Time updating the file, specifically, to start recording the audio data, each time to end the recording, F in the memory (not shown) for controlling the CPU2
ATおよびトラック情報管理ファイルが書き換えられる。 AT and track information management file is rewritten. そして、メモリカード40を外す時に、またはパワーをオフする時に、メモリからメモリカード40のフラッシュメモリ42上に最終的なFATおよびトラック情報管理ファイルが格納される。 Then, when removing the memory card 40, or when turning off the power, the final FAT and the track information management file from the memory on the flash memory 42 of memory card 40 is stored. この場合、オーディオデータの記録を開始し、記録を終了する度に、フラッシュメモリ42上のFATおよびトラック情報管理ファイルを書き換えても良い。 In this case, to start recording the audio data, each time to end the recording, may be rewritten FAT and track information management file in the flash memory 42. 編集を行った場合も、トラック情報管理ファイルの内容が更新される。 Even if you were editing, the contents of the track information management file is updated.

【0053】上述したこの発明の一実施形態におけるセキュリティ保護機能についてさらに説明する。 [0053] Further described security protecting function according to an embodiment of the invention described above. 最初に図8を参照してコンテンツにおけるキーの関係について説明する。 Referring initially to FIG. 8 will be described key relationships in the content. メモリカード40のフラッシュメモリ42上では、図8Aに示すように、キーエリア101が設けられ、キーエリア101にコンテンツ(暗号化されたオーディオデータのトラック(曲))毎に作成されるコンテンツキーCKがメモリカードに固有のストレージキーK In the flash memory 42 of memory card 40, as shown in Figure 8A, the key area 101 is provided, the content key is generated for each content key area 101 (the track of the encrypted audio data (music)) CK unique storage key K but to the memory card
stmで暗号化されて格納されている。 It is stored in encrypted form with the stm. 暗号化は、DE Encryption, DE
Sと表記され、コンテンツキーCKをストレージキーK It is referred to as S, the content key CK storage key K
stmで暗号化した場合には、DES(Kstm,C If you encrypted with stm is, DES (Kstm, C
K)と表記される。 K) and the notation. この一実施形態では、暗号化した値は、56ビットにエラー検出用のCRC(8ビット)を加えた64ビット長でもって扱われる。 In this embodiment, the encrypted value is treated with a 64-bit length plus CRC (8 bits) for error detection on 56 bit.

【0054】コンテンツのトラック内にパーツデータエリア102が規定され、パーツキーPKがパーツ毎に記録される。 [0054] Parts data area 102 in the track of the content is defined, the part key PK is recorded for each part. パーツは、16Kバイトのブロック103の集合であり、各ブロックには、ブロックシードBK The part is a collection of 16K bytes of block 103, in each block, block seed BK S
EED、イニシャルベクターINVが記録されている。 EED, initial vector INV is recorded.
パーツキーPKは、コンテンツを暗号化するブロックキーBKを作成するために、コンテンツキーCKとペアで使用されるものである。 Parts key PK is, in order to create a block key BK for encrypting the content, which is intended to be used in the content key CK and the pair. すなわち、BK=DES(CK In other words, BK = DES (CK
(+)PK,BK (+) PK, BK SEED)(56ビット+8ビット)である。 A SEED) (56 bits + 8 bits). (+)は、排他的論理和を表す。 (+) Represents an exclusive OR. イニシャルベクターINVは、ブロックの暗号化、復号化の初期値である。 Initial vector INV is encryption block is the initial value of the decoding.

【0055】図8Bは、レコーダ1内におけるコンテンツを示す。 [0055] Figure 8B shows the content in the recorder 1. キーエリア111にコンテンツ毎のコンテンツキーCKが復号化され、レコーダ1に固有のストレージキーKstdで再暗号化されて保持される。 Content key CK for each content to the key area 111 is the decoded and held is re-encrypted with a unique storage key Kstd the recorder 1. すなわち、復号化は、IDES(Kstm,CK)(56ビット+8ビット)と表記され、再暗号化は、DES(Ks That is, the decoding is denoted IDES (Kstm, CK) (56 bits + 8 bits), re-encryption, DES (Ks
td,CK)(56ビット+8ビット)表記される。 td, CK) (56 bits + 8 bits) is denoted. コンテンツを構成するパーツデータエリア112毎にブロックキーBKを作成するためのパーツキーPKが記録される。 Part key PK for creating a block key BK for each part data area 112 making up the content is recorded. パーツを構成するブロック113のそれぞれには、ブロックシードBK Each block 113 that make up the parts, block seed BK SEED、イニシャルベクターINVが記録されている。 SEED, initial vector INV is recorded. メモリカード上と同様に、 As well as on the memory card,
ブロックキーBKは、BK=DES(CK(+)PK, Block key BK is, BK = DES (CK (+) PK,
BK BK SEED)(56ビット+8ビット)である。 A SEED) (56 bits + 8 bits).

【0056】図9は、録音時の暗号化の処理の流れを説明するために、簡略化したブロック図であり、図1と対応する部分には、同一符号を付して示し、暗号化の説明に特に不要な構成は、省略されている。 [0056] Figure 9 is to explain the flow of processing for encryption during recording, a simplified block diagram, the parts corresponding to FIG. 1, denoted by the same reference numerals, encryption particularly unnecessary configuration description is omitted. Sekは、認証成立時にレコーダ1とメモリカード40との間で共有されるセッションキーである。 Sek is a session key shared between recorder 1 and the memory card 40 at the time of authentication is established. また、ディジタルオーディオ入力10のソースとしてCD10'が示されている。 Further, CD 10 'is shown as the source of the digital audio input 10.

【0057】メモリカード40がレコーダ1に装着されると、装着したメモリカードがセキュリティ対応のものかどうかがブート領域中の識別情報によって決定される。 [0057] When the memory card 40 is attached to the recorder 1, a memory card inserted is whether the security response is determined by the identification information in the boot area. セキュリティ対応のものと決定されると、レコーダ1とメモリカード40との間で、相互に正規のものであるかを認証する。 If it is determined that the security response, between the recorder 1 and the memory card 40 to authenticate whether those mutual legitimate.

【0058】図10は、認証時のセット(レコーダ1) [0058] FIG. 10, at the time of authentication set (recorder 1)
およびメモリカード40間の暗号化の処理を示すものである。 And it shows the process of encryption between the memory card 40. 最初のステップS1において、メモリカード40 In a first step S1, the memory card 40
のセキュリティブロック52内の乱数発生器によって乱数Rmを発生し、メモリカード40のシリアル番号ID A random number Rm generated by the random number generator of security block 52 of the serial number ID of memory card 40
と共に送信する。 It is sent with.

【0059】レコーダ1では、ステップS2の処理を行う。 [0059] In the recorder 1 performs the process of step S2. すなわち、RmとIDとを受け取り、IKj=MA In other words, it receives and Rm and ID, IKj = MA
C(MKj,ID)の関係にしたがって、認証キーIK C (MKj, ID) according to the relationship, the authentication key IK
jを生成する。 To generate a j. MKjは、レコーダ1のセキュリティブロック3に記憶されている複数のマスターキーMK 0 MKj a plurality of master key MK stored in the security block 3 of recorder 1 0
MK 31の内で選択された一つのマスターキーである。 Which is one of the master key that is selected within the MK 31. レコーダ1は、乱数Rdを発生し、認証キーでメッセージ認証子MAC A (Message Authentication Code) 、すなわち、MAC(IKj,ID//Rm//Rd)を作成する。 Recorder 1 generates a random number Rd, the authentication key message authenticator MAC A (Message Authentication Code), i.e., to create a MAC (IKj, ID // Rm // Rd). ここで、A//Bは、AとBの連結(nビットのAの後ろにmビットのBを結合して(n+m)ビットとしたもの)を示す。 Here, A // B represents concatenation of A and B (by combining the m-bit behind the A of n bits B (n + m) obtained by the bit). そして、レコーダ1が乱数Sdを発生し、Rd//Sd//MAC A //jをメモリカード40へ送信する。 The recorder 1 generates a random number Sd, and transmits the Rd // Sd // MAC A // j to memory card 40.

【0060】メモリカード40は、ステップS3において、このデータRd//Sd//MAC [0060] The memory card 40 in step S3, the data Rd // Sd // MAC A //jを受け取り、 It receives the A // j,
jからセキュリティブロック52内の認証キーIKjを見つけ、認証キーIKjおよびRd、Rm、IDを用いてMAC Bを計算する。 Locate the authentication key IKj security block 52 from j, calculates a MAC B with the authentication key IKj and Rd, Rm, and ID. 計算したMAC Bが受け取ったMAC Aと同一であれば、メモリカード40は、正しいとしてセット(レコーダ)を認める。 If the calculated MAC B is identical to the MAC A received, memory card 40 recognize a set (recorder) as a right. そして、ステップS4において、メモリカード40は、MAC C =MAC Then, in step S4, the memory card 40, MAC C = MAC
(IKj,Rm//Rd)を作成し、乱数Smを発生する。 (IKj, Rm // Rd) Create and generates a random number Sm. その後、メモリカード40は、Sm//MAC Cをレコーダ1に送信する。 Thereafter, the memory card 40 transmits the Sm // MAC C to recorder 1.

【0061】ステップS5において、レコーダ1は、S [0061] In step S5, recorder 1, S
m//MAC Cを受け取る。 m // receive a MAC C. レコーダ1は、IKj,R Recorder 1, IKj, R
m,Rdを用いてMAC Dを計算する。 m, to calculate the MAC D using Rd. 計算したMAC Calculated MAC
Dが受け取ったMAC Cと同一であれば、レコーダ1 If the same as the MAC C to D is received, the recorder 1
は、正しいとしてメモリカード40を認める(すなわち、認証する)。 May admit memory card 40 as a correct (i.e., authenticate). この段階では、レコーダ1およびメモリカード40の両者が選択した認証キーIKjおよび乱数Sd、Smを有している。 At this stage, the authentication key IKj and the random number Sd both the recorder 1 and the memory card 40 has been selected, and a Sm. そして、レコーダ1は、ステップS6において、MAC(IKj,Rm//Rd)をセッションキーSekと指定する。 The recorder 1, at step S6, to specify the MAC (IKj, Rm // Rd) as the session key Sek. メモリカード40側でも、MAC(IKj,Rm//Rd)をセッションキーSekと指定する。 It is a memory card 40 side, to specify the MAC (IKj, Rm // Rd) as the session key Sek. このように、正しく相互認証がなされると、セッションキーSekをレコーダ1とメモリカード40とが共有する。 Thus, the correct mutual authentication is performed, the session key Sek and the recorder 1 and the memory card 40 to share. セッションキーは、認証が成立する度に生成される。 Session key is generated every time authentication is established.

【0062】図11は、レコーダ1によりオーディオファイルをメモリカード40のフラッシュメモリ42に記録する時のキーの書き込み処理を示す。 [0062] Figure 11 illustrates processing for writing the key when recording the audio file in the flash memory 42 of memory card 40 by the recorder 1. なお、書き込み処理を開始するときには、セッションキーSekの生成処理が終了しており、セッションキーSekをレコーダ1とメモリカード40とが共有している。 Incidentally, when starting the writing process, generating process of a session key Sek and is completed, the session key Sek and the recorder 1 and the memory card 40 share. ステップS1 Step S1
1において、レコーダ1は、コンテンツのトラックデータ毎に乱数を発生し、乱数に応じてたコンテンツキーC In 1, the recorder 1 generates a random number for each track data of the content, content key C which was in accordance with the random number
Kを作成する。 To create a K. 次に、ステップS12において、レコーダ1は、コンテンツキーCKをセッションキーSekで暗号化し、暗号化したDES(Sek,CK)をメモリカード40に送信する。 Next, in step S12, the recorder 1 encrypts the content key CK with the session key Sek, sends encrypted DES (Sek, CK) to memory card 40.

【0063】メモリカード40は、ステップS13において、このデータを受け取り、セッションキーでコンテンツキーCKを復号する。 [0063] The memory card 40 in step S13, receives the data, decodes the contents key CK with the session key. すなわち、IDES(Se In other words, IDES (Se
k,DES(Sek,CK))と復号処理が表記される。 k, DES (Sek, CK)) and the decoding process is marked. 次のステップS14において、メモリカード40 In the next step S14, the memory card 40
は、復号したコンテンツキーCKをメモリカード40のストレージキーKstmで再度、暗号化し、再暗号化したコンテンツキーDES(Kstm,CK)がレコーダ1に送信される。 Is the content key CK decoded again in the storage key Kstm of memory card 40 encrypts the re-encrypted contents key DES (Kstm, CK) is sent to the recorder 1.

【0064】レコーダ1は、ステップS15において、 [0064] recorder 1, in step S15,
再暗号化したコンテンツキーを、パーツデータエリア1 The content key to re-encrypt, parts data area 1
12を管理するキーエリア111に配置させ、再暗号化されたコンテンツキーCKおよびコンテンツがメモリカード40のフラッシュメモリに記録されるようにフォーマット化の処理を行う。 Is disposed in the key area 111 for managing 12 performs processing of formatted to re-encrypted content key CK and the contents are recorded in the flash memory of the memory card 40. コンテンツの暗号化のために、 For encryption of content,
図9に示されるように、コンテンツキーCKとパーツキーPKとの排他的論理和または論理積がとられる。 As shown in FIG. 9, an exclusive OR or logical product of the contents key CK and the part key PK is taken. その結果、テンポラリーキーTMKが得られる。 As a result, the temporary key TMK is obtained. テンポラリーキーTMKは、セキュリティブロック3内にのみ存在し、外部からはアクセス可能ではない。 Temporary key TMK is present only in security block 3, not accessible from outside. 各ブロック11 Each block 11
3の先頭で乱数を発生し、これをブロックシードBK It generates a random number at the beginning of the 3, this block seed BK
SEEDとし、各パーツデータエリア112内に格納される。 And SEED, is stored in each part data area 112. レコーダ1は、テンポラリーキーTMKでブロックシードBK Recorder 1, block seed BK in the temporary key TMK SEEDを暗号化し、ブロックキーBK Encrypts the SEED, block key BK
が得られる。 It is obtained. すなわち、BK=(CK(+)PK,BK In other words, BK = (CK (+) PK, BK
SEED)の関係が得られる。 Relationship of SEED) is obtained. ブロックキーBKもセキュリティブロック3内にのみ存在し、セキュリティブロック3の外部からはアクセス可能ではない。 Also block key BK exist only in security block 3, not accessible from outside of security block 3.

【0065】ステップS16において、レコーダ1は、 [0065] In step S16, the recorder 1,
ブロックキーBKによってパーツデータエリア112内のデータをブロック毎に暗号化し、暗号化されたデータと、キーエリア111内のデータをメモリカード40に送信する。 Encrypting the data in the part data area 112 for each block by the block key BK, and transmits the encrypted data, the data in the key area 111 to memory card 40. メモリカード40は、レコーダ1から受け取った暗号化されたデータおよびキーエリア111内のデータ(ヘッダデータ)をフラッシュメモリ42に記録する(ステップS17)。 Memory card 40 records the data in the encrypted data and the key area 111 received from the recorder 1 (header data) to the flash memory 42 (step S17).

【0066】図12は、レコーダ1がメモリカード40 [0066] FIG. 12, recorder 1 memory card 40
のフラッシュメモリ42に蓄えられているオーディオトラックを再生する時の処理の流れを説明するために、簡略化したブロック図であり、図1と対応する部分には、 In order to explain the flow of processing when reproducing the audio tracks that are stored in the flash memory 42, a simplified block diagram, the parts corresponding to FIG. 1,
同一符号を付して示し、暗号化および復号化の説明に特に不要な構成は、省略されている。 Denoted by the same reference numerals, particularly unnecessary structure to the description of encryption and decryption are omitted. 図13は、図12と同様に、レコーダ1によりオーディオトラックをメモリカード40のフラッシュメモリ42から再生する時の復号化処理を示す。 13, like FIG. 12 shows the decoding process for reproducing the audio track from the flash memory 42 of memory card 40 by the recorder 1. 再生時でも、相互認証が成立することによって、レコーダ1とメモリカード40との間でセッションキーSekが共有される。 At the time of reproduction, by the mutual authentication is established, the session key Sek is shared between recorder 1 and the memory card 40.

【0067】ステップS21において、レコーダ1は、 [0067] In step S21, recorder 1,
メモリカード40からデータ読み出すことによって、ストレージキーKstmで暗号化されたコンテンツキーC By reading data from the memory card 40, the encrypted content key C in the storage key Kstm
Kすなわち、(DES(Kstm,CK))と、暗号化されたコンテンツ(所望のトラックのパーツデータエリア102)を得る。 K i.e., obtain (DES (Kstm, CK)) and, (part data area 102 of the desired track) encrypted content. そして、レコーダ1は、ストレージキーKstmで暗号化されたコンテンツキーCKをメモリカード40に渡す。 Then, the recorder 1 transfers the encrypted content key CK in storage key Kstm to memory card 40.

【0068】ステップS22において、メモリカード4 [0068] In the step S22, the memory card 4
0は、ストレージキーKstmでコンテンツキーCKを復号する(IDES(Kstm,DES(Kstm,C 0 decrypts the contents key CK with the storage key Kstm (IDES (Kstm, DES (Kstm, C
K))。 K)). ステップS23において、メモリカード40 In step S23, the memory card 40
は、復号したコンテンツキーをセッションキーSekで暗号化し、DES(Sek,CK)をレコーダ1に送る。 Encrypts the content key decrypted with the session key Sek, it sends DES and (Sek, CK) to recorder 1.

【0069】レコーダ1は、ステップS24において、 [0069] The recorder 1, at step S24,
セッションキーSekでコンテンツキーを復号する。 It decrypts the content key with the session key Sek. 次のステップS25において、レコーダ1は、復号したコンテンツキーCKと、パーツキーPKと、ブロックシードBK In the next step S25, recorder 1, and the content key CK decoded, and the part key PK, block seed BK SEEDを使用してブロックキーBKを作成する。 To create a block key BK using the SEED. ステップS26では、レコーダ1は、ブロック毎にブロックキーBKによって暗号化されたパーツデータエリア102をそれぞれ復号化する。 At step S26, recorder 1, respectively decode the part data area 102 encrypted by the block key BK for each block. 復号化されたオーディオデータがオーディオエンコーダ/デコーダ7によって復号化される。 The decoded audio data is decoded by the audio encoder / decoder 7.

【0070】この発明の一実施形態におけるレコーダ1 [0070] Recorder 1 in the embodiment of the invention
とメモリカード40との間のシリアンインタフェースについてより詳細に説明する。 And it will be described in more detail Syrian interface between the memory card 40. 図2に示されるように、レコーダ1とメモリカード40との間を結合する10本の線の内で、信号の送受信にとって主要なものは、クロック線SCK、ステータス線SBSおよびデータ線DIO As shown in FIG. 2, among ten lines connecting between the recorder 1 and the memory card 40, the main ones for transmission and reception of signals, a clock line SCK, status line SBS and the data line DIO
である。 It is.

【0071】図14は、メモリカード40からデータを読み出す時のタイミングを示す。 [0071] Figure 14 shows the timing of when data is read from the memory card 40. 状態0(初期状態)以外の状態において、クロック線SCKを介して伝送されるデータと同期したクロックが伝送される。 In the state 0 (initial state) other states, synchronized clock is transmitted with the data transmitted over the clock line SCK. レコーダ1 Recorder 1
とメモリカード40との間で、何等データの送受信がされていない状態では、ステータス線SBSがローレベルとなっている。 And with the memory card 40, in the state of not being transmit and receive what such data, status line SBS is at low level. これが状態0(初期状態)である。 This is the state 0 (initial state). そして、タイミングt31において、レコーダ1がステータス線SBSをハイレベルとし、状態1となる。 Then, at timing t31, recorder 1 is a status line SBS to a high level, a state 1.

【0072】メモリカード40(S/P,P/S,IF [0072] The memory card 40 (S / P, P / S, IF
ブロック43)は、ステータス線SBSがハイレベルに切り替わったことによって、状態0から状態1へ変化したことを検出する。 Block 43), by the status line SBS is switched to a high level, it detects a change from state 0 to state 1. 状態1では、データ線DIOを介してレコーダ1からメモリカード40に対して読み出しコマンドが送信され、メモリカード40が読み出しコマンドを受信する。 In state 1, a read command is sent to the memory card 40 from the recorder 1 through the data line DIO, the memory card 40 receives the read command. この読み出しコマンドは、シリアルインタフェース用のTPC(Serial Protocol Command) と称されるプロトコルコマンドである。 The read command is a protocol command referred to as a serial interface TPC (Serial Protocol Command). 後述するように、プロトコルコマンドによって、通信の内容と後続するデータのデータ長が特定される。 As described later, the protocol command, the data length of data that follows the contents of the communication is identified.

【0073】コマンドの送信が完了したタイミングt32 [0073] timing the transmission of the command has been completed t32
において、ステータス線SBSがハイレベルからローレベルに切り替えられる。 In the status line SBS is switched from the high level to the low level. それによって、状態1から状態2へ遷移する。 Whereby the transition from state 1 to state 2. 状態2では、メモリカード40が受信したコマンドで指示される処理、具体的には、読み出しコマンドで指定されたアドレスのデータをフラッシュメモリ42から読み出す処理を行う。 In state 2, a process of the memory card 40 is instructed by the command received, specifically, a process of reading out the data of the address specified by the read command from the flash memory 42. この処理がなされている間、データ線DIOを介してビジー信号(ハイレベル)がレコーダ1に送信される。 While this process is being performed, a busy signal via the data line DIO (high level) is sent to the recorder 1.

【0074】そして、フラッシュメモリ42からデータの読み出しが完了したタイミングt33において、ビジー信号の出力が停止され、レコーダ1に対してメモリカード40からデータを送出する準備ができたことを示すレディー信号(ローレベル)の出力が開始される。 [0074] Then, at timing t33 ​​the reading of data is completed from the flash memory 42, the output of the busy signal is stopped, ready signal indicating that it is ready to send data from the memory card 40 with respect to the recorder 1 ( the output of the low level) is started.

【0075】レコーダ1は、メモリカード40からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知り、タイミングt34 [0075] The recorder 1, knows that by receiving the ready signal from memory card 40, processing corresponding to the read command is ready, timing t34
において、ステータス線SBSをハイレベルに切り替える。 In switches the status line SBS to a high level. すなわち、状態2から状態3へ遷移する。 In other words, the transition from state 2 to state 3.

【0076】状態3になると、メモリカード40は、状態2においてページバッファ45に読み出したデータをデータ線DIOを介してレコーダ1に対して出力する。 [0076] At state 3, memory card 40 outputs the data read to the page buffer 45 in state 2 to the recorder 1 through the data line DIO.
読み出しデータの転送が完了したタイミングt35において、レコーダ1は、クロック線SCKを介して伝送されていたクロックの供給を停止すると共に、ステータス線をハイレベルからローレベルへ切り替える。 At timing t35 in which the read data transfer is complete, the recorder 1 stops the supply of the clock that has been transmitted over the clock line SCK, switches the status line from a high level to a low level. それによって、状態3から初期状態(状態0)に遷移する。 Thereby transition from the state 3 to the initial state (state 0).

【0077】なお、メモリカード40の内部状態に変化が生じて何らかの割り込み処理を行う必要が発生すると、メモリカード40は、タイミングt36で示すように、状態0において、割り込みを示すインターラプト信号をデータ線DIOを介してレコーダ1に供給する。 [0077] When necessary to perform some interruption process changes the internal state of the memory card 40 is caused to generate, memory card 40, as shown by the timing t36, in the state 0, an interrupt signal indicating the interruption data supplied to the recorder 1 via the line DIO. レコーダ1は、状態0でメモリカード40からデータ線D Recorder 1, the data in the state 0 from the memory card 40 lines D
IOを介して信号が供給された場合、その信号がインターラプト信号であることを認識できるように設定されている。 If the signal through the IO is supplied, it is set to recognize that the signal is an interrupt signal. レコーダ1がインターラプト信号を受け取ると、 When the recorder 1 receives the interrupt signal,
そのインターラプト信号に基づいて必要な処理を行う。 It performs necessary processing based on the interrupt signal.

【0078】図15は、メモリカード40のフラッシュメモリ42に対してデータを書き込む時のタイミングチャートである。 [0078] Figure 15 is a timing chart for writing data to the flash memory 42 of memory card 40. 初期状態(状態0)では、クロックSC In the initial state (state 0), the clock SC
Kの伝送がされない。 K transmission of which it is not. タイミングt41において、レコーダ1がステータス線SBSをローレベルからハイレベルに切り替える。 At timing t41, recorder 1 switches the status line SBS from the low level to the high level. それによって、データ線DIOを介して書き込みコマンドが伝送される状態1に遷移する。 Thereby, a write command via the data line DIO is a transition to state 1 is transmitted. メモリカード40は、状態1において、コマンドを取得するように準備する。 Memory card 40 is in the state 1, is prepared to obtain a command. タイミングt41からコマンドがデータ線DIOを介してメモリカード40に伝送され、メモリカード40がこの書き込みコマンドを取得する。 Command is transmitted to the memory card 40 through data line DIO from the timing t41, memory card 40 acquires the writing command.

【0079】書き込みコマンドの送信が完了したタイミングt42において、レコーダ1がステータス線SBSをハイレベルからローレベルに切り替える。 [0079] At timing t42 the transmission of the write command is completed, the recorder 1 switches the status line SBS from the high level to the low level. それによって、状態1から状態2へ遷移する。 Whereby the transition from state 1 to state 2. 状態2では、レコーダ1が書き込みデータをデータ線DIOを介してメモリカード40に伝送する。 In state 2, recorder 1 transmits the write data to the memory card 40 through data line DIO. メモリカード40では、受け取った書き込みデータがページバッファ45に蓄えられる。 In the memory card 40, the received write data is stored in the page buffer 45.

【0080】書き込みデータの伝送が終了するタイミングt43において、ステータス線SBSがローレベルからハイレベルへ切り替えられ、状態2から状態3へ遷移する。 [0080] In the timing t43 the transmission of the write data is completed, the status line SBS is switched from the low level to the high level, the transition from state 2 to state 3. 状態3において、メモリカード40は、書き込みデータをフラッシュメモリ42へ書き込む処理を行う。 In state 3, memory card 40 performs a process of writing the write data to the flash memory 42. 状態3において、メモリカード40は、データ線SBSを介してビジー信号(ハイレベル)をレコーダ1に対して送信する。 In state 3, memory card 40 sends a busy signal via the data line SBS (the high level) to the recorder 1. レコーダ1は、書き込みコマンドを送信し、 Recorder 1 transmits the write command,
且つ現在の状態が状態3であることから、メモリカード40から送信される信号がステータス信号であると判断する。 And since the current state is state 3, the signal transmitted from the memory card 40 is determined to be status signal.

【0081】メモリカード40において、書き込みデータの書き込み処理が終了すると、終了したタイミングt [0081] In the memory card 40, the writing process of writing data is completed, end the timing t
44において、ビジー信号の出力を停止し、レディー信号(ローレベル)をレコーダ1に対して送信する。 In 44, it stops outputting the busy signal and sends a ready signal (low level) to the recorder 1. レコーダ1は、レディー信号を受信すると、書き込みコマンドに対応する書き込み処理が完了したものと判断し、クロック信号の送信を止めると共に、タイミングt45においてステータス線SBSをハイレベルからローレベルへ切り替える。 Recorder 1 receives the ready signal, determines that the writing process corresponding to the write command is completed, the stop transmission of the clock signal, switching the status line SBS from the high level at the timing t45 to the low level. それによって、状態3から状態0(初期状態)に戻る。 Thereby, it returns from the state 3 to state 0 (initial state).

【0082】さらに、状態0において、メモリカード4 [0082] In addition, in the state 0, the memory card 4
0からデータ線DIOを介してハイレベルの信号をレコーダ1が受け取った場合には、レコーダ1がこの信号をインターラプト信号と認識する。 0 when a high-level signal through the data line DIO is a recorder 1 received from the recorder 1 recognizes this signal and interrupt signal. そして、レコーダ1 Then, recorder 1
は、受信したインターラプト信号に基づいて必要な処理を行う。 Performs necessary processing based on the received interrupt signal. 例えばメモリカード40をレコーダ1から取り外した時に、メモリカード40がインターラプト信号を発生する。 For example, when removing the memory card 40 from the recorder 1, the memory card 40 generates the interrupt signal.

【0083】上述した読み出し動作、書き込み動作以外においても、状態1において、コマンドが伝送され、その後の状態2において、コマンドに対応するデータが伝送される。 [0083] read operation described above, even in other than the write operation, in the state 1, a command is transmitted, in a subsequent state 2, data corresponding to the command is transmitted. レコーダ1とメモリカード40間のシリアルインタフェースは、上述したものに限定されず、種々のものを使用できる。 Serial interface between the recorder 1 and the memory card 40 is not limited to those described above, it can be used various ones.

【0084】図16は、シリアルインタフェースでデータ線DIOを介して伝送されるプロトコルコマンド(T [0084] Figure 16 is a protocol commands transmitted over the data line DIO serial interface (T
PCコード)の一例である。 It is an example of a PC code). プロトコルコマンドは、1 Protocol command, 1
バイト長であり、その値の16進表記(hを付加して示す)と、0および1の表記が示されている。 A byte length, the hexadecimal notation of the value (indicated by adding h), notation 0 and 1 is shown. また、各コマンドの意味(定義)については、セキュリティ非対応のメモリカード40'(図3参照)に関するものと、セキュリティ対応のメモリカード40(図2参照)に関するものとが示されている。 Further, for the meaning of each command (defined), it is shown as for non-security type memory card 40 '(see FIG. 3), as for the security-compliant memory card 40 (see FIG. 2). また、コマンドが読み出しに関連するものか、書き込みに関連するものかを区別するために、R/Wが示されている。 Also, or not the command associated with the read, in order to distinguish whether related to writing, R / W is shown. さらに、上述したように、コマンドの伝送が状態1でなされ、その後の状態2 Further, as described above, the transmission of commands made at state 1, then the state 2
でデータの伝送がなされるので、コマンドに対応するデータ長(バイト数)も示されている。 In so transmission of data is performed, the data length corresponding to the command (in bytes) is also shown. プロトコルコマンドTPCのそれぞれについて以下に説明する。 Described below for each of the protocol commands TPC.

【0085】TPC=2Dh:メモリカード40および40'に対して共通のコマンド、すなわち、通常のフラッシュメモリに対するアクセス用のコマンド(以下、単にメモリ制御コマンドと称する)であって、ページデータの読み出しのコマンドであり、このコマンドの後に続くデータ長は、1ページ分のデータ長(512バイト+ [0085] TPC = 2Dh: Common to the memory card 40 and 40 'command, i.e., command for access to conventional flash memory (hereinafter, simply referred to as memory control command) A, the page data read It is a command, data length of data preceded by the command, the data length of one page (512 bytes +
2バイト(CRC))である。 It is 2 bytes (CRC)). ページデータは、ページバッファ45から読み出される。 Page data is read from the page buffer 45.

【0086】TPC=D2hは、メモリ制御コマンドであって、ページデータの書き込みのコマンドであり、このコマンドの後に続くデータ長は、1ページ分のデータ長(512バイト+2バイト(CRC))である。 [0086] TPC = D2h is a memory control command is a command of a page data write, data length of data preceded by the command is the data length for one page (512 bytes + 2 bytes (CRC)) . ページデータは、ページバッファ45に書き込まれる。 Page data is written to the page buffer 45.

【0087】TPC=4Bhは、メモリ制御コマンドであって、リードレジスタ48の読み出しコマンドであり、このコマンドの後に続くデータ長は、(31バイト+2バイト(CRC))である。 [0087] TPC = 4Bh is a memory control command, a read command read register 48, data length of data preceded by the command is (31 bytes + 2 bytes (CRC)).

【0088】TPC=B4hは、メモリ制御コマンドであって、ライトレジスタ46の書き込みコマンドであり、このコマンドの後に続くデータ長は、(31バイト+2バイト(CRC))である。 [0088] TPC = B4h is a memory control command, a write command write register 46, data length of data preceded by the command is (31 bytes + 2 bytes (CRC)).

【0089】TPC=78hは、メモリ制御コマンドであって、リードレジスタ48中の1バイトを読み出すためのコマンドであり、このコマンドの後に続くデータ長は、(1バイト+2バイト(CRC))である。 [0089] TPC = 78h is a memory control command is a command for reading one byte in the read register 48, data length of data preceded by the command is (1 byte + 2 bytes (CRC)) .

【0090】TPC=87hは、メモリ制御コマンドであって、コマンドレジスタ44のアクセス範囲を変えるためのコマンドであり、このコマンドの後に続くデータ長は、(4バイト+2バイト(CRC))である。 [0090] TPC = 87h is a memory control command is a command for varying the access range of the command register 44, data length of data preceded by the command is (4 bytes + 2 bytes (CRC)).

【0091】TPC=1Ehは、メモリカード40'において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52内のステータスレジスタのデータの読み出しの命令として規定されているコマンドである。 [0091] TPC = 1Eh is that the undefined code in the memory card 40 ', the memory card 40 is defined as an instruction for reading the data in the status register in the security block 52 of memory card 40 and that is a command. このコマンドの後に続くデータ長は、2バイト+2バイト(CR The data length of data preceded by the command is 2 bytes + 2 bytes (CR
C)である。 It is C). このように、セキュリティブロック52にのみ関係するコマンドをセキュリティ用コマンドと称する。 Thus, it referred to commands related only to the security block 52 and security commands.

【0092】TPC=E1hは、メモリ制御コマンドであって、コマンドレジスタ44にコマンドをセットする命令である。 [0092] TPC = E1h is a memory control command is a command to set the command to the command register 44. このコマンドの後に続くデータは、やはりコマンド(TPCより下位階層のコマンド)であるので、データ長が1バイトにCRCの2バイトを加えた3 Since data preceded by the command is still commands (in the lower hierarchy than TPC), 3 the data length plus 2 bytes of CRC 1 byte
バイトである。 It is a byte.

【0093】TPC=3Chは、メモリカード40'において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52からセキュリティ関係のデータの読み出しの命令として規定されている、セキュリティ用コマンドである。 [0093] TPC = 3Ch is that the undefined code in the memory card 40 ', the memory card 40 is specified from the security block 52 of memory card 40 as an instruction for data security-related reading there is a security for the command. このコマンドの後に続くデータ長は、24バイト+ The data length of data preceded by the command, 24 bytes +
2バイト(CRC)である。 It is 2 bytes (CRC).

【0094】TPC=C3hは、メモリカード40'において未定義のコードであるのに対して、メモリカード40においては、メモリカード40のセキュリティブロック52に対してセキュリティ関係のデータを書き込む命令として規定されている、セキュリティ用コマンドである。 [0094] TPC = C3h is that the undefined code in the memory card 40 ', the memory card 40 is defined as instructions to the security block 52 of memory card 40 writes the data security-related and that is the security for the command. このコマンドの後に続くデータ長は、26バイト+2バイト(CRC)である。 The data length of data preceded by the command is 26 bytes + 2 bytes (CRC).

【0095】TPC=E1hの後に伝送されるコマンド(1バイト)についてより具体的に図17および図18 [0095] TPC = more specifically the command (1 byte) to be transmitted after the E1h FIGS. 17 and 18
を参照して説明する。 With reference to the description. 図17は、セキュリティ非対応のメモリカード40'に対して下記のように定義されているコマンドを示す。 Figure 17 shows a command that is defined as follows with respect to non-security of the memory card 40 '.

【0096】E1h=AAh:ブロック読み出し命令 E1h=55h:ブロック書き込み命令 E1h=33h:ブロック読み出しまたは書き込みを途中で停止する命令 E1h=99h:ブロックの消去命令 E1h=CCh:メモリの動作停止命令 E1h=5Ah:省電力モードの命令 E1h=C3h:ページバッファのクリア命令 E1h=3Ch:メモリコントローラに対するリセット命令である。 [0096] E1h = AAh: block read command E1h = 55h: block write command E1h = 33h: Instruction E1h = 99h is stopped on the way block read or write: erase instruction block E1h = CCh: operation stop instruction of the memory E1h = 5Ah: power-saving mode of instruction E1h = C3h: clearing the page buffer instruction E1h = 3Ch: a reset instruction to the memory controller.

【0097】図18は、セキュリティ対応のメモリカード40に対して定義されているコマンドである。 [0097] Figure 18 is a command that is defined for the memory card 40 of the security corresponding. 図18 Figure 18
の上段に示す(AAh〜3Ch)のコマンドの定義は、 The definition of the command shown in the upper part of (AAh~3Ch),
図17に示されるものと同一であるので、図示が省略されている。 It is the same as those shown in FIG. 17, not shown. すなわち、これらのコマンドは、メモリカード40および40'に対して共通に定義されているメモリ制御用のものである。 That is, these commands is for a memory control defined in common to the memory card 40 and 40 '. また、図18において、60h Further, in FIG. 18, 60h
より下側に示すコマンド(60h〜83h)は、暗号化(復号化、認証も含む)にのみ必要とされるコマンドであり、メモリカード40専用のセキュリティ用コマンドである。 Command showing more in the lower (60H~83h) is encrypted is a command that is only needed (decoding, including authentication), a memory card 40 only for security commands.

【0098】このように、メモリカード40および4 [0098] In this way, the memory card 40 and 4
0'間で、共通のメモリ制御コマンドTPCと、メモリカード40に専用のセキュリティ用コマンドTPCとが規定され、また、下位階層のコマンドに関しても同様に、共通のメモリ制御コマンドとセキュリティ用コマンドとが規定されている。 0 'between the common memory control commands TPC, is defined dedicated and security commands TPC is the memory card 40, Similarly, with respect to command the lower layer, the command and the for the common memory control commands and security It is defined. セキュリティ用コマンドは、メモリカード40'に関しては、未定義(未使用)のコマンドである。 Security for the command, with respect to the memory card 40 ', is a command of undefined (not used). この一実施形態では、メモリカード40のS/P,P/S,IFブロック43がレコーダ1からシリアルインタフェースを介してコマンドを受け取った時に、受け取ったコマンドTPCが共通のメモリ制御コマンドか、セキュリティ用コマンドかを判別し、その判別結果に応じて、後に続くデータの供給先を切り替える。 In this embodiment, the memory card 40 S / P, P / S, when the IF block 43 receives a command via the serial interface from the recorder 1, or the received command TPC is a common memory control command, for a security to determine commands, depending on the determination result, it switches the supply destination of the subsequent data after.
また、TPC=E1hのように、後に続くデータがコマンドの場合には、図18に示すコマンドの規定に従ってコマンドの供給先を切り替える。 Also, as in the TPC = E1h, in the case data followed by the command switches the supply destination of the command in accordance with the provisions of the commands shown in FIG. 18.

【0099】図19は、このようなコマンドに応答して、データの送り先を切り替える構成を概略的に示す。 [0099] Figure 19 is responsive to such a command, schematically showing a configuration for switching the destination of the data.
データ線DIOを介してレコーダ1から送信され、メモリカード40で受信されたデータが遅延回路150を介してスイッチ回路152の端子aに供給される。 Transmitted from the recorder 1 through the data line DIO, the received data memory card 40 is supplied to the terminal a of the switch circuit 152 via a delay circuit 150. また、 Also,
受信データが検出回路151の入力端子に供給される。 Received data is supplied to the input terminal of the detection circuit 151.
検出回路151は、データ線DIO上のプロトコルコマンド(TPC)がメモリ制御コマンドか、セキュリティ用コマンドかをコマンドのコード値から検出する。 Detection circuit 151, the protocol command on the data lines DIO (TPC) is whether the memory control command, to detect whether the security commands from the code value of the command. この検出結果によってスイッチ回路152が制御される。 Switching circuit 152 is controlled by this detection result. 遅延回路150は、検出回路151の検出に要する時間を補償するために設けられている。 The delay circuit 150 is provided to compensate for the time required for detection of the detection circuit 151. これらの構成要素は、 These components,
S/P,P/S,IFブロック43内にハードウエアおよび/またはソフトウェアにより実現される。 S / P, P / S, are realized by hardware and / or software in the IF block 43. 一実施形態では、セキュリティ用コマンドに対して、メモリ制御コマンドとしては使用されないコードを割り当てているので、検出回路151は、簡単に2種類のコマンドを識別することができる。 In one embodiment, with respect to security commands, so as the memory control command is assigned a code that is not used, the detection circuit 151 can easily identify the two commands.

【0100】検出回路151がプロトコルコマンドがメモリ制御コマンドであることを検出すると、スイッチ回路152の端子aが端子bと接続される。 [0100] Detection circuit 151 detects that the protocol command is a memory control command, the terminal a of the switch circuit 152 is connected to the terminal b. そして、スイッチ回路152の端子a、端子bを介してメモリ制御コマンドがフラッシュメモリ42の制御のために、ページバッファ、レジスタ等に供給される。 Then, the terminal a of the switch circuit 152, the memory control command via the terminal b for controlling the flash memory 42, is supplied to the page buffer, the register, and the like. また、メモリ制御コマンドに続くデータがページバッファ、レジスタ等に供給され、またはページバッファ、レジスタ等からのデータがスイッチ回路152の端子b、端子aを介してレコーダ1に対して伝送される。 The data following the memory control command is supplied to the page buffer, the register or the like, or page buffer, data from the register or the like is transmitted to the recorder 1 through the terminals b, the terminal a of the switch circuit 152.

【0101】検出回路151がプロトコルコマンドがセキュリティ用コマンドであることを検出すると、スイッチ回路152の端子aが端子cと接続される。 [0102] Detection circuit 151 detects that the protocol command is a security command for the terminal a of the switch circuit 152 is connected to the terminal c. そして、 And,
スイッチ回路152の端子a、端子cを介してセキュリティ用コマンドがセキュリティブロック52に供給される。 Terminal a of the switch circuit 152, for security command is supplied to the security block 52 through the terminal c. また、セキュリティ用コマンドに続くデータがセキュリティブロック52へ供給され、またはセキュリティブロック52からのデータがスイッチ回路152の端子a、端子cを介してレコーダ1に対して伝送される。 The data following the security commands are supplied to the security block 52, or data from security block 52 is transmitted to the recorder 1 through the terminals a, terminal c of the switch circuit 152.

【0102】さらに、プロトコルコマンド(TPC=E [0102] In addition, the protocol command (TPC = E
1h)の場合では、後に続くデータもコマンドであり、 In the case of 1h), the following data is also a command,
且つ通常のメモリ制御用のコマンドとセキュリティ用コマンドとの両方がありうる。 And it may have both a normal command and security commands for the memory control. 検出回路151は、TPC Detection circuit 151, TPC
=E1hのプロトコルコマンドを受信した場合には、その後のデータ(コマンド)がメモリ制御用コマンドか、 = When receiving E1h protocol command, then the data (command) or the command memory controller,
セキュリティ用コマンドかを検出し、検出した結果に基づいてスイッチ回路152を制御する。 It detects whether security commands, controls the switch circuit 152 based on the detected result. E1h以外のプロトコルコマンドであって、その後のデータ(コマンド)がメモリ制御用コマンドとセキュリティ用コマンドとの2種類存在する場合も同様に、データの切り替えが可能である。 A protocol command other than E1h, Similarly, when subsequent data (command) are two types presence of a command for the command and the security for the memory control, it is possible to switch data.

【0103】上述したメモリカード40は、メモリカード自身にメモリ制御用コマンドとセキュリティ用コマンドとを識別する機能を有しているので、セキュリティに対応していない機器に装着して使用することができる。 [0103] Memory card 40 described above, since it has a function of identifying the memory control command and the security commands to the memory card itself can be used by being mounted to a device that does not support the security .
すなわち、セキュリティに対応していない機器は、セキュリティに関連した通信を行わず、メモリカード40に対して書き込み/読み出しのためのメモリ制御コマンドと、メモリ制御コマンドに関係するデータのみを送信する。 That is, devices that do not support security, without communication relating to security, transmits the memory control command for the write / read to the memory card 40, only the data relating to the memory control command. メモリカード40は、上述したように、機器から受け取ったコマンドがメモリ制御コマンドであることを識別し、フラッシュメモリ42の書き込み/読み出しのために使用する。 Memory card 40, as described above, the command received from the device identifies that it is a memory control command is used for writing / reading of the flash memory 42. それによって、メモリカード40に対してデータを書き込んだり、メモリカード40からデータを読み出すことができる。 Thereby, it is possible to read or write data to the memory card 40, the data from the memory card 40.

【0104】この発明の一実施形態についてさらに説明する。 [0104] Further illustrating an embodiment of the present invention. 図20は、メモリカード40に内蔵されているセキュリティブロック52の構成をより詳細に示す。 Figure 20 shows the structure of the security block 52 incorporated in the memory card 40 in greater detail. このセキュリティブロック52は、不揮発性メモリ42、S The security block 52, non-volatile memory 42, S
/P,P/S,I/Fブロック43、ページバッファ4 / P, P / S, I / F block 43, the page buffer 4
5等と共に、1チップ上に集積回路化されている。 With 5 or the like, and an integrated circuit on a single chip. そして、上述したように、S/P,P/S,I/Fブロック43とセキュリティブロック52とが結合される。 Then, as described above, S / P, P / S, and the I / F block 43 and security block 52 is coupled. なお、レコーダ1のセキュリティブロック3も、図20に示すセキュリティブロック52と同様に構成されている。 Incidentally, security block 3 of recorder 1 is also constructed similarly to the security block 52 shown in FIG. 20.

【0105】図20において、110がキー保管用メモリ(不揮発性メモリ)を有するDESの暗号化回路である。 [0105] In FIG. 20, 110 is encrypted circuit DES with key storage memory (nonvolatile memory). 暗号化回路110と関連して、レジスタ群111および記憶ユニット113が設けられる。 In connection with the encryption circuit 110, the register group 111 and the storage unit 113 is provided. 暗号化回路11 Encryption circuit 11
0は、レジスタ群111との間でデータの授受が可能とされている。 0, data exchange is possible between the register group 111. 記憶ユニット113には、メモリカード4 The storage unit 113, the memory card 4
0の固有の識別データID、キーデータ、乱数の発生の元になるデータSEEDが記憶されている。 Unique identification data ID of 0, the key data, the data SEED underlying random number generation are stored. 暗号化回路110は、例えばCBCモードで暗号化を行う。 Encryption circuit 110 performs encryption in example CBC mode. また、 Also,
スイッチ回路112を通じて、ライトレジスタ114の内容がレジスタ群111へ供給され、また、レジスタ群111の内容がリードレジスタ115に格納される。 Through the switch circuit 112, the contents of write register 114 are supplied to the register group 111, and the contents of the register group 111 are stored in the read register 115.

【0106】さらに、リードレジスタ115と暗号化回路110で使用されるレジスタ群111とが接続され、 [0106] Further, the register group 111 used in the read register 115 and encryption circuit 110 are connected,
暗号化の途中の演算結果がリードレジスタ115にセット可能とされている。 Calculation results in the middle of encryption is capable set to the read register 115. ライトレジスタ114へ書かれるデータは、S/P(シリアルからパラレル),P/S Data written to the write register 114, S / P (parallel from serial), P / S
(パラレルからシリアル)ブロック116から供給される。 Supplied from (a parallel-serial) block 116. リードレジスタ115から読み出されたデータがS Data read from the read register 115 is S
/P,P/Sブロック116を介してI/Fブロック4 / P, via the P / S block 116 I / F block 4
3へ供給される。 It is supplied to the 3. 書き込みデータは、上述したシリアルインタフェースを介してレコーダ1から供給され、また、読み出しデータがシリアルインタフェースを介してレコーダ1へ供給される。 The write data is supplied from the recorder 1 through the serial interface as described above, also, the read data is supplied to the recorder 1 through the serial interface.

【0107】さらに、117がコマンドレジスタ、11 [0107] In addition, the 117 is the command register, 11
8がステータスレジスタである。 8 is the status register. コマンドレジスタ11 Command register 11
7には、レコーダ1から送信され、メモリカード40が受信したセキュリティ用コマンド(図18中の60h〜 The 7, is transmitted from the recorder 1, the security commands to the memory card 40 is received (60H~ in FIG. 18
83h)がI/Fブロック43およびS/P,P/Sブロック116を介してセットされる。 83h) is I / F block 43 and S / P, is set through the P / S block 116. コマンドレジスタ117から次に実行するコマンドが発生する。 Command to be next executed is generated from the command register 117. コマンドレジスタ117にセットされるコマンドとして、リードレジスタ115の内容を外部へ読み出しても支障がないコマンドがある。 As a command to be set in the command register 117, there is a command not to interfere be read the contents of read register 115 to the outside. 例えば図18中のコマンドコード(6 For example command code in FIG. 18 (6
3h、67h、6Dh)がその種のコマンドである。 3h, 67h, 6Dh) is the kind of command. すなわち、このコマンドによって、暗号化回路110によって作られた暗号文をレジスタ群111からリードレジスタ115にセットされる。 In other words, this command is set ciphertext made by the encryption circuit 110 to the read register 115 from register group 111. このようにその内容が読まれても良いデータをセットするコマンドの場合のみ、リードレジスタ115がリードイネーブルとされる。 Thus for commands only, the contents of setting a good data even read, the read register 115 is a read enable. 図2 Figure 2
0では、スイッチ回路122のオン/オフによって、リードイネーブル/ディセーブルが表されている。 In 0, the ON / OFF switching circuit 122, is represented the read enable / disable.

【0108】また、ステータスレジスタ118からのステータスがS/P,P/Sブロック116およびI/F [0108] Further, the status from the status register 118 is S / P, P / S block 116 and the I / F
ブロック43を介してレコーダ1へ送信される。 It is transmitted to the recorder 1 via block 43. さらに、内部発生したコマンドを保持するコマンドレジスタ119が設けられる。 Further, the command register 119 for holding the internally generated command is provided. 例えばコマンドコードをインクリメントさせるインクリメントブロック120が設けられ、それによってコマンドコードが順に生成される。 For example increment block 120 that increments the command code is provided, whereby the command code is generated sequentially. 内部発生されるコマンドは、電源オン等の初期化時に、6 Command, at the time of initialization of the power-on or the like which is internally generated, 6
0hの値とされる。 It is set to a value of 0h. そして、一つのコマンドが実行される度に、コマンドコードの値が+1され、(61h、6 Each time one of the command is executed, the value of the command code is +1, (61h, 6
2h,63h,・・・・71h)とインクリメントされる。 2h, it is incremented 63h, ···· 71h) and. メモリカード40を装着した時になされる認証のために必要とされるコマンドのコードの値は、60hから開始して71hまでインクリメントする。 The value of the code of the command that is required for authentication to be made when mounting the memory card 40 increments until 71h starting from 60h. 72h〜83 72h~83
hのコマンドコードは、認証が成立してから後に使用されるコマンドであって、認証時のコマンドと異なり、所定の順序で発生する必要がなく、任意に繰り返し使用できる。 h command code of the authentication is a command used after the established, unlike at the time of authentication command, there is no need to occur in a predetermined sequence, can be used repeatedly as desired.

【0109】二つのコマンドレジスタ117および11 [0109] two of the command register 117 and 11
9の値が比較回路121において比較され、比較回路1 Value of 9 are compared in the comparison circuit 121, comparator circuit 1
21の比較結果がステータスレジスタ118にセットされる。 21 comparison result is set in the status register 118. 実際にレコーダ1から受け取ったコマンド(コマンドレジスタ117の内容)と、内部発生したコマンド(コマンドレジスタ119の内容)との一致を比較回路121が検出すると、ステータスレジスタ118にセットされるステータスは、エラー無しとされる。 Actually command received from the recorder 1 (contents of the command register 117), the comparing circuit 121 to match with (the contents of the command register 119) internally generated command is detected, the status is set to the status register 118, an error It is that there is no. このステータスがレコーダ1側へ伝えられ、動作が続行される。 This status is transmitted to the recorder 1 side, the operation is continued.
若し、比較回路121の比較結果が不一致を示すものであると、ステータスレジスタ118にセットされるステータスは、エラー有りとされる。 Wakashi, the comparison result of the comparison circuit 121 is indicative of the mismatch, the status is set to the status register 118 is that there is an error. このステータスがレコーダ1側に伝えられ、動作が停止される。 This status is transmitted to the recorder 1 side, operation is stopped. また、その旨のメッセージが表示される。 In addition, the effect of the message is displayed. この場合では、リセットによって初期化される。 In this case, it is initialized by a reset.

【0110】さらに、レジスタ群111からのデータとライトレジスタ114からのデータとの一致を検出する比較回路123が設けられている。 [0110] Further, comparison circuit 123 for detecting coincidence between data from the data and write register 114 from register group 111 is provided. 比較回路123の比較結果がステータスレジスタ118にセットされる。 Comparison result of the comparison circuit 123 is set in the status register 118. 上述したのと同様に、データ同士の一致を比較回路123 In a manner similar to that described above, it compares the coincidence of the data between circuits 123
が検出すると、ステータスがエラー無しとされ、データ同士の不一致を比較回路123が検出すると、ステータスがエラー有りとされる。 There detects the status is that there is no error, comparison circuit 123 data inconsistencies between is detected, the status is that there is an error. このステータスがレコーダ1 This status is a recorder 1
側に伝えられる。 It is transmitted to the side.

【0111】図18に示すセキュリティ用コマンドの中で、認証処理に使用されるコマンド(60h〜71h) [0111] Among the security commands shown in FIG. 18, a command used for authentication processing (60h~71h)
を図20と関連して以下により詳細に説明する。 It will be described in more detail below in conjunction with FIG. 20.

【0112】60h(LOAD [0112] 60h (LOAD ID ID CMD):メモリカードのIDをリードレジスタ115にロードする 61h(SET CMD): 61h to load the ID of the memory card to read register 115 (SET Rms Rms CMD):乱数1の発生準備(適当なキーを使用し、乱数のもとのSEEDをスイッチ回路112を介してレジスタ群111にセットする 62h(MK CMD): generating Preparation of random number 1 (using the appropriate key, the original SEED random through the switching circuit 112 is set in the register group 111 62h (MK Rms Rms CMD):乱数1を暗号化回路110で発生し、発生した乱数1をレジスタ群111にセットする 63h(LOAD CMD): random number 1 generated by the encryption circuit 110, and sets the random number 1 generated in the register group 111 63h (LOAD Rms Rms CMD):発生した乱数1 CMD): random number generated 1
をリードレジスタ115にロードする。 The load to the read register 115.

【0113】上述した60h〜63hの処理の間では、 [0113] In between the processing of 60h~63h described above,
リードレジスタ115の内容が見られても問題がない。 Also seen the contents of the read register 115 there is no problem.
次のコマンド(64h)の処理が開始されるまでに、ライトレジスタ114に認証コードが書き込まれている。 By processing the next command (64h) is started, and the authentication code is written into the write register 114.

【0114】64h(LOAD [0114] 64h (LOAD AUC1D AUC1D CM CM
D):ライトレジスタ114のデータを比較回路123 D): comparing data write register 114 circuit 123
で比較される一方のデータとしてロードする 65h(SET In 65h to load as one of the data to be compared (SET AUC1M AUC1M CMD):認証コード1 CMD): authentication code 1
の生成準備(リードレジスタ115からスイッチ回路1 The switch circuit 1 from the product preparation (read register 115
12を介して乱数1をレジスタ群111にロードする。 Load a random number 1 in the register group 111 via the 12.
認証用キーを暗号化回路110に入れる 66h(MK 66h to put an authentication key to the encryption circuit 110 (MK AUC1M AUC1M CMD):認証コード1の生成(暗号化回路110が認証コード1を生成する。生成された認証コード1がレジスタ群111に入れられる) 67h(LOAD CMD):. Authentication Code 1 product (encrypting circuit 110 generates the authentication code 1 authentication code 1 generated is placed in the register group 111) 67h (LOAD AUC1M AUC1M CMD):生成された認証コード1をレジスタ群111から比較回路123で比較される他方のデータとしてロードする 68h(CMP CMD): loading authentication code 1 generated as the other data to be compared in the comparison circuit 123 from register group 111 68h (CMP CMD):比較回路123で一方および他方のデータを比較する。 CMD): Compare one and the other data in the comparison circuit 123.

【0115】コマンド65hおよびコマンド66hでリードレジスタ115に対するアクセスを許すと、コマンド68hの比較処理において、比較結果が一致するような値を外部から入れられる可能性があるので、65hおよび66hのコマンドによる処理がなされる時には、リードレジスタ115が必ずアクセス不可(スイッチ回路122がオフ)とされる。 [0115] Allowing access to the read register 115 at the command 65h and command 66h, in comparison processing of the command 68h, there is a possibility that may contain a value such comparison results match externally, by 65h and 66h Command by the time the process is performed, it is a read register 115 is always inaccessible (switch circuit 122 is off).

【0116】69h(MK [0116] 69h (MK AUC2M AUC2M CMD):認証コード2の生成 6Ah(LOAD CMD): generation of the authentication code 2 6Ah (LOAD AUC2M AUC2M CMD):生成された認証コード2をリードレジスタ115にロードする 6Bh(SET CMD): Load the generated authentication code 2 to the read register 115 6Bh (SET Sms Sms CMD):乱数2の発生準備 6Ch(MK CMD): generation of random number 2 Preparation 6Ch (MK Sms Sms CMD):乱数2の発生 6Dh(LOAD CMD): of the second random number generation 6Dh (LOAD Sms Sms CMD):発生した乱数2 CMD): random number generated 2
をリードレジスタ115にロードする。 The load to the read register 115. この場合では、 In this case,
リードレジスタ115が必ずアクセス可能(スイッチ回路122がオン)とされる必要がある。 It is necessary to read register 115 is necessarily accessible (switch circuit 122 is turned on). 6Eh(SET 6Eh (SET Sek Sek CMD):セッションキーの発生準備 6Fh(MK CMD): the generation of the session key preparation 6Fh (MK Sek Sek CMD):セッションキーの発生 70h(LOAD CMD): occurrence of a session key 70h (LOAD Sek Sek CMD):セッションキーを内部に保存 71h(CLR CMD): save the session key to the internal 71h (CLR AUC AUC CMD):認証回路のクリア。 CMD): Clear the authentication circuit.

【0117】この一実施形態では、認証用のコマンドは、所定の順序でのみ実行可能とされている。 [0117] In this embodiment, the command for authentication is only viable in a predetermined order. 従って、 Therefore,
若し、演算結果の途中結果を不正に見ることを意図して、リードレジスタ115をイネーブルとするコマンドとして、レジスタ115の内容を読み出し可能なコマンド63h,67h,6Dh等を与えたとしても、比較回路121の比較結果が不一致を示すものとなり、動作が停止される。 Wakashi, the operation result of the intermediate results for intended viewing illegally, as a command to enable the read register 115, can command 63h reads the contents of the register 115, 67h, even gave 6Dh like, compared comparison circuit 121 becomes indicates a mismatch, the operation is stopped. それによって、途中の演算結果を不正に読み取られることを防止することができる。 Thereby, it is possible to prevent that the illegally read the calculation result of the middle.

【0118】図18に示すセキュリティ用コマンドの中で、キー変換、改ざんチェックに使用されるコマンド(72h〜7Fh)について以下により詳細に説明する。 [0118] Among the security commands shown in FIG. 18, the key conversion, it will be described in more detail below commands used tampering check (72h~7Fh). なお、(80h〜83h)のセキュリティ用コマンドは、キーを知っている人がセキュリティブロック52 It should be noted that the security for the command of the (80h~83h) is, people who know the key is security block 52
内の不揮発性記憶ユニットに対してキーを書き込むためのコマンドであって、一般ユーザには、それらの意味が公開されていないものであり、本明細書でもそれらについての説明を省略する。 A command for writing key to the nonvolatile memory unit of the inner, the general user, which their meaning is not published, and the descriptions thereof will be omitted about them in this specification.

【0119】72h(SET [0119] 72h (SET KREC KREC CMD):記録時のキー変換準備 73h(MK CMD): at the time of recording key conversion preparation 73h (MK KREC KREC CMD):記録時のキー変換 74h(LOAD CMD): at the time of recording key conversion 74h (LOAD KREC KREC CMD):変換後のキーをリードレジスタにロードする 75h(SET CMD): to load the key after the conversion to the read register 75h (SET KPB KPB CMD):再生時のキー変換準備 76h(MK CMD): Play at the time of the key conversion preparation 76h (MK KPB KPB CMD):再生時のキー変換 77h(LOAD CMD): Play at the time of the key conversion 77h (LOAD KPB KPB CMD):変換後のキーをリードレジスタにロードする 78h(CLR CMD): to load the key after the conversion to the read register 78h (CLR ICV ICV CMD):改ざんチェックコード生成回路をクリアする 79h(SET CMD): To clear the tampering check code generation circuit 79h (SET ICV ICV CMD):改ざんチェックコードの生成の準備 7Ah(MK CMD): preparation of the generation of the tampering check code 7Ah (MK ICV ICV CMD):改ざんチェックコードの生成 7Bh(LOAD CMD): generation of falsification check code 7Bh (LOAD ICV1 ICV1 CMD):内部保存しているICV0とICV1を比較回路にロードする 7Ch(LOAD CMD): to load the internal storage to have ICV0 with ICV1 the comparison circuit 7Ch (LOAD ICV2 ICV2 CMD):内部保存しているICV1と計算値を比較回路にロードする 7Dh(LOAD CMD): internal storage to have ICV1 and loading the calculated values ​​to the comparison circuit 7Dh (LOAD ICV3 ICV3 CMD):計算値をIC CMD): IC the calculated value
V0に書き込む 7Eh(LOAD Write to V0 7Eh (LOAD ICV4 ICV4 CMD):計算値をIC CMD): IC the calculated value
V1に書き込む 7Fh(CMP Write to the V1 7Fh (CMP ICV ICV CMD):比較回路の実行。 CMD): the execution of the comparison circuit.

【0120】なお、上述した説明では、メモリカード4 [0120] It should be noted that, in the above description, the memory card 4
0内のセキュリティブロック52について説明したが、 It has been described security block 52 in 0,
この発明は、レコーダ1内のセキュリティブロック3に対しても同様に適用できる。 This invention can be similarly applied to the security block 3 of the recorder 1. また、DESを使用した場合を説明したが、セキュリティのための方式としては、 Also, a case has been described using DES, as methods for security,
DESに限らず、種々の暗号化技術を採用することが可能である。 Is not limited to DES, it is possible to employ various encryption techniques.

【0121】 [0121]

【発明の効果】この発明によれば、暗号化を行うセキュリティ装置において、暗号化の途中の演算結果を保持する機能と、暗号化が完了した内容を保持する機能とをレジスタが持つことによって、レジスタを分ける必要がなく、また、複数の暗号化回路を持つ必要がないので、セキュリティ装置の回路規模を小さくできる。 Effects of the Invention According to the present invention, in a security device that encrypts a function of holding the operation result of the way of encrypting, by having the registers and function of holding the contents encryption is complete, it is not necessary to divide the register, also, it is not necessary to have a plurality of encryption circuit, the circuit scale can be reduced security device. さらに、コマンドコードによって、秘匿する必要がないデータをレジスタにセットする場合のみ、レジスタをリードイネーブルとし、それによって外部へリードできるようにしている。 Further, the command code, only if the set of data that do not need to be concealed in the register, the register was a read enable, whereby is it possible to lead to the outside. 言い換えると、秘匿する必要のある途中結果が外部から読むことを防止でき、セキュリティを高めることができる。 In other words, intermediate result that needs to be concealed can be prevented from being read from the outside, it is possible to enhance the security. さらに、コマンドコードが所定の順序でのみ実行可能とされているので、レジスタの内容を読み出すことを可能とするコマンドを与えても、演算の途中結果が外部へ読み出されることを防止することができる。 Furthermore, since the command code is only feasible in a predetermined order, can give a command to enable to read the contents of the register, the intermediate result of the operation can be prevented from being read out to the outside .

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の一実施形態の全体的構成を示すブロック図である。 1 is a block diagram showing an overall configuration of an embodiment of the present invention.

【図2】この発明の一実施形態におけるセキュリティ対応のメモリカードの構成を示すブロック図である。 2 is a block diagram showing a configuration of a security corresponding memory card in the embodiment of the invention.

【図3】この発明の一実施形態におけるセキュリティ非対応のメモリカードの構成を示すブロック図である。 3 is a block diagram showing the configuration of a non-security type memory card in the embodiment of the invention.

【図4】この発明の一実施形態におけるフラッシュメモリのファイルシステム処理階層の構成を示す略線図である。 4 is a schematic diagram showing a configuration of a flash memory file system processing hierarchy in an embodiment of the present invention.

【図5】この発明の一実施形態におけるフラッシュメモリのデータの物理的構成のフォーマットを示す略線図である。 5 is a schematic diagram showing a format of a physical configuration of data in flash memory in an embodiment of the present invention.

【図6】フラッシュメモリのブートブロックの構成を示す略線図である。 6 is a schematic diagram illustrating the configuration of a flash memory boot block.

【図7】フラッシュメモリのブートブロックのブートおよびアトリビュート情報の構成を示す略線図である。 7 is a schematic diagram illustrating the configuration of a boot and attribute information of the flash memory boot block.

【図8】この発明の一実施形態におけるコンテンツにおけるキーの関係を示す略線図である。 8 is a schematic diagram illustrating a relationship between the key in the content in the embodiment of the invention.

【図9】この発明の一実施形態における録音時の暗号化処理を説明するためのブロック図である。 9 is a block diagram for illustrating the encryption processing at the time of recording in the embodiment of the invention.

【図10】この発明の一実施形態における認証処理を説明するための略線図である。 Figure 10 is a schematic diagram for explaining an authentication process in an embodiment of the present invention.

【図11】この発明の一実施形態における録音時の暗号化処理を説明するための略線図である。 11 is a schematic diagram for explaining an encryption process during recording in the embodiment of the invention.

【図12】この発明の一実施形態における再生時の暗号化処理を説明するためのブロック図である。 12 is a block diagram for illustrating the encryption process at the time of reproduction in the embodiment of the invention.

【図13】この発明の一実施形態における再生時の暗号化処理を説明するための略線図である。 13 is a schematic diagram for explaining an encryption process at the time of reproduction in the embodiment of the invention.

【図14】この発明の一実施形態におけるレコーダとメモリカード間のインタフェースを説明するためのタイミングチャートである。 14 is a timing chart for explaining an interface between the recorder and the memory card in the embodiment of the invention.

【図15】この発明の一実施形態におけるレコーダとメモリカード間のインタフェースを説明するためのタイミングチャートである。 15 is a timing chart for explaining an interface between the recorder and the memory card in the embodiment of the invention.

【図16】この発明の一実施形態におけるプロトコルコマンドの一例を示す略線図である。 16 is a schematic diagram illustrating an example of a protocol command according to an embodiment of the present invention.

【図17】この発明の一実施形態におけるコマンドの一例を示す略線図である。 17 is a schematic diagram showing an example of a command in the embodiment of the invention.

【図18】この発明の一実施形態におけるコマンドの一例を示す略線図である。 18 is a schematic diagram showing an example of a command in the embodiment of the invention.

【図19】この発明の一実施形態の概略的ブロック図である。 19 is a schematic block diagram of an embodiment of the present invention.

【図20】この発明の一実施形態におけるセキュリティブロックのブロック図である。 FIG. 20 is a block diagram of a security block in the embodiment of the invention.

【符号の説明】 1・・・レコーダ、2・・・CPU、3・・・セキュリティブロック、7・・・オーディオエンコーダ/デコーダ、11・・・メモリインタフェース、40・・・セキュリティ対応のメモリカード、40'・・・セキュリティ非対応のメモリカード、43・・・S/P,P/S, [Reference Numerals] 1 ... recorder, 2 ... CPU, 3 ... security block, 7 ... audio encoder / decoder, 11 ... memory interface, 40 ... security compliant memory card, 40 '... non-security memory card, 43 ··· S / P, P / S,
IFブロック、42・・・フラッシュメモリ、52・・ IF block, 42 ​​... flash memory, 52 ...
・セキュリティブロック Security block

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) G06K 19/07 G06K 19/00 T G10K 15/02 N G10L 19/00 G10L 9/00 N 9/18 J (72)発明者 阪本 幸弘 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 吉田 亜左美 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) G06K 19/07 G06K 19/00 T G10K 15/02 N G10L 19/00 G10L 9/00 N 9/18 J (72) inventor Yukihiro Sakamoto Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over within Co., Ltd. (72) inventor Yoshida Ahidaribi Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35, Sony over the Corporation

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 外部からコマンドおよびデータを与えることによって、暗号化を行うようにしたセキュリティ装置において、 暗号化のための演算の途中結果の値を保持する保持手段を有し、 上記途中結果の値を外部から読み出すことができないように制御されることを特徴とするセキュリティ装置。 By 1. A gives the commands and data from an external, the security apparatus that performs encryption, has a holding means for holding the value of the intermediate result of the operation for encryption, the intermediate results security device according to claim controlled by it so that it can not read the value from the outside.
  2. 【請求項2】 外部からコマンドおよびデータを与えることによって、暗号化を行うようにしたセキュリティ装置において、 暗号化のための演算の途中結果の値を保持する保持手段を有し、 コマンドの発行の手順を所定のものとすることによって、上記途中結果を見ることを禁止するように制御されることを特徴とするセキュリティ装置。 By wherein providing commands and data from an external, the security apparatus that performs encryption, has a holding means for holding the value of the intermediate result of the operation for encryption, the issuance of the command by the procedure given ones, the security apparatus being controlled so as to prohibit to see the intermediate results.
  3. 【請求項3】 不揮発性メモリとセキュリティ装置とからなるメモリ装置であって、外部からコマンドおよびデータを与えることによって、不揮発性メモリに対するアクセスと、暗号化を行うようにしたメモリ装置において、 セキュリティ装置は、 暗号化のための演算の途中結果の値を保持する保持手段を有し、 上記途中結果の値を外部から読み出すことができないように制御されることを特徴とするメモリ装置。 3. A memory device comprising a nonvolatile memory and the security device, by providing commands and data from an external, and access to the nonvolatile memory, the memory device to perform the encryption, the security device a memory device characterized by comprising a holding means for holding the value of the intermediate result of the operation for encryption, is controlled not to be able to read the value of the intermediate result from the outside.
  4. 【請求項4】 不揮発性メモリとセキュリティ装置とからなるメモリ装置であって、外部からコマンドおよびデータを与えることによって、不揮発性メモリに対するアクセスと、暗号化を行うようにしたメモリ装置において、 セキュリティ装置は、 コマンドの発行の手順を所定のものとすることによって、上記途中結果を見ることを禁止するように制御されることを特徴とするメモリ装置。 4. A memory device comprising a nonvolatile memory and the security device, by providing commands and data from an external, and access to the nonvolatile memory, the memory device to perform the encryption, the security device It is by as a procedure for issuing a command of a predetermined memory device, characterized in that it is controlled so as to prohibit to see the intermediate results.
  5. 【請求項5】 請求項3または4において、 不揮発性メモリおよびセキュリティ装置が1チップ上に集積回路化されたことを特徴とするメモリ装置。 5. A method according to claim 3 or 4, the memory device characterized by non-volatile memory and a security device is an integrated circuit on a single chip.
  6. 【請求項6】 請求項3または4において、 さらに、外部とのインタフェース手段と、制御手段を有することを特徴とするメモリ装置。 6. The method according to claim 3 or 4, further memory device, wherein the interface means with the outside, further comprising a control means.
  7. 【請求項7】 セキュリティ装置を有し、コンテンツを暗号化するためのセキュリティ装置を有するデータ処理装置において、 セキュリティ装置は、 暗号化のための演算の途中結果の値を保持する保持手段を有し、 上記途中結果の値を外部から読み出すことができないように制御されることを特徴とするデータ処理装置。 7. have security device, a data processing apparatus having a security device for encrypting the content, the security device has a holding means for holding the value of the intermediate result of the operation for encryption a data processing apparatus characterized by being controlled so that it is impossible to read the value of the intermediate result from the outside.
  8. 【請求項8】 セキュリティ装置を有し、コンテンツを暗号化するためのセキュリティ装置を有するデータ処理装置において、 セキュリティ装置は、 コマンドの発行の手順を所定のものとすることによって、上記途中結果を見ることを禁止するように制御されることを特徴とするデータ処理装置。 8. have security device, a data processing apparatus having a security device for encrypting the content, security devices, by as the procedure for issuing the command given, see the intermediate results a data processing device, characterized in that it is controlled so as to prohibit the.
  9. 【請求項9】 セキュリティによって、コンテンツを暗号化するようにしたデータ処理方法において、 暗号化のための演算の途中結果の値を保持する保持手段を有し、 上記途中結果の値を外部から読み出すことができないように制御されることを特徴とするデータ処理方法。 By 9. security, in the data processing method so as to encrypt the content, has a holding means for holding the value of the intermediate result of the operation for encryption, reads the value of the intermediate result from the outside data processing method, characterized in that it is controlled so that it can not be.
  10. 【請求項10】 セキュリティによって、コンテンツを暗号化するようにしたデータ処理方法において、 コマンドの発行の手順を所定のものとすることによって、上記途中結果を見ることを禁止するように制御されることを特徴とするデータ処理方法。 By 10. Security in data processing method so as to encrypt the content by as the procedure for issuing the command given, to be controlled so as to prohibit to see the intermediate results data processing method according to claim.
JP2000105005A 1999-04-07 2000-04-06 Security device, memory device, data processor and method Pending JP2001077805A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11-99947 1999-04-07
JP9994799 1999-04-07
JP2000105005A JP2001077805A (en) 1999-04-07 2000-04-06 Security device, memory device, data processor and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000105005A JP2001077805A (en) 1999-04-07 2000-04-06 Security device, memory device, data processor and method

Publications (1)

Publication Number Publication Date
JP2001077805A true true JP2001077805A (en) 2001-03-23

Family

ID=26441036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000105005A Pending JP2001077805A (en) 1999-04-07 2000-04-06 Security device, memory device, data processor and method

Country Status (1)

Country Link
JP (1) JP2001077805A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345242A (en) * 2005-06-09 2006-12-21 Sony Corp Encoding/decoding processing circuit and system thereof
JP2008147946A (en) * 2006-12-08 2008-06-26 Hitachi Software Eng Co Ltd Authentication method, authentication system, and external recording medium
JP2009123051A (en) * 2007-11-16 2009-06-04 Ricoh Co Ltd Semiconductor integrated circuit, secret protection method, secret protection program, and recording medium
US7694067B2 (en) 2001-06-04 2010-04-06 Renesas Technology Corp. Memory card
JP2010185982A (en) * 2009-02-10 2010-08-26 Toshiba Storage Device Corp Encryption device, decryption device, and storage device
JP4600042B2 (en) * 2002-12-06 2010-12-15 ソニー株式会社 Recording and reproducing apparatus and a data processing device
JP2011103091A (en) * 2009-11-11 2011-05-26 Funai Electric Co Ltd Media player
JP2013531284A (en) * 2010-04-19 2013-08-01 アップル インコーポレイテッド Secure boot and configuration subsystems from non-local storage
JP2013149342A (en) * 2013-04-15 2013-08-01 Mega Chips Corp Semiconductor storage
JP2017022585A (en) * 2015-07-10 2017-01-26 株式会社メガチップス Memory system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694067B2 (en) 2001-06-04 2010-04-06 Renesas Technology Corp. Memory card
JP4600042B2 (en) * 2002-12-06 2010-12-15 ソニー株式会社 Recording and reproducing apparatus and a data processing device
JP2006345242A (en) * 2005-06-09 2006-12-21 Sony Corp Encoding/decoding processing circuit and system thereof
JP2008147946A (en) * 2006-12-08 2008-06-26 Hitachi Software Eng Co Ltd Authentication method, authentication system, and external recording medium
JP2009123051A (en) * 2007-11-16 2009-06-04 Ricoh Co Ltd Semiconductor integrated circuit, secret protection method, secret protection program, and recording medium
JP2010185982A (en) * 2009-02-10 2010-08-26 Toshiba Storage Device Corp Encryption device, decryption device, and storage device
JP2011103091A (en) * 2009-11-11 2011-05-26 Funai Electric Co Ltd Media player
JP2013531284A (en) * 2010-04-19 2013-08-01 アップル インコーポレイテッド Secure boot and configuration subsystems from non-local storage
JP2013149342A (en) * 2013-04-15 2013-08-01 Mega Chips Corp Semiconductor storage
JP2017022585A (en) * 2015-07-10 2017-01-26 株式会社メガチップス Memory system

Similar Documents

Publication Publication Date Title
US7143445B1 (en) Information processing apparatus, information processing method, and program storage medium
US6525952B2 (en) Recording system, data recording apparatus, memory apparatus, and data recording method
US6868494B1 (en) Reproducing apparatus and information distribution system
US6748485B1 (en) Recording medium, recording apparatus and recording/reproducing system for tracking use and transfer of data
US20070014397A1 (en) Storage device and information processing device
US20020071553A1 (en) Data storage device, data recording method, data playback method, and program providing medium
US7237112B1 (en) Information processing system
US6834333B2 (en) Data processing device, data storage device, data processing method, and program providing medium for storing content protected under high security management
US20030028699A1 (en) Removable computer with mass storage
US6792539B1 (en) Processing method and apparatus for encrypted data transfer
US6347846B1 (en) Method and an apparatus to control copying from a data providing device to a data receiving device
US6262915B1 (en) Nonvolatile memory and nonvolitile memory reproducing apparatus
US6907184B1 (en) Recording medium editing apparatus based on content supply source
US20010021965A1 (en) Apparatus and method for processing data
US6769087B2 (en) Data storage device and method for controlling the device
US7076667B1 (en) Storage device having secure test process
US20040236918A1 (en) Information storage device, memory access control system and method, and computer program
US7227952B2 (en) System, method, and device for playing back recorded audio, video or other content from non-volatile memory cards, compact disks or other media
US6799273B1 (en) Data processing system and method for mutual identification between apparatuses
JP2001243707A (en) Information transmission and reception system and electronic equipment
US7043615B1 (en) Nonvolatile semiconductor memory and method of managing information in information distribution system
US6606707B1 (en) Semiconductor memory card
US20050268174A1 (en) Semiconductor device, electronic apparatus, and access control method of the semiconductor device
US20010021976A1 (en) General-purpose computer and copyright management method for use therein
JP2002135243A (en) Data reproducing apparatus, data recording apparatus, data reproducing method, data recording method, list updating method and program providing medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226