JP2012085397A

JP2012085397A - Power conversion device

Info

Publication number: JP2012085397A
Application number: JP2010227706A
Authority: JP
Inventors: Seiji Iyasu; 誠二居安; Shinji Ando; 真司安藤; Kazuyoshi Obayashi; 和良大林
Original assignee: Denso Corp; Nippon Soken Inc
Current assignee: Denso Corp; Soken Inc
Priority date: 2010-10-07
Filing date: 2010-10-07
Publication date: 2012-04-26
Anticipated expiration: 2030-10-07
Also published as: JP5500036B2

Abstract

PROBLEM TO BE SOLVED: To suppress a distortion of input current while reducing switching of a switch element.SOLUTION: A power conversion circuit 2 includes a buck-boost converter circuit 7. The buck-boost converter circuit 7 includes a switch element (Q1) 11 and a switch element (Q2) 13. When an input voltage Vin is lower than an output voltage VB, Q1 is fixed to an on state and Q2 is hysteresis-controlled to implement boost control. When the input voltage Vin is higher than the output voltage VB, Q2 is fixed to an off state and Q1 is hysteresis-controlled to implement buck control. In the boost control, when the input voltage Vin is zero, a hysteresis band is set to a minimum value. The hysteresis band is also set to a minimum value during switching between the boost control and the buck control, that is, when the input voltage Vin is equal to the output voltage VB. This suppresses an input current distortion.

Description

本発明は、交流電力から直流電力を供給する電力変換装置に関する。より詳細には、昇降圧チョッパ回路をヒステリシス制御回路によって力率制御する電力変換装置に関する発明である。 The present invention relates to a power conversion device that supplies DC power from AC power. More specifically, the present invention relates to a power conversion device that performs power factor control of a buck-boost chopper circuit using a hysteresis control circuit.

特許文献１は、昇降圧チョッパ回路を用いて力率改善回路（ＰＦＣ回路）を構成した電力変換装置を開示している。 Patent document 1 is disclosing the power converter device which comprised the power factor improvement circuit (PFC circuit) using the buck-boost chopper circuit.

特許文献２は、入力電圧と出力電圧との比較結果に基づいて降圧チョッパ制御と、昇圧チョッパ制御とを切り替える電力変換装置を開示している。 Patent Document 2 discloses a power conversion device that switches between step-down chopper control and step-up chopper control based on a comparison result between an input voltage and an output voltage.

特許文献３および特許文献４は、電力変換装置におけるヒステリシス制御を開示している。 Patent Literature 3 and Patent Literature 4 disclose hysteresis control in a power conversion device.

実開平５−１８２８７号公報Japanese Utility Model Publication No. 5-18287 特開２０００−３５０４４２号公報JP 2000-350442 A 特開平８−２２８４８２号公報JP-A-8-228482 特開２００３−１８８５１号公報JP 2003-18851 A

特許文献１の装置では、電源側のスイッチ素子が常にスイッチング、すなわちオンとオフとを繰り返す。このため、リアクトルには、電源電流より大きいリアクトル電流が流れる。このような大きなリアクトル電流を流すために、損失が大きく、効率が低下するという問題点があった。また、リアクトル電流が大きくなることで、リアクトルのコアに発生する磁束密度が大きくなるため、リアクトルが大型化するという問題点があった。 In the device of Patent Document 1, the switch element on the power supply side always switches, that is, turns on and off. For this reason, a reactor current larger than the power supply current flows through the reactor. Since such a large reactor current flows, there is a problem that loss is large and efficiency is lowered. Moreover, since the magnetic flux density which generate | occur | produces in the core of a reactor becomes large because a reactor current becomes large, there existed a problem that a reactor enlarged.

特許文献２に開示されるような降圧チョッパ制御と、昇圧チョッパ制御とを切り替える電力変換装置によるとスイッチ素子のスイッチングを減らすことでき、上記特許文献１の問題点を抑制することができる。 According to the power conversion device that switches between the step-down chopper control and the step-up chopper control disclosed in Patent Document 2, switching of the switch element can be reduced, and the problems of Patent Document 1 can be suppressed.

しかし、入力電圧が０Ｖに近くなる低入力電圧域と、入力電圧と出力電圧との差が微小となる小電圧差域とで、制御が不安定となり、入力電流、すなわち電源電流に望ましくない歪みを生じることがあった。 However, the control becomes unstable in a low input voltage range where the input voltage is close to 0 V and a small voltage difference range where the difference between the input voltage and the output voltage is very small, and undesirable distortion occurs in the input current, that is, the power supply current. May occur.

例えば、入力電圧の位相と入力電流の位相とを一致させるようにスイッチ素子をスイッチングする力率改善制御（ＰＦＣ制御）を実現するために、広く知られた比例積分制御（ＰＩ制御）、またはヒステリシス制御を用いることができる。しかし、低入力電圧域および小電圧差域では、リアクトル電流を変化させるために十分な電圧が回路に与えられない。このため、目標入力電流の変化に追従して実際の入力電流を変化させることができずに、入力電流に歪みを生じることがあった。また、小電圧差域では、降圧チョッパ制御と昇圧チョッパ制御との間での制御の不連続な切り替わり、制御の遅れ、制御量の過剰な増大などのいずれかに起因して入力電流に歪みを生じることがあった。 For example, in order to realize power factor correction control (PFC control) for switching the switch element so that the phase of the input voltage and the phase of the input current coincide with each other, a well-known proportional-integral control (PI control) or hysteresis is used. Control can be used. However, in the low input voltage range and the small voltage difference range, a voltage sufficient to change the reactor current is not given to the circuit. For this reason, the actual input current cannot be changed following the change in the target input current, and the input current may be distorted. Also, in the small voltage difference range, the input current is distorted due to any of discontinuous control switching between step-down chopper control and step-up chopper control, control delay, excessive increase in control amount, etc. It sometimes occurred.

本発明は上記問題点に鑑みてなされたものであり、その目的は、入力電流の歪みを抑制することができる電力変換装置を提供することである。 This invention is made | formed in view of the said problem, The objective is to provide the power converter device which can suppress distortion of input current.

本発明の他の目的は、低入力電圧域および小電圧差域の両方において入力電流の歪みを抑制することができる電力変換装置を提供することである。 Another object of the present invention is to provide a power converter that can suppress distortion of an input current in both a low input voltage range and a small voltage difference range.

本発明のさらに他の目的は、低入力電圧域および小電圧差域の両方において入力電流の歪みを抑制することができるヒステリシス制御を用いた電力変換装置を提供することである。 Still another object of the present invention is to provide a power conversion device using hysteresis control that can suppress distortion of an input current in both a low input voltage range and a small voltage difference range.

本発明は上記目的を達成するために以下の技術的手段を採用する。 The present invention employs the following technical means to achieve the above object.

請求項１に記載の発明は、入力電圧（Ｖｉｎ）を目標とする出力電圧（ＶＢ）に調整する昇降圧コンバータ回路（７、２０７）と、昇降圧コンバータ回路のリアクトル（Ｌ）に流れるリアクトル電流（ＩＬ）が目標電流（ＩＬ＊）に一致するように、昇降圧コンバータ回路の少なくともひとつのスイッチ素子（Ｑ１、Ｑ２）をヒステリシス制御するヒステリシス制御手段（３２ｂ、４２ｂ）と、ヒステリシス制御手段におけるヒステリシス幅（Ｔ）を設定する手段（３２ｃ、４２ｃ）であって、昇圧制御と降圧制御との切替時にヒステリシス幅を極小値に設定するヒステリシス設定手段（４２ｃ）とを備えることを特徴とする。 The invention described in claim 1 is a step-up / down converter circuit (7, 207) for adjusting an input voltage (Vin) to a target output voltage (VB), and a reactor current flowing in a reactor (L) of the step-up / down converter circuit. Hysteresis control means (32b, 42b) for controlling hysteresis of at least one switch element (Q1, Q2) of the buck-boost converter circuit so that (IL) matches the target current (IL *), and hysteresis in the hysteresis control means Means (32c, 42c) for setting the width (T), comprising hysteresis setting means (42c) for setting the hysteresis width to a minimum value when switching between step-up control and step-down control.

この構成によると、昇圧制御と降圧制御との切替時にヒステリシス幅が極小値に設定される。このため、昇圧制御と降圧制御との切替に起因する電流波形の歪み、および／またはヒステリシス制御に起因する電流波形の歪みを抑制することができる。 According to this configuration, the hysteresis width is set to a minimum value when switching between step-up control and step-down control. For this reason, the distortion of the current waveform caused by switching between the boost control and the step-down control and / or the distortion of the current waveform caused by the hysteresis control can be suppressed.

請求項２に記載の発明は、切替時は、入力電圧が出力電圧と等しいときを含み、ヒステリシス設定手段（３２ｃ、４２ｃ）は、入力電圧が出力電圧と等しいときに、ヒステリシス幅を極小値に設定する切替時設定手段（４２ｄ）を備えることを特徴とする。 According to the second aspect of the present invention, the switching includes a time when the input voltage is equal to the output voltage, and the hysteresis setting means (32c, 42c) minimizes the hysteresis width when the input voltage is equal to the output voltage. A switching time setting means (42d) for setting is provided.

この構成によると、入力電圧が出力電圧と等しいときにヒステリシス幅を極小値とするから、ヒステリシス制御によって十分なリアクトル電流を流せないことに起因する電流波形の歪みを抑制することができる。 According to this configuration, since the hysteresis width is minimized when the input voltage is equal to the output voltage, it is possible to suppress distortion of the current waveform due to the fact that a sufficient reactor current cannot be flowed by the hysteresis control.

請求項３に記載の発明では、ヒステリシス設定手段（３２ｃ、４２ｃ）は、さらに、入力電圧がゼロのときにも、ヒステリシス幅を極小値に設定するゼロクロス設定手段（３２ｃ）を備えることを特徴とする。この構成によると、入力電圧がゼロとなるときにも電流波形の歪みを抑制することができる。 The invention according to claim 3 is characterized in that the hysteresis setting means (32c, 42c) further includes a zero cross setting means (32c) for setting the hysteresis width to a minimum value even when the input voltage is zero. To do. According to this configuration, the distortion of the current waveform can be suppressed even when the input voltage becomes zero.

請求項４に記載の発明では、極小値がゼロであることを特徴とする。この構成によると、ヒステリシス制御を不感帯のない閾値スイッチング制御に切替えるため、ヒステリシス制御に起因する電流波形の歪みを除去することができる。 The invention according to claim 4 is characterized in that the minimum value is zero. According to this configuration, since the hysteresis control is switched to the threshold switching control without a dead zone, distortion of the current waveform due to the hysteresis control can be removed.

請求項５に記載の発明では、ヒステリシス設定手段（３２ｃ、４２ｃ）は、ヒステリシス幅を極小値から徐々に増加させることを特徴とする。この構成によると、ヒステリシス幅が極小値となった後に、ヒステリシス幅が徐々に増加設定されるから、ヒステリシス制御における急激な変動を抑制し、電流波形の歪みを抑制することができる。 The invention according to claim 5 is characterized in that the hysteresis setting means (32c, 42c) gradually increases the hysteresis width from the minimum value. According to this configuration, since the hysteresis width is set to gradually increase after the hysteresis width becomes the minimum value, it is possible to suppress rapid fluctuations in the hysteresis control and suppress distortion of the current waveform.

請求項６に記載の発明では、ヒステリシス設定手段（３２ｃ、４２ｃ）は、ヒステリシス幅を極小値に向けて徐々に減少させることを特徴とする。この構成によると、ヒステリシス幅が極小値になる前に、ヒステリシス幅が徐々に減少設定されるから、ヒステリシス制御における急激な変動を抑制し、電流波形の歪みを抑制することができる。 The invention according to claim 6 is characterized in that the hysteresis setting means (32c, 42c) gradually decreases the hysteresis width toward the minimum value. According to this configuration, since the hysteresis width is set to be gradually decreased before the hysteresis width becomes the minimum value, it is possible to suppress rapid fluctuations in the hysteresis control and suppress distortion of the current waveform.

請求項７に記載の発明では、ヒステリシス設定手段（３２ｃ、４２ｃ）は、昇圧制御から降圧制御への切替の前、同切替の後、降圧制御から昇圧制御への切替の前、および同切替の後の少なくともいずれかにおいてヒステリシス幅を極小値に設定することを特徴とする。この構成によると、昇圧制御の初期、昇圧制御の末期、降圧制御の初期、および降圧制御の末期のいずれかにおいて電流波形の歪みを抑制することができる。 In the seventh aspect of the present invention, the hysteresis setting means (32c, 42c) is provided before the switching from the step-up control to the step-down control, after the switch, before the switch from the step-down control to the step-up control, and The hysteresis width is set to a minimum value in at least one of the following. According to this configuration, distortion of the current waveform can be suppressed at any of the initial stage of the boost control, the end stage of the boost control, the initial stage of the step-down control, and the end stage of the step-down control.

請求項８に記載の発明では、ヒステリシス設定手段（３２ｃ、４２ｃ）は、昇圧制御において、入力電圧が増加するにつれてヒステリシス幅を徐々に増加させ、昇圧制御から降圧制御への切替時に、ヒステリシス幅を極小値に急激に減少させ、その後の降圧制御において、入力電圧が増加するにつれてヒステリシス幅を極小値から徐々に増加させ、さらに、入力電圧が減少するにつれてヒステリシス幅を極小値へ徐々に減少させ、降圧制御から昇圧制御への切替時に、ヒステリシス幅を極小値から急激に増加させ、その後の昇圧制御において、入力電圧が減少するにつれてヒステリシス幅を徐々に減少させることを特徴とする。この構成によると、ヒステリシス幅が、切替時に急激に減少または増加することにより、切替後の制御に適したヒステリシス幅が設定され、電流波形の歪みを抑制することができる。 In the invention according to claim 8, the hysteresis setting means (32c, 42c) gradually increases the hysteresis width as the input voltage increases in the step-up control, and sets the hysteresis width when switching from step-up control to step-down control. In the subsequent step-down control, the hysteresis width is gradually increased from the minimum value as the input voltage increases, and the hysteresis width is gradually decreased to the minimum value as the input voltage decreases. At the time of switching from the step-down control to the step-up control, the hysteresis width is rapidly increased from the minimum value, and in the subsequent step-up control, the hysteresis width is gradually decreased as the input voltage decreases. According to this configuration, the hysteresis width is rapidly decreased or increased at the time of switching, so that a hysteresis width suitable for control after switching is set, and distortion of the current waveform can be suppressed.

請求項９に記載の発明では、さらに、入力電圧と出力電圧とを比較し、入力電圧が出力電圧より低いか、または入力電圧が出力電圧より高いかを判定する判定手段（１２２）と、昇降圧コンバータ回路の降圧コンバータ回路のスイッチ素子（Ｑ１）をオン状態に固定制御する第１オン固定手段（３１）と、昇降圧コンバータ回路の昇圧コンバータ回路のスイッチ素子（Ｑ２）をオフ状態に固定制御する第２オフ固定手段（４１）と、判定手段により入力電圧が出力電圧より低いと判定されるとき、昇降圧コンバータ回路を昇圧コンバータ回路として作動させる昇圧制御手段（１２３）と、判定手段により入力電圧が出力電圧より高いと判定されるとき、昇降圧コンバータ回路を降圧コンバータ回路として作動させる降圧制御手段（１２３）とを備え、昇圧制御手段（１２３）は、第１オン固定手段（３１）により降圧コンバータ回路のスイッチ素子（Ｑ１）をオン状態に固定制御するとともに、ヒステリシス制御手段（３２ｂ）により昇圧コンバータ回路のスイッチ素子（Ｑ２）を制御し、降圧制御手段（１２４）は、第２オフ固定手段（４１）により昇圧コンバータ回路のスイッチ素子（Ｑ２）をオフ状態に固定制御するとともに、ヒステリシス制御手段（４２ｂ）により降圧コンバータ回路のスイッチ素子（Ｑ１）を制御することを特徴とする。この構成によると、比較的簡単な昇圧制御と降圧制御との切替により、スイッチ素子のスイッチ回数を抑えながら、電流波形の歪みの少ない電力変換装置を提供することができる。 According to the ninth aspect of the present invention, the input voltage is compared with the output voltage, and the determination means (122) for determining whether the input voltage is lower than the output voltage or the input voltage is higher than the output voltage; The first on-fixing means (31) for fixing and controlling the switch element (Q1) of the step-down converter circuit of the pressure converter circuit to the on state and the switch element (Q2) of the boost converter circuit of the step-up / down converter circuit are fixed to the off state. Second off-fixing means (41), and when the determination means determines that the input voltage is lower than the output voltage, the boost control means (123) that operates the step-up / step-down converter circuit as a boost converter circuit, and the input by the determination means Step-down control means (123) for operating the buck-boost converter circuit as a step-down converter circuit when it is determined that the voltage is higher than the output voltage; The boost control means (123) controls the switch element (Q1) of the step-down converter circuit to be in an ON state by the first ON fixing means (31), and switches the boost converter circuit by the hysteresis control means (32b). (Q2) is controlled, and the step-down control means (124) controls the switch element (Q2) of the step-up converter circuit to the OFF state by the second OFF fixing means (41) and reduces the voltage by the hysteresis control means (42b). The switch element (Q1) of the converter circuit is controlled. According to this configuration, it is possible to provide a power conversion device with less distortion of the current waveform while suppressing the number of switching of the switch element by relatively simple switching between step-up control and step-down control.

なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。 Note that the reference numerals in parentheses described in the claims and the above-described means indicate the correspondence with the specific means described in the embodiments described later as one aspect, and are technical terms of the present invention. It does not limit the range.

本発明を適用した第１実施形態に係る電力変換装置を含む充電回路を示す回路図である。It is a circuit diagram which shows the charging circuit containing the power converter device which concerns on 1st Embodiment to which this invention is applied. 第１実施形態の制御装置の制御を示すフローチャートである。It is a flowchart which shows control of the control apparatus of 1st Embodiment. 第１実施形態の制御装置による昇圧制御を示すブロック図である。It is a block diagram which shows the pressure | voltage rise control by the control apparatus of 1st Embodiment. 第１実施形態の制御装置による降圧制御を示すブロック図である。It is a block diagram which shows the pressure | voltage fall control by the control apparatus of 1st Embodiment. 第１実施形態における交流電圧Ｖａｃの波形を示す波形図である。It is a wave form diagram which shows the waveform of the alternating voltage Vac in 1st Embodiment. 第１実施形態における入力電流Ｉａｃの波形を示す波形図である。It is a wave form diagram which shows the waveform of the input current Iac in 1st Embodiment. 第１実施形態における全波整流電圧Ｖｉｎと出力電圧ＶＢとの波形を示す波形図である。It is a wave form diagram which shows the waveform of the full wave rectification voltage Vin and output voltage VB in 1st Embodiment. 第１実施形態におけるリアクトル電流ＩＬの波形を示す波形図である。It is a wave form diagram which shows the waveform of the reactor current IL in 1st Embodiment. 第１実施形態におけるヒステリシス幅Ｔの波形を示す波形図である。It is a wave form diagram which shows the waveform of the hysteresis width T in 1st Embodiment. 本発明を適用した第２実施形態に係る電力変換装置を含む充電回路を示す回路図である。It is a circuit diagram which shows the charging circuit containing the power converter device which concerns on 2nd Embodiment to which this invention is applied. 比較例における交流電圧Ｖａｃの波形を示す波形図である。It is a wave form diagram which shows the waveform of the alternating voltage Vac in a comparative example. 比較例における入力電流Ｉａｃの波形を示す波形図である。It is a wave form diagram which shows the waveform of the input current Iac in a comparative example. 比較例におけるリアクトル電流ＩＬの波形を示す波形図である。It is a wave form diagram which shows the waveform of the reactor current IL in a comparative example. 本発明を適用した第２実施形態におけるヒステリシス幅Ｔの波形を示す波形図である。It is a wave form diagram which shows the waveform of the hysteresis width T in 2nd Embodiment to which this invention is applied.

以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。 A plurality of modes for carrying out the present invention will be described below with reference to the drawings. In each embodiment, parts corresponding to the matters described in the preceding embodiment may be denoted by the same reference numerals, and redundant description may be omitted. When only a part of the configuration is described in each mode, the other modes described above can be applied to the other parts of the configuration. Not only combinations of parts that clearly show that combinations are possible in each embodiment, but also combinations of the embodiments even if they are not explicitly stated unless there is a problem with the combination. Is also possible.

（第１実施形態）
図１は、本発明を適用した第１実施形態に係る電力変換装置を含む充電回路を示す回路図である。充電回路１は、交流電力を供給する交流電源３と、交流電源３の電力を直流電力に変換する電力変換装置２と、電力変換装置２から供給される直流電力によって充電される二次電池４とを備える。充電回路１は、負荷としての二次電池４に電力を供給する電源回路を構成する。交流電源２は、商用電源、または発電機によって提供される。二次電池４は、車両に搭載された車載型の二次電池、可搬型の二次電池、または地上に固定された定置型の二次電池である。二次電池４は、例えばリチウムイオン電池によって提供される。 (First embodiment)
FIG. 1 is a circuit diagram showing a charging circuit including a power conversion device according to a first embodiment to which the present invention is applied. The charging circuit 1 includes an AC power source 3 that supplies AC power, a power converter 2 that converts the power of the AC power source 3 into DC power, and a secondary battery 4 that is charged by DC power supplied from the power converter 2. With. The charging circuit 1 constitutes a power supply circuit that supplies power to the secondary battery 4 as a load. The AC power source 2 is provided by a commercial power source or a generator. The secondary battery 4 is a vehicle-mounted secondary battery mounted on a vehicle, a portable secondary battery, or a stationary secondary battery fixed on the ground. The secondary battery 4 is provided by, for example, a lithium ion battery.

電力変換装置２は、ノイズを除去するフィルタ回路５と、交流電力を整流し全波整流電圧Ｖｉｎを出力する整流回路６と、整流回路６から供給される電圧を二次電池４の電圧に変換するＨブリッジ型の昇降圧コンバータ回路７と、昇降圧コンバータ回路７のスイッチ素子を制御する制御装置２０とを備える。 The power conversion device 2 converts a filter circuit 5 that removes noise, a rectifier circuit 6 that rectifies AC power and outputs a full-wave rectified voltage Vin, and converts a voltage supplied from the rectifier circuit 6 into a voltage of the secondary battery 4. An H-bridge type step-up / down converter circuit 7 and a control device 20 that controls the switch elements of the step-up / down converter circuit 7.

昇降圧コンバータ回路７は、交流電圧Ｖａｃの全波整流電圧Ｖｉｎを目標とする出力電圧ＶＢに調整する。全波整流電圧Ｖｉｎは入力電圧Ｖｉｎとも呼ばれる。昇降圧コンバータ回路７は、降圧型アームを構成する第１スイッチ素子１１（以下、Ｑ１と呼ぶ）と、ダイオード１２（以下、Ｄ１と呼ぶ）とを備える。Ｑ１とＤ１とは、整流回路６から供給される電圧（入力電圧とも呼ぶことができる）に対して直列に接続されている。さらに、昇降圧コンバータ回路７は、昇圧型アームを構成する第２スイッチ素子１３（以下、Ｑ２と呼ぶ）と、ダイオード１４（以下、Ｄ２と呼ぶ）とを備える。Ｑ２とＤ２とは、二次電池４の電圧（出力電圧とも呼ぶことができる）に対して直列に接続されている。Ｑ１とＱ２とは、ＩＧＢＴ素子（絶縁ゲート型バイポーラトランジスタ素子）である。よって、Ｑ１とＱ２とは、スイッチングトランジスタと、逆接続ダイオードとの並列回路として構成されている。Ｑ１とＤ１との間と、Ｑ２とＤ２との間との間には、インダクタンス素子がリアクトル１５（以下、Ｌと呼ぶ）として設けられている。さらに、Ｑ２とＤ２とに対して並列となるように、出力キャパシタとしてのコンデンサ１６が設けられている。 The step-up / down converter circuit 7 adjusts the full-wave rectified voltage Vin of the AC voltage Vac to the target output voltage VB. The full-wave rectified voltage Vin is also called an input voltage Vin. The buck-boost converter circuit 7 includes a first switch element 11 (hereinafter referred to as Q1) and a diode 12 (hereinafter referred to as D1) that constitute a step-down arm. Q1 and D1 are connected in series with a voltage (also referred to as an input voltage) supplied from the rectifier circuit 6. Further, the step-up / step-down converter circuit 7 includes a second switch element 13 (hereinafter referred to as Q2) and a diode 14 (hereinafter referred to as D2) that constitute a step-up arm. Q2 and D2 are connected in series with the voltage of the secondary battery 4 (which can also be called an output voltage). Q1 and Q2 are IGBT elements (insulated gate bipolar transistor elements). Therefore, Q1 and Q2 are configured as a parallel circuit of a switching transistor and a reverse connection diode. An inductance element is provided as a reactor 15 (hereinafter referred to as L) between Q1 and D1 and between Q2 and D2. Further, a capacitor 16 as an output capacitor is provided so as to be parallel to Q2 and D2.

昇降圧コンバータ回路７は、昇降圧チョッパ回路とも呼ぶことができる。昇降圧コンバータ回路７は、昇圧コンバータ回路としての構成要素と、降圧コンバータ回路としての構成要素とを備える。Ｑ１は、降圧コンバータ回路としてのスイッチ素子である。Ｑ２は、昇圧コンバータ回路としてのスイッチ素子である。 The step-up / step-down converter circuit 7 can also be called a step-up / step-down chopper circuit. The step-up / down converter circuit 7 includes components as a boost converter circuit and components as a step-down converter circuit. Q1 is a switch element as a step-down converter circuit. Q2 is a switch element as a boost converter circuit.

制御装置２０は、昇降圧コンバータ回路７のＱ１、Ｑ２を制御する制御手段を提供する。制御装置２０は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置によって実行されることによって、制御装置をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置を機能させる。制御装置２０が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。 The control device 20 provides control means for controlling Q1 and Q2 of the buck-boost converter circuit 7. The control device 20 is provided by a microcomputer provided with a computer-readable storage medium. The storage medium stores a computer-readable program. The storage medium can be provided by a memory. By being executed by the control device, the program causes the control device to function as the device described in this specification, and causes the control device to function so as to execute the control method described in this specification. The means provided by the control device 20 can also be referred to as a functional block or module that achieves a predetermined function.

電力変換装置２は、交流電圧Ｖａｃを検出する入力電圧検出手段としての電圧検出器２１と、出力電圧ＶＢを検出する出力電圧検出手段としての電圧検出器２２と、リアクトル電流ＩＬを検出する電流検出手段としての電流検出器２３とを備える。入力電圧Ｖｉｎは、交流電圧Ｖａｃの絶対値｜Ｖａｃ｜として求められる。なお、交流電圧Ｖａｃを検出する代わりに、交流電圧Ｖｉｎを検出してもよい。これら複数の検出器２１、２２、２３からの検出信号は、制御装置２０に入力される。 The power converter 2 includes a voltage detector 21 as input voltage detection means for detecting the AC voltage Vac, a voltage detector 22 as output voltage detection means for detecting the output voltage VB, and current detection for detecting the reactor current IL. And a current detector 23 as means. The input voltage Vin is obtained as an absolute value | Vac | of the AC voltage Vac. Instead of detecting the alternating voltage Vac, the alternating voltage Vin may be detected. Detection signals from the plurality of detectors 21, 22, and 23 are input to the control device 20.

制御装置２０は、入力電圧Ｖｉｎと出力電圧ＶＢとの比較に基づいて、昇圧制御、または降圧制御を切り替えて提供する。昇圧制御においては、昇降圧コンバータ回路７は昇圧コンバータ回路として機能する。降圧制御においては、昇降圧コンバータ回路７は降圧コンバータ回路として機能する。さらに、制御装置２０は、昇圧制御と降圧制御との両方において、交流電圧Ｖａｃと入力電流Ｉａｃとの位相をほぼ一致させる力率改善制御（ＰＦＣ制御）を実行する。入力電流Ｉａｃの目標電流Ｉａｃ＊は、交流電圧Ｖａｃに基づいて生成することができる。また、Ｌに流れる電流を制御することによって入力電流Ｉａｃの位相を制御することができる。そこで、昇降圧コンバータ回路７のＬに流れるリアクトル電流ＩＬが目標電流ＩＬ＊に一致するように、昇降圧コンバータ回路７の少なくともひとつのスイッチ素子（Ｑ１、Ｑ２）が制御される。リアクトル電流ＩＬの目標電流ＩＬ＊は、入力電流Ｉａｃの目標電流Ｉａｃ＊から生成される。制御装置２０は、ヒステリシス制御によってリアクトル電流ＩＬを目標電流ＩＬ＊に制御する。ヒステリシス制御においては、目標電流ＩＬ＊より所定のヒステリシス幅Ｔだけ高い値にオンからオフへのスイッチング閾値が設けられ、目標電流ＩＬ＊より所定のヒステリシス幅Ｔだけ低い値にオフからオンへのスイッチング閾値が設けられる。 The control device 20 switches and provides step-up control or step-down control based on a comparison between the input voltage Vin and the output voltage VB. In step-up control, the step-up / step-down converter circuit 7 functions as a step-up converter circuit. In step-down control, the step-up / down converter circuit 7 functions as a step-down converter circuit. Further, control device 20 executes power factor correction control (PFC control) for substantially matching the phases of AC voltage Vac and input current Iac in both step-up control and step-down control. The target current Iac * of the input current Iac can be generated based on the AC voltage Vac. Further, the phase of the input current Iac can be controlled by controlling the current flowing through L. Therefore, at least one switch element (Q1, Q2) of the buck-boost converter circuit 7 is controlled so that the reactor current IL flowing through L of the buck-boost converter circuit 7 matches the target current IL *. Target current IL * of reactor current IL is generated from target current Iac * of input current Iac. Control device 20 controls reactor current IL to target current IL * by hysteresis control. In the hysteresis control, a switching threshold value from ON to OFF is set to a value higher than the target current IL * by a predetermined hysteresis width T, and switching from OFF to ON is set to a value lower than the target current IL * by a predetermined hysteresis width T. A threshold is provided.

さらに、制御装置２０が提供するヒステリシス制御においては、可変のヒステリシス幅Ｔが用いられる。ヒステリシス幅Ｔは、入力電圧Ｖｉｎ（交流電圧Ｖａｃの絶対値｜Ｖａｃ｜）に応じて変化するように設定される。さらに、ヒステリシス幅Ｔは、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときに極小値をとるように設定される。よって、制御装置２０は、昇圧制御と降圧制御との切替時に、ヒステリシス幅Ｔを極小値に設定する。加えて、ヒステリシス幅Ｔは、入力電圧Ｖｉｎがゼロ（０Ｖ）のときに極小値をとるように設定される。 Further, in the hysteresis control provided by the control device 20, a variable hysteresis width T is used. The hysteresis width T is set so as to change according to the input voltage Vin (absolute value | Vac | of the AC voltage Vac). Furthermore, the hysteresis width T is set to take a minimum value when the input voltage Vin is equal to the output voltage VB. Therefore, the control device 20 sets the hysteresis width T to a minimum value when switching between step-up control and step-down control. In addition, the hysteresis width T is set to take a minimum value when the input voltage Vin is zero (0 V).

図２は、第１実施形態の制御装置２０の制御を示すフローチャートである。制御装置２０は、制御処理１２０を開始すると、ステップ１２１において信号入力と設定処理とを実行する。ステップ１２１では、交流電圧Ｖａｃ、出力電圧ＶＢ、リアクトル電流ＩＬが検出器２１、２２、２３から入力される。さらに、目標入力電流Ｉａｃ＊が交流電圧Ｖａｃと同位相となるように生成される。また、目標リアクトル電流ＩＬ＊が目標入力電流Ｉａｃ＊から生成される。 FIG. 2 is a flowchart showing the control of the control device 20 of the first embodiment. When starting the control process 120, the control device 20 executes signal input and setting processing in step 121. In step 121, AC voltage Vac, output voltage VB, and reactor current IL are input from detectors 21, 22, and 23. Further, the target input current Iac * is generated so as to be in phase with the AC voltage Vac. In addition, target reactor current IL * is generated from target input current Iac *.

ステップ１２２では、入力電圧Ｖｉｎを示す交流電圧Ｖａｃの絶対値｜Ｖａｃ｜と出力電圧ＶＢとが比較される。交流電圧Ｖａｃの絶対値｜Ｖａｃ｜は入力電圧Ｖｉｎを示す。｜Ｖａｃ｜＜ＶＢのとき、処理はステップ１２３へ進む。一方、｜Ｖａｃ｜＞ＶＢのとき、処理はステップ１２４へ進む。また、｜Ｖａｃ｜＝ＶＢのときにも、処理はステップ１２４へ進む。よって、ステップ１２２により、入力電圧Ｖｉｎが出力電圧ＶＢより低い（｜Ｖａｃ｜＜ＶＢ）か、または入力電圧Ｖｉｎが出力電圧ＶＢより高い（｜Ｖａｃ｜＞ＶＢ）かを判定する判定手段が提供される。 In step 122, the absolute value | Vac | of the AC voltage Vac indicating the input voltage Vin is compared with the output voltage VB. The absolute value | Vac | of the AC voltage Vac indicates the input voltage Vin. When | Vac | <VB, the process proceeds to step 123. On the other hand, when | Vac |> VB, the process proceeds to step 124. The process also proceeds to step 124 when | Vac | = VB. Thus, step 122 provides a determination means for determining whether the input voltage Vin is lower than the output voltage VB (| Vac | <VB) or whether the input voltage Vin is higher than the output voltage VB (| Vac |> VB). The

ステップ１２３では、昇降圧コンバータ回路７を昇圧コンバータ回路として作動させる昇圧制御が実行される。ステップ１２３により、昇圧制御手段が提供される。昇圧制御では、降圧コンバータ回路の能動素子としてのＱ１がオン状態に固定制御され、昇圧コンバータ回路の能動素子としてのＱ２がヒステリシス制御される。 In step 123, boost control for operating the step-up / down converter circuit 7 as a boost converter circuit is executed. Step 123 provides boost control means. In step-up control, Q1 as an active element of the step-down converter circuit is fixedly controlled to be in an ON state, and Q2 as an active element of the step-up converter circuit is subjected to hysteresis control.

ステップ１２４では、昇降圧コンバータ回路７を降圧コンバータ回路として作動させる降圧制御が実行される。ステップ１２４により、降圧制御手段が提供される。降圧制御では、降圧コンバータ回路の能動素子としてのＱ１がヒステリシス制御され、昇圧コンバータ回路の能動素子としてのＱ２がオフ状態に固定制御される。 In step 124, step-down control for operating the step-up / step-down converter circuit 7 as a step-down converter circuit is executed. Step 124 provides a step-down control means. In the step-down control, Q1 as an active element of the step-down converter circuit is subjected to hysteresis control, and Q2 as an active element of the step-up converter circuit is fixedly controlled in an OFF state.

ステップ１２５では、電力変換回路２の動作を終了する要求が手動スイッチなどから入力されたか否かが判定される。終了要求がない場合は、ステップ１２１から１２４を繰り返す。終了要求がある場合は、制御処理１２０を終了し、再び制御処理１２０が起動されるまで制御装置２０は待機状態となる。 In step 125, it is determined whether or not a request to end the operation of the power conversion circuit 2 has been input from a manual switch or the like. If there is no termination request, steps 121 to 124 are repeated. When there is an end request, the control process 120 is ended, and the control device 20 is in a standby state until the control process 120 is activated again.

図３は、第１実施形態の制御装置による昇圧制御を示すブロック図である。昇圧制御１２３は、Ｑ１オン固定ブロック３１と、Ｑ２ヒステリシス制御ブロック３２とを備えるブロック構成によって実現することができる。Ｑ１オン固定ブロック３１は、Ｑ１に継続的にゲート信号を与えることによって、Ｑ１をオン状態に固定制御する第１オン固定手段を提供する。 FIG. 3 is a block diagram illustrating boost control by the control device of the first embodiment. The step-up control 123 can be realized by a block configuration including the Q1 ON fixed block 31 and the Q2 hysteresis control block 32. The Q1 on-fixing block 31 provides first on-fixing means for fixing and controlling Q1 to an on state by continuously giving a gate signal to Q1.

Ｑ２ヒステリシス制御ブロック３２は、リアクトル電流ＩＬが目標リアクトル電流ＩＬ＊に一致するように、Ｑ２をヒステリシス制御する。Ｑ２ヒステリシス制御ブロック３２は、目標リアクトル電流ＩＬ＊とリアクトル電流ＩＬとの誤差Ｉｅを算出する誤差検出器３２ａと、ヒステリシス制御ブロック３２ｂと、ヒステリシス設定ブロック３２ｃとを備える。 The Q2 hysteresis control block 32 performs hysteresis control on Q2 so that the reactor current IL matches the target reactor current IL *. The Q2 hysteresis control block 32 includes an error detector 32a that calculates an error Ie between the target reactor current IL * and the reactor current IL, a hysteresis control block 32b, and a hysteresis setting block 32c.

ヒステリシス制御ブロック３２ｂは、入力される誤差Ｉｅと、図示されるヒステリシス特性とに基づいて、Ｑ２のオン信号またはオフ信号を出力する。誤差Ｉｅがヒステリシス幅Ｔを上回ると、ヒステリシス制御ブロック３２ｂはＱ２をオフ状態に制御する信号ＯＦＦを出力する。誤差Ｉｅがヒステリシス幅−Ｔを下回ると、ヒステリシス制御ブロックはＱ２をオン状態に制御する信号ＯＮを出力する。ヒステリシス幅Ｔは、可変である。ヒステリシス制御ブロック３２ｂは、ヒステリシス制御手段を提供する。ヒステリシス制御ブロック３２ｂは、シュミットトリガ回路、正帰還をもつコンパレータ回路、ウインドコンパレータ回路、マイクロコンピュータを用いたソフトウェア制御などによって提供することができる。 The hysteresis control block 32b outputs an on signal or an off signal of Q2 based on the input error Ie and the illustrated hysteresis characteristic. When the error Ie exceeds the hysteresis width T, the hysteresis control block 32b outputs a signal OFF that controls Q2 to be turned off. When the error Ie falls below the hysteresis width −T, the hysteresis control block outputs a signal ON that controls Q2 to be in an ON state. The hysteresis width T is variable. The hysteresis control block 32b provides a hysteresis control means. The hysteresis control block 32b can be provided by a Schmitt trigger circuit, a comparator circuit having positive feedback, a window comparator circuit, software control using a microcomputer, or the like.

ヒステリシス設定ブロック３２ｃは、交流電圧Ｖａｃ、および出力電圧ＶＢに基づいて、入力電流Ｉａｃの歪みを抑制するようにヒステリシス幅Ｔを設定し、ヒステリシス制御ブロック３２ｂにおけるヒステリシス幅Ｔを調節する。ヒステリシス設定ブロック３２ｃは、ヒステリシス設定手段を提供する。ヒステリシス設定ブロック３２ｃは、比例設定ブロック３２ｄを備える。比例設定ブロック３２ｄは、交流電圧Ｖａｃの絶対値｜Ｖａｃ｜、すなわち入力電圧Ｖｉｎに応じてヒステリシス幅Ｔを比例的に設定する。比例設定ブロック３２ｄは、所定の関数ｆに基づいて、ヒステリシス幅ＴをＴ＝ｆ（｜Ｖａｃ｜）として設定する。比例設定ブロック３２ｄは、ゼロクロス設定ブロックを含んでいる。ゼロクロス設定ブロックは、入力電圧Ｖｉｎがゼロのとき、すなわち｜Ｖａｃ｜＝０のとき、ヒステリシス幅を極小値に設定する。入力電圧Ｖｉｎがゼロのときのヒステリシス幅Ｔの極小値は、ゼロ（Ｔ＝０）である。よって、比例設定ブロック３２ｄは、ゼロクロス設定手段を提供する。 Based on the AC voltage Vac and the output voltage VB, the hysteresis setting block 32c sets the hysteresis width T so as to suppress distortion of the input current Iac, and adjusts the hysteresis width T in the hysteresis control block 32b. The hysteresis setting block 32c provides a hysteresis setting means. The hysteresis setting block 32c includes a proportional setting block 32d. The proportional setting block 32d proportionally sets the hysteresis width T according to the absolute value | Vac | of the AC voltage Vac, that is, the input voltage Vin. The proportional setting block 32d sets the hysteresis width T as T = f (| Vac |) based on a predetermined function f. The proportional setting block 32d includes a zero cross setting block. The zero cross setting block sets the hysteresis width to a minimum value when the input voltage Vin is zero, that is, when | Vac | = 0. The minimum value of the hysteresis width T when the input voltage Vin is zero is zero (T = 0). Therefore, the proportional setting block 32d provides a zero cross setting means.

なお、この実施形態では、｜Ｖａｃ｜＝ＶＢのときには後述の降圧制御が実行されるから、切替時におけるヒステリシス幅Ｔの極小値は、降圧制御においてのみ与えられる。ただし、昇圧制御においても、切替時におけるヒステリシス幅Ｔの極小値が与えられてもよい。 In this embodiment, since step-down control described later is executed when | Vac | = VB, the minimum value of the hysteresis width T at the time of switching is given only in step-down control. However, also in the boost control, a minimum value of the hysteresis width T at the time of switching may be given.

図４は、第１実施形態の制御装置による降圧制御を示すブロック図である。降圧制御１２４は、Ｑ２オフ固定ブロック４１と、Ｑ１ヒステリシス制御ブロック４２とを備えるブロック構成によって実現することができる。Ｑ２オフ固定ブロック４１は、Ｑ２に継続的にゲート信号を与えることによって、Ｑ２をオフ状態に固定制御する第２オフ固定手段を提供する。 FIG. 4 is a block diagram illustrating step-down control by the control device of the first embodiment. The step-down control 124 can be realized by a block configuration including a Q2 off fixed block 41 and a Q1 hysteresis control block 42. The Q2 off-fixing block 41 provides second off-fixing means for fixing and controlling Q2 in the off state by continuously giving a gate signal to Q2.

Ｑ１ヒステリシス制御ブロック４２は、リアクトル電流ＩＬが目標リアクトル電流ＩＬ＊に一致するように、Ｑ１をヒステリシス制御する。Ｑ１ヒステリシス制御ブロック４２は、目標リアクトル電流ＩＬ＊とリアクトル電流ＩＬとの誤差Ｉｅを算出する誤差検出器４２ａと、ヒステリシス制御ブロック４２ｂと、ヒステリシス設定ブロック４２ｃとを備える。ヒステリシス制御ブロック４２ｂは、上述の昇圧制御におけるヒステリシス制御ブロック３２ｂと同じである。 The Q1 hysteresis control block 42 performs hysteresis control on Q1 so that the reactor current IL matches the target reactor current IL *. The Q1 hysteresis control block 42 includes an error detector 42a that calculates an error Ie between the target reactor current IL * and the reactor current IL, a hysteresis control block 42b, and a hysteresis setting block 42c. The hysteresis control block 42b is the same as the hysteresis control block 32b in the above boost control.

ヒステリシス設定ブロック４２ｃは、交流電圧Ｖａｃ、および出力電圧ＶＢに基づいて、入力電流Ｉａｃの歪みを抑制するようにヒステリシス幅Ｔを設定し、ヒステリシス制御ブロック４２ｂにおけるヒステリシス幅Ｔを調節する。ヒステリシス設定ブロック４２ｃは、ヒステリシス設定手段を提供する。ヒステリシス設定ブロック４２ｃは、比例設定ブロック４２ｄを備える。比例設定ブロック４２ｄは、交流電圧Ｖａｃの絶対値｜Ｖａｃ｜、すなわち入力電圧Ｖｉｎと出力電圧ＶＢとの差に応じてヒステリシス幅Ｔを比例的に設定する。比例設定ブロック４２ｄは、所定の関数ｆに基づいて、ヒステリシス幅ＴをＴ＝ｆ（｜Ｖａｃ｜−ＶＢ）として設定する。この比例設定ブロック４２ｄは、切替時設定ブロックを備えている。切替時設定ブロックは、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときに、ヒステリシス幅Ｔを極小値に設定する。言い換えると、昇圧制御から降圧制御への切替の直後である降圧制御の初期、および降圧制御から昇圧制御への切替の直前である降圧制御の末期にヒステリシス幅Ｔを極小値に設定する。切替時のヒステリシス幅Ｔの極小値は、ゼロ（Ｔ＝０）である。よって、比例設定ブロック４２ｄは、昇圧制御と降圧制御との切替時に、より詳細には、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときに、ヒステリシス幅Ｔを極小値に設定する切替時設定手段を提供する。 The hysteresis setting block 42c sets the hysteresis width T so as to suppress the distortion of the input current Iac based on the AC voltage Vac and the output voltage VB, and adjusts the hysteresis width T in the hysteresis control block 42b. The hysteresis setting block 42c provides a hysteresis setting means. The hysteresis setting block 42c includes a proportional setting block 42d. The proportional setting block 42d proportionally sets the hysteresis width T according to the absolute value | Vac | of the AC voltage Vac, that is, the difference between the input voltage Vin and the output voltage VB. The proportional setting block 42d sets the hysteresis width T as T = f (| Vac | −VB) based on a predetermined function f. The proportional setting block 42d includes a switching time setting block. The switching setting block sets the hysteresis width T to a minimum value when the input voltage Vin is equal to the output voltage VB. In other words, the hysteresis width T is set to a minimum value at the initial stage of the step-down control immediately after the switching from the step-up control to the step-down control and at the end of the step-down control immediately before the switching from the step-down control to the step-up control. The minimum value of the hysteresis width T at the time of switching is zero (T = 0). Therefore, the proportional setting block 42d provides switching setting means for setting the hysteresis width T to a minimum value when switching between step-up control and step-down control, more specifically, when the input voltage Vin is equal to the output voltage VB. To do.

昇圧制御と降圧制御との切替は、典型的な態様においては入力電圧Ｖｉｎが出力電圧ＶＢと等しいときを境界として実行することができる。また、昇圧制御と降圧制御との切替は、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときの前、または後に実行することもできる。例えば、昇圧制御と降圧制御との切替は、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときの前後にヒステリシスを設けて実行されてもよい。昇圧制御と降圧制御との切替時という概念は、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときを含み、かつ、そのときの前後の所定範囲を含む概念である。昇圧制御と降圧制御との切替時を、入力電圧Ｖｉｎと出力電圧ＶＢとの差が微小となる小電圧差域とし、この小電圧差域においてヒステリシス幅Ｔを極小値に設定してもよい。 Switching between the step-up control and the step-down control can be executed with a boundary when the input voltage Vin is equal to the output voltage VB in a typical mode. The switching between the step-up control and the step-down control can also be executed before or after the input voltage Vin is equal to the output voltage VB. For example, switching between step-up control and step-down control may be performed with hysteresis provided before and after the input voltage Vin is equal to the output voltage VB. The concept of switching between step-up control and step-down control is a concept including when the input voltage Vin is equal to the output voltage VB and including a predetermined range before and after that time. The switching between the step-up control and the step-down control may be performed in a small voltage difference region where the difference between the input voltage Vin and the output voltage VB is very small, and the hysteresis width T may be set to a minimum value in this small voltage difference region.

なお、この実施形態では、｜Ｖａｃ｜≧ＶＢのときには、交流電圧Ｖａｃがゼロクロスすることはないから、ゼロクロスにおけるヒステリシス幅Ｔの極小値は、前述の昇圧制御においてのみ与えられる。 In this embodiment, when | Vac | ≧ VB, the AC voltage Vac does not zero cross, so the minimum value of the hysteresis width T at the zero cross is given only in the above-described boost control.

また、昇圧制御における誤差検出器３２ａと、降圧制御における誤差検出器４２ａとは、共通の回路、または演算処理によって提供することができる。昇圧制御におけるヒステリシス制御ブロック３２ｂと、降圧制御におけるヒステリシス制御ブロック４２ｂとも、共通の回路、または演算処理によって提供することができる。さらに、昇圧制御におけるヒステリシス設定ブロック３２ｃと、降圧制御におけるヒステリシス設定ブロック４２ｃとは、それらの大部分が共通の回路、または演算処理によって提供することができる。 Further, the error detector 32a in the step-up control and the error detector 42a in the step-down control can be provided by a common circuit or arithmetic processing. The hysteresis control block 32b in the step-up control and the hysteresis control block 42b in the step-down control can be provided by a common circuit or arithmetic processing. Further, most of the hysteresis setting block 32c in the step-up control and the hysteresis setting block 42c in the step-down control can be provided by a common circuit or arithmetic processing.

また、Ｑ１オン固定ブロック３１と、Ｑ１ヒステリシス制御ブロック４２とは、降圧コンバータ回路のスイッチ素子としてのＱ１を制御するための降圧コンバータ回路制御手段を構成している。一方、Ｑ２オフ固定ブロック４１と、Ｑ２ヒステリシス制御ブロック３２とは、昇圧コンバータ回路のスイッチ素子としてのＱ２を制御するための昇圧コンバータ回路制御手段を構成している。 The Q1 ON fixed block 31 and the Q1 hysteresis control block 42 constitute step-down converter circuit control means for controlling Q1 as a switch element of the step-down converter circuit. On the other hand, the Q2 off fixed block 41 and the Q2 hysteresis control block 32 constitute a boost converter circuit control means for controlling Q2 as a switch element of the boost converter circuit.

次に、波形図に基づいてこの実施形態の作動を説明する。図５は、交流電圧Ｖａｃの波形を示す波形図である。図６は、入力電流Ｉａｃの波形を示す波形図である。図７は、全波整流電圧Ｖｉｎと出力電圧ＶＢとの波形を示す波形図である。全波整流電圧Ｖｉｎは、入力電圧Ｖｉｎである。図８は、リアクトル電流ＩＬの波形を示す波形図である。図９は、ヒステリシス幅Ｔの波形を示す波形図である。 Next, the operation of this embodiment will be described based on the waveform diagram. FIG. 5 is a waveform diagram showing the waveform of the AC voltage Vac. FIG. 6 is a waveform diagram showing the waveform of the input current Iac. FIG. 7 is a waveform diagram showing waveforms of the full-wave rectified voltage Vin and the output voltage VB. The full-wave rectified voltage Vin is the input voltage Vin. FIG. 8 is a waveform diagram showing a waveform of reactor current IL. FIG. 9 is a waveform diagram showing a waveform of the hysteresis width T.

正弦波の交流電圧Ｖａｃがゼロから徐々に上昇すると、入力電圧Ｖｉｎも上昇する。入力電圧Ｖｉｎがゼロのときと入力電圧Ｖｉｎが出力電圧ＶＢと等しいときとの間では、制御装置２０は昇圧制御を実行する。昇圧制御においては、Ｑ１オン固定ブロック３１によりＱ１はオン状態に固定され、Ｑ２はＱ２ヒステリシス制御ブロック３２によりデューティ制御される。この結果、Ｑ２とＬとを含む昇圧コンバータ回路により入力電圧Ｖｉｎが昇圧され、出力電圧ＶＢが供給される。さらに、誤差検出器３２ａとヒステリシス制御ブロック３２ｂとによるフィードバック制御により入力電流Ｉａｃは、交流電圧Ｖａｃと同位相で変化する。 When the sine wave AC voltage Vac gradually increases from zero, the input voltage Vin also increases. Between the time when the input voltage Vin is zero and the time when the input voltage Vin is equal to the output voltage VB, the control device 20 executes step-up control. In the step-up control, Q1 is fixed to the ON state by the Q1 on-fixing block 31, and Q2 is duty-controlled by the Q2 hysteresis control block 32. As a result, the input voltage Vin is boosted by the boost converter circuit including Q2 and L, and the output voltage VB is supplied. Furthermore, the input current Iac changes in the same phase as the AC voltage Vac by feedback control by the error detector 32a and the hysteresis control block 32b.

昇圧制御において入力電圧Ｖｉｎが時刻ｔ０から増加するとき、ヒステリシス設定ブロック３２ｃは、入力電圧Ｖｉｎが増加するにつれてヒステリシス幅Ｔを徐々に増加させる。この実施例では、ヒステリシス幅Ｔを入力電圧Ｖｉｎに比例して増加するように設定する。入力電圧Ｖｉｎがゼロのとき、ヒステリシス設定ブロック３２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。よって、入力電圧Ｖｉｎがゼロのとき、ヒステリシス設定ブロック３２ｃは、ヒステリシス幅Ｔを極小値に設定する。入力電圧Ｖｉｎが増加すると、入力電圧Ｖｉｎが出力電圧ＶＢと等しいときに向けて、ヒステリシス幅Ｔは徐々に増加させられる。やがて、時刻ｔ１の直前に入力電圧Ｖｉｎが出力電圧ＶＢの直下に到達すると、ヒステリシス幅Ｔは、昇圧制御における最大値ＴＰ２に到達する。 When the input voltage Vin increases from time t0 in the boost control, the hysteresis setting block 32c gradually increases the hysteresis width T as the input voltage Vin increases. In this embodiment, the hysteresis width T is set to increase in proportion to the input voltage Vin. When the input voltage Vin is zero, the hysteresis setting block 32c sets the hysteresis width T to the minimum value, T = 0. Therefore, when the input voltage Vin is zero, the hysteresis setting block 32c sets the hysteresis width T to a minimum value. When the input voltage Vin increases, the hysteresis width T is gradually increased toward the time when the input voltage Vin is equal to the output voltage VB. Eventually, when the input voltage Vin reaches just below the output voltage VB immediately before time t1, the hysteresis width T reaches the maximum value TP2 in the boost control.

時刻ｔ１において入力電圧Ｖｉｎが出力電圧ＶＢに到達すると、昇圧制御から降圧制御への切替が実行される。降圧制御においては、Ｑ２オフ固定ブロック４１によりＱ２はオフ状態に固定され、Ｑ１はＱ１ヒステリシス制御ブロック４２によりデューティ制御される。この結果、Ｑ１とＬとを含む降圧コンバータ回路により入力電圧Ｖｉｎが降圧され、出力電圧ＶＢが供給される。さらに、誤差検出器４２ａとヒステリシス制御ブロック４２ｂとによるフィードバック制御により入力電流Ｉａｃは、交流電圧Ｖａｃと同位相で変化する。 When the input voltage Vin reaches the output voltage VB at time t1, switching from step-up control to step-down control is executed. In the step-down control, Q2 is fixed to the OFF state by the Q2 OFF fixed block 41, and Q1 is duty-controlled by the Q1 hysteresis control block 42. As a result, the input voltage Vin is stepped down by the step-down converter circuit including Q1 and L, and the output voltage VB is supplied. Further, the input current Iac changes in the same phase as the AC voltage Vac by feedback control by the error detector 42a and the hysteresis control block 42b.

降圧制御の間、ヒステリシス設定ブロック４２ｃは、ヒステリシス幅Ｔを入力電圧Ｖｉｎがと出力電圧ＶＢとの差が増加するにつれてヒステリシス幅Ｔを徐々に増加させる。すなわち、入力電圧Ｖｉｎと出力電圧ＶＢとの差に比例して増加するようにヒステリシス幅Ｔを設定する。入力電圧Ｖｉｎと出力電圧ＶＢとが等しいとき、ヒステリシス設定ブロック４２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。よって、昇圧制御から降圧制御へ切替えられた直後、すなわち降圧制御の初期に、ヒステリシス設定ブロック４２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。昇圧制御から降圧制御への切替の直前にはヒステリシス幅Ｔは昇圧制御における最大値ＴＰ２にあったから、ヒステリシス幅Ｔは、昇圧制御から降圧制御への切替の直後に、昇圧制御における最大値ＴＰ２から極小値に向けて急激に減少される。その後の降圧制御においては、入力電圧Ｖｉｎが増加するにつれて、ヒステリシス幅Ｔは極小値から徐々に増加させられる。よって、ヒステリシス設定ブロック４２ｃは、昇圧制御から降圧制御への切替時に、ヒステリシス幅Ｔを極小値に急激に減少させ、その後に再び増加させることによって、ヒステリシス幅Ｔの変化に極小点を設定する。 During the step-down control, the hysteresis setting block 42c gradually increases the hysteresis width T as the difference between the input voltage Vin and the output voltage VB increases. That is, the hysteresis width T is set so as to increase in proportion to the difference between the input voltage Vin and the output voltage VB. When the input voltage Vin and the output voltage VB are equal, the hysteresis setting block 42c sets the hysteresis width T to the minimum value, T = 0. Therefore, immediately after switching from step-up control to step-down control, that is, at the beginning of step-down control, the hysteresis setting block 42c sets the hysteresis width T to the minimum value, T = 0. Since the hysteresis width T was at the maximum value TP2 in the boost control immediately before switching from the boost control to the buck control, the hysteresis width T is changed from the maximum value TP2 in the boost control immediately after switching from the boost control to the buck control. It decreases sharply toward the local minimum. In the subsequent step-down control, the hysteresis width T is gradually increased from the minimum value as the input voltage Vin increases. Therefore, the hysteresis setting block 42c sets the minimum point for the change in the hysteresis width T by rapidly decreasing the hysteresis width T to the minimum value and then increasing it again when switching from the step-up control to the step-down control.

やがて、入力電圧Ｖｉｎがピーク値に到達すると、ヒステリシス幅Ｔは、降圧制御における最大値ＴＰ１に到達する。その後、入力電圧Ｖｉｎがピーク値から減少すると、入力電圧Ｖｉｎが減少するにつれてヒステリシス幅Ｔは、極小値へ向けて徐々に減少させられる。 Eventually, when the input voltage Vin reaches the peak value, the hysteresis width T reaches the maximum value TP1 in the step-down control. Thereafter, when the input voltage Vin decreases from the peak value, the hysteresis width T is gradually decreased toward the minimum value as the input voltage Vin decreases.

入力電圧Ｖｉｎがさらに減少し、時刻ｔ２において入力電圧Ｖｉｎと出力電圧ＶＢとが等しくなると、ヒステリシス設定ブロック４２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。言い換えると、降圧制御の末期、すなわち降圧制御から昇圧制御へ切替える直前に、ヒステリシス設定ブロック４２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。 When the input voltage Vin further decreases and the input voltage Vin and the output voltage VB become equal at time t2, the hysteresis setting block 42c sets the hysteresis width T to the minimum value, T = 0. In other words, at the end of the step-down control, that is, immediately before switching from step-down control to step-up control, the hysteresis setting block 42c sets the hysteresis width T to the minimum value, T = 0.

入力電圧Ｖｉｎがさらに減少し、入力電圧Ｖｉｎが出力電圧ＶＢを下回ると、降圧制御から昇圧制御への切替が実行される。昇圧制御においては、Ｑ１オン固定ブロック３１によりＱ１はオン状態に固定され、Ｑ２はＱ２ヒステリシス制御ブロック３２によりデューティ制御される。この結果、Ｑ２とＬとを含む昇圧コンバータ回路により入力電圧Ｖｉｎが昇圧され、出力電圧ＶＢが供給される。さらに、誤差検出器３２ａとヒステリシス制御ブロック３２ｂとによるフィードバック制御により入力電流Ｉａｃは、交流電圧Ｖａｃと同位相で変化する。 When the input voltage Vin further decreases and the input voltage Vin falls below the output voltage VB, switching from step-down control to step-up control is executed. In the step-up control, Q1 is fixed to the ON state by the Q1 on-fixing block 31, and Q2 is duty-controlled by the Q2 hysteresis control block 32. As a result, the input voltage Vin is boosted by the boost converter circuit including Q2 and L, and the output voltage VB is supplied. Furthermore, the input current Iac changes in the same phase as the AC voltage Vac by feedback control by the error detector 32a and the hysteresis control block 32b.

昇圧制御に切替えられた直後は、入力電圧Ｖｉｎが比較的高いから、ヒステリシス設定ブロック３２ｃは、昇圧制御におけるヒステリシス幅Ｔの最大値ＴＰ２を設定する。降圧制御から昇圧制御への切替の直前には、ヒステリシス幅Ｔは、降圧制御における極小値にあったから、ヒステリシス幅Ｔは、降圧制御から昇圧制御への切替の直後に、降圧制御における極小値Ｔ＝０から昇圧制御における最大値ＴＰ２に向けて急激に増加される。よって、ヒステリシス設定ブロック４２ｃは、降圧制御から昇圧制御への切替時に、ヒステリシス幅Ｔを極小値から急激に増加させることによって、ヒステリシス幅Ｔの変化に極小点を設定する。 Immediately after switching to the boost control, since the input voltage Vin is relatively high, the hysteresis setting block 32c sets the maximum value TP2 of the hysteresis width T in the boost control. Immediately before switching from step-down control to step-up control, the hysteresis width T was at the minimum value in step-down control. Therefore, the hysteresis width T was set to the minimum value T in step-down control immediately after switching from step-down control to step-up control. From 0, the value is rapidly increased toward the maximum value TP2 in the boost control. Therefore, the hysteresis setting block 42c sets a minimum point for a change in the hysteresis width T by rapidly increasing the hysteresis width T from the minimum value when switching from the step-down control to the step-up control.

昇圧制御において入力電圧Ｖｉｎが減少するとき、ヒステリシス設定ブロック３２ｃは、入力電圧Ｖｉｎが減少するにつれてヒステリシス幅Ｔを徐々に減少させる。入力電圧Ｖｉｎが減少すると、ヒステリシス幅Ｔは昇圧制御における最大値ＴＰ２から徐々に減少される。やがて、時刻ｔ３において入力電圧Ｖｉｎがゼロに到達すると、ヒステリシス設定ブロック３２ｃは、ヒステリシス幅Ｔを最小値、Ｔ＝０に設定する。再び入力電圧Ｖｉｎが増加に転じると、ヒステリシス幅Ｔも徐々に増加させられる。よって、入力電圧Ｖｉｎがゼロのとき、ヒステリシス設定ブロック３２ｃは、ヒステリシス幅Ｔを極小値に設定することによって、ヒステリシス幅Ｔの変化に極小点を設定する。 When the input voltage Vin decreases in the boost control, the hysteresis setting block 32c gradually decreases the hysteresis width T as the input voltage Vin decreases. When the input voltage Vin decreases, the hysteresis width T is gradually decreased from the maximum value TP2 in the boost control. When the input voltage Vin reaches zero at time t3, the hysteresis setting block 32c sets the hysteresis width T to the minimum value, T = 0. When the input voltage Vin starts to increase again, the hysteresis width T is gradually increased. Therefore, when the input voltage Vin is zero, the hysteresis setting block 32c sets a minimum point for a change in the hysteresis width T by setting the hysteresis width T to a minimum value.

以上に述べた実施形態によると、昇圧制御と降圧制御とを切替えることにより、昇降圧コンバータ回路のスイッチ素子のスイッチング回数を抑えることができる。さらに、昇圧制御と降圧制御との切替時にヒステリシス幅が極小値に設定されから、昇圧制御と降圧制御との切替に起因する電流波形の歪み、および／またはヒステリシス制御に起因する電流波形の歪みを抑制することができる。また、入力電圧が出力電圧と等しいときにヒステリシス幅を極小値とするから、ヒステリシス制御によって十分なリアクトル電流を流せないことに起因する電流波形の歪みを抑制することができる。さらに、入力電圧がゼロとなるときにも電流波形の歪みを抑制することができる。また、昇圧制御から降圧制御への切替えの後は、ヒステリシス幅が極小値となった後に、ヒステリシス幅が徐々に増加設定されるから、ヒステリシス制御における急激な変動を抑制し、電流波形の歪みを抑制することができる。また、降圧制御から昇圧制御への切替えの前には、ヒステリシス幅が極小値になる前に、ヒステリシス幅が徐々に減少設定されるから、ヒステリシス制御における急激な変動を抑制し、電流波形の歪みを抑制することができる。また、降圧制御の初期、および降圧制御の末期において電流波形の歪みを抑制することができる。 According to the embodiment described above, the switching frequency of the switching element of the step-up / step-down converter circuit can be suppressed by switching between step-up control and step-down control. Furthermore, since the hysteresis width is set to a minimum value when switching between step-up control and step-down control, current waveform distortion caused by switching between step-up control and step-down control and / or current waveform distortion caused by hysteresis control are reduced. Can be suppressed. Further, since the hysteresis width is minimized when the input voltage is equal to the output voltage, it is possible to suppress distortion of the current waveform due to the fact that a sufficient reactor current cannot be flowed by the hysteresis control. Further, the distortion of the current waveform can be suppressed even when the input voltage becomes zero. In addition, after switching from step-up control to step-down control, the hysteresis width is set to gradually increase after the hysteresis width has become a minimum value, so abrupt fluctuations in hysteresis control are suppressed, and current waveform distortion is reduced. Can be suppressed. In addition, before switching from step-down control to step-up control, the hysteresis width is set to gradually decrease before the hysteresis width becomes the minimum value. Can be suppressed. In addition, current waveform distortion can be suppressed at the initial stage of the step-down control and at the end stage of the step-down control.

（第２実施形態）
図１０は、本発明を適用した第２実施形態に係る電力変換装置２０２を含む充電回路１を示す回路図である。電力変換装置２０２は、逆潮流を可能とするようにブリッジ回路のすべてのアームにスイッチ素子を備えている。上記整流回路６に代えて４つのスイッチ素子を用いた整流回路２０６が設けられている。整流回路２０６のスイッチ素子は、交流電力を整流し全波整流電圧Ｖｉｎを出力するように制御される。さらに、整流回路２０６のスイッチ素子は、逆潮流を可能とするようにも制御される。昇降圧コンバータ回路２０７には、上記ダイオード１２に代えてスイッチ素子２１２（以下、Ｑ３という）が用いられ、上記ダイオード１４に代えてスイッチ素子２１４（以下、Ｑ４という）が用いられている。制御装置２２０は、Ｑ１、Ｑ２、Ｑ３、Ｑ４を制御することによって、上記実施形態と同じ昇圧制御と降圧制御とを提供する。さらに、制御装置２２０は、逆潮流を可能とするようにもＱ１、Ｑ２、Ｑ３、Ｑ４を制御する。 (Second Embodiment)
FIG. 10 is a circuit diagram showing the charging circuit 1 including the power conversion device 202 according to the second embodiment to which the present invention is applied. The power conversion device 202 includes switch elements in all the arms of the bridge circuit so as to allow reverse power flow. Instead of the rectifier circuit 6, a rectifier circuit 206 using four switch elements is provided. The switch element of the rectifier circuit 206 is controlled to rectify AC power and output a full-wave rectified voltage Vin. Further, the switch element of the rectifier circuit 206 is controlled so as to enable reverse power flow. In the step-up / down converter circuit 207, a switching element 212 (hereinafter referred to as Q3) is used instead of the diode 12, and a switching element 214 (hereinafter referred to as Q4) is used instead of the diode 14. The control device 220 provides the same step-up control and step-down control as in the above embodiment by controlling Q1, Q2, Q3, and Q4. Furthermore, the control device 220 controls Q1, Q2, Q3, and Q4 so as to enable reverse power flow.

この実施形態においても、上記実施形態と同様の制御が実行され、同様の作用効果が得られる。 Also in this embodiment, the same control as in the above embodiment is executed, and the same function and effect are obtained.

（比較例）
以上に説明した実施形態では、ＰＦＣ制御のためにヒステリシス制御器を使用し、昇圧制御と降圧制御とを切替えるとともに、昇圧制御と降圧制御との切替え時にヒステリシス幅を極小値とした。これに代えて、ＰＦＣ制御のためにＰＩ制御（比例積分制御）を使用した場合の比較例における波形図を説明する。図１１は、比較例における交流電圧Ｖａｃの波形を示す波形図である。図１２は、比較例における入力電流Ｉａｃの波形を示す波形図である。図１３は、比較例におけるリアクトル電流ＩＬの波形を示す波形図である。 (Comparative example)
In the embodiment described above, the hysteresis controller is used for the PFC control, and the boost control and the step-down control are switched, and the hysteresis width is minimized when switching between the boost control and the step-down control. Instead, a waveform diagram in a comparative example when PI control (proportional integral control) is used for PFC control will be described. FIG. 11 is a waveform diagram showing a waveform of the AC voltage Vac in the comparative example. FIG. 12 is a waveform diagram showing the waveform of the input current Iac in the comparative example. FIG. 13 is a waveform diagram showing the waveform of the reactor current IL in the comparative example.

この比較例によると、入力電圧が出力電圧に到達し、昇圧制御から降圧制御へ切替えられる時刻ｔ１において、入力電流Ｉａｃに大きな歪みが見られる。再び、入力電圧が出力電圧に到達し、降圧制御から昇圧制御へ切替えられる時刻ｔ２においても、入力電流Ｉａｃに大きな歪みが見られる。さらに、昇圧制御の間に、入力電圧がゼロに到達するゼロクロスの時刻ｔ３においても、入力電流Ｉａｃに大きな歪みが見られる。これらの入力電流Ｉａｃにおける歪みは高調波を生じ、交流電源に好ましくない影響を与えることがある。 According to this comparative example, large distortion is seen in the input current Iac at time t1 when the input voltage reaches the output voltage and is switched from step-up control to step-down control. Again, even at time t2 when the input voltage reaches the output voltage and is switched from step-down control to step-up control, large distortion is seen in the input current Iac. Further, during the boost control, a large distortion is seen in the input current Iac even at the time t3 of the zero cross when the input voltage reaches zero. These distortions in the input current Iac cause harmonics, which may undesirably affect the AC power supply.

これに対して以上に説明した実施形態では、入力電流Ｉａｃの歪みを抑制することができ、高調波の影響を低減することができる。 On the other hand, in the embodiment described above, distortion of the input current Iac can be suppressed, and the influence of harmonics can be reduced.

（他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。 (Other embodiments)
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. The structure of the said embodiment is an illustration to the last, Comprising: The scope of the present invention is not limited to the range of these description. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.

例えば、図１４に示すように、｜Ｖａｃ｜＝０と｜Ｖａｃ｜＝ＶＢの間におけるヒステリシス幅は、｜Ｖａｃ｜＝ＶＢから徐々に上昇するように、および／または｜Ｖａｃ｜＝ＶＢに向けて徐々に減少するように設定されてもよい。さらに、｜Ｖａｃ｜＝０におけるヒステリシス幅の極小値と、｜Ｖａｃ｜＝ＶＢにおけるヒステリシス幅の極小値とは、互いに異なる値を設定してもよい。例えば、｜Ｖａｃ｜＝０におけるヒステリシス幅の極小値をゼロとし、｜Ｖａｃ｜＝ＶＢにおけるヒステリシス幅の極小値をヒステリシス幅の最大値の１／２としてもよい。｜Ｖａｃ｜＝ＶＢにおけるヒステリシス幅の極小値は、電流波形の歪みをより小さく抑制するように、昇圧制御から降圧制御への切替時と、降圧制御から昇圧制御への切替時とで異なる値を設定してもよい。 For example, as shown in FIG. 14, the hysteresis width between | Vac | = 0 and | Vac | = VB increases gradually from | Vac | = VB and / or toward | Vac | = VB. May be set to gradually decrease. Further, the minimum value of the hysteresis width at | Vac | = 0 and the minimum value of the hysteresis width at | Vac | = VB may be set to different values. For example, the minimum value of the hysteresis width at | Vac | = 0 may be zero, and the minimum value of the hysteresis width at | Vac | = VB may be ½ of the maximum value of the hysteresis width. The minimum value of the hysteresis width at | Vac | = VB is different between switching from step-up control to step-down control and switching from step-down control to step-up control so as to suppress distortion of the current waveform to a smaller extent. It may be set.

さらに、ヒステリシス幅Ｔは、入力電圧Ｖｉｎが０Ｖに近くなる低入力電圧域、すなわち｜Ｖａｃ｜＝０を中心とする所定幅の低入力電圧域において極小値をとるように設定されてもよい。また、ヒステリシス幅Ｔは、入力電圧Ｖｉｎと出力電圧ＶＢとの差が微小となる小電圧差域、すなわち｜Ｖａｃ｜＝ＶＢを中心とする所定幅の小電圧差域において極小値をとるように設定されてもよい。 Further, the hysteresis width T may be set to take a minimum value in a low input voltage region where the input voltage Vin is close to 0 V, that is, in a low input voltage region having a predetermined width centered around | Vac | = 0. The hysteresis width T takes a minimum value in a small voltage difference region where the difference between the input voltage Vin and the output voltage VB is small, that is, in a small voltage difference region having a predetermined width centered around | Vac | = VB. It may be set.

上記実施形態では、入力電圧Ｖｉｎと出力電圧ＶＢとが等しいときは、降圧制御が実行される。これに代えて、入力電圧Ｖｉｎと出力電圧ＶＢとが等しいときには、昇圧制御が実行されるようにステップ１２２における不等号を設定してもよい。さらに、上記実施形態では、入力電圧Ｖｉｎと出力電圧ＶＢとが等しいとき、すなわち｜Ｖａｃ｜＝ＶＢのときに設定されるヒステリシス幅の極小値は、降圧制御の初期、および降圧制御の末期に使用される。これに代えて、あるいは加えて、ヒステリシス幅の極小値が、昇圧制御の初期、および昇圧制御の末期に使用されるように設定してもよい。ヒステリシス幅の極小値が、昇圧制御から降圧制御への切替の前、同切替の後、降圧制御から昇圧制御への切替の前、および同切替の後の少なくともいずれかにおいて使用されるように、ヒステリシス幅の極小値を設定してもよい。これにより、昇圧制御の初期、昇圧制御の末期、降圧制御の初期、および降圧制御の末期のいずれかにおいてヒステリシス制御に起因する電流波形の歪みを抑制することができる。 In the above embodiment, when the input voltage Vin and the output voltage VB are equal, the step-down control is executed. Alternatively, an inequality sign in step 122 may be set so that the boost control is executed when the input voltage Vin is equal to the output voltage VB. Furthermore, in the above embodiment, the minimum value of the hysteresis width that is set when the input voltage Vin is equal to the output voltage VB, that is, when | Vac | = VB, is used at the initial stage of the step-down control and at the end stage of the step-down control. Is done. Instead of or in addition to this, the minimum value of the hysteresis width may be set to be used at the initial stage of the boost control and the last stage of the boost control. As a minimum value of the hysteresis width is used at least one of before the switching from the step-up control to the step-down control, after the switching, before the switching from the step-down control to the step-up control, and after the switching, A minimum value of the hysteresis width may be set. As a result, distortion of the current waveform caused by hysteresis control can be suppressed at any of the initial stage of boost control, the end stage of boost control, the initial stage of step-down control, and the end stage of step-down control.

制御装置２０、２２０が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置２０、２２０をアナログ回路によって構成してもよい。 The means and functions provided by the control devices 20 and 220 can be provided by software only, hardware only, or a combination thereof. For example, the control devices 20 and 220 may be configured by analog circuits.

１充電回路、２電力変換装置、３交流電源、４二次電池（負荷）、５フィルタ回路、６整流回路、７昇降圧コンバータ回路、１１スイッチ素子（Ｑ１）、１２ダイオード（Ｄ１）、１３スイッチ素子（Ｑ２）、１４ダイオード（Ｄ２）、１５リアクトル（Ｌ）、１６コンデンサ、２０制御装置、２１電圧検出器、２２電圧検出器、２３電流検出器、３１Ｑ１オン固定ブロック、３２Ｑ２ヒステリシス制御ブロック、４１Ｑ２オフ固定ブロック、４２Ｑ１ヒステリシス制御ブロック、２０２電力変換装置、２０６整流回路、２０７昇降圧コンバータ回路、２１２スイッチ素子（Ｑ３）、２１４スイッチ素子（Ｑ４）、２２０制御装置。 DESCRIPTION OF SYMBOLS 1 Charging circuit, 2 Power converter device, 3 AC power supply, 4 Secondary battery (load), 5 Filter circuit, 6 Rectifier circuit, 7 Buck-boost converter circuit, 11 Switch element (Q1), 12 Diode (D1), 13 switch Element (Q2), 14 Diode (D2), 15 Reactor (L), 16 Capacitor, 20 Controller, 21 Voltage detector, 22 Voltage detector, 23 Current detector, 31 Q1 ON fixed block, 32 Q2 hysteresis control block 41 Q2 off fixed block, 42 Q1 hysteresis control block, 202 power converter, 206 rectifier circuit, 207 step-up / down converter circuit, 212 switch element (Q3), 214 switch element (Q4), 220 controller.

Claims

A buck-boost converter circuit (7, 207) for adjusting the input voltage (Vin) to the target output voltage (VB);
Hysteresis control is performed on at least one switch element (Q1, Q2) of the buck-boost converter circuit so that the reactor current (IL) flowing through the reactor (L) of the buck-boost converter circuit matches the target current (IL *). Hysteresis control means (32b, 42b);
Means (32c, 42c) for setting a hysteresis width (T) in the hysteresis control means, comprising hysteresis setting means (42c) for setting the hysteresis width to a minimum value when switching between step-up control and step-down control. The power converter characterized by the above-mentioned.

The switching includes a time when the input voltage is equal to the output voltage, and the hysteresis setting means (32c, 42c) sets the hysteresis width to a minimum value when the input voltage is equal to the output voltage. The power conversion device according to claim 1, further comprising a switching time setting means (42d).

The hysteresis setting means (32c, 42c) further comprises a zero cross setting means (32c) for setting the hysteresis width to a minimum value even when the input voltage is zero. Item 3. The power conversion device according to Item 2.

The power conversion device according to claim 1, wherein the minimum value is zero.

The hysteresis setting means (32c, 42c)
The power converter according to any one of claims 1 to 4, wherein the hysteresis width is gradually increased from the minimum value.

The hysteresis setting means (32c, 42c)
The power converter according to any one of claims 1 to 5, wherein the hysteresis width is gradually decreased toward the minimum value.

The hysteresis setting means (32c, 42c) is at least one of before the switching from the step-up control to the step-down control, after the switch, before the switch from the step-down control to the step-up control, and after the switch. The power converter according to any one of claims 1 to 6, wherein the hysteresis width is set to the minimum value.

The hysteresis setting means (32c, 42c)
In the step-up control, the hysteresis width is gradually increased as the input voltage increases,
When switching from the step-up control to the step-down control, the hysteresis width is rapidly reduced to the minimum value,
In the subsequent step-down control, the hysteresis width is gradually increased from the minimum value as the input voltage increases, and further, the hysteresis width is gradually decreased to the minimum value as the input voltage decreases,
At the time of switching from the step-down control to the step-up control, the hysteresis width is rapidly increased from the minimum value,
8. The power conversion device according to claim 1, wherein, in the subsequent boost control, the hysteresis width is gradually reduced as the input voltage decreases. 9.

further,
Determining means (122) for comparing the input voltage with the output voltage and determining whether the input voltage is lower than the output voltage or the input voltage is higher than the output voltage;
First on-fixing means (31) for fixing and controlling the switch element (Q1) of the step-down converter circuit of the step-up / down converter circuit to an ON state;
Second off-fixing means (41) for fixing and controlling the switch element (Q2) of the boost converter circuit of the step-up / down converter circuit in an off state;
Step-up control means (123) for operating the step-up / step-down converter circuit as a step-up converter circuit when the determination means determines that the input voltage is lower than the output voltage;
Step-down control means (123) for operating the buck-boost converter circuit as a step-down converter circuit when the determination means determines that the input voltage is higher than the output voltage,
The boost control means (123)
The first on-fixing means (31) controls the switch element (Q1) of the step-down converter circuit to the on state, and the hysteresis control means (32b) controls the switch element (Q2) of the boost converter circuit. ,
The step-down control means (124)
The switch element (Q2) of the step-up converter circuit is fixed to the OFF state by the second off-fixing means (41), and the switch element (Q1) of the step-down converter circuit is controlled by the hysteresis control means (42b). The power conversion device according to any one of claims 1 to 8, wherein: