JP2017169341A

JP2017169341A - Power supply device

Info

Publication number: JP2017169341A
Application number: JP2016051641A
Authority: JP
Inventors: 公太北條; Kota Hojo; 博伸城山; Hironobu Shiroyama
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2016-03-15
Filing date: 2016-03-15
Publication date: 2017-09-21
Anticipated expiration: 2036-03-15
Also published as: JP6651919B2

Abstract

PROBLEM TO BE SOLVED: To reduce a power loss, thereby increasing the power efficiency.SOLUTION: A power supply device 1 comprises: a rectification circuit 1a; a booster 1b; an output voltage detection circuit 1c; a control circuit 10; and a correction circuit 20. The rectification circuit 1a rectify an AC input voltage to produce a DC input voltage V1. The booster 1b raises the input voltage V1 to an output voltage V2 of a predetermined level on the basis of ON/OFF of a switching element M1. The control circuit 10 produces and outputs drive signals s1 on which a pulse width to turn on/off the switching element M1 is set according to an application voltage applied to a feedback input terminal FB. The output voltage detection circuit 1c detects the output voltage V2 and inputs the resultant detection voltage to the feedback input terminal FB. The correction circuit 20 filters the drive signals s1 to produce an average signal s2 as a result of averaging of the drive signals s1 in level, and inputs the average signal s2 to the feedback input terminal FB.SELECTED DRAWING: Figure 1

Description

本技術は、商用電源を入力とし、力率改善回路を有する電源装置に関する。 The present technology relates to a power supply apparatus that has a commercial power supply as an input and has a power factor correction circuit.

交流である商用電源を入力とする電源装置では、商用電力システムの安定化・安全化のため、力率改善が求められており、力率改善によって、配電設備系統の負担を軽減し、電力コストを削減することが可能になる。力率改善を行う方法の一つとして、昇圧回路を使った力率改善回路が一般的に使用される。 Power supply equipment that uses AC commercial power as an input is required to improve the power factor in order to stabilize and secure the commercial power system. Power factor improvement reduces the burden on the power distribution system and reduces power costs. Can be reduced. As one of the methods for improving the power factor, a power factor improving circuit using a booster circuit is generally used.

特開２０１０−２１３４２３号公報JP 2010-213423 A 特開２０１０−２４６２０４号公報JP 2010-246204 A

従来から使用されている昇圧回路を使った力率改善回路の特徴の一つとして、例えば１００Ｖａｃから２４０Ｖａｃなど広い入力電圧に対応することが可能であることがあげられる。この場合、昇圧回路を使用しているため、力率改善回路の出力電圧は入力電圧よりも高くする必要があり、例えば１００Ｖａｃから２４０Ｖａｃの入力電圧に対応する場合、出力電圧は４００Ｖｄｃの一定電圧に設定されることが一般的である。しかし、出力電圧が一定のために、入力電圧が低い時には、昇圧比が大きくなり、スイッチング素子における電力損失が増加して、電源装置の電力効率が低下するといった問題があった。 One of the features of a power factor correction circuit using a booster circuit that has been used in the past is that it can cope with a wide input voltage such as 100 Vac to 240 Vac. In this case, since the booster circuit is used, the output voltage of the power factor correction circuit needs to be higher than the input voltage. For example, when the input voltage is from 100 Vac to 240 Vac, the output voltage is a constant voltage of 400 Vdc. Generally set. However, since the output voltage is constant, there is a problem that when the input voltage is low, the step-up ratio becomes large, the power loss in the switching element increases, and the power efficiency of the power supply device decreases.

この力率改善回路の効率を改善するための従来技術として、入力電圧検出回路により検出された入力電圧によって基準電圧を基準電圧可変回路で変化させ、出力電圧を入力電圧に応じて変化させる技術が提案されている（特許文献１）。 As a conventional technique for improving the efficiency of the power factor correction circuit, there is a technique in which the reference voltage is changed by the reference voltage variable circuit according to the input voltage detected by the input voltage detection circuit, and the output voltage is changed according to the input voltage. It has been proposed (Patent Document 1).

また、ダイオードとコンデンサから構成される倍電圧整流回路と、倍電圧整流回路の入力側に昇圧コンバータとを組み合わせた技術が提案されている（特許文献２）。
しかし、上述の特許文献１（特開２０１０−２１３４２３号公報）の場合、入力電圧が入力電圧検出回路に直接入力しており、また、入力電圧は例えば、９０〜２６０Ｖ程度の高電圧であるため、入力電圧検出回路の損失が大きくなってしまい、力率改善回路の効率低下の一因となる。また、入力電圧を抵抗分圧して入力検出回路に入力した場合であっても、入力電圧は高電圧であるから、分圧抵抗にかかる電力消費が大きいものとなる。 Further, a technique has been proposed in which a voltage doubler rectifier circuit composed of a diode and a capacitor and a boost converter on the input side of the voltage doubler rectifier circuit are combined (Patent Document 2).
However, in the case of the above-mentioned Patent Document 1 (Japanese Patent Laid-Open No. 2010-213423), the input voltage is directly input to the input voltage detection circuit, and the input voltage is a high voltage of about 90 to 260 V, for example. As a result, the loss of the input voltage detection circuit is increased, which contributes to a decrease in efficiency of the power factor correction circuit. Further, even when the input voltage is divided into resistors and inputted to the input detection circuit, the input voltage is high, so that the power consumed by the voltage dividing resistor is large.

さらに、上述の特許文献２（特開２０１０−２４６２０４号公報）は、倍電圧整流回路と昇圧コンバータを組み合わせて電力損失を低減しているが、昇圧比に伴う効率低下の改善については行われていない。 Further, in the above-mentioned Patent Document 2 (Japanese Patent Laid-Open No. 2010-246204), power loss is reduced by combining a voltage doubler rectifier circuit and a boost converter. However, improvement in efficiency reduction due to the boost ratio has been performed. Absent.

本発明はこのような点に鑑みてなされたものであり、電力損失を抑制し、電力効率の向上を図った電源装置を提供することを目的とする。 This invention is made | formed in view of such a point, and it aims at providing the power supply device which suppressed the power loss and aimed at the improvement of power efficiency.

上記課題を解決するために、電源装置が提供される。電源装置は、整流回路、昇圧回路、制御回路、出力電圧検出回路および補正回路を備える。整流回路は、交流入力電圧を整流して全波整流された入力電圧を生成する。昇圧回路は、スイッチング素子のオンオフにもとづき、入力電圧を所定レベルの出力電圧まで昇圧する。制御回路は、フィードバック入力端子にかかる印加電圧に応じて、スイッチング素子をオンオフするためのパルス幅を設定した駆動信号を生成して出力する。出力電圧検出回路は、出力電圧を検出して、検出電圧をフィードバック入力端子に入力する。補正回路は、駆動信号をフィルタリングして、駆動信号のレベルを平均化した平均信号を生成し、平均信号をフィードバック入力端子に入力する。 In order to solve the above problems, a power supply device is provided. The power supply device includes a rectifier circuit, a booster circuit, a control circuit, an output voltage detection circuit, and a correction circuit. The rectifier circuit rectifies the AC input voltage to generate a full-wave rectified input voltage. The booster circuit boosts the input voltage to an output voltage of a predetermined level based on on / off of the switching element. The control circuit generates and outputs a drive signal in which a pulse width for turning on and off the switching element is set according to the applied voltage applied to the feedback input terminal. The output voltage detection circuit detects the output voltage and inputs the detection voltage to the feedback input terminal. The correction circuit filters the drive signal to generate an average signal obtained by averaging the drive signal levels, and inputs the average signal to the feedback input terminal.

入力電圧に応じた出力電圧とすることにより、特に低入力電圧時の昇圧比を抑えることで、電力損失を抑制し、電力効率の向上を図ることが可能になる。 By setting the output voltage in accordance with the input voltage, it is possible to suppress the power loss and improve the power efficiency by suppressing the step-up ratio particularly when the input voltage is low.

電源装置の構成例を示す図である。It is a figure which shows the structural example of a power supply device. 制御回路の内部構成例を示す図である。It is a figure which shows the internal structural example of a control circuit. スイッチング動作を説明するためのタイミングチャートを示す図である。It is a figure which shows the timing chart for demonstrating switching operation | movement. エラーアンプの入出力特性を示す図である。It is a figure which shows the input / output characteristic of an error amplifier. ＰＦＣ回路（力率改善回路）の入出力電圧の特性を示す図である。It is a figure which shows the characteristic of the input-output voltage of a PFC circuit (power factor improvement circuit). ＰＦＣ回路の構成例を示す図である。It is a figure which shows the structural example of a PFC circuit. 補正回路で生成される平均オンデューティ信号を示す図である。It is a figure which shows the average on-duty signal produced | generated by the correction circuit. ＰＦＣ回路の出力電圧を変化させる際の動作制御を説明するための図である。It is a figure for demonstrating the operation control at the time of changing the output voltage of a PFC circuit. ＰＦＣ回路の入出力電圧の特性を示す図である。It is a figure which shows the characteristic of the input-output voltage of a PFC circuit. ＰＦＣ回路の変形例の構成を示す図である。It is a figure which shows the structure of the modification of a PFC circuit. 実測結果を示す図である。It is a figure which shows a measurement result.

以下、実施の形態について図面を参照して説明する。図１は電源装置の構成例を示す図である。電源装置１は、昇圧方式による力率改善型のスイッチング電源であって、整流回路１ａ、昇圧回路１ｂ、出力電圧検出回路１ｃ、制御回路１０、補正回路２０を備える。 Hereinafter, embodiments will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of a power supply device. The power supply apparatus 1 is a power factor improving type switching power supply using a boosting system, and includes a rectifier circuit 1 a, a booster circuit 1 b, an output voltage detection circuit 1 c, a control circuit 10, and a correction circuit 20.

整流回路１ａは、ブリッジ回路１１０とフィルタ用コンデンサＣ１を含む。昇圧回路１ｂは、インダクタＬ１、ダイオードＤ１、コンデンサＣ２およびスイッチング素子Ｍ１を含む。なお、スイッチング素子Ｍ１には、ＮＭＯＳ（N−Channel Metal Oxide Semiconductor）トランジスタが使用されている。出力電圧検出回路１ｃは、抵抗Ｒ１１、Ｒ１２を含む。 The rectifier circuit 1a includes a bridge circuit 110 and a filter capacitor C1. Boost circuit 1b includes an inductor L1, a diode D1, a capacitor C2, and a switching element M1. Note that an NMOS (N-Channel Metal Oxide Semiconductor) transistor is used as the switching element M1. The output voltage detection circuit 1c includes resistors R11 and R12.

回路素子の接続関係について、ブリッジ回路１１０の２つの入力端子は、交流源Ａ０に接続する。ブリッジ回路１１０の正極側出力端子は、フィルタ用コンデンサＣ１の一端と、インダクタＬ１の一端と接続する。 Regarding the connection relationship of the circuit elements, the two input terminals of the bridge circuit 110 are connected to the AC source A0. The positive output terminal of the bridge circuit 110 is connected to one end of the filter capacitor C1 and one end of the inductor L1.

インダクタＬ１の他端は、スイッチング素子Ｍ１のドレイン、ダイオードＤ１のアノードに接続する。ダイオードＤ１のカソードは、コンデンサＣ２の一端、抵抗Ｒ１１の一端および出力端子ｂ１に接続する。 The other end of the inductor L1 is connected to the drain of the switching element M1 and the anode of the diode D1. The cathode of the diode D1 is connected to one end of the capacitor C2, one end of the resistor R11, and the output terminal b1.

ブリッジ回路１１０の負極側出力端子は、フィルタ用コンデンサＣ１の他端、スイッチング素子Ｍ１のソース、コンデンサＣ２の他端および出力端子ｂ２に接続する。また、出力端子ｂ２は、基準電位（以下、ＧＮＤと表記）に接続される。抵抗Ｒ１１の他端は、制御回路１０のフィードバック入力端子ＦＢ、抵抗Ｒ１２の一端および補正回路２０の出力端子に接続し、抵抗Ｒ１２の他端は、ＧＮＤに接続する。 The negative output terminal of the bridge circuit 110 is connected to the other end of the filter capacitor C1, the source of the switching element M1, the other end of the capacitor C2, and the output terminal b2. The output terminal b2 is connected to a reference potential (hereinafter referred to as GND). The other end of the resistor R11 is connected to the feedback input terminal FB of the control circuit 10, one end of the resistor R12, and the output terminal of the correction circuit 20, and the other end of the resistor R12 is connected to GND.

制御回路１０の出力端子ＯＵＴは、補正回路２０の入力端子およびスイッチング素子Ｍ１のゲートに接続する。
ここで、整流回路１ａは、交流源Ａ０からの交流入力電圧を整流して全波整流された入力電圧Ｖ１を生成する。昇圧回路１ｂは、スイッチング素子Ｍ１のオンオフにもとづき、入力電圧Ｖ１を所定レベルの出力電圧Ｖ２まで昇圧する。 The output terminal OUT of the control circuit 10 is connected to the input terminal of the correction circuit 20 and the gate of the switching element M1.
Here, the rectifier circuit 1a rectifies the AC input voltage from the AC source A0 to generate the input voltage V1 that is full-wave rectified. The booster circuit 1b boosts the input voltage V1 to an output voltage V2 of a predetermined level based on on / off of the switching element M1.

制御回路１０は、フィードバック入力端子ＦＢにかかる印加電圧に応じて、スイッチング素子Ｍ１をオンオフするためのパルス幅を設定した駆動信号ｓ１を生成して出力する。
出力電圧検出回路１ｃは、出力電圧Ｖ２を検出して、検出電圧をフィードバック入力端子ＦＢに入力する。なお、検出電圧は、例えば、出力電圧Ｖ２を抵抗Ｒ１１、Ｒ１２で抵抗分圧した電圧である。補正回路２０は、駆動信号ｓ１をフィルタリングして、駆動信号ｓ１のレベルを平均化した平均信号ｓ２を生成し、平均信号ｓ２をフィードバック入力端子ＦＢに入力する。 The control circuit 10 generates and outputs a drive signal s1 in which a pulse width for turning on and off the switching element M1 is set according to the applied voltage applied to the feedback input terminal FB.
The output voltage detection circuit 1c detects the output voltage V2 and inputs the detection voltage to the feedback input terminal FB. The detection voltage is, for example, a voltage obtained by dividing the output voltage V2 by resistors R11 and R12. The correction circuit 20 filters the drive signal s1, generates an average signal s2 obtained by averaging the levels of the drive signal s1, and inputs the average signal s2 to the feedback input terminal FB.

次に本発明の技術の詳細を説明する前に、昇圧方式による力率改善型の電源装置の一般的な構成および解決すべき課題について説明する。図２は制御回路の内部構成例を示す図である。ＰＦＣ回路に備えられる制御回路１０は、基準電源１１、エラーアンプ１２、発振器１３、ＰＷＭ（Pulse Width Modulation）コンパレータ１４、ドライブ回路１５およびコンデンサＣ３を含む。 Next, before explaining the details of the technology of the present invention, a general configuration of a power factor improvement type power supply device using a boosting method and problems to be solved will be described. FIG. 2 is a diagram illustrating an internal configuration example of the control circuit. The control circuit 10 provided in the PFC circuit includes a reference power supply 11, an error amplifier 12, an oscillator 13, a PWM (Pulse Width Modulation) comparator 14, a drive circuit 15, and a capacitor C3.

回路素子の接続関係について、エラーアンプ１２の負側入力端子は、制御回路１０のフィードバック入力端子ＦＢに接続する。基準電源１１の正極性端子は、エラーアンプ１２の正側入力端子に接続し、基準電源１１の負極性端子は、ＧＮＤに接続する。 Regarding the connection relationship of the circuit elements, the negative input terminal of the error amplifier 12 is connected to the feedback input terminal FB of the control circuit 10. The positive terminal of the reference power supply 11 is connected to the positive input terminal of the error amplifier 12, and the negative terminal of the reference power supply 11 is connected to GND.

発振器１３の出力端子は、ＰＷＭコンパレータ１４の負側入力端子に接続する。エラーアンプ１２の出力端子は、ＰＷＭコンパレータ１４の正側入力端子と、コンデンサＣ３の一端と接続し、コンデンサＣ３の他端は、ＧＮＤに接続する。 The output terminal of the oscillator 13 is connected to the negative input terminal of the PWM comparator 14. The output terminal of the error amplifier 12 is connected to the positive input terminal of the PWM comparator 14 and one end of the capacitor C3, and the other end of the capacitor C3 is connected to GND.

ＰＷＭコンパレータ１４の出力端子は、ドライブ回路１５の入力端子に接続し、ドライブ回路１５の出力端子は、制御回路１０の出力端子ＯＵＴに接続する。
ここで、エラーアンプ１２は、基準電源１１からの基準電圧Ｖｒと、フィードバック入力端子ＦＢに印加される印加電圧であるフィードバック入力電圧Ｖｆｂとの差分（誤差）を増幅して誤差信号ｃｏｍｐを出力する。 The output terminal of the PWM comparator 14 is connected to the input terminal of the drive circuit 15, and the output terminal of the drive circuit 15 is connected to the output terminal OUT of the control circuit 10.
Here, the error amplifier 12 amplifies the difference (error) between the reference voltage Vr from the reference power supply 11 and the feedback input voltage Vfb, which is an applied voltage applied to the feedback input terminal FB, and outputs an error signal comp. .

発振器１３は、三角波状の発振信号Ｖｏｓｃを出力する。ＰＷＭコンパレータ１４は、誤差信号ｃｏｍｐのレベルと、発振信号Ｖｏｓｃのレベルとを比較し、比較結果にもとづく駆動信号ｓ１を生成して出力する。ドライブ回路１５は、駆動信号ｓ１をドライブ制御して、出力端子ＯＵＴから出力する。 The oscillator 13 outputs a triangular wave oscillation signal Vosc. The PWM comparator 14 compares the level of the error signal comp with the level of the oscillation signal Vosc, and generates and outputs a drive signal s1 based on the comparison result. The drive circuit 15 controls the drive signal s1 and outputs it from the output terminal OUT.

次にスイッチング動作について説明する。図３はスイッチング動作を説明するためのタイミングチャートを示す図である。
〔Ｐ１〕ポイントＰ１は、スイッチング素子Ｍ１をオフからオンへ切り替えるタイミングを示している。インダクタＬ１に流れるインダクタ電流ｉＬの状態として、インダクタ電流ｉＬがゼロになった時に、スイッチング素子Ｍ１のゲートには、高電位レベル（Ｈレベル）の駆動信号ｓ１が入力する。これにより、スイッチング素子Ｍ１のゲート電圧は、Ｈレベルになるので、スイッチング素子Ｍ１はオン状態となる。 Next, the switching operation will be described. FIG. 3 is a timing chart for explaining the switching operation.
[P1] Point P1 indicates the timing of switching the switching element M1 from OFF to ON. When the inductor current iL becomes zero as the state of the inductor current iL flowing through the inductor L1, a high-potential level (H level) drive signal s1 is input to the gate of the switching element M1. Thereby, since the gate voltage of the switching element M1 becomes H level, the switching element M1 is turned on.

なお、インダクタ電流ｉＬの状態は、インダクタ電流検出電圧ＶｉＬ（図２では明示していない）から認識することができる。インダクタ電流検出電圧ＶｉＬは、図３に示すように、インダクタ電流ｉＬが減少するにつれて負電圧から０Ｖへ上昇していき、インダクタ電流ｉＬが増加すると０Ｖから負電圧へ下降する波形となる。 The state of the inductor current iL can be recognized from the inductor current detection voltage ViL (not explicitly shown in FIG. 2). As shown in FIG. 3, the inductor current detection voltage ViL has a waveform that increases from a negative voltage to 0 V as the inductor current iL decreases, and decreases from 0 V to a negative voltage as the inductor current iL increases.

〔Ｐ２〕ポイントＰ２は、スイッチング素子Ｍ１をオンからオフへ切り替えるタイミングを示している。制御回路１０のフィードバック入力端子ＦＢには、出力電圧Ｖ２を抵抗Ｒ１１、Ｒ１２で抵抗分圧したフィードバック入力電圧Ｖｆｂが印加される。この場合、制御回路１０内のエラーアンプ１２は、基準電圧Ｖｒと、フィードバック入力電圧Ｖｆｂとの誤差を増幅して、誤差信号ｃｏｍｐを出力する。 [P2] Point P2 indicates the timing of switching the switching element M1 from on to off. A feedback input voltage Vfb obtained by dividing the output voltage V2 by resistors R11 and R12 is applied to the feedback input terminal FB of the control circuit 10. In this case, the error amplifier 12 in the control circuit 10 amplifies an error between the reference voltage Vr and the feedback input voltage Vfb, and outputs an error signal comp.

そして、ＰＷＭコンパレータ１４は、誤差信号ｃｏｍｐのレベルと、発振信号Ｖｏｓｃのレベルとを比較する。このとき、発振信号Ｖｏｓｃのレベルが誤差信号ｃｏｍｐのレベルを超えると、ＰＷＭコンパレータ１４の出力は、低電位レベル（Ｌレベル）に低下する。 Then, the PWM comparator 14 compares the level of the error signal comp with the level of the oscillation signal Vosc. At this time, when the level of the oscillation signal Vosc exceeds the level of the error signal comp, the output of the PWM comparator 14 decreases to a low potential level (L level).

ＰＷＭコンパレータ１４の出力がＬレベルに低下することで、スイッチング素子Ｍ１のゲートには、Ｌレベルの駆動信号ｓ１が入力する。これにより、スイッチング素子Ｍ１のゲート電圧は、Ｌレベルになるので、スイッチング素子Ｍ１はオフ状態となる。 When the output of the PWM comparator 14 is lowered to the L level, the L level drive signal s1 is input to the gate of the switching element M1. Thereby, since the gate voltage of the switching element M1 becomes L level, the switching element M1 is turned off.

次にエラーアンプ１２の動作について説明する。図４はエラーアンプの入出力特性を示す図である。横軸はフィードバック入力電圧Ｖｆｂ、縦軸はエラーアンプ１２の出力電流である。 Next, the operation of the error amplifier 12 will be described. FIG. 4 is a diagram showing the input / output characteristics of the error amplifier. The horizontal axis represents the feedback input voltage Vfb, and the vertical axis represents the output current of the error amplifier 12.

フィードバック入力電圧Ｖｆｂが基準電圧Ｖｒよりも大きい時（出力電圧Ｖ２が設定値よりも高い場合に相当）、エラーアンプ１２の出力電流はマイナスになる。その結果、エラーアンプ１２から出力される誤差信号ｃｏｍｐの電圧は下がる。 When the feedback input voltage Vfb is larger than the reference voltage Vr (corresponding to the case where the output voltage V2 is higher than the set value), the output current of the error amplifier 12 becomes negative. As a result, the voltage of the error signal comp output from the error amplifier 12 decreases.

誤差信号ｃｏｍｐの電圧が下がると、図３からわかるように、駆動信号ｓ１のＨレベルパルス幅が短縮する。このため、スイッチング素子Ｍ１のゲート電圧に対するＨレベルの印加時間が短くなり、スイッチング素子Ｍ１のオン状態が減少するので、出力電圧Ｖ２は低下する。 When the voltage of the error signal comp decreases, as shown in FIG. 3, the H level pulse width of the drive signal s1 is shortened. For this reason, the application time of the H level with respect to the gate voltage of the switching element M1 is shortened, and the ON state of the switching element M1 is decreased, so that the output voltage V2 is decreased.

一方、フィードバック入力電圧Ｖｆｂが基準電圧Ｖｒよりも小さい時（出力電圧Ｖ２が設定値よりも低い場合に相当）、エラーアンプ１２の出力電流はプラスになる。その結果、エラーアンプ１２から出力される誤差信号ｃｏｍｐの電圧が上がる。 On the other hand, when the feedback input voltage Vfb is smaller than the reference voltage Vr (corresponding to the case where the output voltage V2 is lower than the set value), the output current of the error amplifier 12 becomes positive. As a result, the voltage of the error signal comp output from the error amplifier 12 increases.

誤差信号ｃｏｍｐの電圧が上がると、図３からわかるように、駆動信号ｓ１のＨレベルパルス幅が伸長する。このため、スイッチング素子Ｍ１のゲート電圧に対するＨレベルの印加時間が長くなり、スイッチング素子Ｍ１のオン状態が増えるので、出力電圧Ｖ２は上昇する。 When the voltage of the error signal comp increases, as shown in FIG. 3, the H level pulse width of the drive signal s1 expands. For this reason, the application time of the H level with respect to the gate voltage of the switching element M1 becomes longer, and the ON state of the switching element M1 increases, so that the output voltage V2 rises.

このようにして、スイッチング素子Ｍ１のゲート電圧となる駆動信号ｓ１のパルス幅が制御される。また、フィードバック入力電圧Ｖｆｂが基準電圧Ｖｒと一致するところで、エラーアンプ１２の出力は均衡して一定値となる。その結果、入力電圧や負荷条件が変化しても一定の出力電圧Ｖ２を維持することになる。 In this way, the pulse width of the drive signal s1, which is the gate voltage of the switching element M1, is controlled. Further, when the feedback input voltage Vfb coincides with the reference voltage Vr, the output of the error amplifier 12 is balanced and becomes a constant value. As a result, a constant output voltage V2 is maintained even when the input voltage and load conditions change.

次に解決すべき課題について説明する。図５はＰＦＣ回路（力率改善回路）の入出力電圧の特性を示す図である。横軸は入力電圧（交流）、縦軸は電圧である。交流入力電圧が低い場合には、全波整流された入力電圧Ｖ１も低くなる。また、出力電圧Ｖ２は、入力電圧Ｖ１に依存せず一定値になっている。 Next, problems to be solved will be described. FIG. 5 is a graph showing the input / output voltage characteristics of the PFC circuit (power factor correction circuit). The horizontal axis is the input voltage (AC), and the vertical axis is the voltage. When the AC input voltage is low, the full-wave rectified input voltage V1 is also low. The output voltage V2 is a constant value independent of the input voltage V1.

ここで、一般的なＰＦＣ回路では、出力電圧Ｖ２を抵抗分圧したフィードバック入力電圧Ｖｆｂのレベルにもとづき、制御回路１０でスイッチング素子Ｍ１を駆動させるための駆動信号ｓ１を生成して、出力電圧Ｖ２のフィードバック制御を行う。 Here, in a general PFC circuit, the control circuit 10 generates a drive signal s1 for driving the switching element M1 based on the level of the feedback input voltage Vfb obtained by resistance-dividing the output voltage V2, and outputs the output voltage V2 Perform feedback control.

また、フィードバック入力電圧Ｖｆｂは、制御回路１０内のエラーアンプ１２により、基準電圧Ｖｒと等しくなるように制御され、出力電圧Ｖ２は、入力電圧Ｖ１に依存せず、常に一定値が出力される。 The feedback input voltage Vfb is controlled to be equal to the reference voltage Vr by the error amplifier 12 in the control circuit 10, and the output voltage V2 does not depend on the input voltage V1, and a constant value is always output.

この場合、出力電圧Ｖ２が一定のために、入力電圧Ｖ１が低電圧の時は、図５に示すように、昇圧比を大きくする必要がある。昇圧比を大きくするには、スイッチング素子Ｍ１のドレインソース間電圧を増加させることになり、このため、スイッチング素子Ｍ１における電力損失が増加することになる。 In this case, since the output voltage V2 is constant, when the input voltage V1 is low, it is necessary to increase the boost ratio as shown in FIG. In order to increase the step-up ratio, the drain-source voltage of the switching element M1 is increased. For this reason, the power loss in the switching element M1 increases.

また、スイッチング素子Ｍ１の電力損失が大きいということは、ＰＦＣ回路内において、無駄に消費される電力が大きいということになるので、ＰＦＣ回路の電力効率が低下してしまう。 In addition, a large power loss of the switching element M1 means that a large amount of power is wasted in the PFC circuit, and thus the power efficiency of the PFC circuit is reduced.

本発明はこのような点に鑑みてなされたものであり、電力損失を抑制し、電力効率の向上を図った電源装置を提供するものである。
次に本発明の技術の詳細について説明する。図６はＰＦＣ回路の構成例を示す図である。図１の電源装置１の機能を有するＰＦＣ回路１−１は、整流回路１ａ、昇圧回路１ｂ、出力電圧検出回路１ｃ、制御回路１０、補正回路２０を備える。 The present invention has been made in view of these points, and provides a power supply device that suppresses power loss and improves power efficiency.
Next, details of the technology of the present invention will be described. FIG. 6 is a diagram illustrating a configuration example of the PFC circuit. The PFC circuit 1-1 having the function of the power supply device 1 in FIG. 1 includes a rectifier circuit 1a, a booster circuit 1b, an output voltage detection circuit 1c, a control circuit 10, and a correction circuit 20.

整流回路１ａは、ブリッジ回路１１０とフィルタ用コンデンサＣ１を含む。昇圧回路１ｂは、インダクタＬ１、ダイオードＤ１、コンデンサＣ２およびスイッチング素子Ｍ１を含む。なお、スイッチング素子Ｍ１には、ＮＭＯＳトランジスタが使用されている。出力電圧検出回路１ｃは、抵抗Ｒ１１、Ｒ１２を含む。 The rectifier circuit 1a includes a bridge circuit 110 and a filter capacitor C1. Boost circuit 1b includes an inductor L1, a diode D1, a capacitor C2, and a switching element M1. Note that an NMOS transistor is used as the switching element M1. The output voltage detection circuit 1c includes resistors R11 and R12.

補正回路２０は、抵抗Ｒ２１（第１の抵抗）、抵抗Ｒ２２（第２の抵抗）およびコンデンサＣ２１を含む。回路素子の接続関係について、ブリッジ回路１１０の２つの入力端子は、交流源Ａ０に接続する。ブリッジ回路１１０の正極側出力端子は、フィルタ用コンデンサＣ１の一端と、インダクタＬ１の一端と接続する。 The correction circuit 20 includes a resistor R21 (first resistor), a resistor R22 (second resistor), and a capacitor C21. Regarding the connection relationship of the circuit elements, the two input terminals of the bridge circuit 110 are connected to the AC source A0. The positive output terminal of the bridge circuit 110 is connected to one end of the filter capacitor C1 and one end of the inductor L1.

ブリッジ回路１１０の負極側出力端子は、フィルタ用コンデンサＣ１の他端、スイッチング素子Ｍ１のソース、コンデンサＣ２の他端、出力端子ｂ２およびＧＮＤに接続する。抵抗Ｒ１１の他端は、制御回路１０のフィードバック入力端子ＦＢ、抵抗Ｒ１２の一端および抵抗Ｒ２２の一端に接続し、抵抗Ｒ１２の他端は、ＧＮＤに接続する。 The negative output terminal of the bridge circuit 110 is connected to the other end of the filter capacitor C1, the source of the switching element M1, the other end of the capacitor C2, the output terminal b2, and GND. The other end of the resistor R11 is connected to the feedback input terminal FB of the control circuit 10, one end of the resistor R12, and one end of the resistor R22, and the other end of the resistor R12 is connected to GND.

制御回路１０の出力端子ＯＵＴは、スイッチング素子Ｍ１のゲートおよび抵抗Ｒ２１の一端に接続する。抵抗Ｒ２１の他端は、抵抗Ｒ２２の他端とコンデンサＣ２１の一端と接続し、コンデンサＣ２１の他端はＧＮＤに接続する。 The output terminal OUT of the control circuit 10 is connected to the gate of the switching element M1 and one end of the resistor R21. The other end of the resistor R21 is connected to the other end of the resistor R22 and one end of the capacitor C21, and the other end of the capacitor C21 is connected to GND.

次に動作について説明する。図７は補正回路で生成される平均オンデューティ信号を示す図である。補正回路２０内の抵抗Ｒ２１とコンデンサＣ２１は、ローパスフィルタｆ１を形成している。ローパスフィルタのカットオフ周波数は、交流源Ａ０の周波数よりも低い周波数に設定する。 Next, the operation will be described. FIG. 7 is a diagram showing an average on-duty signal generated by the correction circuit. The resistor R21 and the capacitor C21 in the correction circuit 20 form a low pass filter f1. The cut-off frequency of the low-pass filter is set to a frequency lower than the frequency of the AC source A0.

ローパスフィルタｆ１は、制御回路１０の出力端子ＯＵＴから出力された駆動信号ｓ１をローパスフィルタリングし、ノードｎ１において、直流の平均オンデューティ（On Duty）信号ｓ２（平均信号）を出力する。 The low-pass filter f1 performs low-pass filtering on the drive signal s1 output from the output terminal OUT of the control circuit 10, and outputs a DC average on-duty signal s2 (average signal) at the node n1.

平均オンデューティ信号ｓ２は、駆動信号ｓ１のレベルを平均化した電圧信号であり、駆動信号ｓ１のデューティ比に応じてレベルが変化する（なお、デューティ比は、パルス信号の１周期の時間をＴ、Ｈレベルのパルス幅をｔとした場合に、ｔ／Ｔとなる）。 The average on-duty signal s2 is a voltage signal obtained by averaging the level of the drive signal s1, and the level changes according to the duty ratio of the drive signal s1 (note that the duty ratio is the time of one cycle of the pulse signal T When the pulse width of the H level is t, it becomes t / T).

したがって、駆動信号ｓ１のＨレベルのパルス幅（スイッチング素子Ｍ１のオン幅）が伸長すると、平均オンデューティ信号ｓ２のレベルは上がり、駆動信号ｓ１のＨレベルのパルス幅が短縮すると、平均オンデューティ信号ｓ２のレベルは下がることになる。 Therefore, when the H level pulse width of the drive signal s1 (the ON width of the switching element M1) expands, the level of the average on duty signal s2 increases, and when the H level pulse width of the drive signal s1 decreases, the average on duty signal The level of s2 will be lowered.

また、入力電圧Ｖ１と平均オンデューティ信号ｓ２との関係については、入力電圧Ｖ１が低い場合には、出力電圧Ｖ２を設定値まで昇圧させるために、駆動信号ｓ１のＨレベルパルス幅は広くなるので、平均オンデューティ信号ｓ２のレベルも上昇する。逆に、入力電圧Ｖ１が高い場合は、駆動信号ｓ１のＨレベルパルス幅は狭くなるので、平均オンデューティ信号ｓ２のレベルは低下する。 Further, regarding the relationship between the input voltage V1 and the average on-duty signal s2, when the input voltage V1 is low, the H level pulse width of the drive signal s1 becomes wide in order to boost the output voltage V2 to the set value. The level of the average on-duty signal s2 also increases. Conversely, when the input voltage V1 is high, the H level pulse width of the drive signal s1 is narrowed, so the level of the average on-duty signal s2 is reduced.

図８はＰＦＣ回路の出力電圧を変化させる際の動作制御を説明するための図である。図７に示したように、制御回路１０の出力端子ＯＵＴから出力された駆動信号ｓ１は、補正回路２０によってローパスフィルタリングされることで、平均オンデューティ信号ｓ２が生成される。 FIG. 8 is a diagram for explaining operation control when changing the output voltage of the PFC circuit. As illustrated in FIG. 7, the drive signal s1 output from the output terminal OUT of the control circuit 10 is low-pass filtered by the correction circuit 20 to generate an average on-duty signal s2.

また、平均オンデューティ信号ｓ２は、制御回路１０のフィードバック入力端子Ｖｆｂに入力される。この場合、抵抗Ｒ１２に対して補正電流Ｉ１が流れることになる。補正電流Ｉ１は、平均オンデューティ信号ｓ２の電圧からフィードバック入力電圧Ｖｆｂを減算した値を抵抗Ｒ２２で除算した値である。すなわち、Ｉ１＝（（平均オンデューティ信号ｓ２の電圧）−（フィードバック入力電圧Ｖｆｂ））／Ｒ２２となる。 The average on-duty signal s2 is input to the feedback input terminal Vfb of the control circuit 10. In this case, the correction current I1 flows through the resistor R12. The correction current I1 is a value obtained by dividing a value obtained by subtracting the feedback input voltage Vfb from the voltage of the average on-duty signal s2 by the resistor R22. That is, I1 = ((voltage of average on-duty signal s2) − (feedback input voltage Vfb)) / R22.

一方、抵抗Ｒ１２には、出力電圧Ｖ２にもとづく電流Ｉ２が流れる。よって、抵抗Ｒ１２には、補正回路２０から出力される補正電流Ｉ１と、出力電圧Ｖ２にもとづく電流Ｉ２とが流れることになる。 On the other hand, a current I2 based on the output voltage V2 flows through the resistor R12. Therefore, the correction current I1 output from the correction circuit 20 and the current I2 based on the output voltage V2 flow through the resistor R12.

抵抗Ｒ１２に流れる電流Ｉ２に対して、補正回路２０による補正電流Ｉ１が追加して流れることで、抵抗Ｒ１２に流れる電流が増加する。このため、フィードバック入力電圧Ｖｆｂが増加することになる。すなわち、エラーアンプ１２の負側入力端子に印加される電圧が増加することになる。 By adding the correction current I1 from the correction circuit 20 to the current I2 flowing through the resistor R12, the current flowing through the resistor R12 increases. For this reason, the feedback input voltage Vfb increases. That is, the voltage applied to the negative input terminal of the error amplifier 12 increases.

電流Ｉ１、Ｉ２が流れることにより電圧値が上昇したフィードバック入力電圧Ｖｆｂは、Ｖｆｂ＝（Ｉ１＋Ｉ２）×Ｒ１２となる。
エラーアンプ１２の負側入力端子に印加される電圧が増加するので、基準電圧Ｖｒとの差分が大きくなり、図４に示したエラーアンプ１２の入出力特性により、エラーアンプ１２の誤差信号ｃｏｍｐの電圧は低下する。 The feedback input voltage Vfb whose voltage value has increased due to the flow of the currents I1 and I2 is Vfb = (I1 + I2) × R12.
Since the voltage applied to the negative side input terminal of the error amplifier 12 increases, the difference from the reference voltage Vr increases, and the error signal comp of the error amplifier 12 depends on the input / output characteristics of the error amplifier 12 shown in FIG. The voltage drops.

すなわち、フィードバック信号Ｖｆｂが基準電圧Ｖｒよりも大きくなるので、エラーアンプ１２の出力電流はマイナスになり、エラーアンプ１２から出力される誤差信号ｃｏｍｐの電圧が低下する。 That is, since the feedback signal Vfb becomes larger than the reference voltage Vr, the output current of the error amplifier 12 becomes negative, and the voltage of the error signal comp output from the error amplifier 12 decreases.

誤差信号ｃｏｍｐの電圧が下がると（差分が増加する前の誤差信号ｃｏｍｐのレベルよりも、差分増加後の誤差信号ｃｏｍｐのレベルの方が小さくなると）、上述したように、駆動信号ｓ１のＨレベルパルス幅が短縮する。このため、スイッチング素子Ｍ１のゲート電圧に対するＨレベルの印加時間が短くなり、スイッチング素子Ｍ１のオン状態が減少するので、出力電圧Ｖ２は低下する。 When the voltage of the error signal comp decreases (when the level of the error signal comp after increasing the difference becomes smaller than the level of the error signal comp before increasing the difference), as described above, the H level of the drive signal s1 Pulse width is shortened. For this reason, the application time of the H level with respect to the gate voltage of the switching element M1 is shortened, and the ON state of the switching element M1 is decreased, so that the output voltage V2 is decreased.

その後、出力電圧Ｖ２が低下するので電流Ｉ２が低下し、また、平均オンデューティ信号ｓ２も低下するので、補正電流Ｉ２が減少する。その結果、エラーアンプ１２の負側入力端子に印加されるフィードバック入力電圧Ｖｆｂが基準電圧Ｖｒと一致するところで、エラーアンプ１２の出力は均衡して一定となる。 Thereafter, since the output voltage V2 decreases, the current I2 decreases, and the average on-duty signal s2 also decreases, so that the correction current I2 decreases. As a result, when the feedback input voltage Vfb applied to the negative input terminal of the error amplifier 12 matches the reference voltage Vr, the output of the error amplifier 12 is balanced and constant.

図９はＰＦＣ回路の入出力電圧の特性を示す図である。横軸は入力電圧（交流）、縦軸は出力電圧である。ＰＦＣ回路１−１は、上記のように、駆動信号ｓ１をローパスフィルタリングして平均オンデューティ信号ｓ２を生成し、補正抵抗Ｒ２２を介して制御回路１０のフィードバック入力端子ＦＢに入力する。 FIG. 9 is a graph showing the input / output voltage characteristics of the PFC circuit. The horizontal axis is the input voltage (AC), and the vertical axis is the output voltage. As described above, the PFC circuit 1-1 generates the average on-duty signal s2 by low-pass filtering the drive signal s1, and inputs the average on-duty signal s2 to the feedback input terminal FB of the control circuit 10 via the correction resistor R22.

そして、入力電圧Ｖ１が低いときは、平均オンデューティ信号ｓ２のレベルが高いために、補正電流が大きくなり、フィードバック入力電圧Ｖｆｂが上昇し、エラーアンプ１２から出力される誤差信号ｃｏｍｐのレベルを低下させる。これにより、駆動信号ｓ１のＨレベルパルス幅が短くなって、スイッチング素子Ｍ１のオン状態を減少させ、出力電圧Ｖ２が低下する。 When the input voltage V1 is low, the level of the average on-duty signal s2 is high, so the correction current increases, the feedback input voltage Vfb increases, and the level of the error signal comp output from the error amplifier 12 decreases. Let As a result, the H level pulse width of the drive signal s1 is shortened, the ON state of the switching element M1 is decreased, and the output voltage V2 is decreased.

したがって、本発明では、入力電圧Ｖ１が低電圧の場合には、出力電圧Ｖ２を低下させるので、図５の場合と比べて、昇圧比を小さくすることができる。また、昇圧比が小さくなるので、入力電圧Ｖ１が低電圧の場合であっても、スイッチング素子Ｍ１のドレインソース間電圧の増加が抑えられることになり、スイッチング素子Ｍ１における電力損失の増加を抑制することができる。 Therefore, according to the present invention, when the input voltage V1 is low, the output voltage V2 is lowered, so that the step-up ratio can be reduced as compared with the case of FIG. Further, since the step-up ratio is small, an increase in the drain-source voltage of the switching element M1 is suppressed even when the input voltage V1 is a low voltage, and an increase in power loss in the switching element M1 is suppressed. be able to.

また、スイッチング素子Ｍ１の電力損失が小さくなるので、ＰＦＣ回路１−１内において、無駄に消費される電力が低減されることになり、ＰＦＣ回路１−１の電力効率の向上を図ることが可能になる。 Further, since the power loss of the switching element M1 becomes small, the power consumed in the PFC circuit 1-1 is reduced, and the power efficiency of the PFC circuit 1-1 can be improved. become.

次にＰＦＣ回路１−１の変形例について説明する。図１０はＰＦＣ回路の変形例の構成を示す図である。ＰＦＣ回路１−２は、整流回路１ａ、昇圧回路１ｂ、出力電圧検出回路１ｃ、制御回路１０、補正回路２０ａを備える。 Next, a modified example of the PFC circuit 1-1 will be described. FIG. 10 is a diagram showing a configuration of a modified example of the PFC circuit. The PFC circuit 1-2 includes a rectifier circuit 1a, a booster circuit 1b, an output voltage detection circuit 1c, a control circuit 10, and a correction circuit 20a.

図６に示したＰＦＣ回路１−１と異なる点は、補正回路の内部構成が異なっている点であり、補正回路２０ａでは、新たに抵抗Ｒ２３（第３の抵抗）およびダイオードＤ２１が追加されている。 The difference from the PFC circuit 1-1 shown in FIG. 6 is that the internal configuration of the correction circuit is different. In the correction circuit 20a, a resistor R23 (third resistor) and a diode D21 are newly added. Yes.

抵抗Ｒ２３の一端は、ノードｎ１に接続し、抵抗Ｒ２３の他端は、ＧＮＤに接続する。ダイオードＤ２１のカソードは、制御回路１０のフィードバック入力端子ＦＢに接続し、ダイオードＤ２１のアノードは、抵抗Ｒ２２の一端に接続している。その他の構成は図６と同様である。なお、抵抗Ｒ２１、Ｒ２３およびコンデンサＣ２１によって、図７に示したローパスフィルタｆ１と同様な機能のローパスフィルタｆ２が形成される。 One end of the resistor R23 is connected to the node n1, and the other end of the resistor R23 is connected to GND. The cathode of the diode D21 is connected to the feedback input terminal FB of the control circuit 10, and the anode of the diode D21 is connected to one end of the resistor R22. Other configurations are the same as those in FIG. The resistors R21 and R23 and the capacitor C21 form a low-pass filter f2 having the same function as the low-pass filter f1 shown in FIG.

ここで、ノードｎ１の電圧は、抵抗Ｒ２１と抵抗Ｒ２３との抵抗分圧で決まることになる。このように、抵抗Ｒ２３を追加することで、ノードｎ１の電圧を調整することができるので、入力電圧Ｖ１が低電圧のときに出力電圧Ｖ２をどれぐらい低くするかの調整を容易に行うことが可能になる（抵抗Ｒ２３には、可変抵抗を使用してもよい）。 Here, the voltage at the node n1 is determined by the resistance voltage division between the resistors R21 and R23. Thus, by adding the resistor R23, the voltage of the node n1 can be adjusted. Therefore, it is possible to easily adjust how much the output voltage V2 is lowered when the input voltage V1 is low. (A variable resistor may be used as the resistor R23).

また、図１０に示すような向きにダイオードＤ２１を挿入することで、ダイオードＤ２１の順方向には電流（補正電流）が流れ、逆方向には電流の流れを遮断するようにしている。抵抗Ｒ２１と抵抗Ｒ２３の比率を調整し、入力電圧が一定の電圧よりも高い時には、ノードｎ１の電圧が制御回路１０の基準電圧Ｖｒよりも低くなるように設定する。すると、ダイオードＤ２１の効果により、補正回路２０と制御回路１０の間に電流は流れなくなる。その結果、効率改善効果が高い入力電圧が低い時のみ出力電圧Ｖ２を変化させ、入力電圧が高い時には、従来と同じ一定の出力電圧とすることができる。その結果、入力電圧の変化に対する出力電圧Ｖ２の変化幅を小さくすることができる。 Further, by inserting the diode D21 in the direction as shown in FIG. 10, a current (correction current) flows in the forward direction of the diode D21, and the current flow is blocked in the reverse direction. The ratio between the resistor R21 and the resistor R23 is adjusted, and the voltage at the node n1 is set to be lower than the reference voltage Vr of the control circuit 10 when the input voltage is higher than a certain voltage. Then, no current flows between the correction circuit 20 and the control circuit 10 due to the effect of the diode D21. As a result, the output voltage V2 can be changed only when the input voltage having a high efficiency improvement effect is low, and when the input voltage is high, the output voltage can be kept constant as in the conventional case. As a result, the change width of the output voltage V2 with respect to the change of the input voltage can be reduced.

次に実測結果について説明する。図１１は実測結果を示す図である。横軸は入力電圧（交流）、左縦軸は効率（％）、右縦軸は出力電圧（直流）である。
グラフｋ１は、補正回路が無い従来のＰＦＣ回路の出力電圧を示しており、入力電圧が９０Ｖ〜２６０Ｖ程度の範囲で、出力電圧は４００Ｖで一定になっている。 Next, actual measurement results will be described. FIG. 11 shows the actual measurement results. The horizontal axis represents input voltage (AC), the left vertical axis represents efficiency (%), and the right vertical axis represents output voltage (DC).
Graph k1 shows the output voltage of the conventional PFC circuit without the correction circuit, and the output voltage is constant at 400V in the range of the input voltage of about 90V to 260V.

グラフｋ２は、補正回路を有する場合の本発明のＰＦＣ回路の出力電圧を示している。入力電圧が９０Ｖ〜１９０Ｖの範囲で、出力電圧は１７０Ｖから４００Ｖへ上昇して、その後一定になっており、入力電圧が低い場合には出力電圧も低くなっている。 The graph k2 shows the output voltage of the PFC circuit of the present invention when the correction circuit is provided. When the input voltage is in the range of 90V to 190V, the output voltage increases from 170V to 400V and then becomes constant. When the input voltage is low, the output voltage is also low.

また、グラフｋ３は、従来のＰＦＣ回路の電力効率を示し、グラフｋ４は、本発明のＰＦＣ回路の電力効率を示している。入力電圧が９０Ｖ〜１９０Ｖの範囲において、出力電圧が一定の場合の効率と、出力電圧可変の場合の効率とを比べると、本発明のＰＦＣ回路の方の効率が高くなっており、電力効率が向上していることがわかる。 A graph k3 shows the power efficiency of the conventional PFC circuit, and a graph k4 shows the power efficiency of the PFC circuit of the present invention. In the input voltage range of 90V to 190V, comparing the efficiency when the output voltage is constant and the efficiency when the output voltage is variable, the efficiency of the PFC circuit of the present invention is higher and the power efficiency is higher. It can be seen that it has improved.

以上説明したように、本発明によれば、入力電圧が低レベルの時には、出力電圧も低レベルに可変させるので、昇圧比が小さくなり、スイッチング素子における電力損失の増加を抑制して、電力効率の向上を図ることが可能になる。 As described above, according to the present invention, when the input voltage is at a low level, the output voltage is also changed to a low level. Therefore, the boost ratio is reduced, and an increase in power loss in the switching element is suppressed, thereby reducing the power efficiency. Can be improved.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。 As mentioned above, although embodiment was illustrated, the structure of each part shown by embodiment can be substituted by the other thing which has the same function. Moreover, other arbitrary structures and processes may be added.

１電源装置
１ａ整流回路
１ｂ昇圧回路
１ｃ出力電圧検出回路
１０制御回路
２０補正回路
Ａ０交流入力源
１１０ブリッジ回路
Ｃ１、Ｃ２コンデンサ
Ｌ１インダクタ
Ｄ１ダイオード
Ｍ１スイッチング素子
Ｒ１１、Ｒ１２抵抗
Ｖ１入力電圧
Ｖ２出力電圧
ｂ１、ｂ２出力端子
ＦＢ制御回路のフィードバック入力端子
ＯＵＴ制御回路の出力端子
ｓ１駆動信号
ｓ２平均信号 DESCRIPTION OF SYMBOLS 1 Power supply device 1a Rectifier circuit 1b Booster circuit 1c Output voltage detection circuit 10 Control circuit 20 Correction circuit A0 AC input source 110 Bridge circuit C1, C2 Capacitor L1 Inductor D1 Diode M1 Switching element R11, R12 Resistance V1 Input voltage V2 Output voltage b1, b2 Output terminal FB Feedback input terminal of control circuit OUT Output terminal of control circuit s1 Drive signal s2 Average signal

Claims

A rectifier circuit that rectifies an AC input voltage to generate a full-wave rectified input voltage;
A booster circuit that boosts the input voltage to an output voltage of a predetermined level based on on / off of a switching element;
A control circuit that generates and outputs a drive signal in which a pulse width for turning on and off the switching element is set according to an applied voltage applied to a feedback input terminal;
An output voltage detection circuit that detects the output voltage and inputs the detection voltage to the feedback input terminal;
A correction circuit that filters the drive signal to generate an average signal that averages the level of the drive signal, and inputs the average signal to the feedback input terminal;
A power supply device comprising: a power factor correction circuit comprising:

The correction circuit includes:
The average signal whose level changes according to the duty ratio of the drive signal is input to the feedback input terminal, and the applied voltage is varied.
When the input voltage is a low voltage, the applied signal is increased by inputting the average signal generated by averaging the drive signal with an extended high potential pulse width to the feedback input terminal.
The power supply device according to claim 1.

The control circuit amplifies a difference between the applied voltage and a reference voltage and outputs an error signal, compares the level of the error signal with the level of the oscillation signal, A comparator that turns off the switching element by setting the level of the drive signal to a low potential level when the level exceeds the level of the error signal;
The error amplifier outputs a second error signal whose level is lower than the level of the first error signal before the difference is increased due to the difference being increased by the applied voltage that has increased.
The comparator generates and outputs the drive signal with a shortened high potential pulse width based on the comparison between the second error signal and the oscillation signal, so that the input voltage is low. Reducing the output voltage,
The power supply device according to claim 2.

The correction circuit includes a first resistor, a second resistor, and a capacitor, and one end of the first resistor is connected to an output terminal that outputs the drive signal of the control circuit, and the first resistor The other end is connected to one end of the capacitor and one end of the second resistor, the other end of the second resistor is connected to the feedback input terminal, and the other end of the capacitor is connected to the ground. The power supply device according to claim 1, wherein a low-pass filter is formed by the first resistor and the capacitor.

The correction circuit includes a first resistor, a second resistor, a third resistor, a diode, and a capacitor, and one end of the first resistor is connected to an output terminal that outputs the drive signal of the control circuit. The other end of the first resistor is connected to one end of the third resistor, one end of the capacitor and one end of the second resistor, and the other end of the second resistor is connected to the anode of the diode. The cathode of the diode is connected to the feedback input terminal, the other end of the capacitor is connected to the other end of the third resistor and the ground, and the first resistor, the third resistor 2. The power supply device according to claim 1, wherein a low-pass filter is formed by a resistor and the capacitor.