JP2012080685A - Synchronous rectification-type power supply circuit - Google Patents

Synchronous rectification-type power supply circuit Download PDF

Info

Publication number
JP2012080685A
JP2012080685A JP2010224429A JP2010224429A JP2012080685A JP 2012080685 A JP2012080685 A JP 2012080685A JP 2010224429 A JP2010224429 A JP 2010224429A JP 2010224429 A JP2010224429 A JP 2010224429A JP 2012080685 A JP2012080685 A JP 2012080685A
Authority
JP
Japan
Prior art keywords
voltage
side transistor
transistor
low
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010224429A
Other languages
Japanese (ja)
Other versions
JP5727189B2 (en
Inventor
Masatake Takahashi
正剛 高橋
Noboru Asada
登 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2010224429A priority Critical patent/JP5727189B2/en
Publication of JP2012080685A publication Critical patent/JP2012080685A/en
Application granted granted Critical
Publication of JP5727189B2 publication Critical patent/JP5727189B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To solve the problem that a high speed response in a duty range of 0 to 100% becomes difficult when a load fluctuates at high speed and a voltage of a battery drops.SOLUTION: A transistor exclusive control circuit 1-1 outputs a drive voltage for exclusively turning on/off a transistor 3 and a transistor 4 by a pulse having a time width equivalent to fluctuation voltage of a voltage at a series connection point of the transistor 3 and the transistor 4. A time measuring counter 2 measures a duty of the transistor 3 by the pulse. A mode switch control circuit 1-2 supplies the drive voltage to the transistors 3 and 4 for a switching operation when the duty is in a prescribed upper/lower limit range. At a linear mode, the mode switch control circuit 1-2 supplies the fluctuation voltage for driving the transistor 3 and supplies ground potential to the transistor 4 for a linear operation.

Description

本発明は、同期整流型電源回路に関し、特に、スイッチングトランジスタの動作範囲を拡大した同期整流型電源回路に関する。   The present invention relates to a synchronous rectification type power supply circuit, and more particularly to a synchronous rectification type power supply circuit in which an operation range of a switching transistor is expanded.

図5は一般的な同期整流型電源回路の一例を示す。ハイサイドトランジスタ3とローサイドトランジスタ4は、トランジスタ排他制御回路1-1からの信号に応答して交互にスイッチングし、直流電圧を負荷装置18に出力する。出力電圧の一部は、位相補正フィルタ11を経てエラーアンプ12へ帰還され、エラーアンプ12において参照電圧Vrefとの誤差電圧がPWMコンパレータ14に入力する。PWMコンパレータ14は、ランプクロック発振回路13が生成している三角波信号を誤差電圧によってスライスし、得られた時間幅の信号をトランジスタ排他制御回路1-1に供給する。トランジスタ排他制御回路1-1は、この信号によりハイサイドトランジスタ3とローサイドトランジスタ4のオン/オフを制御する。   FIG. 5 shows an example of a general synchronous rectification type power supply circuit. The high-side transistor 3 and the low-side transistor 4 are alternately switched in response to a signal from the transistor exclusive control circuit 1-1, and outputs a DC voltage to the load device 18. A part of the output voltage is fed back to the error amplifier 12 through the phase correction filter 11, and the error amplifier 12 inputs an error voltage with respect to the reference voltage Vref to the PWM comparator 14. The PWM comparator 14 slices the triangular wave signal generated by the ramp clock oscillation circuit 13 with the error voltage, and supplies the obtained time width signal to the transistor exclusive control circuit 1-1. The transistor exclusive control circuit 1-1 controls on / off of the high-side transistor 3 and the low-side transistor 4 by this signal.

ところで、負荷が高速に変動したり、電池の電圧が低下したりした場合、ハイサイドトランジスタ3のオフ時間に対するオン時間の比(デューティ)は0%または100%近くになる場合がある。しかし、同期整流する2つのトランジスタ3と4が同時にオンすると電源入力から接地側に向かって貫通電流が流れるので、これを回避するためのデッドタイムを設けており、一般には10%以下のデューティの場合と90%以上のデューティでの駆動が出来ない。   By the way, when the load fluctuates at a high speed or the battery voltage decreases, the ratio (duty) of the on time to the off time of the high side transistor 3 may be 0% or nearly 100%. However, when the two transistors 3 and 4 for synchronous rectification are turned on at the same time, a through current flows from the power supply input to the ground side. Therefore, a dead time is provided to avoid this, and generally a duty of 10% or less is provided. In some cases, driving with a duty of 90% or more is not possible.

即ち、一般には電力トランジスタはスイッチング速度が遅く、最小パルス幅の駆動が出来ず、低電流時においてハイサイドトランジスタ3のデューティの最小パルス幅に制限があり、また、ローサイドトランジスタ4と同期をとるデッドタイムの時間確保が出来ないため、入出力の電位差が少ない場合に、ハイサイドトランジスタ3のデューティの最大パルス幅に制限がある。   That is, in general, the power transistor has a slow switching speed, cannot be driven with a minimum pulse width, has a limitation on the minimum pulse width of the duty of the high side transistor 3 at a low current, and is dead dead synchronized with the low side transistor 4. Since the time cannot be secured, the maximum pulse width of the duty of the high-side transistor 3 is limited when the potential difference between input and output is small.

このような問題点を解消するため、2つのPWM回路を設け、それぞれは、互いに半周期ずらされ且つエラーアンプからの誤差信号に応じた振幅の第1,第2のPWM信号を生成し、これらのPWM信号を合成することにより、所定周波数の2倍の周波数のPWM信号を得るようにした電源回路及びPWM回路が開示されている。   In order to solve such a problem, two PWM circuits are provided, each of which generates a first PWM signal and a second PWM signal that are shifted from each other by a half cycle and have an amplitude corresponding to the error signal from the error amplifier. A power supply circuit and a PWM circuit are disclosed in which a PWM signal having a frequency twice the predetermined frequency is obtained by synthesizing the PWM signals.

特開2003−284329JP 2003-284329 A

解決しようとする問題点は、負荷が高速に変動したり、電池の電圧が低下したりした場合に、0〜100%デューティ範囲の高速応答が困難な点である。   The problem to be solved is that when the load fluctuates at a high speed or the voltage of the battery decreases, a high-speed response with a duty range of 0 to 100% is difficult.

本発明は、0〜100%デューティ範囲の高速応答を可能にするために、デューティが所定の範囲を超えるとDCDCコンバータをリニア動作させるように切り替えることを最も主要な特徴とする。   The main feature of the present invention is to switch the DCDC converter to a linear operation when the duty exceeds a predetermined range in order to enable a high-speed response in the 0 to 100% duty range.

本発明の同期整流型電源回路は、デューティが所定の範囲を超えるとDCDCコンバータをリニア動作させるように切り替えることとしたため、負荷電流が小さくなった場合や電池電圧が出力電圧まで下がった場合にも、低価格の低速度トランジスタを使用したままで電源使用範囲を拡大でき、高速に応答した電源制御が出来るという利点がある。   Since the synchronous rectification type power supply circuit of the present invention switches the DCDC converter to linearly operate when the duty exceeds a predetermined range, even when the load current decreases or the battery voltage decreases to the output voltage. There is an advantage that the power supply usage range can be expanded while using low-cost low-speed transistors, and power supply control responding at high speed can be performed.

また、リニア動作を行うために、負荷装置の間欠動作による低電力モード時においてリプルノイズの少ない電力の安定供給が可能となり、トランジスタの発熱も少なく放熱板も小さく出来る。   Further, since the linear operation is performed, it is possible to stably supply power with little ripple noise in the low power mode by intermittent operation of the load device, and the heat generation of the transistor is small and the heat sink can be made small.

本発明の同期整流型電源回路の実施例1を示す回路図である。It is a circuit diagram which shows Example 1 of the synchronous rectification type | mold power supply circuit of this invention. 本発明の同期整流型電源回路の低電力動作時における動作波形図である。It is an operation | movement waveform diagram at the time of the low power operation | movement of the synchronous rectification type | mold power supply circuit of this invention. 本発明の同期整流型電源回路の電池電圧低下時の動作波形図であるIt is an operation waveform diagram at the time of battery voltage drop of the synchronous rectification type power supply circuit of the present invention. 本発明の同期整流型電源回路の他の実施例を示す回路図である。It is a circuit diagram which shows the other Example of the synchronous rectification type | mold power supply circuit of this invention. 従来の同期整流型電源回路の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional synchronous rectification type power supply circuit.

次に、本発明の実施の形態について図面を参照して詳細に説明する。   Next, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明の同期整流型電源回路の実施例1を示している。この電源回路は、電池19の電圧をハイサイドトランジスタ3とロウサイドトランジスタ4から成るDCDCコンバータにより電圧変換した出力電圧を負荷装置18へ安定供給するものである。電池19とハイサイドトランジスタ3の間には、電流検出抵抗16が挿入され、また、ハイサイドトランジスタ3とロウサイドトランジスタ4の結合点と負荷装置18の間には、出力インダクタ5,出力コンデンサ6,二次出力インダクタ7および二次出力コンデンサ8から成る2段の平滑化回路が挿入されている。   FIG. 1 shows a first embodiment of a synchronous rectification type power supply circuit according to the present invention. This power supply circuit stably supplies to the load device 18 an output voltage obtained by converting the voltage of the battery 19 by a DCDC converter including the high-side transistor 3 and the low-side transistor 4. A current detection resistor 16 is inserted between the battery 19 and the high side transistor 3, and an output inductor 5 and an output capacitor 6 are connected between the connection point of the high side transistor 3 and the low side transistor 4 and the load device 18. , A two-stage smoothing circuit including a secondary output inductor 7 and a secondary output capacitor 8 is inserted.

N型MOSのハイサイドトランジスタ3のソースは電流検出抵抗16、N型MOSのロウサイドトランジスタ4のソースはアースに接続され、ハイサイドトランジスタ3とロウサイドトランジスタ4のドレイン同士が結合されている。ハイサイドトランジスタ3とロウサイドトランジスタ4は交互にスイッチングするが、ゲート駆動信号がデューティ10%未満および90%超の場合および電池19から流出する電流が所定値以下の場合、ハイサイドトランジスタ3はリニア動作を行い、ロウサイドトランジスタ4はオフとなる。   The source of the N-type MOS high-side transistor 3 is connected to the current detection resistor 16, the source of the N-type MOS low-side transistor 4 is connected to the ground, and the drains of the high-side transistor 3 and the low-side transistor 4 are coupled together. The high-side transistor 3 and the low-side transistor 4 are alternately switched. However, when the gate drive signal is less than 10% and more than 90%, and when the current flowing out from the battery 19 is less than a predetermined value, the high-side transistor 3 is linear. The operation is performed and the low-side transistor 4 is turned off.

ハイサイドトランジスタ3とロウサイドトランジスタ4のドレイン結合点における電圧から出力インダクタ5の降下電圧を差し引いた電圧(出力電圧という)は、帰還抵抗9と10で分圧され、位相補正フィルタ11を経由して、エラーアンプ12とリニア型エラーアンプ13の一端の入力に導かれている。位相補正フィルタ11は、出力電圧のフィードバックループを安定させる。エラーアンプ12は、参照電圧Vref1と、上記分圧電圧から位相補正フィルタ11の降下電圧を差し引いた電圧との誤差電圧をPWMコンパレータ14の一端に入力する。参照電圧Vref1は、定常状態における分圧電圧と等しい電圧とされる。従って、誤差電圧は分圧電圧の変動分の電圧ということになる。   The voltage obtained by subtracting the drop voltage of the output inductor 5 from the voltage at the drain coupling point of the high-side transistor 3 and the low-side transistor 4 (referred to as output voltage) is divided by the feedback resistors 9 and 10 and passes through the phase correction filter 11. The error amplifier 12 and the linear error amplifier 13 are led to inputs at one end. The phase correction filter 11 stabilizes the feedback loop of the output voltage. The error amplifier 12 inputs an error voltage between the reference voltage Vref1 and the voltage obtained by subtracting the voltage drop of the phase correction filter 11 from the divided voltage to one end of the PWM comparator 14. The reference voltage Vref1 is a voltage equal to the divided voltage in the steady state. Therefore, the error voltage is a voltage corresponding to the variation of the divided voltage.

ランプクロック発振器13は三角波信号を出力しており、PWMコンパレータ14は、この三角波信号をエラーアンプ12からの誤差電圧でスライスして時間幅信号をトランジスタコントローラ1と時間計測カウンタ2へ出力する。また、リニア型エラーアンプ15は、参照電圧Vref2と、上記分圧電圧から位相補正フィルタ11の降下電圧を差し引いた電圧との誤差電圧をトランジスタコントローラ1へ出力する。参照電圧Vref2は、この誤差電圧がハイサイドトランジスタ3にリニア動作をさせる範囲に留まるように設定され、部品のバラツキがなければ参照電圧Vref1と等しい電圧とされる。   The ramp clock oscillator 13 outputs a triangular wave signal, and the PWM comparator 14 slices the triangular wave signal with the error voltage from the error amplifier 12 and outputs a time width signal to the transistor controller 1 and the time measurement counter 2. The linear error amplifier 15 outputs an error voltage between the reference voltage Vref2 and the voltage obtained by subtracting the voltage drop of the phase correction filter 11 from the divided voltage to the transistor controller 1. The reference voltage Vref2 is set so that the error voltage remains within a range in which the high-side transistor 3 performs a linear operation, and is equal to the reference voltage Vref1 if there is no variation in components.

時間計測カウンタ2は、時間計測カウンタ2-1と2つのコンパレータ2-2,2-3を有する。時間計測カウンタ2-1はPWMコンパレータ14からの時間幅信号により、出力電圧のデューティを計測する。このとき、時間計測カウンタ2-1は、PWMコンパレータ14からの時間幅信号が何クロック分かをカウントするための基準とする正弦波信号を入力する。コンパレータ2-2はデューティ90%超、コンパレータ2-3はデューティ10%未満を検出して、それぞれトランジスタコントローラ1へ通知する。また、電流検出回路17は、電流検出抵抗16における降下電圧によって、電池19から流出している電流を検出してトランジスタコントローラ1へ通知する。   The time measurement counter 2 includes a time measurement counter 2-1 and two comparators 2-2 and 2-3. The time measurement counter 2-1 measures the duty of the output voltage based on the time width signal from the PWM comparator 14. At this time, the time measurement counter 2-1 inputs a sine wave signal as a reference for counting how many clocks the time width signal from the PWM comparator 14 has. Comparator 2-2 detects a duty exceeding 90%, and comparator 2-3 detects a duty of less than 10%, and notifies transistor controller 1 of each. The current detection circuit 17 detects the current flowing out from the battery 19 based on the voltage drop across the current detection resistor 16 and notifies the transistor controller 1 of the current.

トランジスタコントローラ1は、DCDCコンバータをスイッチング動作またはリニア動作させるように切り替える制御を行う。そのために、トランジスタ排他制御回路1-1,モード切替制御回路1-2,第1スイッチ1-3および第2スイッチ1-4を備えている。   The transistor controller 1 performs control to switch the DCDC converter so as to perform a switching operation or a linear operation. For this purpose, a transistor exclusive control circuit 1-1, a mode switching control circuit 1-2, a first switch 1-3, and a second switch 1-4 are provided.

トランジスタ排他制御回路1-1は、PWMコンパレータ14からの時間幅信号により定まる時間だけ、ハイサイドトランジスタ3とロウサイドトランジスタ4をオン/オフするためのスイッチ信号を第1スイッチ1-3および第2スイッチ1-4へ出力する。このとき、ハイサイドトランジスタ3とロウサイドトランジスタ4が同時にオンとならないよう制御する。モード切替制御回路1-2は、時間計測カウンタ2からデューティ10%未満または90%超の通知を受けるか、電流検出回路17から通知された電流値が所定値以下の場合、モード切替信号をイネーブルとする。   The transistor exclusive control circuit 1-1 outputs a switch signal for turning on / off the high-side transistor 3 and the low-side transistor 4 for the time determined by the time width signal from the PWM comparator 14 as the first switch 1-3 and the second switch Output to switch 1-4. At this time, control is performed so that the high-side transistor 3 and the low-side transistor 4 are not turned on simultaneously. The mode switching control circuit 1-2 enables the mode switching signal when receiving a notification with a duty less than 10% or exceeding 90% from the time measurement counter 2 or when the current value notified from the current detection circuit 17 is a predetermined value or less. And

第1スイッチ1-3は、常時は、DCDCコンバータトランジスタ排他制御回路1-1からのスイッチ信号をハイサイドトランジスタ3のゲートに導いているが、モード切替信号がイネーブルになると、リニア型エラーアンプ15からの誤差電圧をハイサイドトランジスタ3のゲートに供給する。これにより、ハイサイドトランジスタ3はリニアレギュレーターとして機能できるようにゲート電圧が切り替えられる。第2スイッチ1-4は、常時は、DCDCコンバータトランジスタ排他制御回路1-1からのスイッチ信号をロウサイドトランジスタ4のゲートに導いているが、モード切替信号がイネーブルになると、アース電位をロウサイドトランジスタ4のゲートに供給する。   The first switch 1-3 normally leads the switch signal from the DCDC converter transistor exclusive control circuit 1-1 to the gate of the high-side transistor 3, but when the mode switching signal is enabled, the linear error amplifier 15 Is supplied to the gate of the high-side transistor 3. Thereby, the gate voltage is switched so that the high-side transistor 3 can function as a linear regulator. The second switch 1-4 normally leads the switch signal from the DCDC converter transistor exclusive control circuit 1-1 to the gate of the low side transistor 4, but when the mode switching signal is enabled, the ground potential is set to the low side. This is supplied to the gate of the transistor 4.

次に、以上のように構成された本同期整流型電源回路の動作について説明する。ハイサイドトランジスタ3とローサイドトランジスタ4と位相補正フィルタ11とトランジスタコントローラ1は、その部品が持つ応答特性に応じた周波数のランプクロック発振回路13によって同期整流の動作を行う。   Next, the operation of the synchronous rectification type power supply circuit configured as described above will be described. The high-side transistor 3, the low-side transistor 4, the phase correction filter 11, and the transistor controller 1 perform a synchronous rectification operation using a ramp clock oscillation circuit 13 having a frequency corresponding to the response characteristic of the component.

PWMコンパレータ14は常時動作しており、同期整流を行っていない場合でも出力電圧に比例した幅のパルスを生成している。時間計測カウンタ2は上記パルスによりデューティを計測し、デューティが、設定されている上限と下限の範囲内にあるときは、PWMコンパレータ14の出力でハイサイドトランジスタ3とローサイドトランジスタ4を駆動する(スイッチングモード)。   The PWM comparator 14 always operates and generates a pulse having a width proportional to the output voltage even when synchronous rectification is not performed. The time measurement counter 2 measures the duty by the above pulse, and when the duty is within the set upper and lower limits, the high side transistor 3 and the low side transistor 4 are driven by the output of the PWM comparator 14 (switching) mode).

しかし、出力電流が少なくなるとPWMコンパレータ14はデューティの小さいパルスを出力し、デューティが下限を超えることがある。また、入出力電圧が接近するとPWMコンパレータ14はデューティの大きいパルスを出力し、デューティが上限を超えることがある。これらの場合、モード切替制御回路1-2は動作モードを変更して、リニア型エラーアンプ15でハイサイドトランジスタ3を駆動し、ローサイドトランジスタ4は動作を停止させる(リニアモード)。ハイサイドトランジスタ3は帰還抵抗9と10による分圧電圧の変動に応答して電流を流し、出力電圧を安定させる。   However, when the output current decreases, the PWM comparator 14 outputs a pulse with a small duty, and the duty may exceed the lower limit. Further, when the input / output voltage approaches, the PWM comparator 14 outputs a pulse with a large duty, and the duty may exceed the upper limit. In these cases, the mode switching control circuit 1-2 changes the operation mode, drives the high-side transistor 3 with the linear error amplifier 15, and stops the operation of the low-side transistor 4 (linear mode). The high-side transistor 3 allows a current to flow in response to fluctuations in the divided voltage caused by the feedback resistors 9 and 10 and stabilizes the output voltage.

以下、詳述する。電池19から供給される電流は、電流検出抵抗16を経由してハイサイドトランジスタ3のソースに供給されている。上記電流は電流検出回路17で検出されてモード切替制御回路1-2に入力する。   Details will be described below. The current supplied from the battery 19 is supplied to the source of the high side transistor 3 via the current detection resistor 16. The current is detected by the current detection circuit 17 and input to the mode switching control circuit 1-2.

モード切替信号がデイネーブルの場合、DCDCコンバータはスイッチングモードで動作する。ハイサイドトランジスタ3はスイッチングレギュレーターとして機能する。第1スイッチ1-3からのスイッチ信号に応答してオン/オフし、オン時には電池19から供給される電流を平滑化回路へ出力する。一方、ロウサイドトランジスタ4は、第2スイッチ1-4からのスイッチ信号に応答して、ハイサイドトランジスタ3とは排他的にオン/オフし、オン時には接地から平滑化回路への電流路を形成する。   When the mode switching signal is disabled, the DCDC converter operates in the switching mode. The high side transistor 3 functions as a switching regulator. It is turned on / off in response to a switch signal from the first switch 1-3, and when it is on, the current supplied from the battery 19 is output to the smoothing circuit. On the other hand, the low-side transistor 4 is turned on / off exclusively from the high-side transistor 3 in response to a switch signal from the second switch 1-4, and forms a current path from the ground to the smoothing circuit when turned on. To do.

出力電圧、詳しくは、平滑化回路を構成する出力インダクタ5と二次出力インダクタ6の接続点の電圧は、位相補正フィルタ11を経由して、エラーアンプ12とリニア型エラーアンプ15に入力する。エラーアンプ12は、参照電圧Vref1と位相補正フィルタ11の出力電圧との誤差電圧をPWMコンパレータ14へ出力し、PWMコンパレータ14は、この誤差電圧でランプクロック発振器からの三角波信号をスライスし、その時間幅信号を時間計測カウンタ2のカウンタ2-1とトランジスタコントローラ1のトランジスタ排他制御回路1-1へ出力する。リニア型エラーアンプ15は、参照電圧Vref2と位相補正フィルタ11の出力電圧との誤差電圧をトランジスタコントローラ1の第1スイッチ1-3の一方の入力端子へ出力する。   The output voltage, specifically, the voltage at the connection point of the output inductor 5 and the secondary output inductor 6 constituting the smoothing circuit is input to the error amplifier 12 and the linear error amplifier 15 via the phase correction filter 11. The error amplifier 12 outputs an error voltage between the reference voltage Vref1 and the output voltage of the phase correction filter 11 to the PWM comparator 14.The PWM comparator 14 slices the triangular wave signal from the ramp clock oscillator with this error voltage, and the time The width signal is output to the counter 2-1 of the time measurement counter 2 and the transistor exclusive control circuit 1-1 of the transistor controller 1. The linear error amplifier 15 outputs an error voltage between the reference voltage Vref2 and the output voltage of the phase correction filter 11 to one input terminal of the first switch 1-3 of the transistor controller 1.

トランジスタ排他制御回路1-1は、上記時間幅信号により定まる時間だけ、ハイサイドトランジスタ3とロウサイドトランジスタ4をオン/オフするためのスイッチ信号を第1スイッチ1-3および第2スイッチ1-4の一方の入力端子へ出力する。カウンタ2-1は、上記時間幅信号によりデューティを計測し、コンパレータ2-2はデューティ90%超、コンパレータ2-3はデューティ10%未満を検出してモード切替制御回路1-2へ出力する。   The transistor exclusive control circuit 1-1 sends a switch signal for turning on / off the high-side transistor 3 and the low-side transistor 4 for a time determined by the time width signal to the first switch 1-3 and the second switch 1-4. Output to one of the input terminals. The counter 2-1 measures the duty by the time width signal, the comparator 2-2 detects that the duty exceeds 90%, and the comparator 2-3 detects that the duty is less than 10% and outputs it to the mode switching control circuit 1-2.

モード切替制御回路1-2は、デューティ90%超、コンパレータ2-3はデューティ10%未満を検出せず、且つ電流検出回路17からの電流値が所定値以下でもなければ、モード切替信号をデイネーブルに留保して、これまでのスイッチングモードを継続する。第1スイッチ1-3,第2スイッチ1-4は、図1に示す上側の入力端子にトランジスタ排他制御回路1-1から供給されているスイッチ信号をハイサイドトランジスタ3,ロウサイドトランジスタ4のゲートに導き、この結果、ハイサイドトランジスタ3とロウサイドトランジスタ4はスイッチングモードでの動作を続行する。   If the mode switching control circuit 1-2 does not detect a duty exceeding 90%, the comparator 2-3 does not detect a duty less than 10%, and the current value from the current detection circuit 17 is not less than a predetermined value, the mode switching signal is output. Keep enabled and continue the previous switching mode. The first switch 1-3 and the second switch 1-4 use the switch signal supplied from the transistor exclusive control circuit 1-1 at the upper input terminal shown in FIG. As a result, the high-side transistor 3 and the low-side transistor 4 continue to operate in the switching mode.

さて、負荷装置18が低電力の待機状態になると、負荷電流が減少するので、出力電圧は大きくなり、エラーアンプ12が出力する誤差電圧がプラス方向に大きくなり、PWMコンパレータ14からの時間幅信号は小さくなる。その結果、カウンタ2-1が計測するデューティが低下する。すると、負荷電流が更に減少するので、デューティは図2に示すように低下し続ける。図2は、この場合のハイサイドトランジスタ3の駆動電圧(第1スイッチ1-3の出力)を出力電圧と共に示す波形図である。   Now, when the load device 18 enters a low power standby state, the load current decreases, so the output voltage increases, the error voltage output by the error amplifier 12 increases in the positive direction, and the time width signal from the PWM comparator 14 Becomes smaller. As a result, the duty measured by the counter 2-1 decreases. Then, since the load current further decreases, the duty continues to decrease as shown in FIG. FIG. 2 is a waveform diagram showing the drive voltage of the high-side transistor 3 (the output of the first switch 1-3) together with the output voltage in this case.

ハイサイドトランジスタ3の駆動電圧がハイレベルのときは、ハイサイドトランジスタ3はオン、ロウサイドトランジスタ4はオフであるので、平滑化回路が充電されて出力電圧が上昇する。一方、駆動電圧がロウレベルのときは、ハイサイドトランジスタ3はオフ、ロウサイドトランジスタ4はオフであるので、接地電圧から平滑化回路への電流路が形成されるので出力電圧が下降する。   When the drive voltage of the high side transistor 3 is at a high level, the high side transistor 3 is on and the low side transistor 4 is off, so that the smoothing circuit is charged and the output voltage rises. On the other hand, when the drive voltage is at a low level, the high-side transistor 3 is off and the low-side transistor 4 is off, so that a current path from the ground voltage to the smoothing circuit is formed, and the output voltage drops.

デューティが10%未満に達したことがコンパレータ2-3から通知されると、モード切替制御回路1-2は、モード切替信号をイネーブルとする。モード切替信号のイネーブル化に応答して、第1スイッチ1-3はリニア型エラーアンプ15の出力をハイサイドトランジスタ3のゲート、第2スイッチ1-4は接地電圧をロウサイドトランジスタ4のゲートに導き、DCDCコンバータはリニアレギュレータとして動作するように切り替わる。リニア型エラーアンプ15はハイサイドトランジスタ3の電流を制限し出力電圧を一定に保つ動作を行う。   When the comparator 2-3 is notified that the duty has reached less than 10%, the mode switching control circuit 1-2 enables the mode switching signal. In response to the enabling of the mode switching signal, the first switch 1-3 uses the output of the linear error amplifier 15 as the gate of the high side transistor 3, and the second switch 1-4 uses the ground voltage as the gate of the low side transistor 4. The DCDC converter is switched to operate as a linear regulator. The linear error amplifier 15 operates to limit the current of the high side transistor 3 and keep the output voltage constant.

一般に、電池は、使用期間が長くなると、放電が進んで内部抵抗が上昇してゆき、同じ電流を流したときに電池の端子電圧が低下するという特性を有する。電池の端子電圧が低下すると、出力電圧は小さくなるので、エラーアンプ12が出力する誤差電圧がマイナス方向に大きくなり、PWMコンパレータ14からの時間幅信号は大きくなる。その結果、カウンタ2-1が計測するデューティが高くなる。すると、負荷電流が増加するので、デューティは図3に示すように上昇し続ける。図3は、この場合のハイサイドトランジスタ3の駆動電圧(第1スイッチ1-3の出力)を出力電圧と共に示す波形図である。   In general, when a battery is used for a long period of time, discharge proceeds and internal resistance increases, and the terminal voltage of the battery decreases when the same current flows. When the battery terminal voltage decreases, the output voltage decreases, so the error voltage output from the error amplifier 12 increases in the negative direction, and the time width signal from the PWM comparator 14 increases. As a result, the duty measured by the counter 2-1 increases. Then, since the load current increases, the duty continues to increase as shown in FIG. FIG. 3 is a waveform diagram showing the drive voltage (output of the first switch 1-3) of the high side transistor 3 in this case together with the output voltage.

ハイサイドトランジスタ3の駆動電圧がハイレベルのときは、ハイサイドトランジスタ3はオン、ロウサイドトランジスタ4はオフであるので、平滑化回路が充電されて出力電圧が上昇する。一方、駆動電圧がロウレベルのときは、ハイサイドトランジスタ3はオフ、ロウサイドトランジスタ4はオフであるので、接地電圧から平滑化回路への電流路が形成されるので出力電圧が下降する。   When the drive voltage of the high side transistor 3 is at a high level, the high side transistor 3 is on and the low side transistor 4 is off, so that the smoothing circuit is charged and the output voltage rises. On the other hand, when the drive voltage is at a low level, the high-side transistor 3 is off and the low-side transistor 4 is off, so that a current path from the ground voltage to the smoothing circuit is formed, and the output voltage drops.

デューティが90%を超えたことがコンパレータ2-3から通知されると、モード切替制御回路1-2は、モード切替信号をイネーブルとする。モード切替信号のイネーブル化に応答して、第1スイッチ1-3はリニア型エラーアンプ15の出力をハイサイドトランジスタ3のゲート、第2スイッチ1-4は接地電圧をロウサイドトランジスタ4のゲートに導き、DCDCコンバータはリニアレギュレータとして動作するように切り替わる。リニア型エラーアンプ15はハイサイドトランジスタ3の電流を制限し出力電圧を一定に保つ動作を行う。   When the comparator 2-3 is notified that the duty exceeds 90%, the mode switching control circuit 1-2 enables the mode switching signal. In response to the enabling of the mode switching signal, the first switch 1-3 uses the output of the linear error amplifier 15 as the gate of the high side transistor 3, and the second switch 1-4 uses the ground voltage as the gate of the low side transistor 4. The DCDC converter is switched to operate as a linear regulator. The linear error amplifier 15 operates to limit the current of the high side transistor 3 and keep the output voltage constant.

このように、デューティが10%未満に達しトランジスタの動作周波数の動作限界前にリニア動作に切り替えているので、負荷装置18の消費電力が下がった場合にも、同期整流型電源回路としての動作を安定して行うことができる。また、リニア型エラーアンプ15においてリプルノイズ低減もできる。しかも、ハイサイドトランジスタ3は電流が少ない場合にのみリニア動作を行う構成となっているので、発熱も少なくトランジスタの小型化に好適であるし、スイッチングトランジスタとしてもリニアトランジスタとしても動作できるので経済的である。これらの利点は、デューティが90%超に達しトランジスタの動作周波数の動作限界前にリニア動作に切り替えているので、電池19からの供給電圧が下がった場合にも同様に当てはまる。   As described above, since the duty is less than 10% and the operation is switched to the linear operation before the operation limit of the transistor operating frequency, even when the power consumption of the load device 18 is reduced, the operation as the synchronous rectification type power supply circuit is performed. It can be performed stably. Further, ripple noise can be reduced in the linear error amplifier 15. In addition, since the high-side transistor 3 is configured to perform a linear operation only when the current is small, it generates less heat and is suitable for downsizing the transistor, and can operate as both a switching transistor and a linear transistor. It is. These advantages apply to the case where the supply voltage from the battery 19 decreases because the duty is over 90% and the operation is switched to the linear operation before the operation limit of the transistor operating frequency.

なお、リニア動作に切り替わった後に、デューティが10%以上または90%以下に戻った場合には、上述の動作と逆の動作によりスイッチング動作へ復帰する。   When the duty returns to 10% or more or 90% or less after switching to the linear operation, the operation returns to the switching operation by the operation opposite to the above operation.

また、以上の説明では、モード切替制御回路1-2は、時間計測カウンタ2からのデューティのみによって動作モードの切替えを行っているが、電流検出回路17か検出した電流が所定値以上か否かによって動作モードを切り替えるようにしてもよい。   Further, in the above description, the mode switching control circuit 1-2 switches the operation mode based only on the duty from the time measurement counter 2, but whether or not the current detected by the current detection circuit 17 is equal to or greater than a predetermined value. The operation mode may be switched by.

更に、モード切替制御回路1-2は、時間計測カウンタ2からのデューティおよび電流検出回路17か検出した電流が所定値以上か否かの両方を切替条件にすれば、より精密な動作モードの切替を実現できるようになる。   Furthermore, the mode switching control circuit 1-2 switches the operation mode more precisely if both the duty from the time measurement counter 2 and whether or not the current detected by the current detection circuit 17 is equal to or greater than a predetermined value are used as a switching condition. Can be realized.

次に、本発明の他の実施例として、その基本的構成は上記の通りであるが、リニア型エラーアンプ15への帰還ループについて工夫した例を図4に示す。この例では、帰還抵抗9と10を出力インダクタ5の直前に追加し、リニア型エラーアンプ15用に位相補正フィルタ20を接続する。リニア型エラーアンプ15はハイサイドトランジスタ3の電流を制限し出力電圧を一定に保つ動作を行うが、位相補正フィルタ20はハイサイドトランジスタ3のスイッチング動作の周波数特性以上に高速の帰還動作が出来るように構成している。   Next, as another embodiment of the present invention, the basic configuration is as described above. FIG. 4 shows an example in which a feedback loop to the linear error amplifier 15 is devised. In this example, feedback resistors 9 and 10 are added immediately before the output inductor 5, and a phase correction filter 20 is connected for the linear error amplifier 15. The linear error amplifier 15 operates to limit the current of the high-side transistor 3 and keep the output voltage constant, but the phase correction filter 20 can perform feedback operation faster than the frequency characteristics of the switching operation of the high-side transistor 3. It is configured.

一般には、低電力モード時においては間欠動作を行うことが考えられるが、大電流と小電流が特定のサイクルで変動する場合は帰還サイクルの周波数特性に依存して電圧変動が大きくなる。本例では、リニア型エラーアンプ15が制動しているので、低電流時のシステム的に構成される間欠的な変動動作時においても安定した電圧を供給できるという効果が得られる。   In general, it is conceivable to perform intermittent operation in the low power mode, but when a large current and a small current fluctuate in a specific cycle, the voltage variation increases depending on the frequency characteristics of the feedback cycle. In this example, since the linear error amplifier 15 is braked, an effect is obtained that a stable voltage can be supplied even during intermittent fluctuation operation configured systematically at a low current.

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。   A part or all of the above-described embodiment can be described as in the following supplementary notes, but is not limited thereto.

(付記1)電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記ハイサイドトランジスタのオン/オフが所定の上下限範囲を超えると、前記ハイサイドトランジスタをスイッチング動作からリニア動作に切り替え、前記ロウサイドトランジスタのスイッチング動作を停止させるように制御することを特徴とする同期整流型電源回路。   (Supplementary note 1) In a synchronous rectification type power supply circuit in which a high-side transistor for supplying battery voltage to a load and a low-side transistor for supplying ground voltage to the load are connected in series to constitute a DCDC converter. When the on / off of the high-side transistor exceeds a predetermined upper and lower limit range, the high-side transistor is controlled to be switched from a switching operation to a linear operation, and the switching operation of the low-side transistor is stopped. Synchronous rectification type power supply circuit.

(付記2)電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、 前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記パルスにより前記ハイサイドトランジスタのオン/オフ(デューティ)を計測する時間計測カウンタと、前記デューティが所定の上下限範囲内であるときはスイッチングモードとするが、前記デューティが所定の上下限を超えるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。   (Supplementary Note 2) In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to constitute a DCDC converter. An error amplifier that detects a fluctuation voltage of the voltage at the series connection point, a PWM comparator that outputs a pulse having a time width equivalent to the fluctuation voltage, and the high-side transistor and the low-side transistor are exclusively turned on by the pulse. A transistor exclusive control circuit that outputs a drive voltage for turning on / off, a time measurement counter that measures on / off (duty) of the high-side transistor by the pulse, and the duty is within a predetermined upper and lower limit range Is in the switching mode, but the duty has a predetermined upper and lower limit. In other words, the mode switching control circuit for switching to the linear mode, the driving voltage is supplied to the high-side transistor and the low-side transistor in the switching mode, and the variable voltage is supplied to the high-side transistor in the linear mode. A synchronous rectification type power supply circuit comprising: a switch that is supplied for driving and supplies a ground potential to the low-side transistor.

(付記3)電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、 前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記電池から流出している電流を検出電流検出回路と、前記電流が所定値超のときはスイッチングモードとするが、前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。   (Supplementary note 3) In a synchronous rectification type power supply circuit in which a high-side transistor for supplying battery voltage to a load and a low-side transistor for supplying ground voltage to the load are connected in series to constitute a DCDC converter. An error amplifier that detects a fluctuation voltage of the voltage at the series connection point, a PWM comparator that outputs a pulse having a time width equivalent to the fluctuation voltage, and the high-side transistor and the low-side transistor are exclusively turned on by the pulse. A transistor exclusive control circuit for outputting a driving voltage for turning off / off, a current flowing out from the battery as a detection current detection circuit, and when the current exceeds a predetermined value, a switching mode is set. A mode switching control circuit that switches to the linear mode when the value is less than the value, and the switching mode The driving voltage is supplied to the high-side transistor and the low-side transistor, and in the linear mode, the fluctuation voltage is supplied for driving the high-side transistor and a ground potential is supplied to the low-side transistor. And a synchronous rectification type power supply circuit.

(付記4)電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記パルスにより前記ハイサイドトランジスタのオン/オフ(デューティ)を計測する時間計測カウンタと、前記電池から流出している電流を検出電流検出回路と、前記デューティが所定の上下限範囲内であり、且つ前記電流が所定値超のときはスイッチングモードとするが、前記デューティが所定の上下限を超えるか又は前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。   (Supplementary Note 4) In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to constitute a DCDC converter. An error amplifier that detects a fluctuation voltage of the voltage at the series connection point, a PWM comparator that outputs a pulse having a time width corresponding to the fluctuation voltage, and the high-side transistor and the low-side transistor are exclusively turned on by the pulse. Transistor exclusive control circuit for outputting a drive voltage for turning on / off, a time measuring counter for measuring on / off (duty) of the high-side transistor by the pulse, and detecting current flowing from the battery A circuit, the duty is within a predetermined upper and lower limit range, and the current is A switching mode when a value exceeds a predetermined value, but a mode switching control circuit that switches to a linear mode when the duty exceeds a predetermined upper or lower limit or the current falls below a predetermined value, and the driving voltage when the switching mode is selected Is supplied to the high-side transistor and the low-side transistor, and in the linear mode, the variable voltage is supplied for driving the high-side transistor, and a switch for supplying a ground potential to the low-side transistor is included. Synchronous rectification type power supply circuit.

(付記5)前記エラーアンプは、前記直列接続点から平滑化回路を構成する出力インダクタを経由した電圧に対する抵抗分割電圧を位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を前記変動電圧とすることを特徴とする付記2〜4に記載の同期整流型電源回路。   (Supplementary Note 5) The error amplifier inputs a resistance division voltage with respect to a voltage via the output inductor constituting the smoothing circuit from the series connection point via a phase correction filter, and changes the error voltage with respect to a predetermined reference voltage to the fluctuation The synchronous rectification type power supply circuit according to any one of appendices 2 to 4, wherein the voltage is a voltage.

(付記6)前記直列接続点の電圧に対する抵抗分割電圧を第2の位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を検出するリニア型エラーアンプを設け、前記スイッチはリニアモードのときに前記リニア型エラーアンプの出力を前記ハイサイドトランジスタの駆動用に供給することを特徴とする付記2〜5に記載の同期整流型電源回路。   (Supplementary Note 6) A linear error amplifier is provided that inputs a resistance division voltage with respect to the voltage at the series connection point via a second phase correction filter and detects an error voltage with respect to a predetermined reference voltage. The synchronous rectification type power supply circuit according to any one of appendices 2 to 5, wherein the output of the linear error amplifier is sometimes supplied for driving the high side transistor.

1 トランジスタコントロール回路
2 時間計測カウンタ
3 ハイサイドトランジスタ
4 ローサイドトランジスタ
5 出力インダクタ
6 出力コンデンサ
7 二次出力インダクタ
8 二次出力コンデンサ
9 帰還抵抗
10 帰還抵抗
11 位相補正フィルタ
12 エラーアンプ
13 ランプクロック発振器
14 PWMコンパレータ
15 リニア型エラーアンプ
16 電流検出抵抗
17 電流検出回路
18 負荷装置
19 電池
20 位相補正フィルター
1-1 トランジスタ制御回路
1-2 モード切替回路
1-3 第1スイッチ
1-4 第2スイッチ
2-1 カウンタ
2-2 コンパレータ
2-3 コンパレータ
DESCRIPTION OF SYMBOLS 1 Transistor control circuit 2 Time measurement counter 3 High side transistor 4 Low side transistor 5 Output inductor 6 Output capacitor 7 Secondary output inductor 8 Secondary output capacitor 9 Feedback resistance
10 Feedback resistor
11 Phase correction filter
12 Error amplifier
13 Ramp clock oscillator
14 PWM comparator
15 Linear error amplifier
16 Current detection resistor
17 Current detection circuit
18 Load device
19 battery
20 Phase correction filter
1-1 Transistor control circuit
1-2 Mode switching circuit
1-3 First switch
1-4 Second switch
2-1 Counter
2-2 Comparator
2-3 Comparator

Claims (6)

電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記ハイサイドトランジスタのオン/オフが所定の上下限範囲を超えると、前記ハイサイドトランジスタをスイッチング動作からリニア動作に切り替え、前記ロウサイドトランジスタのスイッチング動作を停止させるように制御することを特徴とする同期整流型電源回路。
In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to form a DCDC converter.
When the on / off of the high-side transistor exceeds a predetermined upper and lower limit range, the high-side transistor is controlled to be switched from a switching operation to a linear operation, and the switching operation of the low-side transistor is stopped. Synchronous rectification type power supply circuit.
電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記直列接続点の電圧の変動電圧を検出するエラーアンプと、
前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、
前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、
前記パルスにより前記ハイサイドトランジスタのオン/オフ(デューティ)を計測する時間計測カウンタと、
前記デューティが所定の上下限範囲内であるときはスイッチングモードとするが、前記デューティが所定の上下限を超えるとリニアモードに切り替えるモード切替制御回路と、
前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。
In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to form a DCDC converter.
An error amplifier for detecting a fluctuation voltage of the voltage at the series connection point;
A PWM comparator that outputs a pulse having a time width corresponding to the fluctuation voltage;
A transistor exclusive control circuit that outputs a driving voltage for exclusively turning on and off the high-side transistor and the low-side transistor by the pulse;
A time measurement counter for measuring on / off (duty) of the high-side transistor by the pulse;
A switching mode when the duty is within a predetermined upper and lower limit range, but a mode switching control circuit that switches to a linear mode when the duty exceeds a predetermined upper and lower limit;
In the switching mode, the driving voltage is supplied to the high-side transistor and the low-side transistor, and in the linear mode, the fluctuation voltage is supplied to drive the high-side transistor and the low-side transistor is grounded. A synchronous rectification type power supply circuit comprising a switch for supplying a potential.
電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記直列接続点の電圧の変動電圧を検出するエラーアンプと、
前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、
前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、
前記電池から流出している電流を検出電流検出回路と、
前記電流が所定値超のときはスイッチングモードとするが、前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、
前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。
In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to form a DCDC converter.
An error amplifier for detecting a fluctuation voltage of the voltage at the series connection point;
A PWM comparator that outputs a pulse having a time width corresponding to the fluctuation voltage;
A transistor exclusive control circuit that outputs a driving voltage for exclusively turning on and off the high-side transistor and the low-side transistor by the pulse;
A current detection circuit for detecting a current flowing out of the battery;
A mode switching control circuit that switches to a linear mode when the current is less than a predetermined value when the current exceeds a predetermined value;
In the switching mode, the driving voltage is supplied to the high-side transistor and the low-side transistor, and in the linear mode, the fluctuation voltage is supplied to drive the high-side transistor and the low-side transistor is grounded. A synchronous rectification type power supply circuit comprising a switch for supplying a potential.
電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記直列接続点の電圧の変動電圧を検出するエラーアンプと、
前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、
前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン/オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、
前記パルスにより前記ハイサイドトランジスタのオン/オフ(デューティ)を計測する時間計測カウンタと、
前記電池から流出している電流を検出電流検出回路と、
前記デューティが所定の上下限範囲内であり、且つ前記電流が所定値超のときはスイッチングモードとするが、前記デューティが所定の上下限を超えるか又は前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、
前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。
In a synchronous rectification type power supply circuit in which a high side transistor for supplying battery voltage to a load and a low side transistor for supplying ground voltage to the load are connected in series to form a DCDC converter.
An error amplifier for detecting a fluctuation voltage of the voltage at the series connection point;
A PWM comparator that outputs a pulse having a time width corresponding to the fluctuation voltage;
A transistor exclusive control circuit that outputs a driving voltage for exclusively turning on and off the high-side transistor and the low-side transistor by the pulse;
A time measurement counter for measuring on / off (duty) of the high-side transistor by the pulse;
A current detection circuit for detecting a current flowing out of the battery;
When the duty is within a predetermined upper and lower limit range and the current exceeds a predetermined value, the switching mode is set. A mode switching control circuit for switching;
In the switching mode, the driving voltage is supplied to the high-side transistor and the low-side transistor, and in the linear mode, the fluctuation voltage is supplied to drive the high-side transistor and the low-side transistor is grounded. A synchronous rectification type power supply circuit comprising a switch for supplying a potential.
前記エラーアンプは、前記直列接続点から平滑化回路を構成する出力インダクタを経由した電圧に対する抵抗分割電圧を位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を前記変動電圧とすることを特徴とする請求項2〜4に記載の同期整流型電源回路。   The error amplifier inputs a resistance division voltage with respect to a voltage via the output inductor constituting the smoothing circuit from the series connection point via a phase correction filter, and sets an error voltage from a predetermined reference voltage as the fluctuation voltage. The synchronous rectification type power supply circuit according to claim 2. 前記直列接続点の電圧に対する抵抗分割電圧を第2の位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を検出するリニア型エラーアンプを設け、
前記スイッチはリニアモードのときに前記リニア型エラーアンプの出力を前記ハイサイドトランジスタの駆動用に供給することを特徴とする請求項2〜5に記載の同期整流型電源回路。
A resistance-divided voltage with respect to the voltage at the series connection point is input via a second phase correction filter, and a linear error amplifier that detects an error voltage with a predetermined reference voltage is provided.
6. The synchronous rectification type power supply circuit according to claim 2, wherein the switch supplies an output of the linear type error amplifier for driving the high side transistor in a linear mode.
JP2010224429A 2010-10-01 2010-10-01 Synchronous rectification type power circuit Expired - Fee Related JP5727189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010224429A JP5727189B2 (en) 2010-10-01 2010-10-01 Synchronous rectification type power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224429A JP5727189B2 (en) 2010-10-01 2010-10-01 Synchronous rectification type power circuit

Publications (2)

Publication Number Publication Date
JP2012080685A true JP2012080685A (en) 2012-04-19
JP5727189B2 JP5727189B2 (en) 2015-06-03

Family

ID=46240278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224429A Expired - Fee Related JP5727189B2 (en) 2010-10-01 2010-10-01 Synchronous rectification type power circuit

Country Status (1)

Country Link
JP (1) JP5727189B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187740A (en) * 2013-03-22 2014-10-02 Mitsumi Electric Co Ltd Switching power supply circuit, electronic device, and semiconductor integrated circuit device
JP2015126617A (en) * 2013-12-26 2015-07-06 株式会社東芝 Dc-dc converter and semiconductor integrated circuit
JP2019187004A (en) * 2018-04-04 2019-10-24 矢崎総業株式会社 Switching power supply device
EP3269029B1 (en) * 2015-03-12 2020-08-19 Microchip Technology Incorporated Using pmos power switch in a combination switching and linear regulator
WO2023018272A1 (en) * 2021-08-12 2023-02-16 엘지이노텍 주식회사 Converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11164550A (en) * 1997-09-18 1999-06-18 St Microelectron Sa Voltage regulator
JP2002199708A (en) * 2000-12-22 2002-07-12 Hitachi Ltd Dc-dc converter
JP2003525013A (en) * 2000-02-25 2003-08-19 ケイデンス・デザイン・システムズ・インコーポレーテッド Power converter mode conversion method and device
JP2007097326A (en) * 2005-09-29 2007-04-12 Fujitsu Ltd Dc-dc converter and circuit and method for controlling dc-dc converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11164550A (en) * 1997-09-18 1999-06-18 St Microelectron Sa Voltage regulator
JP2003525013A (en) * 2000-02-25 2003-08-19 ケイデンス・デザイン・システムズ・インコーポレーテッド Power converter mode conversion method and device
JP2002199708A (en) * 2000-12-22 2002-07-12 Hitachi Ltd Dc-dc converter
JP2007097326A (en) * 2005-09-29 2007-04-12 Fujitsu Ltd Dc-dc converter and circuit and method for controlling dc-dc converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187740A (en) * 2013-03-22 2014-10-02 Mitsumi Electric Co Ltd Switching power supply circuit, electronic device, and semiconductor integrated circuit device
JP2015126617A (en) * 2013-12-26 2015-07-06 株式会社東芝 Dc-dc converter and semiconductor integrated circuit
EP3269029B1 (en) * 2015-03-12 2020-08-19 Microchip Technology Incorporated Using pmos power switch in a combination switching and linear regulator
JP2019187004A (en) * 2018-04-04 2019-10-24 矢崎総業株式会社 Switching power supply device
WO2023018272A1 (en) * 2021-08-12 2023-02-16 엘지이노텍 주식회사 Converter

Also Published As

Publication number Publication date
JP5727189B2 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
KR100912865B1 (en) Switching regulator and semiconductor device using the same
US8803500B2 (en) PFM SMPS with quick sudden load change response
US9887633B2 (en) Resonant converter control techniques to manage negative SR current
JP5211959B2 (en) DC-DC converter
US8319487B2 (en) Non-isolated current-mode-controlled switching voltage regulator
US7812580B2 (en) Power supply apparatus having switchable switching regulator and linear regulator
US8067929B2 (en) High-side sensing of zero inductor current for step down DC-DC converter
JP5091028B2 (en) Switching regulator and semiconductor device including the switching regulator
KR20090028498A (en) Switching regulator and method of controlling the same
US9166477B2 (en) Control circuit for power converter and related control method
JP6718308B2 (en) Synchronous rectification type DC/DC converter and its controller, control method and electronic equipment
JP2010183722A (en) Dc-dc converter and switching control circuit
US8149598B2 (en) Switching power supply apparatus
JP5727189B2 (en) Synchronous rectification type power circuit
JP2013070509A (en) Power unit and light emitting element drive device
US9977445B2 (en) Low power standby mode for buck regulator
JP5552288B2 (en) Switching power supply
JP5515390B2 (en) Switching power supply
JP2013110943A (en) Dc/dc converter
JP2018129908A (en) Dc/dc converter and control circuit thereof, control method, and on-vehicle electrical apparatus
JP5927109B2 (en) Switching power supply
Cheng et al. A voltage mode buck DC–DC converter with automatic PWM/PSM mode switching by detecting the transient inductor current
JP2010035302A (en) Power control circuit
JP2004156936A (en) Excitation circuit of electromagnetic flowmeter
KR20170107906A (en) Switching regulator

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150402

R150 Certificate of patent or registration of utility model

Ref document number: 5727189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees