JP2012074031A - 特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器 - Google Patents
特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器 Download PDFInfo
- Publication number
- JP2012074031A JP2012074031A JP2011204814A JP2011204814A JP2012074031A JP 2012074031 A JP2012074031 A JP 2012074031A JP 2011204814 A JP2011204814 A JP 2011204814A JP 2011204814 A JP2011204814 A JP 2011204814A JP 2012074031 A JP2012074031 A JP 2012074031A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- channel
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【解決手段】電圧調整器は、電流ミラーとして接続されていて、電源Vddに接続可能な3個のトランジスタP1、P2、P3の第1組41と、電流ミラーとして接続された2個のトランジスタN1、N2の第2組であって、各トランジスタが第1組のトランジスタに直列に接続されているトランジスタの第2組とを含み、第2組の第1トランジスタN1が、第1組の最後のトランジスタP3に直列に接続されたトランジスタN4に電流ミラーとして接続されたトランジスタN3Rに直列に接続されている。トランジスタN3Rは自身の線形領域で動作し、発生される電流の値は当該トランジスタの等価抵抗に依存し、2個のトランジスタが超長チャネルを有することにより比率L/Wが極めて大きい。
【選択図】図5
Description
− 電流ミラーとして接続されていて、供給電圧Vddに接続可能なQ個のトランジスタP1、P2、P3の第1組と、
− 電流ミラーとして接続されていて、自身のチャネルが第1組のトランジスタとは逆向きの極性を有するQ−1個のトランジスタN1、N2であって、各々が第1組の1個のトランジスタに直列に接続されているトランジスタN1、N2の第2組とを含み、
− 当該第2組の第1トランジスタN1が、同一極性のチャネルを有し且つ電流ミラーとしてトランジスタN4と接続されたトランジスタN3Rに直列に接続されており、当該トランジスタN4が第1組の最後のトランジスタP3に直列に接続されていて、
トランジスタN3Rは自身の線形領域で動作可能であって、発生する電流の値は当該トランジスタの等価抵抗Reqに依存し、トランジスタN3R、N4が超長チャネルを有しているため、比率L/Wは少なくとも数百より大きく、ここにLはチャネルの長さ、Wはその幅であって、Wおよび比率L/Wの値は、供給電圧の変動に応じて電流の安定な値を一度且つ同時に取得し、また温度に応じて準安定な電流の値をも取得し、且つ温度に応じて極めて安定なこれら同じトランジスタの電圧VGSを取得すべく決定される。
好都合なことに、発生器は電圧基準VRefとして用いることができ、前記基準値はトランジスタN3R、N4のゲートのレベルで提供される。
− 上述のような電流発生器と、
− 自身のソースで前記調節器の入力電圧に接続されていて、自身のドレインに出力電圧を送るPチャネル電界効果出力トランジスタP5と、
− 自身の負入力で前記発生器の基準電圧に接続された演算増幅器と、
− 電流ミラーとして前記発生器の第1組のトランジスタと接続されたPチャネルトランジスタP4と、
− 電流ミラーとして前記発生器の第2組のトランジスタと接続されたNチャネルトランジスタN5と、
− トランジスタP4とトランジスタN5の間に接続された1対のトランジスタ(N10、P10)とを含み、当該対はNチャネル型の第1トランジスタN10、およびPチャネル型の第2トランジスタP10を含み、第1トランジスタN10のゲートおよびドレインは共に、トランジスタP4のドレインおよび出力トランジスタP5のドレインに接続された第2トランジスタP10のソースに接続されていて、第1トランジスタN10のソースおよび第2トランジスタP10のドレインは共に、演算増幅器の正入力およびトランジスタN5のドレインに接続されていて、第1トランジスタN10のチャネルが極めて長いことにより、比率L/Wが極めて大きく、Lはチャネルの長さでWはその幅であり、
トランジスタN4の両端子間に現れる電圧ステップVRefは、トランジスタN10がON状態に切り替えられた際にその端子間に再現され、トランジスタN10の制御に依存する電圧ステップに応じて出力電圧が増加される。
2 コンバータ
3 蓄電素子
4 調整器
10 第2トランスデューサ
21 水
22 空気
23 熱絶縁材
24 熱電素子
25 金属壁
26 空気流
28 第1の曲線
29 第2の曲線
30 第2コンデンサ
31 ダイオード回路
32 MOS型トランジスタ
33 演算増幅器
34 センサ
35 基準電圧
36 回路
37 エネルギー管理セル
41 電流ミラー
61,62 ドープ領域
63 シリコン塊
64 ゲート
71 ソース
72 チャネル
73 ドレイン
74 N+ドープ井戸
75 P−ドープ基板
81 P+ドープ壁
90 部分
91 コンデンサ
92 抵抗
93 演算増幅器
98 分岐
99 トランジスタ
101 レイアウト
102 電圧レベル
111,112,113 曲線
201 離陸フェーズ
202 巡航フェーズ
203 着陸フェーズ
271 第1の曲線
272 第2の曲線
611,621 金属界面
901,902 電圧レベル
A 箇所
L 長さ
R1,R2 抵抗
N1,N’1,N2,N’2,N3,N3R,N4,N5,N10,N11,N12,P1,P2,P3,P4、P10、P11,P12 トランジスタ
W 幅
Claims (9)
- 電界効果トランジスタを用いる電流(I)発生器であって、少なくとも、
− 電流ミラーとして接続されていて、供給電圧(Vdd)に接続可能なQ個のトランジスタ(P1、P2、P3)の第1組(41)と、
− 電流ミラーとして接続されていて、自身のチャネルが前記第1組のトランジスタとは逆向きの極性を有するQ−1個のトランジスタ(N1、N2)であって、各々が前記第1組(41)の1個のトランジスタに直列に接続されているトランジスタ(N1、N2)の第2組とを含み、
− 前記第2組の第1トランジスタ(N1)が、同一極性のチャネルを有し且つ電流ミラーとしてN4と称するトランジスタと接続されたN3Rと称するトランジスタに直列に接続されており、前記トランジスタN4が前記第1組(41)の最後のトランジスタ(P3)に直列に接続されていて、
トランジスタN3Rは自身の線形領域で動作可能であって、発生する電流(I)の値は前記トランジスタの等価抵抗(Req)に依存し、トランジスタN3R、N4が超長チャネル(72)を有しているため、比率L/Wは少なくとも数百より大きく、ここにLはチャネルの長さ、Wはその幅であって、Wおよび比率L/Wの値は、供給電圧の変動のに応じて電流の安定な値を取得すべく決定されることを特徴とする、電流発生器。 - 前記比率L/Wが少なくとも500より大きいことを特徴とする、請求項1に記載の電流発生器。
- 前記幅Wが0.6のμmのオーダーであることを特徴とする、請求項1または2に記載の電流発生器。
- 電圧基準(VRef)として用いることが可能であって、前記基準が前記トランジスタN3R、N4のゲート(A)のレベルで提供されることを特徴とする、請求項1〜3のいずれか一項に記載の電流発生器。
- 前記第1の組(41)のトランジスタ(P1、P2、P3)がPチャネル型であることを特徴とする、請求項1〜4のいずれか一項に記載の電流発生器。
- 電界効果トランジスタを用いて入力電圧(91)と出力電圧(Vs)の間を調整する電圧調整器であって、少なくとも、
− 請求項4および5に記載の電流発生器(90)と、
− 自身のソースで前記調節器の入力電圧に接続されていて、自身のドレインに前記出力電圧を送るPチャネル電界効果出力トランジスタ(P5)と、
− 自身の負入力で前記発生器の基準電圧に接続された演算増幅器(93)と、
− 電流ミラーとして前記発生器の第1組(41)のトランジスタと接続されたP4と称するPチャネルトランジスタと、
− 電流ミラーとして前記発生器の第2組のトランジスタと接続されたN5と称するNチャネルトランジスタと、
− 前記トランジスタP4と前記トランジスタN5の間に接続された1対のトランジスタ(N10、P10)とを含み、前記対がNチャネル型の第1トランジスタ(N10)、およびPチャネル型の第2トランジスタ(P10)を含み、前記第1トランジスタ(N10)のゲートおよびドレインが共に前記トランジスタP4のドレインおよび前記出力トランジスタ(P5)のドレインに接続された前記第2トランジスタ(P10)のソースに接続されていて、前記第1トランジスタ(N10)のソースおよび前記第2トランジスタ(P10)のドレインが共に前記演算増幅器(93)の正入力および前記トランジスタN5のドレインに接続されていて、前記第1トランジスタ(N10)のチャネルが極めて長いことにより、比率L/Wが極めて大きく、Lはチャネルの長さでWはその幅であり、
前記トランジスタN4の両端子間に現れる前記電圧ステップ(VRef)は、前記トランジスタN10がON状態に切り替えられた際にその端子間に再現され、前記トランジスタN10の制御に依存する電圧ステップに応じて前記出力電圧が増加されることを特徴とする、電圧調整器。 - 前記トランジスタP4と前記トランジスタN5の間に直列に接続されたK個のトランジスタ対((N10、P10)、(N11、P11)、(N12、P12))を含み、1個の対の各第1トランジスタ(N10、N11、N12)がオン状態に切り替えられた際にその両端子に前記電圧ステップ(VRef)を生じ、前記調節器がトランジスタの対の制御手段を含み、前記出力電圧は前記トランジスタ対に適用される制御状態の組合せに応じて所与の数の電圧ステップ(VRef)に依存することを特徴とする、請求項6に記載の調整器。
- 前記第1トランジスタ(N10、N11、N12)が超長チャネルを有するトランジスタ(71、72、73、74)のブロックに挿入されていることを特徴とする、請求項7に記載の調整器。
- 前記第1トランジスタ(N10、N11、N12)が、前記トランジスタN4に対して対称形に配置されていて、前記第1トランジスタ(N10、N11、N12)が前記トランジスタN4と同じ構造を有することを特徴とする、請求項8に記載の調整器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR10/03707 | 2010-09-17 | ||
FR1003707A FR2965130B1 (fr) | 2010-09-17 | 2010-09-17 | Generateur de courant, notamment de l'ordre des nano-amperes et regulateur de tension utilisant un tel generateur |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074031A true JP2012074031A (ja) | 2012-04-12 |
JP5983909B2 JP5983909B2 (ja) | 2016-09-06 |
Family
ID=43858241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011204814A Expired - Fee Related JP5983909B2 (ja) | 2010-09-17 | 2011-09-20 | 特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9058045B2 (ja) |
EP (1) | EP2434364B1 (ja) |
JP (1) | JP5983909B2 (ja) |
CN (1) | CN102411392A (ja) |
FR (1) | FR2965130B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104516390B (zh) * | 2014-04-16 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 参考电压产生电路 |
US9851740B2 (en) * | 2016-04-08 | 2017-12-26 | Qualcomm Incorporated | Systems and methods to provide reference voltage or current |
CN106547300B (zh) * | 2017-01-10 | 2017-10-13 | 佛山科学技术学院 | 一种低功耗低温度系数的电压基准源电路 |
US10013005B1 (en) * | 2017-08-31 | 2018-07-03 | Xilinx, Inc. | Low voltage regulator |
CN109240407B (zh) * | 2018-09-29 | 2020-07-31 | 北京兆易创新科技股份有限公司 | 一种基准源 |
CN111124022A (zh) * | 2018-10-31 | 2020-05-08 | 财团法人成大研究发展基金会 | 数字线性调节器与功率金属氧化物半导体数组 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949278A (en) * | 1995-03-22 | 1999-09-07 | CSEM--Centre Suisse d'Electronique et de microtechnique SA | Reference current generator in CMOS technology |
US20070241809A1 (en) * | 2006-03-07 | 2007-10-18 | Badri Kothandaraman | Low power voltage reference circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03131916A (ja) * | 1989-10-18 | 1991-06-05 | Seiko Epson Corp | 定電圧回路 |
FR2676875B1 (fr) * | 1991-05-24 | 1997-01-03 | Alcatel Espace | Dispositif amplificateur programmable. |
US5631606A (en) * | 1995-08-01 | 1997-05-20 | Information Storage Devices, Inc. | Fully differential output CMOS power amplifier |
US8350553B2 (en) * | 2007-07-23 | 2013-01-08 | National University Corporation Hokkaido University | Reference voltage generation circuit for supplying a constant reference voltage using a linear resistance |
-
2010
- 2010-09-17 FR FR1003707A patent/FR2965130B1/fr not_active Expired - Fee Related
-
2011
- 2011-09-15 EP EP20110181507 patent/EP2434364B1/fr not_active Not-in-force
- 2011-09-19 US US13/236,480 patent/US9058045B2/en not_active Expired - Fee Related
- 2011-09-19 CN CN 201110324951 patent/CN102411392A/zh active Pending
- 2011-09-20 JP JP2011204814A patent/JP5983909B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949278A (en) * | 1995-03-22 | 1999-09-07 | CSEM--Centre Suisse d'Electronique et de microtechnique SA | Reference current generator in CMOS technology |
US20070241809A1 (en) * | 2006-03-07 | 2007-10-18 | Badri Kothandaraman | Low power voltage reference circuit |
Non-Patent Citations (1)
Title |
---|
JPN7015001794; HENRI J.OGUEY: 'CMOS Current Reference Without Resistance' IEEE JOURNAL OF SOLIDSTATE CIRCUITS Vol.32,No.7, 19970701, p.1132-p.1135, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
JP5983909B2 (ja) | 2016-09-06 |
EP2434364A1 (fr) | 2012-03-28 |
EP2434364B1 (fr) | 2014-06-04 |
FR2965130B1 (fr) | 2013-05-24 |
US9058045B2 (en) | 2015-06-16 |
CN102411392A (zh) | 2012-04-11 |
FR2965130A1 (fr) | 2012-03-23 |
US20120068684A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983909B2 (ja) | 特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器 | |
US7750728B2 (en) | Reference voltage circuit | |
CN103488234B (zh) | 具有电压生成电路的半导体器件 | |
TWI282050B (en) | A proportional to absolute temperature voltage circuit | |
KR0169316B1 (ko) | 기준 발생기 | |
US6624685B2 (en) | Level detection by voltage addition/subtraction | |
JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
CN107608444A (zh) | 分数带隙基准电压发生器 | |
CN103064455B (zh) | 一种基于调零电阻的动态零点米勒补偿线性电压调整电路 | |
CN103399611B (zh) | 高精度无电阻带隙基准电压源 | |
US6783274B2 (en) | Device for measuring temperature of semiconductor integrated circuit | |
EP3579234A1 (en) | Low-power, high-accuracy current reference for highly distributed current references for cross point memory | |
TW586000B (en) | Temperature detection circuit and method | |
US7009374B2 (en) | Low resistance bandgap reference circuit with resistive T-network | |
EP1505467A2 (en) | Voltage reference generator providing an output voltage lower than the bandgap voltage | |
US9811106B2 (en) | Reference circuit arrangement and method for generating a reference voltage | |
JPS6362924B2 (ja) | ||
US5528128A (en) | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply | |
CN108469862B (zh) | 低温漂电流源基准电路 | |
CN104035469A (zh) | 带隙基准电路、集成电路和带隙基准电压生成方法 | |
CN203909654U (zh) | 带隙基准电路和集成电路 | |
US6831503B2 (en) | Current or voltage generator with a temperature stable operating point | |
CN102541147A (zh) | 应用于带隙基准电压源的加速启动电路及带隙基准电压源 | |
Pérez-Bailón et al. | An all-MOS low-power fast-transient 1.2 V LDO regulator | |
US20020109490A1 (en) | Reference current source having MOS transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5983909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |