JP2012069629A - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP2012069629A JP2012069629A JP2010211803A JP2010211803A JP2012069629A JP 2012069629 A JP2012069629 A JP 2012069629A JP 2010211803 A JP2010211803 A JP 2010211803A JP 2010211803 A JP2010211803 A JP 2010211803A JP 2012069629 A JP2012069629 A JP 2012069629A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- mask film
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board.
従来、携帯電話機、PHS(Personal Handyphone System)、PDA(Personal Data Assistance,Personal Digital Assistants:個人向け携帯型情報通信機器)などの小型・薄型化に伴い、プリント配線板に搭載する半導体素子の多ピン化および狭ピッチ化が進んでいる。一方で、プリント配線板と半導体素子との電気的接続部における機械的強度を補強するために、半導体素子に形成されるソルダーレジスト層上にアンダーフィル樹脂層が設けられるが、半導体素子の多ピン化および狭ピッチ化のために、アンダーフィル樹脂の半導体素子下部への充填性、およびソルダーレジスト層とアンダーフィル樹脂層との密着性の確保が困難になってきており、アンダーフィル樹脂を充填するときの濡れ性、密着性の更なる向上が要求されている。 2. Description of the Related Art Conventionally, as a mobile phone, PHS (Personal Handyphone System), PDA (Personal Data Assistance, Personal Digital Assistants), etc. have become smaller and thinner, a multi-pin semiconductor element mounted on a printed wiring board. And narrowing of the pitch are progressing. On the other hand, an underfill resin layer is provided on the solder resist layer formed on the semiconductor element in order to reinforce the mechanical strength in the electrical connection portion between the printed wiring board and the semiconductor element. As a result, the filling property of the underfill resin to the lower part of the semiconductor element and the adhesion between the solder resist layer and the underfill resin layer are becoming difficult, and the underfill resin is filled. Further improvement in wettability and adhesion is required.
ソルダーレジスト層の表面に塗布されるアンダーフィル樹脂の濡れ性および密着性を向上させるために、ソルダーレジスト層に凹凸構造(複数の突出部)を形成することが検討されている。
ソルダーレジスト層に凹凸形状を形成する方法として、たとえば以下に示す文献が挙げられる。
In order to improve the wettability and adhesion of the underfill resin applied to the surface of the solder resist layer, it has been studied to form a concavo-convex structure (plural protrusions) in the solder resist layer.
Examples of the method for forming a concavo-convex shape in the solder resist layer include the following documents.
特許文献1、および特許文献2には、ソルダーレジスト層を2段階に分けて重ねるように形成することにより、段差すなわち凹凸構造を有するソルダーレジスト層を形成す方法が開示されている。
特許文献3に記載されたプリント配線板の製造方法では、テープの粘着剤層の表面を粗面化した後で粘着剤層を未露光のソルダーレジスト剤に貼付する。そして、フォトマスクを用いて露光して所定の形状を形成した後に粘着剤層を取外し、粗面化した粘着剤層により凹凸構造が形成されたソルダーレジスト層の外面に銅メッキにより回路パターンを形成する。
そして、特許文献4には、予め粗面化処理を施した支持体上にソルダーレジスト層を形成し、配線基板の形成後に該支持体を除去することにより凹凸構造を有するソルダーレジスト層を得る方法が開示されている。
Patent Document 1 and
In the method for producing a printed wiring board described in
しかしながら、特許文献1および特許文献2に記載の方法では、ソルダーレジスト層の面に平行な方向の寸法精度よりも微細な凹凸構造を形成することができないため、ソルダーレジスト層とアンダーフィル樹脂層との十分な密着性を得られないという問題がある。
また、特許文献3に記載の方法では、粘着剤によってソルダーレジスト剤に凹凸構造を形成するため、露光後に粘着剤を取外すときに粘着剤にソルダーレジスト層が付着してしまい、凹凸構造を安定して得られない恐れがある。
そして、特許文献4に記載の方法では、凹凸構造を有する支持体は配線基板形成後にエッチングにより除去される。このため、該支持体を繰り返し使用することができず、製造プロセスが高価になるという問題がある。
However, since the method described in Patent Document 1 and
Further, in the method described in
And in the method of
本発明は、このような問題点に鑑みてなされたものであって、突出部のピッチを狭くしてソルダーレジスト層に対するアンダーフィル樹脂の濡れ性を向上させるとともに、製造コストを抑えたプリント配線板の製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and the printed wiring board has a reduced pitch as a result of improving the wettability of the underfill resin with respect to the solder resist layer and reducing the manufacturing cost. It aims at providing the manufacturing method of.
上記課題を解決するために、この発明は以下の手段を提案している。
本発明のプリント配線板の製造方法は、マスクフィルムの一方の面に、前記一方の面に平行な方向に互いに間隔を空けて複数の凸部を設けるとともに、前記マスクフィルムにマスクパターンを形成し、前記マスクフィルムの前記一方の面に離型処理を行い、基板にソルダーレジスト剤を配置し、前記ソルダーレジスト剤上に前記マスクフィルムを、前記一方の面が前記ソルダーレジスト剤側となるように配置し、前記ソルダーレジスト剤を露光することで、前記マスクフィルムの複数の前記凸部に対応した複数の突出部が形成されたソルダーレジスト層を形成し、前記ソルダーレジスト層から前記マスクフィルムを取外すことを特徴としている。
In order to solve the above problems, the present invention proposes the following means.
In the method for manufacturing a printed wiring board of the present invention, a plurality of convex portions are provided on one surface of a mask film at intervals in a direction parallel to the one surface, and a mask pattern is formed on the mask film. The one side of the mask film is subjected to a mold release treatment, a solder resist agent is disposed on the substrate, the mask film is placed on the solder resist agent, and the one surface is on the solder resist agent side. Arranging and exposing the solder resist agent to form a solder resist layer formed with a plurality of protrusions corresponding to the plurality of convex portions of the mask film, and removing the mask film from the solder resist layer It is characterized by that.
本発明のプリント配線板の製造方法によれば、マスクフィルムに形成された複数の凸部の形状を液状のソルダーレジスト剤に転写し、ソルダーレジスト剤を露光してソルダーレジスト層を形成することで、ソルダーレジスト層に複数の凸部に対応した複数の突出部を形成する。一般的に、マスクフィルムに形成可能な凸部の幅方向の寸法精度は、ソルダーレジスト層の面に平行な方向の寸法精度よりも小さくすることができる。
このため、従来に比べてソルダーレジスト層に形成する突出部のピッチが狭くなり、ソルダーレジスト層の突出部上に、たとえばアンダーフィル樹脂層を設けたときに、ソルダーレジスト層に対するアンダーフィル樹脂の濡れ性が向上し、ソルダーレジスト層にアンダーフィル樹脂層を確実に接続することができる。
According to the method for producing a printed wiring board of the present invention, the shape of a plurality of convex portions formed on the mask film is transferred to a liquid solder resist agent, and the solder resist agent is exposed to form a solder resist layer. A plurality of protrusions corresponding to the plurality of protrusions are formed on the solder resist layer. In general, the dimensional accuracy in the width direction of the protrusions that can be formed on the mask film can be made smaller than the dimensional accuracy in the direction parallel to the surface of the solder resist layer.
For this reason, the pitch of the protrusions formed on the solder resist layer becomes narrower than before, and when the underfill resin layer is provided on the protrusions of the solder resist layer, for example, the underfill resin wets with respect to the solder resist layer. Thus, the underfill resin layer can be reliably connected to the solder resist layer.
また、マスクフィルムの一方の面に離型処理を行っているので、ソルダーレジスト層からマスクフィルムを容易に取外すことができ、マスクフィルムを繰り返して使用することでプリント配線板の製造コストを抑えることができる。 In addition, since the mold release treatment is performed on one side of the mask film, the mask film can be easily removed from the solder resist layer, and the manufacturing cost of the printed wiring board can be reduced by repeatedly using the mask film. Can do.
以下、本発明の実施形態のプリント配線板の製造方法(以下、「製造方法」と称する。)で製造されるプリント配線板を、図1から図8を参照しながら説明する。
図1および図2に示すように、このプリント配線板1は、基板2と、基板2の一方の面2aに配置されたソルダーレジスト層3と、銅などで形成された不図示の配線パターンとを備えている。
Hereinafter, a printed wiring board manufactured by a method for manufacturing a printed wiring board according to an embodiment of the present invention (hereinafter referred to as “manufacturing method”) will be described with reference to FIGS. 1 to 8.
As shown in FIGS. 1 and 2, the printed wiring board 1 includes a
基板2は、絶縁樹脂などにより、厚さ方向に見て矩形状に形成されている。以下では、説明の便宜のため、基板2の厚さ方向に見て隣り合う2辺に平行にX軸、Y軸を設定して説明を行う。これらX軸およびY軸は、それぞれが基板2の一方の面2aに平行となる。さらに、X軸およびY軸にそれぞれ直交するZ軸を規定すると、Z軸方向は基板2の厚さ方向となる。
基板2の一方の面2aには、X軸方向およびY軸方向にそれぞれ間隔を開けて複数の導体ランド8が配置されている。導体ランド8は、前述の配線パターンに電気的に接続されている。
The
On one
ソルダーレジスト層3は、基板2の一方の面2aにおける導体ランド8が設けられていない部分に配置されている。すなわち、ソルダーレジスト層3には、導体ランド8に対応した位置に、Z軸方向に貫通するとともに内径が導体ランド8の外径よりわずかに大きく設定された複数の貫通孔3aが形成されている。
ソルダーレジスト層3は、貫通孔3aが形成されることで、導体ランド8から離間して配置されている。
The
The
ソルダーレジスト層3における基板2とは反対側に位置する面3bには、X軸方向に間隔を空けて突出した複数の突出部9が形成されている。本実施形態では、突出部9はY軸方向に延びて形成されているとともに、Y軸に平行な平面による断面がそれぞれ等しい矩形状に形成されている。さらに、隣り合う突出部9の間隔は、それぞれ等しく設定されている。
面3bおよび複数の突出部9により、ソルダーレジスト層3に凹凸構造が形成される。
A plurality of projecting
An uneven structure is formed in the
なお、本実施形態のプリント配線板1は、図2に示すように、ソルダーレジスト層3に配置されたアンダーフィル樹脂層4と、アンダーフィル樹脂層4上に接続された、BGA(Ball Grid Array)やLGA(Land Grid Array)などのグリッドアレイ型半導体素子(半導体素子)5とともに、半導体装置10を構成することができる。
アンダーフィル樹脂層4の材質としては、表面が平坦なソルダーレジスト層3上に塗布したときの接触角が90°未満のものを用いる。ソルダーレジスト層3の材質がエポキシ系材料の場合、この条件を満たすアンダーフィル樹脂として、たとえば、エポキシ系材料、ウレタン系材料などがある。
グリッドアレイ型半導体素子5は、アンダーフィル樹脂層4に接続される側の面に、複数の不図示の接点を有している。
Z軸方向に平行に見たときに、ソルダーレジスト層3および突出部9は、グリッドアレイ型半導体素子5の複数の接点をそれぞれ囲う範囲に配置されている。
グリッドアレイ型半導体素子5の接点と導体ランド8とは、不図示のはんだボールなどで電気的に接続される。
As shown in FIG. 2, the printed wiring board 1 of the present embodiment includes an
As the material for the
The grid array type semiconductor element 5 has a plurality of contacts (not shown) on the surface connected to the
When viewed in parallel to the Z-axis direction, the
The contacts of the grid array type semiconductor element 5 and the
ここで、ソルダーレジスト層3などの固体表面に配置された、アンダーフィル樹脂などの液体の濡れ性についての一般的な説明を行う。
固体表面上の液体の濡れ性に及ぼす固体表面形状の影響について、Wenzelの式である式(1)が知られている。
cosθ’=r×cosθ ・・(1)
ここで、θ’は凹凸構造を有する固体表面上の液体の見かけの接触角、θは平滑な固体表面上の液体の接触角、rは平滑な固体表面の表面積に対する凹凸構造を有する固体表面の表面積の比(r≧1)である。
すなわち、式(1)は、ソルダーレジスト層の平滑な表面におけるアンダーフィル樹脂の接触角が90°よりも小さい場合、ソルダーレジスト層の表面とアンダーフィル樹脂との接触面積を大きくさせるほど、すなわち、ソルダーレジスト層の表面を粗くさせるほど、アンダーフィル樹脂の接触角は小さくなることを示している。これにより、アンダーフィル樹脂の濡れ性が向上する。
Here, the general description about the wettability of liquids, such as underfill resin, arrange | positioned on solid surfaces, such as the soldering resist
Regarding the influence of the solid surface shape on the wettability of the liquid on the solid surface, Formula (1), which is the Wenzel formula, is known.
cos θ ′ = r × cos θ (1)
Here, θ ′ is the apparent contact angle of the liquid on the solid surface having the concavo-convex structure, θ is the contact angle of the liquid on the smooth solid surface, and r is the surface of the solid surface having the concavo-convex structure with respect to the surface area of the smooth solid surface. Surface area ratio (r ≧ 1).
That is, when the contact angle of the underfill resin on the smooth surface of the solder resist layer is smaller than 90 °, the formula (1) increases the contact area between the surface of the solder resist layer and the underfill resin, that is, It shows that the contact angle of the underfill resin decreases as the surface of the solder resist layer becomes rougher. Thereby, the wettability of the underfill resin is improved.
また、異なる2種類の固体表面上に跨って配置される液体の濡れ性については、Cassieの式である式(2)によって求めることができる。
cosθ’=A1×cosθ1+A2×cosθ2 ・・(2)
式(2)において、θ’は凹凸構造を有する固体表面上の液体の見かけの接触角、θ1およびθ2は互いに異なる平滑な固体表面上のそれぞれの接触角、A1およびA2はその互いに異なる固体表面の面積比(ただし、A1+A2=1)である。
式(2)を本実施形態のプリント配線板1の構成に適用すると、ソルダーレジスト層3の表面が平滑な場合における液状のアンダーフィル樹脂の接触角がθ1、隣り合う突出部9の間に形成された凹部におけるアンダーフィル樹脂の接触角はθ2となる。凹部にアンダーフィル樹脂が空隙無く充填された場合、凹部表面はアンダーフィル樹脂と近似することができ、θ2は0°と見なすことができる。
すなわち、式(2)は、ソルダーレジスト層の表面に微細な凹凸構造を形成し、この凹部にアンダーフィル樹脂を充填させることで、アンダーフィル樹脂の接触角は小さくなり、濡れ性が向上することを示している。
Further, the wettability of the liquid disposed over two different types of solid surfaces can be obtained by the equation (2) which is the Cassie equation.
cos θ ′ = A 1 × cos θ 1 + A 2 × cos θ 2 (2)
In equation (2), θ ′ is the apparent contact angle of the liquid on the solid surface having a concavo-convex structure, θ 1 and θ 2 are the respective contact angles on different smooth solid surfaces, and A 1 and A 2 are It is an area ratio of solid surfaces different from each other (where A 1 + A 2 = 1).
When Expression (2) is applied to the configuration of the printed wiring board 1 of the present embodiment, the contact angle of the liquid underfill resin when the surface of the solder resist
In other words, the formula (2) shows that the contact angle of the underfill resin is reduced and the wettability is improved by forming a fine uneven structure on the surface of the solder resist layer and filling the recess with the underfill resin. Is shown.
つまり、本発明のプリント配線板1の構成によれば、ソルダーレジスト層3において突出部9のX軸方向の両端部にアンダーフィル樹脂を塗布したときに、ソルダーレジスト層3の中央部である半導体素子5の搭載部中央まで空隙無くアンダーフィル樹脂が浸透し、さらに、ソルダーレジスト層3の微細な凹凸構造によりアンダーフィル樹脂との接触面積が大きくなることで、良好なアンダーフィル樹脂の密着性が得られる。
ソルダーレジスト層3の凹凸構造は、表面積を大きくして濡れ性を向上させるため、突出部9の幅(X軸方向)は狭いほど、たとえば、30μm以下であることが好ましく、10μm以下であることがより好ましい。また、突出部9の突出高さ(Z軸方向)については、前述したように、凹部にアンダーフィル樹脂を充填させる必要があるため、突出部9の幅以下、すなわち、(高さ/幅)の式から得られる値が1.0以下となることが好ましい。
That is, according to the configuration of the printed wiring board 1 of the present invention, when the underfill resin is applied to both ends in the X-axis direction of the protruding
Since the uneven structure of the solder resist
次に、以上のように構成されたプリント配線板1を製造する本実施形態の製造方法について説明する。
まず、図3に示すように、シート状のマスクフィルム21の一方の面21aに、一方の面21aに平行な方向となるX軸方向に互いに間隔を空けて複数の凸部22を設けるとともに、マスクフィルム21に所定の形状のマスクパターン23を形成する。これら複数の凸部22は、それぞれがY軸方向に延びる形状に形成される。
マスクフィルム21の材質として、厚さ50μm以下、より好ましくは25μm以下のポリエチレンテレフタラート、ポリエチレンナフタレートなどのポリエステル系材料が用いられる。複数の凸部22は、たとえば、マスクフィルム21を加熱および加圧した状態で、金型から微細パターンを転写する熱インプリント法を用いて形成することができる。
Next, the manufacturing method of this embodiment for manufacturing the printed wiring board 1 configured as described above will be described.
First, as shown in FIG. 3, on one
As a material of the
そして、複数の凸部22を形成した後で、マスクフィルム21の一方の面21aに離型処理を行う。
離型処理は、たとえば、フッ素系撥水剤をマスクフィルム21の一方の面21aに塗布して、一方の面21aに撥水効果を備えた薄膜を形成する処理が用いられる。薄膜の厚さは特に限定されるものではないが、厚すぎるとマスクフィルム21の凸部22の形状に影響を及ぼす可能性があるため、薄膜の厚さは100nm以下であることが好ましい。
And after forming the some
As the mold release process, for example, a process of applying a fluorine-based water repellent to one
次に、図4に示すように、基板2の一方の面2aにX軸方向およびY軸方向にそれぞれ互いに間隔を開けて複数の導体ランド8を配置する。そして、基板2の一方の面2aおよび導体ランド8上に、液状であって感光性を有するソルダーレジスト剤3Aを塗布する。
なお、ソルダーレジスト剤3Aを塗布する方法は特に限定されるものではなく、たとえばスクリーン印刷法、スプレーコーティング法、カーテンコーティング法、ロールコーティング法などを適宜用いることができる。
Next, as shown in FIG. 4, a plurality of conductor lands 8 are arranged on one
The method of applying the solder resist
図5に示すように、ソルダーレジスト剤3A上にマスクフィルム21を、一方の面21aがソルダーレジスト剤3A側となるように配置する。このとき、マスクフィルム21を、凸部22が基板2の一方の面2aに接触しないように配置する。
続いて、ソルダーレジスト剤3Aを露光して、マスクフィルム21のマスクパターン23に対応したソルダーレジスト層3を形成する。このとき、マスクフィルム21の隣り合う凸部22の間にソルダーレジスト層3の突出部9が形成される。
次に、現像処理を行い、ソルダーレジスト層3からマスクフィルム21を取外す。
As shown in FIG. 5, the
Subsequently, the solder resist
Next, development processing is performed, and the
これまで説明した手順により、プリント配線板1が製造される。
なお、さらに、プリント配線板1のソルダーレジスト層3にグリッドアレイ型半導体素子5をアンダーフィル樹脂層4により接続することで、半導体装置10が製造される。
The printed wiring board 1 is manufactured by the procedure described so far.
Furthermore, the
以上説明したように、本実施形態の製造方法によれば、マスクフィルム21に形成された複数の凸部22の形状をソルダーレジスト剤3Aに転写し、ソルダーレジスト剤3Aを露光してソルダーレジスト層3を形成することで、ソルダーレジスト層3に複数の凸部22に対応した複数の突出部9を形成する。
一般的に、熱インプリント法などによりマスクフィルム21に形成可能な凸部22のX軸方向の寸法精度は、ソルダーレジスト層3のX軸方向の寸法精度よりも小さくすることができる。このため、従来に比べてソルダーレジスト層3に形成する突出部9のピッチが狭くなり、突出部9上に、たとえばアンダーフィル樹脂を設けたときに、ソルダーレジスト層3に対するアンダーフィル樹脂の濡れ性が向上し、ソルダーレジスト層3にアンダーフィル樹脂層4を確実に接続することができる。
As described above, according to the manufacturing method of the present embodiment, the shape of the plurality of
In general, the dimensional accuracy in the X-axis direction of the
前記従来の製造方法ではテープ以外にフォトマスクを用いていたが、本実施形態ではマスクパターン23が形成されたマスクフィルム21を用いるだけでよいので、プリント配線板1を容易に製造することができる。
また、マスクフィルム21の一方の面21aに離型処理を行っているので、ソルダーレジスト層3からマスクフィルム21を容易に取外すことができ、マスクフィルム21を繰り返して使用することでプリント配線板1の製造コストを抑えることができる。
In the conventional manufacturing method, a photomask is used in addition to the tape. However, in this embodiment, it is only necessary to use the
Moreover, since the mold release process is performed on one
離型処理として、フッ素系撥水剤をマスクフィルム21の一方の面21aに塗布して薄膜を形成する方法を用いたため、ソルダーレジスト層3からマスクフィルム21を確実に取外すことができる。
本実施形態の製造方法では、マスクフィルム21の一方の面21aに複数の凸部22を設けた後で一方の面21aに離型処理を行う。このため、ソルダーレジスト剤3Aを露光するときに、マスクフィルム21の一方の面21aにソルダーレジスト層3が付着するのを防止することができ、マスクフィルム21の複数の凸部22の形状をソルダーレジスト層3に安定させて転写することができる。
Since the method of applying a fluorine-based water repellent to one
In the manufacturing method of this embodiment, after providing the some
さらに、本発明の製造方法によれば、グリッドアレイ型半導体素子5を搭載する部分を含むソルダーレジスト層3の面3bの全範囲に亘って凹凸構造を形成することができるが、面3bの選択した領域だけに凹凸構造を形成することもできる。すなわち、たとえば、LED(Light Emitting Diode)搭載部やACF(Anisotropic Condactive Film)圧着部などのアンダーフィル樹脂の流れ込みを防止したい箇所については、その近傍のソルダーレジスト層には凹凸構造を形成しないことにより、部分的にアンダーフィル樹脂の濡れ性を抑えることができる。
Furthermore, according to the manufacturing method of the present invention, the concavo-convex structure can be formed over the entire range of the
なお、マスクフィルム21の材質はポリエステル系材料に限定されるものではなく、露光時に用いる光の透過性に優れ、かつ、熱インプリント法により凹凸構造を形成できるポリエチレン系材料、ポリスチレン系材料などの熱可塑性材料などを使用することができる。また、マスクフィルム21の代替として、たとえば、厚さ3mm以下、より好ましくは1mm以下の石英板を用いてもよく、この場合の凹凸構造は、電子ビーム描画およびドライエッチングにより形成する。
さらに、離型処理は、テフロン(登録商標)系の分子構造を有するシランカップリング剤を用いることにより、撥水効果を備えた単分子膜を形成させることにより行ってもよい。
In addition, the material of the
Further, the mold release treatment may be performed by forming a monomolecular film having a water repellent effect by using a silane coupling agent having a Teflon (registered trademark) -based molecular structure.
また、Z軸方向に平行に見たときに、ソルダーレジスト層3および突出部9はグリッドアレイ型半導体素子5の複数の接点をそれぞれ囲う範囲に配置されている。したがって、グリッドアレイ型半導体素子5のアンダーフィル樹脂層4に接続される側の面における接点が配置されている範囲より広い範囲にわたりソルダーレジスト層3に対するアンダーフィル樹脂層4の濡れ性を向上させることで、アンダーフィル樹脂層4によりソルダーレジスト層3にグリッドアレイ型半導体素子5を安定して接続することができる。
Further, when viewed in parallel with the Z-axis direction, the solder resist
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更なども含まれる。
たとえば、前記実施形態では、プリント配線板1のソルダーレジスト層3に形成される凹凸構造を、以下に示すように様々な形状に形成することができる。
たとえば、前記実施形態では、ソルダーレジスト層3の面3bに、突出部9をX軸方向に互いに間隔を空けるとともにY軸方向に延びるように形成した。しかし、図6に示すプリント配線板31のように、ソルダーレジスト層3の面3bにX軸方向およびY軸方向のそれぞれに互いに間隔を空けるように複数の突出部32を形成することで凹凸構造を構成してもよい。
本変形例では、X軸方向およびY軸方向に隣り合う突出部32の間隔は、それぞれ等しく設定されている。
プリント配線板31をこのように形成することで、前記実施形態のプリント配線板1と比較して凹凸構造の形状が複雑となり、凹凸構造の形成がやや困難になるものの、ソルダーレジスト層3におけるアンダーフィル樹脂との接触面積をより増加させることができるため、ソルダーレジスト層3の濡れ性および密着性をより向上させ、ソルダーレジスト層3にアンダーフィル樹脂層4をより確実に接続することができる。
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The change of the structure of the range which does not deviate from the summary of this invention, etc. are included.
For example, in the said embodiment, the uneven structure formed in the soldering resist
For example, in the embodiment, the
In this modification, the intervals between the
By forming the printed
また、図7に示すプリント配線板41のように、前記変形例のプリント配線板31において、ソルダーレジスト層3の面3bにおけるX軸方向およびY軸方向に隣り合う導体ランド8の間に、突出部32に代えて、突出部42、突出部43を設けてもよい。
突出部42は、X軸方向に隣り合う導体ランド8の間に、Y軸方向に互いに間隔を空けるとともにX軸方向に延びるように形成されている。同様に、突出部43は、Y軸方向に隣り合う導体ランド8の間に、X軸方向に互いに間隔を空けるとともにY軸方向に延びるように形成されている。
プリント配線板41をこのように形成することで、ソルダーレジスト層3上のX軸方向およびY軸方向に隣り合う導体ランド8の間におけるアンダーフィル樹脂の濡れ性がより向上するため、接続信頼性に影響を及ぼす導体ランド8間に空隙を発生させることなく、ソルダーレジスト層3とグリッドアレイ型半導体素子5との間にアンダーフィル樹脂を充填させることができる。
Further, like the printed
The
By forming the printed
また、図8に示すプリント配線板51のように、前記実施形態のプリント配線板1の突出部9に代えて、ソルダーレジスト層3の面3bに、X軸方向に互いに間隔を空けるとともにY軸方向に延びて形成された複数の突出部52を形成してもよい。突出部52は、ソルダーレジスト層3においてX軸方向の中央部に向かうほど、突出部52の幅、およびX軸方向に隣り合う突出部52の間隔がそれぞれ狭くなるように構成されている。
プリント配線板51をこのように形成することで、Z軸方向に平行に見て、グリッドアレイ型半導体素子5をソルダーレジスト層3の中央部に配置したときに、グリッドアレイ型半導体素子5のX軸方向の中央部におけるアンダーフィル樹脂の濡れ性を向上させることができる。
Further, as in the printed
By forming the printed
なお、前記実施形態およびその変形例では、ソルダーレジスト層3の貫通孔3aの内径は導体ランド8の外径よりわずかに大きく設定されているとした。しかし、貫通孔3aの内径は、導体ランド8の外径と等しく設定してもよい。
また、前記実施形態では、半導体素子をBGAやLGAなどのグリッドアレイ型半導体素子5とした。しかし、半導体素子は、グリッドアレイ型半導体素子に限定されず、たとえば、SOP(Small Outline Package)やQFP(Quad Flat Package)などのような、他の表面実装形の半導体素子を用いてもよい。
In the embodiment and the modification thereof, the inner diameter of the through
In the embodiment, the semiconductor element is the grid array type semiconductor element 5 such as BGA or LGA. However, the semiconductor element is not limited to the grid array type semiconductor element, and other surface-mount type semiconductor elements such as SOP (Small Outline Package) and QFP (Quad Flat Package) may be used.
前記実施形態およびその変形例では、離型処理は、フッ素系撥水剤をマスクフィルム21の一方の面21aに塗布して薄膜を形成する処理であるとした。しかし、離型処理は、たとえば、フッ素系撥水剤をマスクフィルム21の一方の面21aに噴霧したり、または蒸着したりして、一方の面21aに薄膜を形成する処理などとすることができる。
In the embodiment and the modification thereof, the mold release process is a process of forming a thin film by applying a fluorine-based water repellent to one
3 ソルダーレジスト層
3A ソルダーレジスト剤
21 マスクフィルム
21a 一方の面
22 凸部
23 マスクパターン
DESCRIPTION OF
Claims (2)
前記マスクフィルムの前記一方の面に離型処理を行い、
基板にソルダーレジスト剤を配置し、
前記ソルダーレジスト剤上に前記マスクフィルムを、前記一方の面が前記ソルダーレジスト剤側となるように配置し、
前記ソルダーレジスト剤を露光することで、前記マスクフィルムの複数の前記凸部に対応した複数の突出部が形成されたソルダーレジスト層を形成し、
前記ソルダーレジスト層から前記マスクフィルムを取外すことを特徴とするプリント配線板の製造方法。 On one surface of the mask film, while providing a plurality of convex portions spaced apart from each other in a direction parallel to the one surface, forming a mask pattern on the mask film,
A mold release treatment is performed on the one surface of the mask film,
Place solder resist agent on the substrate,
The mask film is placed on the solder resist agent so that the one surface is on the solder resist agent side,
By exposing the solder resist agent, a solder resist layer is formed in which a plurality of protrusions corresponding to the plurality of protrusions of the mask film are formed,
A method for producing a printed wiring board, comprising: removing the mask film from the solder resist layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010211803A JP2012069629A (en) | 2010-09-22 | 2010-09-22 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010211803A JP2012069629A (en) | 2010-09-22 | 2010-09-22 | Method for manufacturing printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012069629A true JP2012069629A (en) | 2012-04-05 |
Family
ID=46166565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010211803A Pending JP2012069629A (en) | 2010-09-22 | 2010-09-22 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012069629A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013171965A1 (en) * | 2012-05-16 | 2013-11-21 | 日本特殊陶業株式会社 | Wiring board |
-
2010
- 2010-09-22 JP JP2010211803A patent/JP2012069629A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013171965A1 (en) * | 2012-05-16 | 2013-11-21 | 日本特殊陶業株式会社 | Wiring board |
JP2013239604A (en) * | 2012-05-16 | 2013-11-28 | Ngk Spark Plug Co Ltd | Wiring board |
US9179552B2 (en) | 2012-05-16 | 2015-11-03 | Nrk Spark Plug Co., Ltd. | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010521587A (en) | Micro-pitch micro contacts and molding method thereof | |
TWI536508B (en) | Wiring board | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
KR20170041020A (en) | Printed circuit board and manufacturing method of the same | |
KR101259844B1 (en) | Tap Tape for Electronic Components Reinforced Lead Crack And Method of Manufacture The Same | |
JP2012069629A (en) | Method for manufacturing printed wiring board | |
KR20020050704A (en) | Flexible wiring boards and manufacturing processes thereof | |
JP5523641B1 (en) | Wiring board | |
TWI530240B (en) | Printed circuit board and method for manufacturing same | |
TWI573502B (en) | Substrate structure and manufacturing method thereof | |
JP5062376B1 (en) | Manufacturing method of electronic component mounting board | |
JP5933271B2 (en) | Wiring board, electronic unit, and method of manufacturing wiring board | |
US20100221412A1 (en) | Method for manufacturing a substrate | |
JP5399012B2 (en) | Printed wiring board and method for forming solder resist on printed wiring board | |
KR20170038535A (en) | Printed circuit board and manufacturing method of the same | |
US11749596B2 (en) | Wiring substrate | |
JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
KR101258869B1 (en) | Method of fabricating a fine pitch metal bump for flip chip package | |
JP3686717B2 (en) | Mask for solder paste printing | |
KR20050109653A (en) | Preparation of semiconductor substrate by build up technology | |
JP5491605B1 (en) | Wiring board | |
US20190174632A1 (en) | Flexible printed circuit and electronic device | |
KR20140041045A (en) | Circuit board and fabricating method thereof | |
JP2014044979A (en) | Wiring board | |
JP2004221387A (en) | Method for mounting electronic component in printed wiring board |