JP2012054410A - Laminated capacitor and mounting structure thereof - Google Patents
Laminated capacitor and mounting structure thereof Download PDFInfo
- Publication number
- JP2012054410A JP2012054410A JP2010195918A JP2010195918A JP2012054410A JP 2012054410 A JP2012054410 A JP 2012054410A JP 2010195918 A JP2010195918 A JP 2010195918A JP 2010195918 A JP2010195918 A JP 2010195918A JP 2012054410 A JP2012054410 A JP 2012054410A
- Authority
- JP
- Japan
- Prior art keywords
- connection conductor
- metal
- conductor
- multilayer capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、積層コンデンサ、及び積層コンデンサの実装構造に関する。 The present invention relates to a multilayer capacitor and a multilayer capacitor mounting structure.
従来の積層コンデンサとして、静電容量部とＥＳＲ制御部とを有することで、ＥＳＲ（等価直列抵抗）を制御するものが知られている（例えば、特許文献１参照）。具体的には、積層コンデンサの積層体は、側面に実装用の端子電極、及び内部電極同士を接続するための接続導体を備えており、ＥＳＲ制御部に係る内部電極は端子電極に接続されると共に接続導体に接続されており、静電容量部に係る内部電極は接続導体のみに接続されている。すなわち、静電容量部に係る内部電極は、接続導体を介してＥＳＲ制御部に係る内部電極と接続されている。このような構成によって、ＥＳＲを高くしている。 As a conventional multilayer capacitor, one having an electrostatic capacity unit and an ESR control unit to control ESR (equivalent series resistance) is known (for example, see Patent Document 1). Specifically, the multilayer body of the multilayer capacitor includes a terminal electrode for mounting on the side surface and a connection conductor for connecting the internal electrodes to each other, and the internal electrode according to the ESR control unit is connected to the terminal electrode. In addition, the internal electrode according to the capacitance portion is connected only to the connection conductor. In other words, the internal electrode related to the capacitance part is connected to the internal electrode related to the ESR control part via the connection conductor. With such a configuration, ESR is increased.
ここで、近年のＣＰＵなどの動作周波数の更なる高周波数化に伴い、負荷電流はより高速により大きなものとなっており、デカップリングコンデンサに用いられる積層コンデンサには、更なるＥＳＲの向上が要求されている。 Here, with the further increase in operating frequency of CPUs and the like in recent years, the load current becomes larger at higher speeds, and multilayer capacitors used for decoupling capacitors are required to further improve ESR. Has been.
本発明は、上記課題の解決のためになされたものであり、ＥＳＲの向上を図ることのできる積層コンデンサ、及び積層コンデンサの実装構造を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides a multilayer capacitor capable of improving ESR and a multilayer capacitor mounting structure.
上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を介在させて複数の内部電極が積層された積層体と、積層体における何れかの側面に形成された第一端子電極及び第二端子電極と、積層体における何れかの側面に形成された第一接続導体及び第二接続導体と、を備え、積層体は、第一の極性に接続される第一内部電極、及び第二の極性に接続される第二内部電極を有する静電容量部と、第一の極性に接続される第三内部電極、及び第二の極性に接続される第四内部電極を有するＥＳＲ制御部と、を有し、静電容量部において、第一内部電極は、第一接続導体にのみ接続され、第二内部電極は、第二接続導体にのみ接続され、ＥＳＲ制御部において、第三内部電極は、第一接続導体に接続されていると共に、第一端子電極に接続され、第四内部電極は、第二接続導体に接続されていると共に、第二端子電極に接続され、第一接続導体及び第二接続導体は、内側は金属によって形成され、外表面側は金属が酸化された金属酸化膜によって形成されていることを特徴とする。 In order to solve the above problems, a multilayer capacitor according to the present invention includes a multilayer body in which a plurality of internal electrodes are laminated with a dielectric layer interposed therebetween, a first terminal electrode formed on any side surface of the multilayer body, and A second terminal electrode; a first connection conductor and a second connection conductor formed on any side surface of the multilayer body; the multilayer body includes a first internal electrode connected to the first polarity; An ESR controller having a second internal electrode connected to the second polarity, a third internal electrode connected to the first polarity, and a fourth internal electrode connected to the second polarity In the capacitance part, the first internal electrode is connected only to the first connection conductor, the second internal electrode is connected only to the second connection conductor, and in the ESR control part, the third internal electrode The electrode is connected to the first connection conductor and connected to the first terminal electrode. The fourth inner electrode is connected to the second connection conductor and connected to the second terminal electrode. The first connection conductor and the second connection conductor are formed of metal on the inner side, and the outer surface side is made of metal. Is formed of an oxidized metal oxide film.
本発明に係る積層コンデンサにおいて、第一接続導体及び第二接続導体は、内側は金属によって形成され、外表面側は金属が酸化された金属酸化膜によって形成されている。金属酸化膜は、酸化されていない金属に比して大きな抵抗を有する。従って、外表面側に金属酸化膜を有している接続導体は、抵抗成分として機能することができる。すなわち、積層コンデンサにおいては、金属酸化膜を有する接続導体による抵抗成分と、ＥＳＲ制御部及び静電容量部による抵抗成分とが直列等価回路を形成するため、ＥＳＲを大きくすることができる。また、外表面側が金属酸化によって金属酸化膜となるため、金属部分における厚みを薄くすることができ、当該金属部分でのＥＳＲも大きくすることができる。すなわち、接続導体における内側の金属部分の厚みを制御することによって、ＥＳＲをコントロールすることが可能となる。ここで、金属層の内部に金属酸化膜が配置されている（すなわち、金属酸化膜より更に外表面側に金属層が形成されている状態）接続導体では、金属酸化膜にピンホールが形成されていた場合、内側の金属層と外表面側の金属層とがピンホールを介して導通してしまう。内側と外表面側の金属層が導通した場合、金属酸化膜に流れるべき電流が外表面側の金属層へ流れてしまい、金属酸化膜の抵抗成分が寄与しなくなり、この結果、接続導体のＥＳＲが低下してしまう。一方、本発明に係る積層コンデンサの接続導体は、内側が金属により形成され、外表面側が金属酸化膜によって形成されているため、更に外側には金属層は形成されていない。従って、金属酸化膜にピンホールが形成されていたとしても、金属層同士の導通によってＥＳＲが低下してしまうことを防止することができる。以上によって、本発明に係る積層コンデンサによれば、ＥＳＲの向上を図ることができる。 In the multilayer capacitor according to the present invention, the first connection conductor and the second connection conductor are formed of metal on the inner side and formed of a metal oxide film obtained by oxidizing the metal on the outer surface side. A metal oxide film has a large resistance compared to a metal that is not oxidized. Therefore, the connection conductor having the metal oxide film on the outer surface side can function as a resistance component. That is, in the multilayer capacitor, the resistance component due to the connection conductor having the metal oxide film and the resistance component due to the ESR control unit and the capacitance unit form a series equivalent circuit, so that the ESR can be increased. Further, since the outer surface side becomes a metal oxide film by metal oxidation, the thickness of the metal portion can be reduced, and the ESR at the metal portion can be increased. That is, the ESR can be controlled by controlling the thickness of the inner metal portion of the connection conductor. Here, in the connection conductor in which the metal oxide film is disposed inside the metal layer (that is, the metal layer is formed on the outer surface side further than the metal oxide film), pinholes are formed in the metal oxide film. In such a case, the inner metal layer and the outer surface metal layer are electrically connected through the pinhole. When the metal layer on the inner side and the outer surface side conduct, the current that should flow to the metal oxide film flows to the metal layer on the outer surface side, and the resistance component of the metal oxide film does not contribute, and as a result, the ESR of the connection conductor Will fall. On the other hand, since the connection conductor of the multilayer capacitor according to the present invention is formed of metal on the inner side and formed of a metal oxide film on the outer surface side, no metal layer is formed on the outer side. Therefore, even if pinholes are formed in the metal oxide film, it is possible to prevent ESR from decreasing due to conduction between the metal layers. As described above, according to the multilayer capacitor of the present invention, ESR can be improved.
また、本発明に係る積層コンデンサにおいて、第一接続導体及び第二接続導体を形成する金属は、卑金属であることが好ましい。接続導体を形成する金属として卑金属を用いることにより、金属酸化膜を形成し易くなる。 In the multilayer capacitor according to the present invention, the metal forming the first connection conductor and the second connection conductor is preferably a base metal. By using a base metal as the metal forming the connection conductor, it becomes easy to form a metal oxide film.
また、本発明に係る積層コンデンサにおいて、第一接続導体及び第二接続導体は、セラミック粉または／及び、ガラス成分を含有することが好ましい。セラミック粉を含有することにより、接続導体の抵抗成分を一層大きくすることができる。また、ガラス成分を含有することで、誘電体素体との密着性を向上できる。 In the multilayer capacitor according to the present invention, it is preferable that the first connection conductor and the second connection conductor contain ceramic powder and / or a glass component. By containing ceramic powder, the resistance component of the connection conductor can be further increased. Moreover, adhesiveness with a dielectric element | base_body can be improved by containing a glass component.
本発明に係る積層コンデンサの実装構造は、上述の積層コンデンサにおける第一端子電極及び第二端子電極を、回路基板に実装することによって構成される。上述の積層コンデンサを用いることにより、ＥＳＲの向上を図ることができる。 The multilayer capacitor mounting structure according to the present invention is configured by mounting the first terminal electrode and the second terminal electrode in the multilayer capacitor described above on a circuit board. By using the multilayer capacitor described above, ESR can be improved.
本発明によれば、ＥＳＲの向上を図ることができる。 According to the present invention, the ESR can be improved.
以下、図面を参照しながら、本発明に係る積層コンデンサの好適な実施形態について詳細に説明する。 Hereinafter, preferred embodiments of the multilayer capacitor according to the present invention will be described in detail with reference to the drawings.
図１は、本発明に係る積層コンデンサの実装構造の一実施形態を示す斜視図である。また、図２は、図１に示した積層コンデンサの層構成を示す図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線断面図である。 FIG. 1 is a perspective view showing an embodiment of a multilayer capacitor mounting structure according to the present invention. 2 is a diagram showing a layer configuration of the multilayer capacitor shown in FIG. 1, and FIG. 3 is a sectional view taken along line III-III in FIG.
図１〜図３に示すように、積層コンデンサ１は、略直方体形状の積層体２と、積層体２の側面に形成された端子電極３（３Ａ，３Ｂ）と、積層体２の側面に形成された接続導体４（４Ａ，４Ｂ）とを備えている。
As shown in FIGS. 1 to 3, the multilayer capacitor 1 includes a substantially rectangular
積層体２は、図２に示すように、誘電体層６の上に異なるパターンの内部電極７が形成されてなる複数の複合層５と、複合層５の最表層に積層され、保護層として機能する誘電体層６とによって形成されている。誘電体層６は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、内部電極７は、導電性ペーストの焼結体からなる。なお、実際の積層コンデンサ１では、誘電体層６，６間の境界が視認できない程度に一体化されている。
As shown in FIG. 2, the
端子電極３及び接続導体４は、導電性金属粉末及びガラスフリットを含む導電性ペーストを焼き付けることによって形成されている。端子電極３は、積層コンデンサ１の実装の際に、所定の極性に接続される電極である。また、接続導体４は、積層体２における後述の静電容量部１１に属する内部電極７同士を並列に接続する導体であり、回路基板に直接接続されない導体である。
The
第一端子電極３Ａは、積層コンデンサ１の回路基板実装の際に例えば＋極性（第１の極性）に接続される電極であり、積層体２の側面２ａ及び側面２ｂに形成されている。第二端子電極３Ｂは、積層コンデンサ１の回路基板実装の際に例えば−極性（第２の極性）に接続される電極であり、積層体２の側面２ａ及び側面２ｂに形成されている。端子電極３Ａ，３Ｂは、上述の積層方向に帯状に延在すると共に、積層体２の積層方向の端面に張り出すパッド部分を有している。図１に示すように、第一端子電極３Ａ及び第二端子電極３Ｂは、側面２ａ及び側面２ｂにおいて、交互に配置されている。
The
第一接続導体４Ａは、積層体２の側面２ａ及び側面２ｂと直交する側面のうち、積層方向に沿う一方の側面２ｃに形成され、第二接続導体４Ｂは、側面２ｃと対向する他方の側面２ｄに形成されている。接続導体４Ａ，４Ｂは、側面２ｃ，２ｄにおいて上述の積層方向に帯状に延在すると共に、積層体２の積層方向の端面に張り出すパッド部分を有している。端子電極３Ａ，３Ｂ及び接続導体４Ａ，４Ｂは、所定の間隔をあけて離間した状態となっており、互いに電気的に絶縁されている。
4 A of 1st connection conductors are formed in one
積層コンデンサ１の実装に用いる回路基板１００は、陽極ランドパターン１０１Ａと、陰極ランドパターン１０１Ｂとを有している。陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂは、所定の回路配線に接続されている。
The
積層コンデンサ１の実装構造において、第一端子電極３Ａは、陽極ランドパターン１０１Ａに接合され、第二端子電極３Ｂは、陰極ランドパターン１０１Ｂに接合される。また、第一接続導体４Ａ及び第二接続導体４Ｂは、陽極ランドパターン１０１Ａ及び陰極ランドパターン１０１Ｂのいずれにも接合されない。すなわち、積層コンデンサ１の実装構造では、第一端子電極３Ａ及び第二端子電極３Ｂのみが回路基板１００に対して接合された状態となる。
In the mounting structure of the multilayer capacitor 1, the first
次に、積層体２の構成について更に詳細に説明する。
Next, the configuration of the
積層体２は、図２及び図３に示すように、積層コンデンサの静電容量に主として寄与する静電容量部１１と、積層コンデンサ１のＥＳＲを制御するＥＳＲ制御部１２とを有している。静電容量部１１は、図２に示すように、パターンの異なる２つの内部電極７（７Ａ，７Ｂ）を有する複合層５Ａ，５Ｂが交互に複数積層されて形成されている。複合層５Ａの第一内部電極７Ａは、中央部分に形成された矩形の主電極部１３Ａと、主電極部１３Ａの一辺から引き出された帯状の引出導体１４Ａとを有している。引出導体１４Ａの端部は、積層体２の側面２ｃに露出し、第一接続導体４Ａに接続されている。
As shown in FIGS. 2 and 3, the
複合層５Ｂの第二内部電極７Ｂは、中央部分に形成された矩形の主電極部１３Ｂと、主電極部１３Ｂの一辺から引き出された帯状の引出導体１４Ｂとを有している。引出導体１４Ｂの端部は、引出導体１４Ａとは反対に積層体２の側面２ｄに露出し、第二接続導体４Ｂに接続されている。
The second
このような静電容量部１１では、積層方向から見て第一内部電極７Ａの主電極部１３Ａと第二内部電極７Ｂの主電極部１３Ｂとが互いに重なり合う部分が容量形成領域となっている。本実施形態では、主電極部１３Ａの全面が主電極部１３Ｂの全面と重なり合っており、容量形成領域が十分に確保されている。
In such an
一方、ＥＳＲ制御部１２は、積層方向において静電容量部１１の上側及び下側に配置され、静電容量部１１を挟んでいる。ＥＳＲ制御部１２は、内部電極パターンの異なる２つの複合層５Ｃ，５Ｄによって形成されている。複合層５Ｃの第三内部電極７Ｃは、内部電極７Ａ，７Ｂにおける主電極部１３Ａ，１３Ｂと同じ大きさを有して対向する主電極部１３Ｃを有している。複合層５Ｄの第四内部電極７Ｄは、内部電極７Ａ，７Ｂにおける主電極部１３Ａ，１３Ｂと同じ大きさを有して対向する主電極部１３Ｄを有している。
On the other hand, the
また、第三内部電極７Ｃは、主電極部１３Ｃから第一接続導体４Ａへ引き出された帯状の引出導体１４Ｃと、主電極部１３Ｃから第一端子電極３Ａへ引き出された帯状の引出導体１５Ｃとを有している。引出導体１４Ｃの端部は、積層体２における長手方向の略中央位置から側面２ｃに露出し、第一接続導体４Ａに接続されている。また、引出導体１５Ｃの端部は、積層体２の側面２ａあるいは側面２ｂに露出し、第一端子電極３Ａに接続されている。これによって、第一内部電極７Ａは、第一接続導体４Ａを介して第三内部電極７Ｃと電気的に接続される。
The third
また、第四内部電極７Ｄは、主電極部１３Ｄから第二接続導体４Ｂへ引き出された帯状の引出導体１４Ｄと、主電極部１３Ｄから第二端子電極３Ｂへ引き出された帯状の引出導体１５Ｄとを有している。引出導体１４Ｄの端部は、積層体２における長手方向の略中央位置から側面２ｄに露出し、第二接続導体４Ｂに接続されている。また、引出導体１５Ｄの端部は、積層体２の側面２ａあるいは側面２ｂに露出し、第二端子電極３Ｂに接続されている。これによって、第二内部電極７Ｂは、第二接続導体４Ｂを介して第四内部電極７Ｄと電気的に接続される。
The fourth
回路基板の電極などと接続される端子電極３の外表面には金属酸化膜は形成されておらず、端子電極３を構成する金属が露出する状態となっている。あるいは、外表面にＳｎめっき膜などのめっき膜が形成されている。これによって、端子電極３の外表面は、はんだ濡れ性が高くなっている。
A metal oxide film is not formed on the outer surface of the
他の部材と接続されない接続導体４には、外表面に金属酸化膜が形成されている。ここで、図３を参照して、接続導体４Ａ，４Ｂの構成について詳細に説明する。図３は、第一接続導体４Ａのみが示されているが、第二接続導体４Ｂも同様の構成を有している。図３に示すように、接続導体４は、金属によって形成されている内側の金属層２０と、接続導体４の外表面側に形成されている金属酸化膜による最外層２１と、を備えている。
A metal oxide film is formed on the outer surface of the
金属層２０は、卑金属によって形成されていることが好ましく、例えば、Ｃｕ、Ｎｉなどを用いることができる。卑金属を用いることによって、最外層２１を構成する金属酸化膜を形成し易くなる。金属層２０を構成する金属には、端子電極３を構成する金属と同じ成分のものを用いてもよく、異なる成分のものを用いても良い。金属層２０の厚みは５〜５０μｍに設定される。金属層２０を薄くすることで、接続導体４のＥＳＲを大きくすることができる。一方、金属層２０が薄すぎる場合、あるいは接続導体４が全て金属酸化膜で形成されている場合は、電流が流れにくくなる。
The
最外層２１は、金属層２０を構成する金属が酸化された金属酸化膜によって形成されている。最外層２１は、金属層２０の外表面全体を覆うように形成されている。最外層２１の厚みは、１〜２０μｍに設定される。最外層２１は、接続導体４における最も外表面側に形成されるものであり、最外層２１よりも更に外側には金属層は形成されない。この最外層２１は、金属層２０を形成するための金属ペーストを積層体２に塗布して熱処理を施すことによって金属層２０の外表面付近における金属を酸化させることで形成される。このとき、金属が酸化して一部が金属酸化膜となるので、金属層２０の厚みは薄くなる。なお、最外層２１を形成するための熱処理によって端子電極３の外表面が酸化しないように、接続導体４を形成した後に、端子電極３を形成する。
The
また、接続導体４は、セラミック粉を含有していることが好ましい。すなわち、接続導体４を形成する金属ペーストにセラミック粉やガラス粉が含有されていることが好ましい。このように、接続導体４がセラミック粉やガラス粉を含有することによって、接続導体４に係る抵抗成分を大きくすることができる。また、ガラス粉が含有されていることで、接続導体と誘電体素体との密着性を向上できる。
Moreover, it is preferable that the
次に、本実施形態に係る積層コンデンサ１の作用・効果について説明する。 Next, functions and effects of the multilayer capacitor 1 according to this embodiment will be described.
積層コンデンサ１において、接続導体４は、内側は金属によって金属層２０が形成され、外表面側は金属が酸化された金属酸化膜によって最外層２１が形成されている。金属酸化膜は、酸化されていない金属に比して大きな抵抗を有する。接続導体４を流れる電流は、一部が金属層２０を流れ、一部が最外層２１における金属酸化膜を流れるため、外表面側に金属酸化膜を有している接続導体４は、抵抗成分として機能することができる。すなわち、積層コンデンサ１においては、金属酸化膜を有する接続導体４による抵抗成分と、ＥＳＲ制御部１２及び静電容量部１１による抵抗成分とが直列等価回路を形成するため、ＥＳＲを大きくすることができる。具体的には、積層コンデンサ１は、図４に示すような等価回路を形成する。図４に示すように、静電容量部１１による容量成分Ｃと、金属酸化膜を有する接続導体４による抵抗成分Ｒ１と、ＥＳＲ制御部１２及び静電容量部１１による抵抗成分Ｒ２とが直列等価回路を形成する。
In the multilayer capacitor 1, the
また、外表面側が金属酸化によって金属酸化膜となるため、金属層２０における厚みが薄くなる。例えば、積層体２に対して同じ厚みの金属ペーストを塗布し、一方は外表面を酸化させ、他方は外表面を酸化させる場合、外表面を酸化させた接続導体は、外表面付近が金属酸化膜となる分、酸化させない接続導体に比して、金属部分が薄くなる。このように金属層２０における厚みを薄くすることで、当該金属層２０でのＥＳＲも大きくすることができる。すなわち、接続導体４における内側の金属層２０の厚みを制御することによって、ＥＳＲをコントロールすることが可能となる。
Further, since the outer surface side becomes a metal oxide film by metal oxidation, the thickness of the
ここで、金属層の内部に金属酸化膜が配置されている接続導体、すなわち、本実施形態に係る積層コンデンサ１の最外層２１よりも更に外側に金属層が形成されている接続導体では、金属酸化膜にピンホールが形成されていた場合、内側の金属層と外表面側の金属層とがピンホールを介して導通してしまう。内側と外表面側の金属層が導通した場合、金属酸化膜に流れるべき電流が外表面側の金属層へ流れてしまい、金属酸化膜の抵抗成分が寄与しなくなり、この結果、接続導体のＥＳＲが低下してしまう。一方、本実施形態に係る積層コンデンサ１の接続導体４は、内側に金属層２０が形成され、外表面側の最外層２１が金属酸化膜によって形成されているため、更に外側には金属層は形成されていない。従って、金属酸化膜にピンホールが形成されていたとしても、金属層同士の導通によってＥＳＲが低下してしまうことを防止することができる。
Here, in the connection conductor in which the metal oxide film is arranged inside the metal layer, that is, in the connection conductor in which the metal layer is formed further outside the
また、本実施形態に係る積層コンデンサの実装構造においても、上述の積層コンデンサ１を用いることによって、ＥＳＲの向上を図ることができる。 In the multilayer capacitor mounting structure according to this embodiment, ESR can be improved by using the multilayer capacitor 1 described above.
本発明は、上述の実施形態に限定されるものではない。 The present invention is not limited to the embodiment described above.
上述の実施形態では、積層コンデンサの構成の一例を示したが、本発明は静電容量部及びＥＳＲ制御部を有するタイプの積層コンデンサであれば、どのような構成の積層コンデンサにも適用することができる。例えば、複合層５Ａ，５Ｂ，５Ｃ，５Ｄの積層の順番や枚数は、図２に示すものに限定されず、適宜変更してもよい。
In the above-described embodiment, an example of the configuration of the multilayer capacitor has been shown. However, the present invention can be applied to multilayer capacitors of any configuration as long as it is a multilayer capacitor having a capacitance unit and an ESR control unit. Can do. For example, the order and number of layers of the
また、第一端子電極、第二端子電極、第一接続導体、第二接続導体の形成位置や数も特に限定されず、第一内部電極、第二内部電極、第三内部電極、第四内部電極の構成も特に限定されず、例えば、図５〜図１１に示すような構成にしてもよい。図５（ａ）〜図１１（ａ）は、変形例に係る積層コンデンサの端子電極及び接続導体を示す斜視図や平面図である。図５（ｂ）〜図１１（ｂ）は、変形例に係る積層コンデンサの第一内部電極、第二内部電極、第三内部電極、第四内部電極を積層方向から見た図である。これらの内部電極を有する複合層の積層の順番や枚数は特に限定されない。なお、図５（ｂ）〜図１１（ｂ）では、電流の流れる方向が矢印で示されている。 Also, the formation position and number of the first terminal electrode, the second terminal electrode, the first connection conductor, and the second connection conductor are not particularly limited, and the first internal electrode, the second internal electrode, the third internal electrode, the fourth internal The configuration of the electrode is not particularly limited, and for example, a configuration as shown in FIGS. FIGS. 5A to 11A are a perspective view and a plan view showing terminal electrodes and connection conductors of a multilayer capacitor according to a modification. FIG. 5B to FIG. 11B are views of the first internal electrode, the second internal electrode, the third internal electrode, and the fourth internal electrode of the multilayer capacitor according to the modification viewed from the stacking direction. The order of stacking and the number of composite layers having these internal electrodes are not particularly limited. In FIGS. 5B to 11B, the direction of current flow is indicated by arrows.
図５（ａ）に示すように、変形例に係る積層コンデンサ２００において、第一端子電極２０３Ａは、積層体２０２の側面２０２ａに二つ形成され、第二端子電極２０３Ｂは、積層体２０２の側面２０２ｂに二つ形成されている。第一接続導体２０４Ａは、側面２０２ａにおいて二つの第一端子電極２０３Ａの間に形成されている。第二接続導体２０４Ｂは、側面２０２ｂにおいて二つの第二端子電極２０３Ｂの間に形成されている。
As shown in FIG. 5A, in the
また、図５（ｂ）に示すように、変形例に係る積層コンデンサ２００において、第一内部導体２０７Ａは、主電極部２１３Ａと、第一接続導体２０４Ａに接続される引出導体２１４Ａと、を有している。第二内部導体２０７Ｂは、主電極部２１３Ｂと、第二接続導体２０４Ｂに接続される引出導体２１４Ｂと、を有している。第三内部導体２０７Ｃは、主電極部２１３Ｃと、第一接続導体２０４Ａに接続される引出導体２１４Ｃと、それぞれの第一端子電極２０３Ａに接続される二つの引出導体２１５Ｃと、を有している。第四内部導体２０７Ｄは、主電極部２１３Ｄと、第二接続導体２０４Ｂに接続される引出導体２１４Ｄと、それぞれの第二端子電極２０３Ｂに接続される二つの引出導体２１５Ｄと、を有している。
Further, as shown in FIG. 5B, in the
図６（ａ）に示すように、変形例に係る積層コンデンサ３００において、第一端子電極３０３Ａは、積層体３０２の側面３０２ｃの全面を覆うように形成され、第二端子電極３０３Ｂは、積層体３０２の側面３０２ｄの全面を覆うように形成されている。第一接続導体３０４Ａは、側面３０２ａに形成されている。第二接続導体３０４Ｂは、側面３０２ｂに形成されている。
As shown in FIG. 6A, in the
また、図６（ｂ）に示すように、変形例に係る積層コンデンサ３００において、第一内部導体３０７Ａは、主電極部３１３Ａと、第一接続導体３０４Ａに接続される引出導体３１４Ａと、を有している。第二内部導体３０７Ｂは、主電極部３１３Ｂと、第二接続導体３０４Ｂに接続される引出導体３１４Ｂと、を有している。第三内部導体３０７Ｃは、主電極部３１３Ｃと、第一接続導体３０４Ａに接続される引出導体３１４Ｃと、を有している。主電極部３１３Ｃは、第一端子電極３０３Ａに接続されている。第四内部導体３０７Ｄは、主電極部３１３Ｄと、第二接続導体３０４Ｂに接続される引出導体３１４Ｄと、を有している。主電極部３１３Ｄは、第二端子電極３０３Ｂに接続されている。
As shown in FIG. 6B, in the
図７（ａ）に示すように、変形例に係る積層コンデンサ４００において、第一端子電極４０３Ａは、積層体４０２の側面４０２ｂの全面を覆うように形成され、第二端子電極４０３Ｂは、積層体４０２の側面４０２ａの全面を覆うように形成されている。第一接続導体４０４Ａは、側面４０２ｃに形成されている。第二接続導体４０４Ｂは、側面４０２ｄに形成されている。
As shown in FIG. 7A, in the
また、図７（ｂ）に示すように、変形例に係る積層コンデンサ４００において、第一内部導体４０７Ａは、主電極部４１３Ａと、第一接続導体４０４Ａに接続される引出導体４１４Ａと、を有している。第二内部導体４０７Ｂは、主電極部４１３Ｂと、第二接続導体４０４Ｂに接続される引出導体４１４Ｂと、を有している。第三内部導体４０７Ｃは、主電極部４１３Ｃと、第一接続導体４０４Ａに接続される引出導体４１４Ｃと、を有している。主電極部４１３Ｃは、第一端子電極４０３Ａに接続されている。第四内部導体４０７Ｄは、主電極部４１３Ｄと、第二接続導体４０４Ｂに接続される引出導体４１４Ｄと、を有している。主電極部４１３Ｄは、第二端子電極４０３Ｂに接続されている。
Further, as shown in FIG. 7B, in the
図８（ａ）に示すように、変形例に係る積層コンデンサ５００において、積層体５０２の側面５０２ａには、第一端子電極５０３Ａと第二端子電極５０３Ｂが形成され、第一端子電極５０３Ａと第二端子電極５０３Ｂとの間に第一接続導体５０４Ａ及び第二接続導体５０４Ｂが形成される。また、側面５０２ｂには、側面５０２ａに形成されているものと点対象をなすような配置で、第一端子電極５０３Ａ、第二端子電極５０３Ｂ、第一接続導体５０４Ａ、第二接続導体５０４Ｂが形成されている。
As shown in FIG. 8A, in the
また、図８（ｂ）に示すように、変形例に係る積層コンデンサ５００において、第一内部導体５０７Ａは、主電極部５１３Ａと、両側における第一接続導体５０４Ａにそれぞれ接続される二つの引出導体５１４Ａと、を有している。第二内部導体５０７Ｂは、主電極部５１３Ｂと、両側における第二接続導体５０４Ｂにそれぞれ接続される二つの引出導体５１４Ｂと、を有している。第三内部導体５０７Ｃは、主電極部５１３Ｃと、両側における第一接続導体５０４Ａにそれぞれ接続される二つの引出導体５１４Ｃと、両側における第一端子電極５０３Ａにそれぞれ接続される二つの引出導体５１５Ｃと、を有している。第四内部導体５０７Ｄは、主電極部５１３Ｄと、両側における第二接続導体５０４Ｂにそれぞれ接続される二つの引出導体５１４Ｄと、両側における第二端子電極５０３Ｂにそれぞれ接続される二つの引出導体５１５Ｄと、を有している。
Further, as shown in FIG. 8B, in the
図９（ａ）に示すように、変形例に係る積層コンデンサ６００において、積層体６０２の側面６０２ａには、第一端子電極６０３Ａと第二端子電極６０３Ｂが形成され、側面６０２ｂには、側面６０２ａに形成されているものと点対象をなすような配置で、第一端子電極６０３Ａ、第二端子電極６０３Ｂが形成されている。また、側面６０２ａには、第一端子電極６０３Ａと第二端子電極６０３Ｂとの間に第二接続導体６０４Ｂが形成されている。側面６０２ｂには、第一端子電極６０３Ａと第二端子電極６０３Ｂとの間に第一接続導体６０４Ａが形成されている。
As shown in FIG. 9A, in the
また、図９（ｂ）に示すように、変形例に係る積層コンデンサ６００において、第一内部導体６０７Ａは、主電極部６１３Ａと、二つの第一接続導体６０４Ａにそれぞれ接続される二つの引出導体６１４Ａと、を有している。第二内部導体６０７Ｂは、主電極部６１３Ｂと、二つの第二接続導体６０４Ｂにそれぞれ接続される二つの引出導体６１４Ｂと、を有している。第三内部導体６０７Ｃは、主電極部６１３Ｃと、二つの第一接続導体６０４Ａにそれぞれ接続される二つの引出導体６１４Ｃと、両側における第一端子電極６０３Ａにそれぞれ接続される二つの引出導体６１５Ｃと、を有している。第四内部導体６０７Ｄは、主電極部６１３Ｄと、二つの第二接続導体６０４Ｂにそれぞれ接続される二つの引出導体６１４Ｄと、両側における第二端子電極６０３Ｂにそれぞれ接続される二つの引出導体６１５Ｄと、を有している。
Further, as shown in FIG. 9B, in the
図１０（ａ）に示すように、変形例に係る積層コンデンサ７００において、積層体７０２の側面７０２ａには、第一端子電極７０３Ａと第二端子電極７０３Ｂが形成され、側面７０２ｂには、側面７０２ａに形成されているものと点対象をなすような配置で、第一端子電極７０３Ａ、第二端子電極７０３Ｂが形成されている。また、側面７０２ａには、第一端子電極７０３Ａと第二端子電極７０３Ｂとの間に第二接続導体７０４Ｂが形成されている。側面７０２ｂには、第一端子電極７０３Ａと第二端子電極７０３Ｂとの間に第一接続導体７０４Ａが形成されている。
As shown in FIG. 10A, in the
また、図１０（ｂ）に示すように、変形例に係る積層コンデンサ７００において、第一内部導体７０７Ａは、主電極部７１３Ａと、第一接続導体７０４Ａに接続される引出導体７１４Ａと、を有している。第二内部導体７０７Ｂは、主電極部７１３Ｂと、第二接続導体７０４Ｂに接続される引出導体７１４Ｂと、を有している。第三内部導体７０７Ｃは、主電極部７１３Ｃと、第一接続導体７０４Ａに接続される引出導体７１４Ｃと、両側における第一端子電極７０３Ａにそれぞれ接続される二つの引出導体７１５Ｃと、を有している。第四内部導体７０７Ｄは、主電極部７１３Ｄと、第二接続導体７０４Ｂに接続される引出導体７１４Ｄと、両側における第二端子電極７０３Ｂにそれぞれ接続される二つの引出導体７１５Ｄと、を有している。
As shown in FIG. 10B, in the
図１１（ａ）に示すように、変形例に係る積層コンデンサ８００において、積層体８０２の側面８０２ａには、第一端子電極８０３Ａと第二端子電極８０３Ｂが形成され、側面８０２ｂには、側面８０２ａに形成されているものと点対象をなすような配置で、第一端子電極８０３Ａ、第二端子電極８０３Ｂが形成されている。また、側面８０２ｃには、第一接続導体８０４Ａが形成されている。側面８０２ｄには、第二接続導体８０４Ｂが形成されている。
As shown in FIG. 11A, in the
また、図１１（ｂ）に示すように、変形例に係る積層コンデンサ８００において、第一内部導体８０７Ａは、主電極部８１３Ａと、第一接続導体８０４Ａに接続される引出導体８１４Ａと、を有している。第二内部導体８０７Ｂは、主電極部８１３Ｂと、第二接続導体８０４Ｂに接続される引出導体８１４Ｂと、を有している。第三内部導体８０７Ｃは、主電極部８１３Ｃと、第一接続導体８０４Ａに接続される引出導体８１４Ｃと、両側における第一端子電極８０３Ａにそれぞれ接続される二つの引出導体８１５Ｃと、を有している。第四内部導体８０７Ｄは、主電極部８１３Ｄと、第二接続導体８０４Ｂに接続される引出導体８１４Ｄと、両側における第二端子電極８０３Ｂにそれぞれ接続される二つの引出導体８１５Ｄと、を有している。
As shown in FIG. 11B, in the
１，２００，３００，４００，５００，６００，７００，８００…積層コンデンサ、２…積層体、３…端子電極、３Ａ，２０３Ａ，３０３Ａ，４０３Ａ，５０３Ａ，６０３Ａ，７０３Ａ，８０３Ａ…第一端子電極、３Ｂ，２０３Ｂ，３０３Ｂ，４０３Ｂ，５０３Ｂ，６０３Ｂ，７０３Ｂ，８０３Ｂ…第二端子電極、４…接続導体、４Ａ，２０４Ａ，３０４Ａ，４０４Ａ，５０４Ａ，６０４Ａ，７０４Ａ，８０４Ａ…第一接続導体、４Ｂ，２０４Ｂ，３０４Ｂ，４０４Ｂ，５０４Ｂ，６０４Ｂ，７０４Ｂ，８０４Ｂ…第二接続導体、６…誘電体層、７…内部電極、７Ａ，２０７Ａ，３０７Ａ，４０７Ａ，５０７Ａ，６０７Ａ，７０７Ａ，８０７Ａ…第一内部電極、７Ｂ，２０７Ｂ，３０７Ｂ，４０７Ｂ，５０７Ｂ，６０７Ｂ，７０７Ｂ，８０７Ｂ…第二内部電極、７Ｃ，２０７Ｃ，３０７Ｃ，４０７Ｃ，５０７Ｃ，６０７Ｃ，７０７Ｃ，８０７Ｃ…第三内部電極、７Ｄ，２０７Ｄ，３０７Ｄ，４０７Ｄ，５０７Ｄ，６０７Ｄ，７０７Ｄ，８０７Ｄ…第四内部電極、１１…静電容量部、１２…ＥＳＲ制御部、２０…金属層、２１…最外層（金属酸化膜）、１００…回路基板。 1, 200, 300, 400, 500, 600, 700, 800 ... multilayer capacitor, 2 ... laminate, 3 ... terminal electrode, 3A, 203A, 303A, 403A, 503A, 603A, 703A, 803A ... first terminal electrode, 3B, 203B, 303B, 403B, 503B, 603B, 703B, 803B ... second terminal electrode, 4 ... connection conductor, 4A, 204A, 304A, 404A, 504A, 604A, 704A, 804A ... first connection conductor, 4B, 204B , 304B, 404B, 504B, 604B, 704B, 804B ... second connection conductor, 6 ... dielectric layer, 7 ... internal electrode, 7A, 207A, 307A, 407A, 507A, 607A, 707A, 807A ... first internal electrode, 7B, 207B, 307B, 407B, 507B, 607B, 707B, 807 2nd internal electrode, 7C, 207C, 307C, 407C, 507C, 607C, 707C, 807C ... 3rd internal electrode, 7D, 207D, 307D, 407D, 507D, 607D, 707D, 807D ... 4th internal electrode, 11 ... Capacitance section, 12 ... ESR control section, 20 ... metal layer, 21 ... outermost layer (metal oxide film), 100 ... circuit board.
Claims (4)
前記積層体における何れかの側面に形成された第一端子電極及び第二端子電極と、
前記積層体における何れかの前記側面に形成された第一接続導体及び第二接続導体と、を備え、
前記積層体は、
第一の極性に接続される第一内部電極、及び第二の極性に接続される第二内部電極を有する静電容量部と、
前記第一の極性に接続される第三内部電極、及び前記第二の極性に接続される第四内部電極を有するＥＳＲ制御部と、を有し、
前記静電容量部において、
前記第一内部電極は、前記第一接続導体にのみ接続され、
前記第二内部電極は、前記第二接続導体にのみ接続され、
前記ＥＳＲ制御部において、
前記第三内部電極は、前記第一接続導体に接続されていると共に、前記第一端子電極に接続され、
前記第四内部電極は、前記第二接続導体に接続されていると共に、前記第二端子電極に接続され、
前記第一接続導体及び前記第二接続導体は、内側は金属によって形成され、外表面側は前記金属が酸化された金属酸化膜によって形成されていることを特徴とする積層コンデンサ。 A laminate in which a plurality of internal electrodes are laminated with a dielectric layer interposed therebetween;
A first terminal electrode and a second terminal electrode formed on any side surface of the laminate,
A first connection conductor and a second connection conductor formed on any one of the side surfaces of the laminate,
The laminate is
A capacitance unit having a first internal electrode connected to the first polarity and a second internal electrode connected to the second polarity;
An ESR controller having a third internal electrode connected to the first polarity and a fourth internal electrode connected to the second polarity;
In the capacitance section,
The first internal electrode is connected only to the first connection conductor,
The second internal electrode is connected only to the second connection conductor,
In the ESR control unit,
The third internal electrode is connected to the first connection conductor and connected to the first terminal electrode,
The fourth internal electrode is connected to the second connection conductor and connected to the second terminal electrode,
The first and second connection conductors are formed of metal on the inner side, and formed on the outer surface side of a metal oxide film obtained by oxidizing the metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010195918A JP2012054410A (en) | 2010-09-01 | 2010-09-01 | Laminated capacitor and mounting structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010195918A JP2012054410A (en) | 2010-09-01 | 2010-09-01 | Laminated capacitor and mounting structure thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012054410A true JP2012054410A (en) | 2012-03-15 |
Family
ID=45907433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010195918A Pending JP2012054410A (en) | 2010-09-01 | 2010-09-01 | Laminated capacitor and mounting structure thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012054410A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390498A (en) * | 2012-05-08 | 2013-11-13 | 株式会社村田制作所 | An electronic component, an electronic component-embedded substrate, and a method for producing the electronic component |
| JP2014220379A (en) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | Multilayer capacitor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337616A (en) * | 1991-05-15 | 1992-11-25 | Taiyo Yuden Co Ltd | Adjusting method of equivalent series resistance of ceramic capacitor |
| JP2003086927A (en) * | 2001-09-12 | 2003-03-20 | Murata Mfg Co Ltd | Circuit forming substrate |
| JP2004241522A (en) * | 2003-02-05 | 2004-08-26 | Tdk Corp | Composite electronic component |
| JP2008187194A (en) * | 2008-03-24 | 2008-08-14 | Tdk Corp | Mounting structure of multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
-
2010
- 2010-09-01 JP JP2010195918A patent/JP2012054410A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337616A (en) * | 1991-05-15 | 1992-11-25 | Taiyo Yuden Co Ltd | Adjusting method of equivalent series resistance of ceramic capacitor |
| JP2003086927A (en) * | 2001-09-12 | 2003-03-20 | Murata Mfg Co Ltd | Circuit forming substrate |
| JP2004241522A (en) * | 2003-02-05 | 2004-08-26 | Tdk Corp | Composite electronic component |
| JP2008187194A (en) * | 2008-03-24 | 2008-08-14 | Tdk Corp | Mounting structure of multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390498A (en) * | 2012-05-08 | 2013-11-13 | 株式会社村田制作所 | An electronic component, an electronic component-embedded substrate, and a method for producing the electronic component |
| JP2013254935A (en) * | 2012-05-08 | 2013-12-19 | Murata Mfg Co Ltd | Electronic component, substrate with built-in electronic component, and method of manufacturing electronic component |
| US9330848B2 (en) | 2012-05-08 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Electronic component, electronic-component-embedded substrate, and method for producing electronic component |
| KR101750005B1 (en) * | 2012-05-08 | 2017-06-22 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component, electronic-component-embedded substrate, and method for producing electronic component |
| US10622149B2 (en) | 2012-05-08 | 2020-04-14 | Murata Manufacturing Co., Ltd. | Method for producing an electronic component |
| JP2014220379A (en) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | Multilayer capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5218545B2 (en) | Multilayer capacitor | |
| JP4354475B2 (en) | Multilayer capacitor | |
| JP4400583B2 (en) | Multilayer capacitor and manufacturing method thereof | |
| JP2001167969A (en) | Multi-terminal laminated ceramic capacitor for three- dimensional mounting | |
| JP4450084B2 (en) | Multilayer capacitor and multilayer capacitor mounting structure | |
| TWI345796B (en) | Feedthrough multilayer capacitor array | |
| JP4475298B2 (en) | Multilayer capacitor | |
| KR20140145832A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP2009194104A (en) | Multilayer capacitor array | |
| JP5293707B2 (en) | Multilayer capacitor and multilayer capacitor mounting structure | |
| JP2007317786A (en) | Multilayer capacitor | |
| JP4539715B2 (en) | Multilayer capacitor array | |
| JP5039772B2 (en) | Multilayer chip capacitor | |
| JP2012054410A (en) | Laminated capacitor and mounting structure thereof | |
| JP3832504B2 (en) | Multilayer capacitor and its mounting structure | |
| JP4428446B2 (en) | Multilayer capacitor | |
| JP4539713B2 (en) | Multilayer capacitor array | |
| JP2001155953A (en) | Multi-terminal laminated ceramic capacitor for three- dimensional mounting | |
| JP6459717B2 (en) | Multilayer ceramic capacitor | |
| JP4096993B2 (en) | Multilayer capacitor and its mounting structure | |
| JP2007005694A (en) | Stacked capacitor | |
| JP2012129493A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2008135425A (en) | Chip-type solid electrolytic capacitor | |
| JP7095230B2 (en) | Electronic components | |
| JP4697313B2 (en) | Multilayer capacitor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |