JP2012049355A - Method of manufacturing circuit module - Google Patents
Method of manufacturing circuit module Download PDFInfo
- Publication number
- JP2012049355A JP2012049355A JP2010190586A JP2010190586A JP2012049355A JP 2012049355 A JP2012049355 A JP 2012049355A JP 2010190586 A JP2010190586 A JP 2010190586A JP 2010190586 A JP2010190586 A JP 2010190586A JP 2012049355 A JP2012049355 A JP 2012049355A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- circuit module
- pressure
- support plate
- collective substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、基板に電子部品が搭載された回路モジュールの製造方法に関する。 The present invention relates to a method for manufacturing a circuit module in which an electronic component is mounted on a substrate.
従来の回路モジュールの製造方法としては、例えば、特許文献1に記載の図7に示すような製造方法が知られている。複数の電子部品91を実装した集合基板90の周辺部にダム部93を形成する。前記ダム部93で囲まれた前記電子部品91の実装部全体を封止用樹脂92で被覆する。前記封止用樹脂92を硬化した後、前記集合基板90及び封止用樹脂層92を分割して個々の回路モジュール95を得るようにしたものである。
As a conventional circuit module manufacturing method, for example, a manufacturing method as shown in FIG. A
しかしながら、上記の回路モジュール90の製造方法では、封止用樹脂92を硬化させるプロセスにおいて、前記電子部品91、前記集合基板90及び該封止用樹脂92の熱膨張係数の差により、前記集合基板90に反りが生じる問題があった。また、前記集合基板90には、工程投入前の段階からの反りも存在していた。これらの反りが原因となって、前記集合基板から分割された後の個々のモジュールにおいて、高さばらつきが生じるという問題があった。
However, in the method of manufacturing the
本発明は、かかる実情に鑑み、集合基板の反りが抑えられ、高さばらつきが低減された回路モジュールの製造方法を提供することを目的とする。 In view of such circumstances, an object of the present invention is to provide a method for manufacturing a circuit module in which warpage of an aggregate substrate is suppressed and height variation is reduced.
本発明は、上記課題を解決するために、以下のように構成した回路モジュールの製造方法を提供する。 In order to solve the above problems, the present invention provides a method of manufacturing a circuit module configured as follows.
本発明による回路モジュールの製造方法は、複数個取りの集合基板の一方主面上に、電子部品を実装する工程、前記電子部品と前記集合基板表面を封止用樹脂で被覆する工程、前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程、一方主面に前記集合基板の面積相当の広さにわたって溝が設けられた平坦な支持板を用意し、前記フレーム付きダイシングテープの前記集合基板が貼り付けられた面の反対側の面と、前記支持板の前記溝が形成された側の面による密閉空間を作る工程、前記密閉空間の気圧を周囲空間の気圧よりも低くして、前記フレーム付きダイシングテープと前記支持板を密着させる工程、前記密閉空間の気圧が周囲空間の気圧よりも低い状態で前記封止用樹脂を熱硬化させる工程、前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程を具備することを特徴とする。 The method of manufacturing a circuit module according to the present invention includes a step of mounting an electronic component on one main surface of a plurality of collective substrates, a step of covering the electronic components and the collective substrate surface with a sealing resin, A step of affixing a dicing tape with a frame to the other main surface of the substrate, a flat support plate having grooves on an area corresponding to the area of the collective substrate on one main surface, and the assembly of the dicing tape with the frame A step of creating a sealed space by a surface opposite to the surface on which the substrate is pasted and a surface of the support plate on which the groove is formed, the pressure of the sealed space is lower than the pressure of the surrounding space, A step of closely attaching the dicing tape with frame and the support plate, a step of thermosetting the sealing resin in a state where the pressure of the sealed space is lower than the pressure of the surrounding space, the collective substrate, and Characterized by comprising the step of dividing the Kifutome resin layer for each individual circuit modules.
上記製法によれば、回路モジュールの前記集合基板は平坦な支持板に押し付けられた格好で、すなわち反りのない平坦な状態で、前記集合基板上の封止用樹脂の熱硬化が行われる。よって、前記封止用樹脂の厚みは前記集合基板上の全体にわたって、均一なものとなり、集合基板から分割された個々の回路モジュールの高さばらつきは抑えられる。また、回路モジュールの高さばらつきを抑えるために、封止樹脂層の上面を調整加工する工程も不要となる。 According to the above manufacturing method, the sealing resin on the collective substrate is thermally cured in a state where the collective substrate of the circuit module is pressed against a flat support plate, that is, in a flat state without warping. Therefore, the thickness of the sealing resin is uniform over the entire assembly board, and the height variation of the individual circuit modules divided from the assembly board is suppressed. In addition, a process of adjusting the upper surface of the sealing resin layer is not required in order to suppress the height variation of the circuit module.
本発明による回路モジュールの製造方法は、好ましくは、前記密着させる工程において、雰囲気を真空引きした後、大気雰囲気中に戻すことで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、前記封止用樹脂を熱硬化させる工程において、大気雰囲気中にて前記封止用樹脂を熱硬化させるようにしている。 In the circuit module manufacturing method according to the present invention, preferably, in the contacting step, the atmosphere is evacuated and then returned to the air atmosphere so that the pressure in the sealed space is lower than the pressure in the surrounding space. In the step of thermosetting the sealing resin, the sealing resin is thermoset in an air atmosphere.
上記製法によれば、回路モジュール集合基板の反りを抑えるために押さえ板及びクリップ留めのような冶具を使用しないので、工程を簡素化でき、また、かける熱量も抑えることができる。 According to the said manufacturing method, in order to suppress the curvature of a circuit module assembly board, jigs, such as a pressing board and a clip fastening, are not used, A process can be simplified and the amount of heat to apply can also be suppressed.
本発明による回路モジュールの製造方法は、好ましくは、前記密着させる工程において、加圧雰囲気にすることで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、前記封止用樹脂を硬化させる工程において、加圧雰囲気中にて前記封止用樹脂を熱硬化させるようにしている。 In the method of manufacturing a circuit module according to the present invention, preferably, in the contacting step, the pressure in the sealed space is made lower than the pressure in the surrounding space by setting the pressure atmosphere, and the sealing resin is cured. In the process, the sealing resin is thermally cured in a pressurized atmosphere.
上記製法によれば、前述の製法と同様に、回路モジュール集合基板の反りを抑えるために押さえ板のようなものは使用せず、また、周囲空間を真空引きするための設備を必要としない。 According to the above manufacturing method, as in the above-described manufacturing method, a pressing plate or the like is not used in order to suppress the warpage of the circuit module aggregate substrate, and no equipment for evacuating the surrounding space is required.
本発明によれば、樹脂モールドタイプの回路モジュールの製造において、集合基板の反りが抑えられ、よって、高さばらつきの低減された回路モジュールが得られる利点を有する。 ADVANTAGE OF THE INVENTION According to this invention, in manufacture of a resin mold type circuit module, the curvature of an assembly board is suppressed and it has the advantage by which a circuit module with reduced height variation is obtained.
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1(a)〜(c)、図3(e)、図4(f)、(g)は実施の形態1に係る回路モジュールの製造方法の断面図、図2は同じく工程にて用いる溝付き支持基板の上面図、図3(d)は同じく工程部材の分解斜視図である。また断面図は、図3(d)のX−Xに沿ったものである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
1A to 1C, FIG. 3E, FIG. 4F, and FIG. 4G are cross-sectional views of the circuit module manufacturing method according to the first embodiment, and FIG. FIG. 3D is an exploded perspective view of the process member. The cross-sectional view is taken along the line XX in FIG.
まず、複数個取りの集合基板の一方主面上に、電子部品を実装する工程について説明する。 First, a process for mounting electronic components on one main surface of a plurality of collective substrates will be described.
図1(a)に示すように、集合基板10に電子部品11を実装する。電子部品11は、例えば半導体素子(IC)であり、Auバンプやはんだバンプによるフリップチップ接合、導電性ペーストを用いたダイボンド、もしくは、ワイヤボンディング等により、集合基板10の一方主面10aに実装する。
As shown in FIG. 1A, the
次に、前記電子部品と前記集合基板表面を封止用樹脂で被覆する工程について説明する。 Next, a process of coating the electronic component and the collective substrate surface with a sealing resin will be described.
集合基板10上に電子部品11が剥き出しの状態では、電子部品11やその接合部が破損する危険性が高いため、封止用樹脂で保護する。例えば図1(b)に示すように、集合基板10の実装面10aに実装された電子部品を囲むように樹脂を用いたダム部14を形成し、前記電子部品を覆うように該ダム部の内側に封止用樹脂15を塗布する。
In a state where the
次に、前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程について説明する。 Next, a process of attaching a dicing tape with a frame to the other main surface of the aggregate substrate will be described.
図1(c)に示すように、平面枠状のフレーム17に張られたダイシングテープ18に、前記集合基板10の電子部品を実装した反対側の面10bを貼り付けた状態で、前記集合基板10を保持する。
As shown in FIG. 1C, in the state where the
次に、前記フレーム付きダイシングテープと、溝が設けられた平坦な支持板による密閉空間を作る工程について説明する。 Next, a process of creating a sealed space by the dicing tape with a frame and a flat support plate provided with a groove will be described.
図2に示すような溝付き支持板21を用意する。この溝付き支持板21は、平坦な天面に前記集合基板の面積相当の広さにわたって溝22が設けられ、パッキン19が形成されている。図3(d)に示すように各工程部材は上から順に、ダイシングテープに貼られた前記集合基板10はフレーム17によって、前記支持板21の上に装着される。このとき、図3(e)に示すように、ダイシングテープ18、パッキン19、支持板21の各面で密閉空間20aが作られる。
A
溝付き支持板の溝は、集合基板底面の全面にわたるように、例えば、幅1mm、深さ1mmのラインパターン状に形成されている。 The grooves of the grooved support plate are formed in a line pattern having a width of 1 mm and a depth of 1 mm, for example, so as to cover the entire bottom surface of the collective substrate.
次に、前記フレーム付きダイシングテープと前記支持板を密着させる工程について説明する。 Next, the process of closely contacting the dicing tape with frame and the support plate will be described.
上記の密閉空間20aが作られた状態で、全体を真空チャンバーに入れ(図示せず)、一旦、真空引きの減圧下に移行させる。このとき、密閉空間20aと周囲空間との境界の密閉性はそれほど高くはなく、密閉空間20a内も真空に近い状態となる。その後、前記真空チャンバー内を大気開放し、大気雰囲気中に戻す。この過程で、密閉空間20aと周囲空間との間には大きな気圧差が生じ、これらの境界は強固な密封状態となり、よって、前記支持基板21の溝部には密閉空間20bが作られる。この結果、図4(f)のように前記集合基板10は前記密閉空間20bの負圧によって、平坦な支持板に押し付けられる格好となり、反りのない平坦な状態となる。
In a state where the above-described sealed
次に、前記封止用樹脂を熱硬化させる工程について説明する。 Next, the process of thermosetting the sealing resin will be described.
前記集合基板は図4(f)の状態で、オーブンにて加熱される(図示せず)ことにより、熱硬化樹脂は平坦な状態で硬化する。すなわち、熱硬化樹脂の厚みは前記集合基板上の全体にわたって、均一となる。 When the aggregate substrate is heated in an oven (not shown) in the state of FIG. 4F, the thermosetting resin is cured in a flat state. That is, the thickness of the thermosetting resin is uniform over the entire assembly substrate.
次に、ダイシングブレードを用いて前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程について説明する。 Next, a process of dividing the collective substrate and the sealing resin layer into individual circuit modules using a dicing blade will be described.
図4(g)に示すように、ダイシングブレード27によって、分割ライン26に沿って、封止用樹脂層15と集合基板10とを同時に切断して、個々の回路モジュール25を得る。
As shown in FIG. 4G, the
個々の回路モジュールの熱硬化樹脂の厚みは均一なものが得られ、よって回路モジュールの高さばらつきは低減される。
(実施の形態2)
支持板として、図5に示すように、周囲部にシリコンラバー33が固着、形成された溝付き支持板31を用意する。このような構成の溝付き支持板を使用した場合、図6(a)に示すように、ダイシングテープに貼られた前記集合基板10はフレーム17によって、前記溝付き支持板31の上に装着され、ダイシングテープ18、シリコンラバー33、支持板31の各面による密閉空間20cが作られる。
A uniform thickness of the thermosetting resin of each circuit module can be obtained, and therefore, the height variation of the circuit module is reduced.
(Embodiment 2)
As a support plate, as shown in FIG. 5, a
上記の密閉空間20cが作られた状態で、実施の形態1と同様に、全体の雰囲気を真空引きの減圧下に移行させた後、大気雰囲気中に戻すことを行うと、図6(b)のように、前記集合基板10は、密閉空間20dの負圧によって、平坦な溝付き支持基板31に押し付けられる格好となり、反りのない平坦な状態となる。
In the state where the above-described sealed
このあとの工程は、やはり実施の形態1と同様であり、高さばらつきの小さな回路モジュールを得ることができる。
(実施の形態3)
フレーム付きダイシングテープと溝付き支持板を密着させる工程において、実施の形態1の図4(e)あるいは実施の形態2の図6(a)の状態から、全体を加圧槽に入れる(図示せず)。その結果、実施の形態1の図4(f)あるいは実施の形態2の図6(b)のように、溝付き支持板の溝部には密閉空間20bあるいは20dが作られ、前記集合基板10は、溝部の密閉空間と周囲空間との気圧差によって、溝付き支持板に押し付けられる格好となり、反りのない平坦な状態となる。
The subsequent steps are the same as those in the first embodiment, and a circuit module with small height variation can be obtained.
(Embodiment 3)
In the step of bringing the dicing tape with frame and the support plate with grooves into close contact, the whole is put into a pressure vessel from the state of FIG. 4 (e) of the first embodiment or FIG. 6 (a) of the second embodiment (not shown). ) As a result, as shown in FIG. 4 (f) of the first embodiment or FIG. 6 (b) of the second embodiment, a sealed
加圧槽として加圧オーブンを用い、加圧雰囲気を保ちながら加熱し、熱硬化樹脂を硬化させる。このあとの分割の工程は、前述と同様であり、高さばらつきの小さな回路モジュールを得ることができる。 A pressure oven is used as a pressure tank and heated while maintaining a pressurized atmosphere to cure the thermosetting resin. Subsequent division steps are the same as described above, and a circuit module with small height variation can be obtained.
10 集合基板
15 封止用樹脂
17 フレーム
18 ダイシングテープ
19 パッキン
21、31 溝付き支持板
22、32 溝部
20a、20b、20c、20d 密閉空間
33 シリコンラバー
DESCRIPTION OF
Claims (3)
前記電子部品と前記集合基板の一方主面を封止用樹脂で被覆する工程、
前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程、
一方主面に前記集合基板の面積相当の広さにわたって溝が設けられた平坦な支持板を用意し、前記フレーム付きダイシングテープの前記集合基板が貼り付けられた面の反対側の面と、前記支持板の前記溝が形成された側の面による密閉空間を作る工程、
前記密閉空間の気圧を周囲空間の気圧よりも低くして、前記フレーム付きダイシングテープと前記支持板を密着させる工程、
前記密閉空間の気圧が周囲空間の気圧よりも低い状態で前記封止用樹脂を熱硬化させる工程、
前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程を具備することを特徴とする回路モジュールの製造方法。 A process of mounting electronic components on one main surface of a multi-layer assembly board;
Coating one main surface of the electronic component and the collective substrate with a sealing resin;
A step of attaching a dicing tape with a frame to the other main surface of the aggregate substrate;
On the other hand, a flat support plate having grooves provided over the area corresponding to the area of the collective substrate is prepared on the main surface, the surface of the dicing tape with frame opposite to the surface on which the collective substrate is attached, Forming a sealed space by the surface of the support plate on which the groove is formed;
Lowering the atmospheric pressure of the sealed space lower than the atmospheric pressure of the surrounding space, and closely contacting the dicing tape with the frame and the support plate,
The step of thermosetting the sealing resin in a state where the pressure of the sealed space is lower than the pressure of the surrounding space;
A method of manufacturing a circuit module, comprising a step of dividing the collective substrate and the sealing resin layer into individual circuit modules.
前記封止用樹脂を熱硬化させる工程において、大気雰囲気中にて前記封止用樹脂を熱硬化させるようにしたことを特徴とする請求項1に記載の回路モジュールの製造方法。 In the step of adhering, after evacuating the atmosphere, returning to the atmospheric atmosphere, the atmospheric pressure of the sealed space is lower than the atmospheric pressure of the surrounding space,
The method for manufacturing a circuit module according to claim 1, wherein, in the step of thermosetting the sealing resin, the sealing resin is thermoset in an air atmosphere.
前記封止用樹脂を硬化させる工程において、加圧雰囲気中にて前記封止用樹脂を熱硬化させるようにしたことを特徴とする請求項1に記載の回路モジュールの製造方法。 In the step of adhering, by making a pressurized atmosphere, the pressure of the sealed space is made lower than the pressure of the surrounding space,
The method for manufacturing a circuit module according to claim 1, wherein in the step of curing the sealing resin, the sealing resin is thermally cured in a pressurized atmosphere.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190586A JP5516237B2 (en) | 2010-08-27 | 2010-08-27 | Circuit module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010190586A JP5516237B2 (en) | 2010-08-27 | 2010-08-27 | Circuit module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049355A true JP2012049355A (en) | 2012-03-08 |
JP5516237B2 JP5516237B2 (en) | 2014-06-11 |
Family
ID=45903887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010190586A Active JP5516237B2 (en) | 2010-08-27 | 2010-08-27 | Circuit module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516237B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
-
2010
- 2010-08-27 JP JP2010190586A patent/JP5516237B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
Also Published As
Publication number | Publication date |
---|---|
JP5516237B2 (en) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9870947B1 (en) | Method for collective (wafer-scale) fabrication of electronic devices and electronic device | |
JP4553813B2 (en) | Manufacturing method of semiconductor device | |
KR101486366B1 (en) | Method for securing carrier by gas pressurization to inhibit warpage of the carrier | |
JP2006269861A (en) | Semiconductor device and its manufacturing method | |
JP6797234B2 (en) | Semiconductor package structure and its manufacturing method | |
KR101590453B1 (en) | Semiconductor chip die structure for improving warpage and method thereof | |
US11083087B2 (en) | Insulated metal substrate and manufacturing method thereof | |
JP2013239660A (en) | Semiconductor device and method of manufacturing the same | |
JP3689414B2 (en) | Manufacturing method of surface acoustic wave device | |
JP2012199342A (en) | Method for manufacturing resin-molded substrate, and resin-molded substrate | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2002368028A (en) | Semiconductor package and method of manufacturing the same | |
TW201818482A (en) | Resin-sealing device and resin-sealing method | |
JP4755222B2 (en) | Manufacturing method of semiconductor device | |
JP5494546B2 (en) | Manufacturing method of semiconductor device | |
JP2006202783A (en) | Process for manufacturing semiconductor device | |
JP5516237B2 (en) | Circuit module manufacturing method | |
JP4010860B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
CN113380725A (en) | Chip packaging structure and packaging method | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
JP2011040640A (en) | Method for manufacturing semiconductor device | |
TWI488275B (en) | Method for manufacturing semiconductor package | |
JP5233973B2 (en) | Mold package manufacturing method | |
JP7359317B2 (en) | Semiconductor devices and semiconductor device manufacturing methods | |
JP2007096087A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |