JP2012049204A - Nitride semiconductor device and method of manufacturing the same - Google Patents
Nitride semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012049204A JP2012049204A JP2010187714A JP2010187714A JP2012049204A JP 2012049204 A JP2012049204 A JP 2012049204A JP 2010187714 A JP2010187714 A JP 2010187714A JP 2010187714 A JP2010187714 A JP 2010187714A JP 2012049204 A JP2012049204 A JP 2012049204A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- electrode
- silicon film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や電界効果トランジスタ(FET:Field Effect Transistor)の表面に保護膜を備えた窒化物半導体装置及びその製造方法に関する。 The present invention relates to a nitride semiconductor device using a nitride semiconductor as an active layer and a method for manufacturing the same, and in particular, the surface of a high electron mobility transistor (HEMT) or a field effect transistor (FET). The present invention relates to a nitride semiconductor device having a protective film and a method for manufacturing the same.
図4は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図4に示す半導体装置は、いわゆるHEMT構造を示しており、サファイア基板からなる基板101上には、窒化ガリウム(GaN)からなるバッファ層102、窒化ガリウムからなるチャネル層103、ノンドープの窒化アルミニウムガリウムからなるバリア層104が順次積層した構造となっており、チャネル層103とバリア層104とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、バリア層104にショットキ接触するゲート電極106(制御電極)に印加する電圧を制御することにより、ソース電極107aとドレイン電極107bとの間を流れるキャリア(2次元電子ガス)を制御している。
FIG. 4 shows a cross-sectional view of a conventional semiconductor device made of a group III-V nitride semiconductor. The semiconductor device shown in FIG. 4 has a so-called HEMT structure. On a
この種の半導体装置は、上記構造の他、例えば特許文献1に開示されているような様々
な構造が提案されている。
For this type of semiconductor device, various structures as disclosed in
従来の窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層などの窒化物半導体層上にゲート電極を形成した半導体装置では、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぐことで、高いドレイン電圧印加時に準静的条件(パルス測定、高周波動作)でのドレイン電流が減少するコラプス現象(以下、電流コラプスという)が生じるという問題があった。本発明は、このような課題を解消し、高出力動作可能な窒化物半導体装置を提供することを目的とする。 In a conventional semiconductor device in which a gate electrode is formed on a nitride semiconductor layer such as an aluminum gallium nitride (AlGaN) layer or a gallium nitride (GaN) layer, the surface trapped by electrons trapped in the surface level of the nitride semiconductor layer When the potential fluctuates, there is a problem that a collapse phenomenon (hereinafter referred to as current collapse) occurs in which the drain current decreases under a quasi-static condition (pulse measurement, high-frequency operation) when a high drain voltage is applied. An object of the present invention is to provide a nitride semiconductor device capable of solving such problems and capable of high output operation.
上記目的を達成するため、本願請求項1に係る発明は、III−V族窒化物半導体層上に、該窒化物半導体層にショットキ接触する第1の電極と、前記窒化物半導体層にオーミック接触する第2の電極とを備え、前記第1の電極と前記第2の電極との間の前記窒化物半導体層表面、あるいはさらに前記第1の電極と前記窒化物半導体層との間に珪素膜を備えていることを特徴とする。
In order to achieve the above object, the invention according to
本願請求項2に係る発明は、基板上にバッファ層を介して積層されたIII−V族窒化物半導体層と、前記窒化物半導体層上に積層された珪素膜と、前記珪素膜上、あるいは前記窒化物半導体層上に形成されたゲート電極と、前記窒化物半導体層上に前記ゲート電極を挟んで形成されたソース電極およびドレイン電極とを備え、少なくとも前記ソース電極と前記ドレイン電極との間の前記窒化物半導体層表面は、前記珪素膜で被覆されていることを特徴とする。 The invention according to claim 2 of the present application includes a group III-V nitride semiconductor layer stacked on a substrate via a buffer layer, a silicon film stacked on the nitride semiconductor layer, and the silicon film, or A gate electrode formed on the nitride semiconductor layer; and a source electrode and a drain electrode formed on the nitride semiconductor layer with the gate electrode interposed therebetween, at least between the source electrode and the drain electrode. The surface of the nitride semiconductor layer is covered with the silicon film.
本願請求項3に係る発明は、III−V族窒化物半導体層上に、該窒化物半導体層にショットキ接触する第1の電極を形成する工程と、前記窒化物半導体層にオーミック接触する第2の電極を形成する工程と、前記第1の電極と前記第2の電極との間の前記窒化物半導体層表面、あるいはさらに前記第1の電極と前記窒化物半導体層との間に珪素膜を形成する工程とを含む窒化物半導体装置の製造方法において、前記珪素膜は、ECRスパッタリング法により形成することを特徴とする。 The invention according to claim 3 includes a step of forming a first electrode in Schottky contact with the nitride semiconductor layer on the group III-V nitride semiconductor layer, and a second in ohmic contact with the nitride semiconductor layer. And forming a silicon film between the first electrode and the second electrode, or between the first electrode and the nitride semiconductor layer. In the method of manufacturing a nitride semiconductor device including a forming step, the silicon film is formed by an ECR sputtering method.
本願請求項4に係る発明は、基板上にバッファ層を介してIII−V族窒化物半導体層を積層形成する工程と、前記窒化物半導体層上に珪素膜を積層形成する工程と、前記珪素膜上、あるいは前記窒化物半導体層上にゲート電極を形成する工程と、前記窒化物半導体層上に前記ゲート電極を挟んでソース電極およびドレイン電極とを形成する工程とを含み、少なくとも前記ソース電極と前記ドレイン電極との間の前記窒化物半導体層表面が、前記珪素膜で被覆されている窒化物半導体装置の製造方法において、前記珪素膜は、ECRスパッタリング法により形成することを特徴とする。 The invention according to claim 4 includes a step of stacking a group III-V nitride semiconductor layer on a substrate via a buffer layer, a step of stacking a silicon film on the nitride semiconductor layer, and the silicon Forming a gate electrode on the film or on the nitride semiconductor layer, and forming a source electrode and a drain electrode on the nitride semiconductor layer with the gate electrode interposed therebetween, and at least the source electrode In the method of manufacturing a nitride semiconductor device in which the surface of the nitride semiconductor layer between the electrode and the drain electrode is covered with the silicon film, the silicon film is formed by ECR sputtering.
本発明の窒化物半導体装置は、電流コラプスの発生起因となるIII−V族窒化物半導体層表面を珪素膜で被覆することで、電流コラプスを抑制でき、高出力動作可能な窒化物半導体装置を提供することが可能となる。 The nitride semiconductor device of the present invention is a nitride semiconductor device capable of suppressing current collapse and capable of high output operation by covering the surface of a group III-V nitride semiconductor layer that causes generation of current collapse with a silicon film. It becomes possible to provide.
本発明の窒化物半導体装置の製造方法は、珪素膜を、通常の半導体装置の製造工程で使用されるECRスパッタリング法で形成することで、簡便で、制御性が良く、電流コラプスを抑制できる窒化物半導体装置を製造することが可能となる。 The method for manufacturing a nitride semiconductor device according to the present invention is a nitriding method in which a silicon film is formed by an ECR sputtering method used in a normal manufacturing process of a semiconductor device, and is simple, has good controllability, and suppresses current collapse. It becomes possible to manufacture a physical semiconductor device.
以下、本発明の窒化物半導体装置について、詳細に説明する。 Hereinafter, the nitride semiconductor device of the present invention will be described in detail.
まず、本発明の窒化物半導体装置について、III−V族窒化物半導体装置であるHEMTを例にとり、詳細に説明する。図1は本発明の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示すように、例えばサファイアからなる基板11上に、MOCVD法により、厚さ30nm程度の窒化ガリウム(GaN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ25nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるバリア層14を積層形成している。バリア層14上には、チタン(Ti)/アルミニウム(Al)/チタン(Ti)/金(Au)からなるソース電極17a、ドレイン電極17bが形成されている。
First, the nitride semiconductor device of the present invention will be described in detail by taking a HEMT as a group III-V nitride semiconductor device as an example. FIG. 1 shows a sectional view of a HEMT which is a group III-V nitride semiconductor device according to an embodiment of the present invention. As shown in FIG. 1, a
そして、本発明では、さらにECRスパッタリング法を用い、厚さ30nmの珪素(Si)膜15を、少なくともソース電極17a、ドレイン電極17b間に露出するバリア層14上を被覆するように成膜する。そして珪素膜15上に、ニッケル(Ni)/金(Au)からなるゲート電極16を形成している。
In the present invention, an ECR sputtering method is further used to form a silicon (Si)
図2は、図1に示す本発明の窒化物半導体装置の特性図で、DC測定およびパルス測定によるドレイン電流(Ids)−ドレイン電圧(Vds)特性を示している。比較のため、図4に示す従来の窒化物半導体装置の特性図を図3に示す。図2、図3に示すようにドレインのスイープ電圧は、0〜20Vであり、ゲート電圧は、図2に示す本発明の窒化物半導体装置では、−7V〜0Vの範囲で、図3に示す従来の窒化物半導体装置では、−6V〜0Vの範囲で、それぞれ1Vステップで印加して測定している。パルス測定は、ゲートにパルス印加しており、パルス周期は10ms、パルス幅は1msとした。 FIG. 2 is a characteristic diagram of the nitride semiconductor device of the present invention shown in FIG. 1 and shows drain current (Ids) -drain voltage (Vds) characteristics by DC measurement and pulse measurement. For comparison, FIG. 3 shows a characteristic diagram of the conventional nitride semiconductor device shown in FIG. As shown in FIGS. 2 and 3, the drain sweep voltage is 0 to 20 V, and the gate voltage is in the range of −7 V to 0 V in the nitride semiconductor device of the present invention shown in FIG. In a conventional nitride semiconductor device, measurement is performed by applying each voltage in a 1V step within a range of -6V to 0V. In the pulse measurement, a pulse was applied to the gate, the pulse period was 10 ms, and the pulse width was 1 ms.
その結果、図2に示すように、本発明の窒化物半導体装置では、DC測定とパルス測定のドレイン電流がほぼ一致しており、特性変動が少なくなっていることがわかる。一方、従来の窒化物半導体装置では、パルス測定でのドレイン電流の低下が大きく、特性劣化が著しくなっている。このように、本発明の電流コラプス抑制効果が非常に高いことがわかる。 As a result, as shown in FIG. 2, in the nitride semiconductor device of the present invention, it can be seen that the drain currents of the DC measurement and the pulse measurement are almost the same, and the characteristic variation is reduced. On the other hand, in the conventional nitride semiconductor device, the drain current greatly decreases in the pulse measurement, and the characteristic deterioration is remarkable. Thus, it can be seen that the current collapse suppressing effect of the present invention is very high.
このように本発明では、珪素膜と窒化物半導体との界面状態の不安定性が解消され、電流コラプス抑制効果が非常に高くなることから、高出力動作可能な窒化物半導体装置が提供可能となる。なお、本実施例では、HEMTの例を示したが、MESFETにおいても同様の効果が得られる。また、ゲート電極16の下に珪素膜15がなく、ソース電極17aとゲート電極16間およびゲート電極16とドレイン電極17b間にのみ珪素膜15がある場合でも同様な効果が得られる。なお、ゲート電極16の下に珪素膜15がある場合は、珪素膜の加工が不要で、製造上の利点がある。
Thus, according to the present invention, the instability of the interface state between the silicon film and the nitride semiconductor is eliminated, and the current collapse suppressing effect becomes very high, so that a nitride semiconductor device capable of high output operation can be provided. . In the present embodiment, an example of HEMT is shown, but the same effect can be obtained in MESFET. The same effect can be obtained even when the
次に、本発明に使用される珪素膜の製造方法について、具体的に説明する。本発明の珪素膜15は、ECRスパッタリング法により形成する。ECRスパッタリング法による珪素膜15の成膜には、Siターゲットを用い、たとえば、アルゴン(Ar)ガス流量を15sccm、マイクロ波電源電力500W、高周波(RF)電源電力500Wの条件で成膜できる。ECRスパッタ装置において、磁界中にある電子のサイクロトロン周波数と同一のマイクロ波を加えることによって、サイクロトロン共鳴が起こり、磁力線の周りを高速回転する電子とプラズマ室内に導入されたアルゴンガス分子との衝突により高密度のアルゴンプラズマが発生する。発生したプラズマは、プラズマ流として引き出され、Siターゲットをスパッタし、ノンドープ窒化アルミニウムガリウム(AlGaN)からなるバリア層14表面に入射し、珪素膜15が形成される。
Next, a method for manufacturing the silicon film used in the present invention will be specifically described. The
ECRスパッタリング法は、圧力などの条件を変えることによって、試料表面に入射される粒子のエネルギーを変えることが可能である。たとえば、0.01Pa台の低圧力で安定な高密度プラズマを維持することが可能で、10〜30eV程度のエネルギーで試料表面に入射される。この程度のエネルギーでは試料表面に与えるダメージは小さく、成膜に適したエネルギーを試料表面に入射する粒子に与えることで、エネルギー制御された高密度の粒子が試料表面に入射した状態で薄膜形成が進行する。 The ECR sputtering method can change the energy of particles incident on the sample surface by changing conditions such as pressure. For example, it is possible to maintain a stable high-density plasma at a low pressure on the order of 0.01 Pa, and it is incident on the sample surface with an energy of about 10 to 30 eV. With this level of energy, the damage to the sample surface is small, and by applying energy suitable for film formation to the particles that are incident on the sample surface, a thin film can be formed while the energy-controlled high-density particles are incident on the sample surface. proceed.
そのため、ECRスパッタリング法では、化学的に安定した高い結合力を有する薄膜を形成することが可能となる。加えて、ECRスパッタリング法は、表面反応をともなわないため、CVD法で問題となるAlGaNからなるバリア層14表面からの窒素抜けも低減でき、反応生成物などによる汚染が発生しないため、良質な珪素膜を形成できる方法として好適である。
Therefore, the ECR sputtering method can form a chemically stable and thin film having a high bonding force. In addition, since the ECR sputtering method does not involve a surface reaction, nitrogen escape from the surface of the
11、101:基板、12、102:バッファ層、13、103:チャネル層、
14、104:バリア層、15:表面保護膜、16、106:ゲート電極、
17a、107a:ソース電極、17b、107b:ドレイン電極
11, 101: substrate, 12, 102: buffer layer, 13, 103: channel layer,
14, 104: barrier layer, 15: surface protective film, 16, 106: gate electrode,
17a, 107a: source electrode, 17b, 107b: drain electrode
Claims (4)
前記窒化物半導体層上に積層された珪素膜と、
前記珪素膜上、あるいは前記窒化物半導体層上に形成されたゲート電極と、
前記窒化物半導体層上に前記ゲート電極を挟んで形成されたソース電極およびドレイン電極とを備え、少なくとも前記ソース電極と前記ドレイン電極との間の前記窒化物半導体層表面は、前記珪素膜で被覆されていることを特徴とする窒化物半導体装置。 A group III-V nitride semiconductor layer stacked on a substrate via a buffer layer;
A silicon film laminated on the nitride semiconductor layer;
A gate electrode formed on the silicon film or the nitride semiconductor layer;
A source electrode and a drain electrode formed on the nitride semiconductor layer with the gate electrode interposed therebetween, and at least a surface of the nitride semiconductor layer between the source electrode and the drain electrode is covered with the silicon film; A nitride semiconductor device characterized by the above.
前記珪素膜は、ECRスパッタリング法により形成することを特徴とする窒化物半導体装置の製造方法。 Forming a first electrode in Schottky contact with the nitride semiconductor layer on the III-V nitride semiconductor layer; forming a second electrode in ohmic contact with the nitride semiconductor layer; A step of forming a silicon film between the surface of the nitride semiconductor layer between the first electrode and the second electrode, or further between the first electrode and the nitride semiconductor layer. In the device manufacturing method,
The method of manufacturing a nitride semiconductor device, wherein the silicon film is formed by an ECR sputtering method.
前記珪素膜は、ECRスパッタリング法により形成することを特徴とする窒化物半導体装置の製造方法。 A step of forming a group III-V nitride semiconductor layer on a substrate via a buffer layer; a step of forming a silicon film on the nitride semiconductor layer; and the silicon film or the nitride semiconductor layer Forming a gate electrode on the nitride semiconductor layer, and forming a source electrode and a drain electrode across the gate electrode on the nitride semiconductor layer, and at least between the source electrode and the drain electrode In the method for manufacturing a nitride semiconductor device, wherein the surface of the nitride semiconductor layer is covered with the silicon film,
The method of manufacturing a nitride semiconductor device, wherein the silicon film is formed by an ECR sputtering method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187714A JP2012049204A (en) | 2010-08-25 | 2010-08-25 | Nitride semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187714A JP2012049204A (en) | 2010-08-25 | 2010-08-25 | Nitride semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012049204A true JP2012049204A (en) | 2012-03-08 |
Family
ID=45903776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187714A Pending JP2012049204A (en) | 2010-08-25 | 2010-08-25 | Nitride semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012049204A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0320090A (en) * | 1989-06-16 | 1991-01-29 | Matsushita Electric Ind Co Ltd | Manufacture of compound semiconductor element |
JPH0513448A (en) * | 1990-11-30 | 1993-01-22 | Nikko Kyodo Co Ltd | Semiconductor device |
JP2008112949A (en) * | 2006-08-25 | 2008-05-15 | Nichia Chem Ind Ltd | Field-effect transistor and its manufacturing method |
JP2009272574A (en) * | 2008-05-12 | 2009-11-19 | National Institute Of Information & Communication Technology | GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME |
JP2012028581A (en) * | 2010-07-23 | 2012-02-09 | Sumitomo Electric Ind Ltd | Manufacturing method of semiconductor device |
-
2010
- 2010-08-25 JP JP2010187714A patent/JP2012049204A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0320090A (en) * | 1989-06-16 | 1991-01-29 | Matsushita Electric Ind Co Ltd | Manufacture of compound semiconductor element |
JPH0513448A (en) * | 1990-11-30 | 1993-01-22 | Nikko Kyodo Co Ltd | Semiconductor device |
JP2008112949A (en) * | 2006-08-25 | 2008-05-15 | Nichia Chem Ind Ltd | Field-effect transistor and its manufacturing method |
JP2009272574A (en) * | 2008-05-12 | 2009-11-19 | National Institute Of Information & Communication Technology | GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME |
JP2012028581A (en) * | 2010-07-23 | 2012-02-09 | Sumitomo Electric Ind Ltd | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323527B2 (en) | Manufacturing method of GaN-based field effect transistor | |
JP5799604B2 (en) | Semiconductor device | |
WO2007108404A1 (en) | Semiconductor field effect transistor and method for fabricating the same | |
US20070020896A1 (en) | Semiconductor device and method for fabricating the same | |
JP5087240B2 (en) | Manufacturing method of nitride semiconductor device | |
JP2010098047A (en) | Nitride semiconductor device | |
WO2011148443A1 (en) | Field effect transistor | |
JP4134575B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013098440A (en) | Compound semiconductor device and manufacturing method of the same | |
JP2012523701A (en) | Compensated gate MISFET and manufacturing method thereof | |
JP2003257999A (en) | Hetero-junction field effect transistor using nitride semiconductor material | |
TW201227960A (en) | Compound semiconductor device and method of manufacturing the same | |
JP5546104B2 (en) | GaN-based field effect transistor | |
US9679762B2 (en) | Access conductivity enhanced high electron mobility transistor | |
JP2008078526A (en) | Nitride semiconductor device and its manufacturing method | |
US8969917B2 (en) | Semiconductor device and method for manufacturing same | |
WO2017113484A1 (en) | High electron mobility transistor and method for manufacturing same | |
CN107706241A (en) | A kind of normally-off GaNMOSFET structures at high quality MOS interfaces and preparation method thereof | |
JP5101143B2 (en) | Field effect transistor and manufacturing method thereof | |
JP5509544B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005203544A (en) | Nitride semiconductor device and its manufacturing method | |
CN109742144B (en) | Groove gate enhanced MISHEMT device and manufacturing method thereof | |
JP5732228B2 (en) | Manufacturing method of nitride semiconductor device | |
JP4869576B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2015165530A (en) | Semiconductor device and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150113 |