JP2012033729A - Semiconductor layer bonded substrate manufacturing method and light-emitting device - Google Patents
Semiconductor layer bonded substrate manufacturing method and light-emitting device Download PDFInfo
- Publication number
- JP2012033729A JP2012033729A JP2010172354A JP2010172354A JP2012033729A JP 2012033729 A JP2012033729 A JP 2012033729A JP 2010172354 A JP2010172354 A JP 2010172354A JP 2010172354 A JP2010172354 A JP 2010172354A JP 2012033729 A JP2012033729 A JP 2012033729A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- layer
- bonded
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体層接合基板の製造方法および半導体発光素子に関するものである。 The present invention relates to a method for manufacturing a semiconductor layer bonded substrate and a semiconductor light emitting device.
現在、半導体層を基板上に積層させる方法が種々提案されている。その場合、コストや入手しやすさの観点から、積層させる半導体層と基板とを異種材料にせざるを得ないことも多い。しかしながら、基板と基板上に結晶成長させる半導体層との熱膨張係数または格子定数などの物性値が大きく異なる材料を用いた場合には、転位または応力が半導体層に発生しやすくなるため、半導体層の結晶性を向上させることが困難であるという問題点があった。 Currently, various methods for laminating a semiconductor layer on a substrate have been proposed. In that case, from the viewpoint of cost and availability, the semiconductor layer and the substrate to be stacked often have to be made of different materials. However, when materials having greatly different physical properties such as thermal expansion coefficient or lattice constant between the substrate and the semiconductor layer on which the crystal is grown on the substrate are used, dislocation or stress is likely to occur in the semiconductor layer. There is a problem that it is difficult to improve the crystallinity of the film.
そこで、半導体層とは物性値が異なる材料からなる異種基板を用いて良好に半導体層の結晶成長を行なう技術として、例えば、異種基板の一方主面に複数の溝を設けることによって、異種基板上に成長させる半導体層の結晶性を向上させる技術が開示されている(例えば、特許文献1参照)。 Therefore, as a technique for performing crystal growth of a semiconductor layer satisfactorily using a heterogeneous substrate having a material property value different from that of the semiconductor layer, for example, by providing a plurality of grooves on one main surface of the heterogeneous substrate, A technique for improving the crystallinity of a semiconductor layer to be grown is disclosed (for example, see Patent Document 1).
しかしながら、特許文献1に開示された半導体層成長の技術によれば、異種基板上に成長させる半導体層が厚くなればなるほど、異種基板と半導体層との熱膨張係数が異なることから、半導体層にクラックが入りやすくなってしまうおそれがあった。そのため、特許文献1に開示された半導体層成長の技術では、異種基板上に結晶性の良好な半導体層を厚く積層することは困難であるという問題点があった。
However, according to the semiconductor layer growth technique disclosed in
また、異種基板上に光半導体層を積層した発光素子においては、異種基板と光半導体層との熱膨張係数に大きな差がある場合が多い。そのため、光半導体層で発光した際に発生する熱に応じた応力が異種基板と光半導体層とで大きく異なることとなり、光半導体層が異種基板からはがれるおそれがあった。 Further, in a light-emitting element in which an optical semiconductor layer is stacked on a different substrate, there are many cases where there is a large difference in thermal expansion coefficient between the different substrate and the optical semiconductor layer. Therefore, the stress corresponding to the heat generated when light is emitted from the optical semiconductor layer is greatly different between the heterogeneous substrate and the optical semiconductor layer, and the optical semiconductor layer may be peeled off from the heterogeneous substrate.
本発明は上記課題に鑑みてなされたものであり、その目的は、半導体層を成長させる際にクラックの発生を抑制することが可能な半導体層接合基板の製造方法を提供することにある。また本発明の他の目的は、光半導体層と基板との界面におけるはがれの発生を抑制することが可能な発光素子を提供することにある。 This invention is made | formed in view of the said subject, The objective is to provide the manufacturing method of the semiconductor layer joining substrate which can suppress generation | occurrence | production of a crack, when growing a semiconductor layer. Another object of the present invention is to provide a light emitting device capable of suppressing the occurrence of peeling at the interface between the optical semiconductor layer and the substrate.
本発明の一実施形態にかかる半導体層接合基板の製造方法は、第1基板の上面に、該第1基板と異なる熱膨張係数を有する第1半導体層を成長させる準備工程と、前記第1半導体層の上面に、前記第1基板よりも前記第1半導体層に近い熱膨張係数を有する第2基板を接合した後、前記第1基板を除去して前記第2基板および前記第1半導体層が接合された接合体を形成する接合体形成工程と、前記第1基板が除去された側の前記第1半導体層の露出面に、前記第1半導体層と同じ組成系の第2半導体層をさらに成長させる成長工程とを備えている。 A method for manufacturing a semiconductor layer bonded substrate according to an embodiment of the present invention includes a preparatory step of growing a first semiconductor layer having a thermal expansion coefficient different from that of the first substrate on an upper surface of the first substrate, and the first semiconductor After bonding a second substrate having a thermal expansion coefficient closer to the first semiconductor layer than the first substrate to the upper surface of the layer, the first substrate is removed and the second substrate and the first semiconductor layer are A bonded body forming step for forming a bonded bonded body; and a second semiconductor layer having the same composition system as the first semiconductor layer is further formed on the exposed surface of the first semiconductor layer on the side where the first substrate is removed. And a growth process for growth.
また、本発明の一実施形態にかかる発光素子は、基板上に緩衝層および光半導体層が順次積層された積層体からなる発光素子であって、前記基板、前記緩衝層および前記光半導体層は同じ組成系の材料から構成されているとともに、前記緩衝層は、前記基板と接する面側におけるロッキングカーブの半値幅が前記光半導体層と接する面側におけるロッキングカーブの半値幅よりも小さくなっている。 A light-emitting device according to an embodiment of the present invention is a light-emitting device that includes a stacked body in which a buffer layer and an optical semiconductor layer are sequentially stacked on a substrate, and the substrate, the buffer layer, and the optical semiconductor layer include: The buffer layer is made of a material having the same composition system, and the buffer layer has a half-value width of the rocking curve on the surface side in contact with the substrate smaller than a half-value width of the rocking curve on the surface side in contact with the optical semiconductor layer. .
本発明の一実施形態にかかる半導体層接合基板の製造方法によれば、上述のように、第1半導体層に、第1基板より第1半導体層と近い熱膨張係数を有する第2基板を接合した接合体を形成した後、第1基板が除去された第1半導体層の露出領域に、第2半導体層を積層させることにより、第1基板上に半導体層を成長させた場合と比較して、第2基板が第1半導体層と熱膨張係数が近いため、第1半導体層と第2基板との界面で発生するクラックを抑制することができる。 According to the method for manufacturing a semiconductor layer bonded substrate according to one embodiment of the present invention, as described above, the second substrate having a thermal expansion coefficient closer to the first semiconductor layer than the first substrate is bonded to the first semiconductor layer. After the formed bonded body is formed, the second semiconductor layer is stacked on the exposed region of the first semiconductor layer from which the first substrate is removed, so that the semiconductor layer is grown on the first substrate. Since the second substrate has a thermal expansion coefficient close to that of the first semiconductor layer, cracks occurring at the interface between the first semiconductor layer and the second substrate can be suppressed.
また、本発明の一実施形態にかかる発光素子によれば、上述のように、基板上に緩衝層および光半導体層が順次積層された積層体からなり、緩衝層のロッキングカーブの半値幅が光半導体層側より基板側の方が小さくなっているため、緩衝層と基板との間で発生するはがれを抑制することが可能な発光素子を提供することができる。 In addition, according to the light emitting device according to the embodiment of the present invention, as described above, the light emitting device includes a laminated body in which the buffer layer and the optical semiconductor layer are sequentially laminated on the substrate, and the half width of the rocking curve of the buffer layer is light. Since the substrate side is smaller than the semiconductor layer side, it is possible to provide a light-emitting element capable of suppressing peeling that occurs between the buffer layer and the substrate.
以下、本発明の実施の形態の例について図を参照しながら説明する。 Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings.
本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。 The present invention is not limited to the following embodiments, and various modifications can be made without departing from the scope of the present invention.
<半導体層接合基板の製造方法>
図1は、本発明の実施の形態の一例の半導体層接合基板1の斜視図である。図2−5は、半導体層接合基板1の製造工程を示す断面図であり、図1のA−A’線で切断したときの断面にそれぞれ相当する。
<Method for producing semiconductor layer bonded substrate>
FIG. 1 is a perspective view of a semiconductor
図1に示すように、本実施の形態の半導体層接合基板1の製造方法により製造される半導体層接合基板1は、製造工程の途中で除去される第1基板2と、第1半導体層3、第2基板4および第2半導体層5とから主に製造される。
As shown in FIG. 1, the semiconductor layer bonded
このように製造される半導体層接合基板1は、例えば発光素子、半導体レーザまたはト
ランジスタなどの電子部品に用いられる。
The semiconductor layer bonded
続いて、本発明の実施の形態の半導体層接合基板1の製造方法を説明する。
Then, the manufacturing method of the semiconductor
(準備工程)
図2に示すように、第1基板2の上面2Aに、第1基板2と異なる熱膨張係数を有する第1半導体層3を成長させる。それぞれの構成について、以下に具体的に説明する。
(Preparation process)
As shown in FIG. 2, a
第1基板2としては、第1半導体層3を成長させることが可能な材料を用いられる。第1基板2は、例えばサファイア(熱膨張係数5.0×10−61/K以上6.0×10−61/K以下)、窒化アルミニウム(熱膨張係数4.0×10−61/K以上5.5×10−61/K以下)、窒化ガリウム(熱膨張係数3.0×10−61/K以上6.0×10−61/K以下)、窒化シリコン(熱膨張係数2.0×10−61/K以上3.5×10−61/K以下)、窒化インジウム(熱膨張係数3.0×10−61/K以上4.5×10−61/K以下)またはシリコンカーバイド(熱膨張係数5.0×10−61/K以上4.2×10−61/K以下)などを用いることができる。なお、本明細書に記載している熱膨張係数値は、室温時における値を例示しており、この熱膨張係数はJIS R1618−1994に記載された測定方法を用いることができる。
As the
また、第1基板2は、平面視形状が例えば四角形状などの多角形状または円形状などに設定することができる。なお、第1基板2の厚みは、例えば2μm以上2000μm以下に設定することができる。本例において、第1基板2はサファイアから形成されている。
In addition, the
第1半導体層3は、第1基板2と異なる熱膨張係数を有していればよく、例えば窒化ガリウム、窒化アルミニウム、アルミニウムとインジウムの窒化物の混晶(熱膨張係数1.0×10−61/K以上8.0×10−61/K以下)またはシリコンカーバイドなどを用いることができる。本例において、第1半導体層3は窒化アルミニウムから形成されている。
The
第1半導体層3の厚みとしては、例えば0.05μm以上1500μm以下に設定することができる。第1半導体層3の厚さが厚くなるにつれて、基板からの転位が減少するなどして結晶性を向上させることができる。そのため、第1半導体層3の厚みを、例えば1μm以上1500μm以下に設定することにより、第1半導体層3の第1基板2側と比較して、第1半導体層3の上面3A側の結晶性を向上させることができる。
The thickness of the
第1基板2の上面2Aに第1半導体層3を成長させる方法としては、分子線エピタキシャル法、有機金属エピタキシャル法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。
As a method for growing the
第1基板2上に第1半導体層3として窒化アルミニウムをエピタキシャル成長させる場合には、窒化アルミニウムの組成比、成長温度および成長圧力などの成長条件を調整すればよい。成長温度としては、例えば150℃以上1500℃以下に設定することができる。第1基板2上に第1半導体層3として窒化アルミニウムの低温バッファ層を設ける場合には、成長温度として例えば150℃以上800℃以下に設定することができる。
When epitaxially growing aluminum nitride as the
第1基板2上に第1半導体層3を成長させる際に、第1基板2上に凹凸等を形成して、第1半導体層3を横方向成長させてもよい。第1半導体層3を第1基板2上に横方向成長させた場合には、第1半導体層3の厚み方向に延びる転位を少なくすることができるため、第1半導体層3の上面3A側の結晶性をさらに向上させることができる。
When the
(接合体形成工程)
次に、図3に示すように、第1半導体層3の上面3Aに、第1基板2よりも第1半導体
層3に近い熱膨張係数を有する第2基板4を接合する。それぞれの構成について、以下に具体的に説明する。
(Joint formation process)
Next, as shown in FIG. 3, a
第2基板4としては、第1基板2よりも第1半導体層3に近い熱膨張係数を有する材料を用いればよく、例えば窒化ガリウム、窒化アルミニウム、アルミニウムとガリウムとの窒化物の混晶またはシリコンカーバイドなどの中から選択される。第2基板4としては、第1半導体層3と異なる組成系の材料を用いてもよいし、第1半導体層3と同じ組成系の材料を用いてもよい。このように第2基板4は第1半導体層3と接合するため、第2基板4として単結晶材料や多結晶材料などから自由に選択することができる。
As the
第2基板4として、第1半導体層3と同じ組成系の材料を用いた場合には、第2基板4と第1半導体層3との熱膨張係数の差をより小さくすることができるため、第2基板4と第1半導体層3との密着性をさらに向上させることができる。
When a material having the same composition as that of the
ここで、「同じ組成系」の材料とは、ある物質を構成している成分のうち大部分を占める50%以上含まれている化合物の組成からなる材料をいう。窒化アルミニウムを例示すると、窒化アルミニウムと同じ組成系の材料としては、シリコンを数%添加した窒化アルミニウム、マグネシウムを数%添加した窒化アルミニウム、またはインジウムを含む窒化アルミニウムの混晶のうち窒化アルミニウムを50%以上有するものなどがある。 Here, the “same composition system” material refers to a material composed of a composition of 50% or more of the component constituting a certain substance, which accounts for the majority. As an example of aluminum nitride, as a material having the same composition system as aluminum nitride, 50% of aluminum nitride is used among aluminum nitride added with several percent of silicon, aluminum nitride added with several percent of magnesium, or a mixed crystal of aluminum nitride containing indium. % Have more than%.
具体的には、第1基板2としてサファイアを、第1半導体層3として窒化アルミニウムをそれぞれ用いた場合には、第2基板4として第1半導体層3と同じ組成系の材料である窒化アルミニウムの焼成体または窒化アルミニウムの結晶体などを用いることができる。窒化アルミニウムの焼結体を用いる場合には、窒化アルミニウムを焼結する際に用いる焼結助剤、焼結条件、添加剤または結晶の配向性等を変化させることによって、窒化アルミニウムの多結晶の状態を変化させて窒化アルミニウムの焼結体の熱膨張係数を調整することができる。なお、第2基板4の厚みは、第1半導体層を支持することができる厚みであればよく、例えば50μm以上1000μm以下に設定される。
Specifically, when sapphire is used as the
第1半導体層3と第2基板4とを接合する方法としては、表面活性化接合法、熱圧着接合法、拡散接合法または陽極接合法などを用いることができる。なお、このような接合をする際に、例えば1.3Pa以上1.3×10−5Pa以下の真空状態で行なうことにより、第1半導体層3と第2基板4との間におけるボイドの発生を抑制することができる。
As a method for bonding the
中でも、表面活性化接合法を用いた場合には、接合面を活性化させて接合するため、例えば通常600℃以上800℃以下の温度で接合するのと比べて、例えば10℃以上550℃以下の比較的低い温度で接合することができる。そのため、第1半導体層3と第2基板4との熱膨張係数の差が大きい場合であっても、第1半導体層3と第2基板4とを接合する際に、第1半導体層3と第2基板4との界面において第1半導体層3と第2基板4とにかかる応力の差を小さくすることができるため、接合強度を維持しつつ接合することができる。
Above all, when using the surface activated bonding method, the bonding surface is activated and bonded, for example, compared with bonding at a temperature of typically 600 ° C. or higher and 800 ° C. or lower, for example, 10 ° C. or higher and 550 ° C. or lower. Can be bonded at a relatively low temperature. Therefore, even when the difference in thermal expansion coefficient between the
また、第1半導体層3と第2基板4とを接合する方法として表面活性化接合法を用いる場合には、第1半導体層3の上面3Aおよび第2基板4の接合される主面を活性化する方法として、例えば熱処理、原子ビームまたはプラズマを用いた活性化処理法などを用いることができる。
When the surface activated bonding method is used as a method for bonding the
その後、図4に示すように、第1基板2を除去して、第2基板4および第1半導体層3が接合された接合体6を形成する。
Thereafter, as shown in FIG. 4, the
第1基板2は、第1基板2の第1半導体層3が形成されていない主面側から除去される
。第1基板2を第1半導体層3から除去する方法としては、例えばウエットエッチングやドライエッチングなどのエッチング法、化学機械研磨などの研磨法またはレーザを用いたレーザリフトオフ法などを用いることができる。第1基板2として、第1半導体層3とエッチングスピードが異なる材料を用いた場合には、第1基板2をエッチング法で除去する際に第1基板2を効率よく除去することができる。そのため、第1基板2を除去する工程の生産性を向上させることができる。
The
このように第1基板2を第1半導体層3から除去して、第1半導体層3の上面3Aとは反対の主面を露出させることにより、第2基板4と第1半導体層3とが接合した接合体6を形成することができる。
Thus, by removing the
(成長工程)
次に、図5に示すように、第1基板2が除去された側の第1半導体層3の露出面7に、第1半導体層3と同じ組成系の第2半導体層5をさらに成長させる。それぞれの構成について、以下に具体的に説明する。
(Growth process)
Next, as shown in FIG. 5, a
ここで第2半導体層5の同じ組成系として、第1半導体層3と同じ材料を用いることができる。第2半導体層5の厚みとしては、例えば0.5μm以上1500μm以下に設定することができる。本例において、第2半導体層5は第1半導体層3と同じ組成系の材料である窒化アルミニウムから形成されている。
Here, the same material as that of the
また、第2半導体層5として、複数の組成が異なる層を設ける場合には、最下層が第1半導体層3と同じ組成系の材料であればよい。具体的には、特定の光を発光する光半導体層を第1半導体層3に積層する場合であれば、第1半導体層3と同じ組成系の材料からなる第2半導体層5は、複数の半導体層からなる光半導体層の最下層として用いればよい。
Further, when a plurality of layers having different compositions are provided as the
光半導体層は、具体的に、本例のように、第1半導体層3として窒化アルミニウムを用いた場合であれば、ボロン、アルミニウム、ガリウムまたはインジウムのうち少なくとも1つの窒化物からなる混晶のうち主成分の組成が窒化アルミニウムであるものを用いればよい。このような光半導体層は、第1導電型の半導体層と第2導電型の半導体層との間に発光層を挟むようにして構成されている。
Specifically, in the case where aluminum nitride is used as the
本例においては、除去された第1基板2よりも第1半導体層3と近い熱膨張係数を有する第2基板4を第1半導体層3と接合した接合体6を形成した後、第1半導体層3の露出面7に第2半導体層5を成長させている。このように第2基板4および第1半導体層3が近い熱膨張係数を有することから、第1半導体層3上に第2半導体層5を成長させる際に、第2基板4および第1半導体層3の界面において第1半導体層3に発生するクラックを抑制することができる。そのため、第1半導体層3上に形成される第2半導体層5の結晶性を向上させることができる。
In this example, after forming the joined
また、接合体形成工程において、第1半導体層3の上面3Aに第2基板4を接合する前に、第1半導体層3の上面3Aを研磨することができる。このように第1半導体層3の上面3Aを研磨した後、この研磨した第1半導体層3の上面3Aに第2基板4を接合することにより、第1半導体層3と第2基板4の密着性を向上させることができる。第1半導体層3と第2基板4との密着性を向上させることができることから、第1半導体層3と第2基板4との接合強度を向上させることができ、第1半導体層3上に第2半導体層5を成長させる際に第1半導体層3に発生するクラックをさらに抑制することができる。
Further, in the bonded body formation step, the
このように第1半導体層3の上面3Aを研磨する際に、第1半導体層3の上面3Aの平坦度を例えば4μm以上15μm以下に、または第1半導体層3の上面3Aの表面粗さを
例えば0.005μm以上0.050μm以下にすることにより、第1半導体層3の上面3Aと第2基板4との接合強度を向上させることができる。なお、第1半導体層3の上面3Aの表面粗さとしては、JIS B0601-2001に準拠した最大高さ粗さRzを用いる。
Thus, when polishing the
さらに、第1半導体層3の上面3Aを研磨する際に、第1半導体層3を厚み方向に一部除去することができる。第1半導体層3の第1基板2側には、第1基板2の上面2Aから厚み方向に延びる転位が多く存在しやすいため、第1基板2を除去して露出させた第1半導体層3の主面から厚み方向に一部除去することにより、第1半導体層3の露出面7の表面状態を向上させることができる。
Furthermore, when polishing the
第1半導体層3の表面状態を向上させた露出面7と第2基板4とを接合することにより、第1半導体層3の露出面7上に成長させる第2半導体層5の第1半導体層3から延びる転位の数を少なくすることができる。そのため、例えば第2半導体層5の厚み方向に延びる貫通転位を少なくすることができる。このように第1半導体層3の露出面7の表面状態を向上させることにより、第1半導体層3の露出面7上に成長させる第2半導体層5の結晶性を向上させることができる。
The first semiconductor layer of the
第1基板2を第1半導体層3から除去する際に、第1基板2を除去した後、続いて第1半導体層3を厚み方向に一部除去することにより、工程数の増加を抑制しつつ、第1半導体層3の一部を除去することができる。
When removing the
さらに、第1基板2および第1半導体層3を除去する方法として研磨法を用いた場合には、第1基板2から第1半導体層3の一部まで、第1基板2および第1半導体層3の積層方向に研磨しながら削除していくことにより、第1基板2および第1半導体層3を削除するとともに、第1半導体層3の露出面7の表面状態を向上させることができる。このように第1基板2および第1半導体層3を除去する方法として研磨法を用いることにより、工程数の増加を抑制しつつ、生産性を向上させることができる。
Further, when a polishing method is used as a method for removing the
また、成長工程において、第2基板4の基板温度を1100℃以上にした状態で、第2半導体層5を成長させることができる。本例のように、第2基板4として熱膨張係数が第1半導体層3と近い材料を用いることから、基板温度を高くした状態で第2半導体層5を成長したとしても、第2基板4と第1半導体層3との界面で第1半導体層3に発生するクラックを抑制することができる。
In the growth process, the
本例においては、第1半導体層3と第2基板4との接合体6が窒化アルミニウムからなり、第1半導体層3上に第2半導体層5として窒化アルミニウムを成長させる場合に、基板温度を1100℃以上1800℃以下に設定することができる。このような基板温度に設定することによって、第1半導体層3と第2基板4との界面において、第1半導体層3に発生するクラックを抑制しつつ、第2半導体層5の成長速度を向上させることができる。そのため、第2半導体層5の成長時間を短縮することができ、成長工程の生産性を向上させることができる。
In this example, when the joined
一方、熱膨張係数が大きく異なる基板上に第1半導体層を1100℃以上で形成した場合は、第1基板と第1半導体層との界面において、第1半導体層にクラックが発生しやすくなるとともに、第1半導体層の成長速度が遅くなるおそれがある。 On the other hand, when the first semiconductor layer is formed at 1100 ° C. or higher on the substrates having greatly different thermal expansion coefficients, cracks are likely to occur in the first semiconductor layer at the interface between the first substrate and the first semiconductor layer. The growth rate of the first semiconductor layer may be slow.
上述の成長工程において、第1半導体層3および第2半導体層5の厚みの合計が0.1μm以上となるように、第2半導体層5を成長させることができる。このように第1半導体層3および第2半導体層5の厚みの合計が0.1μm以上となるように第2半導体層5を成長させた場合でも、第2基板4と第1半導体層の熱膨張係数の差が小さいことから、第2
基板4と第1半導体層3との界面で第1半導体層3に発生するクラックを抑制しつつ、第2半導体層5を成長させることができる。
In the above-described growth step, the
The
一方、仮に、第1基板上に第1半導体層および第2半導体層の厚みの合計が0.1μm以上となるように第2半導体層を成長させた場合は、第2半導体層の熱が第1半導体層に移動する。その結果、第1半導体層と第1基板との熱膨張係数が大きく異なるため、第1半導体層および第1基板に内在する応力差が大きくなり、第1半導体層と第1基板との界面において、第1半導体層にクラックが発生しやすくなる。そのため、第1基板上に第1半導体層および第2半導体層を厚く積層することが困難だった。 On the other hand, if the second semiconductor layer is grown on the first substrate so that the total thickness of the first semiconductor layer and the second semiconductor layer is 0.1 μm or more, the heat of the second semiconductor layer is the first heat. Move to the semiconductor layer. As a result, since the thermal expansion coefficients of the first semiconductor layer and the first substrate are greatly different, the stress difference inherent in the first semiconductor layer and the first substrate is increased, and at the interface between the first semiconductor layer and the first substrate. Cracks are likely to occur in the first semiconductor layer. Therefore, it is difficult to stack the first semiconductor layer and the second semiconductor layer thickly on the first substrate.
また、接合体形成工程において、第2基板4として第1半導体層3および第2半導体層5と同じ組成系の材料から構成されている基板を用いることができる。このように第2基板4として第1半導体層3および第2半導体層5と同じ組成系の材料から構成されている基板を用いることにより、第2半導体層5を成長させる際に発生する熱を、第2基板4から効率よく放熱するとともに、第2基板4と第1半導体層3との密着性を向上させることができる。
In the joined body forming step, a substrate made of a material having the same composition as that of the
さらに、第2基板4として第1半導体層3と同じ組成系の材料を用いることにより、第2基板4と第1半導体層3との熱膨張係数の差を小さくすることができるため、通常では約600℃で接合するのに対して、例えば650℃以上1500℃以下の比較的高い温度で接合することができる。このように比較的高い温度で第1半導体層3と第2基板4とを接合することにより、接合強度を向上させることができる。
Furthermore, since the difference in thermal expansion coefficient between the
<発光素子>
図6に、本発明の半導体層接合基板の製造方法を用いて製造された実施の形態の一例である発光素子8の斜視図を示す。図7は図6に示す発光素子の断面図であり、図6のB−B’線で切断したときの断面に相当する。
<Light emitting element>
FIG. 6 is a perspective view of a
発光素子1は、図6に示すように、基板9上に緩衝層10および光半導体層11が順次積層された積層体12からなり、基板9、緩衝層10および光半導体層11は同じ組成系の材料から構成されている。
As shown in FIG. 6, the light-emitting
基板9は、例えば窒化ガリウム、窒化アルミニウムまたは酸化亜鉛などの結晶性材料を用いることができる。具体的には、窒化ガリウムなどの単結晶体や窒化アルミニウムなどの多結晶体を用いることができる。基板9として多結晶体を用いた場合には、基板9上に形成される緩衝層10と近い熱膨張係数を有するように設定することが好ましい。なお、基板9は、平面視形状が多角形状や円形状に設定され、厚みが例えば50μm以上800μm以下に設定されている。なお、本例においては、基板9は窒化アルミニウムから形成されている。
For the
緩衝層10は、基板9上に設けられており、基板9と同じ組成系の材料から構成されている。このような緩衝層10は、例えば0.01μm以上1μm以下に設定されている。また、緩衝層10は、基板9と接する面10A側におけるロッキングカーブの半値幅が光半導体層11と接する面10B側におけるロッキングカーブの半値幅よりも小さくなっている。具体的に、緩衝層10の基板9と接する面10A側におけるロッキングカーブの半値幅は、光半導体層11と接する面10B側のロッキングカーブの半値幅より小さくなっていればよく、例えば300秒以上2000秒以下に設定することができる。なお、緩衝層10の光半導体層11と接する面10B側のロッキングカーブの半値幅は、例えば500秒以上3500秒以下に設定することができる。
The
このような緩衝層10は、上述した半導体層接合基板の製造方法により形成することができる。具体的には、光半導体層11として窒化アルミニウムを用いる場合であれば、サファイアからなる第1基板2の上面に、窒化アルミニウムからなる第1半導体層3を成長させ、第1半導体層3の上面に窒化アルミニウムからなる第2基板4を接合する。その後、第1基板2を除去することにより、第2基板4からなる基板9上に、第1半導体層3からなる緩衝層10を形成することができる。
Such a
光半導体層11は、緩衝層10上に設けられており、厚みが例えば0.5μm以上10μm以下に設定されている。光半導体層11は、一導電型半導体層11a、発光層11bおよび逆導電型半導体層11cが順次積層されている。
The
光半導体層11としては、III−V族半導体を用いることができる。III−V族半導体としては、ボロン、アルミニウム、ガリウムまたはインジウムのうち少なくとも1つの窒化物からなる混晶などのIII族窒化物半導体、ガリウム燐またはガリウムヒ素などを例示することができる。本例においては、光半導体層11は窒化アルミニウムから形成されている。このように光半導体層11として窒化アルミニウムを用いた場合には、光半導体層11の各層の屈折率は、例えば1.8以上2.7以下に設定される。
As the
第1導電型半導体層11aおよび第2導電型半導体層11bは、電子または正孔のどちらかを多数キャリアとする導電型にそれぞれ設定されている。第1導電型半導体層11aは、第2導電型半導体層11cと逆の導電型に設定されており、半導体層を所望の導電型にする方法としては、例えばマグネシウムやシリコンを不純物として混ぜる方法を用いることができる。
The first conductivity
発光層11bは、第1導電型半導体層11aおよび第2導電型半導体層11cの間に挟まれるように配置されている。発光層11bは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とからなる量子井戸構造が複数回繰り返し規則的に積層された多層量子井戸構造(MQW:Multi Quantum Well)を用いることができる。障壁層および井戸層としては、インジウムとアルミニウムとの窒化物からなる混晶においてインジウムとアルミニウムとの組成比を調整したものを用いることができる。
The
本例においては、積層体12を構成する、基板9、緩衝層10および光半導体層11が窒化アルミニウムから形成されている。このように基板9、緩衝層10および光半導体層11が同じ組成系の材料で構成されていることから、基板9、緩衝層10および光半導体層11の熱膨張係数の差を小さくすることができる。そのため、光半導体層11で発生する熱によって発生する応力を、基板9と緩衝層10との、および緩衝層10と光半導体層11とのそれぞれの界面において応力差を緩和することができ、それぞれの界面ではがれの発生を抑制することができる。
In this example, the
このような積層体12からなる発光素子8には、光半導体層11に電圧を印加するための一対の電極が接続されている。一対の電極は、第1導電型半導体層11aに電気的に接続する第1電極と、第2導電型半導体層11cに電気的に接続する第2電極とから構成されている。
A pair of electrodes for applying a voltage to the
このような一対の電極の材料としては、例えばアルミニウム、チタン、ニッケル、クロム、インジウム、錫、モリブデン、銀、金、タンタルまたは白金などの金属を用いることができる。 As a material of such a pair of electrodes, for example, a metal such as aluminum, titanium, nickel, chromium, indium, tin, molybdenum, silver, gold, tantalum, or platinum can be used.
本例において、緩衝層10は、基板9と接する面10A側におけるロッキングカーブの半値幅が、光半導体層11と接する面10B側におけるロッキングカーブの半値幅よりも小さくな
っている。すなわち、緩衝層10の基板9と接する面10A側が、緩衝層10の光半導体層11と接する面10B側よりも良い結晶性を有するようになっている。
In this example, in the
このように緩衝層10が基板9と結晶性の良い面で接していることから、緩衝層10と基板9とを高い密着性で接合させることができる。そのため、光半導体層11で発光した際に熱が発生した場合であっても、緩衝層10が基板9からはがれるのを抑制することができる。その結果、光半導体層11から長期にわたって安定的に発光させることができ、発光素子8の信頼性を向上させることができる。
As described above, since the
光半導体層11は窒化アルミニウムからなる単結晶により構成され、光半導体層11のc軸を積層体12の積層方向と異なる方向に向けることができる。窒化アルミニウムの単結晶はc軸と平行な方向に光を発光しにくいため、光半導体層11を窒化アルミニウムからなる単結晶で形成した場合には、窒化アルミニウムのc軸を積層体12の積層方向と異なる方向にすることにより、積層体12の積層方向への光取出し効率を向上させることができる。
The
一方、光半導体層11が窒化アルミニウムからなる単結晶で構成され、光半導体層11のc軸が積層体12の積層方向と同じ方向に向いている場合には、窒化アルミニウムの単結晶がc軸方向と平行な方向には光を透過しにくいため、光半導体層11で発光した光が光半導体層11の上面から出射されにくくなる。その結果、発光素子8の光取出し効率の低下を招きやすくなるおそれがあった。
On the other hand, when the
ここで、緩衝層10のロッキングカーブの半値幅の測定方法について説明する。
Here, a method for measuring the half width of the rocking curve of the
緩衝層10のロッキングカーブを測定する方法としては、X線ロッキングカーブ回折法を用いることができる。X線ロッキングカーブ回折法は、波長分散性が小さく、かつ平行性のよいX線を測定試料に入射させて測定する方法である。このようにして得られた測定試料のロッキングカーブは、結晶性、歪みおよび膜厚などを考慮したものとなっている。X線ロッキングカーブ回折法としては、JIS K0131−1996に準拠した測定方法を用いて測定を行ない、測定によって得られたロッキングカーブの半値幅を求める際にもJIS K0131−1996に準拠した方法を用いる。以下に、X線ロッキングカーブ回折法の一例について具体的に説明する。
As a method for measuring the rocking curve of the
ロッキングカーブを測定する方法としては、X線源から出射されたX線を、結晶体や可動スリット等を用いることによって波長分散性および光線幅を調整して測定試料に照射し、測定試料によって回折された回折X線の強度を、例えばシンチレーションカウンタなどのX線検出器で検出する。 As a method for measuring the rocking curve, the X-ray emitted from the X-ray source is irradiated with the measurement sample by adjusting the wavelength dispersion and the light beam width by using a crystal body or a movable slit, and diffracted by the measurement sample. The intensity of the diffracted X-rays thus detected is detected by an X-ray detector such as a scintillation counter.
このように回折X線の強度をX線検出器によって検出する方法を用いて、測定試料を微小角度範囲でω回転させながら回折X線の強度をX線検出器で検出することにより、測定試料で回折された回折X線のロッキングカーブを得ることができる。 Using the method of detecting the intensity of the diffracted X-ray with the X-ray detector in this way, the measurement sample is detected by detecting the intensity of the diffracted X-ray with the X-ray detector while rotating the measurement sample by ω within a minute angle range. The rocking curve of the diffracted X-rays diffracted at can be obtained.
X線源としては、ターゲット材としてアルミニウム、銅またはマグネシウムなどの金属を用いることができ、銅を用いた場合には特性X線のCuKα線などを用いることができる。なお、X線源の見かけの焦点サイズは、幅を1mmとし、高さを0.5mmとすることができる。 As the X-ray source, a metal such as aluminum, copper, or magnesium can be used as a target material. When copper is used, a characteristic X-ray CuKα ray or the like can be used. The apparent focal spot size of the X-ray source can be 1 mm in width and 0.5 mm in height.
結晶体としては、シリコンやゲルマニウムなどの結晶を用いることができる。また、結晶体として、結晶体で反射するときの格子面間隔を、測定試料の測定対象の格子面間隔と近いものを用いることにより、高い角度分解能で測定を行なうことができる。なお、このような結晶体は、X線源から例えば650mm離れた場所に配置することができる。 As the crystal, a crystal such as silicon or germanium can be used. Further, by using a crystal body having a lattice plane spacing close to that of the measurement target of the measurement sample as reflected by the crystal body, measurement can be performed with high angular resolution. In addition, such a crystal body can be arrange | positioned in the place 650 mm away from the X-ray source.
スリットの開口部の寸法は、測定試料の大きさやX線検出器の有感面積を考慮して決定すればよく、幅はX線源の見かけの焦点サイズの幅と同じ例えば0.5mm以上1mm以下に、高さは例えば3mm以上10mm以下に設定することができる。 The size of the opening of the slit may be determined in consideration of the size of the measurement sample and the sensitive area of the X-ray detector, and the width is the same as the apparent focal size width of the X-ray source, for example, 0.5 mm to 1 mm. In addition, the height can be set to 3 mm or more and 10 mm or less, for example.
本例においては、緩衝層10の基板9と接する面9A側から測定したロッキングカーブの半値幅と、緩衝層10の光半導体層11と接する面9B側から測定したロッキングカーブの半値幅とを比較することにより、ロッキングカーブの半値幅の大小を判断すればよい。緩衝層10の基板9と接する面9A側と緩衝層10の光半導体層11と接する面9B側とでロッキングカーブを測定する方法としては、積層体12の基板9および光半導体層11をそれぞれ除去した後、緩衝層10において、基板9を除去した面9A側からと、光半導体層11を除去した面9B側からとでそれぞれX線ロッキングカーブ回折法を行なえばよい。
In this example, the half-value width of the rocking curve measured from the surface 9A side of the
なお、本例に示す、緩衝層10の基板9と接する面9A側とは、基板9と緩衝層10との界面から例えば緩衝層10の厚みの10パーセント程度まで緩衝層10側に入り込んだ部分をいう。また、緩衝層10の光半導体層11と接する面9B側とは、光半導体層11と緩衝層10との界面から例えば緩衝層10の厚みの10パーセント程度まで緩衝層10側に入り込んだ部分をいう。
The surface 9A side of the
ここで、X線を緩衝層10に照射すると、X線が光線幅を有しているとともに、X線が緩衝層10の深さ方向に一部入り込んで回折されるため、緩衝層10によって回折された回折X線のロッキングカーブは、X線が照射された緩衝層10の面だけでなく、X線が緩衝層10の内部に入り込んだ領域の結晶性に依存している。X線が緩衝層10の内部に入り込む深さは、X線が緩衝層10に入射する際の角度、X線の強度および緩衝層10の材料などによって決まるが、例えば0.5μm以上10μm以下に設定することができる。
Here, when X-rays are irradiated to the
1 半導体層接合基板
2 第1基板
2A 第1基板の上面
3 第1半導体層
3A 第1半導体層の上面
4 第2基板
5 第2半導体層
6 接合体
7 露出面
8 発光素子
9 基板
10 緩衝層
10A 基板と接する面
10B 光半導体層と接する面
11 光半導体層
11a 一導電型半導体層
11b 発光層
11c 逆導電型半導体層
12 積層体
DESCRIPTION OF
10 Buffer layer
10A Surface in contact with substrate
10B Surface in contact with optical semiconductor layer
11 Optical semiconductor layer
11a One conductivity type semiconductor layer
11b Light emitting layer
11c Reverse conductivity type semiconductor layer
12 Laminate
Claims (8)
前記第1半導体層の上面に、前記第1基板よりも前記第1半導体層に近い熱膨張係数を有する第2基板を接合した後、前記第1基板を除去して前記第2基板および前記第1半導体層が接合された接合体を形成する接合体形成工程と、
前記第1基板が除去された側の前記第1半導体層の露出面に、前記第1半導体層と同じ組成系の第2半導体層をさらに成長させる成長工程と
を備えたことを特徴とする半導体層接合基板の製造方法。 A preparatory step for growing a first semiconductor layer having a thermal expansion coefficient different from that of the first substrate on the upper surface of the first substrate;
After bonding a second substrate having a thermal expansion coefficient closer to the first semiconductor layer than the first substrate to the upper surface of the first semiconductor layer, the first substrate is removed, and the second substrate and the first substrate are removed. A joined body forming step of forming a joined body in which one semiconductor layer is joined;
And a growth step of further growing a second semiconductor layer having the same composition system as the first semiconductor layer on the exposed surface of the first semiconductor layer on the side where the first substrate is removed. A method for manufacturing a layer-bonded substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172354A JP2012033729A (en) | 2010-07-30 | 2010-07-30 | Semiconductor layer bonded substrate manufacturing method and light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010172354A JP2012033729A (en) | 2010-07-30 | 2010-07-30 | Semiconductor layer bonded substrate manufacturing method and light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033729A true JP2012033729A (en) | 2012-02-16 |
Family
ID=45846784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010172354A Pending JP2012033729A (en) | 2010-07-30 | 2010-07-30 | Semiconductor layer bonded substrate manufacturing method and light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012033729A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5704619B2 (en) * | 2012-06-15 | 2015-04-22 | 須賀 唯知 | Electronic device sealing method and substrate assembly |
US9318647B2 (en) | 2014-01-21 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
WO2018212195A1 (en) * | 2017-05-15 | 2018-11-22 | 日本電信電話株式会社 | Semiconductor optical element |
-
2010
- 2010-07-30 JP JP2010172354A patent/JP2012033729A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5704619B2 (en) * | 2012-06-15 | 2015-04-22 | 須賀 唯知 | Electronic device sealing method and substrate assembly |
US9318647B2 (en) | 2014-01-21 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
WO2018212195A1 (en) * | 2017-05-15 | 2018-11-22 | 日本電信電話株式会社 | Semiconductor optical element |
JPWO2018212195A1 (en) * | 2017-05-15 | 2019-11-07 | 日本電信電話株式会社 | Semiconductor optical device |
CN110637400A (en) * | 2017-05-15 | 2019-12-31 | 日本电信电话株式会社 | Semiconductor optical device |
CN110637400B (en) * | 2017-05-15 | 2021-06-08 | 日本电信电话株式会社 | Semiconductor optical device |
US11276988B2 (en) | 2017-05-15 | 2022-03-15 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5908558B2 (en) | Photoelectric device and manufacturing method thereof | |
JP5189681B2 (en) | Support substrate for manufacturing semiconductor light emitting device and semiconductor light emitting device using this support substrate | |
JP6720472B2 (en) | Method of manufacturing light emitting device | |
US10784145B2 (en) | Wafer composite and method for producing a semiconductor component | |
KR101329435B1 (en) | Radiation-emitting semiconductor body with carrier substrate and method for the production thereof | |
TWI532209B (en) | Method for forming a buried metal layer structure | |
JP2010056458A (en) | Method of manufacturing light emitting element | |
JP2007305999A (en) | MANUFACTURING METHOD FOR VERTICAL-STRUCTURE GaN-BASED LED DEVICE | |
WO2016051908A1 (en) | Light-emitting element and method for manufacturing light-emitting element | |
JP2015082662A (en) | Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure | |
KR20140072876A (en) | Clad material for led light-emitting element holding substrate, and method for manufacturing same | |
KR20090008401A (en) | Composite substrate, and method for the production of a composite substrate | |
JP5564799B2 (en) | Method for fabricating gallium nitride based semiconductor electronic device | |
EP2634294A1 (en) | Method for manufacturing optical element | |
JP2012033729A (en) | Semiconductor layer bonded substrate manufacturing method and light-emitting device | |
TWI688106B (en) | Semiconductor device and its manufacturing method | |
JP5646545B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US8466472B2 (en) | Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device | |
KR101499954B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
JP2016058512A (en) | Epitaxial layer-deposited gallium nitride film composite substrate and method for manufacturing the same | |
JP2010080937A (en) | Aluminum gallium arsenic supporting substrate and manufacturing method therefor, epitaxial wafer and manufacturing method therefor, and light-emitting diode and manufacturing method therefor | |
JP4666158B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2012109491A (en) | Light-emitting device | |
JP5951732B2 (en) | Semiconductor light emitting device | |
JP2010123861A (en) | Method of manufacturing laminate substrate, method of manufacturing light-emitting diode, and light-emitting diode |