JP2012029250A - 電子装置及び電子装置の制御方法 - Google Patents

Abstract

【課題】通信路における伝送誤りを検出するだけでなく、ハード故障に伴う誤りを検出可能にする。
【解決手段】通信路上に送出するデータフレームを構成するデータを、メインメモリに書き込む際に、同時に誤り検出符号を付加してメモリ上に記録し、その後送受信用フレームを構成する際に同時に送出する。その後、受信側にて送受信フレームを受信した後、誤り検出符号を付加してメインメモリに格納した後誤り検出を行う。この処理により、通信路だけでなくメモリ等を含めたハード故障を検出可能となる。
【選択図】 図１

Description

本発明は、電子装置及び電子装置の制御方法に関する。

原子力プラントや化学プラントなど潜在的な危険性の高いプロセス設備では、万が一の事態に作業員及び周辺環境への影響を低減するため、隔壁等の防護設備による受動的な対策及び緊急停止装置等の安全装置を用いる能動的な対策が講じられる。このうち、安全装置等の制御には、従来リレー等の電磁的・機械的な手段により実現されていた。

しかし、近年、プログラマブル電子装置（Programmable Logic Controller：ＰＬＣ）に代表されるプログラム可能な制御機器における技術の発展に伴い、これらを安全制御システムの制御手段として利用するニーズが高まっている。

ＩＥＣ６１５０８は、そのような動向に対応して発行された国際規格であり、電気的／電子的／プログラム可能な電子的装置を安全制御システムの一部に利用する場合の要件が規定されている。例えば、このような技術は非特許文献１に記載されている。

ＩＥＣ６１５０８では、安全制御装置を構成する要素部品の種類ごとに、各々適用される自己診断技法を紹介し、それぞれの技法の有効性を診断率という形で示している。診断率は、各構成要素における全故障のうち、その診断技法を採用したとき検出可能な故障の割合を示す。例えば、ＲＡＭの診断技法“abraham”では、最高９９％の診断率を主張可能であるとされている。例えば、このような技術は特許文献２に記載されている。

また、ＰＬＣ等の電子装置の構成要素の一つである通信路における故障検出手段として、制御対象からの制御データ等を取得する際に、通信路におけるデータ誤りにより誤制御を行うことを防止するため従来より誤り検出機能を備えることが一般的である。

これら通信路における誤り検出機能としては、特許文献１にあるように、通信路における誤り検出を行うため、実際に送受信を行う機能を有する部分（送受信部）において、通信路に対し送出するフレームを構成するデータを生成する際に、誤り検出符号を付加することが一般的に行われている。例えば、このような技術は特許文献１に記載されている。

特開平９−３６８４１号公報 米国登録６７７９１２８号公報 ＩＥＣ６１５０８−１〜７，"Functional safety of electrical／electronic／programmable electronic safety-related systems"part１〜part７

上記の上来技術では、通信路における誤り検出は可能であるが、送受信部に入出力される部分までに発生すると想定される誤り、例えば記憶手段としてのメモリにおいて発生した誤りは検出できず、メモリなどのハード的要因による故障を検出することができない。
メモリ上のデータ化け等を検出する手段としては、例えば、ＥＣＣ（Error Correcting Code：誤り訂正符号）が知られているが、しかし、ＥＣＣは誤り検出及び誤り訂正の処理が行われ、誤り訂正の際にデータを書き換える処理が発生する。先述のＩＥＣ６１５０８においては、この誤り訂正に伴うデータ書き換え処理の安全性を担保する必要があるが、この要求を満たすことができない。

本発明は、上記課題を解決するためになされたものであり、記憶手段としてのメモリ，データ送受信部及びそれらを結ぶデータバス部分等のハードウェアの故障に伴う誤りが検出可能な電子装置及び電子装置の制御方法を提供することにある。

上記目的を達成するために、本発明では、送信データを演算する演算部と、前記送信データに基づいて誤り符号を演算する誤り符号演算部と、前記送信データと前記誤り符号を対にして記憶する記憶部と、前記対となった送信データと前記誤り符号を前記記憶部から読み出し前記送信データと前記誤り符号に基づいて送信フレームを作成してデータ送信用記憶部に記憶し、前記記憶された送信フレームを物理的な信号に変換して送信するデータ送信部とを有するように構成した。

また、送受信路を介して送られた物理的な信号を変換し受信フレームとして受信用記憶部に記憶するデータ受信部と、前記受信フレームに含まれる誤り符号と受信データを対にして記憶する記憶部と、前記誤り符号と前記受信データを前記記憶部から読み出して前記受信データに誤りがないか判断する誤り検出部と、前記判断された受信データを演算処理する演算部とを有するように構成した。

本発明によれば、ハードウェアの故障に伴うデータ誤りを検出することが可能となる。

本発明を示す全体構成図である。 コントローラに実装の記憶手段のメモリマップ一例である。 記憶手段に格納される通信データの一実施形態である。 データ送受信部にて生成される、通信フレームの一実施形態である。

以下、発明を実施するための形態（以下、「実施の形態」とする）について以下の順序で説明を行う。

図１は、発明の一実施形態である制御システム１０１を示すブロック図である。本発明は、プラント制御用コントローラに係るものであり、同コントローラにおける通信路を含めたシステム全体に係るものである。

制御システム１０１は、コントローラ１とコントローラ２よりなる。この構成はシステム規模に応じて拡張可能である。コントローラ１とコントローラ２は通信路３１にて接続されており、制御情報等をお互いに送受信することが可能である。また、コントローラ２は制御対象４１と外部入出力制御部２７を介して接続されており、コントローラ１からの制御指示を制御対象４１に与えたり、あるいは制御対象４１からの制御情報をコントローラ１に伝えることが可能である。

コントローラ１は、マイクロプロセッサ１１と、誤り検出符号付加回路１２と、記憶手段１３と、データ送受信部１４と、誤り検出回路１５、及びデータ送受信用記憶手段１６から構成される。

コントローラ１に搭載されるマイクロプロセッサ１１は、本発明の実施例における通信制御に用いるだけでなく、プラント制御に必要な各種演算等を行うメインプロセッサである。

図２は、コントローラ１に搭載される記憶手段１３のメモリマップの一形態を表す図である。記憶手段１３は、本発明の実施例における通信に用いるだけでなく、プラント制御に必要な演算データ、ソフトウェア及びプラント制御情報等を格納するメインメモリとしても使用する。図２に一形態を示すように、記憶手段１３には、コントローラ１が動作するために必要なプログラムが格納されているプログラム領域１３１と、オペレーションシステム（以下ＯＳ）が管理し使用するＯＳ領域１３２と、各種イベント及び障害情報等を格納するログ領域１３３と、コントローラ２が制御する制御対象に関するデータを格納する制御対象データ領域１３４、及びコントローラ２との通信を行うデータを格納するために使用する通信データ領域１３５から構成される。

コントローラ２は、コントローラ１と基本的に同一構成であり、マイクロプロセッサ２１と、誤り検出符号付加回路２２と、記憶手段２３と、データ送受信部２４と、誤り検出回路２５、及びデータ送受信用記憶手段２６から構成される。加えて制御対象４１に対し制御情報をやり取りするための外部入出力制御部２７を備える。以下、システム拡張時に増設するコントローラも同一構成となる。

実施例１として、データを送出するまでの実施例を示す。

最小構成例として、図１に示したコントローラ１とコントローラ２の間にて通信し、制御対象４１に対して命令を与える場合について記載する。

コントローラ１は、送信するデータをマイクロプロセッサ１１から記憶手段１３に記憶する。この記憶手段１３は図２に示すように、送受信に使用するデータのみならず、ソフトウェア及び制御対象からのデータを格納する機能を有する。これら各機能にて使用するため、記憶手段１３上は予め各機能ごとにメモリマッピングがなされているため、マイクロプロセッサ１１は送信データを通信データ領域１３５に記憶させる。

この送信データは、記憶手段１３のプログラム領域１３１に格納された演算用プログラムに従ってマイクロプロセッサ１１が動作することによって用意される。

ここで、この記憶手段１３のプログラム領域１３１に格納された演算用のプログラムは、いわゆるＯＳＩ階層モデルでいうアプリケーション層として動作するものである。また、後述するマイクロプロセッサ２１においても同様である。

このマイクロプロセッサ１１から記憶手段１３に記憶する際に、誤り検出符号付加回路１２を介して記憶させる。誤り検出符号付加回路１２では、マイクロプロセッサ１１より書き込まれるデータが通信データ領域に対し書き込まれるか否かを判断する。

この誤り検出符号付加回路１２は専用のＬＳＩ（ＡＳＩＣ）として構成しても良いし、また、記憶手段１３のプログラム領域１３１に格納された演算用プログラムをマイクロプロセッサ１１に動作させることでその機能を構成しても良い。

この誤り検出符号付加回路１２における通信データ領域か否かの判別方法について記載する。誤り検出符号付加回路１２では、予め記憶手段１３の複数領域のうち通信データ領域１３５に該当する領域を記憶している。この領域はマイクロプロセッサ１からの指示で任意に変更可能である。

誤り検出符号付加回路１２は、マイクロプロセッサ１１から出力される記憶手段１３上の領域を表すアドレス情報を用いて、該当するアクセスが記憶手段１３のうち通信データ領域１３５に含まれるか否かを判別する。

誤り検出符号付加回路１２において通信データ領域１３５に含まれるアクセスであった場合、誤り検出符号付加回路１２では、データ誤りを検出することが可能となる誤り検出符号を、送出データから生成し、送信データに付加して外部記憶手段１３に記憶する。

誤り検出に用いる誤り検出符号は、誤りが検出可能であり、かつ通信に用いるフレーム内に含まれるデータに対し十分なハミング長を確保できるものが好ましい。本発明では、ＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）を想定している。

誤り検出符号付加回路１２から記憶手段１３に対し出力される、通信データの構成の一形態を図３に示す。マイクロプロセッサ１１から出力される通信データと、通信データより誤り検出符号付加回路１２にて算出されたＣＲＣを付加した状態で記憶手段１３に格納する。

データ送受信部１４では、記憶手段１３に格納された通信データと誤り符号のセットを読み出し、図４に一形態として示すように、通信に必要なヘッダ情報を通信データに対し付加した上で、データ送受信部１４に付随のデータ送受信用記憶手段１６に格納する。

データ送受信部１４は、いわゆるＯＳＩ階層モデルのデータリンク層，ネットワーク層、あるいはトランスポート層として機能するものである。すなわち、ヘッダ情報である送信先アドレス（ＭＡＣアドレス，ＩＰアドレス等）及び送信元アドレス（ＭＡＣアドレス，ＩＰアドレス等）を、通信データと誤り符号のセットに付す。データ送受信部１４はデータ送受信用記憶手段１６に格納されたデータを物理的な信号に変換して通信路３１を介してコントローラ２に送信する。また、語述するデータ送受信部２４及びデータ送受信用記憶手段２６においても同様である。

その後、データ送受信部１４は、データ送受信用記憶手段１６に格納された、図４に一形態として示す通信フレームを、通信路３１を介して受信局となるコントローラ２に対しデータ送信する。

コントローラ１からの通信フレームを受信したコントローラ２は受信処理を行う。この処理の一形態を下記に示す。

データ送受信部２４において、通信フレームをデータ送受信部２４に付随のデータ送受信用記憶手段２６に格納する。その後データ送受信部２４は通信フレーム内に含まれるデータ及び誤り検出符号が含まれた、図３に示す通信データを記憶手段２３に記憶する。記憶手段２３は、記憶手段１３と同様に各領域が分かれており、記憶手段１３と同様に記憶手段２３にも図２に示す通信データ領域があり、通信データは、その通信データ領域１３５に格納される。

その後コントローラ２に搭載のマイクロプロセッサは、通信フレーム上の通信データを読込むため記憶手段２３に対し、誤り検出回路２５を介してアクセスする。

誤り検出回路２５では、マイクロプロセッサ２１から出力される、記憶手段２３に対するアドレス情報を判別し、記憶手段２３に格納されている通信データ領域に対するアクセスであるか否かを判別する。

判別の結果、通信データ領域に対するアクセスでなかった場合、誤り検出回路２５は動作しない。判別の結果、通信データ領域に対するアクセスであった場合、誤り検出回路２５が動作する。以下、通信データ領域に対するアクセスであり誤り検出回路２５が動作した場合の実施例について記載する。

誤り検出回路２５は、記憶手段２３内の通信データ領域内に含まれた、コントローラ１から送出された通信データを参照する。このとき、誤り検出回路２５は記憶手段２３から読み出した通信データ（誤り検出符号を含まない）から誤り検出符号を再生成する。

その後、誤り検出回路２５は、通信データに付加された誤り検出符号と、誤り検出回路２５にて通信データから再生成した誤り検出符号を比較する。

通信データに誤りが含まれない場合、通信データに付加された誤り検出符号と、誤り検出回路２５にて通信データから再生成した誤り検出符号が一致する。

通信データに誤りが含まれる場合、通信データに付加された誤り検出符号と誤り検出回路２５にて通信データから再生成した誤り検出符号が不一致となる。通信データに誤りが含まれる経路としては、データを送出した、コントローラ１に構成される誤り検出符号付加回路１２から、記憶手段１３と、データ送受信部１４と、データ送受信用記憶手段１６、及び通信路３１、加えてコントローラ２に構成されるデータ送受信部２４，記憶手段２３と、誤り検出回路２５までが含まれる。

よって、前記経路内におけるデータ誤りが検出可能となり、通信路３１における外来ノイズに起因すると想定されるデータ誤りだけでなく、コントローラ１／２を構成するハードウェアにおいて発生した故障を検出することが可能となる。

不一致を検出した誤り検出回路２５は、マイクロプロセッサ２１に対しデータに誤りが含まれることを通知し、マイクロプロセッサ２１にて当該データを破棄することにより、誤りを含む制御指示を制御対象４１に与えない。このことにより、誤ったデータを用いて誤制御することを防止することが可能となる。

コントローラ２からコントローラ１に対してデータ送信する際も同様に、コントローラ１側に搭載の誤り検出回路１５にて通信データに誤りが含まれるか否かを検出することにより可能である。コントローラ２からコントローラ１に対してデータ送信する方法を実施例２に示す。

実施例２として、データを送出するまでの実施例を示す。説明を省略した他部分は同様である。最小構成例として、図１に示したコントローラ２とコントローラ１の間にて通信し、制御対象４１からの制御情報をコントローラ１に送出する際の処理について記載する。

コントローラ２に搭載のマイクロプロセッサ２１は、制御対象４１から取得したデータを外部入出力制御部２６を介して取得する。その後、マイクロプロセッサ２１は、送信するデータを記憶手段２３に記憶する。この記憶手段２３は図２に示すように、送受信に使用するデータのみならず、ソフトウェア及び制御対象からのデータを格納する機能を有する。これら各機能にて使用するため、記憶手段２３上は予め各機能ごとにメモリマッピングがなされているため、マイクロプロセッサ２１は送信データを通信データ領域１３５に記憶させる。

このマイクロプロセッサ２１から記憶手段２３に記憶する際に、誤り検出符号付加回路２２を介して記憶させる。誤り検出符号付加回路２２では、マイクロプロセッサ２１より書き込まれるデータが通信データ領域に対し書き込まれるか否かを判断する。

この誤り検出符号付加回路２２における通信データ領域か否かの判別方法について記載する。誤り検出符号付加回路２２では、予め記憶手段２３の複数領域の内通信データ領域１３５に該当する領域を記憶している。この領域はマイクロプロセッサ２１からの指示で任意に変更可能である。

誤り検出符号付加回路２２は、マイクロプロセッサ２１から出力される記憶手段２３上の領域を表すアドレス情報を用いて、該当するアクセスが記憶手段２３のうち通信データ領域１３５に含まれるか否かを判別する。

誤り検出符号付加回路２２において通信データ領域１３５に含まれるアクセスであった場合、誤り検出符号付加回路２２では、データ誤りを検出することが可能となる誤り検出符号を、送出データから生成し、送信データに付加して外部記憶手段２３に記憶する。

誤り検出に用いる誤り検出符号は、誤りが検出可能であり、かつ通信に用いるフレーム内に含まれるデータに対し十分なハミング長を確保できるものが好ましい。本発明では、ＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）を想定している。

誤り検出符号付加回路２２から記憶手段２３に対し出力される、通信データの構成の一形態を図３に示す。マイクロプロセッサ２１から出力される通信データと、通信データより誤り検出符号付加回路２２にて算出されたＣＲＣを付加した状態で記憶手段２３に格納する。

データ送受信部２４では、記憶手段２３に格納された通信データを読みだし、図４に一形態として示すように、通信に必要なヘッダ情報を通信データに対し付加した上で、データ送受信部２４に付随のデータ送受信用記憶手段２６に格納する。

その後、データ送受信部２４は、データ送受信用記憶手段２６に格納された、図４に一形態として示す通信フレームを、通信路３１を介して受信局となるコントローラ１に対しデータ送信する。

コントローラ２からの通信フレームを受信したコントローラ１は受信処理を行う。この処理の一形態を下記に示す。

データ送受信部１４において、通信フレームをデータ送受信部１４に付随のデータ送受信用記憶手段１６に格納する。その後データ送受信部１４は通信フレーム内に含まれるデータ及び誤り検出符号が含まれた、図３に示す通信データを記憶手段１３に記憶する。通信データは、図２に示す通信データ領域に格納される。

その後コントローラ１に搭載のマイクロプロセッサは、通信フレーム上の通信データを読込むため記憶手段１３に対し、誤り検出回路１５を介してアクセスする。

誤り検出回路１５では、マイクロプロセッサ１１から出力される、記憶手段１３に対するアドレス情報を判別し、記憶手段１３に格納されている通信データ領域に対するアクセスであるか否かを判別する。

判別の結果、通信データ領域に対するアクセスでなかった場合、誤り検出回路１５は動作しない。判別の結果、通信データ領域に対するアクセスであった場合、誤り検出回路１５が動作する。以下、通信データ領域に対するアクセスであり誤り検出回路１５が動作した場合の実施例について記載する。

誤り検出回路１５は、記憶手段１３内の通信データ領域内に含まれた、コントローラ２から送出された通信データを参照する。このとき、誤り検出回路１５は記憶手段１３から読み出した通信データ（誤り検出符号を含まない）から誤り検出符号を再生成する。

その後、誤り検出回路１５は、通信データに付加された誤り検出符号と、誤り検出回路１５にて通信データから再生成した誤り検出符号を比較する。

通信データに誤りが含まれない場合、通信データに付加された誤り検出符号と、誤り検出回路１５にて通信データから再生成した誤り検出符号が一致する。

通信データに誤りが含まれる場合、通信データに付加された誤り検出符号と誤り検出回路２５にて通信データから再生成した誤り検出符号が不一致となる。通信データに誤りが含まれる経路としては、データを送出した、コントローラ２に構成される誤り検出符号付加回路２２から、記憶手段２３と、データ送受信部２４と、データ送受信用記憶手段２６、及び通信路３１、加えてコントローラ１に構成されるデータ送受信部１４，記憶手段１３と、誤り検出回路１５までが含まれる。

よって、前記経路内におけるデータ誤りが検出可能となり、通信路３１における外来ノイズに起因すると想定されるデータ誤りだけでなく、コントローラ１／２を構成するハードウェアにおいて発生した故障を検出することが可能となる。

不一致を検出した誤り検出回路１５は、マイクロプロセッサ１１に対しデータに誤りが含まれることを通知し、マイクロプロセッサ１１にて当該データを破棄することにより、誤りを含む制御情報を制御対象４１から取得しない。このことにより、誤ったデータを用いて誤制御することを防止することが可能となる。

これら実施の形態は、本発明である制御装置は、第１コントローラに第２コントローラに対し送信する第１情報に関し、第１コントローラに実装のマイクロプロセッサから記憶手段へ第１情報を格納する前に、誤り検出符号付加回路を介して誤り検出符号を付加した状態で格納し、第１コントローラに実装のデータ送受信部が誤り検出符号を合せて第２コントローラに出力する構成とした。

第１コントローラからの第１情報を受信した第２コントローラは、第２コントローラに実装のデータ送受信部から記憶手段に誤り検出符号を合せて格納し、マイクロプロセッサが記憶手段から第１情報を読み出す際に誤り検出回路を介してマイクロプロセッサが読み出した第１情報に誤りが含まれるか否かを判定する。誤りが含まれる場合には、第１情報は破棄する。

第２コントローラから第１コントローラに対し送信する第２情報に関しても、同様である。第２コントローラに実装のマイクロプロセッサから記憶手段へ第２情報を格納する前に、誤り検出符号付加回路を介して誤り検出符号を付加した状態で格納し、第２コントローラに実装のデータ送受信部が誤り検出符号を合せて第２コントローラに出力する構成とした。

第２コントローラからの第２情報を受信した第１コントローラは、第１コントローラに実装のデータ送受信部から記憶手段に誤り検出符号を合せて格納し、マイクロプロセッサが記憶手段から第２情報を読み出す際に誤り検出回路を介してマイクロプロセッサが読み出した第２情報に誤りが含まれるか否かを判定する。誤りが含まれる場合には、第２情報は破棄する。

このように、通信路における外来ノイズ等による通信データ誤りを検出することが可能であると同時に、送信局のマイクロプロセッサからデータ送信用ドライバまで含めた回路上での誤りを検出することが可能となる。

送信局のマイクロプロセッサからデータ送信用ドライバまでの回路上において発生する誤りは、外来ノイズだけでなくハード的な故障も含まれる。

すなわち、本機能を備えることにより通信路上のデータ誤りだけでなく送信局側コントローラのハード故障を含めて検出が可能となり、故障検出が早期に可能となる。また、通信路上の誤り検出手段と、ハードウェア故障を検出する手段を別に設ける必要が無くなり、ハードウェア構成を小さくすることが可能となる。

以上に述べた実施の形態は、好適な具体例である。そのため、技術的に好ましい種々の限定が付されている。しかしながら、本発明の範囲は、上記の説明において、これらの形態に限られるものではない。例えば、以上の説明で挙げる各パラメータの数値的条件は好適例に過ぎず、説明に用いた各図における寸法，形状及び配置関係も概略的なものである。

１，２ コントローラ
１１，２１ マイクロプロセッサ
１２，２２ 誤り検出符号付加回路
１３，２３ 記憶手段
１４，２４ データ送受信部
１５，２５ 誤り検出回路
１６ データ送受信用記憶手段
３１ 通信路
２７ 外部入出力制御部
４１ 制御対象
１３１ プログラム領域
１３２ ＯＳ領域
１３３ ログ領域
１３４ 制御対象データ領域
１３５ 通信データ領域
３０１ 通信データ
４０１ 送受信データ

Claims (8)

1. 送信データを演算する演算部と、前記送信データに基づいて誤り符号を演算する誤り符号演算部と、前記送信データと前記誤り符号を対にして記憶する記憶部と、前記対となった送信データと前記誤り符号を前記記憶部から読み出し前記送信データと前記誤り符号に基づいて送信フレームを作成してデータ送信用記憶部に記憶し、前記記憶された送信フレームを物理的な信号に変換して送信するデータ送信部とを有することを特徴とする電子装置。
2. 請求項１において、前記送信フレームは、前記送信データと前記誤り符号にヘッダ情報が付加されて構成されることを特徴とする電子装置。
3. 請求項１又は２において、前記演算部を動作させるプログラムが前記記憶部に格納されることを特徴とする電子装置。
4. 請求項１乃至３のいずれかにおいて、前記送信データには制御対象を制御するための情報が含まれることを特徴とする電子装置。
5. 請求項１において、前記演算部が演算したデータが送信データか否を判断する判断部を有し、前記判断に基づいて前記演算したデータを前記記憶部に記憶することを特徴とする電子装置。
6. 送受信路を介して送られた物理的な信号を変換し受信フレームとして受信用記憶部に記憶するデータ受信部と、前記受信フレームに含まれる誤り符号と受信データを対にして記憶する記憶部と、前記誤り符号と前記受信データを前記記憶部から読み出して前記受信データに誤りがないか判断する誤り検出部と、前記判断された受信データを演算処理する演算部とを有することを特徴とする電子装置。
7. 演算部が、送信データを演算し、誤り符号演算部が、前記送信データに基づいて誤り符号を演算し、記憶部が、前記送信データと前記誤り符号を対にして記憶し、データ送信部が、前記対となった送信データと前記誤り符号を前記記憶部から読み出し前記送信データと前記誤り符号に基づいて送信フレームを作成してデータ送信用記憶部に記憶し、前記記憶された送信フレームを物理的な信号に変換して送信する電子装置の制御方法。
8. データ受信部が、送受信路を介して送られた物理的な信号を変換し受信フレームとして受信用記憶部に記憶し、記憶部が、前記受信フレームに含まれる誤り符号と受信データを対にして記憶し、誤り検出部が、前記誤り符号と前記受信データを前記記憶部から読み出して前記受信データに誤りがないか判断し、演算部が、前記判断された受信データを演算処理する電子装置の制御方法。

Images