JP2012028476A - Method for manufacturing light emitting device - Google Patents
Method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP2012028476A JP2012028476A JP2010164409A JP2010164409A JP2012028476A JP 2012028476 A JP2012028476 A JP 2012028476A JP 2010164409 A JP2010164409 A JP 2010164409A JP 2010164409 A JP2010164409 A JP 2010164409A JP 2012028476 A JP2012028476 A JP 2012028476A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superlattice structure
- ingan
- side contact
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光ダイオード(LED)、レーザダイオード(LD)等の半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device such as a light emitting diode (LED) or a laser diode (LD).
従来、n型コンタクト層と活性層との間に超格子構造を備える半導体発光素子が知られている(例えば、特許文献1)。 Conventionally, a semiconductor light emitting device having a superlattice structure between an n-type contact layer and an active layer is known (for example, Patent Document 1).
しかしながら、従来の半導体発光素子は、順方向電圧の低減と静電耐圧の向上を両立することが困難であるという問題があった。 However, the conventional semiconductor light emitting device has a problem that it is difficult to achieve both reduction of the forward voltage and improvement of the electrostatic withstand voltage.
つまり、半導体発光素子の順方向電圧を低減するためには、素子内部に電流を流しやすくする必要がある。しかし、素子内部に電流を流しやすくすると、所定の電圧がかかったときに素子内部に流れる電流が大きくなるので、静電耐圧が低下してしまう。このように、順方向電圧の低減及び静電耐圧の向上は、本来相反する特性であり、それらを両立させることは容易ではない。
そこで本願発明は、順方向電圧の低減と静電耐圧の向上とを両立させることができる半導体素子を提供することを目的とする。
In other words, in order to reduce the forward voltage of the semiconductor light emitting device, it is necessary to make it easy to flow current inside the device. However, if current flows easily inside the element, the current that flows inside the element increases when a predetermined voltage is applied, so that the electrostatic withstand voltage decreases. Thus, the reduction of the forward voltage and the improvement of the electrostatic withstand voltage are inherently contradictory characteristics, and it is not easy to make them compatible.
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor element that can achieve both reduction of forward voltage and improvement of electrostatic withstand voltage.
一実施態様に係る半導体発光素子は、n側コンタクト層と、活性層と、p側コンタクト層と、を順に備える。n側コンタクト層と活性層との間には、n側コンタクト層側から順に、GaN又はInGaNからなる第1障壁層及びInGaNからなる第1井戸層を含む第1超格子構造体と、GaN又はInGaNからなる第2障壁層及びInGaNからなる第2井戸層を含む第2超格子構造体と、が設けられている。さらに、第2超格子構造体の平均In混晶比は、第1超格子構造体の平均In混晶比よりも小さい。 A semiconductor light emitting device according to an embodiment includes an n-side contact layer, an active layer, and a p-side contact layer in this order. Between the n-side contact layer and the active layer, in order from the n-side contact layer side, a first superlattice structure including a first barrier layer made of GaN or InGaN and a first well layer made of InGaN, and GaN or And a second superlattice structure including a second barrier layer made of InGaN and a second well layer made of InGaN. Furthermore, the average In mixed crystal ratio of the second superlattice structure is smaller than the average In mixed crystal ratio of the first superlattice structure.
他の実施形態に係る半導体発光素子は、n側コンタクト層と、活性層と、p側コンタクト層と、を順に備える。n側コンタクト層と活性層との間には、n側コンタクト層側から順に、GaNからなる第1障壁層及びInGaNからなる第1井戸層を含む第1超格子構造体と、GaNからなる第2障壁層及びInGaNからなる第2井戸層を含む第2超格子構造体と、が設けられている。1井戸層の膜厚と第2井戸層の膜厚とは実質的に同じであると共に、第1障壁層の膜厚と第2障壁層の膜厚とは実質的に同じである。さらに、第2井戸層のIn混晶比は、第1井戸層のIn混晶比よりも小さい。 The semiconductor light emitting device according to another embodiment includes an n-side contact layer, an active layer, and a p-side contact layer in this order. Between the n-side contact layer and the active layer, in order from the n-side contact layer side, a first superlattice structure including a first barrier layer made of GaN and a first well layer made of InGaN, and a first superlattice structure made of GaN. And a second superlattice structure including a second barrier layer and a second well layer made of InGaN. The thickness of the first well layer and the thickness of the second well layer are substantially the same, and the thickness of the first barrier layer and the thickness of the second barrier layer are substantially the same. Furthermore, the In mixed crystal ratio of the second well layer is smaller than the In mixed crystal ratio of the first well layer.
以下に、本願発明を実施するための形態を、図面を参照しながら説明する。ただし、以下に示す形態は、本願発明の技術思想を具体化するための半導体発光素子を例示するものであって、本願発明を以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本願発明の範囲をそれのみに限定する趣旨ではなく、単なる例示にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. However, the form shown below exemplifies a semiconductor light emitting element for embodying the technical idea of the present invention, and does not limit the present invention to the following. In addition, the dimensions, materials, shapes, relative arrangements, and the like of the component parts described in the embodiments are not intended to limit the scope of the present invention to that only, unless otherwise specified. Only. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation.
[実施の形態1]
図1に、本実施形態係る半導体発光素子の断面図を示す。本実施形態の半導体発光素子は、基板1と、バッファ層2、n側コンタクト層5と、活性層13と、p側コンタクト層17と、を順に備える。n側コンタクト層5と活性層13との間には、n側コンタクト層5側から順に、GaN又はInGaNからなる第1障壁層11a及びInGaNからなる第1井戸層11bを含む第1超格子構造体11と、GaN又はInGaNからなる第2障壁層12a及びInGaNからなる第2井戸層12bを含む第2超格子構造体12と、が設けられている。さらに、第2超格子構造体12の平均In混晶比は、第1超格子構造体11の平均In混晶比よりも小さい。
[Embodiment 1]
FIG. 1 is a sectional view of the semiconductor light emitting device according to this embodiment. The semiconductor light emitting device of this embodiment includes a substrate 1, a buffer layer 2, an n-
これにより、再現性よく半導体発光素子の順方向電圧を低下させることができると共に、静電耐圧を向上させることができる。以下、詳細に述べる。 As a result, the forward voltage of the semiconductor light emitting element can be reduced with good reproducibility and the electrostatic withstand voltage can be improved. Details will be described below.
一般に、InGaNの結晶性はGaNの結晶性よりも劣り、同じInGaNでもIn混晶比が大きくなるほどその結晶性は劣る。また、エピタキシャル成長では結晶性は引き継がれるので、例えば、結晶性の悪いInGaNの上にGaNを成長させても、InGaN上に直ちに結晶性の良いGaNを成長させることはできず、InGaN直上の所定の膜厚のGaNの結晶性はさらに上の領域のGaNの結晶性よりも劣るものと考えられる。したがって、半導体発光素子において、InGaNの膜厚及び/又はInGaNのIn混晶比が大きくなるほど、InGaN自体及び/又はその後に成長させるGaN等の他の層の結晶性が低下し電気抵抗が下がるので、結果として順方向電圧は低下する。結晶性が低下することにより電流が流れやすくなるメカニズムの詳細は不明だが、おそらく転位等の結晶欠陥を介して電流が流れるためであると考えられる。 In general, the crystallinity of InGaN is inferior to that of GaN, and the crystallinity of InGaN is inferior as the In mixed crystal ratio increases. In addition, since crystallinity is inherited in epitaxial growth, for example, even if GaN is grown on InGaN with poor crystallinity, GaN with good crystallinity cannot be grown immediately on InGaN. It is considered that the crystallinity of GaN having a film thickness is inferior to the crystallinity of GaN in the upper region. Therefore, in the semiconductor light emitting device, as the thickness of InGaN and / or the In mixed crystal ratio of InGaN increases, the crystallinity of InGaN itself and / or other layers such as GaN grown thereafter decreases and the electrical resistance decreases. As a result, the forward voltage decreases. The details of the mechanism by which the current easily flows due to the decrease in crystallinity is unknown, but it is probably because the current flows through crystal defects such as dislocations.
しかし、順方向電圧を低下させるために結晶性を低下させると、半導体発光素子の出力が低下してしまう。さらに、電流が流れやすいと、所定の電圧がかかったときに半導体発光素子に流れる電流も多くなってしまうので、結果として、重要な一特性である静電耐圧が低下してしまう。 However, if the crystallinity is reduced in order to reduce the forward voltage, the output of the semiconductor light emitting element is reduced. Furthermore, if the current flows easily, the current flowing through the semiconductor light emitting element increases when a predetermined voltage is applied, and as a result, the electrostatic withstand voltage, which is an important characteristic, decreases.
そこで、本実施の形態では、第2超格子構造体12の平均In混晶比を第1超格子構造体11の平均In混晶比よりも小さくすることにより、第2超格子構造体12の結晶性を第1超格子構造体11の結晶性よりも向上させている(逆に言うと、第1超格子構造体11の結晶性を第二超格子構造体4の結晶性よりも低下させている。)。第1超格子構造体11においては、その結晶性を第2超格子構造体12の結晶性よりも低下させることで、その領域において電流を流れやすくし、半導体発光素子としての順方向電圧を低下させている。一方、第2超格子構造体12においては、その結晶性を第1超格子構造体11よりも向上させることで、半導体発光素子としての出力を低下させずに、静電耐圧を向上させることができる。
Therefore, in the present embodiment, by making the average In mixed crystal ratio of the
ここで、活性層13から遠い第1超格子構造体11の結晶性を向上させるのではなく、活性層13に近い第2超格子構造体12の結晶性を向上させることが、出力を維持しつつ、順方向電圧を低下させ静電耐圧を向上させるポイントであると考えられる。つまり、活性層13は第2超格子構造体12上に配置されるので、第2超格子構造体12の良い結晶性が引き継がれる。その結果、出力の低下を伴わずに、静電耐圧を効果的に向上させることができると考えられる。
Here, not improving the crystallinity of the first superlattice structure 11 far from the
第2超格子構造体12の平均In混晶比が第1超格子構造体11の平均In混晶比よりも小さいか否かは、SIMS(2次イオン質量分析)等で確認することができる。例えば、第2超格子構造体12のInレベルが第1超格子構造体11のInレベルより低ければ、第2超格子構造体12の平均In混晶比が第1超格子構造体11の平均In混晶比よりも小さいということができる。
Whether the average In mixed crystal ratio of the
以下、本実施形態の主な構成要素について説明する。 Hereinafter, main components of the present embodiment will be described.
(基板1)
基板1は、その上面に半導体層を成長させることができればよく、その材料等は限定されない。基板1としては、例えば、サファイア、スピネル、SiC、ZnS、ZnO、GaAs、Si、及びGaN等が挙げられる。一般的には、サファイアを基板として用いることが多い。基板1は最終的に研磨等により薄くしたり、除去したりすることもできる。
(Substrate 1)
The substrate 1 may be any material as long as a semiconductor layer can be grown on the upper surface thereof, and the material and the like are not limited. Examples of the substrate 1 include sapphire, spinel, SiC, ZnS, ZnO, GaAs, Si, and GaN. In general, sapphire is often used as a substrate. The substrate 1 can be finally thinned or removed by polishing or the like.
(バッファ層2)
サファイア等の異種基板を用いる場合には、低温成長層であるバッファ層2を設けることが好ましい。バッファ層2を介在させることで、その上に成長させる半導体層の結晶性が良好なものとなる。一方、異種基板ではなく例えばGaNを基板として用いる場合は、必ずしもバッファ層2を設ける必要はない。バッファ層2は最終的に除去することもできる。
(Buffer layer 2)
When using a different substrate such as sapphire, it is preferable to provide the buffer layer 2 which is a low temperature growth layer. By interposing the buffer layer 2, the crystallinity of the semiconductor layer grown thereon is improved. On the other hand, when GaN, for example, is used as the substrate instead of the heterogeneous substrate, the buffer layer 2 is not necessarily provided. The buffer layer 2 can be finally removed.
(n側コンタクト層5)
n側コンタクト層5は、最終的にn電極18が設けられる層である。その材料等は限定されないが、例えばn型のGaN又はAlGaNとすることができる。一般的には、SiドープGaNからなるn型層をn側コンタクト層として用いることが多い。
(N-side contact layer 5)
The n-
n電極18の材料及び構成は限定されない。n電極18としては、例えば、n側コンタクト層5の一部に設けられたTi/Rh/W/Auとすることができる。
The material and configuration of the n-
(第1超格子構造体11)
第1超格子構造体11は、GaN又はInGaNからなる第1障壁層11a及びInGaNからなる第1井戸層11bを含む。つまり、第1障壁層11a及び第1井戸層11bを1ペアとして、それが順に複数積層された構造である。ただし、最初の層(n側コンタクト層5から最も近い層)及び最後の層(n側コンタクト層5から最も遠い層)は限定されず、いずれも第1障壁層11aでも第1井戸層11bでもよい。
(First superlattice structure 11)
The first superlattice structure 11 includes a first barrier layer 11a made of GaN or InGaN and a first well layer 11b made of InGaN. That is, the first barrier layer 11a and the first well layer 11b are paired and a plurality of layers are sequentially stacked. However, the first layer (the layer closest to the n-side contact layer 5) and the last layer (the layer farthest from the n-side contact layer 5) are not limited, and both are the first barrier layer 11a and the first well layer 11b. Good.
第1超格子構造体11をバルクではなく超格子構造とすることで、本実施形態における上記効果を再現性良く得ることができるものと考えられる。つまり、第1超格子構造体11を超格子構造とすることで、臨界膜厚の効果により必要以上の結晶性の低下(例えばクラックの発生)を伴うことなく、一定のレベルで第1超格子構造体11全体としての結晶性を低下させることができる。さらに、第1超格子構造体11の代わりに、第1超格子構造体11の平均In混晶比を有するバルク(単層)のInGaNを形成しても良いように思えるが、低濃度でIn混晶比を一定に保ったまま厚膜となるバルクのInGaNを再現性良く成長させることは困難である。したがって、第1超格子構造体11は、バルクではなく、超格子構造であることが必須である。 By making the first superlattice structure 11 a superlattice structure instead of a bulk, it is considered that the above-described effect in the present embodiment can be obtained with good reproducibility. That is, by making the first superlattice structure 11 have a superlattice structure, the first superlattice can be achieved at a certain level without causing an unnecessary decrease in crystallinity (for example, generation of cracks) due to the effect of the critical film thickness. The crystallinity of the entire structure 11 can be reduced. Further, instead of the first superlattice structure 11, it seems that bulk (single layer) InGaN having the average In mixed crystal ratio of the first superlattice structure 11 may be formed. It is difficult to grow bulk InGaN with a high reproducibility while keeping the mixed crystal ratio constant. Therefore, it is essential that the first superlattice structure 11 has a superlattice structure, not a bulk.
第1井戸層11bの膜厚は第1障壁層11aの膜厚よりも厚いことが好ましい。これにより、第1井戸層11b及びその上に成長される層の結晶性が低下する結果として第1超格子構造体11全体としての結晶性を容易に低下させることができるので、半導体発光素子としての順方向電圧を効果的に低下させることができる。 The film thickness of the first well layer 11b is preferably larger than the film thickness of the first barrier layer 11a. As a result, the crystallinity of the first superlattice structure 11 as a whole can be easily reduced as a result of the crystallinity of the first well layer 11b and the layer grown thereon being reduced. The forward voltage can be effectively reduced.
第1障壁層11aの膜厚としては、好ましくは0.3nm以上6nm以下、より好ましくは0.3nm以上3nm以下、さらに好ましくは0.5nm以上1.5nm以下とすることができる。第1井戸層11bの膜厚としては、好ましくは0.5nm以上8nm以下、より好ましくは0.5nm以上4nm以下、さらに好ましくは1nm以上2.5nm以下とすることができる。これにより、上記効果をより容易にえることができる。 The thickness of the first barrier layer 11a is preferably 0.3 nm to 6 nm, more preferably 0.3 nm to 3 nm, and still more preferably 0.5 nm to 1.5 nm. The film thickness of the first well layer 11b is preferably 0.5 nm to 8 nm, more preferably 0.5 nm to 4 nm, and still more preferably 1 nm to 2.5 nm. Thereby, the said effect can be acquired more easily.
なお、第1障壁層11aは障壁層であり、第1井戸層11bは井戸層であるので、例え第1障壁層11aがInGaNからなる場合であっても、第1障壁層11aのIn混晶比が第1井戸層11bのIn混晶比よりも小さくなることは言うまでもない。 Since the first barrier layer 11a is a barrier layer and the first well layer 11b is a well layer, even if the first barrier layer 11a is made of InGaN, the In mixed crystal of the first barrier layer 11a. It goes without saying that the ratio is smaller than the In mixed crystal ratio of the first well layer 11b.
第1超格子構造体11の膜厚は、第2超格子構造体12の膜厚よりも厚いことが好ましい。具体的には、第1超格子構造体11の膜厚は、第2超格子構造体12の膜厚の好ましくは2倍〜20倍、より好ましくは3倍〜15倍、さらに好ましくは5倍〜10倍とすることができる。これにより、順方向電圧の低減と静電耐圧の向上とを再現性良く実現することができる。
The film thickness of the first superlattice structure 11 is preferably larger than the film thickness of the
上記特性を再現性良く得るためには、第1障壁層11aと第1井戸層11bには、n型不純物を実質的にドープしないこと(アンドープ)が好ましい。ただし、第1障壁層11aと第1井戸層11bのうち少なくとも一方に特性を損なわない程度にn型不純物をドープすることもできる。本明細書において「アンドープ」とは、1×1017/cm3以下とする。 In order to obtain the above characteristics with good reproducibility, it is preferable that the first barrier layer 11a and the first well layer 11b are not substantially doped with n-type impurities (undoped). However, it is also possible to dope n-type impurities to such an extent that at least one of the first barrier layer 11a and the first well layer 11b does not impair the characteristics. In this specification, “undoped” means 1 × 10 17 / cm 3 or less.
(第2超格子構造体12)
第2超格子構造体12は、GaN又はInGaNからなる第2障壁層12a及びInGaNからなる第2井戸層12bを含む。つまり、第2障壁層12a及び第2井戸層12bを1ペアとして、それが順に複数積層された構造である。ただし、最初の層(第1超格子構造体11から最も近い層)及び最後の層(第1超格子構造体11から最も遠い層)は限定されず、いずれも第2障壁層12aでも第2井戸層12bでもよい。
(Second superlattice structure 12)
The
第2超格子構造体12をバルクではなく超格子構造とすることで、本実施形態における上記効果を再現性良く得ることができるものと考えられる。つまり、第2超格子構造体12の代わりに、第2超格子構造体12の平均In混晶比を有するバルク(単層)のInGaNを形成しても良いように思えるが、低濃度でIn混晶比を一定に保ったまま厚膜となるバルクのInGaNを再現性良く成長させることは困難である。したがって、第1超格子構造体11は、バルクではなく、超格子構造であることが必須である。
By making the
第2障壁層12aの膜厚は第2井戸層12bの膜厚よりも厚いことが好ましい。これにより、第2障壁層12a及びその上に成長される層の結晶性が向上する結果として第2超格子構造体12全体としての結晶性を容易に向上させることができるので、半導体発光素子全体としての静電耐圧を効果的に向上させることができる。
The thickness of the
第2障壁層12aの膜厚としては、好ましくは0.5nm以上8nm以下、より好ましくは0.5nm以上4nm以下、さらに好ましくは1nm以上2.5nm以下とすることができる。第2井戸層12bの膜厚としては、好ましくは0.3nm以上6nm以下、より好ましくは0.3nm以上3nm以下、さらに好ましくは0.5nm以上1.5nm以下とすることができる。これにより、上記効果をより容易にえることができる。
The thickness of the
なお、第2障壁層12aは障壁層であり、第2井戸層12bは井戸層であるので、例え第2障壁層12aがInGaNからなる場合であっても、第2障壁層12aのIn混晶比が第2井戸層12bのIn混晶比よりも小さくなることは言うまでもない。
Since the
上記特性を得るためには、第2障壁層12aと第2井戸層12bには、n型不純物を実質的にドープしないこと(アンドープ)が好ましい。ただし、第2障壁層12aと第2井戸層12bのうち少なくとも一方に特性を損なわない程度にn型不純物をドープすることもできる。
In order to obtain the above characteristics, it is preferable that the
(活性層13)
活性層13の構造は限定されないが、単一の井戸層を有する単一量子井戸構造(SQW)、又は複数の井戸層及び障壁層を有する多重量子井戸構造(MQW)とするが好ましい。活性層13がMQWの場合、その積層順は特に問わず、井戸層または障壁層から積層することもできるし、同様に井戸層または障壁層で終わることもできる。
(Active layer 13)
The structure of the
(p側コンタクト層17)
p側コンタクト層17は、最終的にp電極19が設けられる層である。その材料等は限定されないが、例えば、p型のGaN又はAlGaNとすることができる。一般的には、MgドープGaNからなるp型層をp側コンタクト層として用いることが多い。
(P-side contact layer 17)
The p-side contact layer 17 is a layer where the p-
p電極19の材料及び構成は限定されない。p電極19としては、例えば、p側コンタクト層17の略全面に設けられたITOからなる透光性電極19aと、透光性部の一部に設けられたTi/Rh/W/Auからなるパッド電極19bと、から構成することができる。
The material and configuration of the p-
本実施の形態においては、基板1乃至p側コンタクト層17が隣接する層又は超格子構造体と直接接する構成としたが、それらの間に他の層を設けることもできる。しかし、第1超格子構造体11、第2超格子構造体12及び活性層13は、互いに直接接することが好ましい。これにより、順方向電圧の低減及び静電耐圧の向上を再現性良く得ることができる。
In the present embodiment, the substrate 1 to the p-side contact layer 17 are in direct contact with the adjacent layer or superlattice structure, but other layers may be provided therebetween. However, the first superlattice structure 11, the
[実施の形態2]
本実施形態の半導体発光素子は、基板1と、n側コンタクト層5と、活性層13と、p側コンタクト層17と、を順に備える。n側コンタクト層5と活性層13との間には、n側コンタクト層5側から順に、GaNからなる第1障壁層11a及びInGaNからなる第1井戸層11bを含む第1超格子構造体11と、GaNからなる第2障壁層12a及びInGaNからなる第2井戸層12bを含む第2超格子構造体12と、が設けられている。
[Embodiment 2]
The semiconductor light emitting device of this embodiment includes a substrate 1, an n-
ここで、第1井戸層11bの膜厚と第2井戸層12bの膜厚とは実質的に同じであり、第1障壁層11aの膜厚と第2障壁層12aの膜厚とは実質的に同じであり、第2井戸層12bのIn混晶比を第1井戸層11bのIn混晶比よりも小さい。これにより、第1超格子構造体11の結晶性を第2超格子構造体12の結晶性よりも低下させることができるので、半導体発光素子の順方向電圧を低下させることができる。さらに、第2超格子構造体12の結晶性を第1超格子構造体11の結晶性よりも向上させることができるので、半導体発光素子としての出力を低下させることなく、静電耐圧を向上させることができる。
Here, the thickness of the first well layer 11b and the thickness of the second well layer 12b are substantially the same, and the thickness of the first barrier layer 11a and the thickness of the
上記効果が得られるメカニズムや各構成要素については、実施の形態1で説明した内容と同様である。よって、ここでは繰り返さない。 About the mechanism and each component which can acquire the said effect, it is the same as that of the content demonstrated in Embodiment 1. FIG. Therefore, it will not be repeated here.
本実施の形態において、好ましくは第1井戸層11bのIn混晶比は0.05以上0.15未満で第2井戸層12bのIn混晶比は0.01以上0.05未満であり、より好ましくは第1井戸層11bのIn混晶比は0.05以上0.10未満で第2井戸層12bのIn混晶比は0.02以上0.05未満とすることができる。これにより、順方向電圧の低減と静電耐圧の向上とを再現性良く実現することができる。 In the present embodiment, the In mixed crystal ratio of the first well layer 11b is preferably 0.05 or more and less than 0.15, and the In mixed crystal ratio of the second well layer 12b is 0.01 or more and less than 0.05, More preferably, the In mixed crystal ratio of the first well layer 11b may be 0.05 or more and less than 0.10, and the In mixed crystal ratio of the second well layer 12b may be 0.02 or more and less than 0.05. Thereby, reduction of the forward voltage and improvement of the electrostatic withstand voltage can be realized with good reproducibility.
本明細書において、膜厚が「実質的に同じ」とは、一方の膜厚が他方の膜厚のプラスマイナス20%以内であることをいう。 In this specification, the film thickness “substantially the same” means that one film thickness is within ± 20% of the other film thickness.
<実施例1>
図2に基づいて本実施例の半導体発光素子について説明する。本実施例の半導体発光素子は、半導体成長面に凹凸(図示せず)が形成されたサファイア基板1、Al0.2Ga0.8Nからなる膜厚20nmのバッファ層2、SiドープGaNからなる膜厚2μmの第1n側層3、AlNからなる膜厚4nmの第2n側層4、SiドープGaNからなる膜厚2μmの第3n側層5(n側コンタクト層)、アンドープGaNからなる膜厚150nmの第4n側層6、SiドープGaNからなる膜厚10nmの第5n側層7、アンドープGaNからなる膜厚150nmの第6n側層8、SiドープGaNからなる膜厚30nmの第7n側層9、アンドープGaNからなる膜厚5nmの第8n側層10、アンドープGaNからなる膜厚0.8nmの第1障壁層11a及びアンドープIn0.06Ga0.94Nからなる膜厚1.7nmの第1井戸層11bを1ペアとしてこれを27回繰り返した第1超格子構造体11、アンドープGaNからなる膜厚0.8nmの第2障壁層12a及びアンドープIn0.03Ga0.97Nからなる膜厚1.7nmムの第1井戸層12bを1ペアとしてこれを3回繰り返した後に第2障壁層12aで終わる第2超格子構造体12、SiドープGaNからなる膜厚5nmの障壁層で始まりIn0.3Ga0.7Nよりなる膜厚3nmの井戸層とアンドープGaNからなる膜厚5nmの障壁層を1ペアとしてこれを9回繰り返した多重量子井戸構造の活性層13、MgドープAlGaNよりなる膜厚15nmの第1p側層14、アンドープGaNよりなる膜厚150nmの第2p側層15、MgドープGaN(Mg低濃度)よりなる膜厚150nmの第3p側層16、MgドープGaN(Mg高濃度)よりなる膜厚15nmの第4p側層17(p側コンタクト層)を順に備える。
<Example 1>
The semiconductor light emitting device of this example will be described with reference to FIG. The semiconductor light-emitting device of this example is composed of a sapphire substrate 1 having irregularities (not shown) formed on a semiconductor growth surface, a buffer layer 2 having a thickness of 20 nm made of Al 0.2 Ga 0.8 N, and Si-doped GaN. The first n-side layer 3 having a thickness of 2 μm, the second n-side layer 4 having a thickness of 4 nm made of AlN, the third n-side layer 5 (n-side contact layer) having a thickness of 2 μm made of Si-doped GaN, and the film made of undoped GaN 150 nm thick fourth n-side layer 6, Si-doped GaN 10 nm-thickness 5 n-side layer 7, undoped GaN 150-nm thick sixth n-side layer 8, Si-doped GaN 30 nm-thickness 7 n-side layer 9, first 8n side layer 10 of thickness 5nm of undoped GaN, the first barrier layer 11a and the undoped an in 0.06 Ga 0.9 thickness 0.8nm of undoped GaN First superlattice structure 11 which was repeated 27 times a first well layer 11b having a thickness 1.7nm of N as a pair, the second barrier layer 12a and the undoped In thickness 0.8nm of undoped GaN The second superlattice structure 12, which ends with the second barrier layer 12a after repeating this three times as a pair of the first well layer 12b made of 0.03 Ga 0.97 N and having a thickness of 1.7 nm, Si doping A multi-layered structure in which a 5-nm-thick well layer composed of In 0.3 Ga 0.7 N and a 5-nm-thick barrier layer composed of undoped GaN are repeated as a pair, starting with a 5-nm-thick barrier layer composed of GaN. An
本実施例の半導体発光素子の20mAにおける順方向電圧は、約2.80Vであり、比較例1に比較して約0.05V低下した。さらに、静電耐圧は約1150Vであり、比較例1に比べて約150V向上しした。これらの結果より、第1超格子構造体11及び第2超格子構造体12を設けることで、順方向電圧の低下と静電耐圧の向上とを両立することが可能であることがわかる。
The forward voltage at 20 mA of the semiconductor light emitting device of this example was about 2.80 V, which was about 0.05 V lower than that of Comparative Example 1. Furthermore, the electrostatic withstand voltage was about 1150 V, which was about 150 V higher than that of Comparative Example 1. From these results, it can be seen that by providing the first superlattice structure 11 and the
ここで、第1n側層3、第2n側層4、第4n側層6〜第8n側層10、第1p側層14〜第3p側層16は必ずしも必要でない。しかし、これらを設けることにより、出力を維持しつつ、順方向電圧の低下及び静電耐圧の向上の両者を達成しやすくなるので好ましい。
Here, the first n-
<比較例1>
実施例1において、第1超格子構造体11及び第2超格子構造体12の代わりに、GaNからなる膜厚0.8nmの障壁層及びIn0.06Ga0.94Nからなる膜厚1.7nmの井戸層を1ペアとしてこれを30回繰り返した後に同様の障壁層で終わらせた超格子構造体を設けた以外は、実施例1と同様の半導体発光素子を作製した。
<Comparative Example 1>
In Example 1, instead of the first superlattice structure 11 and the
本比較例の半導体発光素子の20mAにおける順方向電圧は、約2.85Vであった。さらに、静電耐圧は約1000Vであった。 The forward voltage at 20 mA of the semiconductor light emitting device of this comparative example was about 2.85V. Furthermore, the electrostatic withstand voltage was about 1000V.
本発明に係る発光装置の製造方法は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機等、種々の発光装置の製造方法に使用することができる。 The light emitting device manufacturing method according to the present invention includes various light emitting device manufacturing methods such as illumination light sources, various indicator light sources, in-vehicle light sources, display light sources, liquid crystal backlight light sources, sensor light sources, and traffic lights. Can be used.
1・・・基板
2・・・バッファ層
3・・・第1n側層
4・・・第2n側層
5・・・第3n側層(n側コンタクト層)
6・・・第4n側層
7・・・第5n側層
8・・・第6n側層
9・・・第7n側層
10・・・第8n側層
11・・・第1超格子構造体
11a・・・第1障壁層
11b・・・第1井戸層
12・・・第2超格子構造体
12a・・・第2障壁層
12b・・・第2井戸層
13・・・活性層
14・・・第1p側層
15・・・第2p側層
16・・・第3p側層
17・・・第4p側層(p側コンタクト層)
18・・・n電極
19・・・p電極
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ...
6 ... 4n-
18 ...
Claims (5)
前記n側コンタクト層と前記活性層との間には、前記n側コンタクト層側から順に、GaN又はInGaNからなる第1障壁層及びInGaNからなる第1井戸層を含む第1超格子構造体と、GaN又はInGaNからなる第2障壁層及びInGaNからなる第2井戸層を含む第2超格子構造体と、が設けられ、
前記第2超格子構造体の平均In混晶比は、前記第1超格子構造体の平均In混晶比よりも小さいことを特徴とする半導体発光素子。
n側コンタクト層と、活性層と、p側コンタクト層と、を順に備える半導体発光素子であって、 A semiconductor light emitting device comprising an n-side contact layer, an active layer, and a p-side contact layer in order,
A first superlattice structure including a first barrier layer made of GaN or InGaN and a first well layer made of InGaN in order from the n-side contact layer side between the n-side contact layer and the active layer; A second superlattice structure including a second barrier layer made of GaN or InGaN and a second well layer made of InGaN, and
An average In mixed crystal ratio of the second superlattice structure is smaller than an average In mixed crystal ratio of the first superlattice structure.
A semiconductor light emitting device comprising an n-side contact layer, an active layer, and a p-side contact layer in order,
前記第1井戸層の膜厚と前記第2井戸層の膜厚とは実質的に同じであると共に、前記第1障壁層の膜厚と前記第2障壁層の膜厚とは実質的に同じであり、
前記第2井戸層のIn混晶比は、前記第1井戸層のIn混晶比よりも小さいことを特徴とする半導体発光素子。 Between the n-side contact layer and the active layer, in order from the n-side contact layer side, a first superlattice structure including a first barrier layer made of GaN and a first well layer made of InGaN, and GaN A second superlattice structure including a second barrier layer made of and a second well layer made of InGaN,
The thickness of the first well layer and the thickness of the second well layer are substantially the same, and the thickness of the first barrier layer and the thickness of the second barrier layer are substantially the same. And
The semiconductor light emitting device, wherein the In mixed crystal ratio of the second well layer is smaller than the In mixed crystal ratio of the first well layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164409A JP2012028476A (en) | 2010-07-22 | 2010-07-22 | Method for manufacturing light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164409A JP2012028476A (en) | 2010-07-22 | 2010-07-22 | Method for manufacturing light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028476A true JP2012028476A (en) | 2012-02-09 |
JP2012028476A5 JP2012028476A5 (en) | 2013-06-20 |
Family
ID=45781074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164409A Pending JP2012028476A (en) | 2010-07-22 | 2010-07-22 | Method for manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012028476A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043982A (en) * | 2010-08-19 | 2012-03-01 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting element |
JP2013187484A (en) * | 2012-03-09 | 2013-09-19 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method of the same |
WO2013187171A1 (en) * | 2012-06-13 | 2013-12-19 | シャープ株式会社 | Nitride semiconductor light emitting element and method for manufacturing same |
JP2014146684A (en) * | 2013-01-29 | 2014-08-14 | Stanley Electric Co Ltd | Semiconductor light-emitting element and manufacturing method of the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330554A (en) * | 1998-03-12 | 1999-11-30 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2002299685A (en) * | 2001-03-29 | 2002-10-11 | Lumileds Lighting Us Llc | Gallium indium nitride smooth structure for group iii nitride devices |
JP2007019526A (en) * | 2006-08-11 | 2007-01-25 | Rohm Co Ltd | Process for fabricating nitride semiconductor element |
JP2007059913A (en) * | 2005-08-25 | 2007-03-08 | Samsung Electro Mech Co Ltd | Nitride semiconductor led |
-
2010
- 2010-07-22 JP JP2010164409A patent/JP2012028476A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330554A (en) * | 1998-03-12 | 1999-11-30 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2002299685A (en) * | 2001-03-29 | 2002-10-11 | Lumileds Lighting Us Llc | Gallium indium nitride smooth structure for group iii nitride devices |
JP2007059913A (en) * | 2005-08-25 | 2007-03-08 | Samsung Electro Mech Co Ltd | Nitride semiconductor led |
JP2007019526A (en) * | 2006-08-11 | 2007-01-25 | Rohm Co Ltd | Process for fabricating nitride semiconductor element |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043982A (en) * | 2010-08-19 | 2012-03-01 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting element |
JP2013187484A (en) * | 2012-03-09 | 2013-09-19 | Sharp Corp | Nitride semiconductor light-emitting element and manufacturing method of the same |
WO2013187171A1 (en) * | 2012-06-13 | 2013-12-19 | シャープ株式会社 | Nitride semiconductor light emitting element and method for manufacturing same |
TWI493753B (en) * | 2012-06-13 | 2015-07-21 | Sharp Kk | Nitride semiconductor light emitting device and manufacturing method thereof |
JPWO2013187171A1 (en) * | 2012-06-13 | 2016-02-04 | シャープ株式会社 | Nitride semiconductor light emitting device and manufacturing method thereof |
CN104364917B (en) * | 2012-06-13 | 2017-03-15 | 夏普株式会社 | Nitride semiconductor luminescent element and its manufacture method |
US9620671B2 (en) | 2012-06-13 | 2017-04-11 | Sharp Kabushiki Kaisha | Nitride semiconductor light emitting element and method for manufacturing same |
JP2014146684A (en) * | 2013-01-29 | 2014-08-14 | Stanley Electric Co Ltd | Semiconductor light-emitting element and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5523459B2 (en) | Light emitting diode with modulation doping layer | |
EP2922102A1 (en) | Semiconductor light emitting element | |
US20140110667A1 (en) | Semiconductor light emitting device | |
JP2014067893A (en) | Group iii nitride semiconductor light-emitting element | |
US10879422B2 (en) | Light emitting element | |
JP7262965B2 (en) | semiconductor light emitting device | |
TW201832294A (en) | Semiconductor device | |
JP2012028476A (en) | Method for manufacturing light emitting device | |
JP5164641B2 (en) | Manufacturing method of current confinement type semiconductor light emitting device | |
JP5510183B2 (en) | Nitride semiconductor light emitting device | |
TW201513413A (en) | Light-emitting element | |
JP2013122950A (en) | Group iii nitride semiconductor light-emitting element | |
JP5994420B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP5668647B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
KR20120014341A (en) | Led | |
CN115241337A (en) | Light emitting diode | |
KR102008349B1 (en) | Light emitting device and light emitting device package | |
JP5734250B2 (en) | Current confinement type semiconductor light emitting device | |
CN111326616A (en) | Semiconductor light-emitting element | |
KR102340717B1 (en) | Light Emitting Device and Method for the same | |
KR101583276B1 (en) | Light emitting diode having multi-layered structure for current spreading | |
KR102531349B1 (en) | Light emitting device | |
JP5942519B2 (en) | Semiconductor light emitting device | |
US10147840B2 (en) | Light emitting diode with light emitting layer containing nitrogen and phosphorus | |
JP2016181553A (en) | Semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141224 |