JP2012026988A - 欠陥検出装置及びコンピュータプログラム - Google Patents

欠陥検出装置及びコンピュータプログラム Download PDF

Info

Publication number
JP2012026988A
JP2012026988A JP2010168779A JP2010168779A JP2012026988A JP 2012026988 A JP2012026988 A JP 2012026988A JP 2010168779 A JP2010168779 A JP 2010168779A JP 2010168779 A JP2010168779 A JP 2010168779A JP 2012026988 A JP2012026988 A JP 2012026988A
Authority
JP
Japan
Prior art keywords
mask
image
defect
region
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010168779A
Other languages
English (en)
Other versions
JP5604208B2 (ja
Inventor
Naotaka Adachi
尚孝 安達
Keimo Yana
敬模 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2010168779A priority Critical patent/JP5604208B2/ja
Publication of JP2012026988A publication Critical patent/JP2012026988A/ja
Application granted granted Critical
Publication of JP5604208B2 publication Critical patent/JP5604208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

【課題】本発明は、適正なマスク領域を設定し、簡易な手法にて欠陥の検出を行う欠陥検出装置の提供を目的とする。
【解決手段】上記目的を達成するために、半導体回路のシミュレーション画像データのパターン線分を膨張させ、当該シミュレーション画像データのパターン内側領域、及び外側領域の一方にマスクを施し、当該マスクが施されたシミュレーション画像データと、当該マスクが施された領域以外の領域について、SEM画像の輝度信号を検出し、当該輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出する欠陥検査装置を提案する。
【選択図】 図3

Description

本発明は、欠陥検査装置及び取得された画像から欠陥情報を抽出するためのコンピュータプログラムに係り、特に画像の輝度情報に基づいて、欠陥を検査する欠陥検査装置、及びコンピュータプログラムに関する。
半導体ウェーハに、デバイスまたは配線パターンを形成する際は、半導体ウェーハ上にレジストと呼ばれる塗布材を塗布し、レジストの上にパターン形状の露光用マスク(レチクル)を重ね、その上から可視光線・紫外線などを露光し、レジストを感光することによってパターンを形成する方法が採用されている。このようにして得られたパターンは照射する電子線の強度や絞りによってパターンの形状が変化するため、高精度のパターンを形成するにはパターンの出来栄えを検査する必要がある。
この検査には、従来から測長走査型電子顕微鏡(Critical Dimension Scanning Electron Microscope:CD−SEM)が広く用いられている。検査を要する半導体パターン上の任意の評価ポイントをCD−SEMにて観察しその観察画像からパターンの幅の寸法や形状データを取得し、パターンの出来栄えを評価している。
パターン形状の欠陥、例えば短絡や断線を発見する場合、欠陥のない比較元の画像(参照画像)を作成し、それと検査したい場所の画像を比較することで行っている。
一方で、参照画像を作成することなく、欠陥や異物等の判定等を行う手法が知られている。特許文献1には、パターンの境界部分,内側,外側の3つの部分に区分し、各部分ごとの輝度値の特徴量に基づいて、異物の有無を判定する手法が説明されている。特許文献2には、パターンの内部を選択的に評価対象とすべく、パターンの外部を覆うマスク画像を用意し、パターン内部の輝度情報を選択的に抽出する手法が説明されている。更に、パターン内部を評価するに当たり、パターン内部の大きさより小さい検査領域となるように、マスク画像を形成することが説明されている。
特許文献3には、測定装置を自動制御するプログラムであるレシピの作成方法に関し、レシピ条件の1つとして登録されるアライメントパターンを、シミュレーションに基づいて形成することが説明されている。
特開2008−164953号公報 特開2000−163579号公報 USP 7,457,736
特許文献1,2に説明されているような輝度情報を用いた欠陥判定法によれば、参照画像を作成し、当該参照画像と試料画像との比較に基づいて欠陥抽出を行う手法に比べて、参照画像を形成する必要がない分、簡易な検査を行うことが可能となるが、領域区分やマスク画像の適用が正確に行われていないと、エッジ部分の情報を欠陥と誤認識する可能性がある。SEM画像上では、エッジ部分は他の部分と比べると、エッジ効果により、放出される電子の量が多くなるため、明るく表示される。このように他の部分より明るく表示されるエッジ部分が、検査領域内に含まれると、検査領域内に輝度変化の大きな部分が存在することになり、結果として当該輝度変化を欠陥として判定する可能性がある。
また、実際の製造プロセスを経て形成されたパターンは、設計データ(レイアウトデータ)と、乖離のあることが多く、設計データをベースとした測定や検査を行う場合には、適正にマスク画像を形成できない場合がある。
一方、このような誤認識の発生確率を下げるために、検査領域を小さくする(マスク領域を大きくする)ことが考えられるが、検査領域を過度に狭めてしまうことになり、結果として、検出されるべき欠陥が検出されなくなる可能性がある。
以下に、適正なマスク領域を設定し、簡易な手法にて欠陥の検出を行うことを目的とする欠陥検出装置、及びコンピュータプログラムについて説明する。
上記目的を達成するための一態様として、以下に、半導体回路のレイアウトデータに対し、シミュレーションを施したシミュレーション画像データのパターン線分を膨張させ、当該膨張処理が施されたシミュレーション画像データのパターン内側領域、及び外側領域の一方にマスクを施し、当該マスクが施されたシミュレーション画像データと、荷電粒子線装置によって得られた画像を重畳させ、当該マスクが施された領域以外の領域について、輝度信号を検出し、当該輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出する欠陥検査装置、及び上記処理をコンピュータに実行させるコンピュータプログラムを提案する。
上記構成によれば、実際のパターン形状に近い輪郭形状に基づいて、輝度変化を検出する領域を選択することが可能となるため、検査領域の大きさを最大限確保しつつ、輝度変化の検出に基づく欠陥検査にとってノイズとなり得るエッジ部分、及び他の輝度を持つ領域を検査の対象から除外することが可能となる。
欠陥検査システムの概略構成図。 設計データに基づいて、マスク画像を作成する工程を説明する図。 欠陥検査工程を説明する図。 複数のSEMが接続された欠陥検査システムの概略構成図。 走査電子顕微鏡の概略構成図。 マスク画像を形成するプロセッサの概要を説明する図。 レシピ作成工程を示すフローチャート。
荷電粒子線装置等にて取得された画像を用いて、試料上の欠陥検出を行う場合、予め当該領域と同じパターン形状を持つ領域の画像を用意し、当該画像と取得された画像との比較を行うことによって、欠陥抽出を行う手法が知られている。しかし、欠陥のない比較元の画像(参照画像)を作成するには、複数箇所同パターンの画像を撮影して平均化する必要があり、作成に時間がかかる。またその間、装置を占有するため、装置稼働率が低下する。
また、半導体パターンの光学近接効果補正(Optical Proximity Correction:OPC)モデルの検証は、1チップのパターンに対し約1000箇所の検査箇所があり、検査画像と参照画像との比較にも多くの時間がかかっている。
以下に説明する本実施例では、半導体素子の設計データを用い、検査箇所を撮影したSEM画像の一部を部分的にマスキングすることで、参照画像を作成せずに、高精度、高速にパターン欠陥を発見する欠陥検査装置、及びコンピュータプログラムについて説明する。
参照画像の作成を不要とすると共に、設計データ(レイアウトデータ)を用いてマスク画像を形成可能とすることによって、測長走査型電子顕微鏡の稼働率が向上する。また、自動的に欠陥を検出し、欠陥検出時間を短縮することが可能となる。
以下の説明では、主に半導体素子の設計データが格納されているサーバ、走査型電子顕微鏡、及び後述する欠陥検出処理を行う欠陥検査装置がネットワークで接続された欠陥検出システムによる欠陥検出法について詳述する。欠陥検査装置は、オフラインで欠陥検出を行うようにしても良い。
(1)欠陥検査システムの全体構成
図1は、欠陥検査システムの概略構成を示す図である。図1に例示するように、欠陥検査システムは、半導体素子の設計データを格納した設計データ格納部101と、欠陥検査装置102と、検査画像を撮影する走査型電子顕微鏡103と、を備えている。欠陥検査装置102では、設計データ101を利用して、シミュレーション設計データ1021を作成し、走査型電子顕微鏡103から取得した、検査画像1022が格納される。
図4は、データ管理装置401を中心として、複数のSEMが接続されたシステムを例示している。特に本実施例の場合、SEM402は主に半導体露光プロセスに用いられるフォトマスクやレチクルのパターンの測定や検査を行うためのものであり、SEM403は主に、上記フォトマスク等を用いた露光によって半導体ウェーハ上に転写されたパターンを測定,検査するためのものである。SEM402とSEM403は、電子顕微鏡としての基本構造に大きな違いはないものの、それぞれ半導体ウェーハとフォトマスクの大きさの違いや、帯電に対する耐性の違いに対応した構成となっている。
各SEM402,SEM403にはそれぞれの制御装置404,405が接続され、SEMに必要な制御が行われる。各SEMでは、電子源より放出される電子ビームが複数段のレンズにて集束されると共に、集束された電子ビームは走査偏向器によって、試料上を一次元的、或いは二次元的に走査される。
電子ビームの走査によって試料より放出される二次電子(Secondary Electron:SE)或いは後方散乱電子(Backscattered Electron:BSE)は、検出器により検出され、前記走査偏向器の走査に同期して、フレームメモリ等の記憶媒体に記憶される。
以上のような制御等は、各SEMの制御装置404,405にて行われ、電子ビームの走査の結果、得られた画像や信号は、通信回線406,407を介してデータ管理装置401に送られる。なお、本例では、SEMを制御する制御装置と、SEMによって得られた信号に基づいて測定を行うデータ管理装置を別体のものとして、説明しているが、これに限られることはなく、データ管理装置にて装置の制御と検査処理を一括して行うようにしても良いし、各制御装置にて、SEMの制御と測定処理を併せて行うようにしても良い。
また、上記データ管理装置或いは制御装置には、検査処理を実行するためのプログラムが記憶されており、当該プログラムに従って検査、或いは演算が行われる。更にデータ管理装置には、半導体製造工程に用いられるフォトマスク(以下単にマスクと称することもある)やウェーハの設計データが記憶されている。この設計データは例えばGDSフォーマットやOASISフォーマットなどで表現されており、所定の形式にて記憶されている。なお、設計データは、設計データを表示するソフトウェアがそのフォーマット形式を表示でき、図形データとして取り扱うことができれば、その種類は問わない。また、データ管理装置とは別に設けられた記憶媒体にデザインデータを記憶させておいても良い。
また、データ管理装置401には、シミュレータ408が接続されている。シミュレータ408には、外部の記憶媒体、或いはデータ管理装置401に記憶された設計データと、半導体製造プロセス条件等に基づいて、パターンレイアウトを作成するプログラムと、それを実行する演算装置が内蔵されており、当該シミュレーション後のレイアウトデータを、データ管理装置に伝送可能に構成されている。なお、本実施例では、シミュレーションをシミュレータ408内にて行う例について説明するが、これに限られることはなく、例えばデータ管理装置408内にて、上記プログラムを実行することにより、シミュレーションを行うようにしても良い。
また、データ管理装置401は、SEMの動作を制御するプログラム(レシピ)を、半導体の設計データに基づいて作成する機能が備えられており、レシピ設定部としても機能する。具体的には、設計データ,パターンの輪郭線データ、或いはシミュレーションが施された設計データ上で所望の測定点,オートフォーカス,オートスティグマ,アドレッシング点等のSEMにとって必要な処理を行うための位置等を設定し、当該設定に基づいて、SEMの試料ステージや偏向器等を自動制御するためのプログラムを作成する。
また、後述するように、データ管理装置401は、半導体デバイスの設計データが登録されたデータベースを記憶、或いは外部の記憶媒体に記憶された設計データにアクセス可能に構成されており、任意の設定に応じてデータベースより必要なデータが読み出すように構成されている。
図5は、走査電子顕微鏡の概略構成図である。電子源501から引出電極502によって引き出され、図示しない加速電極によって加速された電子ビーム503は、集束レンズの一形態であるコンデンサレンズ504によって、絞られた後に、走査偏向器505により、試料509上を一次元的、或いは二次元的に走査される。電子ビーム503は試料台508に内蔵された電極に印加された負電圧により減速されると共に、対物レンズ506のレンズ作用によって集束されて試料509上に照射される。
電子ビーム503が試料509に照射されると、当該照射個所から二次電子、及び後方散乱電子のような電子510が放出される。放出された電子510は、試料に印加される負電圧に基づく加速作用によって、電子源方向に加速され、変換電極512に衝突し、二次電子511を生じさせる。変換電極512から放出された二次電子511は、検出器513によって捕捉され、捕捉された二次電子量によって、検出器513の出力Iが変化する。この出力Iに応じて図示しない表示装置の輝度が変化する。例えば二次元像を形成する場合には、走査偏向器505への偏向信号と、検出器513の出力Iとの同期をとることで、走査領域の画像を形成する。
なお、図5の例では試料から放出された電子を変換電極にて一端変換して検出する例について説明しているが、無論このような構成に限られることはなく、例えば加速された電子の軌道上に、電子倍像管や検出器の検出面を配置するような構成とすることも可能である。
制御装置404は、走査電子顕微鏡の各構成を制御すると共に、検出された電子に基づいて画像を形成する機能や、ラインプロファイルと呼ばれる検出電子の強度分布(輝度分布)情報を形成するようにプログラムされている。
制御装置404、或いはデータ管理装置401は、シミュレータ408から得られるシミュレーション結果を用いて、欠陥検査に供されるマスク画像を形成するプロセッサ(演算装置)が内蔵されている。図6はマスク画像を形成するプロセッサの概要を説明する図である。図6に例示するプロセッサには、シミュレータ408によって形成されたシミュレーション画像の線分を膨張させる膨張処理部が含まれている。膨張処理部では、条件設定部にて設定された膨張条件に従って、線分を膨張する。条件設定部によって設定される条件とは、例えば膨張量(例えば膨張分の画素数)や、部分的な膨張の程度の差に関する情報である。例えば、パターンの角部(インナーコーナー、或いはアウターコーナー)は、近接効果補正の影響により角部の丸まり、この丸まりも他のパターンの影響等によって変化する可能性がある。よって、角部を他の部分(例えば直線部分)と比較して、膨張量を大きく設定することによって、近接補正効果の影響に依らず、安定してパターンの断線の存在判定を行うことが可能となる。また、シミュレーション結果に基づいて、膨張処理を行うことによって、実パターンに近い形状に基づいた膨張パターンを形成することができるため、余分な領域を検査対象から除外したり、検査対象から除外すべきエッジ領域を、検査対象領域として残すというような事態の発生を抑制することが可能となる。
マスク処理実行部では、シミュレーション画像内に含まれるパターンの内部、及び/又は外部について、マスク処理を施す処理を実行する。具体的には、膨張処理部によって形成された膨張処理が施された画像について、パターンの内側、及び/又は外側の輝度変化を無くすために、当該領域を低い階調値(例えばゼロ階調)の画素に置換する処理を行う。または、検査装置において検査対象外であることを認識可能な画素情報に置換する。一例として、階調変化のない均一な画素情報を、パターンの内側領域、及び/又は外側領域の画素情報として適用する。
レシピ作成部では、上述のように膨張処理、及びマスク処理が施されたシミュレーション画像を、欠陥検査用の比較画像として記憶部に登録する。レシピ実行時には、取得された画像と上記処理が施された画像(マスク画像)を重畳し、当該重畳画像を、後述する輝度信号抽出部による信号抽出処理に供する処理が実行される。
輝度信号抽出部では、上記重畳画像の一次元的な輝度信号の抽出処理が行われる。このような処理はマスクが施された領域以外の領域を選択的に行うようにしても良い。即ち、Y方向(紙面上下方向)の各輝度情報抽出位置において、輝度変化を検出するに当たり、マスクが施された領域しか存在しないような場合には、その位置における輝度情報抽出を行わないようにしても良い。
また、後述する実施例では、X方向(紙面左右方向)に選択的に輝度信号の変化を検出する例を説明するが、これに限られることなく、例えばY方向の輝度信号変化を検出するようにしても良い。更に、X方向の一次元信号をY方向に積算した積算信号を形成し、閾値判定に基づいて、欠陥の有無のみを検出結果として出力するようにしても良い。
欠陥抽出部では、輝度信号抽出部にて得られた輝度信号に基づいて、欠陥情報を抽出する。具体的には、所定の閾値を設定しておき、輝度が当該閾値を超えた場合に、欠陥が存在すると判定する。または、当該閾値を超えた部分の位置情報を抽出する。本実施例においては、このような処理をパターンの内側領域と外側領域に分けて実行することができる。このように、分割処理を行うことのメリットとして、パターンの内側領域と外側領域のそれぞれに固有の閾値の設定が可能であることが挙げられる。
パターンの内側領域と外側領域とでは、輝度が異なることがあり、それぞれの領域に沿った閾値を設定することが望まれる。本実施例のように、内側と外側のそれぞれの領域に対する検査を行い得る手法によれば、個々の領域に合った適切な閾値を設定することができる。当該閾値は、条件設定部によって設定され、例えば、外側領域に対する閾値を第1の閾値として、内側領域に対する閾値を第2の閾値として設定し、当該閾値に基づいて、上記欠陥判定等を実行する。
記憶部には、シミュレーション画像や上記処理等の条件が記憶される。
(2)設計データに基づくマスク画像作成処理
図6に例示するプロセッサを用いて、マスク画像を作成する工程を、図2を用いて説明する。
半導体素子の設計データ201(レイアウトデータ)に対しシミュレーション処理を行い、シミュレーション処理後、設計データ202(シミュレーション画像データ)を作成する。シミュレーション処理後、設計データ202に膨張処理を行い、膨張処理後、設計データ203(膨張処理が施されたシミュレーション画像データ)を作成する。膨張処理後、設計データ203に、パターンの内側領域に対して塗りつぶし処理を行い、Mask画像A204を作成する。膨張処理後設計データ203に、パターンの外側領域に対して塗りつぶし処理を行い、Mask画像B205を作成する。
(3)マスク処理が施されたシミュレーション画像を用いた欠陥検出処理
図3は、マスク処理が施されたシミュレーション画像を用いた欠陥検出処理の一例を示す図である。
SEMによって取得された検査画像301に対し、マスキング処理1、マスキング処理2を行う。マスキング処理1では、検査画像301からMask画像A204を差し引き、その結果画像の輝度をヒストグラム化(ヒスグラム305)する。
マスキング処理2では、検査画像301からMask画像B205を差し引き、その結果画像の輝度をヒストグラム化(ヒスグラム305)する。これら2つの輝度分布情報を用いて2つの閾値に基づく閾値判定を行い、これら閾値より高い輝度を示す場合には、当該領域に欠陥があると判定、或いはその位置情報を抽出する。
(4)レシピ作成工程
図7は、検査位置の指定に基づいて自動的にSEMのレシピを作成する工程を説明する図である。まず、検査位置となる位置情報を入力する(ステップ701)。この入力情報に基づいて、シミュレータに記憶されたシミュレーション画像を読み出す(ステップ702)。なお、シミュレーションによって、ホットスポット抽出を行い、当該ホットスポット情報に基づいて、検査位置を決定するような場合には、ステップ701の処理は不要となる。ステップ702にて読み出されたシミュレーション画像に基づいて、上記膨張処理、及びマスク処理を実行し、マスク画像を作成する(ステップ703)。作成されたマスク画像は、検査位置情報と共にレシピに登録する(ステップ704)。
以上のような構成によれば、既に存在するシミュレーション情報を用いて、適切なレシピ設定を行うことができるため、パターンの出来栄えに応じてマスク形状を調整することなく、簡易にSEMの動作条件の設定を行うことが可能となる。
101 設計データ格納部
102 欠陥検査装置
103 走査型電子顕微鏡
201 半導体素子の設計データ
202 シミュレーション処理後設計データ
203 膨張処理後設計データ
204 Mask画像1
205 Mask画像2
301 検査画像
302 マスキング処理1後画像
303 マスキング処理2後画像
304 閾値
305 ヒストグラム
1021 シミュレーション設計データ
1022 検査画像

Claims (6)

  1. 半導体回路のレイアウトデータに対し、シミュレーションを施したシミュレーション画像データのパターン線分を膨張する膨張処理部と、当該膨張処理が施されたシミュレーション画像データのパターン内側領域、及び外側領域の一方にマスクを施すマスク処理実行部と、当該マスクが施されたシミュレーション画像データと、荷電粒子線装置によって得られた画像を重畳させ、当該マスクが施された領域以外の領域について、輝度信号を検出する輝度信号抽出部と、当該輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出する欠陥抽出部を備えたことを特徴とする欠陥検査装置。
  2. 請求項1において、
    前記欠陥抽出部は、前記内側領域と外側領域について、それぞれ異なる前記所定値を用いて、前記輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出することを特徴とする欠陥検査装置。
  3. 請求項1において、
    前記マスク処理部は、前記内側領域にマスクを施した第1のマスク画像と、前記外側領域にマスクを施した第2のマスク画像を作成することを特徴とする欠陥検査装置。
  4. 演算装置に、画像データに含まれる欠陥の有無の判定、或いは欠陥の位置情報を抽出させるコンピュータプログラムにおいて、
    当該プログラムは、前記演算装置に、半導体回路のレイアウトデータに対し、シミュレーションを施したシミュレーション画像データのパターン線分を膨張させ、当該膨張処理が施されたシミュレーション画像データのパターン内側領域、及び外側領域の一方にマスクを施させ、当該マスクが施されたシミュレーション画像データと、荷電粒子線装置によって得られた画像を重畳させ、当該マスクが施された領域以外の領域について、輝度信号を検出させ、当該輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出させることを特徴とするコンピュータプログラム。
  5. 請求項4において、
    前記プログラムは、前記演算装置に、前記内側領域と外側領域について、それぞれ異なる前記所定値を用いて、前記輝度変化が所定値を超えた部分の有無の判定、或いは当該所定値を超えた部分の位置情報を抽出させることを特徴とするコンピュータプログラム。
  6. 請求項4において、
    前記プログラムは、前記演算装置に、前記内側領域にマスクを施した第1のマスク画像と、前記外側領域にマスクを施した第2のマスク画像を作成させることを特徴とするコンピュータプログラム。
JP2010168779A 2010-07-28 2010-07-28 欠陥検出装置及びコンピュータプログラム Expired - Fee Related JP5604208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010168779A JP5604208B2 (ja) 2010-07-28 2010-07-28 欠陥検出装置及びコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168779A JP5604208B2 (ja) 2010-07-28 2010-07-28 欠陥検出装置及びコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2012026988A true JP2012026988A (ja) 2012-02-09
JP5604208B2 JP5604208B2 (ja) 2014-10-08

Family

ID=45780060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168779A Expired - Fee Related JP5604208B2 (ja) 2010-07-28 2010-07-28 欠陥検出装置及びコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP5604208B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021061585A1 (en) * 2019-09-26 2021-04-01 Kla Corporation Variation-based segmentation for wafer defect detection
CN115876823A (zh) * 2023-01-19 2023-03-31 合肥晶合集成电路股份有限公司 薄膜缺陷的检测方法、薄膜缺陷的检测装置及检测系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163579A (ja) * 1998-11-26 2000-06-16 Toshiba Corp 外観検査方法およびその装置
JP2001338304A (ja) * 1999-08-26 2001-12-07 Nano Geometry Kenkyusho:Kk パターン検査装置、パターン検査方法および記録媒体
JP3344338B2 (ja) * 1997-12-25 2002-11-11 日本電気株式会社 画像の欠陥検出装置及びその欠陥検出方法
JP2005277395A (ja) * 2004-02-23 2005-10-06 Nano Geometry Kenkyusho:Kk パターン検査装置および方法
JP2006351746A (ja) * 2005-06-15 2006-12-28 Hitachi High-Technologies Corp 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
JP2007304959A (ja) * 2006-05-12 2007-11-22 Dainippon Printing Co Ltd 擬似sem画像データの生成方法
JP2007334727A (ja) * 2006-06-16 2007-12-27 Horon:Kk 画像照合方法および画像照合プログラム
JP2008164593A (ja) * 2006-12-05 2008-07-17 Nano Geometry Kenkyusho:Kk パターン検査装置および方法
US7457736B2 (en) * 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
JP2009053197A (ja) * 2008-09-12 2009-03-12 Hitachi Ltd パターン検査方法及び装置
JP2009157543A (ja) * 2007-12-26 2009-07-16 Hitachi High-Technologies Corp 画像生成方法及びその画像生成装置
JP2009164436A (ja) * 2008-01-09 2009-07-23 Hitachi High-Technologies Corp 半導体欠陥検査装置ならびにその方法
JP2009194051A (ja) * 2008-02-13 2009-08-27 Hitachi High-Technologies Corp パターン生成装置およびパターン形状評価装置
WO2010061516A1 (ja) * 2008-11-28 2010-06-03 株式会社 日立ハイテクノロジーズ 画像形成方法、及び画像形成装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344338B2 (ja) * 1997-12-25 2002-11-11 日本電気株式会社 画像の欠陥検出装置及びその欠陥検出方法
JP2000163579A (ja) * 1998-11-26 2000-06-16 Toshiba Corp 外観検査方法およびその装置
JP2001338304A (ja) * 1999-08-26 2001-12-07 Nano Geometry Kenkyusho:Kk パターン検査装置、パターン検査方法および記録媒体
US7457736B2 (en) * 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
JP2005277395A (ja) * 2004-02-23 2005-10-06 Nano Geometry Kenkyusho:Kk パターン検査装置および方法
JP2006351746A (ja) * 2005-06-15 2006-12-28 Hitachi High-Technologies Corp 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
JP2007304959A (ja) * 2006-05-12 2007-11-22 Dainippon Printing Co Ltd 擬似sem画像データの生成方法
JP2007334727A (ja) * 2006-06-16 2007-12-27 Horon:Kk 画像照合方法および画像照合プログラム
JP2008164593A (ja) * 2006-12-05 2008-07-17 Nano Geometry Kenkyusho:Kk パターン検査装置および方法
JP2009157543A (ja) * 2007-12-26 2009-07-16 Hitachi High-Technologies Corp 画像生成方法及びその画像生成装置
JP2009164436A (ja) * 2008-01-09 2009-07-23 Hitachi High-Technologies Corp 半導体欠陥検査装置ならびにその方法
JP2009194051A (ja) * 2008-02-13 2009-08-27 Hitachi High-Technologies Corp パターン生成装置およびパターン形状評価装置
JP2009053197A (ja) * 2008-09-12 2009-03-12 Hitachi Ltd パターン検査方法及び装置
WO2010061516A1 (ja) * 2008-11-28 2010-06-03 株式会社 日立ハイテクノロジーズ 画像形成方法、及び画像形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021061585A1 (en) * 2019-09-26 2021-04-01 Kla Corporation Variation-based segmentation for wafer defect detection
CN114402192A (zh) * 2019-09-26 2022-04-26 科磊股份有限公司 用于晶片缺陷检测的基于变化的分段
US11676260B2 (en) 2019-09-26 2023-06-13 Kla Corporation Variation-based segmentation for wafer defect detection
CN114402192B (zh) * 2019-09-26 2023-10-31 科磊股份有限公司 用于晶片缺陷检测的基于变化的分段
CN115876823A (zh) * 2023-01-19 2023-03-31 合肥晶合集成电路股份有限公司 薄膜缺陷的检测方法、薄膜缺陷的检测装置及检测系统

Also Published As

Publication number Publication date
JP5604208B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
US10937146B2 (en) Image evaluation method and image evaluation device
JP5276854B2 (ja) パターン生成装置およびパターン形状評価装置
JP5639797B2 (ja) パターンマッチング方法,画像処理装置、及びコンピュータプログラム
US8994815B2 (en) Method of extracting contour lines of image data obtained by means of charged particle beam device, and contour line extraction device
WO2011013317A1 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
WO2011080873A1 (ja) パターン計測条件設定装置
JP7427744B2 (ja) 画像処理プログラム、画像処理装置、画像処理方法および欠陥検出システム
WO2013122022A1 (ja) 画像評価装置及びパターン形状評価装置
JP5966087B2 (ja) パターン形状評価装置及び方法
JP4835481B2 (ja) レジストパターン測定方法及びレジストパターン測定装置
TWI567789B (zh) A pattern measuring condition setting means, and a pattern measuring means
US10558127B2 (en) Exposure condition evaluation device
JP5868462B2 (ja) パターン形状評価装置
JP5604208B2 (ja) 欠陥検出装置及びコンピュータプログラム
JP5596812B2 (ja) パターン生成装置およびパターン形状評価装置
JP6513982B2 (ja) 欠陥検査装置並びに欠陥検査装置の管理方法及び管理装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees