JP2012023364A - 半導体パッケージ基板の製造方法 - Google Patents

半導体パッケージ基板の製造方法 Download PDF

Info

Publication number
JP2012023364A
JP2012023364A JP2011139214A JP2011139214A JP2012023364A JP 2012023364 A JP2012023364 A JP 2012023364A JP 2011139214 A JP2011139214 A JP 2011139214A JP 2011139214 A JP2011139214 A JP 2011139214A JP 2012023364 A JP2012023364 A JP 2012023364A
Authority
JP
Japan
Prior art keywords
forming
semiconductor package
layer
manufacturing
foamed resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011139214A
Other languages
English (en)
Inventor
Jon-Won Kim
ウォン キム,ション
Jing Weng Choi
ウォン チョイ,ジン
Jun-Hyun Park
ヒュン パク,ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012023364A publication Critical patent/JP2012023364A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】バンピングによるメタルポストの形成時、効果的にバンピングでき、メタルポストに損傷を与えることなくレジストの除去が可能であるとともに、経済的かつ効率的な工程によって高信頼性の半導体パッケージ基板の製造方法を提供する。
【解決手段】半田レジストオープン部によって露出された接続パッド102を有するベース基板101を準備する段階と、半田レジスト103上にメタルポスト形成用開口部を有する発泡樹脂層107を形成する段階と、開口部にメタルポスト108を形成する段階と、発泡樹脂層107を除去する段階と、を含むものである。
【選択図】図12

Description

本発明は、半導体パッケージ基板の製造方法に関する。
半導体ICの急速な発展につれて、チップ及びCPUとPCBを連結するパッケージング技術の発展及び改善が強く求められている。半導体技術は、既に、百万個以上のセル集積、非メモリー素子の場合は多いI/Oピン数、大きいダイサイズ、多い熱放出、高い電気的性能などの傾向に発展している。
しかし、このような素子をパッケージングするための電子パッケージング技術は、相対的に急速な半導体の発展に追従できていないことが事実である。
電子パッケージング技術は、半導体素子から最終製品までの全ての段階を含む非常に幅広くて多様なシステム製造技術であり、最終電子製品の性能、サイズ、価格、信頼性などを決めるにあたり非常に重要である。
特に、高い電気的性能、極小型/高密度、低電力、多機能、超高速信号処理、永久的信頼性を追求する最近の電子製品における極小型パッケージ部品は、コンピューター、情報通信、移動通信、高級家電製品などの必須部品であり、フリップチップ(Flip Chip)技術は現在、スマートカード(Smart cards)、LCD、PDPなどのディスプレイパッケージング、コンピューター、携帯用電話機、通信システムなどに、その活用範囲を広げている。
このようなフリップチップ技術は、既存の半田(Solder)を利用した接続工程から、低価で、極めて微細な電極ピッチが可能であり、無溶剤(Fluxless)の環境に優しい工程、低温工程などの長所を有する伝導性接着剤を利用した接続に代替されてきた。
伝導性接着剤を利用したフリップチップ技術は、パッドに均一な高さのバンプ(Bump)を形成する工程と、伝導性粒子が含まれた接着剤を塗布する工程と、チップ(Chip)と基板との接合工程と、からなる。
このようなフリップチップ技術を構成する多くの工程のうち、バンプの形成技術は、微細なパッド毎に選択的に所望の高さのバンプを形成させなければならないという難しさがある。
図1から図7は、従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図である。
まず、図1を参照すると、接続パッド12を有するベース基板11上に半田レジスト13が形成され、前記接続パッド12が半田レジストオープン部13aによって露出されている半導体パッケージ基板10を準備する。前記露出された接続パッド12上には、必要に応じて、例えば、ニッケルメッキ層14と金メッキ層15とが順に形成された表面処理層を形成することができる。
次に、図2を参照すると、前記露出された接続パッド12を含んで前記半田レジスト13上にシード層16を形成する。
次に、図3を参照すると、前記シード層16上にドライフィルム17を積層する。
次に、図4を参照すると、前記ドライフィルム17を通常の露光/現像工程を含むリソグラフィ工程によってパターニングして、メタルポストが形成される部分に開口部17aを形成する。
次に、図5を参照すると、前記開口部17aに電解銅メッキによってメタルポスト18を形成する。
次に、図6を参照すると、前記ドライフィルム17を剥離し、次に図7を参照すると、フラッシュエッチング(flash etching)によって、不要な部分のシード層16を除去することにより、半田メッキバンピング工程を完成する。
しかし、上述した方法の場合、ドライフィルムの剥離工程で通常強塩基の剥離液を用いるため、前記強塩基の剥離液によってメタルポスト、例えば錫から構成されたメタルポストが酸化され、バンプが変色されてエッチングされるという問題点がある。
また、前記ドライフィルムの剥離時、未剥離によって信頼性が低下し、ドライフィルムの積層工程から露光工程まで、多数の不良が発生するという問題点がある。
本発明は上述した従来技術の問題点を解決するためのものであり、本発明の一側面は、バンピングによってメタルポストを形成するにあたり、レジスト成分として既存のドライフィルムの代わりに発泡樹脂を適用することにより、効果的にバンピングできる半導体パッケージ基板の製造方法を提供することを目的とする。
本発明の他の側面は、メタルポストに損傷を与えることなくレジストの除去が可能な半導体パッケージ基板の製造方法を提供することを目的とする。
本発明のさらに他の側面は、工程の数を減らすことにより、経済的かつ効率的な工程によって高信頼性の半導体パッケージ基板の製造方法を提供することを目的とする。
本発明の好ましい一実施形態によると、半田レジストオープン部によって露出された接続パッドを有するベース基板を準備する段階と、前記半田レジスト上にメタルポスト形成用開口部を有する発泡樹脂層を形成する段階と、前記開口部にメタルポストを形成する段階と、前記発泡樹脂層を除去する段階と、を含む半導体パッケージ基板の製造方法が提供される。
前記製造方法において、前記開口部を有する発泡樹脂層を形成する段階は、前記ベース基板上に発泡樹脂層を形成する段階と、前記発泡樹脂層をレーザーによってパターニングしてメタルポスト形成用開口部を形成する段階と、を含むことができる。
前記開口部を有する発泡樹脂層を形成する段階の前に、前記露出された接続パッドを含んで前記半田レジスト上にシード層を形成する段階をさらに含み、前記発泡樹脂層を除去する段階の後に、露出されたシード層を除去する段階をさらに含むことができる。
前記ベース基板を準備する段階は、接続パッドを有するベース基板を準備する段階と、前記接続パッドを有するベース基板上に半田レジストを形成する段階と、前記半田レジストに半田レジストオープン部を形成して前記接続パッドを露出させる段階と、を含むことができる。
前記ベース基板を準備する段階は、前記露出された接続パッド上に表面処理層を形成する段階をさらに含むことができる。
前記表面処理層は、一実施例によると、ニッケルメッキ層またはニッケル合金メッキ層であることができ、さらに他の実施例によると、前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層または前記パラジウムメッキ層と金メッキ層とが順に形成された構造を有することができる。
前記発泡樹脂層の発泡樹脂は、好ましくは、接着性を有し、熱処理時に非接着性を示す。
前記発泡樹脂層の発泡樹脂は、好ましくは、接着性を有し、熱処理時に非接着性を示し、前記発泡樹脂層を除去する段階は、熱処理によって行われることができる。
前記メタルポストを形成する段階は、電解メッキによって行われることができる。
前記メタルポストは、銅、ニッケル、錫、金、これらの合金またはこれらの組合せからなることができる。
前記シード層を形成する段階は、無電解メッキによって行われることができる。
前記メタルポストを形成する段階の後に、前記メタルポストの表面を平坦化する段階をさらに含むことができる。
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に従って本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明の好ましい一側面によると、既存のドライフィルム剥離工程を削除することにより、強塩基の剥離液に対する金属ポストの損傷を防止することができる。
また、ドライフィルムの積層から露光まで行われる工程による不良発生の要因を除去することができる。
さらに、工程の数を減らして、比較的簡単な工程によって半導体パッケージ基板の半田バンピング工程を行うことができる。
従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(1)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(2)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(3)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(4)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(5)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(6)である。 従来技術の一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(7)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(1)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(2)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(3)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(4)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(5)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(6)である。 本発明の好ましい一実施形態による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図(7)である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は、前記用語によって限定されない。
以下、添付の図面を参照して、本発明の好ましい実施形態を詳細に説明する。
図8から図14は、本発明の好ましい一実施形態による半導体パッケージ基板100の製造方法を説明するために概略的に示した工程フロー図である。
まず、図8を参照すると、半田レジスト103のオープン部103aによって露出された接続パッド102を有するベース基板101を準備する。
一実施例によると、前記ベース基板101を準備する段階は、接続パッド102を有するベース基板101を準備する段階と、前記接続パッド102を有するベース基板101上に半田レジスト103を形成する段階と、前記半田レジスト103に半田レジストオープン部103aを形成して前記接続パッド102を露出させる段階と、を含むことができる。
前記ベース基板101は、絶縁層に接続パッド102を含む1層以上の回路が形成された回路基板であり、好ましくは印刷回路基板であることができる。本図面では、説明の便宜のために具体的な内層回路構成を省略して図示したが、当業者であれば、前記ベース基板101として絶縁層に1層以上の回路が形成された通常の回路基板が適用できるということを十分認識できるであろう。
前記絶縁層としては、印刷回路基板の絶縁層として用いられる樹脂絶縁層または半導体基板の絶縁層として用いられるセラミック絶縁層が用いられることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが用いられることができ、また熱硬化性樹脂及び/または光硬化性樹脂などが用いられることができるが、特にこれに限定されるものではない。
前記接続パッド102上には、後続工程によって半田バンプが形成され、前記半田バンプを介して半導体素子または外部部品と内層回路を電気的に接続させる。
前記接続パッド102を含む回路は、回路基板分野において回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、印刷回路基板では銅を用いることが一般的である。
前記半田レジスト103は、最外層回路を保護する保護層としての機能をし、電気的絶縁のために形成されるものであり、最外層の接続パッド102を露出させるためにオープン部103aが形成される。前記半田レジスト103は、当業界で公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化材などで構成されることができるが、特にこれに限定されるものではない。
前記ベース基板101を準備する段階は、前記露出された接続パッド102上に表面処理層(104+105)を形成する段階をさらに含むことができる。
前記表面処理層は、当業界で公知されたものであれば特に限定されるものではないが、例えば、電解金メッキ(Electro Gold Plating)、無電解金メッキ(Immersion Gold Plating)、OSP(organic solderability preservative)または無電解錫メッキ(Immersion Tin Plating)、無電解銀メッキ(Immersion Silver Plating)、ENIG(electroless nickel and immersion gold;無電解ニッケルメッキ/置換金メッキ)、DIGメッキ(Direct Immersion Gold Plating)、HASL(Hot Air Solder Levelling)などによって形成されることができる。
前記表面処理層は、一実施例によると、ニッケルメッキ層またはニッケル合金メッキ層であることができ、さらに他の実施例によると、前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層または前記パラジウムメッキ層と金メッキ層とが順に形成された構造を有することができる。
図8では、一例として、ENIG層、即ち、無電解ニッケルメッキ層104上に置換金メッキ層105が形成された構造を示した。
次に、図9を参照すると、前記露出された接続パッド102を含んで、前記半田レジスト103上にシード層106を形成する。
前記シード層106は、特に限定されず、当業界で公知された通常の蒸着法及び無電解メッキ法などによって行われることができる。好ましくは、前記シード層106は無電解銅メッキによって行われることができる。また、前記シード層106の形成過程は、後でメタルポストの形成時に適用される工法に応じて選択的に省略することができる。
次に、図10及び図11を参照すると、前記シード層106が形成された半田レジスト103上に、メタルポスト形成用開口部107aを有する発泡樹脂層107を形成する。
一実施例によると、前記開口部107aを有する発泡樹脂層107を形成する段階は、図10に示したように、前記シード層106が形成されたベース基板101上に発泡樹脂層107を形成する段階と、図11に示したように、前記発泡樹脂層107をレーザーによってパターニングしてメタルポスト形成用開口部107aを形成する段階と、を含むことができる。
前記発泡樹脂層107の発泡樹脂としては、好ましくは接着性を有する発泡テープであり、熱処理時には非接着性を示すものが用いられることができ、上述した物性を有するものであれば、特に限定されずに当業界で公知された全てのものが使用可能である。
一方、前記発泡樹脂層107の開口部107aは、レーザーによって加工されることにより、既存の露光/現像を利用したフォトリソグラフィ工程で発生する問題点を予め防止する同時に、工程の数を減らし、パターン形成の精度を高めることができる。前記レーザーとしては、特に限定されず、当業界でホール加工に用いられるレーザー手段として公知されたCOまたはYagレーザーなどが全て適用可能である。
図12を参照すると、前記開口部107aに半田バンプとしてメタルポスト108を形成する。
一実施例によると、前記メタルポスト108は、無電解メッキまたは電解メッキによって形成することができ、好ましくは、電解メッキによって形成することができる。
前記メタルポスト108が無電解メッキのような別のメッキ引込線を不要とする工程によって形成される場合、図9を参照して、上述したシード層106の形成過程は省略することができる。
前記メタルポスト108は、銅、ニッケル、錫、金、これらの合金またはこれらの組合せからなることができる。
また、前記メタルポスト108の表面には、必要に応じて、当業界で公知された表面処理層をさらに形成することができる。
一方、前記メタルポスト108を形成した後、必要に応じて、前記メタルポスト108の高さ偏差、例えば、メッキ偏差を減らすために、メタルポスト108の表面を平坦化する段階がさらに行われることができる。前記平坦化過程は、形成されているメタルポスト108に実質的な損傷を与えないものであれば、特に限定されずに当業界で公知された全ての工法が適用可能である。
次に、図13を参照すると、半田バンプであるメタルポストの形成時にレジストとして用いられた発泡樹脂層107を除去する。
前記発泡樹脂層107の除去は、実際に適用された素材に応じて多様な工法が適用されることができる。
一実施例によると、前記発泡樹脂層107として熱処理時に非接着性を示す発泡テープが用いられた場合、前記発泡樹脂層107は、熱処理によって除去されることができる。この際、適用される熱処理の温度は、実際に用いられる発泡テープの種類に応じて適宜調節されることができることは、勿論である。
次に、図14を参照すると、前記発泡樹脂層107を除去した後、露出された不要なシード層106を除去する。シード層が用いられていない場合、この過程を省略することができる。
前記シード層106の除去方法は、特に限定されず、例えば、当業界で公知されたように、NaOHまたはKOHのような強塩基を用いたクィックエチング、またはH/HSOを利用したフラッシュエッチング工法によって行うことができる。
上述したように、本発明の好ましい一側面によると、半田バンプであるメタルポストの形成時、レジストとして既存のドライフィルムの代わりに発泡樹脂層を適用することにより、金属ポストを損傷することなく高信頼性のメタルポストを形成することができる。
また、ドライフィルムの積層から露光まで行われる工程による不良発生の要因を除去することができる。
さらに、工程の数を減らして、比較的簡単な工程によって半導体パッケージ基板の半田バンピング工程を高精度で行うことができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明による半導体パッケージ基板の製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。
本発明は、バンピングによるメタルポストの形成時、効果的にバンピングでき、メタルポストに損傷を与えることなくレジストの除去が可能であるとともに、経済的かつ効率的な工程によって高信頼性の半導体パッケージ基板の製造方法に適用可能である。
100 半導体パッケージ基板
101 ベース基板
102 接続パッド
103 半田レジスト
103a 半田レジストオープン部
104 ニッケルメッキ層
105 金メッキ層
106 シード層
107 発泡樹脂層
107a 開口部
108 メタルポスト

Claims (13)

  1. 半田レジストオープン部によって露出された接続パッドを有するベース基板を準備する段階と、
    前記半田レジスト上にメタルポスト形成用開口部を有する発泡樹脂層を形成する段階と、
    前記開口部にメタルポストを形成する段階と、
    前記発泡樹脂層を除去する段階と、
    を含む半導体パッケージ基板の製造方法。
  2. 前記開口部を有する発泡樹脂層を形成する段階は、
    前記ベース基板上に発泡樹脂層を形成する段階と、
    前記発泡樹脂層をレーザーによってパターニングしてメタルポスト形成用開口部を形成する段階と、
    を含む請求項1に記載の半導体パッケージ基板の製造方法。
  3. 前記開口部を有する発泡樹脂層を形成する段階の前に、前記露出された接続パッドを含んで、前記半田レジスト上にシード層を形成する段階をさらに含み、
    前記発泡樹脂層を除去する段階の後に、露出されたシード層を除去する段階をさらに含む請求項1に記載の半導体パッケージ基板の製造方法。
  4. 前記ベース基板を準備する段階は、
    接続パッドを有するベース基板を準備する段階と、
    前記接続パッドを有するベース基板上に半田レジストを形成する段階と、
    前記半田レジストに半田レジストオープン部を形成して前記接続パッドを露出させる段階と、
    を含む請求項1に記載の半導体パッケージ基板の製造方法。
  5. 前記ベース基板を準備する段階は、
    前記露出された接続パッド上に表面処理層を形成する段階をさらに含む請求項1に記載の半導体パッケージ基板の製造方法。
  6. 前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層である請求項5に記載の半導体パッケージ基板の製造方法。
  7. 前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層または前記パラジウムメッキ層と金メッキ層とが順に形成された構造を有する請求項5に記載の半導体パッケージ基板の製造方法。
  8. 前記発泡樹脂層の発泡樹脂は、接着性を有し、熱処理時に非接着性を示す請求項1に記載の半導体パッケージ基板の製造方法。
  9. 前記発泡樹脂層の発泡樹脂は、接着性を有し、熱処理時に非接着性を示し、
    前記発泡樹脂層を除去する段階は、熱処理によって行われる請求項1に記載の半導体パッケージ基板の製造方法。
  10. 前記メタルポストを形成する段階は、電解メッキによって行われる請求項1に記載の半導体パッケージ基板の製造方法。
  11. 前記メタルポストは、銅、ニッケル、錫、金、これらの合金またはこれらの組合せからなる群から選ばれる請求項1に記載の半導体パッケージ基板の製造方法。
  12. 前記シード層を形成する段階は、無電解メッキによって行われる請求項1に記載の半導体パッケージ基板の製造方法。
  13. 前記メタルポストを形成する段階の後に、前記メタルポストの表面を平坦化する段階をさらに含む請求項1に記載の半導体パッケージ基板の製造方法。
JP2011139214A 2010-07-14 2011-06-23 半導体パッケージ基板の製造方法 Pending JP2012023364A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100068115A KR101148745B1 (ko) 2010-07-14 2010-07-14 반도체 패키지 기판의 제조방법
KR10-2010-0068115 2010-07-14

Publications (1)

Publication Number Publication Date
JP2012023364A true JP2012023364A (ja) 2012-02-02

Family

ID=45612744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139214A Pending JP2012023364A (ja) 2010-07-14 2011-06-23 半導体パッケージ基板の製造方法

Country Status (2)

Country Link
JP (1) JP2012023364A (ja)
KR (1) KR101148745B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216777A (ja) * 2005-02-03 2006-08-17 Alps Electric Co Ltd 回路基板の製造方法
JP2009010171A (ja) * 2007-06-28 2009-01-15 Shinko Electric Ind Co Ltd 配線パターン形成方法及び電子部品搭載用パッケージ
JP2009164557A (ja) * 2008-01-03 2009-07-23 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009035A (ko) * 2003-07-15 2005-01-24 삼성전자주식회사 일회용 마스크를 이용한 솔더 볼 형성 방법
KR101055584B1 (ko) * 2008-11-04 2011-08-08 삼성전기주식회사 발포 테이프를 이용한 솔더 범프 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216777A (ja) * 2005-02-03 2006-08-17 Alps Electric Co Ltd 回路基板の製造方法
JP2009010171A (ja) * 2007-06-28 2009-01-15 Shinko Electric Ind Co Ltd 配線パターン形成方法及び電子部品搭載用パッケージ
JP2009164557A (ja) * 2008-01-03 2009-07-23 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法

Also Published As

Publication number Publication date
KR20120007379A (ko) 2012-01-20
KR101148745B1 (ko) 2012-05-23

Similar Documents

Publication Publication Date Title
US8127979B1 (en) Electrolytic depositon and via filling in coreless substrate processing
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20130097473A (ko) 경연성 인쇄회로기판 제조 방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JP2016208007A (ja) プリント回路基板、半導体パッケージ及びその製造方法
US20140037862A1 (en) Method for manufacturing printed circuit board
US20160081182A1 (en) Package board, method for manufacturing the same and package on package having the same
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
CN108811301B (zh) 电路板结构及其制造方法
JP5989329B2 (ja) プリント回路基板の製造方法
JP2007165373A (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US20140101935A1 (en) Method for manufacturing printed circuit board
KR20090049330A (ko) 패키지 기판 제조방법
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
JP2012023364A (ja) 半導体パッケージ基板の製造方法
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205