JP2012021838A - Waveform measuring apparatus - Google Patents
Waveform measuring apparatus Download PDFInfo
- Publication number
- JP2012021838A JP2012021838A JP2010158711A JP2010158711A JP2012021838A JP 2012021838 A JP2012021838 A JP 2012021838A JP 2010158711 A JP2010158711 A JP 2010158711A JP 2010158711 A JP2010158711 A JP 2010158711A JP 2012021838 A JP2012021838 A JP 2012021838A
- Authority
- JP
- Japan
- Prior art keywords
- address
- waveform
- waveform data
- subtraction
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から入力信号が外れた時にトリガを発生させる波形測定装置に関し、詳しくは、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成し、正確にリアルタイムで波形判定を行うことが可能な波形測定装置に関するものである。 The present invention relates to a waveform measuring apparatus that generates a window width at the outer edge of waveform data of an input signal stored in a waveform memory and generates a trigger when the input signal deviates from the window width. The present invention relates to a waveform measuring apparatus capable of automatically generating a window width, which is a determination range of a rising and falling area of a waveform, and accurately determining a waveform in real time even in the case of a square wave.
デジタルオシロスコープ等に代表される波形測定装置は、電源異常（瞬時停電（瞬停）、サグ、サージ、周波数変動、電圧降下等）の検出に使用されることがある。従来の波形測定装置には、電源の異常時の波形を捉えるために、ウェーブウィンドウトリガと呼ばれるトリガ機能が用意されている。 A waveform measuring apparatus typified by a digital oscilloscope or the like is sometimes used for detecting a power supply abnormality (instantaneous power failure (instant interruption), sag, surge, frequency fluctuation, voltage drop, etc.). A conventional waveform measuring apparatus is provided with a trigger function called a wave window trigger in order to capture a waveform when the power supply is abnormal.
図４および図５を用いて、ウェーブウィンドウトリガを説明する。図４は、ウェーブウィンドウトリガのウィンドウ幅の作成を説明する説明図である。図５は、ウェーブウィンドウトリガの動作例を説明する説明図である。 The wave window trigger will be described with reference to FIGS. FIG. 4 is an explanatory diagram for explaining the creation of the window width of the wave window trigger. FIG. 5 is an explanatory diagram for explaining an operation example of the wave window trigger.
図４に示すように、波形測定装置に取り込まれる電源波形は、繰り返し波形となっている。波形測定装置は、ユーザから同期信号を発生させる電圧レベルや電源波形の変化方向（立ち上がりまたは立ち下がり）を設定され、電源波形の取り込み時に同期信号を発生させる。図４の例では、Ａ〜Ｄで示される各枠の紙面向かって左端が同期信号発生ポイントとなる。 As shown in FIG. 4, the power supply waveform taken into the waveform measuring apparatus is a repetitive waveform. The waveform measuring apparatus is set with a voltage level for generating a synchronization signal and a change direction (rising or falling) of a power supply waveform from a user, and generates a synchronization signal when the power supply waveform is captured. In the example of FIG. 4, the left end of each frame indicated by A to D is the synchronization signal generation point.
ウェーブウィンドウトリガ機能で対象波形との比較に用いられる基準波形（リアルタイムテンプレート）を作成する過程を説明する。まず、図４に示すように対象波形となる１周期分の現在の波形から１〜４周期前の波形を平均して平均波形を作成する。なお、平均する波形の周期数はユーザが設定できる。この平均波形に許容値（ウィンドウ幅）を設定してリアルタイムテンプレートを作成する。 The process of creating a reference waveform (real-time template) used for comparison with the target waveform by the wave window trigger function will be described. First, as shown in FIG. 4, an average waveform is created by averaging the waveforms one to four cycles before the current waveform for one cycle as the target waveform. The number of waveform periods to be averaged can be set by the user. A real-time template is created by setting an allowable value (window width) for this average waveform.
ウェーブウィンドウトリガ機能使用時には、波形測定装置は、このリアルタイムテンプレートと対象波形を比較し、図５に示すように、リアルタイムテンプレートのウィンドウ幅から現在の波形が外れるとトリガを発生させる。そして、トリガが発生すると、予め設定された規定回数の波形データを取り込み、測定を終了する。 When the wave window trigger function is used, the waveform measuring device compares the real-time template with the target waveform, and generates a trigger when the current waveform deviates from the window width of the real-time template, as shown in FIG. When a trigger is generated, waveform data of a predetermined number of times set in advance is taken in and measurement is terminated.
図６は、従来の波形測定装置の一例を示した構成図である。
図６において、増幅器１は、測定の対象となる入力信号が入力され、適正な電圧に変換して出力する。Ａ／Ｄ変換器２は、増幅器１で変換された入力信号を予め設定されたサンプリング周期でサンプリングし、デジタルデータである波形データを出力する。メモリコントローラ３は、Ａ／Ｄ変換器２からの波形データを波形メモリ４へ順次書き込むと共に書き込んだアドレスを出力する。
FIG. 6 is a configuration diagram showing an example of a conventional waveform measuring apparatus.
In FIG. 6, an amplifier 1 receives an input signal to be measured, converts it to an appropriate voltage, and outputs it. The A / D converter 2 samples the input signal converted by the amplifier 1 at a preset sampling period, and outputs waveform data that is digital data. The memory controller 3 sequentially writes the waveform data from the A / D converter 2 to the waveform memory 4 and outputs the written address.
波形メモリ４は、メモリコントローラ３からの波形データを順次記憶する。同期検出回路５は、Ａ／Ｄ変換器２からの波形データが入力され、予め設定された条件を満たした時に同期信号を出力する。ここで、予め設定された条件とは、前述のように、電圧レベルや入力信号の変化方向（立ち上がりまたは立ち下がり）等を指している。 The waveform memory 4 sequentially stores the waveform data from the memory controller 3. The synchronization detection circuit 5 receives the waveform data from the A / D converter 2 and outputs a synchronization signal when a preset condition is satisfied. Here, the preset condition indicates the voltage level, the change direction (rise or fall) of the input signal, etc., as described above.
アドレスコントローラ６は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、同期信号が発生する度に、メモリコントローラ３からのアドレスを記憶する。また、アドレスコントローラ６は、同期信号が発生する度に、１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを波形メモリ４に出力し、入力信号の取り込みタイミング（Ａ／Ｄ変換器２のサンプリング周期）に応じて、前回アドレスからカウントアップしたアドレスを波形メモリ４に順次出力する。 The address controller 6 receives the address from the memory controller 3 and the synchronization signal from the synchronization detection circuit 5, and stores the address from the memory controller 3 each time a synchronization signal is generated. The address controller 6 outputs the previous address, which is the address stored when the previous synchronization signal is generated, to the waveform memory 4 every time a synchronization signal is generated, and takes in the input signal capture timing (A / D conversion). The address counted up from the previous address is sequentially output to the waveform memory 4 in accordance with the sampling cycle of the device 2.
ウィンドウ幅作成回路７は、波形メモリ４から読み出された波形データが入力され、この波形データに予め設定された許容値を加算した上限比較データと、波形データから予め設定された許容値を減算した下限比較データとを生成して出力する。データ比較回路８は、ウィンドウ幅作成回路７からの上限比較データと下限比較データとがそれぞれ入力され、Ａ／Ｄ変換器２からのデジタルデータが上限比較データと下限比較データの間（ウィンドウ幅）に入っているか否かを比較判定する。 The window width generation circuit 7 receives the waveform data read from the waveform memory 4, and subtracts the preset allowable value from the waveform data and upper limit comparison data obtained by adding a preset allowable value to the waveform data. Generated and output the lower limit comparison data. The data comparison circuit 8 receives the upper limit comparison data and the lower limit comparison data from the window width creation circuit 7 respectively, and the digital data from the A / D converter 2 is between the upper limit comparison data and the lower limit comparison data (window width). It is compared and determined whether or not.
このような波形測定装置の動作を説明する。
波形測定装置に入力信号が入力されると、増幅器１でＡ／Ｄ変換器２に入力できるように適正な電圧に変換される。Ａ／Ｄ変換器２で変換された波形データは、メモリコントローラ３を介して波形メモリ４に順次記憶される。一方、同期検出回路５は、Ａ／Ｄ変換器２からの波形データが予め設定された条件を満たした時に同期信号を出力する。アドレスコントローラ６は、同期検出回路５からの同期信号に応じて、１つ前の同期信号の発生時に記憶したアドレスである前回アドレスを波形メモリ４に出力する。
The operation of such a waveform measuring apparatus will be described.
When an input signal is input to the waveform measuring apparatus, the amplifier 1 converts the input signal into an appropriate voltage so that it can be input to the A / D converter 2. The waveform data converted by the A / D converter 2 is sequentially stored in the waveform memory 4 via the memory controller 3. On the other hand, the synchronization detection circuit 5 outputs a synchronization signal when the waveform data from the A / D converter 2 satisfies a preset condition. The address controller 6 outputs the previous address, which is the address stored when the previous synchronization signal is generated, to the waveform memory 4 in accordance with the synchronization signal from the synchronization detection circuit 5.
波形メモリ４は、アドレスコントローラ６から入力されたアドレスに応じて、このアドレスに記憶している波形データを出力する。同様に、アドレスコントローラ６は、入力信号の取り込みタイミングに応じて、前回アドレスからカウントアップしたアドレスを波形メモリ４に順次出力する。すなわち、アドレスコントローラ６は、前回アドレスを起点として入力信号の１周期分の波形データを読み出すように波形メモリ４にアドレスを出力する。 The waveform memory 4 outputs the waveform data stored in this address according to the address input from the address controller 6. Similarly, the address controller 6 sequentially outputs the addresses counted up from the previous address to the waveform memory 4 in accordance with the input signal capture timing. That is, the address controller 6 outputs an address to the waveform memory 4 so as to read waveform data for one cycle of the input signal starting from the previous address.
ウィンドウ幅作成回路７は、波形メモリ４から読み出された波形データに基づいて、ウィンドウ幅の上限値と下限値とを生成して出力する。データ比較回路８は、Ａ／Ｄ変換器２からのデジタルデータが、ウィンドウ幅の上限値と下限値の間に入っているか否かを比較し、ウィンドウ幅に入っていない場合には、トリガ信号を出力する。そして、波形測定装置は、トリガ信号を検出すると、予め設定された規定回数の波形データを取り込み、測定を終了する。 The window width creation circuit 7 generates and outputs an upper limit value and a lower limit value of the window width based on the waveform data read from the waveform memory 4. The data comparison circuit 8 compares whether the digital data from the A / D converter 2 is between the upper limit value and the lower limit value of the window width. Is output. Then, when the waveform measuring device detects the trigger signal, it takes in a predetermined number of waveform data set in advance, and ends the measurement.
特許文献１には、電源の入力信号に起こる全ての異常波形を確実に検出することができる電源異常波形検出装置が記載されている。 Patent Document 1 describes a power supply abnormal waveform detection device that can reliably detect all abnormal waveforms that occur in an input signal of a power supply.
図６に示す従来例では、入力信号が図４に示すような正弦波であれば、問題無く波形の判定を行うことができる。しかし、判定範囲であるウィンドウ幅は、１つ前の波形データに許容値を加算および減算して作成しているので、図７に示すような方形波の場合には、破線で示すように、入力信号のサンプリングタイミングが１点でもずれると、ウィンドウ幅から外れてトリガ信号が発生し、波形判定を行うことができないという問題があった。 In the conventional example shown in FIG. 6, if the input signal is a sine wave as shown in FIG. 4, the waveform can be determined without any problem. However, since the window width that is the determination range is created by adding and subtracting an allowable value to the previous waveform data, in the case of a square wave as shown in FIG. If the sampling timing of the input signal deviates even by one point, there is a problem that the trigger signal is generated outside the window width and the waveform cannot be determined.
なお、図７は、入力信号が方形波の場合の説明図であり、（ａ）は元の波形を表し、（ｂ）は入力信号のサンプリングタイミングがずれて判定範囲から外れた場合を表している。 7A and 7B are explanatory diagrams when the input signal is a square wave. FIG. 7A shows the original waveform, and FIG. 7B shows the case where the sampling timing of the input signal deviates from the determination range. Yes.
また、このような状態は、入力信号のサンプリング周波数が低く、入力信号の波形の変化が大きい場合に同様なことが発生し、波形判定を行うことができなかった。 In such a state, the same thing occurs when the sampling frequency of the input signal is low and the change in the waveform of the input signal is large, and the waveform cannot be determined.
そこで本発明の目的は、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成し、正確にリアルタイムで波形判定を行うことが可能な波形測定装置を実現することにある。 Therefore, an object of the present invention is to perform waveform measurement that can automatically generate a window width that is a determination range of a rising edge and a falling edge of a waveform even when the input signal is a square wave, and can accurately perform waveform determination in real time. To implement the device.
請求項１記載の発明は、
波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から前記入力信号が外れた時にトリガを発生させる波形測定装置において、
前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とを前記ウィンドウ幅として出力するウィンドウ幅作成回路と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記アドレスコントローラは、
前記同期信号に応じて前記波形メモリのアドレスを保持するアドレスホールド回路と、
このアドレスホールド回路で保持した前記波形メモリのアドレスを記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを出力するアドレスレジスタと、
前記前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスを生成するアドレス減算回路と、
前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスを生成するアドレス加算回路と、
前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレス発生回路と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記ウィンドウ幅作成回路は、
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データに前記許容値を加算した第１の加算波形データと、前記第１の波形データから前記許容値を減算した第１の減算波形データとを生成して出力する第１のデータ加減算回路と、
前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データに前記許容値を加算した第２の加算波形データと、前記第２の波形データから前記許容値を減算した第２の減算波形データとを生成して出力する第２のデータ加減算回路と、
前記第１のデータ加減算回路からの前記第１の加算波形データと前記第２のデータ加減算回路からの前記第２の加算波形データを比較して最大値を出力する第１の比較値生成回路と、
前記第１のデータ加減算回路からの前記第１の減算波形データと前記第２のデータ加減算回路からの前記第２の減算波形データを比較して最小値を出力する第２の比較値生成回路と
を有することを特徴とするものである。
The invention described in claim 1
In the waveform measuring apparatus that creates a window width at the outer edge of the waveform data of the input signal stored in the waveform memory and generates a trigger when the input signal deviates from the window width,
The waveform memory address in which the waveform data of the input signal is stored is stored in accordance with the synchronization signal, and the previous address which is the address stored when the previous synchronization signal is generated is stored on the time axis of the waveform data. A subtraction address shifted in the forward direction and an addition address in which the previous address is shifted in the backward direction of the time axis of the waveform data are generated. An address controller for outputting an address to the waveform memory;
Obtained by adding an allowable value to each of the first waveform data read from the waveform memory based on the subtraction address and the second waveform data read from the waveform memory based on the addition address. Permissible from the first waveform data read from the waveform memory based on the subtraction address and the second waveform data read from the waveform memory based on the addition address. And a window width generating circuit for outputting the minimum value obtained by subtracting the value as the window width.
The invention according to claim 2 is the invention according to claim 1,
The address controller
An address hold circuit for holding an address of the waveform memory in response to the synchronization signal;
An address register for storing the address of the waveform memory held by the address hold circuit and outputting a previous address which is an address stored at the time of generation of the previous synchronization signal;
An address subtraction circuit for generating a subtraction address by shifting the previous address in the forward direction of the time axis of the waveform data;
An address addition circuit for generating an addition address by shifting the previous address in the backward direction of the time axis of the waveform data;
And an address generation circuit for outputting an address to the waveform memory in accordance with the timing of fetching the input signal, starting from the subtraction address and the addition address.
The invention according to claim 3 is the invention according to claim 1 or 2,
The window width creation circuit includes:
First addition waveform data obtained by adding the allowable value to the first waveform data read from the waveform memory based on the subtraction address, and a first value obtained by subtracting the allowable value from the first waveform data. A first data addition / subtraction circuit that generates and outputs subtraction waveform data;
Second added waveform data obtained by adding the allowable value to the second waveform data read from the waveform memory based on the addition address, and a second obtained by subtracting the allowable value from the second waveform data. A second data addition / subtraction circuit that generates and outputs subtraction waveform data;
A first comparison value generation circuit that compares the first addition waveform data from the first data addition / subtraction circuit with the second addition waveform data from the second data addition / subtraction circuit and outputs a maximum value; ,
A second comparison value generation circuit that compares the first subtraction waveform data from the first data addition / subtraction circuit with the second subtraction waveform data from the second data addition / subtraction circuit and outputs a minimum value; It is characterized by having.
本発明によれば、以下のような効果がある。
波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から前記入力信号が外れた時にトリガを発生させる波形測定装置において、前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とをウィンドウ幅として出力するウィンドウ幅作成回路とを備えたことにより、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成するので、正確にリアルタイムで波形判定を行うことができる。
The present invention has the following effects.
In a waveform measuring device that creates a window width at the outer edge of the waveform data of the input signal stored in the waveform memory and generates a trigger when the input signal deviates from the window width, the waveform data of the input signal is stored The address of the waveform memory is stored in accordance with the synchronization signal, and the previous address which is the address stored when the previous synchronization signal is generated is shifted to the front of the time axis of the waveform data and the subtraction address An address for generating an addition address obtained by shifting the previous address in the backward direction of the time axis of the waveform data, and outputting the address to the waveform memory in accordance with the input signal capture timing from the addition address and the addition address as a starting point A controller and a first wave read from the waveform memory based on the subtraction address; A maximum value obtained by adding an allowable value to each of the second waveform data read from the waveform memory based on the data and the addition address, and read from the waveform memory based on the subtraction address. Output the first waveform data and the minimum value obtained by subtracting the allowable value from each of the second waveform data read from the waveform memory based on the addition address, and output as the window width Window width creation circuit that automatically generates the window width, which is the judgment range of the rising and falling areas of the waveform, even when the input signal is a square wave. be able to.
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の波形測定装置の一実施例を示した構成図である。ここで、図６と同一のものは同一符号を付し、説明を省略する。図１において、図６に示す構成と異なる点は、アドレスコントローラ６の代わりにアドレスコントローラ１０が設けられている点、ウィンドウ幅作成回路７の代わりにウィンドウ幅作成回路１１が設けられている点である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of the waveform measuring apparatus of the present invention. Here, the same components as those in FIG. 1 differs from the configuration shown in FIG. 6 in that an address controller 10 is provided instead of the address controller 6 and a window width creating circuit 11 is provided instead of the window width creating circuit 7. is there.
図１において、アドレスコントローラ１０は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、波形メモリ４のアドレスを同期信号に応じて記憶すると共に１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを波形データの時間軸の前方向にずらした減算アドレスと前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、減算アドレスと加算アドレスを起点として入力信号の取り込みタイミングに応じて波形メモリ４にアドレスを出力する。 In FIG. 1, the address controller 10 receives the address from the memory controller 3 and the synchronization signal from the synchronization detection circuit 5, respectively, and stores the address of the waveform memory 4 in accordance with the synchronization signal and the previous synchronization signal. Generates a subtraction address that shifts the previous address that was stored at the time of occurrence to the front of the time axis of the waveform data and an addition address that shifts the previous address to the back of the time axis of the waveform data, and adds the subtraction address and addition The address is output to the waveform memory 4 in accordance with the input signal capture timing starting from the address.
ウィンドウ幅作成回路１１は、波形メモリ４から読み出された波形データが入力され、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１と加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２のそれぞれに許容値を加算して得られた値の最大値と、波形データＷＤ１と波形データＷＤ２のそれぞれから許容値を減算して得られた値の最小値とをウィンドウ幅として出力する。 The window width creation circuit 11 receives the waveform data read from the waveform memory 4 and reads it from the waveform memory 4 based on the waveform data WD1 read from the waveform memory 4 based on the subtraction address and the addition address. The maximum value obtained by adding the allowable value to each of the waveform data WD2 and the minimum value obtained by subtracting the allowable value from the waveform data WD1 and the waveform data WD2 are used as the window width. Output.
図２は、アドレスコントローラ１０およびウィンドウ幅作成回路１１の一実施例を示した構成図である。アドレスコントローラ１０は、アドレスホールド回路２１、アドレスレジスタ２２、アドレス減算回路２３、アドレス加算回路２４およびアドレス発生回路２５を有している。また、ウィンドウ幅作成回路１１は、データ加減算回路３１、データ加減算回路３２、比較値作成回路３３および比較値作成回路３４を有している。 FIG. 2 is a block diagram showing an embodiment of the address controller 10 and the window width generating circuit 11. As shown in FIG. The address controller 10 includes an address hold circuit 21, an address register 22, an address subtraction circuit 23, an address addition circuit 24, and an address generation circuit 25. The window width creation circuit 11 includes a data addition / subtraction circuit 31, a data addition / subtraction circuit 32, a comparison value creation circuit 33, and a comparison value creation circuit 34.
アドレスホールド回路２１は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、同期信号に応じて波形メモリ４のアドレスを保持する。アドレスレジスタ２２は、アドレスホールド回路２１で保持した波形メモリ４のアドレスを記憶すると共に１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを出力する。 The address hold circuit 21 receives the address from the memory controller 3 and the synchronization signal from the synchronization detection circuit 5, respectively, and holds the address of the waveform memory 4 in accordance with the synchronization signal. The address register 22 stores the address of the waveform memory 4 held by the address hold circuit 21 and outputs the previous address which is the address stored when the previous synchronization signal is generated.
アドレス減算回路２３は、アドレスレジスタ２２からの前回アドレスが入力され、前回アドレスを波形データの時間軸の前方向にずらした減算アドレスを生成する。アドレス加算回路２４は、アドレスレジスタ２２からの前回アドレスが入力され、前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスを生成する。 The address subtraction circuit 23 receives the previous address from the address register 22 and generates a subtraction address by shifting the previous address in the forward direction of the time axis of the waveform data. The address addition circuit 24 receives the previous address from the address register 22 and generates an addition address by shifting the previous address in the backward direction on the time axis of the waveform data.
アドレス発生回路２５は、アドレス減算回路２３からの減算アドレスとアドレス加算回路２４からの加算アドレスがそれぞれ入力され、減算アドレスと加算アドレスを起点として入力信号の取り込みタイミングに応じて波形メモリ４にアドレスを出力する。また、アドレス発生回路２５は、減算アドレスに基づいて波形メモリ４からの読み出しを行っていることを示すステータス信号ＳＴ１と加算アドレスに基づいて波形メモリ４からの読み出しを行っていることを示すステータス信号ＳＴ２をウィンドウ幅作成回路１１へそれぞれ出力する。 The address generation circuit 25 receives the subtraction address from the address subtraction circuit 23 and the addition address from the address addition circuit 24, respectively. Output. Further, the address generation circuit 25 indicates a status signal ST1 indicating that reading from the waveform memory 4 is performed based on the subtraction address and a status signal indicating that reading is performed from the waveform memory 4 based on the addition address. ST2 is output to the window width creation circuit 11 respectively.
データ加減算回路３１は、波形メモリ４からの波形データとアドレス発生回路２５からのステータス信号ＳＴ１がそれぞれ入力され、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１に許容値を加算した加算波形データＡＷＤ１と、波形データＷＤ１から許容値を減算した減算波形データＳＷＤ１とを生成して出力する。データ加減算回路３２は、波形メモリ４からの波形データとアドレス発生回路２５からのステータス信号ＳＴ２がそれぞれ入力され、加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２に許容値を加算した加算波形データＡＷＤ２と、波形データＷＤ２から許容値を減算した減算波形データＳＷＤ２とを生成して出力する。 The data addition / subtraction circuit 31 receives the waveform data from the waveform memory 4 and the status signal ST1 from the address generation circuit 25, and adds an allowable value to the waveform data WD1 read from the waveform memory 4 based on the subtraction address. Addition waveform data AWD1 and subtraction waveform data SWD1 obtained by subtracting an allowable value from waveform data WD1 are generated and output. The data addition / subtraction circuit 32 receives the waveform data from the waveform memory 4 and the status signal ST2 from the address generation circuit 25, and adds an allowable value to the waveform data WD2 read from the waveform memory 4 based on the addition address. Addition waveform data AWD2 and subtraction waveform data SWD2 obtained by subtracting an allowable value from waveform data WD2 are generated and output.
比較値作成回路３３は、データ加減算回路３１からの加算波形データＡＷＤ１とデータ加減算回路３２からの加算波形データＡＷＤ２がそれぞれ入力され、加算波形データＡＷＤ１と加算波形データＡＷＤ２を比較して最大値を出力する。比較値作成回路３４は、データ加減算回路３１からの減算波形データＳＷＤ１とデータ加減算回路３２からの減算波形データＳＷＤ２がそれぞれ入力され、減算波形データＳＷＤ１と減算波形データＳＷＤ２を比較して最小値を出力する。 The comparison value generation circuit 33 receives the addition waveform data AWD1 from the data addition / subtraction circuit 31 and the addition waveform data AWD2 from the data addition / subtraction circuit 32, and compares the addition waveform data AWD1 and the addition waveform data AWD2 to output the maximum value. To do. The comparison value generation circuit 34 receives the subtraction waveform data SWD1 from the data addition / subtraction circuit 31 and the subtraction waveform data SWD2 from the data addition / subtraction circuit 32, compares the subtraction waveform data SWD1 and the subtraction waveform data SWD2, and outputs the minimum value. To do.
このような波形測定装置の動作を図３を用いて説明する。
図３は、ウィンドウ幅の作成動作を説明する説明図である。増幅器１、Ａ／Ｄ変換器２、メモリコントローラ３、波形メモリ４、同期検出回路５およびデータ比較回路８の動作は、図６に示す従来例と同じため、説明を省略する。
The operation of such a waveform measuring apparatus will be described with reference to FIG.
FIG. 3 is an explanatory diagram for explaining the window width creation operation. The operations of the amplifier 1, the A / D converter 2, the memory controller 3, the waveform memory 4, the synchronization detection circuit 5 and the data comparison circuit 8 are the same as those of the conventional example shown in FIG.
アドレスコントローラ１０のアドレスホールド回路２１は、同期検出回路５からの同期信号に応じて、メモリコントローラ３からの波形メモリ４のアドレスを一時的に保持する。アドレスレジスタ２２は、アドレスホールド回路２１に保持されている波形メモリ４のアドレスを記憶する。すなわち、アドレスレジスタ２２は、同期信号が発生する度に、その時にメモリコントローラ３から波形メモリ４へ出力されているアドレスを記憶する。 The address hold circuit 21 of the address controller 10 temporarily holds the address of the waveform memory 4 from the memory controller 3 in accordance with the synchronization signal from the synchronization detection circuit 5. The address register 22 stores the address of the waveform memory 4 held in the address hold circuit 21. That is, the address register 22 stores the address output from the memory controller 3 to the waveform memory 4 each time a synchronization signal is generated.
また、アドレスレジスタ２２は、同期信号に応じて、１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを出力する。アドレス減算回路２３は、アドレスレジスタ２２からの前回アドレスを波形データの時間軸の前方向にずらした減算アドレスを生成する。アドレス発生回路２５は、アドレス減算回路２３で生成された減算アドレスを波形メモリ４へ出力する。波形メモリ４は、アドレス発生回路２５からの減算アドレスを受けて、減算アドレスに記憶されている波形データを出力する。 Further, the address register 22 outputs a previous address which is an address stored when the previous synchronization signal is generated, in accordance with the synchronization signal. The address subtraction circuit 23 generates a subtraction address obtained by shifting the previous address from the address register 22 in the forward direction of the time axis of the waveform data. The address generation circuit 25 outputs the subtraction address generated by the address subtraction circuit 23 to the waveform memory 4. The waveform memory 4 receives the subtraction address from the address generation circuit 25 and outputs the waveform data stored in the subtraction address.
この時に波形メモリ４から出力される波形データは、図３（ａ）に示される波形である。図３（ａ）に示す波形は、図３（ｄ）の元の波形よりも時間的に前のデータから読み出されている。 The waveform data output from the waveform memory 4 at this time is the waveform shown in FIG. The waveform shown in FIG. 3A is read from data temporally prior to the original waveform in FIG.
一方、アドレス加算回路２４は、アドレスレジスタ２２からの前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスを生成する。アドレス発生回路２５は、アドレス加算回路２４で生成された加算アドレスを波形メモリ４へ出力する。波形メモリ４は、アドレス発生回路２５からの加算アドレスを受けて、加算アドレスに記憶されている波形データを出力する。 On the other hand, the address addition circuit 24 generates an addition address obtained by shifting the previous address from the address register 22 in the backward direction of the time axis of the waveform data. The address generation circuit 25 outputs the addition address generated by the address addition circuit 24 to the waveform memory 4. The waveform memory 4 receives the addition address from the address generation circuit 25 and outputs the waveform data stored in the addition address.
この時に波形メモリ４から出力される波形データは、図３（ｂ）に示される波形である。図３（ｂ）に示す波形は、図３（ｄ）の元の波形よりも時間的に後ろのデータから読み出されている。 The waveform data output from the waveform memory 4 at this time is the waveform shown in FIG. The waveform shown in FIG. 3B is read from data that is temporally later than the original waveform in FIG.
そして、アドレス発生回路２５は、入力信号の取り込みタイミングに応じて、アドレス減算回路２３からの減算アドレスを起点としたアドレスを出力し、続いてアドレス加算回路２４からの加算アドレスを起点としたアドレスを出力する。すなわち、入力信号の取り込みタイミングが発生する度に、波形メモリ４からは、減算アドレスを起点とした波形データＷＤ１と加算アドレスを起点とした波形データＷＤ２が時系列に１データずつ読み出される。 Then, the address generation circuit 25 outputs an address starting from the subtraction address from the address subtraction circuit 23 in accordance with the input signal capture timing, and then the address starting from the addition address from the address addition circuit 24 is output. Output. That is, every time an input signal capture timing occurs, waveform data WD1 starting from the subtraction address and waveform data WD2 starting from the addition address are read from the waveform memory 4 one by one in time series.
データ加減算回路３１は、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１に許容値を加算した加算波形データＡＷＤ１と、波形データＷＤ１から許容値を減算した減算波形データＳＷＤ１とを生成して出力する（図３（ａ）参照）。なお、この許容値は、ユーザにより、予め設定されているものとする。 The data addition / subtraction circuit 31 generates addition waveform data AWD1 obtained by adding an allowable value to the waveform data WD1 read from the waveform memory 4 based on the subtraction address, and subtraction waveform data SWD1 obtained by subtracting the allowable value from the waveform data WD1. And output (see FIG. 3A). This allowable value is set in advance by the user.
同様に、データ加減算回路３２は、加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２に許容値を加算した加算波形データＡＷＤ２と、波形データＷＤ２から許容値を減算した減算波形データＳＷＤ２とを生成して出力する（図３（ｂ）参照）。 Similarly, the data addition / subtraction circuit 32 adds waveform data WD2 obtained by adding an allowable value to the waveform data WD2 read from the waveform memory 4 based on the addition address, and subtracted waveform data SWD2 obtained by subtracting the allowable value from the waveform data WD2. Are generated and output (see FIG. 3B).
比較値作成回路３３は、データ加減算回路３１からの加算波形データＡＷＤ１とデータ加減算回路３２からの加算波形データＡＷＤ２を比較して最大値を出力する。比較値作成回路３３からの出力値は、図３（ｃ）に示すように、ウィンドウ幅の上限値となる。 The comparison value creation circuit 33 compares the added waveform data AWD1 from the data addition / subtraction circuit 31 with the addition waveform data AWD2 from the data addition / subtraction circuit 32, and outputs the maximum value. The output value from the comparison value creating circuit 33 is the upper limit value of the window width as shown in FIG.
同様に、比較値作成回路３４は、データ加減算回路３１からの減算波形データＳＷＤ１とデータ加減算回路３２からの減算波形データＳＷＤ２を比較して最小値を出力する。比較値作成回路３４からの出力値は、図３（ｃ）に示すように、ウィンドウ幅の下限値となる。 Similarly, the comparison value creation circuit 34 compares the subtraction waveform data SWD1 from the data addition / subtraction circuit 31 with the subtraction waveform data SWD2 from the data addition / subtraction circuit 32, and outputs a minimum value. The output value from the comparison value creating circuit 34 is the lower limit value of the window width, as shown in FIG.
データ比較回路８は、Ａ／Ｄ変換器２からのデジタルデータが、ウィンドウ幅の上限値と下限値の間に入っているか否かを比較し、ウィンドウ幅に入っていない場合には、トリガ信号を出力する。そして、波形測定装置は、トリガ信号を検出すると、予め設定された規定回数の波形データを取り込み、測定を終了する。 The data comparison circuit 8 compares whether the digital data from the A / D converter 2 is between the upper limit value and the lower limit value of the window width. Is output. Then, when the waveform measuring device detects the trigger signal, it takes in a predetermined number of waveform data set in advance, and ends the measurement.
このように、アドレスコントローラ１０が、同期信号に応じて、前回アドレスを波形データの時間軸の前方向にずらした減算アドレスと前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、ウィンドウ幅作成回路１１が、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１と加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２のそれぞれに許容値を加算して得られた値の最大値と、波形データＷＤ１と波形データＷＤ２のそれぞれから許容値を減算して得られた値の最小値とを用いてウィンドウ幅を作成することにより、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成するので、正確にリアルタイムで波形判定を行うことができる。 As described above, the address controller 10 determines the subtraction address obtained by shifting the previous address in the forward direction of the time axis of the waveform data and the addition address obtained by shifting the previous address in the backward direction of the time axis of the waveform data in accordance with the synchronization signal. The window width creation circuit 11 generates and adds an allowable value to each of the waveform data WD1 read from the waveform memory 4 based on the subtraction address and the waveform data WD2 read from the waveform memory 4 based on the addition address. By generating the window width using the maximum value obtained in this way and the minimum value obtained by subtracting the allowable value from each of the waveform data WD1 and the waveform data WD2, the input signal is square. Even in the case of waves, the window width that is the judgment range of the rising and falling areas of the waveform is automatically generated, so it can be accurately and in real time. It is possible to perform the shape judgment.
４ 波形メモリ
１０ アドレスコントローラ
１１ ウィンドウ幅作成回路
２１ アドレスホールド回路
２２ アドレスレジスタ
２３ アドレス減算回路
２４ アドレス加算回路
２５ アドレス発生回路
３１，３２ データ加減算回路
３３，３４ 比較値作成回路
4 waveform memory 10 address controller 11 window width creation circuit 21 address hold circuit 22 address register 23 address subtraction circuit 24 address addition circuit 25 address generation circuit 31, 32 data addition / subtraction circuit 33, 34 comparison value creation circuit
Claims (3)
前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とを前記ウィンドウ幅として出力するウィンドウ幅作成回路と
を備えたことを特徴とする波形測定装置。 In the waveform measuring apparatus that creates a window width at the outer edge of the waveform data of the input signal stored in the waveform memory and generates a trigger when the input signal deviates from the window width,
The waveform memory address in which the waveform data of the input signal is stored is stored in accordance with the synchronization signal, and the previous address which is the address stored when the previous synchronization signal is generated is stored on the time axis of the waveform data. A subtraction address shifted in the forward direction and an addition address in which the previous address is shifted in the backward direction of the time axis of the waveform data are generated. An address controller for outputting an address to the waveform memory;
Obtained by adding an allowable value to each of the first waveform data read from the waveform memory based on the subtraction address and the second waveform data read from the waveform memory based on the addition address. Permissible from the first waveform data read from the waveform memory based on the subtraction address and the second waveform data read from the waveform memory based on the addition address. A waveform measuring apparatus comprising: a window width creating circuit that outputs a minimum value obtained by subtracting a value as the window width.
前記同期信号に応じて前記波形メモリのアドレスを保持するアドレスホールド回路と、
このアドレスホールド回路で保持した前記波形メモリのアドレスを記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを出力するアドレスレジスタと、
前記前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスを生成するアドレス減算回路と、
前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスを生成するアドレス加算回路と、
前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレス発生回路と
を有することを特徴とする請求項１記載の波形測定装置。 The address controller
An address hold circuit for holding an address of the waveform memory in response to the synchronization signal;
An address register for storing the address of the waveform memory held by the address hold circuit and outputting a previous address which is an address stored at the time of generation of the previous synchronization signal;
An address subtraction circuit for generating a subtraction address by shifting the previous address in the forward direction of the time axis of the waveform data;
An address addition circuit for generating an addition address by shifting the previous address in the backward direction of the time axis of the waveform data;
The waveform measuring apparatus according to claim 1, further comprising: an address generation circuit that outputs an address to the waveform memory in accordance with a timing at which the input signal is captured with the subtraction address and the addition address as a starting point.
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データに前記許容値を加算した第１の加算波形データと、前記第１の波形データから前記許容値を減算した第１の減算波形データとを生成して出力する第１のデータ加減算回路と、
前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データに前記許容値を加算した第２の加算波形データと、前記第２の波形データから前記許容値を減算した第２の減算波形データとを生成して出力する第２のデータ加減算回路と、
前記第１のデータ加減算回路からの前記第１の加算波形データと前記第２のデータ加減算回路からの前記第２の加算波形データを比較して最大値を出力する第１の比較値生成回路と、
前記第１のデータ加減算回路からの前記第１の減算波形データと前記第２のデータ加減算回路からの前記第２の減算波形データを比較して最小値を出力する第２の比較値生成回路と
を有することを特徴とする請求項１または２記載の波形測定装置。 The window width creation circuit includes:
First addition waveform data obtained by adding the allowable value to the first waveform data read from the waveform memory based on the subtraction address, and a first value obtained by subtracting the allowable value from the first waveform data. A first data addition / subtraction circuit that generates and outputs subtraction waveform data;
Second added waveform data obtained by adding the allowable value to the second waveform data read from the waveform memory based on the addition address, and a second obtained by subtracting the allowable value from the second waveform data. A second data addition / subtraction circuit that generates and outputs subtraction waveform data;
A first comparison value generation circuit that compares the first addition waveform data from the first data addition / subtraction circuit with the second addition waveform data from the second data addition / subtraction circuit and outputs a maximum value; ,
A second comparison value generation circuit that compares the first subtraction waveform data from the first data addition / subtraction circuit with the second subtraction waveform data from the second data addition / subtraction circuit and outputs a minimum value; The waveform measuring apparatus according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010158711A JP5488914B2 (en) | 2010-07-13 | 2010-07-13 | Waveform measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010158711A JP5488914B2 (en) | 2010-07-13 | 2010-07-13 | Waveform measuring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012021838A true JP2012021838A (en) | 2012-02-02 |
| JP5488914B2 JP5488914B2 (en) | 2014-05-14 |
Family
ID=45776241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010158711A Active JP5488914B2 (en) | 2010-07-13 | 2010-07-13 | Waveform measuring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5488914B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014071123A (en) * | 2012-10-01 | 2014-04-21 | Tektronix Inc | Test and measurement instrument and method of detecting anomaly |
-
2010
- 2010-07-13 JP JP2010158711A patent/JP5488914B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014071123A (en) * | 2012-10-01 | 2014-04-21 | Tektronix Inc | Test and measurement instrument and method of detecting anomaly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5488914B2 (en) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5488914B2 (en) | Waveform measuring device | |
| JP5710286B2 (en) | Transient recovery voltage measurement device, transient recovery voltage measurement method, and transient recovery voltage measurement program | |
| JP2009128130A5 (en) | ||
| JP5575458B2 (en) | Electrical characteristic measuring apparatus and electrical characteristic measuring method | |
| JP2012073112A (en) | Peak detecting device | |
| KR101444582B1 (en) | Apparatus and method for detecting frequency | |
| JP5210646B2 (en) | Apparatus, method, and test apparatus for detecting change point of signal under measurement | |
| JP5455776B2 (en) | Current measuring device | |
| JP2011179849A (en) | Abnormal waveform detection circuit | |
| JP6240892B2 (en) | Motor drive device | |
| JP2010117234A (en) | Measuring apparatus | |
| JP2010117746A (en) | Measurement system | |
| JP2006145296A (en) | Eddy-current flaw tester | |
| TWI835494B (en) | Automatic measurement method for signal jitter | |
| JP6993082B2 (en) | Judgment device | |
| JP2007101293A (en) | Signal measuring apparatus | |
| JP6173106B2 (en) | Frequency detector | |
| JP2014163734A (en) | Waveform measurement device, current measurement device, and power measurement device | |
| JP2007292673A (en) | Measuring apparatus | |
| JP5530343B2 (en) | Measuring apparatus and determination method | |
| JP2011208954A (en) | Coriolis mass flowmeter | |
| JP5171693B2 (en) | Status detection device, temperature control device, and temperature detection method | |
| JP2005345335A (en) | Voltage measuring device | |
| JP3604028B2 (en) | Data distribution measurement device | |
| JP4952546B2 (en) | Waveform generator and semiconductor test apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5488914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |