JP2005345335A - Voltage measuring device - Google Patents
Voltage measuring device Download PDFInfo
- Publication number
- JP2005345335A JP2005345335A JP2004166810A JP2004166810A JP2005345335A JP 2005345335 A JP2005345335 A JP 2005345335A JP 2004166810 A JP2004166810 A JP 2004166810A JP 2004166810 A JP2004166810 A JP 2004166810A JP 2005345335 A JP2005345335 A JP 2005345335A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- surge voltage
- data
- signal
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、入力信号の電圧を測定する電圧測定装置に関するものである。 The present invention relates to a voltage measuring device that measures the voltage of an input signal.
この種の電圧測定装置として、出願人は、電力ラインの電圧測定器を特開2002−90397号公報に開示している。この電圧測定器は、低速A/D変換回路、高速A/D変換回路、制御部およびメモリを備え、電力ラインの電圧波形と突発的なインパルス波形(サージ電圧)とを同時に測定可能に構成されている。この電圧測定器では、低速A/D変換回路が、商用電源ラインから入力してローパスフィルタによってノイズが除去されたアナログの電圧波形を、1波当り256または512の遅いサンプリング周期でディジタル変換する。この際に、制御部が、低速A/D変換回路によってディジタル変換された低速変換データをメモリ内の第1メモリ領域に書き込む。 As this type of voltage measuring apparatus, the applicant discloses a voltage measuring device for a power line in Japanese Patent Application Laid-Open No. 2002-90397. This voltage measuring instrument includes a low-speed A / D conversion circuit, a high-speed A / D conversion circuit, a control unit, and a memory, and is configured to be able to simultaneously measure a voltage waveform of a power line and a sudden impulse waveform (surge voltage). ing. In this voltage measuring device, a low-speed A / D conversion circuit digitally converts an analog voltage waveform, which is input from a commercial power supply line and from which noise has been removed by a low-pass filter, at a slow sampling period of 256 or 512 per wave. At this time, the control unit writes the low-speed conversion data digitally converted by the low-speed A / D conversion circuit to the first memory area in the memory.
一方、低速A/D変換回路によるディジタル変換と並行して、高速A/D変換回路が、例えば2MHz程度の高速サンプリングクロックで電圧波形をディジタル変換する。この際に、制御部は、高速A/D変換回路から出力される高速変換データを入力する毎に、この高速変換データと低速A/D変換回路から出力される低速変換データとの差を演算して、この差が所定のトリガレベルを超えたときにインパルス波形の発生を検出する。この際に、制御部は、インパルス波形が発生したと判別した時点の前後の高速変換データをメモリ内の第2メモリ領域に書き込む。これにより、電力ラインの電圧波形とインパルス波形とが同時に測定される。
ところが、この電圧測定器には、以下の改善すべき課題がある。すなわち、この電圧測定器では、低速A/D変換回路から出力される低速変換データおよび高速A/D変換回路から出力される高速変換データの差を演算することにより、インパルス波形(サージ電圧)を検出している。しかしながら、低速A/D変換回路に接続されたローパスフィルタで除去しきれなかったサージ電圧が低速変換データに重畳されているときには、この重畳された分が低速変換データと高速変換データとの差分値に測定誤差として含まれることとなる。したがって、この測定誤差に起因して、サージ電圧の検出漏れなどの誤検出が生じるおそれがあり、これを改善するのが好ましい。また、演算した差分値に基づいて、この差分値が所定のトリガレベルを超えている期間をサージ電圧の信号長(パルス幅)とし、かつ差分値が所定のトリガレベルを超えている期間のうちの差分値の最大値をサージ電圧のピーク値とするときには、この差分値に含まれる測定誤差に起因して、サージ電圧の信号長およびサージ電圧のピーク値に測定誤差が含まれるため、これを改善するのが好ましい。 However, this voltage measuring instrument has the following problems to be improved. That is, in this voltage measuring device, the impulse waveform (surge voltage) is calculated by calculating the difference between the low-speed conversion data output from the low-speed A / D conversion circuit and the high-speed conversion data output from the high-speed A / D conversion circuit. Detected. However, when the surge voltage that could not be removed by the low-pass filter connected to the low-speed A / D conversion circuit is superimposed on the low-speed conversion data, the superposed amount is the difference value between the low-speed conversion data and the high-speed conversion data. Is included as a measurement error. Therefore, there is a possibility that erroneous detection such as detection failure of the surge voltage may occur due to this measurement error, and it is preferable to improve this. Further, based on the calculated difference value, a period in which the difference value exceeds a predetermined trigger level is defined as a surge voltage signal length (pulse width), and a period in which the difference value exceeds a predetermined trigger level. If the maximum value of the difference value is the peak value of the surge voltage, the measurement error is included in the signal length of the surge voltage and the peak value of the surge voltage due to the measurement error included in the difference value. It is preferable to improve.
本発明は、かかる課題に鑑みてなされたものであり、サージ電圧を確実に検出し得る電圧測定装置を提供することを主目的とする。 This invention is made | formed in view of this subject, and it aims at providing the voltage measuring device which can detect a surge voltage reliably.
上記目的を達成すべく請求項1記載の電圧測定装置は、入力信号の高周波成分を除去するローパスフィルタ、当該ローパスフィルタを通過した信号をサンプリングして電圧演算用データを出力するA/Dコンバータ、および前記電圧演算用データに基づいて前記入力信号の電圧を測定する測定回路を有する電圧測定部と、前記入力信号をサンプリングしてサージ電圧検出用データを出力するA/Dコンバータ、前記サージ電圧検出用データから前記入力信号に重畳しているサージ電圧に対応するサージ電圧データを生成するハイパスフィルタ、および前記サージ電圧データで示される前記サージ電圧の電圧と基準値とを比較して当該サージ電圧の電圧が当該基準値を超えるときに検出信号を出力する検出回路を有するサージ電圧検出部とを備えている。
In order to achieve the above object, a voltage measuring apparatus according to
また、請求項2記載の電圧測定装置は、請求項1記載の電圧測定装置において、第1の記憶部と、前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記サージ電圧データを前記第1の記憶部に記憶させる制御部とを備えている。 According to a second aspect of the present invention, there is provided the voltage measuring device according to the first aspect, wherein the first storage unit and a predetermined time before and after the output time when the detection signal is output from the detection circuit. And a control unit for storing the surge voltage data in the first storage unit.
また、請求項3記載の電圧測定装置は、請求項1または2記載の電圧測定装置において、第2の記憶部と、前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記電圧演算用データを前記第2の記憶部に記憶させる制御部とを備えている。
The voltage measuring device according to claim 3 is the voltage measuring device according to
請求項1記載の電圧測定装置によれば、ローパスフィルタ、A/Dコンバータおよび測定回路を有する電圧測定部が入力信号の電圧を測定し、A/Dコンバータ、ハイパスフィルタおよび検出回路を有するサージ電圧検出部が、サージ電圧に対応するサージ電圧データを生成して、サージ電圧データで示されるサージ電圧の電圧と基準値とを比較してサージ電圧の電圧が基準値を超えるときに検出信号を出力することにより、入力信号の電圧を正確に測定しつつ、サージ電圧に対応して直接的に生成されるサージ電圧データに上記した測定誤差が含まれないため、サージ電圧を確実に検出することができる。また、この生成したサージ電圧データに基づいてサージ電圧の信号長やサージ電圧のピーク値を正確に測定することもできる。
According to the voltage measuring apparatus of
また、請求項2記載の電圧測定装置によれば、制御部が検出回路から検出信号が出力された出力時点前後における所定時間分のサージ電圧データを第1の記憶部に記憶させることにより、サージ電圧の検出時点前後におけるサージ電圧の信号波形の変化を確実に記録することができる。したがって、測定者は、この記録した信号波形の変化を例えば表示部に表示させたり、第1の記憶部に記憶させたサージ電圧データを信号処理したりすることにより、サージ電圧の発生要因を正確に解析することができる。
According to the voltage measuring device of
また、請求項3記載の電圧測定装置によれば、制御部が検出回路から検出信号が出力された出力時点前後における所定時間分の電圧演算用データを第2の記憶部に記憶させることにより、入力信号を比較的長い時間に亘って記録することができるため、サージ電圧が発生した時間の入力信号に対する時間的な位置関係を確実に記録することができる。したがって、測定者は、この記録した入力信号の信号波形と、信号波形に対するサージ電圧の発生位置とを例えば表示部に表示させたり、第2の記憶部に記憶させた電圧演算用データを信号処理したりすることにより、サージ電圧の発生要因を正確に解析することができる。 According to the voltage measuring device of claim 3, the control unit stores the voltage calculation data for a predetermined time before and after the output time when the detection signal is output from the detection circuit in the second storage unit, Since the input signal can be recorded over a relatively long time, the temporal positional relationship with respect to the input signal at the time when the surge voltage is generated can be reliably recorded. Therefore, the measurer displays the signal waveform of the recorded input signal and the position where the surge voltage is generated with respect to the signal waveform, for example, on the display unit, or performs signal processing on the voltage calculation data stored in the second storage unit. By doing so, the cause of the surge voltage can be accurately analyzed.
以下、添付図面を参照して、本発明に係る電圧測定装置の最良の形態について説明する。 The best mode of a voltage measuring apparatus according to the present invention will be described below with reference to the accompanying drawings.
最初に、本発明を適用した電圧測定装置1の構成について説明する。電圧測定装置1は、図1に示すように、電圧測定部2、サージ電圧検出測定部3、制御部4、電圧演算用データ記憶部5、サージ電圧データ記憶部6および表示部7を備えて構成されている。電圧測定部2は、ローパスフィルタ21、A/Dコンバータ22および測定回路23を備えている。ローパスフィルタ21は、アンチエイリアシングフィルタ(折り返し防止フィルタ)であって、例えば、商用電源ラインを介して供給される交流信号S0(本発明における入力信号の一例。図2参照)を入力して、A/Dコンバータ22に用いられているサンプリングクロックの1/2以下の低い周波数成分を通過させる。A/Dコンバータ22は、ローパスフィルタ21を通過した商用電源周波数の交流信号S1(図3参照)を例えば15360Hzのやや遅い(低速の)サンプリング周期でアナログ−ディジタル変換して電圧演算用データDwを生成して測定回路23および制御部4に出力する。測定回路23は、制御部4の制御に従い、電圧演算用データDwに基づいて交流信号S0の電圧(実効電圧、平均電圧およびピーク電圧など。一例として実効電圧Veとする。)を測定する。
First, the configuration of the
サージ電圧検出測定部3は、本発明におけるサージ電圧検出部であって、図1に示すように、A/Dコンバータ31、ハイパスフィルタ32および検出測定回路33を備えている。A/Dコンバータ31は、上記の商用電源ラインを介して供給される交流信号S0を例えば2MHzの速い(A/Dコンバータ22よりも高速の)サンプリング周期でアナログ−ディジタル変換してサージ電圧検出用データD0(図4参照)を生成してハイパスフィルタ32に出力する。ハイパスフィルタ32は、ディジタル信号処理によってハイパスフィルタとして機能するディジタルハイパスフィルタであって、A/Dコンバータ31によって出力されたサージ電圧検出用データD0から商用電源周波数(この例では、60Hz)を超える高い周波数成分(ノイズやサージ電圧)に対応するサージ電圧データDn(図5参照)を検出測定回路33および制御部4に出力する。検出測定回路33は、本発明における検出回路であって、制御部4の制御に従い、サージ電圧データDnに基づいて、サージ電圧データDnによって示されるサージ電圧の絶対値が所定の基準値Vr(同図参照)を超えたときに、ハイレベルのパルス信号Sp(同図参照)を出力する。また、検出測定回路33は、サージ電圧データDnによって示されるサージ電圧の絶対値が基準値Vrを連続して超えている期間を検出することにより、例えば図5に示すサージ電圧の信号長T2(以下、サージ電圧信号長T2ともいう)を測定する。また、検出測定回路33は、基準値Vrを連続して超えるサージ電圧の最大値を検出することにより、例えば図5に示すサージ電圧のピーク電圧Vp(以下、サージ電圧ピーク値Vpともいう)を測定する。
The surge voltage detection measurement unit 3 is a surge voltage detection unit according to the present invention, and includes an A /
制御部4は、電圧測定部2を制御して測定対象としての交流信号S0の例えば実効電圧Veを測定させる。また、制御部4は、電圧測定部2から出力された電圧演算用データDwを電圧演算用データ記憶部5のバッファ51に一時的に記憶させる。また、制御部4は、サージ電圧検出測定部3から出力されたサージ電圧データDnをサージ電圧データ記憶部6のバッファ61に一時的に記憶させる。また、制御部4は、サージ電圧検出測定部3の検出測定回路33を制御してパルス信号Spを検出させると共に、検出されたパルス信号Spに基づいて交流信号S0に対するサージ電圧の重畳を検出する。また、制御部4は、検出測定回路33を制御してサージ電圧信号長T2およびサージ電圧ピーク値Vpを測定させると共に、測定されたサージ電圧信号長T2およびサージ電圧ピーク値VpをRAM62に記憶させる。さらに、制御部4は、検出測定回路33からパルス信号Spが出力されたとき、つまりサージ電圧が検出されたときには、測定開始時点(この例では、実効電圧Veの測定開始時点)からパルス信号Spの出力時点(サージ電圧の検出時点)までの時間(以下、「サージ電圧検出時間T1」ともいう。図5参照)を電圧演算用データ記憶部5のRAM52に記憶させると共に、バッファ51に記憶されている電圧演算用データDwのうちのパルス信号Spの出力時点前後における所定時間分(例えば、出力時点を中心として±10mS分)の電圧演算用データDwをRAM52に記憶させる。さらに、制御部4は、検出測定回路33からパルス信号Spが出力されたときに、バッファ61に記憶されているサージ電圧データDnのうちのパルス信号Spの出力時点前後における所定時間分(例えば、出力時点を中心として−100μS〜+200μS分)のサージ電圧データDnをRAM62に記憶させる。
The
電圧演算用データ記憶部5は、バッファ51、および本発明における第2の記憶部に相当するRAM52を備えている。バッファ51は、制御部4から転送される電圧演算用データDwを一時的に記憶する。RAM52は、制御部4から転送される実効電圧Ve、サージ電圧検出時間T1およびサージ電圧信号長T2を記憶すると共に、バッファ51に記憶されている電圧演算用データDwを制御部4の制御に従い記憶する。サージ電圧データ記憶部6は、バッファ61、および本発明における第1の記憶部に相当するRAM62を備えている。バッファ61は、制御部4から転送されるサージ電圧データDnを一時的に記憶する。この場合、バッファ61は、制御部4の制御下で、所定の記録領域に上書きしつつ、入力したサージ電圧データDnのうちの最新のデータを記憶する。RAM62は、制御部4から転送されるサージ電圧信号長T2およびサージ電圧ピーク値Vpを記憶すると共に、バッファ61に記憶されているサージ電圧データDnを制御部4の制御に従い記憶する。表示部7は、例えば、LCDパネルで構成され、制御部4の制御下で、電圧演算用データDwに基づく入力信号(この例では、交流信号S1)の信号波形、サージ電圧データDnに基づくサージ電圧の信号波形、実効電圧Ve、サージ電圧検出時間T1、サージ電圧信号長T2、サージ電圧ピーク値Vpおよびサージ電圧の発生位置を表示する。
The voltage calculation
次に、電圧測定装置1の全体的な動作について説明する。
Next, the overall operation of the
まず、電圧測定部2のローパスフィルタ21が、商用電源ラインを介して供給される例えば60Hzの交流信号S0(図2参照)を入力して、A/Dコンバータ22に用いられているサンプリングクロックの1/2を超える周波数成分を除去して交流信号S1(図3参照)を出力する。次いで、A/Dコンバータ22が、交流信号S1を例えば15360Hzのサンプリングクロックに同期してアナログ−ディジタル変換した電圧演算用データDwを測定回路23および制御部4に出力する。続いて、測定回路23が、制御部4の制御に従い、電圧演算用データDwに基づいて交流信号S1(つまり交流信号S0)の実効電圧Veを測定して制御部4に出力する。また、制御部4が、電圧演算用データDwを電圧演算用データ記憶部5のバッファ51に記憶させると共に、測定回路23から出力された実効電圧Veを電圧演算用データ記憶部5のRAM52に記憶させる。
First, the low-
一方、サージ電圧検出測定部3のA/Dコンバータ31は、ローパスフィルタ21と並行して交流信号S0を入力して、交流信号S0を例えば2MHzのサンプリングクロックに同期してアナログ−ディジタル変換したサージ電圧検出用データD0をハイパスフィルタ32に出力する。次いで、ハイパスフィルタ32が、サージ電圧検出用データD0によって示される周波数成分から主として交流信号S0の周波数以下の周波数成分を除去してサージ電圧のみに対応するサージ電圧データDn(図5参照)を生成して出力する。続いて、検出測定回路33が、サージ電圧データDnによって示されるサージ電圧の絶対値と基準値Vrとを比較する。この場合、検出測定回路33は、サージ電圧の絶対値が基準値Vrを超えているときにハイレベルのパルス信号Spを制御部4に出力する。この際に、制御部4は、パルス信号Spの入力に基づいて、交流信号S0に対するサージ電圧の重畳を検出して、実効電圧Veの測定開始時点からパルス信号Spの出力時点までのサージ電圧検出時間T1を電圧演算用データ記憶部5のRAM52に記憶させると共に、電圧演算用データ記憶部5のバッファ51に記憶されている電圧演算用データDwのうちからパルス信号Spの出力時点前後における上記の所定時間分の電圧演算用データDwをRAM52に記憶させる。また、制御部4は、パルス信号Spの入力に基づいて、サージ電圧データ記憶部6のバッファ61に記憶されているサージ電圧データDnのうちからパルス信号Spの出力時点前後における上記の所定時間分のサージ電圧データDnをRAM62に記憶させる。続いて、検出測定回路33は、サージ電圧の絶対値が基準値Vrを連続して超えている期間をサージ電圧信号長T2(図5参照)として測定し、制御部4に出力すると共に、サージ電圧信号長T2の期間中におけるサージ電圧の絶対値の最大値を検出し、その最大値を示すサージ電圧データDnをサージ電圧ピーク値Vpとして制御部4に出力する。これに応じて、制御部4は、サージ電圧信号長T2およびサージ電圧ピーク値Vpをサージ電圧データ記憶部6のRAM62に記憶させる。
On the other hand, the A /
一方、図示しない操作部の操作によって波形表示が指示されたときには、制御部4は、RAM52から電圧演算用データDw、サージ電圧検出時間T1および実効電圧Veを読み出すと共にRAM62からサージ電圧データDn、サージ電圧信号長T2およびサージ電圧ピーク値Vpを読み出して、表示部7に出力する。これに応じて、表示部7が、電圧演算用データDwに基づく交流信号S1の信号波形、実効電圧Ve、およびサージ電圧検出時間T1に基づくサージ電圧の発生位置を例えばLCDパネルの下半分に表示すると共に、サージ電圧データDnに基づくサージ電圧の信号波形、サージ電圧信号長T2およびサージ電圧ピーク値Vpを例えばLCDパネルの上半分に表示する。この場合、サージ電圧の発生位置に関しては、交流信号S1の信号波形に対してサージ電圧の発生位置が把握できるように、例えば、交流信号S1の信号波形上にサージ電圧の発生位置を直接示すことができるし、信号波形の所定部位からの時間を信号波形とは別個に表示することもできる。これにより、測定者は、交流信号S0の実効電圧Ve、サージ電圧の発生した前後の比較的長い時間に亘る交流信号S1の信号波形、およびその信号波形とサージ電圧との位置関係を把握することができると共に、比較的短い時間幅のサージ電圧の詳細な信号波形、サージ電圧信号長T2およびサージ電圧ピーク値Vpを把握することができる。したがって、測定者は、サージ電圧の発生した時点の前後に亘る交流信号S1の信号波形を確認すると共に、詳細なサージ電圧の波形を確認することで、サージ電圧の発生要因を解析することが可能となる。
On the other hand, when the waveform display is instructed by the operation of the operation unit (not shown), the
このように、この電圧測定装置1によれば、ローパスフィルタ21、A/Dコンバータ22および測定回路23を備えた電圧測定部2が制御部4の制御下で交流信号S0の実効電圧Veを測定し、A/Dコンバータ31、ハイパスフィルタ32および検出測定回路33を備えたサージ電圧検出測定部3が、サージ電圧に対応するサージ電圧データDnを生成して、サージ電圧データDnで示されるサージ電圧の電圧と基準値Vrとを比較してサージ電圧の電圧が基準値Vrを超えるときにパルス信号Spを出力することにより、交流信号S0の電圧(この例では実効電圧Ve)を正確に測定しつつ、サージ電圧に対応して直接的に生成されるサージ電圧データDnに上記した測定誤差が含まれないため、サージ電圧を確実に検出することができる。また、この生成したサージ電圧データDnに基づいてサージ電圧信号長T2およびサージ電圧ピーク値Vpを正確に測定することもできる。
As described above, according to the
また、この電圧測定装置1によれば、制御部4が検出測定回路33からパルス信号Spが出力された出力時点前後における所定時間分のサージ電圧データDnをサージ電圧データ記憶部6のRAM62に記憶させることにより、サージ電圧の検出時点前後におけるサージ電圧の信号波形の変化を確実に記録することができる。したがって、測定者は、この記録した信号波形の変化を例えば表示部7に表示させたり、RAM62に記憶させたサージ電圧データDnを信号処理したりすることにより、サージ電圧の発生要因を正確に解析することができる。
Further, according to the
また、この電圧測定装置1によれば、制御部4が検出測定回路33からパルス信号Spが出力された出力時点前後における所定時間分の電圧演算用データDwを電圧演算用データ記憶部5のRAM52に記憶させることにより、交流信号S1を比較的長い時間に亘って記録することができるため、サージ電圧が発生した時間の交流信号S1に対する時間的な位置関係を確実に記録することができる。したがって、測定者は、この記録した交流信号S1の信号波形と、信号波形に対するサージ電圧の発生位置とを例えば表示部7に表示させたり、RAM52に記憶させた電圧演算用データDwを信号処理したりすることにより、サージ電圧の発生要因を正確に解析することができる。
Further, according to the
1 電圧測定装置
2 電圧測定部
3 サージ電圧検出測定部
4 制御部
5 電圧演算用データ記憶部
6 サージ電圧検出用データ記憶部
21 ローパスフィルタ
22,31 A/Dコンバータ
23 測定回路
32 ハイパスフィルタ
33 検出測定回路
D0 サージ電圧検出用データ
Dn サージ電圧データ
Dw 電圧演算用データ
S0,S1 交流信号
Sp パルス信号
Ve 実効電圧
Vr 基準値
DESCRIPTION OF
Claims (3)
前記入力信号をサンプリングしてサージ電圧検出用データを出力するA/Dコンバータ、前記サージ電圧検出用データから前記入力信号に重畳しているサージ電圧に対応するサージ電圧データを生成するハイパスフィルタ、および前記サージ電圧データで示される前記サージ電圧の電圧と基準値とを比較して当該サージ電圧の電圧が当該基準値を超えるときに検出信号を出力する検出回路を有するサージ電圧検出部とを備えている電圧測定装置。 A low-pass filter that removes high-frequency components of the input signal, an A / D converter that samples the signal that has passed through the low-pass filter and outputs voltage calculation data, and measures the voltage of the input signal based on the voltage calculation data A voltage measurement unit having a measurement circuit to perform,
An A / D converter that samples the input signal and outputs surge voltage detection data; a high-pass filter that generates surge voltage data corresponding to the surge voltage superimposed on the input signal from the surge voltage detection data; and A surge voltage detector having a detection circuit that compares the voltage of the surge voltage indicated by the surge voltage data with a reference value and outputs a detection signal when the voltage of the surge voltage exceeds the reference value; Voltage measuring device.
前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記サージ電圧データを前記第1の記憶部に記憶させる制御部とを備えている請求項1記載の電圧測定装置。 A first storage unit;
2. The voltage measurement according to claim 1, further comprising: a control unit that stores the surge voltage data for a predetermined time before and after the output time point when the detection signal is output from the detection circuit in the first storage unit. apparatus.
前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記電圧演算用データを前記第2の記憶部に記憶させる制御部とを備えている請求項1または2記載の電圧測定装置。 A second storage unit;
3. A control unit that stores, in the second storage unit, the voltage calculation data for a predetermined time before and after the output time when the detection signal is output from the detection circuit. Voltage measuring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166810A JP4455938B2 (en) | 2004-06-04 | 2004-06-04 | Voltage measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166810A JP4455938B2 (en) | 2004-06-04 | 2004-06-04 | Voltage measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005345335A true JP2005345335A (en) | 2005-12-15 |
JP4455938B2 JP4455938B2 (en) | 2010-04-21 |
Family
ID=35497854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166810A Expired - Lifetime JP4455938B2 (en) | 2004-06-04 | 2004-06-04 | Voltage measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455938B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006234763A (en) * | 2005-02-28 | 2006-09-07 | Hioki Ee Corp | Waveform measuring device |
JP2012122928A (en) * | 2010-12-10 | 2012-06-28 | Hioki Ee Corp | Voltage measurement apparatus |
JP2015061244A (en) * | 2013-09-20 | 2015-03-30 | 日本特殊陶業株式会社 | Duty ratio acquisition device, load drive device, and load drive system |
-
2004
- 2004-06-04 JP JP2004166810A patent/JP4455938B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006234763A (en) * | 2005-02-28 | 2006-09-07 | Hioki Ee Corp | Waveform measuring device |
JP2012122928A (en) * | 2010-12-10 | 2012-06-28 | Hioki Ee Corp | Voltage measurement apparatus |
JP2015061244A (en) * | 2013-09-20 | 2015-03-30 | 日本特殊陶業株式会社 | Duty ratio acquisition device, load drive device, and load drive system |
Also Published As
Publication number | Publication date |
---|---|
JP4455938B2 (en) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3323262B2 (en) | Coordinate measuring method and coordinate measuring device for workpiece | |
JP4664837B2 (en) | Voltage and other effective value calculation circuit and measuring instrument | |
JP5425027B2 (en) | Random noise signal detection and filtering method | |
US7805277B2 (en) | Step number measuring apparatus | |
JP2006220629A (en) | Internal impedance measuring device for storage battery, and internal impedance measuring method of the storage battery | |
JP4455938B2 (en) | Voltage measuring device | |
JP5160178B2 (en) | Waveform recording apparatus and waveform display method | |
JP2007292700A (en) | Partial discharge position specifying method of stationary induction apparatus | |
JP2000310530A (en) | Surface-properties measuring device | |
JP3705119B2 (en) | Power supply abnormal waveform detector | |
JP2005321288A (en) | Voltage measuring device | |
JP4410919B2 (en) | Power line voltage measuring instrument | |
JP5575458B2 (en) | Electrical characteristic measuring apparatus and electrical characteristic measuring method | |
JP2002139377A (en) | Equipment failure diagnosis apparatus | |
JP5774370B2 (en) | Waveform measuring device | |
JP2011179849A (en) | Abnormal waveform detection circuit | |
JP2010117234A (en) | Measuring apparatus | |
JP5060168B2 (en) | Rotational vibration phase detection apparatus and method | |
JP2007218669A (en) | Device and program for detecting abnormality | |
JP4135055B2 (en) | Waveform measuring device | |
JP2601799B2 (en) | Bearing failure prediction method | |
JP5455776B2 (en) | Current measuring device | |
JP5488914B2 (en) | Waveform measuring device | |
JP2007278977A (en) | Measuring instrument | |
JP2004206367A (en) | Detection method and device for shut-off of power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4455938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |