JP2012019169A - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP2012019169A JP2012019169A JP2010157293A JP2010157293A JP2012019169A JP 2012019169 A JP2012019169 A JP 2012019169A JP 2010157293 A JP2010157293 A JP 2010157293A JP 2010157293 A JP2010157293 A JP 2010157293A JP 2012019169 A JP2012019169 A JP 2012019169A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- unit pixel
- imaging device
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 230000003321 amplification Effects 0.000 claims description 45
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 45
- 239000010410 layer Substances 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 27
- 230000000875 corresponding effect Effects 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000012545 processing Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。 The present invention relates to a solid-state imaging device, and more particularly to a stacked solid-state imaging device.
一般的な固体撮像装置では、受光部として埋め込みフォトダイオード構造のものが用いられている。 In a general solid-state imaging device, an embedded photodiode structure is used as a light receiving portion.
また、特許文献1は、固体増幅装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を、光電変換層を介して制御電極に及ぼすことにより良好なSN比で光情報を電気信号に変える装置、いわゆる、積層型の固体撮像装置を開示している。
In
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長550nmの緑色の光は、0.4nm程度の厚さでほとんど吸収される。 A stacked solid-state imaging device has a configuration in which a photoelectric conversion film is formed on a semiconductor substrate on which a pixel circuit is formed via an insulating film. For this reason, it is possible to use a material having a large light absorption coefficient such as amorphous silicon for the photoelectric conversion film. For example, in the case of amorphous silicon, green light having a wavelength of 550 nm is almost absorbed at a thickness of about 0.4 nm.
また埋め込みフォトダイオード構造が用いられないため、光電変換部の容量を大きくすることが可能であり、飽和電荷量を大きくできる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された単位画素セルにおいても十分な大きさの容量が実現でき、さらに、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。 In addition, since the embedded photodiode structure is not used, the capacity of the photoelectric conversion unit can be increased, and the saturation charge amount can be increased. Furthermore, it is possible to actively add additional capacity because it does not transfer charges completely, and a sufficiently large capacity can be realized even in a miniaturized unit pixel cell. Furthermore, a stack cell in a dynamic random access memory It is also possible to make the structure as follows.
しかし、特許文献1に示された積層型の固体撮像装置は、単位画素セルあたり3つのトランジスタを有するため、単位画素セルを縮小化することが困難である。
However, since the stacked solid-state imaging device disclosed in
そこで、本発明は、かかる問題に鑑み、小型の積層型の固体撮像装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a small stacked solid-state imaging device.
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、2次元状に配列された複数の単位画素セルと、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと前記垂直信号線との間に設けられ、前記単位画素セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタとを有し、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが電気的に結合されていることを特徴とする。 In order to achieve the above object, a solid-state imaging device according to an aspect of the present invention is provided corresponding to a plurality of unit pixel cells arranged in a two-dimensional manner and a column of the unit pixel cells. A vertical signal line that transmits a signal voltage of the unit pixel cell, the unit pixel cell is formed on a semiconductor substrate, and is formed on the semiconductor substrate, a photoelectric conversion film that photoelectrically converts incident light, Amplifying a pixel electrode in contact with the photoelectric conversion film and a transistor formed in the semiconductor substrate, the gate electrode being connected to the pixel electrode, and outputting a signal voltage corresponding to the potential of the pixel electrode A transistor formed in the semiconductor substrate, a reset transistor for resetting a potential of the gate electrode of the amplification transistor, and a transistor formed in the semiconductor substrate. An address transistor that is provided between the amplification transistor and the vertical signal line and outputs a signal voltage from the unit pixel cell to the vertical signal line, and a gate electrode of the reset transistor and the The gate electrode of the address transistor is electrically coupled.
ここで、前記リセットトランジスタの閾値電圧が前記アドレストランジスタの閾値電圧より高くてもよい。 Here, the threshold voltage of the reset transistor may be higher than the threshold voltage of the address transistor.
また、前記固体撮像装置は、さらに、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とに3値の駆動パルスを供給する垂直走査部を備えてもよい。 The solid-state imaging device may further include a vertical scanning unit that supplies ternary drive pulses to the gate electrode of the reset transistor and the gate electrode of the address transistor.
本態様によれば、リセットトランジスタのゲート電極の配線とアドレストランジスタのゲート電極の配線とを共通にできるので、単位画素セル1つに対して配線を1つ減らして小型の積層型の固体撮像装置を実現できる。 According to this aspect, since the wiring of the gate electrode of the reset transistor and the wiring of the gate electrode of the address transistor can be made common, the wiring is reduced by one for each unit pixel cell, and a small stacked solid-state imaging device is obtained. Can be realized.
また、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが共通のゲート電極で形成されていてもよい。 The gate electrode of the reset transistor and the gate electrode of the address transistor may be formed of a common gate electrode.
本態様によれば、1つの単位画素セルに対してゲート電極を1つ減らすことができるので、単位画素セルを微細化できる。 According to this aspect, since one gate electrode can be reduced with respect to one unit pixel cell, the unit pixel cell can be miniaturized.
また、前記共通のゲート電極は、前記複数の単位画素セルを電気的に接続する配線を形成してもよい。 The common gate electrode may form a wiring for electrically connecting the plurality of unit pixel cells.
本態様によれば、リセットトランジスタ及びアドレストランジスタのゲート電極を配線に用いることができるので、配線を減らすことができる。 According to this aspect, since the gate electrodes of the reset transistor and the address transistor can be used for the wiring, the wiring can be reduced.
また、列方向に隣接する前記複数の単位画素セルは、前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。 The plurality of unit pixel cells adjacent in the column direction may share either the source region or the drain region of the amplification transistor.
本態様によれば、増幅トランジスタのソース領域及びドレイン領域のいずれかを2つの単位画素セルに対して1つ減らすことができるので、単位画素セルを微細化できる。 According to this aspect, since one of the source region and the drain region of the amplification transistor can be reduced by one with respect to the two unit pixel cells, the unit pixel cell can be miniaturized.
また、列方向に隣接する前記複数の単位画素セルは、前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。 The plurality of unit pixel cells adjacent in the column direction may share either the source region or the drain region of the address transistor.
本態様によれば、アドレストランジスタのソース領域及びドレイン領域のいずれかを2つの単位画素セルに対して1つ減らすことができるので、単位画素セルを微細化できる。 According to this aspect, since one of the source region and the drain region of the address transistor can be reduced by one with respect to the two unit pixel cells, the unit pixel cell can be miniaturized.
また、前記単位画素セルは、列方向に隣接する前記単位画素セルの一方と前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有し、列方向に隣接する前記単位画素セルの他方と前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。 The unit pixel cell shares one of the source pixel and drain regions of the address transistor with one of the unit pixel cells adjacent in the column direction, and the other of the unit pixel cell adjacent in the column direction and the amplification. Either the source region or the drain region of the transistor may be shared.
本態様によれば、アドレストランジスタのソース領域及びドレイン領域のいずれかを2つの単位画素セルに対して1つ減らし、かつ増幅トランジスタのソース領域及びドレイン領域のいずれかを2つの単位画素セルに対して1つ減らすことができるので、単位画素セルを微細化できる。 According to this aspect, one of the source region and drain region of the address transistor is reduced by one with respect to the two unit pixel cells, and one of the source region and drain region of the amplification transistor is reduced with respect to the two unit pixel cells. Therefore, the unit pixel cell can be miniaturized.
また、列方向に隣接する前記複数の単位画素セルは、前記リセットトランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。 The plurality of unit pixel cells adjacent in the column direction may share either the source region or the drain region of the reset transistor.
本態様によれば、リセットトランジスタのソース領域及びドレイン領域のいずれかを2つの単位画素セルに対して1つ減らすことができるので、単位画素セルを微細化できる。 According to this aspect, since one of the source region and the drain region of the reset transistor can be reduced by one with respect to the two unit pixel cells, the unit pixel cell can be miniaturized.
また、前記単位画素セルでは、前記アドレストランジスタ及び前記増幅トランジスタのソース領域及びドレイン領域が前記半導体基板内の第1の活性領域内に形成され、前記リセットトランジスタのソース領域及びドレイン領域が前記第1の活性領域と行方向に並んで配置された前記半導体基板内の第2の活性領域内に形成されていてもよい。 In the unit pixel cell, the source and drain regions of the address transistor and the amplification transistor are formed in a first active region in the semiconductor substrate, and the source and drain regions of the reset transistor are the first and second regions. The active region may be formed in a second active region in the semiconductor substrate arranged side by side in the row direction.
本態様によれば、活性領域がアドレストランジスタと増幅トランジスタとで共用されるので、単位画素セルを微細化できる。 According to this aspect, since the active region is shared by the address transistor and the amplification transistor, the unit pixel cell can be miniaturized.
また、列方向に隣接する前記複数の単位画素セルは、前記第1の活性領域を共有していてもよい。 The plurality of unit pixel cells adjacent in the column direction may share the first active region.
本態様によれば、異なる単位画素セルで活性領域が共用されるので、単位画素セルを微細化できる。 According to this aspect, since the active region is shared by different unit pixel cells, the unit pixel cell can be miniaturized.
また、本発明の一態様に係る固体撮像装置は、2次元状に配列された複数の単位画素セルと、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと電気的に接続された複数のトランジスタとを有し、前記複数のトランジスタのうちの閾値電圧の異なる2つのトランジスタのゲート電極が電気的に結合されていることを特徴とする。 The solid-state imaging device according to one aspect of the present invention is provided corresponding to a plurality of unit pixel cells arranged in a two-dimensional manner and the column of the unit pixel cells, and the unit pixel cells of the corresponding column The unit pixel cell is formed on a semiconductor substrate and photoelectrically converts incident light photoelectrically, and is formed on the semiconductor substrate and is in contact with the photoelectric conversion film. A pixel electrode, a transistor formed in the semiconductor substrate, having a gate electrode connected to the pixel electrode, and outputting a signal voltage corresponding to the potential of the pixel electrode; and the semiconductor substrate A plurality of transistors electrically connected to the amplifying transistor, and two transistors having different threshold voltages among the plurality of transistors. The gate electrodes of the capacitor is characterized in that it is electrically coupled.
本態様によれば、単位画素セルの2つのトランジスタのゲート電極を共通にできるので、単位画素セル1つに対して配線を1つ減らして小型の積層型の固体撮像装置を実現できる。 According to this aspect, since the gate electrodes of the two transistors of the unit pixel cell can be made common, it is possible to realize a small stacked solid-state imaging device by reducing one wiring for each unit pixel cell.
本発明の一態様によれば、積層型のイメージセンサにおいて、小型化を実現できる。 According to one embodiment of the present invention, it is possible to reduce the size of a stacked image sensor.
(第1の実施形態)
以下、図面を参照しながら、本発明の第1の実施形態に係る固体撮像装置について説明する。
(First embodiment)
Hereinafter, a solid-state imaging device according to a first embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の第1の実施形態に係る固体撮像装置の回路構成を示す図である。 FIG. 1 is a diagram illustrating a circuit configuration of a solid-state imaging device according to the first embodiment of the present invention.
この固体撮像装置は、単位画素セル13内のトランジスタに関する要素部品を共有する、つまりリセットトランジスタ11のゲート電極の配線とアドレストランジスタ12のゲート電極の配線とを共通化することを特徴としている。
This solid-state imaging device is characterized in that the component parts related to the transistors in the
この固体撮像装置は、積層型の固体撮像装置であって、図1に示されるように、2次元状に配列された複数の単位画素セル13と、垂直走査部(行選択部)15と、光電変換膜制御線16と、垂直信号線(垂直信号線配線)17と、負荷部18と、カラム信号処理部19と、水平信号読み出し部20と、電源配線21とを備える。
This solid-state imaging device is a stacked solid-state imaging device, and as shown in FIG. 1, a plurality of
単位画素セル13は、光電変換膜部9と、増幅トランジスタ10と、リセットトランジスタ11と、アドレストランジスタ(行選択トランジスタ)12とを有する。単位画素セル13では、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とが電気的に結合している。
The
光電変換膜部9は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成及び蓄積する。増幅トランジスタ10は、光電変換膜部9で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ11は、光電変換膜部9、言い換えると増幅トランジスタ10のゲート電圧をリセット(初期化)する。アドレストランジスタ12は、垂直信号線17に所定行の単位画素セル13の信号電圧を選択的に出力させる。リセットトランジスタ11の閾値電圧はアドレストランジスタ12の閾値電圧より高い。
The photoelectric
垂直走査部15は、垂直方向(列方向)に単位画素セル13の行を走査し、垂直信号線17に信号電圧を出力させる単位画素セル13の行を選択する。垂直走査部15は、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とに3値の駆動パルスを供給する。
The
光電変換膜制御線16は、複数の単位画素セル13に共通に接続され、複数の光電変換膜部9に同じ電圧を印加する。
The photoelectric conversion
垂直信号線17は、行方向に複数配され、単位画素セル13つまりアドレストランジスタ12のソースに接続される。垂直信号線17は、単位画素セル13の各列に対応して設けられ、対応する列の単位画素セル13から出力された信号電圧を垂直方向(列方向)に伝達する。
A plurality of
負荷部18は、各垂直信号線17に対応して設けられ、対応する垂直信号線17に接続されている。
The
カラム信号処理部19は、相関2重サンプリングに代表される雑音抑圧信号処理及びAD変換(アナログ−デジタル変換)等を行う。カラム信号処理部19は、各垂直信号線17に対応して設けられ、対応する垂直信号線17に接続されている。
The column
水平信号読み出し部20は、水平方向(行方向)に配された複数のカラム信号処理部19の信号を順次水平共通信号線に読み出す。
The horizontal
電源配線21は、増幅トランジスタ10及びリセットトランジスタ11のドレインに接続され、単位画素セル13の配列領域(撮像領域)で垂直方向(図1の紙面の上下方向)に配線される。これは、単位画素セル13が列ごとにアドレスされるため、ドレイン配線を列方向(垂直方向)に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。
The
図1の構成の場合、リセットトランジスタ11とアドレストランジスタ12とが同じ閾値電圧ならば信号電圧の読み出し動作ができないので、両者の閾値電圧に差をつける必要がある。すなわち、リセットトランジスタ11をOFF状態とし、かつアドレストランジスタ12をON状態として垂直信号線17に単位画素セル13の信号電圧を読み出すためには、リセットトランジスタ11の閾値電圧をアドレストランジスタ12の閾値電圧より高くする必要がある。そして、これらのトランジスタのゲート電極に印加する駆動電圧は3レベルの駆動パルスとする必要がある。その駆動パルスの一例を図2に示す。アドレストランジスタ12をON状態とする幅の広いアドレスパルス33に、リセットトランジスタ11をON状態とする幅の狭いリセットパルス26が重畳している。リセットパルス26が印加される直前の時刻t1で信号電圧が垂直信号線17に読み出され、リセットパルス26が印加された直後の時刻t2で雑音が読み出される。この信号電圧と雑音とはカラム信号処理部19に取り込まれ信号処理される。このような動作が可能になるのは、リセットトランジスタ11をON状態にしている期間は必ずアドレストランジスタ12がON状態となっているためである。アドレストランジスタ12がOFF状態で、リセットトランジスタ11をON状態にするような動作が必要な場合は図1のような構成で信号電圧の読み出し動作はできない。
In the case of the configuration shown in FIG. 1, if the
図3は、1つの単位画素セル13の詳細な構造を示す断面図である。
FIG. 3 is a cross-sectional view showing a detailed structure of one
単位画素セル13では、図3に示されるように、p型半導体基板としてのp型シリコン基板1内に形成されたn型拡散層領域8A及び8Bと、シリコン基板1上に形成されたゲート電極4とからリセットトランジスタ11が形成されている。同様に、p型シリコン基板1内に形成されたn型拡散層領域8B及び8Cと、p型シリコン基板1上に形成されたゲート電極3とから増幅トランジスタ10が形成されている。さらに、p型シリコン基板1内に形成されたn型拡散層領域8C及び8Dと、p型シリコン基板1上に形成されたゲート電極2とからアドレストランジスタ12が形成されている。
In the
単位画素セル13の間には単位画素セル間を電気的に分離する素子分離領域が形成されている。
An element isolation region that electrically isolates the unit pixel cells is formed between the
n型拡散層領域8Aはリセットトランジスタ11のソースとして機能し、n型拡散層領域8Bはリセットトランジスタ11及び増幅トランジスタ10のドレインとして機能している。n型拡散層領域8Cは増幅トランジスタ10のソース及びアドレストランジスタ12のドレインとして機能し、n型拡散層領域8Dはアドレストランジスタ12のソースとして機能している。
The n-type
3つのトランジスタで構成される回路、つまりアドレストランジスタ12、増幅トランジスタ10及びリセットトランジスタ11からなる画素回路の上方には、層間絶縁膜、画素電極5、光電変換膜6及び透明電極7が順次積層されている。
An interlayer insulating film, a
アモルファスシリコン等からなる光電変換膜6と、画素電極5と、光電変換膜6の上面に形成された透明電極7と、n型拡散層領域8Aとは、光電変換膜部9を構成している。画素電極5は、コンタクトを介して増幅トランジスタ10のゲート電極3及びリセットトランジスタ11のソースとして機能しているn型拡散層領域8Aと接続されている。画素電極5と接続されたn型拡散層領域8Aは蓄積ダイオードとしても機能する。
The
光電変換膜6は、p型シリコン基板1上に形成され、入射光を光電変換する。画素電極5は、p型シリコン基板1上(光電変換膜6のシリコン基板1側の面上)に形成され、光電変換膜6と接し、光電変換膜6で発生した信号電荷を収集する。透明電極7は、p型シリコン基板1上(光電変換膜6のシリコン基板1側の面と反対側の面上)に形成され、光電変換膜6の信号電荷を画素電極5に読み出すために、光電変換膜6に定電圧を印加する。増幅トランジスタ10は、p型シリコン基板1内の画素電極5の下方に形成されたトランジスタであって、画素電極5と結線されたゲート電極3を有し、画素電極5の電位に応じた信号電圧を出力する。リセットトランジスタ11は、p型シリコン基板1内の画素電極5の下方に形成されたトランジスタであって、増幅トランジスタ10のゲート電極3の電位をリセットする。アドレストランジスタ12は、p型シリコン基板1内の画素電極5の下方に形成されたトランジスタであって、増幅トランジスタ10と垂直信号線17との間に設けられ、単位画素セル13から垂直信号線17に信号電圧を出力させる。
The
以上、説明したように、本発明の第1の実施形態に係る固体撮像装置によれば、単位画素セル13を構成するリセットトランジスタ11及びアドレストランジスタ12のゲート電極の配線(駆動パルスを供給するための配線)を共通にすることにより、1つの単位画素セル13に対して配線を1本少なくし、固体撮像装置の面積を小さくして小型化できる。
As described above, according to the solid-state imaging device according to the first embodiment of the present invention, the wiring of the gate electrodes of the
(第2の実施形態)
以下、図面を参照しながら、本発明の第2の実施形態に係る固体撮像装置について説明する。
(Second Embodiment)
Hereinafter, a solid-state imaging device according to a second embodiment of the present invention will be described with reference to the drawings.
図4は、本発明の第2の実施形態に係る固体撮像装置の回路構成を示す図である。 FIG. 4 is a diagram illustrating a circuit configuration of a solid-state imaging apparatus according to the second embodiment of the present invention.
本実施形態に係る固体撮像装置は、図4に示されるように、第1の実施形態の固体撮像装置に対して、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とを共通配線した構成で共通するが、リセットトランジスタ11で発生する熱雑音をリセットトランジスタ11のソースに負帰還フィードバックする経路が形成されている構成で異なる。
As shown in FIG. 4, the solid-state imaging device according to the present embodiment has a configuration in which the gate electrode of the
この固体撮像装置は、図4に示されるように、単位画素セル13と、垂直走査部15と、光電変換膜制御線16と、垂直信号線17と、負荷部18と、カラム信号処理部19と、水平信号読み出し部20と、電源配線21と、フィードバックアンプ23と、フィードバック線24とを備える。
As shown in FIG. 4, the solid-state imaging device includes a
フィードバックアンプ23は、各垂直信号線17に対応して設けられ、対応する垂直信号線17に接続されている。フィードバック線24は、各フィードバックアンプ23に対応して設けられ、対応するフィードバックアンプ23の出力に一端が接続され、他端が同じ列の単位画素セル13のリセットトランジスタ11のソースに共通に接続されている。
The
図4の固体撮像装置では、リセットトランジスタ11及びアドレストランジスタ12の閾値電圧及び駆動の方法は第1の実施形態の固体撮像装置と同じである。
In the solid-state imaging device of FIG. 4, the threshold voltages of the
図4の構成では、リセットトランジスタ11がON状態の時にリセットトランジスタ11で発生する熱雑音は増幅トランジスタ10、アドレストランジスタ12、垂直信号線17、フィードバックアンプ23及びフィードバック線24を介して、リセットトランジスタ11のソースに負帰還フィードバックされる。これにより、リセットトランジスタ11の熱雑音が相殺されて、ランダム雑音が抑圧される。この場合も図1の構成と同様にリセットトランジスタ11がON状態の時にアドレストランジスタ12は必ずON状態となっているため、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とを共通配線し、3レベルの駆動パルスで信号電圧の読み出し動作をさせることが可能である。
In the configuration of FIG. 4, the thermal noise generated in the
以上、説明したように、本発明の第2の実施形態に係る固体撮像装置によれば、第1の実施形態の固体撮像装置と同様の理由により、1つの単位画素セル13に対して配線を1本少なくし、固体撮像装置の小型化が可能である。
As described above, according to the solid-state imaging device according to the second embodiment of the present invention, wiring is provided for one
また、一般的な積層型センサでは、信号電荷をリセットするときに雑音が発生し、それに次の信号電荷が加算されるためにリセット雑音の重畳された信号電荷が読み出されることになり、ランダム雑音が大きいという課題がある。しかしながら、本発明の第2の実施形態に係る固体撮像装置によれば、リセットトランジスタ11で発生する熱雑音をそのソースに負帰還フィードバックできるため、積層型センサの課題であるリセットトランジスタ11のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
Also, in a general stacked sensor, noise is generated when resetting the signal charge, and the next signal charge is added to it, so that the signal charge superimposed with the reset noise is read out, and random noise is read out. There is a problem that is large. However, according to the solid-state imaging device according to the second embodiment of the present invention, since the thermal noise generated in the
(第3の実施形態)
以下、図面を参照しながら、本発明の第3の実施形態に係る固体撮像装置について説明する。
(Third embodiment)
Hereinafter, a solid-state imaging device according to a third embodiment of the present invention will be described with reference to the drawings.
図5は本実施形態に係る固体撮像装置の単位画素セル13の詳細な構成を示す平面図である。
FIG. 5 is a plan view showing a detailed configuration of the
本実施形態に係る固体撮像装置は、単位画素セル13においてアドレストランジスタ12のゲート電極とリセットトランジスタ11のゲート電極とが共通(同一)のゲート電極42で形成されている点で第2の実施形態の固体撮像装置と異なる。また、共通のゲート電極42が複数の単位画素セル13を電気的に接続する配線を形成している点でも第2の実施形態の固体撮像装置と異なる。さらに、単位画素セル13内では、アドレストランジスタ12及び増幅トランジスタ10の活性領域が半導体基板内の同一の第1の活性領域22内に形成され、リセットトランジスタ11の活性領域が第1の活性領域22と行方向に並んで配置された半導体基板内の第2の活性領域25内に形成されている点でも第2の実施形態の固体撮像装置と異なる。
The solid-state imaging device according to the present embodiment is the second embodiment in that the gate electrode of the
単位画素セル13では、半導体基板に形成された第1の活性領域22内部に増幅トランジスタ10及びアドレストランジスタ12の活性領域が形成され、半導体基板に形成された第2の活性領域25内部にリセットトランジスタ11の活性領域が形成されている。活性領域とはソース拡散層領域、ドレイン拡散層領域及びゲート領域(チャネル領域)を示す。第1の活性領域22上には、アドレストランジスタ12のゲート電極42、及び増幅トランジスタ10のゲート電極3が設けられている。第2の活性領域25上には、リセットトランジスタ11のゲート電極42が設けられている。各ゲート電極3及び42は、ポリシリコン等から構成されており、コンタクトホール(図5の黒い四角)を介してAl(アルミニウム)及びCu(銅)等から構成される配線(図5の太い線)と接続されている。
In the
アドレストランジスタ12のソースに垂直信号線17が接続されており、増幅トランジスタ10のドレインは電源配線21に接続されている。リセットトランジスタ11のドレインはフィードバック線24に接続されている。
The
単位画素セル13の上面形状をほぼ正方形にするため、第1の活性領域22と第2の活性領域25とが行方向に並んで配置され、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とが連続する電極とされて共通にされている。ここでゲート電極42の材料であるポリシリコンを水平方向(図5の紙面横方向)に走る配線に用い、この配線により同一行の複数の単位画素セル13のゲート電極42に共通の駆動パルスを供給すると、Al及びCu等の配線が不要になるため第2の実施形態の固体撮像装置よりもさらに1本の配線が不要となり、さらに固体撮像装置の小型化が可能となる。これをわかりやすく説明するために図6を用いる。所定の単位画素セル13内部のリセットトランジスタ11及びアドレストランジスタ12の共通のゲート電極42を、そのまま所定の単位画素セル13に隣接する単位画素セル13のリセットトランジスタ11及びアドレストランジスタ12のゲート電極42と接続するための配線として使用できる。アドレストランジスタ12及びリセットトランジスタ11のゲート電極を共通にしてもその配線として、Al及びCuを用いれば1本の配線は必要であったが、ゲート電極42のポリシリコンをそのまま配線として用いることで、固体撮像装置の小型化を実現できる。
In order to make the upper surface shape of the
以上、説明したように、本発明の第3の実施形態に係る固体撮像装置によれば、第1の実施形態の固体撮像装置と同様の理由により、1つの単位画素セル13に対して配線を1本少なくし、固体撮像装置の小型化が可能である。
As described above, according to the solid-state imaging device according to the third embodiment of the present invention, wiring is provided for one
また、本発明の第3の実施形態に係る固体撮像装置によれば、第2の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ11のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
Further, according to the solid-state imaging device according to the third embodiment of the present invention, it is possible to suppress random noise related to the switching operation of the
また、本発明の第3の実施形態に係る固体撮像装置によれば、リセットトランジスタ11及びアドレストランジスタ12でゲート電極が共通にされるため、ゲート電極を削減し、単位画素セルを微細化できる。
In addition, according to the solid-state imaging device according to the third embodiment of the present invention, since the gate electrode is shared by the
また、本発明の第3の実施形態に係る固体撮像装置によれば、リセットトランジスタ11及びアドレストランジスタ12に駆動パルスを供給するための配線を単位画素セル13内のゲート電極42により構成する。従って、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。
Further, according to the solid-state imaging device according to the third embodiment of the present invention, the wiring for supplying the driving pulse to the
(第4の実施形態)
以下、図面を参照しながら、本発明の第4の実施形態に係る固体撮像装置について説明する。
(Fourth embodiment)
Hereinafter, a solid-state imaging device according to a fourth embodiment of the present invention will be described with reference to the drawings.
図7は本実施形態に係る固体撮像装置の単位画素セル13の詳細な構成を示す平面図である。
FIG. 7 is a plan view showing a detailed configuration of the
本実施形態に係る固体撮像装置は、垂直方向に隣接する複数の単位画素セル13(図7の紙面の上下方向に配置された2つの単位画素セル13)でトランジスタが垂直方向に反転して配置され、垂直方向に隣接する複数の単位画素セル13がリセットトランジスタ11のドレイン拡散層領域とアドレストランジスタ12のソース拡散層領域とを共有している点で第3の実施形態の固体撮像装置と異なる。また、垂直方向に隣接する複数の単位画素セル13(図7の紙面の上下方向に配置された2つの単位画素セル13)で、第1の活性領域22及び第2の活性領域25が共有され、コンタクトホール及び素子分離領域が共有されている点で第3の実施形態の固体撮像装置と異なる。第1の活性領域22は、複数の単位画素セル13について垂直方向に切れ目なくつながっている。
In the solid-state imaging device according to the present embodiment, a plurality of unit pixel cells 13 (two
以上、説明したように、本発明の第4の実施形態に係る固体撮像装置によれば、第1の実施形態の固体撮像装置と同様の理由により、1つの単位画素セル13に対して配線を1本少なくし、固体撮像装置の小型化が可能である。
As described above, according to the solid-state imaging device according to the fourth embodiment of the present invention, wiring is provided for one
また、本発明の第4の実施形態に係る固体撮像装置によれば、第2の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ11のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
Further, according to the solid-state imaging device according to the fourth embodiment of the present invention, it is possible to suppress random noise related to the switching operation of the
また、本発明の第4の実施形態に係る固体撮像装置によれば、第3の実施形態の固体撮像装置と同様の理由により、ゲート電極を削減し、単位画素セルを微細化できる。 Moreover, according to the solid-state imaging device according to the fourth embodiment of the present invention, the gate electrode can be reduced and the unit pixel cell can be miniaturized for the same reason as the solid-state imaging device of the third embodiment.
また、本発明の第4の実施形態に係る固体撮像装置によれば、図8に示されるように、リセットトランジスタ11及びアドレストランジスタ12に駆動パルスを供給するための配線が単位画素セル13内のゲート電極42により構成される。従って、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。
Further, according to the solid-state imaging device according to the fourth embodiment of the present invention, as shown in FIG. 8, wiring for supplying drive pulses to the
また、本発明の第4の実施形態に係る固体撮像装置によれば、図5の構成と比較して、垂直方向に隣接する単位画素セル13でコンタクトホール、ソース拡散層領域、ドレイン拡散層領域、及び素子分離領域をそれぞれ1個ずつ削減できるため、単位画素セル13を垂直方向に微細化できる。
Further, according to the solid-state imaging device according to the fourth embodiment of the present invention, the contact hole, source diffusion layer region, drain diffusion layer region in the
なお、本発明の第4の実施形態に係る固体撮像装置では、単位画素セル13においてアドレストランジスタ12のゲート電極とリセットトランジスタ11のゲート電極とが共通のゲート電極42で形成されるとした。しかし、単位画素セル13の垂直方向の微細化のみを行う場合には、単位画素セル13においてアドレストランジスタ12のゲート電極とリセットトランジスタ11のゲート電極とが別々の独立したゲート電極により形成されてもよい。同様に、アドレストランジスタ12及びリセットトランジスタ11への駆動パルス供給のための配線がゲート電極とは別に形成されてもよい。
In the solid-state imaging device according to the fourth embodiment of the present invention, the gate electrode of the
(第5の実施形態)
以下、図面を参照しながら、本発明の第5の実施形態に係る固体撮像装置について説明する。
(Fifth embodiment)
Hereinafter, a solid-state imaging device according to a fifth embodiment of the present invention will be described with reference to the drawings.
図9は本実施形態に係る固体撮像装置の単位画素セル13の詳細な構成を示す平面図である。
FIG. 9 is a plan view showing a detailed configuration of the
本実施形態に係る固体撮像装置は、垂直方向に隣接する複数の単位画素セル13(図9の紙面の上下方向に配置された2つの単位画素セル13)が増幅トランジスタ10のドレイン拡散層領域を共有している点で第4の実施形態の固体撮像装置と異なる。言い換えると、単位画素セル13が、垂直方向に隣接する単位画素セル13の一方とアドレストランジスタ12のソース拡散層領域を共有し、垂直方向に隣接する単位画素セル13の他方と増幅トランジスタ10のドレイン拡散層領域を共有している点で第4の実施形態の固体撮像装置と異なる。
In the solid-state imaging device according to the present embodiment, a plurality of unit pixel cells 13 (two
垂直方向に隣接する2つの単位画素セル13では、第2の活性領域25が共有されている。これに対し、垂直方向に隣接する4つの単位画素セル13では、第1の活性領域22が共有されている。第1の活性領域22は上下方向に切れ目なくつながるレイアウトとなる。
Two
以上、説明したように、本発明の第5の実施形態に係る固体撮像装置によれば、第1の実施形態の固体撮像装置と同様の理由により、1つの単位画素セル13に対して配線を1本少なくし、固体撮像装置の小型化が可能である。
As described above, according to the solid-state imaging device according to the fifth embodiment of the present invention, wiring is provided for one
また、本発明の第5の実施形態に係る固体撮像装置によれば、第2の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ11のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
Further, according to the solid-state imaging device according to the fifth embodiment of the present invention, it is possible to suppress random noise related to the switching operation of the
また、本発明の第4の実施形態に係る固体撮像装置によれば、第3の実施形態の固体撮像装置と同様の理由により、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。また、ゲート電極を削減し、単位画素セルを微細化できる。 Further, according to the solid-state imaging device according to the fourth embodiment of the present invention, for the same reason as the solid-state imaging device of the third embodiment, wiring for supplying drive pulses is reduced, and the solid-state imaging device is reduced in size. Can be In addition, the number of gate electrodes can be reduced, and the unit pixel cell can be miniaturized.
また、本発明の第5の実施形態に係る固体撮像装置によれば、図5の構成と比較して、垂直方向に隣接する4つの単位画素セル13でコンタクトホール、ソース拡散層領域、ドレイン拡散層領域及び素子分離領域をそれぞれ2個以上削減できるため、単位画素セル13を垂直方向に微細化できる。
Further, according to the solid-state imaging device according to the fifth embodiment of the present invention, compared to the configuration of FIG. 5, the four
なお、本発明の第5の実施形態に係る固体撮像装置では、増幅トランジスタ10のドレイン拡散層領域は垂直方向に隣接する2つの単位画素セル13で共有されるとしたが、水平方向(図9の紙面の左右方向)に隣接する2つの単位画素セル13で共有されてもよい。この場合、水平方向に隣接する2つの単位画素セル13は、トランジスタが水平方向に反転して配置される、つまり第1の活性領域22及び第2の活性領域25の水平方向の位置関係が逆転するように配置される。
In the solid-state imaging device according to the fifth embodiment of the present invention, the drain diffusion layer region of the
また、本発明の第5の実施形態に係る固体撮像装置では、単位画素セル13においてアドレストランジスタ12のゲート電極とリセットトランジスタ11のゲート電極とが共通のゲート電極42で形成されるとした。しかし、単位画素セル13の垂直方向の微細化のみを行う場合には、単位画素セル13においてアドレストランジスタ12のゲート電極とリセットトランジスタ11のゲート電極とが別々の独立したゲート電極により形成されてもよい。同様に、アドレストランジスタ12及びリセットトランジスタ11への駆動パルス供給のための配線がゲート電極とは別に形成されてもよい。
In the solid-state imaging device according to the fifth embodiment of the present invention, the gate electrode of the
(第6の実施形態)
以下、図面を参照しながら、本発明の第6の実施形態に係る固体撮像装置について説明する。
(Sixth embodiment)
Hereinafter, a solid-state imaging device according to a sixth embodiment of the present invention will be described with reference to the drawings.
図10は、本発明の第6の実施形態に係る固体撮像装置の回路構成を示す図である。 FIG. 10 is a diagram illustrating a circuit configuration of a solid-state imaging apparatus according to the sixth embodiment of the present invention.
本実施形態に係る固体撮像装置は、ゲート電極が共通に配線された第1のフィードバックトランジスタ29及び第2のフィードバックトランジスタ30を単位画素セル13が備える点で第1の実施形態の固体撮像装置と異なる。言い換えると、単位画素セル13が半導体基板内に形成されたトランジスタであって、増幅トランジスタ10と電気的に接続された閾値電圧の異なる第1のフィードバックトランジスタ29及び第2のフィードバックトランジスタ30を有し、第1のフィードバックトランジスタ29及び第2のフィードバックトランジスタ30のゲート電極が電気的に結合されている点で第1の実施形態の固体撮像装置と異なる。
The solid-state imaging device according to the present embodiment is different from the solid-state imaging device according to the first embodiment in that the
第1のフィードバックトランジスタ29と第2のフィードバックトランジスタ30とは、リセットトランジスタ11と同じように増幅トランジスタ10のゲート電圧のリセット(信号のリセット)を行う機能を有している。フィードバックトランジスタは次のように動作する。すなわち、まず第1のフィードバックトランジスタ29と第2のフィードバックトランジスタ30とが同時にON状態とされ、信号のリセットが行われる。次に第2のフィードバックトランジスタ30のみがOFF状態とされてフィードバック動作が行われる。このような動作を実現するために、第2のフィードバックトランジスタ30の閾値電圧は、第1のフィードバックトランジスタ29の閾値電圧より大きく、第1のフィードバックトランジスタ29及び第2のフィードバックトランジスタ30を図2のような3レベルの駆動パルスで駆動する必要がある。
Similar to the
このように1つの単位画素セル13内の2つのトランジスタについて、一方の第1トランジスタのON状態の期間が他方の第2トランジスタのON状態の期間に含まれる動作をするものは、第1トランジスタの閾値電圧を第2トランジスタの閾値電圧より高くすることで、共通のゲート電極で配線し3レベルの駆動パルスで駆動することが可能である。第1のフィードバックトランジスタ29と第2のフィードバックトランジスタ30とはこの関係にあるため、ゲート電極の配線を共通にすることができる。
As described above, for the two transistors in one
一般的には、2つのトランジスタについて、一方のトランジスタのON状態の期間が他方のトランジスタのON状態の期間を包含すれば、ゲート電極の共通化は可能であり、3つのトランジスタがこの関係にあるときは、3つのトランジスタを閾値電圧が異なるように設定することで、4レベルの駆動パルスで駆動することも可能である。しかし、これはあくまでも一般論であって実施に際しては2つのトランジスタのゲート電極を共通にして、2つのトランジスタを3レベルの駆動パルスで駆動するのが現実的である。 In general, if two transistors have the ON state period of one transistor including the ON state period of the other transistor, the gate electrodes can be shared, and the three transistors have this relationship. Sometimes, the three transistors can be driven with four levels of driving pulses by setting the threshold voltages to be different. However, this is just a general theory, and it is practical to drive the two transistors with three-level driving pulses with the gate electrodes of the two transistors in common.
以上、説明したように、本発明の第6の実施形態に係る固体撮像装置によれば、単位画素セル13を構成する第1のフィードバックトランジスタ29及び第2のフィードバックトランジスタ30のゲート電極の配線(駆動パルスを供給するための配線)を共通にすることにより、1つの単位画素セル13に対して配線を1本少なくし、単位画素セル13の面積を小さくできる。
As described above, according to the solid-state imaging device according to the sixth embodiment of the present invention, the wirings of the gate electrodes of the
(第7の実施形態)
以下、図面を参照しながら、本発明の第7の実施形態に係る固体撮像装置について説明する。
(Seventh embodiment)
Hereinafter, a solid-state imaging device according to a seventh embodiment of the present invention will be described with reference to the drawings.
図11は、本発明の第7の実施形態に係る固体撮像装置の単位画素セル13の回路構成を示す図である。
FIG. 11 is a diagram illustrating a circuit configuration of the
本実施形態に係る固体撮像装置は、ゲート電極が共通に配線された第3のフィードバックトランジスタ31及び第4のフィードバックトランジスタ32を備える点で第1の実施形態の固体撮像装置と異なる。
The solid-state imaging device according to the present embodiment is different from the solid-state imaging device of the first embodiment in that it includes a
第3のフィードバックトランジスタ31と第4のフィードバックトランジスタ32とは、リセットトランジスタ11と同じように信号のリセットを行う機能を有している。フィードバックトランジスタは次のように動作する。まず第3のフィードバックトランジスタ31と第4のフィードバックトランジスタ32とが同時にON状態とされ、信号のリセットが行われる。次に第4のフィードバックトランジスタ32のみがOFF状態とされてフィードバック動作が行われる。このような動作を実現するために、第4のフィードバックトランジスタ32の閾値電圧は第3のフィードバックトランジスタ31の閾値電圧より大きく、第3のフィードバックトランジスタ31及び第4のフィードバックトランジスタ32を図2のような3レベルの駆動パルスで駆動する必要がある。
The
以上、説明したように、本発明の第7の実施形態に係る固体撮像装置によれば、単位画素セル13を構成する第3のフィードバックトランジスタ31及び第4のフィードバックトランジスタ32のゲート電極の配線(駆動パルスを供給するための配線)を共通にすることにより、1つの単位画素セル13に対して配線を1本少なくし、単位画素セル13の面積を小さくできる。
As described above, according to the solid-state imaging device according to the seventh embodiment of the present invention, the wirings of the gate electrodes of the
(比較例)
以下、図面を参照しながら、本発明の実施形態の比較例に係る固体撮像装置について説明する。
(Comparative example)
Hereinafter, a solid-state imaging device according to a comparative example of the embodiment of the present invention will be described with reference to the drawings.
図12は、本実施形態の比較例に係る固体撮像装置の回路構成を示す図である。 FIG. 12 is a diagram illustrating a circuit configuration of a solid-state imaging device according to a comparative example of the present embodiment.
この固体撮像装置は、2次元状に配列された複数の単位画素セル113と、垂直走査部115と、光電変換膜制御線116と、垂直信号線117と、負荷部118と、カラム信号処理部119と、水平信号読み出し部120と、電源配線121とを備える。
The solid-state imaging device includes a plurality of
単位画素セル113は、光電変換膜部109と、増幅トランジスタ110と、リセットトランジスタ111と、アドレストランジスタ112とを有する。
The
光電変換膜制御線116は、複数の単位画素セル113に共通に接続され、複数の光電変換膜部109に同じ電圧を印加する。
The photoelectric conversion
垂直信号線117は、行方向に複数配され、単位画素セル113つまりアドレストランジスタ112のソースに接続される。
A plurality of
負荷部118は、各垂直信号線117に対応して設けられ、対応する垂直信号線117に接続されている。
The
カラム信号処理部119は、相関2重サンプリングに代表される雑音抑圧信号処理及びAD変換等を行う。カラム信号処理部119は、各垂直信号線117に対応して設けられ、対応する垂直信号線117に接続されている。
The column
水平信号読み出し部120は、水平方向に配された複数のカラム信号処理部119の信号を順次水平共通信号線に読み出す。
The horizontal
電源配線121は、増幅トランジスタ110及びリセットトランジスタ111のドレインに接続され、単位画素セル113の配列領域で垂直方向(図12の紙面の上下方向)に配線される。これは、単位画素セル113が列ごとにアドレスされるため、ドレイン配線を列方向(垂直方向)に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。
The
図13は1つの単位画素セル113の詳細な構成を示す平面図である。
FIG. 13 is a plan view showing a detailed configuration of one
単位画素セル113では、半導体基板に形成された第1の活性領域122内部に増幅トランジスタ110、リセットトランジスタ111及びアドレストランジスタ112の活性領域が形成される。活性領域とはソース拡散層領域、ドレイン拡散層領域及びゲート領域を示す。第1の活性領域122上には、アドレストランジスタ12のゲート電極102、及び増幅トランジスタ110のゲート電極103、リセットトランジスタ111のゲート電極104が設けられている。各ゲート電極102、103及び104は、ポリシリコン等から構成されており、コンタクトホール(図13の黒い四角)を介してAl(アルミニウム)及びCu(銅)等から構成される配線(図13の太い線)と接続されている。
In the
アドレストランジスタ112のソースに垂直信号線117が接続されており、増幅トランジスタ110およびリセットトランジスタ111のドレインは共通領域になっており電源配線121に接続されている。
A
リセットトランジスタ111のソースと増幅トランジスタ110のゲートとは共通に半導体基板上方に引き出され、画素電極に接続されている。このとき、積層型センサ(積層型の固体撮像装置)でない半導体基板内部にフォトダイオードを持つ埋め込み型イメージセンサ(埋め込み型の固体撮像装置)では、画素電極でなくフォトダイオードが接続される。入射光を効率よく利用するためにはフォトダイオードの面積をなるべく大きく設計するため、積層型センサと埋め込み型センサとは単位画素セルのレイアウトの方法が全く異なる。積層型センサでは、フォトダイオードの面積が不要となり、積層型センサに特有の設計となってくる。積層型センサでは、フォトダイオードの面積が不要なため回路部の面積を小さくした場合の微細化の効果はフォトダイオードがある場合に比べ格段に上昇する。これは埋め込み型センサではフォトダイオードの面積を単位画素セルの面積の半分以上は確保したいという要求があるためである。積層型センサの場合、光電変換部の面積は単位画素セルの面積とほぼ同等であるため微細化の効果は絶大である。
The source of the
図12の構成では信号をリセットする際、リセットトランジスタ111から大きな熱雑音が発生する。この雑音を抑えるために図14の構成の固体撮像装置が考えられる。図14の構成では、リセットトランジスタ111のドレインが増幅トランジスタ110のドレインから切り離され、カラムごとに設けられた差動増幅器123で反転増幅された垂直信号線117の出力信号がリセットトランジスタソース線124を介しリセットトランジスタ111のソースに返されている。このような構成とすることによりリセットトランジスタ111で発生する雑音の負帰還による抑圧が期待できる。
In the configuration of FIG. 12, a large thermal noise is generated from the
図15は図14の構成の固体撮像装置の単位画素セル113の詳細な構成を示す平面図である。
FIG. 15 is a plan view showing a detailed configuration of the
リセットトランジスタ111のドレインを増幅トランジスタ110のドレインから分離するために、第2の活性領域125とリセットトランジスタソース線124とが新たに必要となってくる。図15の構成は配線が1本増えただけのように見えるが単位画素セル113の面積は図13と比較すると1.5倍程度の増加となる。
In order to separate the drain of the
図12及び図14の固体撮像装置では、単位画素セル113内で、アドレストランジスタ112及びリセットトランジスタ111は独立に駆動する必要があり、それらのゲート電極102及び104の配線は別々で配する必要がある。したがって、本比較例に係る固体撮像装置は小型化が出来ないという課題を有している。
In the solid-state imaging device shown in FIGS. 12 and 14, the
図15の単位画素セル113は、長い長方形のセルとなる。これに対し、第3〜第5の実施形態の固体撮像装置の単位画素セル13では、第1の活性領域22と第2の活性領域25とが並置され、リセットトランジスタ11のゲート電極とアドレストランジスタ12のゲート電極とが共通にされているため、単位画素セル13はほぼ正方形となる。
The
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。 The solid-state imaging device of the present invention has been described based on the embodiments. However, the present invention is not limited to these embodiments. The present invention includes various modifications made by those skilled in the art without departing from the scope of the present invention. Moreover, you may combine each component in several embodiment arbitrarily in the range which does not deviate from the meaning of invention.
例えば、上記実施形態において、シリコン基板1の導電型はp型であり、各トランジスタはn−チャネル型であるとしたが、シリコン基板1の導電型はn型であり、各トランジスタはp−チャネル型でもかまわない。
For example, in the above embodiment, the conductivity type of the
この場合は電圧電位の符号が逆になる。また、第4の実施形態の固体撮像装置では、垂直方向に隣接する複数の単位画素セル13がリセットトランジスタ11のソース拡散層領域とアドレストランジスタ12のドレイン拡散層領域とを共有することになる。また、第5の実施形態の固体撮像装置では、垂直方向に隣接する複数の単位画素セル13が増幅トランジスタ10のソース拡散層領域を共有することになる。
In this case, the sign of the voltage potential is reversed. In the solid-state imaging device of the fourth embodiment, a plurality of
本発明は、固体撮像装置に利用でき、特に小型の画像ピックアップ装置等に利用することができる。 The present invention can be used for a solid-state imaging device, and in particular, for a small-sized image pickup device.
1 シリコン基板
2、3、4、42、102、103、104 ゲート電極
5 画素電極
6 光電変換膜
7 透明電極
8A、8B、8C、8D n型拡散層領域
9、109 光電変換膜部
10、110 増幅トランジスタ
11、111 リセットトランジスタ
12、112 アドレストランジスタ
13、113 単位画素セル
15、115 垂直走査部
16、116 光電変換膜制御線
17、117 垂直信号線
18、118 負荷部
19、119 カラム信号処理部
20、120 水平信号読み出し部
21、121 電源配線
22、122 第1の活性領域
23 フィードバックアンプ
24 フィードバック線
25、125 第2の活性領域
26 リセットパルス
29 第1のフィードバックトランジスタ
30 第2のフィードバックトランジスタ
31 第3のフィードバックトランジスタ
32 第4のフィードバックトランジスタ
33 アドレスパルス
123 差動増幅器
124 リセットトランジスタソース線
DESCRIPTION OF
Claims (12)
前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、
前記単位画素セルは、
半導体基板上に形成され、入射光を光電変換する光電変換膜と、
前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと前記垂直信号線との間に設けられ、前記単位画素セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタとを有し、
前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが電気的に結合されている
固体撮像装置。 A plurality of unit pixel cells arranged two-dimensionally;
A vertical signal line provided corresponding to the column of the unit pixel cells and transmitting a signal voltage of the unit pixel cell of the corresponding column;
The unit pixel cell is
A photoelectric conversion film formed on a semiconductor substrate and photoelectrically converting incident light;
A pixel electrode formed on the semiconductor substrate and in contact with the photoelectric conversion film;
An amplifying transistor which is formed in the semiconductor substrate and has a gate electrode connected to the pixel electrode and outputs a signal voltage corresponding to the potential of the pixel electrode;
A transistor formed in the semiconductor substrate, the reset transistor resetting the potential of the gate electrode of the amplification transistor;
A transistor formed in the semiconductor substrate, provided between the amplification transistor and the vertical signal line, and having an address transistor for outputting a signal voltage from the unit pixel cell to the vertical signal line;
A solid-state imaging device, wherein a gate electrode of the reset transistor and a gate electrode of the address transistor are electrically coupled.
請求項1に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein a threshold voltage of the reset transistor is higher than a threshold voltage of the address transistor.
請求項2に記載の固体撮像装置。 The solid-state imaging device according to claim 2, further comprising a vertical scanning unit that supplies ternary drive pulses to the gate electrode of the reset transistor and the gate electrode of the address transistor.
請求項1〜3のいずれか1項に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein a gate electrode of the reset transistor and a gate electrode of the address transistor are formed by a common gate electrode.
請求項4に記載の固体撮像装置。 The solid-state imaging device according to claim 4, wherein the common gate electrode forms a wiring that electrically connects the plurality of unit pixel cells.
請求項1〜5のいずれか1項に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the plurality of unit pixel cells adjacent in the column direction share either a source region or a drain region of the amplification transistor.
請求項1〜5のいずれか1項に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the plurality of unit pixel cells adjacent in the column direction share either a source region or a drain region of the address transistor.
請求項7に記載の固体撮像装置。 The unit pixel cell shares one of the source pixel region and the drain region of the address transistor with one of the unit pixel cells adjacent in the column direction, and the other of the unit pixel cell adjacent to the column direction and the amplification transistor. The solid-state imaging device according to claim 7, wherein either the source region or the drain region is shared.
請求項1〜8のいずれか1項に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the plurality of unit pixel cells adjacent in the column direction share either a source region or a drain region of the reset transistor.
請求項1〜9のいずれか1項に記載の固体撮像装置。 In the unit pixel cell, a source region and a drain region of the address transistor and the amplifying transistor are formed in a first active region in the semiconductor substrate, and a source region and a drain region of the reset transistor are the first active region. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is formed in a second active region in the semiconductor substrate arranged side by side in a row direction with the region.
請求項10に記載の固体撮像装置。 The solid-state imaging device according to claim 10, wherein the plurality of unit pixel cells adjacent in the column direction share the first active region.
前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、
前記単位画素セルは、
半導体基板上に形成され、入射光を光電変換する光電変換膜と、
前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと電気的に接続された複数のトランジスタとを有し、
前記複数のトランジスタのうちの閾値電圧の異なる2つのトランジスタのゲート電極が電気的に結合されている
固体撮像装置。 A plurality of unit pixel cells arranged two-dimensionally;
A vertical signal line provided corresponding to the column of the unit pixel cells and transmitting a signal voltage of the unit pixel cell of the corresponding column;
The unit pixel cell is
A photoelectric conversion film formed on a semiconductor substrate and photoelectrically converting incident light;
A pixel electrode formed on the semiconductor substrate and in contact with the photoelectric conversion film;
An amplifying transistor which is formed in the semiconductor substrate and has a gate electrode connected to the pixel electrode and outputs a signal voltage corresponding to the potential of the pixel electrode;
A transistor formed in the semiconductor substrate, and having a plurality of transistors electrically connected to the amplification transistor;
A solid-state imaging device in which gate electrodes of two transistors having different threshold voltages among the plurality of transistors are electrically coupled.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157293A JP2012019169A (en) | 2010-07-09 | 2010-07-09 | Solid-state imaging device |
PCT/JP2011/003937 WO2012005010A1 (en) | 2010-07-09 | 2011-07-08 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157293A JP2012019169A (en) | 2010-07-09 | 2010-07-09 | Solid-state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012019169A true JP2012019169A (en) | 2012-01-26 |
Family
ID=45440999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010157293A Pending JP2012019169A (en) | 2010-07-09 | 2010-07-09 | Solid-state imaging device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012019169A (en) |
WO (1) | WO2012005010A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014024348A1 (en) * | 2012-08-09 | 2014-02-13 | パナソニック株式会社 | Solid-state imaging device |
JP2016115914A (en) * | 2014-05-23 | 2016-06-23 | パナソニックIpマネジメント株式会社 | Imaging device |
JP2016127265A (en) * | 2014-12-26 | 2016-07-11 | パナソニックIpマネジメント株式会社 | Imaging apparatus |
US9406722B2 (en) | 2012-06-28 | 2016-08-02 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
US9653510B2 (en) | 2012-06-25 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
US9876046B2 (en) | 2015-04-02 | 2018-01-23 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively larger capacitance value |
WO2021124974A1 (en) * | 2019-12-16 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device |
WO2021125155A1 (en) * | 2019-12-20 | 2021-06-24 | パナソニックIpマネジメント株式会社 | Solid-state imaging element |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104412387B (en) * | 2012-06-27 | 2017-11-21 | 松下知识产权经营株式会社 | Solid camera head |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334920A (en) * | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | Solid state image pickup element and driving method thereof |
JP3383523B2 (en) * | 1996-09-19 | 2003-03-04 | 株式会社東芝 | Solid-state imaging device and driving method thereof |
JP2000083198A (en) * | 1998-09-04 | 2000-03-21 | Honda Motor Co Ltd | Optical sensor circuit and image sensor using the same |
JP2006222356A (en) * | 2005-02-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
JP4599258B2 (en) * | 2005-09-16 | 2010-12-15 | 富士フイルム株式会社 | Solid-state image sensor |
JP2008124237A (en) * | 2006-11-13 | 2008-05-29 | Sony Corp | Imaging apparatus, and camera |
JP5167799B2 (en) * | 2007-12-18 | 2013-03-21 | ソニー株式会社 | Solid-state imaging device and camera |
JP2009259872A (en) * | 2008-04-11 | 2009-11-05 | Rohm Co Ltd | Photoelectric conversion device, method of manufacturing the same, and solid-state imaging device |
-
2010
- 2010-07-09 JP JP2010157293A patent/JP2012019169A/en active Pending
-
2011
- 2011-07-08 WO PCT/JP2011/003937 patent/WO2012005010A1/en active Application Filing
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103181B2 (en) | 2012-06-25 | 2018-10-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
US11605656B2 (en) | 2012-06-25 | 2023-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
US10818707B2 (en) | 2012-06-25 | 2020-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
US9653510B2 (en) | 2012-06-25 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
JP2017195410A (en) * | 2012-06-25 | 2017-10-26 | パナソニックIpマネジメント株式会社 | Solid-state imaging device |
US9406722B2 (en) | 2012-06-28 | 2016-08-02 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
US9647038B2 (en) | 2012-06-28 | 2017-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
US9344654B2 (en) | 2012-08-09 | 2016-05-17 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device |
WO2014024348A1 (en) * | 2012-08-09 | 2014-02-13 | パナソニック株式会社 | Solid-state imaging device |
US10741600B2 (en) | 2014-05-23 | 2020-08-11 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including semiconductor substrate and pixel |
US10157952B2 (en) | 2014-05-23 | 2018-12-18 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including semiconductor substrate and unit pixel cell |
JP2016115914A (en) * | 2014-05-23 | 2016-06-23 | パナソニックIpマネジメント株式会社 | Imaging device |
JP2016127265A (en) * | 2014-12-26 | 2016-07-11 | パナソニックIpマネジメント株式会社 | Imaging apparatus |
US10490591B2 (en) | 2015-04-02 | 2019-11-26 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively large capacitance value |
US9876046B2 (en) | 2015-04-02 | 2018-01-23 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively larger capacitance value |
WO2021124974A1 (en) * | 2019-12-16 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device |
WO2021125155A1 (en) * | 2019-12-20 | 2021-06-24 | パナソニックIpマネジメント株式会社 | Solid-state imaging element |
Also Published As
Publication number | Publication date |
---|---|
WO2012005010A1 (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012005010A1 (en) | Solid-state imaging device | |
US8139133B2 (en) | Photoelectric conversion device | |
JP5530839B2 (en) | Solid-state imaging device | |
US11605656B2 (en) | Solid-state imaging device | |
US8350305B2 (en) | Solid-state imaging device and camera | |
TWI385795B (en) | Solid-state imaging device and camera | |
JP5688540B2 (en) | Solid-state imaging device and camera | |
KR100820520B1 (en) | Solid state imaging apparatus | |
JP2006073736A (en) | Photoelectric converter, solid state imaging device and system | |
WO2011058683A1 (en) | Solid-state image pickup device | |
US9386248B2 (en) | Solid-state imaging device | |
JP5422455B2 (en) | Solid-state imaging device | |
JP2015130533A (en) | Solid state imaging device and camera | |
JP2014146820A (en) | Solid-state image pickup device | |
JP6497541B2 (en) | Imaging device | |
JP6775206B2 (en) | Imaging device | |
KR101313689B1 (en) | Image sensor | |
JP2008071822A (en) | Mos solid-state image sensing device | |
JP6536627B2 (en) | Solid-state imaging device and electronic device | |
JP5868451B2 (en) | Photoelectric conversion device |