JP2012009881A - Solid imaging device and imaging system - Google Patents

Solid imaging device and imaging system Download PDF

Info

Publication number
JP2012009881A
JP2012009881A JP2011177127A JP2011177127A JP2012009881A JP 2012009881 A JP2012009881 A JP 2012009881A JP 2011177127 A JP2011177127 A JP 2011177127A JP 2011177127 A JP2011177127 A JP 2011177127A JP 2012009881 A JP2012009881 A JP 2012009881A
Authority
JP
Japan
Prior art keywords
film
insulating film
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011177127A
Other languages
Japanese (ja)
Other versions
JP5318165B2 (en
Inventor
Toru Koizumi
徹 小泉
Akira Okita
彰 沖田
Tetsuya Itano
哲也 板野
Sakae Hashimoto
栄 橋本
Ryuichi Mishima
隆一 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011177127A priority Critical patent/JP5318165B2/en
Publication of JP2012009881A publication Critical patent/JP2012009881A/en
Application granted granted Critical
Publication of JP5318165B2 publication Critical patent/JP5318165B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce color unevenness of a solid imaging device which has a plurality of wiring layers by reducing ripples of reflected light by an interface between a passivation film formed on wiring and an inter-layer insulating film and reflected light on a light receiving surface.SOLUTION: The solid imaging device has a light reception part 102 arranged on a substrate, and also has a plurality of wiring layers (104-108) on the substrate. At least one of the wiring layers is arranged on a substantially flat first insulating film (107). Furthermore, the solid imaging device has a part which comes into contact with the first insulating film on the wiring layer (108) arranged on the first insulating film, having a second insulating film (109) differing in refractive index from the first insulating film, and having a third insulating film which includes a part having two or more kinds of refractive indexes (112, 113) in a film thickness direction, at least at a part on the light reception part.

Description

本発明は固体撮像装置に関するものであり、特に複数の配線層を有する固体撮像装置に係るものである。   The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device having a plurality of wiring layers.

近年のCMOS技術を用いた増幅型固体撮像装置(以下、CMOSイメージセンサ)は、微細化技術を取り入れ目覚しい発展を遂げている。このような固体撮像装置に対して、更に特性を向上させるために、以下の点に関して検討が行なわれている。   2. Description of the Related Art Amplification type solid-state imaging devices (hereinafter referred to as CMOS image sensors) using CMOS technology in recent years have made remarkable progress by incorporating miniaturization technology. In order to further improve the characteristics of such a solid-state imaging device, the following points have been studied.

一点目として、通常のロジックプロセスがベースで暗電流が大きいためこれを低減すること、二点目として、MOSトランジスタによる増幅回路を含むことによる1/fノイズなどのノイズの改善である。   The first point is to reduce the dark current that is based on a normal logic process, and the second point is to improve noise such as 1 / f noise by including an amplifying circuit using a MOS transistor.

これらに対して、受光部が形成されている基板を水素処理することによって、暗電流の低減、1/fノイズの低減が行なわれている。最も効果的な方法として、水素を多く含有する膜を堆積した上での熱処理がある。水素を多く含有する膜として、プラズマCVD法で堆積された窒化シリコン(プラズマSiN)膜などが挙げられる。このような方法は、従来CCDなどで多く試みられている(特許文献1)。またCMOSイメージセンサにおける水素処理も検討されている(特許文献2)。CMOSイメージセンサに水素処理を適用させる場合、層間膜の平坦化バラツキも合わさっていくつかの問題点が発生する。層間膜の平坦化バラツキについて簡単に述べる。   On the other hand, the dark current is reduced and the 1 / f noise is reduced by performing hydrogen treatment on the substrate on which the light receiving portion is formed. As the most effective method, there is a heat treatment after depositing a film containing a large amount of hydrogen. Examples of the film containing a large amount of hydrogen include a silicon nitride (plasma SiN) film deposited by a plasma CVD method. Such a method has been tried a lot with conventional CCDs (Patent Document 1). Further, hydrogen treatment in a CMOS image sensor has been studied (Patent Document 2). When hydrogen treatment is applied to a CMOS image sensor, several problems occur due to the flattening variation of the interlayer film. The flattening variation of the interlayer film will be briefly described.

CMOSイメージセンサでは、配線層は少なくとも2層以上用いるのが一般的である。この複数の配線層を微細に配置するためには、CMP(Chemical Mechanical Polishing)などに代表される平坦化技術が用いられている。しかし、この平坦化も微視的(数μm〜数十μm)にみれば平坦であるものの、巨視的(数mm〜数十mm)にみれば、膜厚が場所ごとで異なっているのが現状である。   In a CMOS image sensor, at least two wiring layers are generally used. In order to finely arrange the plurality of wiring layers, a planarization technique represented by CMP (Chemical Mechanical Polishing) or the like is used. However, although this flattening is flat when viewed microscopically (several μm to several tens of μm), when viewed macroscopically (several mm to several tens of mm), the film thickness varies depending on the location. Currently.

例えば、CMP法で研磨した場合の層間絶縁膜の膜厚は、MOSトランジスタの配置密度などの影響をうける。つまり、MOSトランジスタの配置密度の高い周辺回路部とMOSトランジスタの配置密度の低い画素部では高さが異なる。そして、その境界では徐々に膜厚が変化するため、有効画素領域においても膜厚が変化する。また、エッチバック法を用いた場合でも装置内の面内依存性が大きいため膜厚ムラが発生する。   For example, the thickness of the interlayer insulating film when polished by the CMP method is affected by the arrangement density of the MOS transistors. That is, the height is different between the peripheral circuit portion having a high MOS transistor arrangement density and the pixel portion having a low MOS transistor arrangement density. Since the film thickness gradually changes at the boundary, the film thickness also changes in the effective pixel region. Even when the etch-back method is used, film thickness unevenness occurs due to the large in-plane dependency in the apparatus.

次にCMOSイメージセンサにおいて水素処理を行なうために、水素を多く含有した膜、プラズマSiN膜を堆積した場合に生じる問題点について詳細に述べる。   Next, problems that occur when a film containing a large amount of hydrogen and a plasma SiN film are deposited in order to perform hydrogen treatment in a CMOS image sensor will be described in detail.

第1の問題点が色のムラである。均一な白い輝度面を撮影した際、撮影された画像が場所によってすこし緑がかったり、赤みがかったりする現象である。これは、基板の受光面と受光面上の層間絶縁膜の界面およびプラズマSiN膜と層間絶縁膜界面の反射による干渉が主な原因である。これを図8を用いて詳細に説明する。   The first problem is color unevenness. This is a phenomenon in which when a uniform white luminance surface is photographed, the photographed image is slightly greenish or reddish depending on the location. This is mainly due to interference caused by reflection at the interface between the light receiving surface of the substrate and the interlayer insulating film on the light receiving surface, and at the interface between the plasma SiN film and the interlayer insulating film. This will be described in detail with reference to FIG.

図7は従来技術によるCMOSイメージセンサの概略的な断面図である。701がシリコン基板、702が受光部となる埋め込み型のホトダイオード、703、705、707が層間絶縁膜、704、706、708が配線層、最上配線層である708上に暗電流低減のためのパッシベーション層としてプラズマSiN膜709が堆積されており、710がカラーフィルター、711がマイクロレンズである。ここで各層の屈折率の一例を以下に示す。   FIG. 7 is a schematic cross-sectional view of a conventional CMOS image sensor. 701 is a silicon substrate, 702 is a buried type photodiode that serves as a light receiving portion, 703, 705, and 707 are interlayer insulating films, 704, 706, and 708 are wiring layers, and a passivation for reducing dark current on the uppermost wiring layer 708 A plasma SiN film 709 is deposited as a layer, 710 is a color filter, and 711 is a microlens. Here, an example of the refractive index of each layer is shown below.

基板(Si):nSi=3.5〜5.2、層間絶縁膜(SiO2):nSio=1.4〜1.5、パッシベーション膜(SiN):nSiN=2.0、カラーフィルター:ncf=1.58、マイクロレンズ:nml=1.58である。   Substrate (Si): nSi = 3.5 to 5.2, interlayer insulating film (SiO2): nSio = 1.4 to 1.5, passivation film (SiN): nSiN = 2.0, color filter: ncf = 1 .58, microlens: nml = 1.58.

この場合、基板701と層間絶縁膜703の界面及び層間絶縁膜707とSiN709の界面での反射が大きく、この反射光(図7のref1,ref2)により干渉が発生する。特に長波長側の光で干渉が顕在化し、大きなリップルが発生してしまう。膜厚が一様であれば問題ないが、前述したように巨視的にみて膜厚がばらつくと、このリップルの位置が場所によりずれるため、色のムラとして見えてしまい、大きな問題となる。   In this case, reflection at the interface between the substrate 701 and the interlayer insulating film 703 and at the interface between the interlayer insulating film 707 and SiN 709 is large, and interference is generated by the reflected light (ref1 and ref2 in FIG. 7). In particular, interference becomes obvious with light on the long wavelength side, and large ripples are generated. As long as the film thickness is uniform, there is no problem. However, if the film thickness varies macroscopically as described above, the position of the ripple shifts depending on the location, so that it appears as color unevenness, which is a serious problem.

この問題の要因は、SiNのように周りの膜と比べて高屈折率のものを使うため発生するものであるが、もうひとつはCMOSイメージセンサの層間絶縁膜厚が3〜5μmと厚いこと、CMOSイメージセンサで用いられるCMPを代表とする平坦化工程による膜厚ムラが大きな原因となる。従って、層間絶縁膜厚が薄く、平坦化工程のないCCDのような固体撮像装置にパッシベーション膜としてSiN膜を使用しても大きな問題にはならない。すなわち、この色のムラは層間絶縁膜が平坦化されているCMOSイメージセンサにおいては特に大きな問題点といえる。これを詳細に述べると、層間絶縁膜厚=Lとし、反射光ref2の光量をI_ref2とすると,強めあう波長は、2×L×nSi=kλ(kは整数)となる。L=3.5μmとすれば、k=17でλ=609nm、k=18でλ=576nmとなる。L=1.0μm程度であれば、k=5でλ=592nm、k=6でλ=493nmとなり、緩やかなリップルとなる。層間絶縁膜が3.5から1.0μmに薄膜化することにより、分光特性が平滑化されるため、概略約1/3程度に低減することがわかる。   The cause of this problem occurs because it uses a material having a higher refractive index than the surrounding film such as SiN, and the other is that the interlayer insulation film thickness of the CMOS image sensor is as thick as 3 to 5 μm. Film thickness unevenness due to a planarization process typified by CMP used in a CMOS image sensor is a major cause. Therefore, even if an SiN film is used as a passivation film in a solid-state imaging device such as a CCD having a thin interlayer insulating film and no flattening process, it does not cause a big problem. That is, this color unevenness can be said to be a particularly serious problem in the CMOS image sensor in which the interlayer insulating film is flattened. More specifically, assuming that the interlayer insulating film thickness is L and the amount of reflected light ref2 is I_ref2, the wavelength to be strengthened is 2 × L × nSi = kλ (k is an integer). If L = 3.5 μm, then λ = 609 nm when k = 17, and λ = 576 nm when k = 18. When L = about 1.0 μm, λ = 592 nm at k = 5, λ = 493 nm at k = 6, and a gradual ripple. It can be seen that when the interlayer insulating film is thinned from 3.5 to 1.0 μm, the spectral characteristics are smoothed, so that it is reduced to about 1/3.

このような問題点を改善するために、CCDの層内レンズ等で用いられる反射防止膜を用いることが考えられる。具体的には特許文献3で開示されている。図9はその代表的な図面である。開示されている技術によれば、層内レンズであるSiN層の上下にSiON膜(屈折率nSiON=1.7〜1.9)を配置することで、SiN層と層間絶縁膜界面での反射を低減するものである。   In order to improve such a problem, it is conceivable to use an antireflection film used in an intralayer lens of a CCD. Specifically, it is disclosed in Patent Document 3. FIG. 9 is a representative drawing. According to the disclosed technology, SiON films (refractive index nSiON = 1.7 to 1.9) are arranged above and below the SiN layer, which is an in-layer lens, so that reflection at the interface between the SiN layer and the interlayer insulating film is achieved. Is reduced.

この技術により、反射光を約30%低減することが可能である。しかしながら、リップルの振幅は低減するものの、その分波長の短い領域に小さいリップルが出始める。また、従来技術では層内レンズ構造のみが開示されており、このような構造を作るためには、多くの工程が増加し、コストの高い固体撮像装置となってしまう。   This technique can reduce reflected light by about 30%. However, although the amplitude of the ripple is reduced, a small ripple starts to appear in a region having a shorter wavelength. Also, only the intra-layer lens structure is disclosed in the prior art, and many steps are required to make such a structure, resulting in an expensive solid-state imaging device.

また特許文献4には、耐湿性、耐薬品性、Naイオン、酸素等の不純物や金属に対するバリヤ性向上のためのパッシベーション膜として最上配線上にSiN膜を配置した構成が開示されている。このように、パッシベーション膜としてはSiN膜のような、一般的な層間絶縁膜と屈折率の異なる膜が用いられることがある。   Patent Document 4 discloses a configuration in which a SiN film is disposed on the uppermost wiring as a passivation film for improving barrier properties against impurities such as moisture resistance, chemical resistance, Na ions, oxygen, and metals. As described above, a film having a refractive index different from that of a general interlayer insulating film, such as a SiN film, may be used as the passivation film.

特開平10−256518号公報Japanese Patent Laid-Open No. 10-256518 特開2001−267547号公報JP 2001-267547 A 特開平11−103037号公報Japanese Patent Laid-Open No. 11-103037 特開2001−284566号公報Japanese Patent Laid-Open No. 2001-284666

上述したように、上記特許文献においては周囲の膜と屈折率の異なるパッシベーション膜としての絶縁膜を用いた場合に、パッシベーション界面での反射光と受光部表面での反射光によるリップルという技術課題に関しては見出されていなかった。   As described above, in the above-mentioned patent document, when an insulating film as a passivation film having a refractive index different from that of the surrounding film is used, there is a technical problem of reflected light at the passivation interface and ripple due to reflected light at the surface of the light receiving unit. Was not found.

特に、特許文献4の構成では、配線上に形成されたパッシベーション膜となるSiN膜の段差によって、入射光が予期せぬ方向に屈折されるという課題に対してパッシベーション膜を平坦化する構成の開示があるが、パッシベーション膜の屈折率が層間絶縁膜と異なることによる界面での反射光と受光部表面における反射光とによるリップルという課題に関しては認識されておらず、このような構成では色のムラが発生する。   In particular, the configuration of Patent Document 4 discloses a configuration in which a passivation film is flattened against a problem that incident light is refracted in an unexpected direction due to a step of an SiN film that is a passivation film formed on a wiring. However, the problem of ripple caused by reflected light at the interface and reflected light at the surface of the light receiving part due to the refractive index of the passivation film being different from that of the interlayer insulating film has not been recognized. Will occur.

上記課題に鑑み、本発明は、基板に受光部が配置され、前記基板上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、前記第1の絶縁膜上に配置された配線層上に、前記第1の絶縁膜と接する部分を有し、且つ該第1の絶縁膜と屈折率の異なる第2の絶縁膜を有し、前記受光部上の少なくとも一部に、膜厚方向に2種類以上の異なる屈折率を有する部分を含む第3の絶縁膜を有することを特徴とするものである。   In view of the above problems, according to the present invention, a light receiving portion is disposed on a substrate, and a plurality of wiring layers are provided on the substrate, and at least one of the wiring layers is disposed on a substantially flat first insulating film. A solid-state imaging device having a portion in contact with the first insulating film on a wiring layer disposed on the first insulating film, and having a refractive index different from that of the first insulating film. And a third insulating film including a portion having two or more different refractive indexes in the film thickness direction at least partially on the light receiving portion.

本発明によれば、配線上に形成された、層間絶縁膜と屈折率の異なる絶縁膜との界面での反射光と、受光表面での反射光とによるリップルを低減させることが可能となり、CMOSイメージセンサ固有の色のムラを低減することが可能となる。   According to the present invention, it is possible to reduce the ripple caused by the reflected light at the interface between the interlayer insulating film and the insulating film having a different refractive index formed on the wiring and the reflected light at the light receiving surface. It is possible to reduce color unevenness unique to the image sensor.

本発明のCMOSイメージセンサの一実施形態の断面構造図である。It is a cross-section figure of one embodiment of a CMOS image sensor of the present invention. 本発明で用いた受光面上に配置された反射防止構造の透過率の比較図である。It is a comparison figure of the transmittance | permeability of the antireflection structure arrange | positioned on the light-receiving surface used by this invention. 本発明のCMOSイメージセンサの一実施形態の断面構造図である。It is a cross-section figure of one embodiment of a CMOS image sensor of the present invention. 本発明のCMOSイメージセンサの一実施形態の断面構造図である。It is a cross-section figure of one embodiment of a CMOS image sensor of the present invention. 本発明に用いられる配線層と配線上に設けられるパッシベーション膜の断面形状である。It is the cross-sectional shape of the passivation film provided on a wiring layer and wiring used for this invention. 配線のパターン間に空隙ができる課題を説明するための断面構造図である。It is a cross-sectional structure diagram for explaining a problem in which a gap is formed between wiring patterns. CMOSイメージセンサの画素部の等価回路図である。It is an equivalent circuit schematic of the pixel part of a CMOS image sensor. 従来技術を用いたCMOSイメージセンサの断面構造図である。It is a cross-section figure of the CMOS image sensor using a prior art. 従来技術であるCCDに用いられた層内レンズの反射防止構造である。This is an anti-reflection structure for an in-layer lens used in a conventional CCD. 本発明の固体撮像装置を撮像システムへ応用した場合のシステム図である。It is a system diagram at the time of applying the solid-state imaging device of the present invention to an imaging system.

本発明について詳細に説明する。図1は、本発明の特徴を最も良くあらわす断面構造図である。101がシリコン基板、102が受光部となる埋め込み型のホトダイオード、103、105、107が層間絶縁膜、104、106、108が配線層、最上配線層である108上に暗電流低減のための水素供給源となるプラズマSiN膜109が堆積されており、110がカラーフィルター、111がマイクロレンズである。プラズマSiN109はパッシベーション膜としても機能するため、基板全面に設けられるのが好ましい。   The present invention will be described in detail. FIG. 1 is a cross-sectional structure diagram that best represents the features of the present invention. 101 is a silicon substrate, 102 is a buried type photodiode that serves as a light receiving portion, 103, 105, and 107 are interlayer insulating films, 104, 106, and 108 are wiring layers, and the uppermost wiring layer is hydrogen for reducing dark current. A plasma SiN film 109 serving as a supply source is deposited, 110 is a color filter, and 111 is a microlens. Since the plasma SiN 109 also functions as a passivation film, it is preferably provided over the entire surface of the substrate.

このような構成に、受光面上の少なくとも一部に膜厚方向に屈折率の異なる部分を有する構造を形成することによって、配線上に所望の目的で形成される、層間絶縁膜と異なる屈折率を有する絶縁膜を形成した構成において、CMOSイメージセンサ固有の問題点である色のムラや感度の低下を抑制するものである。すなわち、受光面上の少なくとも一部に膜厚方向に屈折率の異なる部分を有する構造によって受光表面での反射を防止することが可能となるのである。ここで、所望の目的を満たすものとしては、水素を多く含有したプラズマSiN膜をパッシベーション層として用いた構成が、暗電流、1/fノイズ等を低減させることができるため好ましい。   In such a structure, a refractive index different from that of the interlayer insulating film formed on the wiring for a desired purpose is formed by forming a structure having a portion having a refractive index different in the film thickness direction on at least a part of the light receiving surface. In the structure in which an insulating film having a thickness is formed, color unevenness and a decrease in sensitivity, which are problems inherent in a CMOS image sensor, are suppressed. That is, it is possible to prevent reflection on the light receiving surface by a structure having a portion having a different refractive index in the film thickness direction in at least a part on the light receiving surface. Here, a structure using a plasma SiN film containing a large amount of hydrogen as a passivation layer is preferable because it can reduce dark current, 1 / f noise, and the like to satisfy a desired purpose.

受光面上の反射防止構造は、たとえば図1に示すように、112のSiO2膜と113のSiN膜で構成する。SiO2の膜厚を2.5nm、SiNの膜厚を70nmとすると、各波長での透過率は図2に示すようになる。図中Aの破線は反射防止構造を有さない構造、図中Bは前述した膜厚の反射防止構造を有する構造の場合である。   The antireflection structure on the light receiving surface is composed of 112 SiO 2 film and 113 SiN film, for example, as shown in FIG. When the thickness of SiO2 is 2.5 nm and the thickness of SiN is 70 nm, the transmittance at each wavelength is as shown in FIG. The broken line A in the figure is a structure without an antireflection structure, and B in the figure is a structure having an antireflection structure with the above-described film thickness.

図において、たとえば波長600nmでは、Aの透過率すなわち基板となるシリコンに取り込まれる光は入射光全体の78%になる。これは、22%は反射光ref1であることを意味する。これに対し、本発明の構造であるBによれば、反射光が6%まで減少しているのがわかる。すなわち、リップルの原因となる反射光ref1が6%/22%=0.27に減少するため、問題のリップルもこれと同じ割合で1/3以下に低減することができるのである。   In the figure, for example, at a wavelength of 600 nm, the transmittance of A, that is, the light taken into silicon as a substrate is 78% of the entire incident light. This means that 22% is reflected light ref1. On the other hand, according to B which is the structure of this invention, it turns out that reflected light has decreased to 6%. That is, since the reflected light ref1 that causes the ripple is reduced to 6% / 22% = 0.27, the ripple in question can be reduced to 1/3 or less at the same rate.

本発明者らは、CMOSイメージセンサにおいて、反射防止構造の配置位置としてプラズマSiN膜に反射防止構造をとるよりも、受光面上の反射防止構造を選択したほうが、リップルに対しては、より効果的であり、受光面上の反射防止構造と水素を多く含有するプラズマSiN膜をパッシベーション膜として積層する構造が、CCDなどで用いる構造とは異なり、CMOSイメージセンサ固有の問題を解決する新たな効果を生み出すこと、すなわちCMOSイメージセンサにとって最適な構造であることを見出した。ここで反射防止構造とは、二つの膜(部分)の界面における入射光の反射を低減させるために挿入された構造である。   In the CMOS image sensor, the antireflection structure on the light receiving surface is more effective for ripples than the antireflection structure on the plasma SiN film as the arrangement position of the antireflection structure. Unlike the structure used in CCDs, the anti-reflection structure on the light-receiving surface and the plasma SiN film containing a large amount of hydrogen are stacked as a passivation film. Has been found to be an optimum structure for a CMOS image sensor. Here, the antireflection structure is a structure inserted in order to reduce reflection of incident light at the interface between two films (parts).

このような構造に、パッシベーション膜のプラズマSiN膜に対しても反射防止構造を付加すれば、更に色のムラを抑制することが可能となり、反射防止構造を有さないものと比較して、リップルを最大で1/5以下に低減することが可能となるのである。   If an antireflection structure is added to the plasma SiN film of the passivation film in such a structure, it becomes possible to further suppress the color unevenness, and the ripple is smaller than that without the antireflection structure. Can be reduced to 1/5 or less at the maximum.

このような構成を図3に示す。図1と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。プラズマSiN膜の反射防止構造となるのが114である。層間絶縁膜とパッシベーション膜であるSiN膜の間に、その中間の屈折率を有する膜、例えばSiON膜を設ける。この反射防止構造は受光部とパッシベーション部とで異なる構成となっている。たとえば100nm程度のSiON膜を堆積して、SiN膜を400nmとする。SiON膜で、リップルが顕著になりやすい波長=500〜600nm近傍の光を抑制するためには100nm、300nm、500nm等の膜厚が適しているが、100nmよりは300nmがリップルを抑制、すなわち色のムラを抑制するには適している。しかしながら、前述の光線の屈折を考慮するならば、100nmが有効である。   Such a configuration is shown in FIG. Parts having the same functions as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. 114 is the antireflection structure of the plasma SiN film. A film having an intermediate refractive index, for example, a SiON film, is provided between the interlayer insulating film and the SiN film that is a passivation film. This antireflection structure is different between the light receiving part and the passivation part. For example, a SiON film of about 100 nm is deposited, and the SiN film is set to 400 nm. A film thickness of 100 nm, 300 nm, 500 nm, or the like is suitable for suppressing light in the vicinity of a wavelength = 500 to 600 nm in which a ripple is likely to be noticeable in a SiON film, but 300 nm rather than 100 nm suppresses ripple, that is, color It is suitable for suppressing unevenness. However, 100 nm is effective if the above-mentioned refraction of light rays is taken into consideration.

受光面上の反射防止構造の膜厚を112の膜厚を6nm、113の膜厚を45nmとした場合には、波長600nmの反射率は10%程度に増加するが、パッシベーション膜のSiN膜に反射防止構造を採用することで、ムラの程度を先例のとおり約1/3に抑えることが可能である。これを図2のCに示す。このような構造をとれば、入射光の波長が550nm以下においても光電変換素子の感度を向上させることが可能なことがわかる。また、マイクロレンズ111と受光面の距離が従来よりも遠くなるため、マイクロレンズの集光能力が劣化する問題を考慮するならば、SiON膜は最上配線層(遮光膜)の厚さより薄いほうがよい。これらいくつかの特性を考慮するならば、例えば100nm程度が適している。   When the film thickness of the antireflection structure on the light receiving surface is 112 nm and the film thickness of 113 is 45 nm, the reflectance at a wavelength of 600 nm increases to about 10%, but the passivation film has a SiN film. By adopting the antireflection structure, the degree of unevenness can be suppressed to about と お り as in the previous example. This is shown in FIG. It can be seen that with such a structure, the sensitivity of the photoelectric conversion element can be improved even when the wavelength of incident light is 550 nm or less. In addition, since the distance between the microlens 111 and the light receiving surface is longer than the conventional one, considering the problem that the condensing ability of the microlens deteriorates, the SiON film should be thinner than the thickness of the uppermost wiring layer (light-shielding film). . Considering these several characteristics, for example, about 100 nm is suitable.

このように、受光部上の反射防止構造と、プラズマSiN膜に設けた反射防止構造の組み合わせを選択することにより、色むらの低減と、所望の入射光波長に対する感度の向上を両立させることが可能になる。   Thus, by selecting a combination of the antireflection structure on the light receiving portion and the antireflection structure provided on the plasma SiN film, it is possible to achieve both reduction in color unevenness and improvement in sensitivity to a desired incident light wavelength. It becomes possible.

また更に、パッシベーション膜とカラーフィルター膜との間に、それらの中間の屈折率を有する膜を設けることも効果的である。   Furthermore, it is also effective to provide a film having an intermediate refractive index between the passivation film and the color filter film.

従来技術として開示されている層内レンズにおいては、曲面側での反射は干渉に大きな影響を及ぼさない。理由は、反射面と受光面までの距離がさまざまな値をとるため、干渉をおこすような一定の位相ズレを起こさないためである。一方、周辺の膜に比べて屈折率の高いSiN膜をパッシベーション膜として使用する場合は、パッシベーション膜であるSiN膜とカラーフィルター膜との反射は、反射面と受光面の距離が面全体で等しいため、干渉を起こし、色のムラの要因となる。すなわち、パッシベーション膜としてSiN膜を用いた場合、従来の層内レンズの場合より色のムラは悪化するわけである。先にパッシベーション膜としてSiN膜に両面の反射防止構造は効果的であることを述べたが、その改善量は約30%程度であるため、約半分に抑える程度のものである。   In the intralayer lens disclosed as the prior art, the reflection on the curved surface side does not greatly affect the interference. The reason is that the distance between the reflecting surface and the light receiving surface takes various values, so that a certain phase shift that causes interference does not occur. On the other hand, when a SiN film having a higher refractive index than the surrounding film is used as the passivation film, the reflection between the SiN film as the passivation film and the color filter film has the same distance between the reflecting surface and the light receiving surface. For this reason, interference is caused and color unevenness is caused. That is, when the SiN film is used as the passivation film, the color unevenness is worse than in the case of the conventional intralayer lens. As described above, it has been described that the antireflection structure on both sides of the SiN film is effective as a passivation film. However, since the improvement amount is about 30%, it can be suppressed to about half.

したがって、新たな色のムラの対策構造が必要となり、その問題点を受光部上に反射防止構造を配することによって解決するものである。   Therefore, a new color unevenness countermeasure structure is required, and the problem is solved by arranging an antireflection structure on the light receiving portion.

更に上述の構造に、プラズマSiNが堆積される最上配線層(遮光層)を図4に示すような台形状とする構造を付加することで、最上配線層上のプラズマSiN膜による予期せぬ方向の屈折を低減できることを見出した。これは、特許文献3に開示されているSiN膜による実効開口面積の低下を解決するものである。   Furthermore, by adding a structure in which the uppermost wiring layer (light shielding layer) on which the plasma SiN is deposited has a trapezoidal shape as shown in FIG. 4 to the above structure, an unexpected direction due to the plasma SiN film on the uppermost wiring layer It has been found that the refraction can be reduced. This solves the decrease in effective opening area caused by the SiN film disclosed in Patent Document 3.

これを図8で説明すると、マイクロレンズを通過してきた光線L1が、最上配線層708の段差を覆うSiN膜で光線が予期しない方向に屈折してしまうことに起因する。すなわち、カラーフィルターから入射した光線が、より屈折率の高いプラズマSiN膜に入射することで、光線が外側に曲げられてしまうものである。これに対して、開口を広げた場合には混色や迷光が生じる。このような問題点を低減するためには、遮光位置は遮光膜の底面で決め、その位置は最適化された設計とおりの位置を維持し、予期せぬ屈折に影響の大きい上面の部分だけを開口を広げるようにすることが最適であることを見出した。すなわち、遮光膜の断面形状を台形状(配線端部をテーパ形状)にする。この結果、図4に示す光線のように、遮光位置を変えることなく予期せぬ方向への屈折を低減することが可能となる。   This will be described with reference to FIG. 8. This is because the light beam L 1 that has passed through the microlens is refracted in an unexpected direction by the SiN film covering the step of the uppermost wiring layer 708. That is, the light beam incident from the color filter is incident on the plasma SiN film having a higher refractive index, so that the light beam is bent outward. On the other hand, when the opening is widened, color mixing and stray light occur. In order to reduce such problems, the light shielding position is determined by the bottom surface of the light shielding film, and the position is maintained according to the optimized design. It has been found that it is optimal to widen the opening. That is, the cross-sectional shape of the light shielding film is made trapezoidal (the wiring end is tapered). As a result, it is possible to reduce refraction in an unexpected direction without changing the light shielding position as in the case of the light beam shown in FIG.

配線の端部が少なくともテーパを有していればその効果を有するものであるが、更にその角度は、小さければより効果的であり、屈折成分を十分に抑えるためには、以下の式を満たすことが望ましい。図5に配線とパッシベーション膜の断面図を示す。   If the end of the wiring has at least a taper, the effect is obtained, but if the angle is small, the effect is more effective. In order to sufficiently suppress the refraction component, the following equation is satisfied. It is desirable. FIG. 5 shows a cross-sectional view of the wiring and the passivation film.

パッシベーションの厚さをTpv、配線(遮光膜)の厚さをTm3とすれば、
Tm3>Tpv×tanθ
加工の点も鑑みればθ=70〜85度でも十分な効果が得られる。一般的にプラズマCVD法で堆積するSiN膜は、段差部に堆積した場合、図1に示すようなオーバーハングの形状ができる。このような形状でかつ最上層(遮光膜)のスペースが小さくなると図6のように埋め込まれない箇所ができてしまい、プロセス工程の薬液がこの部分に残留し、信頼性的な問題が生じる。このような不具合を低減させるためには、十分なスペースを確保する必要がある。すなわち、SiN膜をパッシベーション膜として用いた場合、デザインルールを大きくしなければならない。
If the thickness of the passivation is Tpv and the thickness of the wiring (light-shielding film) is Tm3,
Tm3> Tpv × tan θ
Considering the processing point, a sufficient effect can be obtained even at θ = 70 to 85 degrees. In general, when an SiN film deposited by plasma CVD is deposited on a stepped portion, an overhang shape as shown in FIG. 1 can be formed. When the space of the uppermost layer (light-shielding film) is reduced in such a shape, a portion that is not embedded is formed as shown in FIG. 6, and the chemical solution in the process step remains in this portion, resulting in a reliability problem. In order to reduce such problems, it is necessary to secure a sufficient space. That is, when the SiN film is used as a passivation film, the design rule must be increased.

一方、CMOSイメージセンサにおいては、遮光膜といえども、通常の配線としても使用するため、デザインルールを大きくすることは大きなデメリットである。これに対し、配線端部をテーパ形状とすることは、デザインルールを変更することなく、パッシベーション膜としてプラズマSiN膜を使用することができ好ましい。   On the other hand, in a CMOS image sensor, even though it is a light-shielding film, it is also used as a normal wiring, so increasing the design rule is a great disadvantage. On the other hand, it is preferable that the end portion of the wiring has a tapered shape because a plasma SiN film can be used as a passivation film without changing the design rule.

パッシベーション膜としてのSiN膜の膜厚については、保護膜としての機能を果たすために、300nm〜400nm以上が好ましく、暗電流、1/fノイズの低減効果を向上させるためにも、厚ければより有効である。   The film thickness of the SiN film as the passivation film is preferably 300 nm to 400 nm or more in order to fulfill the function as a protective film, and it is more thick in order to improve the dark current and 1 / f noise reduction effect. It is valid.

配線端部をテーパ形状にすることは、光線の屈折を抑制する効果があるが、暗電流や1/fノイズを低減するため従来よりも厚いプラズマ窒化膜などを堆積することができるという効果もまた奏するものである。以下実施例を挙げて本発明を更に詳細に説明する。   Forming the end of the wiring in a tapered shape has an effect of suppressing refraction of light rays, but also has an effect of depositing a plasma nitride film that is thicker than before in order to reduce dark current and 1 / f noise. Also play. Hereinafter, the present invention will be described in more detail with reference to examples.

本実施例を図1に示す断面構造を元に説明する。画素には受光素子となるホトダイオードPD、ホトダイオードから信号電荷をフローティングディフュージョン領域へ転送する転送スイッチ(Q3)、信号電荷を電荷電圧変換するためのソースフォロワMOS(Q1)、信号電荷をリセットするリセットMOS(Q4)、画素を選択するための選択MOS(Q2)を含んでいる。各素子は、図7に示す等価回路図の結線とした。ホトダイオードは暗電流が小さい、いわゆる埋め込み型のホトダイオードである。   This embodiment will be described based on the cross-sectional structure shown in FIG. The pixel includes a photodiode PD serving as a light receiving element, a transfer switch (Q3) for transferring signal charges from the photodiode to the floating diffusion region, a source follower MOS (Q1) for converting signal charges to charge voltage, and a reset MOS for resetting signal charges. (Q4) includes a selection MOS (Q2) for selecting a pixel. Each element was connected in the equivalent circuit diagram shown in FIG. The photodiode is a so-called embedded photodiode having a small dark current.

入射光の受光面での反射を低減させるための反射防止膜となる111、112として、111は膜厚2.5nmの酸化シリコン(SiO2)、112は膜厚70nmの窒化シリコン(SiN)により形成した。111はホトダイオードの受光部直上の少なくとも一部にあり、電極となるポリシリコンのエッチング後、オーバーエッチにより膜厚が上記の値になるようにした。その後LP−CVD法により112となるSiNを堆積した。他に、ポリシリコンのエッチング後にゲート絶縁膜を除去し、新たに熱酸化により形成してもよいし、CVD法で堆積してもよい。SiNを堆積したのち、ホトダイオードの上およびその周辺(例えば400nm)を残し、その他の領域に形成されたSiNは除去した。この理由は、第1の配線層とシリコンまたはポリシリコンを接続するコンタクトホールを形成する際に、SiNが残っているとプロセスが複雑となるためである。   As 111 and 112 serving as antireflection films for reducing the reflection of incident light on the light receiving surface, 111 is formed of silicon oxide (SiO 2) having a thickness of 2.5 nm, and 112 is formed of silicon nitride (SiN) having a thickness of 70 nm. did. 111 is at least partly above the light receiving portion of the photodiode, and after etching the polysilicon serving as the electrode, the film thickness is adjusted to the above value by overetching. Thereafter, SiN to become 112 was deposited by LP-CVD. In addition, the gate insulating film may be removed after the polysilicon etching, and may be newly formed by thermal oxidation, or may be deposited by a CVD method. After depositing SiN, the SiN formed in other regions was removed while leaving the top and the periphery of the photodiode (for example, 400 nm). This is because the process becomes complicated if SiN remains in forming a contact hole connecting the first wiring layer and silicon or polysilicon.

また、図7のQ3にあたる転送スイッチのゲートの一部を除いて、その他のポリシリコンの上部には、LP−CVD法の窒化シリコン膜が残らないようにした。理由は、LP−CVD法のSiNが水素を通しにくい特性があるためである。これは、暗電流の源が、素子分離領域(本実施例においてはLOCOS)上のポリシリコン配線下の酸化膜と基板界面であり、この暗電流の発生源に対して、効果的にプラズマSiN膜(後に形成)による暗電流低減を行なうためである。   Further, except for a part of the gate of the transfer switch corresponding to Q3 in FIG. 7, no LP-CVD silicon nitride film is left on the other polysilicon. The reason is that SiN of the LP-CVD method has a characteristic that hydrogen does not easily pass through. This is because the dark current source is the oxide film-substrate interface under the polysilicon wiring on the element isolation region (LOCOS in the present embodiment), and effectively the plasma SiN against the dark current source. This is because dark current is reduced by a film (formed later).

この後、ポリシリコン電極をマスクにMOSトランジスタのソースドレイン領域を形成し、酸化シリコン膜を堆積したのち、CMP法により平坦な層間絶縁膜を形成した。この場合、巨視的にみて膜厚が場所により異なる。このあと第2の配線層と第3の配線層を形成した。各配線層間は平坦化工程により平坦処理を施した。第3の配線層は電源配線や遮光膜として使用する最上配線層である。第3の配線層を形成後、パッシベーション膜としてプラズマSiN膜を600nm堆積し、400℃で水素雰囲気内、120分の熱処理を施した。本実施例においては400℃で処理をしたが、最大で450℃程度まで熱処理することが可能である。この工程により暗電流、1/fノイズを大幅に低減することが可能である。パッシベーション膜を形成した後、カラーフィルター工程により、カラーフィルターおよびマイクロレンズを形成した。パッシベーション膜にプラズマSiNを用いない場合に比べ、暗電流および1/fノイズは約50%にまで低減させることが可能である。また、受光面上の反射防止構造を用いない構造と比較し、色のムラは1/3程度に減少した。このムラの程度は、パッシベーション膜にSiON(屈折率=1.73)膜を用いた場合と同程度である。   Thereafter, a source / drain region of the MOS transistor was formed using the polysilicon electrode as a mask, a silicon oxide film was deposited, and then a flat interlayer insulating film was formed by CMP. In this case, the film thickness varies depending on the location as viewed macroscopically. Thereafter, a second wiring layer and a third wiring layer were formed. Each wiring layer was flattened by a flattening process. The third wiring layer is an uppermost wiring layer used as a power supply wiring or a light shielding film. After the formation of the third wiring layer, a 600 nm plasma SiN film was deposited as a passivation film, and a heat treatment was performed at 400 ° C. in a hydrogen atmosphere for 120 minutes. In this embodiment, the treatment is performed at 400 ° C., but it is possible to perform the heat treatment up to about 450 ° C. By this step, dark current and 1 / f noise can be greatly reduced. After forming the passivation film, a color filter and a microlens were formed by a color filter process. Compared to the case where plasma SiN is not used for the passivation film, the dark current and 1 / f noise can be reduced to about 50%. Further, the color unevenness was reduced to about 1/3 as compared with the structure using no antireflection structure on the light receiving surface. The degree of this unevenness is the same as that when a SiON (refractive index = 1.73) film is used as the passivation film.

本実施例においては、実施例に1に対して、更にプラズマSiN膜と最上配線層間に最上配線層下の層間絶縁膜と、プラズマSiN膜界面における反射を低減させるための反射防止膜を付加した構成とした。概略的な断面図を図3に示す。本実施例においては、114の反射防止膜を更に付加した構成となっている。具体的には、プラズマSiN膜と層間絶縁膜となるSiO2の屈折率の間の値を持つもので、屈折率が1.73程度のSiON膜が好適に用いられる。   In this embodiment, an interlayer insulating film below the uppermost wiring layer and an antireflection film for reducing reflection at the interface of the plasma SiN film are added between the plasma SiN film and the uppermost wiring layer. The configuration. A schematic cross-sectional view is shown in FIG. In the present embodiment, the antireflection film 114 is further added. Specifically, a SiON film having a value between the refractive index of SiO2 that is a plasma SiN film and an interlayer insulating film and having a refractive index of about 1.73 is preferably used.

本実施例の構成によれば、プラズマSiN膜と、層間絶縁膜であるSiO2界面における反射を低減させることが可能となるため、更にリップルを低減させ、色ムラを低減させることが可能となる。   According to the configuration of the present embodiment, it is possible to reduce the reflection at the interface between the plasma SiN film and the SiO 2 that is the interlayer insulating film, thereby further reducing the ripple and reducing the color unevenness.

本実施例においては、実施例1に対してさらに以下の点を変更して構成している。受光面上の反射防止構造を、111を膜厚2.7nmのSiON膜、112を膜厚70nmのSiN膜とした点である。本実施例の製造方法を説明する。   In the present embodiment, the following points are further modified with respect to the first embodiment. The antireflection structure on the light receiving surface is that 111 is a SiON film having a film thickness of 2.7 nm and 112 is a SiN film having a film thickness of 70 nm. A manufacturing method of this embodiment will be described.

電極となるポリシリコンをエッチング後にゲート絶縁膜を除去し、CVD法により111となるSiON膜を堆積した。以降は実施例1と同様に作製した。   After etching the polysilicon to be the electrode, the gate insulating film was removed, and a SiON film to be 111 was deposited by CVD. Thereafter, it was produced in the same manner as in Example 1.

このような構成によれば、入射波長=600nmにおいて、反射光が4%までに低減し、色のムラとしては1/5以下に減少した。暗電流および1/fノイズは、実施例1とほぼ同程度に低減させることが可能となる。これは、酸窒化シリコン膜の屈折率が基板となるシリコンの屈折率により近いためである。   According to such a configuration, the reflected light was reduced to 4% at an incident wavelength = 600 nm, and the color unevenness was reduced to 1/5 or less. Dark current and 1 / f noise can be reduced to substantially the same extent as in the first embodiment. This is because the refractive index of the silicon oxynitride film is closer to the refractive index of silicon serving as the substrate.

本実施例においては、実施例1に対して、更に以下の点を変更し構成している。受光面上の反射防止膜構造を、111として6nmのSiO2、112として45nmのSiN膜とした。また112のSiN膜を堆積したのち、続けてSiO2を170nm堆積し、ホトダイオードおよびその外周約400nmにホトレジストを残し、LDD構造のためのサイドウォール形成のためのエッチバックを行った。即ち、111、112をMOSトランジスタのサイドウォールに使用した。このように、反射防止構造の形成工程をLDD構造形成の工程と兼用することで工程負荷を増やさずに良好なCMOSイメージセンサを作成することができた。本実施例では、波長550nm以下の感度を向上させることが可能となる。   In the present embodiment, the following points are further modified with respect to the first embodiment. The antireflection film structure on the light-receiving surface was 6 nm of SiO 2 as 111 and a 45 nm SiN film as 112. Further, after depositing the SiN film of 112, SiO2 was deposited to 170 nm, and the photoresist was left on the photodiode and the outer periphery thereof at about 400 nm, and an etch-back for forming a sidewall for the LDD structure was performed. That is, 111 and 112 were used as the side walls of the MOS transistor. Thus, a good CMOS image sensor could be created without increasing the process load by combining the formation process of the antireflection structure with the formation process of the LDD structure. In the present embodiment, it is possible to improve the sensitivity at a wavelength of 550 nm or less.

本実施例においては、実施例1に対して、更に以下の構成を付加して構成している。パッシベーション膜としてプラズマSiN膜を400nm堆積したのち、屈折率が1.66程度のSiON膜を100nm堆積した。この後、実施例1同様にカラーフィルターを形成した。この結果、カラーフィルター界面での反射が低減され波長550nm以下の感度を向上させつつ、色のムラも約1/3以下に抑えることが可能となる。   In the present embodiment, the following configuration is further added to the first embodiment. After depositing a plasma SiN film as a passivation film to 400 nm, a SiON film having a refractive index of about 1.66 was deposited to 100 nm. Thereafter, a color filter was formed in the same manner as in Example 1. As a result, reflection at the color filter interface is reduced and sensitivity at a wavelength of 550 nm or less is improved, and color unevenness can be suppressed to about 1/3 or less.

本実施例においては、実施例1の構成に対して、更に以下の構成を付加して構成している。すなわち、パッシベーション膜上下に反射防止膜を設けている。パッシベーション膜となるプラズマSiN膜下のSiON膜の屈折率を1.73とし、プラズマSiN膜上のSiON膜の屈折率を1.66とした。プラズマSiNの膜厚は400nmである。このように、SiON膜でも下部膜の屈折率と上部膜の屈折率を変えることによりこの面での反射を抑制することができる。この結果、色のムラは従来技術の約1/6以下に低減させることが可能となる。   In the present embodiment, the following configuration is further added to the configuration of the first embodiment. That is, antireflection films are provided above and below the passivation film. The refractive index of the SiON film under the plasma SiN film to be the passivation film was set to 1.73, and the refractive index of the SiON film on the plasma SiN film was set to 1.66. The film thickness of plasma SiN is 400 nm. As described above, even in the SiON film, reflection on this surface can be suppressed by changing the refractive index of the lower film and the refractive index of the upper film. As a result, the color unevenness can be reduced to about 1/6 or less of the prior art.

本実施例は上述の実施例に対して、更に画素サイズが微小化した場合の感度を向上させるものである。画素が微小化した場合には、図8に示したように、パッシベーション膜であるプラズマSiN膜による光線の予期せぬ方向への屈折の影響が大きくなる。本実施例においては、図3に示すとおり、遮光膜兼電源配線である最上配線層の端部をテーパ形状とした。その断面形状は略台形形状となる。最上配線層の膜厚は800nmとし、テーパ角度θは60度とした。この結果、800nm×tan(90−θ)=460nmとなり、屈折による感度劣化を低減させることが可能となった。パッシベーション膜に反射防止構造を有するほうが更に好ましいが、テーパ形状とするのみでもよい。   This embodiment improves the sensitivity when the pixel size is further reduced compared to the above-described embodiment. When the pixels are miniaturized, as shown in FIG. 8, the influence of refraction of light rays in an unexpected direction by the plasma SiN film, which is a passivation film, increases. In this embodiment, as shown in FIG. 3, the end of the uppermost wiring layer, which is a light shielding film and power supply wiring, has a tapered shape. The cross-sectional shape is a substantially trapezoidal shape. The film thickness of the uppermost wiring layer was 800 nm, and the taper angle θ was 60 degrees. As a result, 800 nm × tan (90−θ) = 460 nm, and sensitivity deterioration due to refraction can be reduced. Although it is more preferable to have an antireflection structure in the passivation film, it may be only a tapered shape.

本実施例においては実施例7における、配線端部のテーパ角θを70度とした。この結果、800nm×tan(90−θ)=290nmとなり、感度の劣化は約6%程度にすることが可能となる。実施例6に比較して、テーパ角度を大きくしたため、最小線幅を細くでき、800nmまで加工することが可能となった。   In this example, the taper angle θ of the wiring end in Example 7 was set to 70 degrees. As a result, 800 nm × tan (90−θ) = 290 nm, and the sensitivity can be reduced to about 6%. Compared to Example 6, since the taper angle was increased, the minimum line width could be reduced, and processing up to 800 nm became possible.

本実施例においては、実施例7,8の構造に対して、更に、プラズマSiN膜上に、屈折率=1.73のSiON膜を形成し、その上にカラーフィルター層を設けた。本実施例においては、パッシベーション膜の上下に反射防止構造を設けたため、実施例6,7に比べて更に、混色を十分に抑制することが可能となった。   In this example, a SiON film having a refractive index of 1.73 was further formed on the plasma SiN film, and a color filter layer was provided thereon. In this example, since antireflection structures were provided above and below the passivation film, it was possible to further suppress color mixing compared to Examples 6 and 7.

以上述べた実施例は適宜組み合わせ可能なものである。これら実施例で説明した固体撮
像装置をデジタルカメラ等の撮像システムに応用した構成を説明する。
The embodiments described above can be combined as appropriate. A configuration in which the solid-state imaging device described in these embodiments is applied to an imaging system such as a digital camera will be described.

(撮像システムへの応用例)
図10は、本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ1002の手前にはシャッター1001があり、露出を制御する。絞り1003により必要に応じ光量を制御し、固体撮像装置1004に結像させる。固体撮像装置1004から出力された信号は信号処理回路1005で処理され、A/D変換器1006によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部1007で演算処理される。処理されたディジタル信号はメモリ1010に蓄えられたり、外部I/F1013を通して外部の機器に送られる。固体撮像装置1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御される他、システム全体は全体制御部・演算部1009で制御される。記録媒体1012に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御I/F部1011を通して、記録される。
(Application example to imaging system)
FIG. 10 shows an example of a circuit block when the solid-state imaging device according to the present invention is applied to a camera. A shutter 1001 is provided in front of the taking lens 1002 and controls exposure. The amount of light is controlled by the diaphragm 1003 as necessary, and an image is formed on the solid-state imaging device 1004. A signal output from the solid-state imaging device 1004 is processed by a signal processing circuit 1005 and converted from an analog signal to a digital signal by an A / D converter 1006. The output digital signal is further processed by a signal processing unit 1007. The processed digital signal is stored in the memory 1010 or sent to an external device through the external I / F 1013. The solid-state imaging device 1004, the imaging signal processing circuit 1005, the A / D converter 1006, and the signal processing unit 1007 are controlled by a timing generation unit 1008, and the entire system is controlled by an overall control unit / arithmetic unit 1009. In order to record an image on the recording medium 1012, the output digital signal is recorded through a recording medium control I / F unit 1011 controlled by the overall control unit / arithmetic unit.

101、701 シリコン基板
102、702 受光部
103、105、107、703、705、707 層間絶縁膜
104,106,108、704,706,708 配線層
109、709 絶縁膜(パッシベーション膜)
110、710 カラーフィルター
111、711 マイクロレンズ
112、113、114 反射防止膜
101, 701 Silicon substrate 102, 702 Light receiving part 103, 105, 107, 703, 705, 707 Interlayer insulating film 104, 106, 108, 704, 706, 708 Wiring layer 109, 709 Insulating film (passivation film)
110, 710 Color filter 111, 711 Micro lens 112, 113, 114 Antireflection film

Claims (14)

基板に受光部が配置され、前記基板上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、
前記第1の絶縁膜上に配置された配線層上に、前記第1の絶縁膜と接する部分を有し、且つ該第1の絶縁膜と屈折率の異なる第2の絶縁膜を有し、前記受光部上の少なくとも一部に、膜厚方向に2種類以上の異なる屈折率を有する部分を含む第3の絶縁膜を有することを特徴とする固体撮像装置。
A solid-state imaging device in which a light receiving portion is disposed on a substrate, the substrate has a plurality of wiring layers, and at least one of the wiring layers is disposed on a substantially flat first insulating film;
A wiring layer disposed on the first insulating film has a portion in contact with the first insulating film, and a second insulating film having a refractive index different from that of the first insulating film, A solid-state imaging device having a third insulating film including a portion having two or more different refractive indexes in the film thickness direction at least partly on the light receiving portion.
前記第2の絶縁膜は、前記第1の絶縁膜上に形成された配線層上に、直接または前記第2の絶縁膜とは屈折率の異なる第4の絶縁膜を介して配置されていることを特徴とする請求項1に記載の固体撮像装置。   The second insulating film is disposed on the wiring layer formed on the first insulating film directly or via a fourth insulating film having a refractive index different from that of the second insulating film. The solid-state imaging device according to claim 1. 前記第4の絶縁膜は、前記第1の絶縁膜と第2の絶縁膜の界面における入射光の反射を低減させる反射防止膜であることを特徴とする請求項2に記載の固体撮像装置。   The solid-state imaging device according to claim 2, wherein the fourth insulating film is an antireflection film that reduces reflection of incident light at an interface between the first insulating film and the second insulating film. 前記第2の絶縁膜は窒化シリコン膜であり、前記第4の絶縁膜は酸窒化シリコン膜であることを特徴とする請求項3に記載の固体撮像装置。   The solid-state imaging device according to claim 3, wherein the second insulating film is a silicon nitride film, and the fourth insulating film is a silicon oxynitride film. 前記酸窒化シリコン膜は、前記第1の絶縁膜上に形成された配線層よりも膜厚が薄いことを特徴とする請求項4に記載の固体撮像装置。   The solid-state imaging device according to claim 4, wherein the silicon oxynitride film is thinner than a wiring layer formed on the first insulating film. 前記第3の絶縁膜は、前記受光部での入射光の反射を低減させる反射防止膜であることを特徴とする請求項1〜5のいずれか1項に記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein the third insulating film is an antireflection film that reduces reflection of incident light at the light receiving unit. 前記第3の絶縁膜は、前記受光部上に酸化シリコン膜と、該酸化シリコン膜上に窒化シリコン膜が配置された構造であることを特徴とする請求項6に記載の固体撮像装置。   The solid-state imaging device according to claim 6, wherein the third insulating film has a structure in which a silicon oxide film is disposed on the light receiving portion and a silicon nitride film is disposed on the silicon oxide film. 前記第2の絶縁膜は窒化シリコン膜、前記第4の絶縁膜は酸窒化シリコン膜であり、前記酸化シリコン膜は、前記酸窒化シリコン膜の膜厚よりも薄いことを特徴とする請求項7に記載の固体撮像装置。   8. The second insulating film is a silicon nitride film, the fourth insulating film is a silicon oxynitride film, and the silicon oxide film is thinner than the thickness of the silicon oxynitride film. The solid-state imaging device described in 1. 前記第2の絶縁膜上に、少なくともカラーフィルターまたはマイクロレンズのいずれかが配置されており、前記第2の絶縁膜とカラーフィルターおよびマイクロレンズの間に、前記第2の絶縁膜とカラーフィルターまたはマイクロレンズの間の屈折率を有する膜が配置されていることを特徴とする請求項1〜8のいずれか1項に記載の固体撮像装置。   At least one of a color filter and a micro lens is disposed on the second insulating film, and the second insulating film and the color filter or the micro filter are interposed between the second insulating film, the color filter, and the micro lens. The solid-state imaging device according to claim 1, wherein a film having a refractive index between the microlenses is disposed. 前記第2の絶縁膜とカラーフィルターおよびマイクロレンズの間の屈折率を有する膜は酸窒化シリコン膜であることを特徴とする請求項9に記載の固体撮像装置。   The solid-state imaging device according to claim 9, wherein the film having a refractive index between the second insulating film, the color filter, and the microlens is a silicon oxynitride film. 前記第1の配線層の端部はテーパ形状を有していることを特徴とする請求項1〜10のいずれか1項に記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein an end portion of the first wiring layer has a tapered shape. 前記第2の絶縁膜は、前記基板に水素を供給するための膜であることを特徴とする請求項1〜11のいずれか1項に記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein the second insulating film is a film for supplying hydrogen to the substrate. 基板に受光部が配置され、該受光部上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、
前記受光部上の少なくとも一部に受光部側から酸化シリコン膜、窒化シリコン膜がこの順で配置されており、前記第1の絶縁膜上に配置された配線層上に、窒化シリコン膜が配置され、該窒化シリコン膜は、前記第1の配線層上に酸窒化シリコン膜を介して配置されていることを特徴とする固体撮像装置。
A solid-state imaging device having a light receiving portion disposed on a substrate, having a plurality of wiring layers on the light receiving portion, wherein at least one of the wiring layers is disposed on a substantially flat first insulating film;
A silicon oxide film and a silicon nitride film are arranged in this order from at least a part of the light receiving unit from the light receiving unit side, and a silicon nitride film is disposed on the wiring layer disposed on the first insulating film. The silicon nitride film is disposed on the first wiring layer via a silicon oxynitride film.
請求項1〜13のいずれかの請求項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。   The solid-state imaging device according to claim 1, an optical system that forms an image of light on the solid-state imaging device, and a signal processing circuit that processes an output signal from the solid-state imaging device. An imaging system characterized by that.
JP2011177127A 2011-08-12 2011-08-12 Solid-state imaging device and imaging system Expired - Fee Related JP5318165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011177127A JP5318165B2 (en) 2011-08-12 2011-08-12 Solid-state imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011177127A JP5318165B2 (en) 2011-08-12 2011-08-12 Solid-state imaging device and imaging system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004343357A Division JP4878117B2 (en) 2004-09-03 2004-11-29 Solid-state imaging device and imaging system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013080808A Division JP5518231B2 (en) 2013-04-08 2013-04-08 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2012009881A true JP2012009881A (en) 2012-01-12
JP5318165B2 JP5318165B2 (en) 2013-10-16

Family

ID=45539984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011177127A Expired - Fee Related JP5318165B2 (en) 2011-08-12 2011-08-12 Solid-state imaging device and imaging system

Country Status (1)

Country Link
JP (1) JP5318165B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039192A (en) * 2014-08-06 2016-03-22 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit device manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267544A (en) * 2000-03-21 2001-09-28 Sharp Corp Solid-state image pickup device and manufacturing method
JP2001284566A (en) * 2000-04-03 2001-10-12 Sharp Corp Solid image-pickup device and its manufacturing method
JP2001358325A (en) * 2000-06-12 2001-12-26 Nec Corp Solid-state image pickup element and manufacturing method therefor
JP2002246578A (en) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd Manufacturing method of solid-state image pickup element
JP2004235609A (en) * 2003-01-06 2004-08-19 Canon Inc Photoelectric transducing apparatus and manufacturing method of photoelectric transducing apparatus, and camera using the same
JP2004296966A (en) * 2003-03-28 2004-10-21 Sony Corp Solid state imaging device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267544A (en) * 2000-03-21 2001-09-28 Sharp Corp Solid-state image pickup device and manufacturing method
JP2001284566A (en) * 2000-04-03 2001-10-12 Sharp Corp Solid image-pickup device and its manufacturing method
JP2001358325A (en) * 2000-06-12 2001-12-26 Nec Corp Solid-state image pickup element and manufacturing method therefor
JP2002246578A (en) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd Manufacturing method of solid-state image pickup element
JP2004235609A (en) * 2003-01-06 2004-08-19 Canon Inc Photoelectric transducing apparatus and manufacturing method of photoelectric transducing apparatus, and camera using the same
JP2004296966A (en) * 2003-03-28 2004-10-21 Sony Corp Solid state imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039192A (en) * 2014-08-06 2016-03-22 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit device manufacturing method

Also Published As

Publication number Publication date
JP5318165B2 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
US9450011B2 (en) Solid-state image sensor and imaging system
US8237237B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US8492804B2 (en) Solid-state imaging device, method for producing same, and camera
US8633559B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20120052856A (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2008091771A (en) Solid-state image pickup device and its manufacturing method
US20110159632A1 (en) Method for manufacturing a solid-state image capturing element
JP5518231B2 (en) Method for manufacturing solid-state imaging device
JP4878117B2 (en) Solid-state imaging device and imaging system
JP2009290089A (en) Solid state imaging device and method for manufacturing therefor
JP5318165B2 (en) Solid-state imaging device and imaging system
JP2011023455A (en) Solid-state image-capture device
US20060039044A1 (en) Self-aligned image sensor and method for fabricating the same
JP2010118477A (en) Photoelectric conversion device and imaging system
JP6254829B2 (en) Solid-state imaging device and manufacturing method thereof
JP2005340498A (en) Solid-state imaging device
JP2011258884A (en) Solid-state imaging device and manufacturing method thereof
JP4449298B2 (en) Solid-state image sensor manufacturing method and solid-state image sensor
KR20120002701A (en) Unit pixel array of a cmos image sensor
JP2007194359A (en) Solid state imaging element, and manufacturing method thereof
JP2023128745A (en) Photodetection device, manufacturing method therefor, and electronic equipment
JP2023060839A (en) Image sensor and formation method for the same
JP2012028585A (en) Solid state image sensor and method of manufacturing the same
JP2006294773A (en) Solid state image sensing device and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

R151 Written notification of patent or utility model registration

Ref document number: 5318165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees