JP2012008739A - データ記憶装置及びデータ書き込み方法 - Google Patents

データ記憶装置及びデータ書き込み方法 Download PDF

Info

Publication number
JP2012008739A
JP2012008739A JP2010143145A JP2010143145A JP2012008739A JP 2012008739 A JP2012008739 A JP 2012008739A JP 2010143145 A JP2010143145 A JP 2010143145A JP 2010143145 A JP2010143145 A JP 2010143145A JP 2012008739 A JP2012008739 A JP 2012008739A
Authority
JP
Japan
Prior art keywords
data
error
area
write
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143145A
Other languages
English (en)
Other versions
JP4837121B1 (ja
Inventor
Takami Sugita
隆実 杉田
Sukeyuki Moro
祐行 茂呂
Takahiro Nango
隆裕 南郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010143145A priority Critical patent/JP4837121B1/ja
Priority to US13/087,177 priority patent/US8583968B2/en
Application granted granted Critical
Publication of JP4837121B1 publication Critical patent/JP4837121B1/ja
Publication of JP2012008739A publication Critical patent/JP2012008739A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction

Abstract

【課題】書き込み動作の処理効率の向上を図ることができるデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、リードモジュールと、エラー検出モジュールと、コントローラとを具備する。リードモジュールは、データの書き込み動作時に、フラッシュメモリから書き換え領域及び書き戻し領域のデータを読み出す。エラー検出モジュールは、前記読み出されたデータのエラー検出を行なう。コントローラは、前記エラー検出モジュールにより前記書き換え領域のデータからエラーが検出されたときに、エラー訂正を実行せずに前記書き込み動作を継続させる。
【選択図】図1

Description

本発明の実施形態は、不揮発性メモリを記憶媒体とするデータ記憶装置に関する。
近年、データ記憶装置として、書き換え可能な不揮発性メモリであるNAND型フラッシュメモリ(以下、単にフラッシュメモリと表記する場合がある)を記憶媒体とするSSD(solid state drive)の開発が推進されている。
SSDの書き込み動作には、論理的なアクセス単位であるクラスタ(cluster)のデータの中で、あるセクタ分のデータ(例えば3セクタ分のデータ)のみを書き換える(修正する)書き込み動作がある。この書き込み動作は、リードモディファイライト(read modify write : RMW)動作と呼ぶことがある。
クラスタは、フラッシュメモリに一度にアクセスできるデータサイズの単位である。通常では、1クラスタは、物理的なアクセス単位であるセクタを複数セクタ分まとめたものであり、例えば8セクタ分から構成される。
特開2004−199740号公報
RMW動作では、実際の書き込み動作の前に、対象アドレスのデータ(クラスタ単位のデータ)をフラッシュメモリから読み出してバッファメモリに退避させる。このリード動作時に、エラー検出を実行し、リードエラーが発生したときにはエラー訂正処理を行なう。エラー訂正処理はエラー検出処理と比較して多くの処理時間を要するため、エラー発生時にはSSDの書き込み動作の処理効率が低下する可能性が高い。
本発明の目的は、書き込み動作の処理効率の向上を図ることができるデータ記憶装置を提供することにある。
実施形態によれば、データ記憶装置は、リード手段と、エラー検出手段と、制御手段とを具備する。リード手段は、データの書き込み動作時に、フラッシュメモリから書き換え領域及び書き戻し領域のデータを読み出す。エラー検出手段は、前記読み出されたデータのエラー検出を行なう。制御手段は、前記エラー検出手段により前記書き換え領域のデータからエラーが検出されたときに、エラー訂正を実行せずに前記書き込み動作を継続させる。
実施形態に関するデータ記憶装置の構成を説明するためのブロック図。 実施形態に関するフラッシュメモリコントローラの構成を説明するためのブロック図。 実施形態に関するRMW動作時のリード動作を説明するための図。 実施形態に関するRMW動作時の書き込み動作を説明するための図。 実施形態に関するRMW動作を説明するためのフローチャート。
以下図面を参照して、実施形態を説明する。
[データ記憶装置の構成]
図1は、実施形態のデータ記憶装置の構成を示すブロック図である。
図1に示すように、実施形態のデータ記憶装置はSSD(solid state drive)であり、SSDコントローラ10と、NAND型フラッシュメモリ(フラッシュメモリ)20と、DRAM(dynamic random access memory)21とを有する。フラッシュメモリ20は、SSDのデータ記憶媒体であり、複数のフラッシュメモリチップから構成されている。DRAM21は、バッファメモリとして使用される。
SSDコントローラ10は、フラッシュメモリコントローラ(以下、単にメモリコントローラと表記する)11と、バッファマネージャモジュール12と、ホストインターフェースコントローラ13と、サブシステムモジュール14とを有する。
メモリコントローラ11は、フラッシュメモリ20のリード/ライトデータのデータ転送制御を実行し、後述するように、統計情報管理モジュール22を制御する(図2を参照)。バッファマネージャモジュール12は、DRAM21を制御し、バッファメモリとのデータ転送を制御する。
ホストインターフェースコントローラ13は、ホストインターフェース15を介して、ホストシステム30とSSDとのデータやコマンドの転送を制御する。ホストシステム30は、例えばパーソナルコンピュータである。サブシステムモジュール14は、マイクロプロセッサから構成されており、SSDコントローラ10の全体的制御を実行する。サブシステムモジュール14は、例えばホストシステム30からのコマンドに応じて、データの書き込み動作及び読み出し動作に必要なコマンドをメモリコントローラ11に出力する。
メモリコントローラ11は、図2に示すように、エラー検出制御モジュール16と、エラー訂正制御モジュール17と、モディファイライト(MW)領域比較モジュール18と、データ転送情報記憶モジュール19とを有する。
エラー検出制御モジュール16は、フラッシュメモリ20から読み出されたデータのエラー検出を実行し、エラーを検出したときには統計情報管理モジュール22にエラー情報を通知する(エラー通知と呼ぶ)。エラー情報は、RMW動作時のリード対象であるフラッシュメモリ20のデータ記憶領域(クラスタ単位)のエラー位置情報を含む。
統計情報管理モジュール22は、フラッシュメモリ20のアクセスの統計情報を管理し、エラー通知を統計情報に反映させる。即ち、統計情報管理モジュール22は、エラー位置情報を統計情報として蓄積し、エラーが検出されたデータ記憶領域を使用不可として管理する。
エラー訂正制御モジュール17は、MW領域比較モジュール18からの書き換え領域を示す情報(アドレス)とエラー検出制御モジュール16から取得されるエラー位置情報(アドレス)とに基づいて、エラー訂正を実行するか否かを判定する。エラー訂正制御モジュール17は、エラー検出制御モジュール16によりエラー検出された領域が書き換え領域の場合にはエラー訂正を実行せずに、エラー検出された領域が書き戻し領域の場合にはエラー訂正を実行する。
MW領域比較モジュール18は、エラー検出制御モジュール16から取得されるエラー位置情報(アドレス)と、データ転送情報記憶モジュール19から取得した領域情報(アドレス)とを比較し、エラーが検出されたデータ記憶領域が書き換え領域であるか否かを判定する。データ転送情報記憶モジュール19は、フラッシュメモリ20から読み出したデータの記憶領域を示す領域情報(アドレス)を記憶する。
[データ記憶装置の動作]
以下、図2から図5を参照して、実施形態のデータ記憶装置の動作を説明する。
本実施形態では、コントローラ10は、ホストシステム30からのコマンドに応じてフラッシュメモリ20にアクセスし、クラスタ(cluster)単位でデータの書き込み、読み出し動作を実行する。ホストシステム30からのコマンドは、サブシステムモジュール14により解読される。
ここで、本実施形態では、クラスタ単位でデータをフラッシュメモリ20に書き込む場合に、クラスタ未満のサイズ(例えば3セクタ分)のデータを書き換える(modify:修正する)書き込み動作を、リードモディファイライト(read modify write)動作と呼び、RMW動作と表記する。
図5のフローチャートに示すように、メモリコントローラ11は、RMW動作の要求(コマンド)をサブシステムモジュール14から受け取ると、フラッシュメモリ20のアクセス対象のデータ記憶領域からデータを読み出す(ブロック501)。メモリコントローラ11は、通常では、フラッシュメモリ20からセクタ単位にデータを読み出す。エラー検出制御モジュール16は、フラッシュメモリ20からリードされるセクタ単位のデータのエラー検出を実行する。
ここで、図3に示すように、RMW動作時にリードされるクラスタ単位のデータ記憶領域(リード領域)100は、書き戻し領域100A,100B及びモディファイライト領域(書き換え領域)110からなる。書き戻し領域100A,100Bは、書き換えしないデータの記憶領域である。また、書き換え領域110は、書き換え(修正)されるデータの記憶領域である。
メモリコントローラ11は、エラー検出制御モジュール16によりエラーが検出されない場合には、リードしたセクタ単位のデータを、バッファマネージャモジュール12を介してDRAM21に格納する(ブロック502のYES,507)。次に、メモリコントローラ11は、DRAM21に格納された書き戻し領域100A,100Bのデータ及び書き換え対象のデータを、フラッシュメモリ20のRMW領域(書き込み領域)に書き込む(ブロック508)。
ここで、図4に示すように、フラッシュメモリ20のRMW領域200は、書き戻し領域200A,200B及び書き換え領域(MWエリア)210からなる。書き戻し領域200Aには、リード領域100の書き戻し領域100Aから読み出されたデータが書き込まれる。また、書き戻し領域200Bには、リード領域100の書き戻し領域100Bから読み出されたデータが書き込まれる。さらに、書き換え領域(MWエリア)210には、書き換え対象のデータが書き込まれる。この書き換え対象のデータは、書き換え領域110に記憶されているデータを更新したデータに相当する。なお、フラッシュメモリ20のRMW領域200は、リード領域100とは異なる物理的記憶領域であり、RMW動作時に選択される空き領域である。
一方、エラー検出制御モジュール16によりエラーが検出された場合には、MW領域比較モジュール18は、エラーが検出されたデータ記憶領域が書き換え領域110に含まれるデータであるか否かを判定する(ブロック503)。エラー訂正制御モジュール17は、MW領域比較モジュール18からの判定結果に基づいて、書き換え領域110以外の書き戻し領域100A,100Bからリードされたデータにエラーが検出されたときには、エラー訂正処理を実行する(ブロック503のNO,504のNO,505)。
ここで、エラー訂正制御モジュール17によりエラー訂正処理が不可能なエラー検出の場合には、メモリコントローラ11は、当該RMW動作を停止し、所定のエラー処理を実行する(ブロック504のYES)。所定のエラー処理には、エラー位置情報を含むエラー情報を統計情報管理モジュール22に通知するエラー通知が含まれる。統計情報管理モジュール22は、エラー位置情報を統計情報として蓄積し、エラーが検出されたデータ記憶領域を使用不可として管理する。ここでは、エラー位置情報は、書き戻し領域100A,100Bのいずれかに含まれるセクタである。
エラー検出制御モジュール16は、エラー訂正制御モジュール17によりエラー訂正処理後に、統計情報管理モジュール22にエラー情報を通知するエラー通知を行なう(ブロック506)。メモリコントローラ11は、エラー訂正制御モジュール17によりエラー訂正されたセクタ単位のデータを、バッファマネージャモジュール12を介してDRAM21に格納する(ブロック507)。次に、メモリコントローラ11は、DRAM21に格納されたデータ及び書き換え対象のデータを、フラッシュメモリ20のRMW領域(書き込み領域)200に書き込む(ブロック508)。
一方、エラー訂正制御モジュール17は、MW領域比較モジュール18からの判定結果に基づいて、書き換え領域110からリードされたデータにエラーが検出されたときには、エラー訂正処理を実行しない(ブロック503のYES)。即ち、メモリコントローラ11は、エラー検出制御モジュール16によるエラー通知後に、図3に示すように、エラー訂正無しにエラー検出されたセクタのデータ120を、バッファマネージャモジュール12を介してDRAM21に格納する(ブロック507)。
ここで、統計情報管理モジュール22は、エラー位置情報を統計情報として蓄積し、エラーが検出されたデータ記憶領域を使用不可として管理する。ここでは、エラー位置情報は、書き換え領域110に含まれるセクタである。
メモリコントローラ11は、リード領域100からリードしたセクタ単位のデータ(エラー訂正無しのデータ120を含む)をDRAM21に格納した後に、DRAM21に格納された書き戻し領域100A,100Bのデータ及び書き換え対象のデータを、フラッシュメモリ20のRMW領域(書き込み領域)200に書き込む(ブロック508)。
以上のように本実施形態によれば、RMW動作時に、フラッシュメモリ20からのリード動作でエラーが検出された場合に、当該エラーが書き換え領域110からリードされたデータで検出されたときには、エラー訂正処理を実行しない。書き換え領域110からリードされたデータは、書き換えられた(修正された)後にRMW領域200に書き込まれる。従って、エラー訂正がされていなくても、エラー検出されたデータは所望のデータに書き換えられるため、RMW動作には影響しない。
一方、エラー検出時にエラー訂正処理を省略できるため、RMW動作の処理時間を短縮化し、処理効率の向上を図ることができる。この場合、エラー検出時にエラー通知が実行されるため、エラーが検出された書き換え領域110のセクタについては、統計情報管理モジュール22により管理される。エラー訂正は、相対的に短時間のエラー検出処理と比較して、多くの処理時間を要する。これにより、エラー訂正処理を省略できれば、RMW動作の処理時間を効果的に短縮化することができる。換言すれば、RMW動作時のエラー検出におけるSSDの性能劣化の抑制を図ることができる。
また、RMW動作時に、フラッシュメモリ200の書き換え領域110に対するエラー訂正処理を不要にできることにより、結果的にフラッシュメモリ200に対するエラー耐性の向上を図ることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…SSDコントローラ、11…フラッシュメモリコントローラ、
12…バッファマネージャモジュール、13…ホストインターフェースコントローラ、
14…サブシステムモジュール、15…ホストインターフェース、
16…エラー検出制御モジュール、17…エラー訂正制御モジュール、
18…モディファイライト(MW)領域比較モジュール、
19…データ転送情報記憶モジュール、20…NAND型フラッシュメモリ、
21…DRAM(バッファメモリ)、22…統計情報管理モジュール、
30…ホストシステム。
実施形態によれば、データ記憶装置は、リード手段と、エラー検出手段と、制御手段と、ライト手段とを具備する。リード手段は、フラッシュメモリに対するデータの書き込み動作時に、前記フラッシュメモリからアクセス単位のリード範囲として書き換え領域及び書き戻し領域のデータを読み出す。エラー検出手段は、前記読み出されたデータのエラー検出を行なう。制御手段は、前記エラー検出手段により前記書き換え領域のデータからエラーが検出された場合にはエラー訂正を実行せずに書き換え動作を実行させ、前記書き戻し領域のデータからエラーが検出された場合にはエラー訂正を実行する。ライト手段は、前記書き換え動作により書き換えられたデータと、前記書き戻し領域から読み出されたデータまたは前記エラー訂正後のデータとを前記フラッシュメモリに書き込む。

Claims (10)

  1. データの書き込み動作時に、フラッシュメモリから書き換え領域及び書き戻し領域のデータを読み出すリード手段と、
    前記読み出されたデータのエラー検出を行なうエラー検出手段と、
    前記エラー検出手段により前記書き換え領域のデータからエラーが検出されたときに、エラー訂正を実行せずに前記書き換え動作を継続させる制御手段と
    を具備するデータ記憶装置。
  2. 前記エラー検出手段により前記書き換え領域または前記書き戻し領域のデータのエラーが検出されたときに、エラー通知を行なうエラー通知手段を有する請求項1に記載のデータ記憶装置。
  3. 前記制御手段は、
    前記エラー検出手段により前記書き戻し領域のデータからエラーが検出されたときに、エラー訂正を実行させた後に、前記書き込み動作を継続させるように構成されている請求項1又は請求項2のいずれか1項に記載のデータ記憶装置。
  4. 前記フラッシュメモリのアクセスの統計情報を管理する統計情報管理手段を有し、
    前記統計情報管理手段は、
    前記エラー通知に応じてエラーが発生したメモリ領域を前記統計情報に反映させるように構成されている請求項2に記載のデータ記憶装置。
  5. 前記制御手段は、
    前記エラー検出手段により前記書き戻し領域のデータからエラーが検出されて、かつ当該エラーの訂正ができない場合には、前記書き込み動作を停止する請求項1から請求項4のいずれか1項に記載のデータ記憶装置。
  6. 前記制御手段は、
    前記リード手段により前記フラッシュメモリから読み出されたデータをバッファメモリに格納し、
    前記バッファメモリから前記書き戻し領域のデータを前記フラッシュメモリの書き込み領域に転送し、かつ書き換え対象データを前記書き込み領域に書き込む前記書き込み動作を実行するように構成されている請求項1から請求項5のいずれか1項に記載のデータ記憶装置。
  7. 前記制御手段は、
    前記エラー検出手段により前記書き換え領域のデータからエラーが検出されたときに、エラーを含む前記書き換え領域のデータを前記バッファメモリに格納するように構成されている請求項6に記載のデータ記憶装置。
  8. 前記制御手段は、
    前記エラー検出手段により前記書き戻し領域のデータからエラーが検出されたときに、エラー訂正を実行させた後の前記書き戻し領域のデータを前記バッファメモリに格納するように構成されている請求項6または請求項7のいずれか1項に記載のデータ記憶装置。
  9. 前記統計情報管理手段は、
    前記エラー通知で指定された所定のアクセス単位のメモリ領域を使用不可領域として管理するように構成されている請求項4に記載のデータ記憶装置。
  10. フラッシュメモリを備えたデータ記憶装置のデータ書き込み方法であって、
    データの書き込み動作時に、フラッシュメモリから書き換え領域及び書き戻し領域のデータを読み出し、
    前記読み出されたデータのエラー検出を実行し、
    前記書き換え領域のデータからエラーが検出されたときに、エラー訂正を実行せずに前記書き込み動作を継続するデータ書き込み方法。
JP2010143145A 2010-06-23 2010-06-23 データ記憶装置及びデータ書き込み方法 Expired - Fee Related JP4837121B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010143145A JP4837121B1 (ja) 2010-06-23 2010-06-23 データ記憶装置及びデータ書き込み方法
US13/087,177 US8583968B2 (en) 2010-06-23 2011-04-14 Data storage apparatus and method for writing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143145A JP4837121B1 (ja) 2010-06-23 2010-06-23 データ記憶装置及びデータ書き込み方法

Publications (2)

Publication Number Publication Date
JP4837121B1 JP4837121B1 (ja) 2011-12-14
JP2012008739A true JP2012008739A (ja) 2012-01-12

Family

ID=45353742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143145A Expired - Fee Related JP4837121B1 (ja) 2010-06-23 2010-06-23 データ記憶装置及びデータ書き込み方法

Country Status (2)

Country Link
US (1) US8583968B2 (ja)
JP (1) JP4837121B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415092B2 (ja) * 2014-04-25 2018-10-31 キヤノン株式会社 ストレージデバイスへのデータの書き込みを禁止する情報処理装置及び方法
CN111816239B (zh) * 2019-04-12 2022-11-11 杭州宏杉科技股份有限公司 磁盘检测方法、装置、电子设备及机器可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186758A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置
JP2005078378A (ja) * 2003-08-29 2005-03-24 Sony Corp データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
WO2005109446A1 (ja) * 2004-05-06 2005-11-17 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置
JP2008009944A (ja) * 2006-06-30 2008-01-17 Toshiba Corp メモリコントローラ
JP2010521014A (ja) * 2008-02-29 2010-06-17 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199740A (ja) 2002-12-16 2004-07-15 Sony Corp 情報再生装置、情報記録再生装置、情報再生方法及び情報記録再生方法
US7363442B2 (en) * 2004-11-12 2008-04-22 International Business Machines Corporation Separate handling of read and write of read-modify-write
JP4437117B2 (ja) 2005-12-07 2010-03-24 株式会社日立エルジーデータストレージ 情報記録再生装置及び情報記録方法
US7617437B2 (en) * 2006-02-21 2009-11-10 Freescale Semiconductor, Inc. Error correction device and method thereof
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186758A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置
JP2005078378A (ja) * 2003-08-29 2005-03-24 Sony Corp データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
WO2005109446A1 (ja) * 2004-05-06 2005-11-17 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置
JP2008009944A (ja) * 2006-06-30 2008-01-17 Toshiba Corp メモリコントローラ
JP2010521014A (ja) * 2008-02-29 2010-06-17 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ

Also Published As

Publication number Publication date
US8583968B2 (en) 2013-11-12
US20110320868A1 (en) 2011-12-29
JP4837121B1 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US8316257B2 (en) NAND power fail recovery
JP5612514B2 (ja) 不揮発性メモリコントローラ及び不揮発性記憶装置
US10048863B1 (en) Open block refresh management
US10599345B2 (en) Memory device that writes data into a block based on time passage since erasure of data from the block
US9405608B2 (en) Storage controller, storage device, information processing system, and storage control method
US8296504B2 (en) Data management method and flash memory storage system and controller using the same
US10437512B2 (en) Techniques for non-volatile memory page retirement
US9465537B2 (en) Memory system and method of controlling memory system
US11068177B2 (en) Data storage devices and data processing methods for shortening time required for a host device to wait for initialization of the data storage device
US20120260025A1 (en) Method for controlling memory system, information processing apparatus, and storage medium
JP2014182832A5 (ja) 格納装置、不揮発性格納装置及びその運営体系イメージプログラム方法
KR20120086239A (ko) 메모리 시스템 및 그 동작 방법
US20140223231A1 (en) Solid state drive management in power loss recovery
US10108481B1 (en) Early termination error recovery
US10446252B2 (en) Data storage device and method for data error management
US20170052720A1 (en) Data protection method, memory contorl circuit unit and memory storage apparatus
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
KR101652936B1 (ko) 전력 손실 복원에 있어서의 솔리드 스테이트 드라이브 관리
TW201730892A (zh) 邏輯性移除非揮發性記憶體儲存裝置缺陷頁之裝置及方法
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US20160011937A1 (en) Semiconductor memory device, memory controller, and control method of memory controller
JP4837121B1 (ja) データ記憶装置及びデータ書き込み方法
JP2019160364A (ja) メモリシステム及びメモリ制御方法
JP2006099802A (ja) 記憶制御装置およびキャッシュメモリの制御方法
US20150120995A1 (en) Data storage device startup

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees