JP2012005121A - 高効率オーディオ増幅器システム - Google Patents

Abstract

【課題】高効率オーディオ増幅器システムを提供すること。
【解決手段】高効率増幅器システムであって、該高効率増幅器システムは、デューティーサイクルの５０％より大きい間に連続的に伝導するように動作可能な少なくとも２つの伝導性デバイスを有する第１出力ステージと、該第１出力ステージと並列に連結される第２出力ステージとを含み、該第２出力ステージが、インターリーブスイッチングによって動作可能なスイッチングモード出力ステージとして動作可能であり、該第１出力ステージおよび第２出力ステージが、負荷を供給するように協働的に動作可能であり、該第１出力ステージが、決定された閾値に従って、該第２出力ステージの動作を選択的に有効にし、そして、無効にするように構成される、高効率増幅器システム。
【選択図】図１

Description

本出願は、２０１０年６月１４日に出願された米国仮特許出願第６１／３５４，５６５号、および２０１１年６月１０日に出願された米国特許出願第１３／１５８，２５０号の優先権を主張する。上記の出願は、共に、本明細書で参照することにより組み込まれる。

（本発明の背景）
１．技術分野
本発明は、概して、オーディオ増幅器に関し、より具体的に、高効率オーディオ増幅器システムに関する。

２．関連技術
増幅器は、入力信号を増幅し、そして増幅された出力信号を生成するために利用される。いくつかの用途において、オーディオ増幅器として動作する増幅器は、オーディオ信号を入力信号として受信し、そして増幅されたオーディオ信号を出力信号として生成するために使用される。増幅器は、それらの動作特性に基づいて、異なる種類に分類され得る。増幅器の種類の例は、クラスＡ、クラスＢ、クラスＡＢ、クラスＣ、およびクラスＤを含む。クラスＡ、クラスＢ、およびクラスＡＢ増幅器は、典型的に、アナログデザインと考えられる。クラスＤ増幅器は、それらのスイッチモード動作のために、典型的に、スイッチングデザインと考えられる。クラスＡ、クラスＢ、およびクラスＡＢ増幅器は、通常、より高い損失で動作し、それゆえに、クラスＤ増幅器より低い効率で動作する。動作の効率は、増幅器に電力を供給するエネルギーソースが制限されるときに重要な考慮事項であり得る。加えて、増幅器を設計するとき、増幅器が製造される構成要素のコストは、関心事であり得る。

（要約）
高効率オーディオ増幅器は、特定用途集積回路（ＡＳＩＣ）としてインプリメントされ得る。増幅器は、第２出力ステージと並列に連結される第１出力ステージを含むオーディオ増幅器であり得る。第１出力ステージは、クラスＡＢ電力ステージのような散逸出力ステージであり得る。第２出力ステージは、電流波形の最適化されたスイッチモードステージまたはクラスＤ電力ステージのようなスイッチモード電力ステージであり得る。スイッチモード出力ステージは、パルス幅変調器を用いたパルス幅変調（ＰＷＭ）と共に動作し得る。第１および第２出力ステージは、増幅された出力信号で負荷を駆動するために協働的に動作し得る。一例において、入力信号は、オーディオ信号であり得、増幅された出力信号は、１つ以上の拡声器のような負荷を駆動し得る。

高効率動作を得るために、第１出力ステージは、入力信号の任意の大きさで動作し得、その一方で、第２出力ステージは、選択的に無効にされ得、有効にされ得る。第２出力ステージは、第１出力ステージの動作に基づいて、選択的に有効にされ得、無効にされ得る。第２出力ステージの動作のコントロールは、増幅された出力信号の所定閾値の振幅または大きさに基づき得る。動作の間に、入力オーディオ信号が、静止状態の間のようにないまたは非常に小さいとき、第２出力ステージは、無効にされ得、第１出力ステージは、増幅された出力信号を提供するために独立に動作し得る。増幅された出力信号が所定閾値を超えるとき、第２出力ステージの動作は、第１出力ステージと協働的に動作するように有効にされ得る。第２出力ステージが有効にされ得るとき、第２出力ステージは、増幅された出力信号のリプル電流を最小化するために、インターリーブで動作し得る。第２出力ステージが有効にされる一方で、第１出力ステージは、エラーを増幅された出力信号から取り除くためのアクティブなフィルターとして動作し続け得る。入力信号が再び閾値未満に下がるとき、第２出力ステージは、再び無効にされ得、負荷が第１出力ステージのみによって供給される。

第２出力ステージは、各々が複数のスイッチを有する複数のスイッチング出力ステージを有し得る。スイッチング出力ステージのスイッチは、増幅された出力信号のリプル電流を最小化するために、インターリーブで動作され得る。高効率オーディオ増幅器システムに含まれる、パルス幅変調器のような変調器は、電流信号を少なくとも１つの電流センサーから受信し得る。電流信号は、スイッチング出力ステージのうちのそれぞれの少なくとも１つの電流フローを示し得る。電流信号は、スイッチング出力ステージの各々に含まれるスイッチのスイッチング移行期間外のスイッチング出力ステージの電流フローを表す電流信号の平均を提供するために処理され得る。処理された電流信号は、それぞれのスイッチング出力ステージの各々の出力電流のバランスを保つために、スイッチング出力ステージに含まれるスイッチのスイッチングをコントロールするように変調器によって使われ得る。

本発明の他のシステム、方法、特徴および利点は、当業者にとって以下の図面および詳細な記述の調査の下で明白であり、または明白になる。全部のこのような追加のシステム、方法、特徴および利点が、本明細書内に含まれ、本発明の範囲内であり、そして以下の請求内容によって保護されることは意図される。

例えば、本発明は、以下の項目を提供する。
（項目１） 高効率増幅器システムであって、該高効率増幅器システムは、
デューティーサイクルの５０％より大きい間に連続的に伝導するように動作可能な少なくとも２つの伝導性デバイスを有する第１出力ステージと、
該第１出力ステージと並列に連結される第２出力ステージと
を含み、
該第２出力ステージが、インターリーブスイッチングによって動作可能なスイッチングモード出力ステージとして動作可能であり、
該第１出力ステージおよび第２出力ステージが、負荷を供給するように協働的に動作可能であり、
該第１出力ステージが、決定された閾値に従って、該第２出力ステージの動作を選択的に有効にし、そして、無効にするように構成される、高効率増幅器システム。
（項目２） 上記決定された閾値は、上記第１出力ステージの出力電流の大きさである、上記項目のいずれかに記載の高効率増幅器システム。
（項目３） 再設定可能なタイマーをさらに含み、該再設定可能なタイマーが、上記第２出力ステージが有効にされる時間に、所定時間に対するタイミングを開始するために有効にされ、該第２出力ステージが、少なくとも該所定時間に対して有効にされるように維持される、上記項目のいずれかに記載の高効率増幅器システム。
（項目４） 再設定可能なタイマーは、上記第１出力ステージの所定ピーク出力電流に応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、上記項目のいずれかに記載の高効率増幅器システム。
（項目５） 再設定可能なタイマーは、所定の期間の間超えている上記第１出力ステージの所定出力電流に応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、上記項目のいずれかに記載の高効率増幅器システム。
（項目６） 再設定可能なタイマーは、上記高効率増幅器システムによって供給可能な負荷のデマンド信号の所定の大きさに応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、上記項目のいずれかに記載の高効率増幅器システム。
（項目７） 高効率増幅器システムであって、該高効率増幅器システムは、
第１出力ステージであって、該第１出力ステージが、該第１出力ステージによって増幅される第１の増幅された信号を出力するように構成される、第１出力ステージと、
該第１出力ステージと並列に連結される第２出力ステージであって、該第２出力ステージが、該第２出力ステージによって増幅される第２の増幅された信号を出力するように構成される、第２出力ステージと、
該第２出力ステージに含まれるパルス幅変調器と、
該第２出力ステージに含まれ、かつ該パルス幅変調器と連結される複数のスイッチと
を含み、
該パルス幅変調器が、該第１出力ステージの出力電力の成分に従って、該第２出力ステージを有効にし、無効にするように動作可能である、高効率増幅器システム。
（項目８） 上記パルス幅変調器は、上記第２出力ステージを有効にし、無効にするように、上記スイッチのスイッチングを選択的に有効にし、無効にするように動作可能である、上記項目のいずれかに記載の高効率増幅器システム。
（項目９） 上記第１出力ステージは、第１所定範囲において、該第１出力ステージの上記出力電力で負荷を駆動するように構成され、上記第２出力ステージは、該第１所定範囲より大きい第２所定範囲において該第２出力ステージの出力電力で負荷を駆動するように上記パルス幅変調器によって有効にされる、上記項目のいずれかに記載の高効率増幅器システム。
（項目１０） 上記パルス幅変調器は、上記第２出力ステージを有効にし、無効にするために、上記第１出力ステージの上記出力電力の電圧大きさ成分または電流大きさ成分のいずれかに基づいて、上記スイッチのスイッチングを選択的に有効にし、無効にするように動作可能である、上記項目のいずれかに記載の高効率増幅器システム。
（項目１１） 所定の期間に対して所定閾値未満の上記第１出力ステージの上記出力電力の電圧大きさ成分または電流大きさ成分のうちの少なくとも１つに応答して、上記パルス幅変調器を無効にするための信号を提供するように構成される再設定可能なタイマーをさらに含む、上記項目のいずれかに記載の高効率増幅器。
（項目１２） 上記第１出力ステージの上記出力電力の出力電流成分を示す出力電流信号を提供するように構成される電流センサーをさらに含み、上記第２出力ステージが、該出力電流信号の大きさに基づいて選択的に有効にされ、無効にされるように構成される、上記項目のいずれかに記載の高効率増幅器システム。
（項目１３） 上記第１出力ステージと上記第２出力ステージとの両方によって受信される出力信号を、出力電流信号を示す信号と合計するように動作可能な加算器をさらに含み、該加算器の出力が、上記パルス幅変調器に提供されるフィードフォワードコントロール信号である、上記項目のいずれかに記載の高効率増幅器システム。
（項目１４） 上記第１出力ステージは、クラスＡＢ電力変換器として動作可能であり、上記第２出力ステージは、スイッチモード出力ステージとして動作可能である、上記項目のいずれかに記載の高効率増幅器。
（項目１５） 上記パルス幅変調器は、スイッチモード出力ステージのインターリーブスイッチングを用いて上記複数のスイッチを動作させるように動作可能である、上記項目のいずれかに記載の高効率増幅器。
（項目１６） 高効率増幅器システムの動作方法であって、該方法は、
第１出力ステージを用いて第１の増幅された信号を出力することであって、該第１の増幅された信号が、該第１出力ステージによって増幅される、ことと、
第２の増幅された信号を出力することであって、該第２の増幅された信号が、該第１出力ステージと並列に連結される第２出力ステージよって増幅される、ことと、
該第２出力ステージに含まれるパルス幅変調器を用いて、該第２出力ステージに含まれる複数のスイッチのスイッチングをコントロールすることと、
該第１出力ステージの出力電力の成分の所定閾値従って、該第２出力ステージを有効にし、無効にすることと
を含む、方法。
（項目１７） 上記第２出力ステージを有効にし、無効にするために、上記パルス幅変調器を用いて、上記スイッチのスイッチングを有効にし、無効にすることをさらに含む、上記項目のいずれかに記載の方法。
（項目１８） 所定閾値に従って上記第２出力ステージを有効にし、無効にすることは、上記パルス幅変調器が、上記第１出力ステージの上記出力電力の出力電流成分の所定閾値に従って該第２出力ステージを有効にし、無効にすることを含む、上記項目のいずれかに記載の方法。
（項目１９） 上記第２出力ステージが有効にされるときに、再設定可能なタイマーを用いてタイミングを開始することと、所定時間が該再設定可能なタイマーを用いて達するときに該第２出力ステージを無効にすることとをさらに含む、上記項目のいずれかに記載の方法。
（項目２０） 上記第１出力ステージの出力電流が所定閾値を超える任意の時間で、上記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、上記項目のいずれかに記載の方法。
（項目２１） 上記高効率増幅器システムによって供給可能な負荷のデマンド信号の所定の大きさが所定閾値を超える任意の時間で、上記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、上記項目のいずれかに記載の方法。
（項目２２） 上記第１出力ステージによって出力される上記第１の増幅された信号の出力電流が所定の期間に対する所定出力電流を超える任意の時間で、上記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、上記項目のいずれかに記載の方法。

（摘要）
高効率増幅器システムは、増幅された出力信号を生成するために、協働的に動作する複数の出力ステージを含み得る。増幅器システムは、オーディオシステムに使われ得る。増幅器システムは、増幅器出力信号を生成するために、スイッチモード増幅器ステージと協働的に動作する非スイッチモード増幅器ステージを含み得る。非スイッチモード増幅器ステージは、効率動作を最適化するために、スイッチモード増幅器ステージを選択的に有効にし得、無効にし得る。加えて、スイッチモード増幅器ステージは、インターリーブで動作される複数のスイッチングステージを含み得る。スイッチングステージは、スイッチングステージのうちの少なくとも１つの測定された電流フローに基づいて、それぞれのスイッチングステージの電流出力のバランスを保つようにコントロールされ得る。

本発明は、以下の図面および記述を参照することによりよく理解され得る。図面内の構成要素は、必ずしも等縮尺で描かれず、代わりに本発明の原理を説明することに強調がなされている。さらに、図面において、同様の参照数字は、異なる図を通して対応する部分を明示する。
図１は、複数の出力ステージを有する第１の例示的なオーディオ増幅器である。 図２は、複数の出力ステージを有する第２の例示的なオーディオ増幅器である。 図３は、いくつかがインターリーブ動作を使う複数の出力ステージを有する第３の例示的なオーディオ増幅器である。 図４は、オーディオ増幅器のさまざまなインターリーブ次数に対するピークリプル電流対デューティーサイクルの規格化されたグラフである。 図５は、Ｎ＝２のインターリーブで動作される出力ステージを有する第４の例示的なオーディオ増幅器である。 図６は、Ｎ＝４のインターリーブで動作される出力ステージを有する第５の例示的なオーディオ増幅器である。 図７は、インターリーブされたＮ＝２スイッチモードオーディオ増幅器と共に使用する例示的な変調器である。 図８は、インターリーブされたＮ＝４スイッチモードオーディオ増幅器と共に使用する例示的な変調器である。 図９は、高効率のオーディオ増幅器の例示的な動作フローダイヤグラムである。 図１０は、図９の例示的な動作フローダイヤグラムの第２部分である。

（好ましい実施形態の詳細な記述）
コストおよびサイズ感度を有する小さい（約５０Ｗ）オーディオ増幅器のような増幅器は、標的特定用途集積回路（ＡＳＩＣ）の使用によって達成され得る属性を有し得る。このようなＡＳＩＣは、散逸およびスイッチモード電力ステージの組み合わせられた属性のようなデュアル電力ステージを使うように設計され得る。非スイッチモード出力ステージのような第１出力ステージを、スイッチモード出力ステージのような第２出力ステージと並列に連結することによって、両方のステージの最もよい属性は、高品質オーディオを達成すると同時に全システムのコストを最小化するために開発され得る。散逸電力ステージ、例えば、クラスＡＢ出力ステージは、デューティーサイクルの５０％より大きい間に連続的に伝導するように動作可能な少なくとも２つの伝導デバイスを有する出力ステージである。１例において、スイッチモード電力ステージは、クラスＤ出力ステージのような電流波形最適化スイッチモードステージであり得る。接地された負荷トポロジーは、負荷の接地リターンの電流サンプリングを可能にするために使われ得る。このようなシステムの一例のブロックダイヤグラムが図１に示される。

図１は、クラスＤ出力ステージのようなスイッチモード増幅器１０４と並列に連結されるＡＢ出力ステージのような線形増幅器１０２を含む。線形増幅器１０２は、増幅された入力信号（ＩＮ）を表示する出力電流Ｉ_ＬＩＮを生成し得、スイッチモード増幅器は、増幅された入力信号（ＩＮ）を表示する出力電流Ｉ_ＳＷを生成し得、両方の出力電流が、負荷１０６に供給される。このようなシステムに対するオーディオ信号振幅統計は、非常に高い波高因子であり、かつＣｅｎｔｒａｌ Ｌｉｍｉｔ Ｔｈｅｏｒｅｍによって予測される予測Ｇａｕｓｓｉａｎ形状ではないかもしれない分布を示す。オーディオ信号が処理され／圧縮され終わったとき、統計は、Ｇａｕｓｓｉａｎ分布により近づいて似ている。分布は、全く一定のサイン波のそれらと同じではない。このような振幅統計の影響は、増幅器が、増幅器テスティング目的のために、むしろ実際の予期された信号のために普通に展開されるような一定の高いレベルサイン波の再現のために最適化されるべきではないことがある。

スイッチモード増幅器は、典型的に、静止状態の間に、出力フィルター（Ｌ）の主要インダクタの増幅器のフルスケール出力電流の重要な伝播を伝わる。その伝わり電流の典型的値は、スイッチモード増幅器１０４のフルスケール電流の１０％である。この伝わり電流は、多くの時間を必要とされる信号電流を超え得、結果としてクラスＤ増幅器のような増幅器のスイッチモードステージの静止パワー散逸の望ましくないレベルも生じ得る。その結果、クラスＡＢ増幅器のような線形増幅器は、スイッチモード電力ステージの普通に直面された静止損失より低い静止損失を有するように設計され得る。このことは、デザインがクラスＡＢ増幅器デザインである場合、特に正しく、クラスＡＢ増幅器が、バイポーラ接合トランジスタ（ＢＪＴ）ベースであり、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）ベースではない。なぜならば、ＢＪＴが伝導電流ベースのミリアンペア当たりにより高い相互コンダクタンスを有するためである。この点について、図１は、効率が最適化されたデザインを描いていない。

線形増幅器１０２はまた、出力信号からエラーを取り除くように実行するアクティブなフィルターとして見られ得る。線形増幅器１０２は、広げられたバンド幅にわたって低い出力インピーダンスを有し得、それがスイッチモードコンバーター１０４の電磁的干渉（ＥＭＩ）、歪みおよびオーディオノイズふるまいを大いに改善することを可能にする。線形増幅器１０２の出力電流（Ｉ_ＬＩＮ）が、図１のスイッチモード増幅器１０４の負の出力電流（Ｉ_ＳＷ）であり得るので、線形増幅器１０２の加熱の最小化は、スイッチモード増幅器１０４の出力電流（Ｉ_ＳＷ）の最小化を必要とし得る。図１に示されるようなクラスＤ電流ダンピングコンバーターのようなスイッチモード増幅器１０４は、特に、リプル電流がフルスケールの約１０％または以上の次数である場合、出力電流（Ｉ_ＳＷ）を最小化しないかもしれない。

スイッチモードコンバーター、またはスイッチモード増幅器は、静止状態で少ない出力電流リプルを有し、または出力電流リプルを有しないことを設計され得る。このようなスイッチモードコンバーターを作るための１つのアプローチは、インターリーブの使用を通す。インターリーブ動作は、ハーフブリッジ配置におけるスイッチのペアのような複数のスイッチを必要とする。複数のスイッチは、リプル周波数を増大すると同時にリプルの大きさを減らすために、スイッチング期間の間に連続して動作され得る。増大されたリプル周波数は、結果としてスイッチング周波数、スイッチング周波数のサイドバンド、スイッチング周波数の奇数調波および奇数調波のサイドバンドでのリプル電流のキャンセルを生じ得る。インターリーブ動作のための１つ可能なトポロジーは、Ｇ．Ｒ．Ｓｔａｎｌｅｙの米国特許第５，５６７，２１９に記述されるような対向電流コンバーターとして知られる配置において２つのスイッチおよび２つのフリーホイーリングダイオードを使う。

図２は、対向電流コンバーター２０２または負荷２０６を供給するための非スイッチモードコンバーター２０４と並列に連結されるＢＣＡ（登録商標）／クラスＩデザインを用いるクラスＡＢ／Ｄの例である。別の例において、例えば、ユニークなパワー供給にスイッチを切り替えることによって多重レベルの出力も生成する別形状のコンバーターは可能であり、むしろパワー供給および追加のスイッチに対するニーズのために増大されたインプリメンテーションコストを有し得、それらの全部が、コンバーターの全電流をサポートするべきである。

図２において、インターリーブ次数Ｎは、使われているパルス幅変調（ＰＷＭ）変調（Ｎ＝２）の別個の位相の数である２である。図２は、出力信号ノード２１２での第１スイッチモード信号２０８と第２スイッチモード信号２１０との組み合わせに基づく正味の正の出力信号を有する対向電流コンバーター２０２の出力を示す。出力信号ノード２１２での第１スイッチモード信号２０８と第２スイッチモード信号２１０との組み合わせは、結果としてインダクタ電流のランプを生じる。スイッチモードステージ２０２のインダクタ電流の立上り傾斜は、立下り傾斜より小さくなり得、なお電流が出力ノード２１２で結合されるとき、結果として生じる出力状態は、クラスＡＢ増幅器のような非スイッチモード増幅器２０４がアクティブなフィルタリング用いて返し得る、減らされた振幅２倍周波数リプル電流エラーである。リプル電流エラーの出力状態が０だった場合、２つのインダクタ電流は、基本的等しく、互いにキャンセルするための反対極性である。このような関係は、インダクタおよび供給電圧がマッチされることを必要とし得る。インダクタマッチングは、典型的に、類似な性能の部分を得るためのグレイディング／ビニングによって行われ、簡単にトポロジーへの調整によって行われない。

スイッチモードコンバーター２０２に対する対向電流コンバーターの使用の例は、出力電圧の必要条件がスイッチ２１４から大きい場合、特に適切であり、対向電流コンバーターのハーフブリッジセルのように形成される各々が、典型的に、回復されなければならないそれらの本体ダイオード内の電流を受けない。ＭＯＳＦＥＴの一般的な故障モードは、本体ダイオードの非常に速い回復に関連する。コンバーター内のこのような一連の回復を実行するための速い回復スイッチもないかもしれない。しかし、もしＩＣプロセスが十分に信頼できる本体ダイオード機能を用いてスイッチモードコンバーターの必要な出力電圧を生成するのに十分であるなら、対向電流コンバーター以外のスイッチモードコンバーターのデザインが使われ得る。別のデザインが使われる場合、ダイオードのような「アクティブ」なフリーホイーリングデバイス２１６を有する、加えられた複雑さは、必要ではないかもしれなく、出力インダクタ２１８のマスの２倍をすることを必要とする対向電流コンバーターに悪影響を与え得る１つの可能な問題点が避けられ得る。対向電流コンバーターにおいて、出力インダクタマスは、各Ｎ＝２ハーフブリッジセルがハーフブリッジの全電流を通すように設計されるインダクタを含むので、２倍され得る。

図３は、対向電流コンバーターデザイン以外のＮ＝４インターリーブクラスＤスイッチモードコンバーター３０４と並列に連結される非スイッチモードコンバーター３０２の例である。インターリーブ次数Ｎを増大することは、コンバーターデューティーの全値に対する電流リプルエラーを減らし、ただ静止ではない。図４は、個々の出力電流プロット３０６によってさらに説明されるピークリプル効果とデューティーサイクルとの間の関係の例を示し、効率出力インダクタンス３０８が、インターリーブ次数Ｎに依存しなくて、基本的に定数を保たれ得る。このことは、個々のインダクタ３１０がＮ＊Ｌ_Ｏのインダクタンスを有し得、Ｌ_Ｏがスイッチモードコンバーター３０４の名目上の出力インダクタンスであることを意味する。個々のインダクタンス３１０の電流ハンドリング容量は、

であり得、ここで、Ｉ_ｍａｘが、名目上のフルスケール負荷電流である。従って、各インダクタ内に格納される最大エネルギーは、

であり、これは、インダクタ３１０内に格納されるエネルギーがＮによって影響を与えられなく、従って出力インダクタシステムの磁気材料の全体積が定数であり得ることを示す。図３において、４つの出力ステージ３１２、またはスイッチングステージの各々は、ハーフブリッジか回路である。任意数のスイッチングステージは含まれ得、従って用語「スイッチングステージ」または「出力ステージ」の使用は、１つ以上のスイッチモードステージまたは出力ステージとして構成されるべきである。

図４は、オーディオ増幅器のさまざまなインターリーブ次数に対するピークリプル電流対デューティーサイクルの例示の規格化されたグラフである。図４において、リプルｆｍ（ｄ，Ｎ）の関数は、Ｎ＝１、２、４および８のインターリーブ動作に対してプロットされる。すなわち、インターリーブ次数Ｎ＝１は、ｆｍ（ｄ，１）４０２であり、インターリーブ次数Ｎ＝２は、ｆｍ（ｄ，２）４０４であり、Ｎ＝４は、ｆｍ（ｄ，４）４０６であり、そしてインターリーブ次数Ｎ＝８は、ｆｍ（ｄ，８）４０８である。別の例において、任意の他の値のＮが使われ得る。リプル電流対デューティー関数において常にＮ＋１がゼロであることを注意する。Ｎ＝１（非インターリーブ）の場合に対して、リプル電流は、約５０％デューティー（０．５０）で最大４１０であり、非常に望ましくない状況である。変調が０％または１００％デューティーで飽和するとき、リプル電流は、常にＮに依存しなくて大体０であり得る。最悪場合のリプル電流は、デューティー軸を均等に分けるゼロの間のおよそ中途であり得る。最悪場合のリプル電流は、Ｎ^２に反比例し得、図４において、Ｎ＝８のリプル電流がＮ＝１のリプル電流のただ１／６４^ｔｈに達する原因である。リプルの周波数は、

であり、ここで、Ｆ_ｓがスイッチング周波数である。異なる周波数の効果は、ＡＢクラスステージのような非スイッチングステージによるリプル電流の散逸に影響を与えないかもしれなく、しがし増幅器に含まれる受動ローパスフィルターのフィルタリング効力を向上し得る。スイッチモードコンバーターを駆動するための信号は、ＡＢステージのような非スイッチングステージの出力電流であり得る。この電流の最小化は、最大効率化と同義であり得る。

図５は、例示のＮ＝２ ＡＢ／Ｄステージ増幅器を示す。図５において、第１出力ステージ５０２は、第２出力ステージ５０４と並列に連結され得、かつ協働的に動作し得る。第１出力ステージ５０２は、少なくとも２つの動作可能な伝導デバイスを有するＡＢステージ電力変換器のような線形増幅器であり得、少なくとも２つの動作可能な伝導デバイスが、それらのデューティーサイクルの５０％より大きい間に連続して伝導する。図５の例において、電流センサー５０６は、第１出力ステージ５０２の出力電流（Ｉ_１）を感知し得、そしてエラー信号ライン５０８上の電流エラー信号を第２出力ステージ５０４に含まれるパルス幅変調器５１２に提供し得る。

パルス幅変調器５１２は、後に記述されるように、第２出力ステージ５０４に含まれる複数のスイッチを動作させるための信号を出力できる任意形状のスイッチングコントロールデバイスであり得る。パルス幅変調器５１２は、ハードウェア変調器、ソフトウェア変調器、またはプロセッサーによって実行可能なそれらのいくつかの組み合わせを含み得る。ソフトウェア変調器は、プロセッサーによって実行可能であるメモリー、または他のメモリーデバイスに格納される命令を含み得る。ハードウェア変調器は、性能のためにプロセッサーによって実行可能で、指示され、そして／またはコントロールされるさまざまなデバイス、部品、回路、ゲート、回路ボード等を含み得る。メモリーは、ランダムアクセスメモリー、読み取り専用メモリー、プログラマブル読み取り専用メモリー、電子的にプログラマブル読み取り専用メモリー、電子的に消し可能な読み取り専用メモリー、フラッシュメモリー、磁気テープまたはディスク、光学媒体等を含み、しかし制限されないさまざまなタイプの非一時揮発性および非揮発性記録媒体のようなコンピュータ読み取り可能な記憶媒体を含み得る。一例において、メモリーは、プロセッサーのためのキャッシュまたはランダムアクセスメモリーを含み得る。代替的な例において、メモリーは、プロセッサーのキャッシュメモリー、システムメモリー、または他のメモリーようにプロセッサーとは別個であり得る。メモリーは、データを格納するための外部記憶デバイスまたはデータベースであり得る。例は、ハードドライブ、コンパクトディスク（「ＣＤ」）、デジタルビデオディスク（「ＤＶＤ」）、メモリーカード、メモリースティック、フロッピディスク、ユニバーサルシリアルバス（「ＵＳＢ」）メモリーデバイス、またはデータを格納するために動作可能な任意の他の動作デバイスを含み得る。メモリーは、プロセッサーによって実行可能な命令を格納するように動作可能であり得る。

図５において、第２出力ステージ５０４は、第１出力ステージ、または第１スイッチングステージ５１４と、第２出力ステージ、または第２スイッチングステージ５１６とを含む。図５において、第１スイッチングステージ５１４および第２スイッチングステージ５１６の各々は、第２スイッチ５２０（負のスイッチ）と協働的に動作可能な第１スイッチ５１８（正のスイッチ）を含むハーフブリッジスイッチングステージであり得る。別の例において、フルーブリッジ、またはスイッチの任意の別の配置が可能です。スイッチは、パルス幅変調器５１２によって出力されるパルス幅変調信号に基づいて、入力信号（Ｖｉｎ）５２４の増幅されたバージョンを表示する、増幅された信号を生成するために、パルス幅変調器５１２と共にコントロールされ得る。エラー信号ライン５０８上の電流エラー信号を加えて、パルス幅変調器５１２は、第２出力ステージ５０４のシステムゲインを大体定数を保つために、三角形信号ライン５２６上に提供されるフィードフォワード三角形（ｔｒｉａｎｇｌｅｄ）レベルコントロール信号（Ｖｔｒｉ）を使い得る。電流エラー信号は、加算器５２８に提供され得、また後に記述されるように、入力信号５２４がセロ極性ネットワーク５３２を通して処理される後に入力信号５２４と共に供給される。処理された入力信号５２４とエラー信号との合計は、フィードフォワードコントロール信号５３０としてパルス幅変調器５１２に提供され得る。第１スイッチングステージ５１４と第２スイッチングステージ５１６の各々の第１スイッチ５１８と第２スイッチ５２０を選択的に有効にし、無効にするためのスイッチコントロール信号は、パルス幅変調器５１２が有効にされるとき、ＰＷＭ信号ライン５３４上のパルス幅変調器５１２によって出力され得る。

第２出力ステージ５０４のパルス幅変調器５１２に対するフィードフォワードコントロール信号５３０の起源は、これが、電流エラー信号が絶対必要より大きいかもしれないことを暗示し得るように、第１出力ステージ５０２からの電流エラー信号のみに頼らないかもしれない。第１出力ステージ５０２と第２出力ステージ５０４の両方の固有ゲインが知られるゆえに、最適化されたデザインは、入力信号５２４が、パルス幅変調器５１２への予期された名目上の入力として加算器５２８を通してパルス幅変調器５１２にフィードフォワードされる１つであり得る。別の例において、フィードフォワードまたはフィードバックコントロールの別形状が可能である。

さらに、図５において、第２出力ステージ５０４（スイッチモードステージ）のゲインは、出力フィルターの位相遅延およびロールオフを直面し得る。出力フィルターは、例えば、１つ以上の拡声器のような負荷５３８を含み得る。加えて、出力フィルターは、フィルターキャパシタンスＣ１＋Ｃ２ ５４０と５４２、および第２インダクタＬ２ ５４６と並列の第１インダクタＬ１ ５４４を含み得る第２出力ステージ５０４の一部分を含み得る。別の例において、負荷５３８は、出力フィルター内の所定値であるように省略され得または仮定され得る。１つ以上の拡声器のような負荷５３８が知られる範囲に対して、出力フィルターの効果は、パルス幅変調器５１２へのフィードフォワード信号で補償され得る。一例において、セロ極性ネットワークブロック５３２は、パルス幅変調器５１２に提供されるフィードフォワード信号を補償するために使われ得る。また、このようなローパス極性ネットワークを第１出力ステージ５０２への信号パスに置くことは、結果として類似な効率向上を生じ得、しかし生成される小さいシステム応答ロールオフを修正するためにその他の所での逆同等化を要求し得る。別の例において、セロ極性ネットワークブロック５３２が省略され得る。

電流センサー５０６は、任意形状の電流センシングデバイスを用いて第１出力ステージ５０２の電流センシングを行い得る。電流センシングデバイスは、増幅器の出力正確さを支配するメインフィードバックループが、第１出力ステージ５０２を囲む電圧フィードバックループ５５０であるゆえに、極端に正確である必要がないかもしれない。しかし、センシングの精度は、増幅器の効率に影響を与え得る。電流センサー５０６内に生成されるノイズおよび歪みは、主に第１出力ステージ５０２によって返され得る。電流センシングの要求されたダイナミックレンジはまた、第１出力ステージ５０２の要求される制限電流によって圧縮され得る。電流センサー５０６の電流エラー信号は、スイッチモードコンバーターのスイッチ５１８と５２０の駆動信号の代わりに、エラー信号として第２出力ステージ５０４（スイッチモードコンバーター）に提供され得る。

図５において、出力インダクタＬ１とＬ２、５４４と５４６は、極端に線形である必要がなく、同様に、コンデンサＣ１とＣ２、５４０と５４２は、第１出力ステージ５０２のフィルタリング効果のために、Ｘ７Ｒセラミックスのような相対的に非線形デバイスであり得る。これは、これらのフィルター部品のコストおよびサイズを最小化し得る。高い周波数の電磁的干渉（ＥＭＩ）の抑制をもたらすために、第１出力ステージ５０２は、インダクタＬ１とＬ２内の寄生キャパシタンス５４０と５４２によって出力に結合される非常に高い周波数（ＶＨＦ）信号コンテントを抑制することを可能にしないかもしれない。従って、インダクタビードのような小さいインダクタ５５２は、増幅器の出力信号の部分として表され得る任意のＶＨＦ信号コンテントを抑制するためにフィルタリングを追加されるように、デザインに含まれ得る。

例示のＮ＝２パルス幅変調器５１２において、三角形信号ライン５２６上に表される信号の統合された三角形波形（Ｖｔｒｉ）のようなコントロール信号が使われ得る。信号の統合された三角形波形は、第２出力ステージ５０４がアナログＰＷＭ統合技術を用いて構成されるときのように、あるトポロジーに使われ得る。デジタルＰＷＭ統合も可能である。しかし、デジタルＰＷＭは、変調プロセスへの入力信号が電流センサー５０６のアナログバージョンからのアナログエラー信号であるときに効果的なコストではないかもしれない。別の例において、デジタルエラー信号が使われ得る。デジタルまたはアナログＰＷＭ統合での精度デマンドは、いくつかの統合エラーを無視し得る、第１出力ステージ５０２による第２出力ステージ５０４の出力信号の修正（フィルタリング）のために、少し緩和され得る。第１出力ステージ５０２の出力信号が第２出力ステージ５０４の出力信号と結合されるために、第２出力ステージ５０４の出力信号の修正が行われ得る。

図５において、第２出力ステージ（スイッチモードステージ）のパルス幅変調器５１２は、第１出力ステージに含まれる電流センサー５０６からの電流エラー信号を有効信号５５４として受信し得る。第２出力ステージ５０４の出力インピーダンスが、動作しない（またはほぼ静止状態で動作し、すなわち小さい負荷または負荷がない）ときに相対的に高いかもしれないゆえに、第２出力ステージ５０４の動作は、有効信号５５４に基づいてパルス幅変調器５１２によって選択的に無効にされ得る。パルス幅変調器５１２を介する第２出力ステージ５０４の有効化および無効化は、第１出力ステージ５０２によって出力される電流の所定閾値に基づき得る。例えば、エラー信号ライン５０８上の電流が、負荷５３８が閾値を超えて増大する第１出力ステージ５０２のみによって供給されるために所定の大きさを超えるとき、第２出力ステージは、有効にされ得、かつ増幅された出力信号を負荷５３８に供給し得る。いったん第２出力ステージ５０４が有効にされ、かつ増幅された出力信号を生成すると、第１出力ステージは、何かが静止または低い負荷状態の間に発生し得るように、増幅された出力信号を用いて負荷５３８を駆動するのを代わりに、第１出力ステージの出力信号のフィルタリング役割を呈し得る。静止または低い負荷状態の間に第２出力ステージ５０４を無効にする結果として、小さい信号電流に対する第２出力ステージ５０４によるパワー消費が十分に減らされ得る。

第２出力ステージ５０４の動作は、電流エラー信号の所定閾値に基づいて有効にされ得、無効にされ得る。第２出力ステージ５０４が、パルス幅変調器５１２によってインターリーブ電力ステージとして動作されるゆえに、第２出力ステージ５０４は、最小の一時出力エラー電流を用いて、有効にされると大体同時に開始され得る。一例において、第２出力ステージ５０４の大体同時の開始を可能にするために、パワー供給電位（＋Ｖｃｃと−Ｖｃｃ）は、第２出力ステージ５０４上に連続的に存在し得る。連続的に存在するパワー供給電位はまた、第２出力ステージ５０４に含まれるハーフブリッジ５１４と５１６の各々のゲートドライバー電位を含み得る。

一例において、第２出力ステージ５０４のパルス幅変調動作は、所定閾値に基づく全か無かの重要であり得る。従って、第２出力ステージの減らされた全デューティー（高いデッドタイム）が避けられ得る。代替的に、第２出力ステージは、第２出力ステージ５０４の動作を中断し、そして開始するために、有効信号５５４と組み合わせの動作の範囲内に動作され得る。全デューティー動作を変えること、少なくとも一部分は、第１出力ステージ５０２からの加算器５２８を介して提供される電流エラー信号に基づき得る。全デューティーを変えるのを有する第２出力ステージ５０４の動作はまた、スイッチモードステージのインターリーブコントロールを有する動作の範囲の一部と、スイッチモードステージのインターリーブコントロールを有しない動作の範囲の一部との動作であり得る。第２出力ステージ５０４の非線形動作が、結果として第１出力ステージ５０２によるより多いエラー修正に対する必要条件を生じ得るゆえに、第１出力ステージ５０２の損失を最小化するために、第２出力ステージ５０４のインターリーブ動作は、より大きい増幅された出力信号で発生し得る。例えば、低い全デューティーは、第２出力ステージ５０４の動作の非インターリーブモードでインプリメントされ得、リプル誘導損失が、第１出力ステージ５０２を用いるフィルタリングによって軽減され得る。他の集積回路デザインにおいて、インターリーブおよび最小損失は、第２出力ステージ５０４の動作を選択的に無効にし、作動させるための有効信号のみで達成され得る。

一例において、第２出力ステージ５０４の変調は、三角形供給ライン５２６上に供給される三角形信号（Ｖｔｒｉ）の三角形周波数Ｆ_ｓ関連クロックエッジで同時に行われ得る。三角形周波数は、三角形波Ｖｔｒｉが生成される周波数であり得る。第２出力ステージ５０４の変調の同期性能は、三角形波Ｖｔｒｉの生成される三角形の頂点で最適であり得る。同期変調は、パルス幅変調器５１２に含まれるＰＷＭ可能なウィンドウ検出器５５５を用いて行われ得る。加えて、第２出力ステージ５０４は、後にさらに記述されるように、パルス幅変調器５１２に含まれるタイマー５５６によって提供される時間遅延のいくつかの事前決定された期間または事前選ばれた期間の後に三角形信号Ｖｔｒｉのクロックエッジ上のＰＷＭ可能なウィンドウ検出器５５５によって同時に無効にされ得る。

タイマー５５６は、任意の回路、デバイスまたは１つ以上のイベントの発生での所定の期間に対して数え始め、かつリセット信号の受信に応答して所定期間に対して再び数え始めるためにリセットされるのに可能な命令のセットの形の再設定可能なタイマーであり得る。第２出力ステージ５０４を有効にし、無効にするための例示方策は、第２出力ステージ５０４の有効化でのタイミングを開始するタイマー５５６をインプリメントするようであり得る。タイマー５５６のタイミングは、第２出力ステージ５０２が有効のままであり得る時間の最少量を示し得る。タイマー５５６は、イベントまたは信号によってトリガーされるリセット信号によってリセットされ得る。一例において、タイマー５５６は、第１出力ステージの出力電流が、出力電流の所定の大きさを超える大きさで増大するたびに、リセットされ得、そして再び所定の期間に対するタイミングを始め得る。代替的に、または加えて、タイマー５５６は、高効率増幅器によって供給される負荷のデマンド信号が、所定の大きさを超える大きさで、および／または所定の大きさを超える入力信号（Ｖｉｎ）５２４に応答して増大するたびに、リセットされ得、そして再び所定の期間に対するタイミングを始め得る。代替的に、または加えて、タイマー５５６は、第１出力ステージ５０２の出力電流が、所定の期間に対する出力電流の所定の大きさを超えるたびに、リセットされ得、そして再び所定の期間に対するタイミングを始め得る。なお別の実施形態において、所定閾値を越える増幅器のローディングを表す任意の別信号が、タイマー５５６をリセットするために使われ得る。

タイマー５５６は、クロック、パルス計算、周期信号、または所定の期間の繰り返しを得るための他のメカニズムまたは方策に基づいて経過する所定の期間を確立し得る。第２出力ステージ５０４を有効にし、無効にするための例示方策は、第１出力ステージ５０２か、または第２出力（ＰＷＭ出力）ステージ５０４上の閾値レベルステージ電流の最終発生の後に、三角形波（Ｖｔｒｉ）のＦ_ｓクロックサイクルの所定数を数え出し得るタイマー５５６をインプリメントするようであり得る。別の例において、他のタイミングスキームは、所望の結果を得るために使われ得る。

閾値レベルステージ電流の最終発生が、第２出力ステージ５０４をオン、オフに切り替えることから生じる出力信号の可聴な人工産物を隠し得または他の方法で削除し得る後に、約１０ｍＳから約２０ｍＳまでのような所定の期間に対して、スイッチモード増幅器のような第２出力ステージ５０４、またはＡＢ増幅器のような第１出力ステージ５０２の動作を続ける。例えば、第２出力ステージ５０４を有効にするのに関連する任意の低いレベルノイズの人工産物は、ＰＷＭ可能なウィンドウ検出器５５５によって可聴であることから抑制され得または削除され得る。第２出力ステージ５０４のスイッチングを有効にし、無効にするための他のメカニズムおよび方法はまた、入力信号（Ｖｉｎ）５２４の信号電圧、または第１出力ステージ５０２の出力電圧を検出するウィンドウに基づいてスイッチングを無効にすることの抑制のようにインプリメントされ得る。

図６は、線形増幅器のような第１出力ステージ６０２、および第２出力ステージ６０４を含む他の例示の高効率増幅器である。図６において、第２出力ステージは、Ｎ＝４のクラスＤステージであるスイッチモードコンバーターである。従って、第２出力ステージ６０４は、第１出力ステージ、または第１スイッチングステージ６０６と、第２出力ステージ、または第２スイッチングステージ６０８と、第３出力ステージ、または第３スイッチングステージ６１０と、第４出力ステージ、または第２出力ステージ６０４のスイッチング出力ステージのような協働的に動作可能な第４スイッチングステージ６１２とを含む。スイッチモード出力ステージ６０６、６０８、６１０および６１２の各々は、それぞれに、第１スイッチ６１４と、正と負のスイッチ（ＱｎｐとＱｎｎ）として動作する第２スイッチ６１６を含み得る。言い換えると、任意数のスイッチング出力ステージは、第２出力ステージ６０４に含まれ得る。簡潔の目的のために、図６の考察は、図５と図６との間の差を主に考察する。

図５と６の例において、スイッチは、ハーフブリッジ配置のような出力スイッチング配置の集積回路（ＩＣ）でインプリメントされるＭＯＳＦＥＴであり得る。これらの例において、ＭＯＳＦＥＴアクティブなエリアは、要求される出力電流に関連する定数であり得る。前に考察されるように、全インダクタ体積がＮに依存しないかもしれないとき、それもＩＣインプリメンテーションのＭＯＳＦＥＴＳの全ＦＥＴエリアではない。図６において、インターリーブＮ＝４デザインのために、直角位相である２つの三角形波形（Ｖｔｒｉ）は、パルス幅変調器６２０によって統合され得る。

インターリーブ数Ｎが増加するにつれて、リプル電流は、減少され、インダクタ（Ｌ）の体積が小さくなることを可能にする。一例において、インダクタ（Ｌ）は、高度に自動化された組立部に十分小さくなり得る。例えば、図６において、もし例示されたＮ＝４配置が５Ａのフルスケール出力電流を有するなら、各インダクタ（Ｌ１、Ｌ２、Ｌ３、およびＬ４）は、第１出力ステージ６０２によるフィルタリングのために、完璧な直線性より低い直線性を有する約１．２５Ａフルー負荷容量を有することを必要とする。図６において、例えば、レール供給電圧Ｖｃｃが３５Ｖであり、インダクタリプル電流が３８４ＫＨｚ（任意の選択肢）で動作するときに１２５ｍＡピークに設定された場合、インダクタ（Ｌ１、Ｌ２、Ｌ３、およびＬ４）の必要なインダクタンスは、約１８２μＨｙである。インダクタ体積を減らす有利性は、インダクタの取り付けが、そこにインダクタに加えられるメカニズムがなくてますます自給自足になり、インダクタの体積にわたる表面エリア比率が向上され得、結果として動作の間に向上された冷却容量を生じることである。言い換えると、より小さいインダクタ体積を有するインダクタは、より効率的に冷却する。

第２出力ステージ６０４のスイッチングステージ６０６、６０８、６１０および６１２のインターリーブ動作と共に、電流分配技術は、スイッチングステージ６０６、６０８、６１０および６１２が大体均等に電流を分配することを保つためにインプリメントされ得る。言い換えると、スイッチングステージ６０６、６０８、６１０および６１２の各々の出力電力は、バランスを保たれ得る。図５において、スイッチングステージ５１４と５１６の動作もバランスを保たれ得る。電流フィードバックのようなスイッチングステージの各々を表すパワー出力のいくつかの形状は、このような機能を提供するために使われ得る。

図６において、スイッチングステージ６０６、６０８、６１０および６１２のうちの１つ以上の電流は、電流センサーによって感知され得る。電流センサーは、スイッチングステージ６０６、６０８、６１０および６１２の電流フローを感知する可能な任意形状のセンシング回路またはデバイスであり得る。電流フィードバックは、それぞれに、電流バランスライン５２２と６２２を連結することによって、図５と６に描かれ、この例において、電流センサーとして動作する低い側のスイッチＭＯＳＦＥＴ ５２０と６１６であるゆえに、電流フィードバックが、個々の低い側、または負のスイッチＭＯＳＦＥＴＳ ５２０と６１６からの電流バランス信号の形の電流情報をパルス幅変調器５１２と６２０に戻って提供する。簡潔の目的のため、残りの考察は、主に図６を参照し、しかし、図５のＮ＝２配置またはＮ＝４より大きい任意配置の例示配置への適用が可能である。

図６において、スイッチングステージ６０６、６０８、６１０および６１２のインピーダンス特性のマッチングと、ＩＣにおいて容易に可能であるスイッチングステージ６０６、６０８、６１０および６１２の変調の精度とは、動作の間に、いくつかの量の電流バランシングを、電流バランシング変調器として動作するパルス幅変調器６２０を介して追加の電流バランシングを提供する電流バランスフィードバック信号を用いて提供する。

図６において、低い側ＭＯＳＦＥＴ６１６は、バランシング情報のソースであるべき電流センサーとして動作している。少なくともいくつかの例において、電流センサーは、ＭＯＳＦＥＴであり得、しかし、他の例において、スイッチングステージのパワー出力センシングの任意の他形状が可能である。ＭＯＳＦＥＴを用いて、感知ＦＥＴ構造は、主要ＦＥＴから接続されないソースであるいくつかのＭＯＳＦＥＴセルに使われ得、かつ電流をサンプル化するために使われ得る。この接続は、スイッチングステージ６０６、６０８、６１０および６１２の各々の低い側ＦＥＴ６１６上にＮ−チャンネルＦＥＴを用いて作られ得る。高い側Ｎ−チャンネルＦＥＴ６１４はまた、ＭＯＳＦＥＴセルに接続されないドレインを用いてサンプル化され得、しかし、電流サンプルからのスイッチング電圧ノイズがあり得、そして追加のレベルシフトがスイッチングノイズを最小化することを必要とされ得る。保護回路の高い側電流の制限に対して生成されるように同じ信号を使うことが可能であり得、しかし低い側スイッチ６１６のみを用いてバランシングのための必要な情報を抽出することも可能であり得る。

電流情報は、第２出力ステージ６０４に含まれる２つ以上の大体同じスイッチングステージのバランスを保つために使われる電流情報は、スイッチングステージ６０６、６０８、６１０および６１２に感知されるアンバランスの関数として大体単調であり得（振幅において徐々に増大しまたは減少し）、全部の比較されたスイッチングステージ６０６、６０８、６１０および６１２に対する値において大体等しいかもしれない。高い線形性および低い温度の敏感さは、電流バランス信号６２２に対して必要とされないかもしれない。フィードバックコントロールループの使用のための電流バランス情報の供給は、例えば、高効率増幅器に含まれるオーバー電流保護モジュールのためのオーバー電流保護情報の供給への比較において極端に速い必要がない。従って、アンバランス電流メッシュの基礎時間定数は、相対的に長いかもしれない。一例において、時間定数は、方程式から引き出され得、

ここで、Ｌ_ｘが、インダクタＬ_１、Ｌ_２、Ｌ_３またはＬ_４の値であり、Ｒ_Ｌが、インダクタＬ_１、Ｌ_２、Ｌ_３またはＬ_４の抵抗であり、Ｒ_ｐｓが、第２出力ステージ６０４の有効出力抵抗である。Ｒ_ｐｓは、スイッチングイベントに関連する別項目（Ｒ_０）を加えて、ドレイン−ソースＭＯＳＦＥＴスイッチ（Ｒ_ｄｓ）６１４と６１６の抵抗と、ＭＯＳＦＥＴ６１４と６１６の本体ダイオードの抵抗との時間平均である。

フィードバックコントロールループは、パルス幅変調器６２０によってスイッチングステージの高い側電流の受信に望ましい遅延の使用を有効にするためにアンバランス電流メッシュの時間定数の緩慢に影響を与え得る。言い換えると、高い側電流は、コントロールループを管理するための電流フィードバック信号としてパルス幅変調器６２０に対して即時に利用可能である必要がない。代わりに、パルス幅変調器６２０は、ブランキング機能を含み得る。ブランキング機能は、低い側スイッチ６１６が開放し、高い側のスイッチ６１４が閉じるときに存在し得る一時電流を感知することを避けるために、スイッチングイベントの間に、高い側電流の受信を故意に遅延させ得る。これらの一時電流は、ＭＯＳＦＥＴ負のスイッチ６１４の本体ダイオードの回復の間に発生する突き抜け電流のためであり得る。低い側感知ＦＥＴのフリーホイーリング本体ダイオード電流信号をフィードバック電流情報から待ち、かつ「抽出する」ことはまた、高い側ＦＥＴ６１４の電流のバランスを保つのに十分であり得、またはその逆もあり得る。感知ＦＥＴの本体ダイオード回復電流テール時間間隔が、観察から除外される場合、フォワード電流が１つのパワーＦＥＴ６１４または６１６内に増大するたびに、フォワード電流は、スイッチングステージの別のパワーＦＥＴ６１４または６１６内に減らされ得る。このことは、低い側ＭＯＳＦＥＴ６１６の一部分として含まれる低い側感知ＦＥＴ内に感知される電流が、第２出力ステージ６０４の電力ステージ電流のアンバランスの関数として単調であることを可能にする。言い換えると、低い側感知ＦＥＴ内に感知される電流情報は、フィードバック電流情報からの一時突き抜け電流の省略のために大体定数または連続的な傾斜で変化するときにパルス幅変調器６２０によって理解され得る。しかし、低い側感知ＦＥＴの本体ダイオードが、低い側パワーＦＥＴドレイン−ソースチャンネル抵抗Ｒ_ｄｓになるような線形抵抗にならないゆえに、低い側ＭＯＳＦＥＴ６１６によって提供される電流情報信号は、線形ではないかもしれない。

低い側感知ＦＥＴで見つけられる電流情報の使用は、突き抜け電流が電力ステージＦＥＴ６１４と６１６の本体ダイオードによって形成されるフリーホイーリングダイオードの回復の間に発生するときに発生し得る信号破損を取り除くための能力のためであり得る。これらの突き抜け電流は、高い温度敏感であり、かつ簡単に負荷電流またはスイッチングステージの間のそのアンバランスに比例しない電流サンプリングエラーを示す。従って、スイッチングステージ６０６、６０８、６１０および６１２の出力電力のバランスを保つときにパルス幅変調器６２０によって使われる電流情報からのこれらの突き抜け電流の省略は、同時に電流サンプリングエラーを削除し得る。

パルス幅変調器６２０は、スイッチングステージの突き抜け電流を省略するためのブランキング容量を含み得る。ブランキング容量は、スイッチング移行の間に低い側パワーＦＥＴによって提供される電流情報を無視するために、パルス幅変調器６２０によって使われ得る。一例において、パルス幅変調器６２０は、バッファーを含み得る。バッファーは、結果として突き抜け電流を生じる第１と第２出力スイッチ６１４と６１６のスイッチングイベントの前に、電流情報を格納するためにパルス幅変調器６２０によって使われ得る。スイッチングイベントの間に、パルス幅変調器６２０は、フィードバックコントロールを行うためにバッファーにされた電流情報を使い得る。従って、低い側パワーＦＥＴのダイオード回復間隔は、パルス幅変調器６２０によって無視され得る。別の例において、パルス幅変調器６２０は、タイマー、代用された値、電流情報の平均化、フィルタリング、またはスイッチングイベントの間に電流情報を最小化しまたは削除するための任意の他のメカニズムまたは手順を用いてダイオード回復間隔を無視し得る。

このように、スイッチング移行期間の間にダイオード回復のために任意の突き抜け電流がない平均電流測定は、結果としてフィードバック電流情報信号を生じるように提供され得る。スイッチ電流を感知すると同時にダイオード回復電流間隔をプランクにすることは、フィードバック電流が結果としてスイッチングステージのペアの最適化された電流バランスコントロールを生じるように提供される電流バランス情報の精度を向上し得る。スイッチ電流バランスシステムおよび変調器は、任意形状のスイッチモードコンバーターで使われ得、従ってＡＢ／Ｄ増幅器のような第１出力ステージ６０２と第２出力ステージ６０４との特定の組み合わせに必ずしも制限されない。

図７は、少なくとも図５に類似なＮ＝２インターリーブＡＢ／Ｄ増幅器の第２出力ステージのようなスイッチモード出力ステージを有する増幅器のＰＷＭ電流バランシング変調器のような動作可能なパルス幅変調器の例を示す。他の例において、ＰＷＭ電流バランシング変調器は、任意形状のスイッチモード電力変換器と共に使われ得る。

図７において、スイッチモード増幅器のスイッチングステージ内に感知された電流を表す感知ＦＥＴ信号は、スイッチモード増幅器のスイッチから受信され得る。スイッチは、スイッチングステージの各々において負のスイッチであり得る。図７において、感知された電流を表す電流バランス信号は、第１負のスイッチ（Ｑｎ２）７０２および第２負のスイッチ（Ｑ１ｎ）７０４から受信され得、それらの各々が、コンパレータ７５２と７５４からスイッチコントロールライン７０５上に提供されるスイッチコントロール信号に応答してスイッチモード増幅器のスイッチングステージ内に動作している。電流バランス信号は、電流ソース７１０に供給される、マッチされたＰ−チャンネルＦＥＴソースフォロワーＱ_ｌｓｘ７１２と７１４から線形出力を可能にするために、抵抗器Ｒ_ｌｓｘ７０６と７０８を通す電圧を用いて、最初に十分に正にレベルシフトされ得る。感知ノード７１５での感知ＦＥＴ出力の電位は、例えば、フリーホイーリングが発生しているときに抵抗器Ｒｑｘ７１６にわたる供給電圧−Ｖｃｃから１ボルトより大きい量だけ小さくあり得る。レベルシフトされた感知ＦＥＴ出力は、ＦＥＴソースフォロワーＱ_ｌｓｘ７１２と７１４に提供され得る。

ＦＥＴソースフォロワーＱ_ｌｓｘ７１２と７１４の出力は、可能な本体ダイオード回復間隔である短い時間間隔の間に、コンデンサＣ_ｈｘ７１７と７１８、およびバッファーＱ_ｈｘ７２０と７２２上に保たれ得る。これらの間隔は、前に考察されるように、ちょうどフリーホイーリング電流が反対のＭＯＳＦＥＴスイッチングデバイスの本体ダイオード内に流れている後に、スイッチングステージのＦＥＴターンオンの間に存在し得る。負荷電流がリプル電流を超え、フリーホイーリング電流が、関連の本体ダイオードをフォワードバイアスするためにＭＯＳＦＥＴの伝導チャンネルを通す電圧を引き起こすのに十分大きいとき、このような電流は流れ得る。低い側スイッチングＭＯＳＦＥＴが、大きい正の出力電流のフリーホイーリングから回復されるとき、または高い側スイッチングＭＯＳＦＥＴが大きい負の出力電流のフリーホイーリングだったときに低い側スイッチングＭＯＳＦＥＴが高い側スイッチングＭＯＳＦＥＴの本体ダイオードを回復しなければならないとき、低い側スイッチングＭＯＳＦＥＴの奥行きから、このような電流は発生し得る。

それぞれのスイッチングステージ内の低い側スイッチングＭＯＳＦＥＴ７０２と７０４のスイッチングを駆動する論理信号は、低い側スイッチングＭＯＳＦＥＴ７０２と７０４の感知ＦＥＴ信号から提供される電流バランス情報の選択的コントロール使用のために使われ得る。これらの論理信号は、それぞれのＸＮＯＲゲート７２６のうちの１つの入力と直列のＲＣローパスフィルター７２８を有する専用ＮＯＲ（ＸＮＯＲ）ゲート７２６を用いてエッジ検出され得る。ＸＮＯＲゲート７２６の出力は、その入力信号の各エッジに続いて低くパルス化し得る（モードを保ち得る）。従って、論理信号がスイッチングイベントの発生の指針を提供するゆえに、スイッチングイベントの間に突き抜け電流は、約２００ナノ秒のような所定時間に対してコンデンサＣ_ｈｘ７１７と７１８上の変化を保つことよって無視され得る。ＸＮＯＲゲート７２６の入力ステージは、タイミングが、閾値がよくコントロールされないかもしれない標準ＣＭＯＳゲート構造から利用可能よりよくコントロールされることを可能にするために、論理閾値（各入力上の差動ペア）を用いて設定され得る。ＸＮＯＲゲート７２６の出力はソースフォロワー転送ゲート７３０に提供され得る。アクティブ化の下で、ソースフォロワー転送ゲート７３０は、レベルシフトされた感知ＦＥＴの出力をコンデンサＣ_ｈｘ７１７と７１８、およびバッファーＱ_ｈｘ７２０と７２２に提供し得る。

図７の中央には、Ｃ_ｈｘコンデンサ７１７と７１８上に存在する電圧に従うＱ_ｈｘバッファー７２０と７２２から信号を受信する差動増幅器（ＤＡ）７３４である。ＤＡ７３４は、フィードフォワード抵抗器７３２を介してローパスゲインを、ＤＡ７３４に供給される入力信号の電圧ミスマッチに提供する参照電圧レベルＶｒ７３６ぐらいでバランスを保たれるために、その出力をレベルシフトするように動作する。参照電圧レベルＶ_ｒ７３６は、三角発生器７３８およびＰＷＭ電流バランス変調器が参照される電圧である。この形状の増幅器が、その電力ステージに対してスプリットレール（＋／−Ｖｃｃ）を有し得るゆえに、参照電圧レベルＶｒ７３６は、５Ｖ供給のようなグランド参照の供給に対してグランドか中間ポイントの電圧かであり得る。他の例において、ＶｃｃとＶｒの他の範囲が可能である。ＤＡ７３４および関連回路の動作は、図５と６で説明される電流バランス信号を電流バランス信号ライン５２２と６２２上に提供し得る。図７において、ＤＡ７３４の出力電圧の一部のみは、Ｖｅｒｒノード７４０で存在する抵抗器Ｒ ７３９を通すＰＷＭ電流バランス変調器のＶｅｒｒ信号（−Ｖｅｒｒと＋Ｖｅｒｒ）を修正する必要とされ得る。ＤＡ７３４の動作は、コンデンサＣｆｘ７４２およびフィードバック抵抗器７４４を用いるノイズコントロールを含み得る。スイッチモード電力ステージの出力インダクタインピーダンスと直列のスイッチモード電力ステージの典型的低い出力インピーダンスは、ＰＷＭ幅の小さい差のみが、バランス信号を用いて感知されるスイッチングステージの電流アンバランスに対して修正を作る必要があることを意味する。従って、抵抗器Ｒ１ｘ７４６は、ＰＷＭコンパレータ７５２と７５４を用いてバランス修正を挿入するために使われるネットワークの抵抗器Ｒ２ｘ７４８よりずっと大きいであり得る（Ｒ１ｘ＞＞Ｒ２ｘ）。他の例において、別形状のコントロールは、スイッチングステージの電流のバランスを保つことは可能である。例えば、図７において、１つのスイッチングステージからの電流バランス信号は、スイッチングステージに大体バランスを保つために、他のスイッチングステージと比較される。他の例において、スイッチングステージからの電流バランス信号は、平均にされ得、かつスイッチングステージの各々のバランスを保つために使われ得る。

ＰＷＭ電流バランス変調器のＰＷＭコンパレータ７５２と７５４の出力は、ＰＷＭ有効ウィンドウ検出器回路５５５によって有効にされ得る。ＰＷＭ有効ウィンドウ検出器５５５は、第１出力ステージの出力電流のような出力電流信号Ｉｉｎを受信し得る。代替的に、ＰＷＭ有効ウィンドウ検出器５５５は、入力信号（Ｖｉｎ）５２４の信号電圧、第１出力ステージ５０２の出力電圧、またはスイッチングステージのスイッチングのタイミングを表す任意の別信号を受信し得る。ＰＷＭ有効ウィンドウ検出器回路５５５およびタイマー５５６は、前に考察されるように動作し得る。

図７において、スイッチモード出力ステージをオーバー電流状態から保護するための電流制限器が示されていない。電流制限器は、電流制限が１つＰＷＭスイッチングステージ内に発生するとき、全並列のインターリーブスイッチングステージも、第１出力ステージ（存在する場合）も停止されるように動作し得る。従って、第２出力ステージの任意部分内のスイッチモードステージ電流オーバーロードは、増幅器のオーバーロードとして処理され得る。代替的な例において、増幅器の一部分は、オーバー電流状態の間に、このような状態下で少なくともいくつかの動作を維持するために、一時的に無効にされ得る。

また、図７において、同じにパワーをつけるゲートドライバーおよび回路が示されていない。ゲートドライバーおよび回路は、クラスＤ ＩＣのようなスイッチモード出力ステージＩＣのスイッチ、またはゲートにパワーをつけるために使われ得る。極性の要素は、図７において非常に柔軟であり、必要とされる何でも適用され得る。

三角形発生器７３８による三角波形統合は、ＰＷＭコンパレータ７５２と７５４へのフィードフォワードであり得、かつゲイン追跡を含み得、三角波形（Ｖｔｒｉ）のレベルが、Ｖｃｃパワー供給の大きさによって決定される。固定周波数の適用において、三角形ランプコントロールの最適化された形状は省略され得、その一方で、変数周波数の適用において、最適化された三角形ランプコントロールは、例えば、Ｇｅｒａｌｄ Ｒ． Ｓｔａｎｌｅｙによる米国特許第７，５５７，６２２号に記述されるようにインプリメントされ得る。各チャンネルを位相コントロールするための手段はまた、多重チャンネルが、前に考察されるように、全部に一様に位相を交互に置かれる方式（インターリーブ）でスイッチを切り替えるようにタイム化され得るように提供され得る。このことは、生成されている任意の電磁的干渉（ＥＭＩ）を最少化し得る。他の例において、各チャンネルの位相コントロールが省略され得る。

図５を参照すること共に、処理される入力電圧（Ｖｉｎ）、および例えば、パルス幅変調器を駆動する第１出力ステージの出力電流を合計する加算増幅器５２８のクランプは、それがスイッチモード電力ステージで使われる任意の大量のフィードバックを統合しまたは有する必要がないゆえに、省略され得る。他の例において、このようなクランプがインプリメントされ得る。

図８は、図６の例で説明されるものと類似なＮ＝４出力ステージのためのパルス幅変調器の例を示す。構造が図７に対して多く類似しているゆえに、簡潔の目的のために、主に異なりが記述される。図８において、スイッチングステージの負スイッチペア１および２ ８０６と、負スイッチペア３および４ ８０８との間のアンバランスを感知する差動増幅器８０２と８０４は、各々に第３出力８１０を有する。この第３出力８１０は、サーボを削除する通常モードからである。サーボを削除する通常モードは、図７を参照することと共に記述されように、ＤＡ８０２と８０４の各々の出力の通常モード信号を削除し得る。差動増幅器の各々からの第３出力８１０は、差動増幅器８２０への入力として提供され得る。差動増幅器８２０は、負スイッチペア１および２ ８０６と、負スイッチペア３および４ ８０８とを含む出力ステージのスイッチのペアのバランスを保つように動作し得る。差動増幅器８２０を用いるスイッチのペアに対するスイッチのペアのバランシングは、回路において成分を最少化する。ペアの通常モード信号間の差は、ペア間の電流のバランスを保つために必要とされる修正（またはエラー信号）である。従って、第２出力ステージの全部のスイッチングステージは、スイッチのペアのバランスを保つことが、結果として大体互いに対して全部のスイッチングステージのバランスを保つことを生じ得るゆえに、バランスされ得る。他の例において、スイッチングステージの各々からの出力電流を得、かつ平均化すること、およびそしてスイッチングステージの各々のバランスを保つために平均に対してスイッチングステージの各々のバランスを保つことのような他のバランシングスキームが可能である。

Ｎ＝４変調器に使われる２つの三角形キャリアー８１６と８１８は、それらが直角位相であることを確保するだけではなく、それらが振幅にマッチされることも確保するために統合され得る。三角形振幅のミスマッチは、スイッチングステージペア間の動作的なアンバランスを生成し得る。このことは、ＡＳＩＣデザインに対して難しい基準ではないかもしれなく、しかし、離散デザインに対してより難しいかもしれない。

スイッチモード出力ステージを有効にし、無効にすることは、スイッチモードＰＷＭ出力ステージが、ＡＢステージのような第１出力ステージから提供される出力信号に基づいて無効にされ得るゆえに、スタートアップとシャットダウンの間に、スイッチモード出力ステージのオンとオフを「平穏に」切り替える問題であり得る。例のゴールは、最悪場合の３ｍＶ未満の加重されたピークノイズレベルを保つようである。

Ｎ＝２とＮ＝４ ＩＣデザイン間に選択するのにおける考慮は、出力ステージに使われる外部インダクタのコストである。Ｎ＝４デザインに使われる４つのクォーターサイズインダクタのコストが、Ｎ＝２デザインに使われる２つのハーフサイズインダクタより大きいことが自動的に起こらない。実際の場合の研究は、このような決定を作るために必要とされ得る。もし２つのハーフサイズインダクタの製造が全自動であり得るなら、Ｎ＝２は、最も低いコストのアプローチであり得る。もしクォーターサイズが全自動であり得、かつハーフサイズが全自動ではないかもしれないなら、Ｎ＝４は、最も低いコストのアプローチであり得る。

より多いピン総数を有するＩＣデザインも、各ピンの電流容量許可によって複雑化され、キーピンの計画的な余分の有無は、デザインの必要条件である。Ｎ＝２場合が余分な出力ピンを有し、かつＮ＝４場合が有しない場合、出力ピン総数部分は、不変である。Ｎ＝４場合がセル当たりより少ない出力電流を有するゆえに、似ていない状況ではない。多分、追加の高い側ゲートドライバーバイパスコンデンサに対するニーズの可能性であるＮ＝４場合のピン総数になる。

増幅器診断は、含まれ得、第１出力ステージおよび第２出力ステージが両方の出力電圧および電流が内蔵診断システムによって観察されることを可能にする。このような診断システムは、直接かつ突発のテスト変換を作り得、そして最小／最大／合計の結果を、Ｇｅｒａｌｄ Ｒ． Ｓｔａｎｌｅｙによる米国特許第７，５２１，９３６号に記述されるような診断システムを介してホストプロセッサーに報告し得る。クリップングまたは電流制限からのオーバーロードも報告され得る。

増幅器が電流増幅器として使われるべき例において、１つの可能なインプリメンテーションは、電流の規制ループが電圧コントロールされた増幅器の変更がなくて外部に強制され得る。そうでない場合、動作の電流および電圧増幅器モードの両方を許可するためのモードコントロールを有する追加のデザイン考慮があり得る。典型的に、電流増幅器モードは、負荷のグランド帰路の小さい値の抵抗器によって感知される相対的に小さい電圧を用いて入力信号と比較するフィードバックループにおいて低ノイズ集積フィードバック増幅器を要求する。この小さい電圧は、追加の低ノイズ増幅器を用いて最初に増幅されることを必要とし得る。電圧フィードバックと共に、出力からの利用可能なフィードバック電圧が大きく、かつ減衰される必要であり、増幅される必要がない。

電流増幅器のための電流センサーは、任意形状の電流センシングデバイスであり得る。一例において、電流センサーは、ハーフブリッジ電力ステージによって駆動される負荷のグランド電流帰路の接地された電流感知抵抗器であり得る。これは、このような抵抗器が、抵抗器を通して電圧を増幅し、かつコントロールループのための集積エラー増幅器として可能に機能するための低電圧、低ノイズ双極性入力ステージオペアンプと共に使われるときに電流センシングの低コスト高性能の形状である。オペアンプ入力ステージを高電流にバイアスすることは、１ｎＶ／ｒｔ−Ｈｚに接近する入力電圧ノイズレベルを提供し得る。電圧増幅器の４また８チャンネルに対する電流フィードバックを、この電流センシングシステムを用いて統合するＩＣがインプリメントされ得る。電流センシングシステムのパワー電流感知抵抗器は、ＩＣに対して外部であり得る。電流感知システムを含むこのようなＩＣは、ＡＢ／Ｄクラス増幅器以外の増幅器でインプリメントされ得、スイッチングステージのインターリーブ動作を用いて、またはなくてもインプリメントされ得る。

１つの例示ＡＳＩＣの出力チャンネル総数は、出力が、＋／−３５Ｖレール（７２Ｗ＠８オーム）から動くときに３４Ｖピーク容量を有する５Ａピークであることを仮定する少なくとも４つのチャンネルであり得る。他の例において、追加またはより少数のチャンネルを有するＡＳＩＣが可能である。例えば、より大きい４つチャンネルＩＣと同じチャンネル当たりパワー容量を有する２つのチャンネルＩＣは、２つのチャンネルＩＣと組み合わせの４つのチャンネルＩＣをインプリメントすることによって、チャンネルを無駄にすることがなく、簡単に６チャンネルシステムを確立させ得る。同じパッケージが２チャンネルバージョンによって余裕に使われ得る場合、８チャンネルＰＣＢが６チャンネル等のように組み立てられることを可能にする。

他の例示インプリメンテーションにおいて、より高いまたはより低い出力電流バージョンが予想される。より低い電流バージョンにおいて、８オーム出力チャンネルインピーダンス増幅器より１６オーム出力チャンネルインピーダンス増幅器におけるように、パワー供給電圧Ｖｃｃは、＋／−３５Ｖレールを残し得、最大出力電流は、２．５Ａｐｋに減らされ得る。このことは、同じパワー供給が類似しないサイズのチャンネルの間に共有されることを許可する。より高い出力電流バージョンは、＋／−３５Ｖレールを有するパワー供給電圧Ｖｃｃを類似に用いる２出力チャンネル増幅器であり得る。他の例示インプリメンテーションにおいて、これらのデザインをインプリメントする増幅器は、可能の製品の適用場を拡張するために、ブリッジモードで置かれ得る。例えば、一適用において、２つの１０Ａチャンネルのブリッジ接続は、結果として８オーム増幅器内に２９０Ｗを生じ得る。

図９は、図１−８を参照することと共に記述されるような高効率増幅器の動作ブロックダイヤグラムの例である。図９において、ブロック９０２で、オーディオ入力信号のような入力信号Ｖｉｎは、高効率増幅器の第１出力ステージおよび第２出力ステージに供給される。ブロック９０４で、入力信号Ｖｉｎの大きさ、第１出力ステージの出力、または負荷からのデマンドのような動作パラメーターが所定閾値を超えるか否かが第２出力ステージに含まれるパルス幅変調器によって決定される。入力信号Ｖｉｎ、第１出力ステージの出力、または負荷からのデマンドが所定閾値を超えない場合、第２出力ステージは、ブロック９０６でパルス幅変調器を無効にすることによって無効にされる。ブロック９０８で、負荷は、第１出力ステージのみから増幅された出力信号を供給され、そして動作は、ブロック９０４に戻る。

これに反して、ブロック９０４で入力信号Ｖｉｎの大きさ、第１出力ステージの出力、または負荷からのデマンドが所定閾値を超える場合、ブロック９１０で、第２出力ステージは、パルス幅変調器を有効にすることによって有効にされ、第１出力ステージと第２出力ステージの両方は、増幅された出力信号を負荷に提供する。第２出力ステージのパルス幅変調器は、ブロック９１２で増幅された出力信号を生成するために、第２出力ステージに含まれる複数のスイッチをコントロールする。第２出力ステージの増幅された出力信号は、拡声器のような負荷を駆動し得、第１出力ステージの増幅された出力信号は、第２出力ステージの増幅された出力信号をフィルターするように動作し得る。第２出力ステージのパルス幅変調器は、第１出力ステージと第２出力ステージのうちの少なくとも１つの出力電力の成分に従ってスイッチのスイッチングをコントロールし得る。

第２出力ステージを有効にするのに加えて、ブロック９１４で、第２出力ステージに含まれるタイマーは、有効にされ、そしてタイミングを始める。ブロック９１６で、第１ステージのピーク出力、入力電圧Ｖｉｎのピーク出力、または負荷からのピークデマンドのような動作パラメーターが所定の大きさを超えるか否かが決定される。動作パラメーターが所定の大きさを超える場合、ブロック９１８で、タイマーは、リセットされ、そして
動作は、タイミングを始めるためにブロック９１４に戻る。

ブロック９１６で、第１出力ステージのピーク出力、入力信号電圧Ｖｉｎのピーク出力、または負荷からのピークデマンドが所定の大きさを超えるのが決定される場合、ブロック９２０で、タイマーがタイムアウトされるか否かが決定される。タイマーがタイムアウトされない場合、動作は、ブロック９１６に戻る。ブロック９２０で、タイマーがタイムアウトされる場合、第２出力ステージは、ブロック９２２で無効にされ、そして動作は、ブロック９０４に戻る。

ブロック９１２に戻ると、図１０において、ブロック９２４で、電流情報は、スイッチングステージの各々からパルス幅変調器に供給される。電流情報は、第２出力ステージの出力電力の成分として供給される。ブロック９２６で、第２出力ステージに含まれるスイッチングステージのうちの任意が、スイッチングステージの各々に含まれる、正のスイッチを用いる電流を伝導することと、負のスイッチを用いる電流を伝導することとの間に移行しているか否かが決定される。正と負のスイッチが移行している場合、パルス幅変調器は、ブロック９２８で所定の期間に対して移行しているスイッチングステージからの電流情報を無視し、そして次に動作は、ブロック９２６に戻る。電流情報内に突き抜け電流を含むことを避けるために電流情報を無視することは、スイッチング移行の始まり前から電流情報をバッファーすることを必要とし得る。

ブロック９２６で、移行していないそれらのスイッチングステージを決定する後に、動作は、ブロック９３０に続き、異なるステージの電流情報を比較する。パルス幅変調器は、スイッチングステージの出力電力が、ブロック９３２でスイッチングステージの各々から供給される電流情報に基づいて大体バランスを保たれるか否かを決定する。スイッチングステージの出力電力が大体バランスを保たれる場合、動作は、ブロック９２４に戻り、スイッチングステージから追加の電流情報を受信する。スイッチングステージの出力電力がブロック９３２で大体バランスを保たれていない場合、パルス幅変調器は、ブロック９３４でスイッチングステージの出力電力のバランスを保つために、スイッチングステージのスイッチングをコントロールし、動作は、ブロック９２４に戻る。スイッチングステージの出力電力のバランスを保つための第２出力ステージの動作は、第２出力ステージを有効にし、無効にするのに依存しなく、個別に行われ得る。従って、いくつかの例示動作において、第２出力ステージを有効にし、無効にすることか、第２出力ステージのスイッチングステージのバランシングかは、第２出力ステージの機能動作から省略され得る。さらに、第２出力ステージは、前に考察されるように、第１スイッチングステージがなくてスイッチングステージの出力電力のバランスを保つように動作し得る。

高効率オーディオ増幅器システムは、第１出力ステージを含み得、それが、負荷を駆動するために、第１出力ステージと並列に連結される第２出力ステージと協働的に動作する。第１出力ステージは、高効率増幅器システムが静止状態下、または軽めに負荷されるとき、増幅された出力電力を生成するために、相対的に高効率で動作する線形増幅器であり得る。第２出力ステージは、第２出力ステージから供給される増幅された出力電力のリプル電流を最小化するために、インターリーブで動作される複数のスイッチングステージを有するスイッチモードコンバーターとして動作し得る。

高効率オーディオ増幅器上の負荷が増大するのにつれて、第２出力ステージは、増幅された出力電力を負荷に供給するように有効にされ得る。第２出力ステージが増幅された出力を負荷に供給していると同時に、第１出力ステージの増幅された出力は、第２出力ステージの増幅された出力のフィルターとして行い得る。高効率増幅器上の負荷が所定の期間に対する所定閾値未満に減少するとき、第２出力ステージが無効にされ得る。負荷が減少するときに第２出力ステージの無効化を遅延させることは、第２出力ステージが無効にされるときに顕著な移行を避け得る。

第２出力ステージは、複数のスイッチングステージを含み得る。スイッチングステージの各々は、第２出力ステージの出力電力の部分を供給するために、第２出力ステージによって独立にコントロールされ得る。第２出力ステージは、スイッチングステージの各々から供給される出力電力の一部分のバランスを大体保つようにスイッチングステージをコントロールするために、スイッチングステージの各々に対する電流情報をモニターし得る。スイッチングステージの各々は、出力電力の一部分の生成をコントロールするために開放ステートと閉じたステートとの間に選択的に移行される正のスイッチおよび負のスイッチを含み得る。移行時間の間に、第２出力ステージは、正および負のスイッチのスイッチングのための電流情報の一時変化を無視し得る。従って、スイッチングステージのパワー出力の精度は、向上され得、スイッチングステージの各々によって提供される出力電力は、より効率的にバランスを保たれ得る。

本発明のさまざまな実施形態が記述されるが、当業者にとって、さらに多くの実施形態およびインプリメンテーションが本発明の範囲内に可能であることは明白である。

Claims (22)

1. 高効率増幅器システムであって、該高効率増幅器システムは、
   デューティーサイクルの５０％より大きい間に連続的に伝導するように動作可能な少なくとも２つの伝導性デバイスを有する第１出力ステージと、
   該第１出力ステージと並列に連結される第２出力ステージと
   を含み、
   該第２出力ステージが、インターリーブスイッチングによって動作可能なスイッチングモード出力ステージとして動作可能であり、
   該第１出力ステージおよび第２出力ステージが、負荷を供給するように協働的に動作可能であり、
   該第１出力ステージが、決定された閾値に従って、該第２出力ステージの動作を選択的に有効にし、そして、無効にするように構成される、高効率増幅器システム。
2. 前記決定された閾値は、前記第１出力ステージの出力電流の大きさである、請求項１に記載の高効率増幅器システム。
3. 再設定可能なタイマーをさらに含み、該再設定可能なタイマーが、前記第２出力ステージが有効にされる時間に、所定時間に対するタイミングを開始するために有効にされ、該第２出力ステージが、少なくとも該所定時間に対して有効にされるように維持される、請求項１に記載の高効率増幅器システム。
4. 再設定可能なタイマーは、前記第１出力ステージの所定ピーク出力電流に応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、請求項１に記載の高効率増幅器システム。
5. 再設定可能なタイマーは、所定の期間の間超えている前記第１出力ステージの所定出力電流に応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、請求項１に記載の高効率増幅器システム。
6. 再設定可能なタイマーは、前記高効率増幅器システムによって供給可能な負荷のデマンド信号の所定の大きさに応答して、所定時間に対するタイミングをリセットし、かつ再び始めるように構成される、請求項１に記載の高効率増幅器システム。
7. 高効率増幅器システムであって、該高効率増幅器システムは、
   第１出力ステージであって、該第１出力ステージが、該第１出力ステージによって増幅される第１の増幅された信号を出力するように構成される、第１出力ステージと、
   該第１出力ステージと並列に連結される第２出力ステージであって、該第２出力ステージが、該第２出力ステージによって増幅される第２の増幅された信号を出力するように構成される、第２出力ステージと、
   該第２出力ステージに含まれるパルス幅変調器と、
   該第２出力ステージに含まれ、かつ該パルス幅変調器と連結される複数のスイッチと
   を含み、
   該パルス幅変調器が、該第１出力ステージの出力電力の成分に従って、該第２出力ステージを有効にし、無効にするように動作可能である、高効率増幅器システム。
8. 前記パルス幅変調器は、前記第２出力ステージを有効にし、無効にするように、前記スイッチのスイッチングを選択的に有効にし、無効にするように動作可能である、請求項７に記載の高効率増幅器システム。
9. 前記第１出力ステージは、第１所定範囲において、該第１出力ステージの前記出力電力で負荷を駆動するように構成され、前記第２出力ステージは、該第１所定範囲より大きい第２所定範囲において該第２出力ステージの出力電力で負荷を駆動するように前記パルス幅変調器によって有効にされる、請求項７に記載の高効率増幅器システム。
10. 前記パルス幅変調器は、前記第２出力ステージを有効にし、無効にするために、前記第１出力ステージの前記出力電力の電圧大きさ成分または電流大きさ成分のいずれかに基づいて、前記スイッチのスイッチングを選択的に有効にし、無効にするように動作可能である、請求項７に記載の高効率増幅器システム。
11. 所定の期間に対して所定閾値未満の前記第１出力ステージの前記出力電力の電圧大きさ成分または電流大きさ成分のうちの少なくとも１つに応答して、前記パルス幅変調器を無効にするための信号を提供するように構成される再設定可能なタイマーをさらに含む、請求項７に記載の高効率増幅器。
12. 前記第１出力ステージの前記出力電力の出力電流成分を示す出力電流信号を提供するように構成される電流センサーをさらに含み、前記第２出力ステージが、該出力電流信号の大きさに基づいて選択的に有効にされ、無効にされるように構成される、請求項７に記載の高効率増幅器システム。
13. 前記第１出力ステージと前記第２出力ステージとの両方によって受信される出力信号を、出力電流信号を示す信号と合計するように動作可能な加算器をさらに含み、該加算器の出力が、前記パルス幅変調器に提供されるフィードフォワードコントロール信号である、請求項１２に記載の高効率増幅器システム。
14. 前記第１出力ステージは、クラスＡＢ電力変換器として動作可能であり、前記第２出力ステージは、スイッチモード出力ステージとして動作可能である、請求項７に記載の高効率増幅器。
15. 前記パルス幅変調器は、スイッチモード出力ステージのインターリーブスイッチングを用いて前記複数のスイッチを動作させるように動作可能である、請求項１３に記載の高効率増幅器。
16. 高効率増幅器システムの動作方法であって、該方法は、
    第１出力ステージを用いて第１の増幅された信号を出力することであって、該第１の増幅された信号が、該第１出力ステージによって増幅される、ことと、
    第２の増幅された信号を出力することであって、該第２の増幅された信号が、該第１出力ステージと並列に連結される第２出力ステージよって増幅される、ことと、
    該第２出力ステージに含まれるパルス幅変調器を用いて、該第２出力ステージに含まれる複数のスイッチのスイッチングをコントロールすることと、
    該第１出力ステージの出力電力の成分の所定閾値従って、該第２出力ステージを有効にし、無効にすることと
    を含む、方法。
17. 前記第２出力ステージを有効にし、無効にするために、前記パルス幅変調器を用いて、前記スイッチのスイッチングを有効にし、無効にすることをさらに含む、請求項１６に記載の方法。
18. 所定閾値に従って前記第２出力ステージを有効にし、無効にすることは、前記パルス幅変調器が、前記第１出力ステージの前記出力電力の出力電流成分の所定閾値に従って該第２出力ステージを有効にし、無効にすることを含む、請求項１６に記載の方法。
19. 前記第２出力ステージが有効にされるときに、再設定可能なタイマーを用いてタイミングを開始することと、所定時間が該再設定可能なタイマーを用いて達するときに該第２出力ステージを無効にすることとをさらに含む、請求項１６に記載の方法。
20. 前記第１出力ステージの出力電流が所定閾値を超える任意の時間で、前記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、請求項１９に記載の方法。
21. 前記高効率増幅器システムによって供給可能な負荷のデマンド信号の所定の大きさが所定閾値を超える任意の時間で、前記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、請求項１９に記載の方法。
22. 前記第１出力ステージによって出力される前記第１の増幅された信号の出力電流が所定の期間に対する所定出力電流を超える任意の時間で、前記再設定可能なタイマーを用いてタイミングをリセットし、かつ再び開始することをさらに含む、請求項１９に記載の方法。