JP2011530763A - 適応型電圧およびスケーリング最適化(adaptivevoltageandscalingoptimization)を使用する集積回路を設計するためのシステムおよび方法 - Google Patents
適応型電圧およびスケーリング最適化(adaptivevoltageandscalingoptimization)を使用する集積回路を設計するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2011530763A JP2011530763A JP2011522952A JP2011522952A JP2011530763A JP 2011530763 A JP2011530763 A JP 2011530763A JP 2011522952 A JP2011522952 A JP 2011522952A JP 2011522952 A JP2011522952 A JP 2011522952A JP 2011530763 A JP2011530763 A JP 2011530763A
- Authority
- JP
- Japan
- Prior art keywords
- pvt
- library
- timing
- power consumption
- nominal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本出願は、本発明と共に同じ譲受人に譲渡され、参照により本明細書に組み込まれる、2008年5月7日にParkerらによって出願された「A Novel Paradigm for Optimizing Performance, Power, Area and/or Yield in Integrated Circuits」という名称の米国仮出願第61/126,881に関する。
Claims (19)
- 回路を設計するための設計プロセス最適化システムであって、
前記回路が構築されるセルの装置のPVTの特徴付けのPVTライブラリを含むように構成されるプロセス−電圧−温度(PVT)ライブラリデータベースと、
前記PVTライブラリデータベースに結合され、補足的な目的を示す選択を受信し、前記PVTライブラリデータベースから前記PVTライブラリのうちの1つを選択することによって、前記選択に応答するように構成されるPVTライブラリセレクタとを含み、タイミングサインオフツールが前記PVTライブラリのうちの前記1つから多くとも2つのコーナーを後で使用して、前記回路に関してタイミングサインオフを実行する
設計プロセス最適化システム。 - 前記PVTライブラリセレクタが
前記補足的な目的が低減された消費電力である場合、速−低−公称PVTライブラリと、
前記補足的な目的が前記低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、標準−標準−公称PVTライブラリと、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、遅−高−公称PVTライブラリと
を選択する請求項1に記載のシステム。 - 前記低減された消費電力が最小の消費電力である請求項2に記載のシステム。
- 前記PVTライブラリが前記装置のR、C、およびRCの特徴付けのうちの選択されたものを含む請求項1に記載のシステム。
- 前記補足的な目的が低減された消費電力である場合、タイミングが、速−低−公称/Cbestコーナーでそれぞれの高温および低温の報告によりセットアップ違反およびホールド違反のために終了され、
前記補足的な目的が前記低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、タイミングが、標準−標準−公称/Cnomコーナーで最大および最小の報告によりセットアップ違反およびホールド違反のために終了され、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、タイミングが、遅−高−公称/Cworstコーナーでそれぞれの高温および低温の報告によりセットアップ違反およびホールド違反のために終了される
請求項1に記載のシステム。 - 前記タイミングサインオフツールが静的または動的な適応型電圧およびスケーリング最適化マージンを使用して、前記タイミングサインオフも実行する請求項1に記載のシステム。
- 前記回路が、適応型電圧およびスケーリング最適化を使用する集積回路である請求項1に記載のシステム。
- 補足的な目的を選択することと、
前記補足的な目的の前記選択に応じてPVTライブラリデータベースからプロセス−電圧−温度(PVT)ライブラリを選択することと、
前記回路の論理構造を合成することと、
適切なセルライブラリを使用してレイアウトにおいて前記回路の構成セルを配置することと、
前記構成セルの中に相互接続を経路設定することと、
前記PVTライブラリから多くとも2つのPVTコーナーを使用してタイミングサインオフを実行することと
を含む回路を設計するための方法。 - 前記PVTライブラリを前記選択することが、
前記補足的な目的が低減された消費電力である場合、速−低−公称PVTライブラリを選択することと、
前記補足的な目的が低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、標準−標準−公称PVTライブラリを選択することと、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、遅−高−公称PVTライブラリを選択することと
を含む請求項8に記載の方法。 - 前記低減された消費電力が最小の消費電力である請求項9に記載の方法。
- 前記PVTライブラリが前記装置のR、C、およびRCの特徴付けのうちの選択されたものを含む請求項8に記載の方法。
- 前記補足的な目的が低減された消費電力である場合、速−低−公称/Cbestコーナーでそれぞれの高温および低温の報告を使用して前記回路におけるセットアップ違反およびホールド違反のためにタイミングを終了することと、
前記補足的な目的が前記低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、標準−標準−公称/Cnomコーナーでそれぞれの最大および最小の報告を使用して前記回路におけるセットアップ違反およびホールド違反のためにタイミングを終了することと、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、遅−高−公称/Cworstコーナーでそれぞれの高温および低温の報告を使用して前記回路におけるセットアップ違反およびホールド違反のためにタイミングを終了することと
をさらに含む請求項8に記載の方法。 - 静的または動的な適応型電圧およびスケーリング最適化マージンを使用して、前記タイミングサインオフを実行することをさらに含む請求項8に記載の方法。
- 前記回路が、適応型電圧およびスケーリング最適化を使用する集積回路である請求項8に記載の方法。
- 適応型電圧およびスケーリング最適化(AVSO IC)を使用する集積回路を設計するための設計プロセス最適化システムであって、
プロセス−電圧−温度(PVT)の特徴付けのPVTライブラリ、および前記回路が構築されるセルの装置のR,CおよびRCの特徴付けのうちの選択されたものを含むように構成されるPVTライブラリデータベースと、
前記PVTライブラリデータベースに結合され、補足的な目的を示す選択を受信し、
前記補足的な目的が低減された消費電力である場合、速−低−公称(FLN)PVTライブラリと、
前記補足的な目的が前記低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、標準−標準−公称(TNN)PVTライブラリと、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、遅−高−公称(SHN)PVTライブラリと
を選択することによって、前記選択に応答するように構成されるPVTライブラリセレクタとを含み、タイミングサインオフツールが前記FLN、TNN、およびSHNライブラリのうちの1つから多くとも2つのコーナーを後で使用して、前記回路に関してタイミングサインオフを実行する設計プロセス最適化システム。 - 前記低減された消費電力が最小の消費電力である請求項16に記載のシステム。
- 前記補足的な目的が低減された消費電力である場合、タイミングが、前記FLN PVTライブラリの速−低−公称/Cbestコーナーでそれぞれの高温および低温の報告によりセットアップ違反およびホールド違反のために終了され、
前記補足的な目的が前記低減された消費電力と低減されたターンアラウンド時間との間の折衷である場合、タイミングが、前記FLN TNNライブラリの標準−標準−公称/Cnomコーナーで最大および最小の報告によりセットアップ違反およびホールド違反のために終了され、
前記補足的な目的が前記低減されたターンアラウンド時間である場合、タイミングが、前記SHN PVTライブラリの遅−高−公称/Cworstコーナーでそれぞれの高温および低温の報告によりセットアップ違反およびホールド違反のために終了される
請求項15に記載のシステム。 - 前記タイミングサインオフツールが静的または動的な適応型電圧およびスケーリング最適化マージンを使用して、前記タイミングサインオフも実行する請求項15に記載のシステム。
- 前記PVTライブラリセレクタがコンピュータ可読媒体に格納されるプログラムコードに組み込まれる請求項15に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2008/073155 WO2010019147A1 (en) | 2008-08-14 | 2008-08-14 | System and method for designing integrated circuits that employ adaptive voltage scaling optimization |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011530763A true JP2011530763A (ja) | 2011-12-22 |
JP2011530763A5 JP2011530763A5 (ja) | 2013-04-18 |
JP5373906B2 JP5373906B2 (ja) | 2013-12-18 |
Family
ID=40365364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011522952A Expired - Fee Related JP5373906B2 (ja) | 2008-08-14 | 2008-08-14 | 適応型電圧およびスケーリング最適化(adaptivevoltageandscalingoptimization)を使用する集積回路を設計するためのシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8539424B2 (ja) |
EP (1) | EP2344967A1 (ja) |
JP (1) | JP5373906B2 (ja) |
KR (1) | KR101471237B1 (ja) |
CN (1) | CN102160054B (ja) |
WO (1) | WO2010019147A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366188B2 (en) | 2015-07-23 | 2019-07-30 | Fujitsu Limited | Designing apparatus for designing a programmable logic device, method of designing a programmable logic device and recording medium for storing a program for designing a programmable logic device |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8010935B2 (en) * | 2008-05-07 | 2011-08-30 | Lsi Corporation | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit |
EP2344967A1 (en) | 2008-08-14 | 2011-07-20 | LSI Corporation | System and method for designing integrated circuits that employ adaptive voltage scaling optimization |
US8181144B2 (en) * | 2008-10-14 | 2012-05-15 | Lsi Corporation | Circuit timing analysis incorporating the effects of temperature inversion |
US8239805B2 (en) | 2009-07-27 | 2012-08-07 | Lsi Corporation | Method for designing integrated circuits employing a partitioned hierarchical design flow and an apparatus employing the method |
US8122422B2 (en) * | 2009-07-27 | 2012-02-21 | Lsi Corporation | Establishing benchmarks for analyzing benefits associated with voltage scaling, analyzing the benefits and an apparatus therefor |
US8407640B2 (en) * | 2010-08-25 | 2013-03-26 | Synopsys, Inc. | Sensitivity-based complex statistical modeling for random on-chip variation |
US10431336B1 (en) | 2010-10-01 | 2019-10-01 | Cerner Innovation, Inc. | Computerized systems and methods for facilitating clinical decision making |
US11398310B1 (en) | 2010-10-01 | 2022-07-26 | Cerner Innovation, Inc. | Clinical decision support for sepsis |
US10734115B1 (en) | 2012-08-09 | 2020-08-04 | Cerner Innovation, Inc | Clinical decision support for sepsis |
US20120089421A1 (en) | 2010-10-08 | 2012-04-12 | Cerner Innovation, Inc. | Multi-site clinical decision support for sepsis |
US10628553B1 (en) | 2010-12-30 | 2020-04-21 | Cerner Innovation, Inc. | Health information transformation system |
US8516424B2 (en) | 2011-09-27 | 2013-08-20 | Lsi Corporation | Timing signoff system and method that takes static and dynamic voltage drop into account |
US8856156B1 (en) | 2011-10-07 | 2014-10-07 | Cerner Innovation, Inc. | Ontology mapper |
US10249385B1 (en) | 2012-05-01 | 2019-04-02 | Cerner Innovation, Inc. | System and method for record linkage |
CN103389788B (zh) * | 2012-05-07 | 2016-03-02 | 华为技术有限公司 | 智能终端芯片 |
US8464199B1 (en) * | 2012-05-16 | 2013-06-11 | International Business Machines Corporation | Circuit design using design variable function slope sensitivity |
US8930864B2 (en) * | 2012-10-03 | 2015-01-06 | International Business Machines Corporation | Method of sharing and re-using timing models in a chip across multiple voltage domains |
KR20140060137A (ko) | 2012-11-09 | 2014-05-19 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법 |
US10946311B1 (en) | 2013-02-07 | 2021-03-16 | Cerner Innovation, Inc. | Discovering context-specific serial health trajectories |
US11894117B1 (en) | 2013-02-07 | 2024-02-06 | Cerner Innovation, Inc. | Discovering context-specific complexity and utilization sequences |
US10769241B1 (en) | 2013-02-07 | 2020-09-08 | Cerner Innovation, Inc. | Discovering context-specific complexity and utilization sequences |
US10483003B1 (en) | 2013-08-12 | 2019-11-19 | Cerner Innovation, Inc. | Dynamically determining risk of clinical condition |
US10446273B1 (en) | 2013-08-12 | 2019-10-15 | Cerner Innovation, Inc. | Decision support with clinical nomenclatures |
US9366718B2 (en) * | 2013-09-12 | 2016-06-14 | Cisco Technology Inc. | Detection of disassembly of multi-die chip assemblies |
CN106503278B (zh) * | 2015-09-06 | 2019-08-23 | 创意电子股份有限公司 | 数字电路设计的时序分析方法及其系统 |
US10222850B2 (en) | 2016-10-06 | 2019-03-05 | International Business Machines Corporation | Voltage and frequency balancing at nominal point |
US10691853B2 (en) | 2018-10-24 | 2020-06-23 | International Business Machines Corporation | Superposition of canonical timing value representations in statistical static timing analysis |
US11730420B2 (en) | 2019-12-17 | 2023-08-22 | Cerner Innovation, Inc. | Maternal-fetal sepsis indicator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005141434A (ja) * | 2003-11-05 | 2005-06-02 | Nec Electronics Corp | 集積回路のタイミング検証システム、タイミング検証プログラム |
JP2005165419A (ja) * | 2003-11-28 | 2005-06-23 | Ip Flex Kk | 集積回路の設計方法 |
JP2007258569A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体集積回路の設計方法、半導体集積回路の設計装置、半導体集積回路の動作の制御方法、半導体集積回路、及び半導体集積回路の制御システム |
JP2007272687A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体集積回路のタイミング検証方法及びタイミング検証装置 |
JP2009076679A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | 設計支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、設計支援装置、および設計支援方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6606729B2 (en) * | 2001-09-27 | 2003-08-12 | International Business Machines Corporation | Corner simulation methodology |
US6665847B1 (en) * | 2001-10-05 | 2003-12-16 | Cypress Semiconductor Corporation | Accurate and realistic corner characterization of standard cells |
US7136796B2 (en) | 2002-02-28 | 2006-11-14 | Timbre Technologies, Inc. | Generation and use of integrated circuit profile-based simulation information |
US7460612B2 (en) * | 2004-08-12 | 2008-12-02 | Texas Instruments Incorporated | Method and apparatus for a fully digital quadrature modulator |
US20080028345A1 (en) | 2005-02-25 | 2008-01-31 | Credence Systems Corporation | Apparatus and method for integrated circuit design for circuit edit |
US7793239B2 (en) * | 2006-04-24 | 2010-09-07 | International Business Machines Corporation | Method and system of modeling leakage |
US8010935B2 (en) * | 2008-05-07 | 2011-08-30 | Lsi Corporation | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit |
EP2344967A1 (en) | 2008-08-14 | 2011-07-20 | LSI Corporation | System and method for designing integrated circuits that employ adaptive voltage scaling optimization |
-
2008
- 2008-08-14 EP EP08797884A patent/EP2344967A1/en not_active Withdrawn
- 2008-08-14 KR KR1020117003375A patent/KR101471237B1/ko active IP Right Grant
- 2008-08-14 US US13/058,176 patent/US8539424B2/en not_active Expired - Fee Related
- 2008-08-14 WO PCT/US2008/073155 patent/WO2010019147A1/en active Application Filing
- 2008-08-14 JP JP2011522952A patent/JP5373906B2/ja not_active Expired - Fee Related
- 2008-08-14 CN CN200880131177.8A patent/CN102160054B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005141434A (ja) * | 2003-11-05 | 2005-06-02 | Nec Electronics Corp | 集積回路のタイミング検証システム、タイミング検証プログラム |
JP2005165419A (ja) * | 2003-11-28 | 2005-06-23 | Ip Flex Kk | 集積回路の設計方法 |
JP2007258569A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体集積回路の設計方法、半導体集積回路の設計装置、半導体集積回路の動作の制御方法、半導体集積回路、及び半導体集積回路の制御システム |
JP2007272687A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体集積回路のタイミング検証方法及びタイミング検証装置 |
JP2009076679A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | 設計支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、設計支援装置、および設計支援方法 |
Non-Patent Citations (1)
Title |
---|
JPN6012046033; Sudeep Pasricha, Young-Hwan Park, Fadi J Kurdahi and Nikil Dutt: 'Incorporating PVT Variations in System-Level Power Exploration of On-Chip Communication Architecture' VLSI Design, 2008. VLSID 2008. 21st International Conference on , 20080104, 第363-370頁 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366188B2 (en) | 2015-07-23 | 2019-07-30 | Fujitsu Limited | Designing apparatus for designing a programmable logic device, method of designing a programmable logic device and recording medium for storing a program for designing a programmable logic device |
Also Published As
Publication number | Publication date |
---|---|
KR20110055549A (ko) | 2011-05-25 |
JP5373906B2 (ja) | 2013-12-18 |
CN102160054B (zh) | 2014-05-07 |
CN102160054A (zh) | 2011-08-17 |
KR101471237B1 (ko) | 2014-12-09 |
US8539424B2 (en) | 2013-09-17 |
EP2344967A1 (en) | 2011-07-20 |
US20110138347A1 (en) | 2011-06-09 |
WO2010019147A1 (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5373906B2 (ja) | 適応型電圧およびスケーリング最適化(adaptivevoltageandscalingoptimization)を使用する集積回路を設計するためのシステムおよび方法 | |
JP2011530763A5 (ja) | ||
US6523156B2 (en) | Apparatus and methods for wire load independent logic synthesis and timing closure with constant replacement delay cell libraries | |
US8010935B2 (en) | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit | |
US6950998B1 (en) | Place-and-route with power analysis | |
US20100153897A1 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce leakage power in an electronic circuit and electronic design automation tool incorporating the same | |
WO2008106369A2 (en) | Method and system for evaluating statistical sensitivity credit in path-based hybrid multi-conrner static timing analysis | |
Chakraborty et al. | Dynamic thermal clock skew compensation using tunable delay buffers | |
US8713506B2 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same | |
US6745371B2 (en) | Low Vt transistor substitution in a semiconductor device | |
JP2015173270A (ja) | 省面積及び省電力のスタンダードセル方法 | |
TW201905742A (zh) | 增強去耦電容的實施方式的系統、方法及電腦產品 | |
US20100050144A1 (en) | System and method for employing signoff-quality timing analysis information to reduce leakage power in an electronic circuit and electronic design automation tool incorporating the same | |
US11003821B1 (en) | Deterministic loop breaking in multi-mode multi-corner static timing analysis of integrated circuits | |
US8302063B2 (en) | Method and system to optimize semiconductor products for power, performance, noise, and cost through use of variable power supply voltage compression | |
US20140040845A1 (en) | System and method for employing side transition times from signoff-quality timing analysis information to reduce leakage power in an electronic circuit and an electronic design automation tool incorporating the same | |
Lu et al. | Clock tree synthesis with XOR gates for polarity assignment | |
Chinnery et al. | Power gating design automation | |
Kurimoto et al. | Phase-adjustable error detection flip-flops with 2-stage hold driven optimization and slack based grouping scheme for dynamic voltage scaling | |
TWI406147B (zh) | 用於設計使用適應性電壓及比例最佳化之積體電路之系統及方法 | |
JP3553010B2 (ja) | 半導体集積回路設計方法 | |
US20090172627A1 (en) | Design Structure for a Clock System for a Plurality of Functional Blocks | |
US8086984B2 (en) | Method of designing semiconductor integrated circuit having function to adjust delay pass and apparatus for supporting design thereof | |
Xiao et al. | Power optimization design for probabilistic logic circuits | |
Seo | Methodologies for reliable clock networks for high-speed and low-power digital systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121211 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |