JP2011521604A

JP2011521604A - 改善された線形化を有するアンプ

Info

Publication number: JP2011521604A
Application number: JP2011511744A
Authority: JP
Inventors: セングプタ、スザンタ; バーネット、ケネス・チャールズ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2008-05-23
Filing date: 2009-05-22
Publication date: 2011-07-21
Anticipated expiration: 2029-05-22
Also published as: JP5175389B2; KR101237565B1; US7834698B2; KR20110013506A; EP2294689A1; US20090289715A1; CN102037641A; TW201004137A; WO2009143480A1

Abstract

【解決手段】いくつかの実施形態によれば、アンプ（200）はトランスコンダクタンス段（210）、テイル電流源段（230）、および適応型バイアス段を含み得る。トランスコンダクタンス段（210）は入力電圧（Vim）を受け取るように構成され得る。テイル電流源段（230）はトランスコンダクタンス段（210）に電流を供給するように構成され得る。適応型バイアス段はトランスコンダクタンス段をテイル電流源段に容量結合し得る。
【選択図】図２Ａ

Description

開示の分野

本開示は、概して回路に関し、より具体的には無線通信および他の適用形態（application）に適するアンプに関する。

背景

アンプは、一般に、信号増幅をもたらすために様々な電子機器において使用されている。例えば、無線通信システム中の受信器は、通信チャネルを介して受信された低振幅信号を増幅するために、低ノイズ・アンプ（ＬＮＡ）を含み得る。ＬＮＡは、多くの場合受信された信号（被受信信号）が遭遇する最初の能動回路であり、それ故に著しく受信器の性能に影響を与え得る。したがって、非線形性は、受信器についてのその全体的な性能要件を満たすためには、後段のデザインに著しく影響を与え得る（また、多くの場合より厳しい要件を課し得る）。したがって、数ある利点の中でも、より高い線形性のＬＮＡを有することは、他の段についての性能要件を緩和することが可能である。このことは、受信器のいっそう低い電源消費およびいっそう小さな回路面積につながり得る。

受信器（あるいはその中の能動素子）の線形性は入力３次インターセプトポイント（ＩＩＰ３）によって特徴付けられることが可能である。典型的には、出力無線周波数（ＲＦ）信号および３次相互変調積は、入力ＲＦ信号に対してプロットされる。ＩＩＰ３は、入力ＲＦ信号の増加とともに希望出力ＲＦ信号と３次積とが振幅において等しくなるときの理論的な点である。ＩＩＰ３は外插値である。なぜなら、ＩＩＰ３点への到達する前に能動素子が圧縮に入るからである。

様々な回路が、ＬＮＡのような共通アンプのＩＩＰ３を改善するために考案されてきた。例えば、修正（修正された）導関数重ね合せ（ＭＤＳ）方式がシリコン中でうまく機能することが示されて、＋１０ｄＢｍを超えるＩＩＰ３を達成する。ＭＤＳは、例えば、Vladimir AparinおよびLawrence E. Larson、「Modified Derivative Superposition method for Linearizing FETs for Low-Noise Amplifiers」、IEEE Trans. On Microwave Theory and Techniques、５２巻、３号、２００５年２月、p. ５７１〜５８１においてより詳細に記述されている。しかしながら、この方式の諸制限のうちの１つはその狭帯域周波数動作領域であり、テレビジョン・チューナ、超広帯域システムなどのような広帯域の適用形態にとって望ましくなくなっている。ポスト・ディストーション（ＰＤ）方式では、ある装置の非線形性が別の装置によって埋め合わせられる。ＰＤ方式は、例えば、Namsoo Kimら、「A Cellular-band CDMA 0.25 um CMOS LNA Linearized using Active Post-Distortion」、IEEE JSSC、４１巻、７号、２００６年７月、ｐ．１５３２〜１５３６においてより詳細に記述されている。しかしながら、この方式も周波数の影響を受けやすく、やはり広帯域の適用形態にとって望ましくなくなっている。適応型バイアス方式では、トランスコンダクタンス（ｇｍ）段は、入力電圧に基づいて変化するテイル電流を使用する。この方式は、例えば、S. Sengupta、「Adaptively-biased Linear Transconductor」、IEEE CAS-I、５２巻、１１号、２００５年１１月、ｐ．２３６９〜２３７５において詳細に記述されている。従来の適応型バイアスされるアンプ（適応型バイアス・アンプ）は本来広帯域であるが、同相除去比（ＣＭＲＲ）問題を被っている。

図１は、従来の適応型バイアスされる差動対アンプ回路従来の例を示している。示されているように、アンプ１００はｇｍ段１１０、電流バッファ段１２０、テイル電流源段１３０、および適応型バイアス回路１６０を含んでいる。ｇｍ段１１０は、２つのトランジスタ１１２および１１４（例えばＪＦＥＴ）を含んでおり、それらはＭ１とＭ２とそれぞれ称される。入力電圧ＶｉｎはＭ１およびＭ２のゲートに、相違する形で印加され得る。例えば、図１では、＋Ｖｉｎ／２がＭ１のゲートに印加され、−Ｖｉｎ／２がＭ２のゲートに印加される。電流バッファ段１２０はカスケード・トランジスタ１２２および１２４（例えばＪＦＥＴ）を含んでおり、それらはＭ３とＭ４とそれぞれ称される。Ｍ３およびＭ４は、協働で、カスコード・ペアを構築する。テイル電流源段１３０は２つのテイル電流源トランジスタ１３２および１３４（例えばＪＦＥＴ）含んでおり、それらはＭ５とＭ６とそれぞれ称される。適応型バイアス回路１６０は、トランジスタＭ５およびＭ６のゲートに直流バイアス電圧をそれぞれ提供する。適応型バイアス回路１６０は、アンプ１００の出力（すなわち、それぞれ、トランジスタＭ３とＭ１との間の接続、トランジスタＭ４とＭ２との間の接続）を取り出しかつそれらを基準電源Ｖｓｈとしてテイル電流源１３０に（すなわち、それぞれトランジスタＭ５およびＭ６のゲートに）フィード・バックするレベル・シフタ１６２および１６４を含んでいる。レベル・シフタ１６２および１６４は、例えば単純なソース・フォロワを使用して実現され得る。また、アンプ１００は負荷１０２および１０４を含んでいる。したがって、負荷１０２および１０４は、アンプ１００中の電流を出力電圧に変換するために、インピーダンスを提供し、抵抗、インダクタなどとして実現され得る。

アンプ１００は、負荷１０２および１０４が、それぞれ、第１端において共通の電源電圧ＶＤＤと結合されかつ第２端においてＭ３とＭ４のドレインに結合されるように、配線されている。出力電圧Ｖｏｕｔは負荷１０２および１０４の第２端のうちの一方から取り出され得る。例えば、図１では、負荷１０４の第２端とＭ４のドレインとの間の接続は＋Ｖｏｕｔを提供するために引き出され、また、負荷１０２の第２端とＭ３のドレインとの間の接続は−Ｖｏｕｔを提供するために引き出される。Ｍ３およびＭ４のゲートは、各々同じバイアス電圧ＶＤＤを受け取る。Ｍ３およびＭ４のソースは、Ｍ１およびＭ２のドレインにそれぞれ接続されている。Ｍ１およびＭ２のゲートは、上記のように、相違する形で入力電圧Ｖｉｎに接続されている。Ｍ１およびＭ２のソースは相互に結合され、かつＭ５およびＭ６のドレインに接続されている。上記のように、Ｍ５およびＭ６のゲートは、レベル・シフタ１６２および１６４によって提供されるフィード・バック基準電圧Ｖｓｈに接続されている。この構成において、６つのトランジスタＭ１〜Ｍ６の各々は、一致しており、また、自身のバルクを自身のソースに接続されている。

Ｍ１とＭ３とが一致しており、等量の電流を流すので、それらのゲート対ソース電圧（Ｖｇｓ）同士は本質的に等しい。同様に、Ｍ２およびＭ４のＶｇｓ電圧同士は等しい。したがって、Ｍ３およびＭ４のソース同士の電位差は差動入力電圧Ｖｉｎと等しい。これらのソース電圧は、たとえ入力信号が差動対Ｍ１およびＭ２の同相除去によってシングル・エンド型になっていても、完全に平衡を保っている。このデザインでは、Ｖｓｈは、Ｖｇｓ（Ｍ１）＝Ｖｇｓ（Ｍ３）＝Ｖｇｓ（Ｍ５）となるように調節される。したがって、Ｖｉｎの平衡された形態が、レベル・シフタ１６２および１６４によってＭ５およびＭ６のゲート電圧にそれぞれコピーされる。

Ｍ５およびＭ６中のドレイン電流の和は非線形性打ち消しのための２次従属性を含んでいると示されることが可能である。さらに、直流動作電流は、同相入力レベルとは無関係に、ＶＤＤおよびフィード・バック基準電圧Ｖｓｈによって定まる。また、完全に平衡された信号は必要ではない。２乗回路中の要素によって生成されたノイズはＭ１およびＭ２の同相除去によって減じられ得る。カスケード・トランジスタＭ３およびＭ４によって生成されたノイズは、それらのソースより下方を見た際に観察される大きなインピーダンスによって比較的無視可能であり得る（低い実効的ｇｍにつながる）。したがって、高周波性能はいくらか改善され得る。フィード・バック信号が複数のカレント・ミラーを通って伝搬する必要がないからである。

しかしながら、アンプ１００の線形性にはまだ顕著な欠陥がある。例えば、適応型バイアス回路１６０が出力（これらは既に様々な増幅段において非線形性歪みを与えられている）を取り出し、次いでそれらをテイル電流源段１５０にフィード・バックするので、既にアンプ中に存在する非線形性がアンプ１００の適応型バイアス動作によってさらに伝搬される。さらに、アンプ１００は直流結合を使用しており、このことは、工程、電圧、および温度（ＰＶＴ）の変化にわたって直流バイアス状況ひいてはｇｍ線形化に影響する可能性がある。また、直流動作電流のＶＤＤおよびＶｓｈに対する強い従属性は同相除去比（ＣＭＲＲ）を悪化させる。

発明の典型的な諸実施形態は、無線通信および他の適用形態に適する、改善された線形化を備えたアンプに向けられている。

したがって、本発明の実施形態は、トランスコンダクタンス段と、テイル電流源段と、適応型バイアス段と、を有するアンプを具備する装置を含み得る。トランスコンダクタンス段は、入力電圧を受け取るように構成され得る。テイル電流源段は、トランスコンダクタンス段に電流を供給するように構成され得る。適応型バイアス段は、トランスコンダクタンス段をテイル電流源段に容量結合するように構成され得る。

別の実施形態は、入力電圧を受け取るためのトランスコンダクタンス手段と、トランスコンダクタンス手段に電流を供給するための電流供給手段と、トランスコンダクタンス手段を電流供給手段に容量結合するための適応型バイアス手段と、を具備するアンプを含み得る。

別の実施形態は、入力電圧を増幅するための集積回路であって、入力電圧を受け取るための第１副回路と、第１副回路に電流を供給するための第２副回路と、第１副回路を第２副回路に容量結合することによってアンプを適応型バイアスするための第３副回路と、を具備する集積回路を含み得る。

別の実施形態は、受信された信号を増幅するための方法であって、トランスコンダクタンス段で入力電圧を受け取り、電流源によってトランスコンダクタンス段に電流を供給し、トランスコンダクタンス段を電流源に容量結合することによって電流源を適応型バイアスする、ことを具備する方法を含み得る。

添付図面は発明の実施形態の記述を支援するために示されており、もっぱら実施形態の例証のために提供されており、その限定のためではない。
従来の適応型バイアス差動型ペア・アンプ回路の例を示している。発明の実施形態に従った適応型バイアスされる差動型ペア・アンプ回路２００を例示している。発明の実施形態に従ったシングル・エンド型入力アンプを例示している。発明の実施形態に従った適応型バイアス・アンプのツートーン・テストの下での性能を例示している。例示的無線通信装置（ＷＣＤ）を示すブロック図。発明の実施形態に従った被受信信号の増幅方法を例示するフローチャート。

詳細な記述

発明の諸側面は、発明の具体的な実施形態に向けられた以下の記述および関連する図面において開示されている。代替的な実施形態は、発明の範囲から外れることなく考案され得る。さらに、発明の周知の要素は、発明の関連する詳細を不明瞭にしないように、詳細に記述されないか省略される。

「典型的」という文言は「例、事例、または実例として役立つ」ことを意味するために本明細書において使用されている。「典型的」と本明細書において記述されているあらゆる実施形態は、好ましいもの、または他の実施形態よりも有利なものとして必ずしも解釈されるべきではない。同様に、用語「発明の実施形態」は、発明の全実施形態が詳述の要素、利点、または動作モードを含むことを要求するのではない。

本明細書において使用されている用語は、特定の実施形態だけを記述するためのものであり、発明の実施形態に制限することを意図されていない。本明細書で使用されているように、単数形「ａ（１つの）」、「ａｎ（１つの）」「ｔｈｅ」は、複数形も含むことが意図されている。ただし、文脈が明らかにそうでないことを示す場合は、この限りではない。用語「具備する（comprises）」、「具備する（comprising）」、「含む（includes）」、および／または「含んでいる（含んだ）（including）」は、本明細書において使用される場合、明示された特徴、整数（個数）、ステップ、動作、要素、および／または構成要素の存在を規定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在や追加を妨げない。

さらに、多くの実施形態が、例えば演算装置の諸要素によって実行される動作のシーケンスの点から記述されている。発明の様々な側面が多くの様々な形態で具現され得、それらの全てが請求項の主題の範囲内にあることが企図されていることが認識されるだろう。また、本明細書において記述されている各実施形態について、そのような実施形態いずれもの対応する形態は本明細書において、例えば記述されている動作を実行する「ように構成されているロジック」として記述され得る。

背景において上で詳述されているように、テイル電流源にフィード・バックを提供するためにアンプ出力を取り出すことに少なくとも一部起因して、従来の適応型バイアス・アンプは顕著な線形性問題を有している。この技術は、既に存在する非線形性をさらに伝播する。対照的に、発明の実施形態は、交流結合キャパシタを使用して入力電圧を直接または間接的にテイル電流源に供給する。このように、発明の実施形態は、従来の適応型バイアス・アンプ（適応型バイアスされるアンプ）の非線形性の伝搬無しでよりきれいな適応型バイアスを提供することが可能である。本明細書において示されている線形化方式も広範囲の周波数にわたる動作を円滑にする広帯域方式である。さらに、このデザインは、従来のアンプ１００の能動型方式と異なり、電源消費を増やしたりシステムに付加的なノイズを導入したりしない受動型方式である。

図２Ａは発明の実施形態に従って適応型バイアス（適応型バイアスされる）差動型ペア・アンプ回路２００を例示している。図１の従来のアンプ１００と同様に、アンプ２００は、トランスコンダクタンス（ｇｍ）段２１０、電流バッファ段２２０、テイル電流源段２３０、負荷２０２および２０４（例えば抵抗、インダクタなど）を含んでいる。しかしながら、従来のアンプ１００とは対照的に、従来の適応型バイアス回路の代わりに、アンプ２００は２つの直流バイアス回路２４０および２５０、ならびに新規な線形化回路２６０を含んでいる。

ｇｍ段２１０、電流バッファ段２２０、テイル電流源段２３０、負荷２０２および２０４は、従来のアンプ１００中の要素に類似の対応要素を含んでいる。具体的には、ｇｍ段２１０は２つのトランジスタ２１２および２１４（例えばＪＦＥＴ）を含んでおり、それらはやはりＭ１およびＭ２とそれぞれ称される。Ｍ１およびＭ２のゲートは入力接続と称され得、Ｍ１およびＭ２のドレインは出力接続と称され得る。入力電圧Ｖｉｎは、Ｍ１およびＭ２のゲートに、相違する形で印加され得る。例えば、図２Ａでは、＋Ｖｉｎ／２がＭ１のゲートに印加され、−Ｖｉｎ／２がＭ２のゲートに印加される。電流バッファ段２２０はカスケード・トランジスタ２２２および２２４（例えばＪＦＥＴ）を含んでおり、それらはやはりＭ３およびＭ４とそれぞれ称される。従来のアンプ１００中のように、Ｍ３およびＭ４はともにカスコード・ペアを構築する。テイル電流源段２３０は２つのテイル電流源トランジスタ２３２および２３４（例えばＪＦＥＴ）を含んでおり、それらはやはりＭ５およびＭ６とそれぞれ称される。

テイル電流源段２３０は、直流バイアス回路２４０および２５０を使用して直流バイアスされる。直流バイアス回路２４０および２５０は、トランジスタＭ５およびＭ６のゲートにバイアス電圧をそれぞれ提供する。直流バイアス回路２４０および２５０の各々は、例えば、電流源２４２および２５２、出力抵抗２４４および２５４、トランジスタ２４６および２５６（例えばＪＦＥＴ）によってそれぞれ実現され得る。

線形化回路２６０は、入力電圧Ｖｉｎの差動入力をテイル電流源段２３０のトランジスタＭ５およびＭ６のゲートにそれぞれ容量的に結合する（容量結合する）２つの交流結合キャパシタ２６２および２６４を含んでいる。交流結合キャパシタ２６２および２６４はオンチップ・キャパシタ、電解コンデンサなどであり得る。オンチップ適用形態では、交流結合キャパシタは、ＭＯＳキャパシタ、ポリシリコン・ポリシリコン・キャパシタ、金属対金属キャパシタなどであり得る。

回路は、負荷２０２および２０４が、それぞれ、第１端において共通の電源電圧ＶＤＤに接続されかつ第２端においてＭ３およびＭ４のドレインに接続されるように、配線されている。出力電圧Ｖｏｕｔは負荷２０２および２０４の第２端のうちの一方から取り出され得る。例えば、図２Ａでは、負荷２０４の第２端とＭ４のドレインとの間の接続は＋Ｖｏｕｔを提供するために引き出され、また、負荷２０２の第２端とＭ３のドレインとの間の接続は−Ｖｏｕｔを提供するために引き出される。Ｍ３およびＭ４のゲートは、各々同じバイアス電圧ＶＤＤを受け取る。Ｍ３およびＭ４のソースは、Ｍ１およびＭ２のドレインにそれぞれ接続されている。Ｍ１およびＭ２のゲートは、上記のように、相違する形で入力電圧Ｖｉｎに接続されている。Ｍ１およびＭ２のソースは相互に結合され、かつＭ５およびＭ６のドレインに接続されている。上記のように、Ｍ５およびＭ６のゲートは、直流バイアス回路２４０および２５０の出力にそれぞれ接続されている。また、上記のように、Ｍ５およびＭ６のゲートは、交流結合キャパシタ２６２および２６４によって差動入力電圧にさらに結合されている。６つのトランジスタＭ１〜Ｍ６の各々は、一致しており、また、自身のバルクを自身のソースに接続されている。

入力電圧Ｖｉｎが増加してより多くの電流を流すようにＭ１を駆動すると、交流結合キャパシタ２６２は、Ｍ１のゲートへの入力（例えば図２Ａ中の＋Ｖｉｎ／２）と同じ入力電圧をＭ５のゲートに結合する。したがって、Ｍ５は適応型バイアスされる交流電流源として働く。よって、Ｍ５によって駆動される電流は入力電圧Ｖｉｎの増加につれて増加し、また、Ｍ５はＭ１により多くの電流を供給することが可能である。入力電圧Ｖｉｎが増加すると、トランジスタＭ２およびＭ６（これらのゲートは交流結合キャパシタ２６４によって結合されている）は同様に作用する。

したがって、テイル電流源段２６０では、Ｍ５およびＭ６は、直流定電流源として働き、交流可変電流源としても働く。上記のように、このことは、アンプ２００が直流バイアス状況に影響を与えることなくよりきれいな適応型バイアスを、ひいては工程、電圧、および温度（ＰＶＴ）の変化にわたってアンプの線形化を提供することを可能にする。

図２Ａの差動アンプに関して上記されている技術を様々な他のアンプ構成に適用することが可能であることは認識されるだろう。例えば、図２Ｂは発明の実施形態に従ったシングルエンド型入力アンプを例示している。

図２Ｂに示されているように、アンプ２０１は、図２Ａのアンプ２００に類似のｇｍ段２１０、電流バッファ段２２０、テイル電流源段２３０、負荷２０２および２０４、２つの直流バイアス回路２４０および２５０、ならびに新規な線形化回路２６０を含んでいる。しかしながら、図２Ａの差動入力デザインとは対照的に、図２Ｂのシングルエンド型の入力デザインはｇｍ段トランジスタのうちの一方（例えばトランジスタ２１２）においてシングルエンド型入力Ｖｉｎを受け取り、ｇｍ段トランジスタのうちの他方（例えばトランジスタ２１４）がアース電圧に結合されている。したがって、図２Ａの差動入力デザイン中のトランジスタ２１２および２１４のゲートと比較して、テイル電流源段２３０を適応型バイアスするために、図２Ｂの線形化回路２６０は、トランジスタ２１２および２１４のドレインからの入力電圧Ｖｉｎを容量結合している。具体的には、トランジスタ２１２のドレインが交流結合キャパシタ２６４に結合されかつトランジスタ２１４のドレインは交流結合キャパシタ２６２に結合されるように、トランジスタ２１２および２１４のドレインは交流結合キャパシタ２６２および２６４にクロス接続されている。したがって、図２Ｂのシングル・エンド型入力デザインでは、交流結合キャパシタ２１２は、ほぼ＋Ｖｉｎ／２の電圧を受け取り、また、交流結合キャパシタ２１４は、ほぼ−Ｖｉｎ／２の電圧を受け取る。このことは、図２Ａの差動入力型デザインと同じである。

背景において詳述されているように、アンプの線形性はその入力３次インターセプト・ポイント（ＩＩＰ３）を測定することによって定量化されることが可能である。これは、例えば、本技術分野において周知のように、標準的なツートーン・テストを使用して行われ得る。ツートーン・テストでは、わずかに相違する基本周波数の２つの正弦波がアンプに入力される。アンプが完全に線形ではないので、２つの入力周波数に対応する２つの希望信号の出力に加えて、アンプは２つの３次相互変調積も生成する。３次相互変調積は、アンプ中の非線形性によるツートーン入力を相互混合（あるいは変調）した結果である。出力信号および３次相互変調積は入力周波数に対してプロットされ、また、ＩＩＰ３は、所望の出力信号と３次積とが振幅において等しくなる理論的な点として測定される。３次相互変調積が多くの場合希望信号に周波数の点で非常に接近しており、したがって、フィルタリングによって容易に除去されることが可能でないので、ツートーン・テストはシステムの線形性の良好な測定量（測定された量（measure））を提供する。

図３は、発明の実施形態に従った適応型バイアス・アンプの標準的ツートーン・テストの下での性能を例示している。図３において、ツートーン・テストは、５ｐＦの交流結合容量値で図２Ａおよび図２Ｂの技術を実施する適応型バイアス・アンプに対して行なわれた。ツートーン・テストは広帯域能力を実証するために一連の周波数にわたって行なわれた。具体的には、ツートーン・テストは、２５０ＭＨｚ（トーン・グループ３３０）、５００ＭＨｚ（トーン・グループ３４０）、７５０ＭＨｚ（トーン・グループ３５０）、１０００ＭＨｚ（トーン・グループ３２０）、および１５００ＭＨｚ（トーン・グループ３６０）の典型的な周波数に中心をおくトーンについて実行された。比較のために、ツートーン・テストは、適応型バイアス無しで従来の差動アンプについて約６５０ＭＨｚ（トーン・グループ３１０）の周波数を中心とするトーンについても行なわれた。簡略化のために、１次および３次トーンのみが図３に示されている。

従来の差動アンプの出力に対応するトーン・グループ３１０は、３次トーン３１２、１次トーン３１４、１次トーン３１６、および３次トーン３１８を含んでいる。１次トーン３１４および３１６は２つの入力トーンの希望アンプ出力に相当し、また、３次トーン３１２および３１８はアンプ中の非線形性により発生する３次高調波に相当する。トーン・グループ３１０から導出されたもののような従来アンプのＩＩＰ３は、約０ｄＢｍである。

発明の実施形態による適応型バイアス・アンプの出力に対応するトーン・グループ３２０は、３次トーン３２２、１次トーン３２４、１次トーン３２６、および３次トーン３２８を含んでいる。１次トーン３２４および３２６は２つの入力トーンの希望アンプ出力に相当し、また、３次トーン３２２および３２８はアンプ中の非線形性により発生する３次高調波に相当する。トーン・グループ３３０、３４０、３５０、および３６０は同様に解釈されることが可能である。

図３から容易に明らかなように、適応型バイアス・アンプから出力された３次トーン３２２および３２８は、従来の差動アンプからの３次トーン３１２および３１８出力と比較して、著しく減じられている。トーン・グループ３１０から導出されたもののような適応型バイアス・アンプのＩＩＰ３は、約１２ｄＢｍである。さらに、トーン・グループ３２０〜３６０の３次トーンは比較的一定である。

したがって、図３に示されているように、発明の少なくとも１つの実施形態に従った適応型バイアス・アンプは、従来の差動アンプよりもいっそう線形化された（すなわち、ＩＩＰ３が改善された）出力を提供し得る。さらに、改善された線形化は、狭い周波数帯に制限されず、比較的広い周波数範囲にわたって維持される。

交流結合キャパシタについての様々な交流容量値は、様々な線形化性能を提供するだろう。表１は、２ｐＦ〜８ｐＦの範囲内の交流結合キャパシタの様々な容量値に対する標準的なツートーン・テストの下でシミュレートされたＩＩＰ３データを示している。しかしながら、交流結合キャパシタ値の適切な範囲はテイル電流源のトランジスタ（例えば図２Ａおよび図２ＢのＭ５およびＭ６）用に選択された物理的サイズに依存し、それはテイル電流源のゲート対ソース容量がそれらの物理的サイズに対応するからであることが認識されるだろう。したがって、表１中の値は典型的な目的だけのために示されており、制限をすることを意図されていない。表１のシミュレーションは約７００ＭＨｚに中心をおく入力トーンについて実行された。

本明細書において記述されているアンプ回路および他の線形化された能動回路は、通信、ネットワーク化、演算、民生用電子機器などのような様々な適用形態用に使用され得る。これらの線形化された能動回路は、無線通信システム中で、例として符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、グローバル移動体通信システム（ＧＳＭ（登録商標））システム、先進移動電話サービス（ＡＭＰＳ）システム、全地球測位システム（ＧＰＳ）、複数入力複数出力（ＭＩＭＯ）システム、直交周波数分割多重化（ＯＦＤＭ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングル・キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）中で使用され得る。アンプは、低ノイズ・アンプ（ＬＮＡ）、可変利得アンプ（ＶＧＡ）、電力アンプ（ＰＡ）、トランスインピーダンス・アンプなどとして使用され得る。ＣＤＭＡシステムはｃｄｍａ２０００、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、および／または他のＣＤＭＡ無線アクセス技術を実施し得る。

図４は、例示的無線通信装置（ＷＣＤ）４０２を例示するブロック図である。ＷＣＤ４０２は、送信信号経路およびアンテナ４２８とインターフェースしている受信信号経路を使用する。送信信号経路において、モデム４２０は、例えばマイクまたはキーパッドからのユーザ入力を符号化する符号化器（図示せず）から入力信号を受信し得る。モデム４２０は、ユーザ入力をベースバンド信号に変調する。送信プロセッサ４２２は、ベースバンドから無線周波数（ＲＦ）への信号処理を実行してＷＣＤ４０２によって送信されるＲＦ信号を生成する。例えば、送信プロセッサ４２２は、ベースバンド信号をＣＤＭＡ周波数帯域中のＲＦ信号にアップコンバートし、ベースバンド信号を増幅して電力アンプ４２４に信号駆動能力を提供する。ベースバンド直交信号はＣＤＭＡ周波数帯域にアップコンバートされる前に中間周波数にまずアップコンバートされ得る。あるいは、ベースバンド直交信号は、中間周波数にまずアップコンバートされずに、ＣＤＭＡ周波数帯域に直接アップコンバートされ得る。いずれの場合も、電力アンプ４２４はＲＦ信号をさらに増幅し、増幅された信号をデュプレクサ４２６に提供する。次に、デュプレクサ４２６は、ＲＦ信号をアンテナ４２８に提供する。アンテナ４２８はＲＦ信号を送信する。

受信信号経路において、デュプレクサ４２６はＲＦ信号を受信する。ＲＦ信号はベースバンド信号と比較して比較的低い電力であるので、ＬＮＡ４３０はＲＦ信号を増幅する。次に、受信プロセッサ４３２は、ＲＦからベースバンド信号への処理を実行してモデム４２０によって復調されるベースバンド信号を生成する。例えば、受信プロセッサ４３２は、ＲＦ信号を適切なベースバンド信号にダウンコンバートし得る。ＲＦ信号はベースバンド周波数にダウンコンバートされる前に中間周波数にまずダウンコンバートされ得る。あるいは、ＲＦ信号は、中間周波数にまずダウンコンバートされずに、ベースバンド周波数に直接ダウンコンバートされ得る。いずれの場合も、モデム４２０は、ベースバンド信号を復調して、復号されかつ出力装置（例えばスピーカ、表示画面）に提供される出力信号を生成する。

受信されたＲＦ信号は電力が低いので、ＬＮＡ４３０を含むＲＦフロント・エンドが高い線形度を示すことは重要である。したがって、ＬＮＡ４３０は、発明の様々な実施形態のうちのいずれか、例えば図２Ａの適応型バイアス・アンプ２００または図２Ｂの適応型バイアス・アンプ２０２に従って実現され得る。

前述のものを考慮すると、発明の実施形態が本明細書において記述されている機能、動作のシーケンス、および／またはアルゴリズムを実行するための副回路（sub-circuit）を備えた集積回路を含むことも可能であることは、認識されるだろう。また、発明の実施形態が本明細書において記述されている機能、動作シーケンス、および／またはアルゴリズムを実行するための方法を含むことが可能であることは認識されるだろう。例えば、図５は、発明の実施形態に従った被受信信号の増幅方法を例示するフローチャートである。示されているように、方法は、トランスコンダクタンス段で入力電圧を受け取ること（ブロック５０２）と、電流源によってトランスコンダクタンス段に電流を供給すること（ブロック５０４）と、電源からトランスコンダクタンス段に供給される電流をバッファすること（ブロック５０６）と、トランスコンダクタンス段を電流源に容量結合することによって電流源を適応型バイアスすること（ブロック５０８）と、適応型バイアス段に直流バイアス電圧を供給すること（ブロック５１０）と、負荷インピーダンスと電流バッファとの間の接続において出力電圧用のタップを提供するために負荷インピーダンスを使用して電源と電流バッファ段との間を流れる電流を妨げること（ブロック５１２）と、を含み得る。

１つ以上の例示的な実施形態において、記述されている機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのあらゆる組合せにおいて実現され得る。ソフトウェアにおいて実現される場合、関数は１つまたは複数の指示またはコードとして、コンピュータ可読媒体上で格納または送信され得る。コンピュータ可読媒体は、コンピュータ記憶装置媒体、およびコンピュータ・プログラムのある位置から別の位置への移動を容易にするあらゆる媒体を含む通信媒体、の両方を含んでいる。記憶媒体は、コンピュータによってアクセスされることが可能なあらゆる利用可能な物理的媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または命令またはデータ構造の形態の所望のプログラム・コードを運ぶか格納するために使用されることが可能で且つコンピュータによってアクセスされることが可能な他のあらゆる媒体を具備し得る。また、あらゆる接続も当然、コンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、撚線対、ディジタル加入者線（ＤＳＬ）、または赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、または他の遠隔ソースから送信される場合、この同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または赤外線、無線およびマイクロ波のような無線技術は、媒体の定義に含まれている。本明細書において使用されているディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、コンパクト・ディスク（ＣＤ）、レーザー・ディスク（登録商標）、光ディスク、ディジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）・ディスクおよびブルーレイ・ディスクを含んでいる。ここで、ディスク（ｄｉｓｋ）は通常磁気的にデータを再生し、他方、ディスク（ｄｉｓｃ）はレーザーでデータを光学的に再生する。上記のものの組合せもコンピュータ可読媒体の範囲に含まれるべきである。

前述の開示は発明の例証的な実施形態を示しているが、添付された請求項によって定義されるような発明の範囲から外れることなく様々な変更および修正を本明細書においてなされ得ることが注目されるべきである。本明細書において記述されている発明の実施形態に従った方法請求項の機能、ステップ、および／または動作が任意のいずれかの具体的な順序で実行されることは必須ではない。さらに、発明の要素は単数で記述されあるいは請求項中で記述されているかもしれないが、単数への限定が明示的に述べられない限り複数が企図されている。

Claims

アンプを具備する装置であって、前記アンプは、
入力電圧を受け取るように構成されたトランスコンダクタンス段と、
前記トランスコンダクタンス段に電流を供給するように構成されたテイル電流源段と、
前記トランスコンダクタンス段を前記テイル電流源段に容量結合するように構成された、適応型バイアス段と、
を具備する、装置。
前記トランスコンダクタンス段が第１および第２トランジスタを具備し、前記適応型バイアス段が前記第１および第２トランジスタのゲートを前記第１および第２トランジスタのゲートにおいて受け取られた差動入力電圧に基づいて前記テイル電流源段の複数のバイアス入力に容量結合するように構成されている、
請求項１のアンプ。
前記適応型バイアス段が複数の交流結合キャパシタを含み、各交流結合キャパシタが第１端において前記トランスコンダクタンス段の前記第１および第２トランジスタのうちの一方のゲートに接続され、第２端において前記テイル電流源段のバイアス入力に接続されている、
請求項２のアンプ。
各交流結合キャパシタが約２ｐＦ〜約８ｐＦの範囲内の容量を有している、
請求項３のアンプ。
各交流結合キャパシタが約４ｐＦ〜約５ｐＦの容量を有している、
請求項３のアンプ。
前記トランスコンダクタンス段が第１および第２トランジスタを具備し、前記適応型バイアス段が前記第１および第２トランジスタのドレインを前記第１および第２トランジスタのうちの一方のゲートにおいて受け取られたシングル・エンド型入力電圧に基づいて前記テイル電流源段の複数のバイアス入力に容量的にクロス結合するように構成されている、
請求項１のアンプ。
前記適応型バイアス段が複数の交流結合キャパシタを含み、各交流結合キャパシタが第１端において前記トランスコンダクタンス段の前記第１および第２トランジスタのうちの一方のドレインに接続され、第２端において前記テイル電流源段のバイアス入力に接続されている、
請求項６のアンプ。
各交流結合キャパシタが約２ｐＦ〜約８ｐＦの範囲内の容量を有している、
請求項７のアンプ。
各交流結合キャパシタが約４ｐＦ〜約５ｐＦの容量を有している、
請求項７のアンプ。
前記テイル電流源段のバイアス入力に結合され、直流バイアス電圧を前記テイル電流源段に供給するように構成されている少なくとも１つの直流バイアス回路をさらに具備する、
請求項１のアンプ。
前記トランスコンダクタンス段に結合され、電源から前記トランスコンダクタンス段に供給される電流をバッファするように構成されている電流バッファ段をさらに具備する、
請求項１のアンプ。
前記電源と前記電流バッファ段との間に接続された複数の負荷インピーダンスをさらに具備し、少なくとも１つの出力電圧が前記複数の負荷インピーダンスの少なくとも１つと前記電流バッファ段との間の接続から引き出される、
請求項１１のアンプ。
前記複数の負荷インピーダンスが抵抗である、
請求項１２のアンプ。
前記装置が無線通信装置である、
請求項１の装置。
入力電圧を受け取るためのトランスコンダクタンス手段と、
前記トランスコンダクタンス手段に電流を供給するための電流供給手段と、
前記トランスコンダクタンス手段を前記電流供給手段に容量結合するための適応型バイアス手段と、
を具備するアンプ。
前記適応型バイアス手段が前記トランスコンダクタンス手段の入力接続を差動入力電圧に基づいて前記電流供給手段のバイアス入力に結合する、
請求項１５のアンプ。
前記適応型バイアス手段が前記トランスコンダクタンス手段の出力接続をシングル・エンド型入力電圧に基づいて前記電流供給手段のバイアス入力にクロス結合する、
請求項１５のアンプ。
前記適応型バイアス手段が約２ｐＦ〜約８ｐＦの範囲の容量を含んでいる、
請求項１５のアンプ。
前記適応型バイアス手段が約４ｐＦ〜約５ｐＦの容量を含んでいる、
請求項１５のアンプ。
前記適応型バイアス手段に直流バイアス電圧を供給するための直流バイアス手段をさらに具備する、
請求項１５のアンプ。
電源から前記トランスコンダクタンス手段に供給される電流をバッファするための電流バッファ手段をさらに具備する、
請求項１５のアンプ。
前記電源と前記電流バッファ手段との間を流れる電流を妨げる（impede）ためのインピーダンス手段をさらに具備し、少なくとも１つの出力電圧が前記インピーダンス手段と前記電流バッファ手段との間の接続から引き出される、
請求項２１のアンプ。
入力電圧を増幅するための集積回路であって、
入力電圧を受け取るための第１副回路と、
前記第１副回路に電流を供給するための第２副回路と、
前記第１副回路を前記第２副回路に容量結合することによってアンプを適応型バイアスするための第３副回路と、
を具備する、集積回路。
前記第３副回路が前記第１副回路の入力接続を差動入力電圧に基づいて前記第３副回路のバイアス入力に結合する、
請求項２３の集積回路。
前記第３副回路が前記第１副回路の出力接続をシングル・エンド型入力電圧に基づいて前記第３副回路のバイアス入力にクロス結合する、
請求項２３の集積回路。
前記第３副回路が約２ｐＦ〜約８ｐＦの範囲の容量を提供する、
請求項２３の集積回路。
前記第３副回路が約４ｐＦ〜約５ｐＦの容量を提供する、
請求項２３の集積回路。
前記第３副回路に直流バイアス電圧を供給するための第４副回路をさらに具備する、
請求項２３の集積回路。
電源から前記第１副回路に供給される電流をバッファするための第５副回路をさらに具備する、
請求項２８の集積回路。
前記電源と前記第５副回路との間を流れる電流を妨げる（impede）ための第６副回路をさらに具備し、少なくとも１つの出力電圧が前記第６副回路と前記電流第５副回路との間の接続から引き出される、
請求項２９の集積回路。
受信された信号を増幅するための方法であって、
トランスコンダクタンス段で入力電圧を受け取り、
電流源によって前記トランスコンダクタンス段に電流を供給し、
前記トランスコンダクタンス段を前記電流源に容量結合することによって前記電流源を適応型バイアスする、
ことを具備する方法。
適応型バイアスすることが、前記トランスコンダクタンス段の入力接続を差動入力電圧に基づいて前記電流源のバイアス入力に結合することを含む、
請求項３１の方法。
適応型バイアスすることが、前記トランスコンダクタンス段の出力接続をシングル・エンド型入力電圧に基づいて前記電流源のバイアス入力に結合することを含む、
請求項３１の方法。
適応型バイアス段に直流バイアス電圧を供給することをさらに具備する、
請求項３１の方法。
電源から前記トランスコンダクタンス段に供給される電流をバッファすることをさらに具備する、
請求項３１の方法。
前記電源と電流バッファ段との間を流れる電流を妨げることをさらに具備し、少なくとも１つの出力電圧が少なくとも１つの負荷インピーダンスと電流バッファとの間の接続から引き出される、
請求項３５の方法。