JP2011520384A - カラム固定パターンノイズ補正回路及び方法 - Google Patents
カラム固定パターンノイズ補正回路及び方法 Download PDFInfo
- Publication number
- JP2011520384A JP2011520384A JP2011508489A JP2011508489A JP2011520384A JP 2011520384 A JP2011520384 A JP 2011520384A JP 2011508489 A JP2011508489 A JP 2011508489A JP 2011508489 A JP2011508489 A JP 2011508489A JP 2011520384 A JP2011520384 A JP 2011520384A
- Authority
- JP
- Japan
- Prior art keywords
- column
- signal
- test
- pixel circuit
- fixed pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
Abstract
固定パターンノイズを補正する回路又は方法は、テスト画素回路からなる少なくとも1つのテスト行を備えている。外部電圧が、少なくとも1つのテスト行の各画素回路に印加される。したがって、テスト行の画素回路の出力信号は、光子の信号又は暗電流の信号に依存しない。印加電圧は、撮像素子の各列の列オフセット誤差を決定するのに用いられる。
【選択図】図1
【選択図】図1
Description
本発明は、一般的には、撮像素子に関し、特に、CMOS撮像素子のカラム固定パターンノイズ補正回路及び方法に関する。
CMOS撮像素子を用いて実現される可視撮像装置は、カメラのノイズ、コスト、消費電力を低減する一方で、同時に、分解能(resolution)及びキャプチャレートを向上させている。最新の高性能カメラでは、シングルチップ上に集積された様々なサポーティングブロック(supporting blocks)を用いて低雑音の画像検出回路と処理回路(low-noise image detection and processing)とを効率良く接続するCMOSのiSoC(imaging System-on-Chip)撮像素子を用いている。
一方、CMOSのiSoC撮像素子は、画像を捕捉するのに用いられる特別なアナログ読出アーキテクチャの副産物である画像アーチファクト(image artifacts)を発生し易い。そのような画像アーチファクトの一般的な例として、カラム固定パターンノイズ(以下、カラムFPNという。)があり、カラムFPNは、画素の列回路のそれぞれが異なる固定オフセットを有するときに生ずる。これらのオフセット値は、画素の各列が物理的に異なる列回路によってサンプリングされるという事実により生ずる。全ての列回路は同一となるように設計されているが、撮像素子の製造プロセス、電源電圧、あるいは温度変化のために、列回路間には差異が生ずる。
これらのオフセットが列回路のそれぞれにあるので、画像にノイズとして現れる。このようなオフセットのピーク−ピーク値の差が、静止画像又はビデオ画像においてノイズとして現れるほど大きいときには、カラムFPNは、低いゲイン(nominal gain)であっても顕著になるので、カラムFPNを補正する方法をとらなければならない。
カラムFPNは、撮像素子の信号回路中に配置されたアナログ回路と、撮像素子の下流に配置されたデジタル回路との両方において、様々な技術を用いて補正される。後者の場合には、撮像素子の下流にあるデジタル回路は、iSoC撮像素子にオンチップにもできるし、オフチップ、すなわちビデオカメラ装置側に設置することもできる。初期の例として、記憶されたカラムFPNのデータを、撮像素子のビデオ出力から差し引く、外部差動アンプを用いた撮像素子の技術が、米国特許第3,067,283号に開示されている。
他の先行技術として、アナログ的手法又はデジタル的手法のいずれかにより、iSoC内にFPN抑制回路を集積化するものがある。例えば米国特許第5,892,540号には、自己補正型の列バッファ回路が開示されており、これは、各列において各画素を読み出すときに、アナログ領域において、列オフセットを数10μVのオーダに能動的に抑制するものである。この方法では、各列バッファのDCオフセットを補正している間は、信号処理回路において後で発生するオフセットを補正することはできない。それでも、この米国特許第5,892,540号は、まず、無光状態でカラムFPNを測定し、オフセット項を記憶し、そして、ビデオストリームを生成している間に、カラムFPNを補正する、それ以前のFPN補正方法、例えば上述の米国特許第3,067,283号と米国特許第3,949,162号の両方を改善している。米国特許第3,949,162号では、デジタル的にデータを取り込んだ後に、アナログ領域においてオフセットを補正する。
撮像素子内に専用のオプティカルブラック(以下、OBという。)画素(受光領域から遮へいされた画素)を設ける必要があり、OB画素は、受光領域を取り囲む周辺部に配置されていなければならない。OB画素は、黒レベルクランプを最適化し、FPN補正を適切に容易化するのに有用である。米国特許第4,678,938号には、列方向及び行方向に関する具体例が開示されており、これは、各列又は各行のオフセットを動的に除去するために、OB画素をフィードバック制御法で読み出すものである。後の米国特許第4,839,729号は、アクティブ画素の各ラインを、記憶したOB画素の1ライン分と同時に読み出し、米国特許第3,067,283号における差動アンプを用いたパイオニア的方法でカラムFPNを除去することにより、米国特許第4,678,938号の有効性を改良するものである。後の米国特許第6,788,340号は、様々な引用文献と他の先行文献を組み合わせて、シングルチップiSoCに内蔵できる集積化されたソリューションを開示している。特に、米国特許第6,788,340号では、撮像素子の周囲に配置されたOB画素を、DSP(digital controller)及びプログラマブルゲイン差動アンプと組み合わせる構成が開示されている。しかしながら、米国特許第6,788,340号には、カラムFPNを補正する具体的手段及び有効なアルゴリズムは開示されていない。その代わりに、米国特許第6,788,340号が焦点としているのは、ビデオ信号(video)を動的に調整することを可能にして、A/Dコンバータの入力範囲を常に最大にすることと、画像の輝度を最適化することである。後の米国特許第7,098,950号は、欠損した画素を外すことにより、黒レベルクランプを改良している。
上述したように、この問題に対処する典型的な方法は、固定した数のOB画素行により生成される出力を用いることと、各列のオフセット値を決定することである。そして、このオフセット値は記憶され、欠損がない画像の画素が読み出されたときに、そのオフセット値を(、通常は、デジタル領域において、)列毎に適用(applied)して、カラムFPNを低減し、あるいは除去する。カラムFPNを人間の目に見えないようにするために(特に、高ゲイン設定をしたときに)、多くの場合、多数行のOB画素が必要となる。たとえば、オフセット値が単にOB画素行の平均をとることによって計算される場合、各列の記憶されたオフセット値のノイズは、1つのOB画素(a single black pixel)のノイズの、サンプリングされたOB画素の行数の平方根分の1となる。1つの画素(single pixel)のノイズを1/10に低減する場合、OB画素行として100行必要になる。しかしながら、このOB画素行数は、撮像素子の有効画素領域を減少させてしまう。
したがって、OB画素行数を増やさず、また性能を犠牲にすることなく、撮像素子のカラムFPNを補正するソリューションが望ましい。
本発明の一実施の形態に基づくカラム固定パターンノイズ(カラムFPN)補正回路は、フローティング拡散ノードをそれぞれ有する複数の画素回路を含む第1のテスト行と、フローティング拡散ノードのそれぞれに接続されたテスト信号線とを備える。そして、テスト信号線を介して第1のテスト行の画素回路のそれぞれにテスト信号を供給し、第1のテスト行の各画素回路からの出力信号を二重サンプリングして、各画素回路の列オフセットを決定する。また、このカラムFPN補正回路では、第1のテスト行の各画素回路からの出力信号を、複数回サンプリングして、各画素回路の列オフセットを決定する。また、このカラムFPN補正回路は、テスト信号線に直列に接続されたスイッチを更に備える。
本発明の一実施の形態に基づく、撮像素子内のカラム固定パターンノイズを補正するカラムFPN補正方法は、テスト信号をテスト行の各画素回路のフローティング拡散ノードに供給するステップと、テスト行の各画素回路からの出力信号を二重サンプリングして、列オフセット値を決定するステップと、画素の各列の列オフセット値をメモリに記憶するステップとを有する。そして、列オフセット値は、画像信号読出期間中に、各画素回路から読み出された画像信号に加算される。また、このカラムFPN補正方法では、テスト信号を供給するステップ及び二重サンプリングして列オフセット値を決定するステップは、所定の回数繰り返される。
本発明の他の実施の形態に基づくカラムFPN補正回路は、フローティング拡散ノード及び読出トランジスタをそれぞれ有する複数の画素回路を含む第1のテスト行と、第1のテスト行の各画素回路のフローティング拡散ノードに接続された第1のテスト信号線と、第1のテスト行の各画素回路の読出トランジスタに接続された第1の読出信号線と、フローティング拡散ノード及び読出トランジスタをそれぞれ有する複数の画素回路を含む第2のテスト行と、第2のテスト行の各画素回路のフローティング拡散ノードに接続された第2のテスト信号線と、第2のテスト行の各画素回路の上記読出トランジスタに接続された第2の読出信号線とを備える。そして、第1の読出信号線には、第1のリセット信号と第1のビデオ信号とが切り換えられて供給され、第2の読出信号線には、第2のリセット信号と第2のビデオ信号とが切り換えられて供給される。また、第1のビデオ信号と第2のリセット信号は、第1の期間中に、第1の読出信号線と第2の読出信号線にそれぞれ供給され、第1のリセット信号と第2のビデオ信号は、第2の期間中に、第1の読出信号線と第2の読出信号線にそれぞれ供給される。
本発明の他の実施の形態に基づく、撮像素子内のカラムFPNを補正するカラムFPN補正方法は、第1のテスト行の各画素回路のフローティング拡散ノードに第1のテスト信号を供給するステップと、第2のテスト行の各画素回路のフローティング拡散ノードに第2のテスト信号を供給するステップと、第1のテスト行の各画素回路の読出トランジスタに第1のビデオ信号を供給するステップと、第2のテスト行の各画素回路の読出トランジスタに第2のビデオ信号を供給するステップと、画素の各列の第1の出力信号をサンプリングして、第1の列オフセット値を決定するステップと、第1のテスト行の各画素回路の読出トランジスタに第1のリセット信号を供給するステップと、第2のテスト行の各画素回路の読出トランジスタに第2のビデオ信号を供給するステップと、画素の各列の第2の出力信号をサンプリングして、第2の列オフセット値を決定するステップと、第1及び第2の列オフセット値に基づいて、画像の各列の最終的な列オフセット値を決定するステップと、画素の各列の最終的な列オフセット値を、メモリに記憶するステップとを有する。そして、最終的な列オフセット値は、画像信号読出期間中に、各列から読み出された画像信号に加算される。
以下、当業者が本発明を実施及び利用できるように、並びに本発明の発明者が、本発明を実施するために最良と考える実施の形態を用いて、本発明を説明する。なお、当業者にとっては、様々に変更できることは明らかである。これらの変更、等価物、代替物は全て、本発明の思想及び範囲内に含まれる。
本発明の一実施の形態において、「テスト行(test row)」は、カラム固定パターンノイズ(以下、カラムFPNという。)となる各列のオフセット値を決定するために、繰り返してサンプリングされる。テスト行は、光子の信号又は暗電流の信号に依存せず、外部から印加される電圧(すなわち、画素アレイに対して外部の信号)に依存した出力を有する画素の列である。その電圧は、撮像素子上のプログラマブルDAC(D/Aコンバータ)から、あるいは撮像素子の外部の電圧源から供給される基準電圧である。テスト信号は、各画素回路内のフローティング拡散ノードに印加される。
このソリューションは、カラムFPNが並列の列回路に起因して発生するという事実を利用するものである。すなわち、本発明に係るカラムFPN補正回路は、列回路のオフセット値を決定するのに、多くの行の画素を読み出す代わりに、テスト信号を列回路に供給し、各列からの出力信号を多数回サンプリングして、各列回路のオフセット値を正確に計算するものである。したがって、本発明のカラムFPN補正回路は、撮像素子の有効領域を減らしてしまう多数のオプティカルブラック(以下、OBという。)画素行を必要としない。
撮像素子のテスト行の回路例を図1に示す。外部電圧源から画素出力信号にノイズがのることを防止するために、テスト行の各画素回路のソースフォロワアンプ回路のゲート電圧をサンプリングする。そして、そのサンプリング信号は、繰り返して読み出される。図1に示す回路図は、4トランジスタ(以下、4Tという。)により実現される画素回路の一例であるが、他の画素回路構成にも、本発明の概念を有効に適用することができる。
図1に示すように、転送トランジスタM1をターンオンして、あらゆる光子又は暗電流によって発生した電子を空にする。リセットトランジスタM2をターンオフして、RESETBUSが外部電圧のテスト信号線VTESTROWと短絡することを防止する。テスト信号線VTESTROWと直列に接続されたスイッチS1により、この行の全てのフローティング拡散ノードの電圧をサンプリングすることを可能にする。このサンプリングは1フレームにつき1回、全ての行について又は必要に応じて行われる。画素出力が二重サンプリングされている間は、サンプリングされた電圧はリフレッシュされないので、外部電圧源からのノイズは除去される。技術的に知られているように、二重サンプリングにより、各画素から信号(image signal)が2回、すなわち画像信号(image signal)が供給される前に1回、供給後に1回サンプリングされる。そして、2つの信号の差分が画像信号(image signal)として利用される。
特定の状況においては、テスト信号線VTESTROWによるサンプリングは必ずしも必要なく、テスト信号線VTESTROWの電圧は、電圧を供給するのに用いられる電圧源のノイズの影響に応じて、連続的に供給されることもある。実際には、二重サンプリングを用い、列オフセットを決定するために2つのサンプリング値の差分を用いる限り、テスト信号線VTESTROWに用いられる実際の電圧は、それほど重要ではない。
図2は、本発明の他の実施の形態に基づくカラムFPN補正回路を示す。この実施の形態においては、2つのテスト行が利用される。1つのテスト行は、リセット信号レベル(reset level)として用いられ、他の1つのテスト行は、ビデオ信号レベル(video level)として用いられる。
2つのテスト行を用いるときの考えられる問題としては、画素回路内のソースフォロワアンプ間のしきい値のずれが、各列のカラムFPNに加算されるというものである。ソースフォロワアンプは、通常、非常に小さい形状の素子であることから、このずれは、実際のカラムFPNよりもずっと悪くなることがある。
この問題に対する1つのソリューションは、どちらの行をリセット信号レベルとして用いるか、どちらの行をビデオ信号レベルとして用いるかを、カラムFPN補正に用いられるテスト行のサンプル値の総数によって、サンプリングサイクルの中間点で切り換えることである。例えば図2に示すように、入力信号は、サンプリングサイクルの中間点で切り換える。画素の重み付けがサンプリングサイクルの第1の半期間と第2の半期間で同じである限り、ソースフォロワアンプ間のしきい値のずれは、キャンセルされる。
カラムFPNを補正するためには、ビデオ信号レベル及びリセット信号レベルを、通常、互いに非常に近いレベルに設定して、信号オフセットがカラムFPN補正用のオフセット値に記憶されるのを防止する。なお、特定の状況下においては、例えばゲイン補正に対しては、ビデオ信号レベルとリセット信号レベルに差をもたせることが、有利に働くこともある。
列回路のゲイン補正は、ビデオ信号レベルとリセット信号レベルとの差異のあるテスト信号を発生させ、そして、列回路のゲインを調整し、それぞれの列回路の出力を測定することによって、実行される。そして、これらのゲインによるオフセット値は、列回路のゲインを調整するために、列毎にメモリに記憶され、列回路のゲインのずれは補正することができる。
本発明の一実施の形態における幾つかの部分は、本発明の開示に基づいてプログラミングされた従来の汎用若しくは専用のコンピュータ又はマイクロプロセッサを用いて実現することができ、このことは、コンピュータ技術の当業者にとって明らかである。
本発明の開示に基づいて、プログラマは、適切なソフトウェアを簡単にコーディングすることができ、このことは、ソフトウェア技術の当業者にとって明らかである。また、本発明は、特定用途向け集積回路を準備することにより、あるいは既存の部品を接続して適切な回路を構成することにより、実現することができ、このことは、当業者にとって明らかである。
上述の好ましい実施の形態の様々な変更及び修正は、本発明の範囲及び精神を逸脱することなく、行うことができることは、当業者にとっては明らかである。したがって、特許請求の範囲内において、特にここに説明した実施の形態以外の形態で、発明を実施できることは、言うまでもない。
M1 転送トランジスタ、M2 リセットトランジスタ、S1 スイッチ、VTESTROW テスト信号線
Claims (9)
- フローティング拡散ノードをそれぞれ有する複数の画素回路を含む第1のテスト行と、
上記フローティング拡散ノードのそれぞれに接続されたテスト信号線とを備え、
上記テスト信号線を介して上記第1のテスト行の画素回路のそれぞれにテスト信号を供給し、該第1のテスト行の各画素回路からの出力信号を二重サンプリングして、各画素回路の列オフセットを決定することを特徴とするカラム固定パターンノイズ補正回路。 - 上記第1のテスト行の各画素回路からの出力信号を、複数回サンプリングして、各画素回路の列オフセットを決定することを特徴する請求項1記載のカラム固定パターンノイズ補正回路。
- 上記テスト信号線に直列に接続されたスイッチを更に備える請求項1記載のカラム固定パターンノイズ補正回路。
- 撮像素子内のカラム固定パターンノイズを補正するカラム固定パターンノイズ補正方法において、
テスト信号をテスト行の各画素回路のフローティング拡散ノードに供給するステップと、
上記テスト行の各画素回路からの出力信号を二重サンプリングして、列オフセット値を決定するステップと、
画素の各列の列オフセット値をメモリに記憶するステップとを有し、
上記列オフセット値は、画像信号読出期間中に、各画素回路から読み出された画像信号に加算されることを特徴とするカラム固定パターンノイズ補正方法。 - 上記テスト信号を供給するステップ及び上記二重サンプリングして列オフセット値を決定するステップは、所定の回数繰り返されることを特徴とする請求項4記載のカラム固定パターンノイズ補正方法。
- フローティング拡散ノード及び読出トランジスタをそれぞれ有する複数の画素回路を含む第1のテスト行と、
上記第1のテスト行の各画素回路の上記フローティング拡散ノードに接続された第1のテスト信号線と、
上記第1のテスト行の各画素回路の上記読出トランジスタに接続された第1の読出信号線と、
フローティング拡散ノード及び読出トランジスタをそれぞれ有する複数の画素回路を含む第2のテスト行と、
上記第2のテスト行の各画素回路の上記フローティング拡散ノードに接続された第2のテスト信号線と、
上記第2のテスト行の各画素回路の上記読出トランジスタに接続された第2の読出信号線とを備えるカラム固定パターンノイズ補正回路。 - 上記第1の読出信号線には、第1のリセット信号と第1のビデオ信号とが切り換えられて供給され、
上記第2の読出信号線には、第2のリセット信号と第2のビデオ信号とが切り換えられて供給されることを特徴とする請求項6記載のカラム固定パターンノイズ補正回路。 - 上記第1のビデオ信号と上記第2のリセット信号は、第1の期間中に、上記第1の読出信号線と上記第2の読出信号線にそれぞれ供給され、
上記第1のリセット信号と上記第2のビデオ信号は、第2の期間中に、上記第1の読出信号線と上記第2の読出信号線にそれぞれ供給されることを特徴とする請求項7記載のカラム固定パターンノイズ補正回路。 - 撮像素子内のカラム固定パターンノイズを補正するカラム固定パターンノイズ補正方法において、
第1のテスト行の各画素回路のフローティング拡散ノードに第1のテスト信号を供給するステップと、
第2のテスト行の各画素回路のフローティング拡散ノードに第2のテスト信号を供給するステップと、
上記第1のテスト行の各画素回路の読出トランジスタに第1のビデオ信号を供給するステップと、
上記第2のテスト行の各画素回路の読出トランジスタに第2のリセット信号を供給するステップと、
画素の各列の第1の出力信号をサンプリングして、第1の列オフセット値を決定するステップと、
上記第1のテスト行の各画素回路の読出トランジスタに第1のリセット信号を供給するステップと、
上記第2のテスト行の各画素回路の読出トランジスタに第2のビデオ信号を供給するステップと、
画素の各列の第2の出力信号をサンプリングして、第2の列オフセット値を決定するステップと、
上記第1及び第2の列オフセット値に基づいて、画像の各列の最終的な列オフセット値を決定するステップと、
上記画素の各列の最終的な列オフセット値を、メモリに記憶するステップとを有し、
上記最終的な列オフセット値は、画像信号読出期間中に、各列から読み出された画像信号に加算されることを特徴とするカラム固定パターンノイズ補正方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/151,916 US20090278963A1 (en) | 2008-05-08 | 2008-05-08 | Apparatus and method for column fixed pattern noise (FPN) correction |
US12/151,916 | 2008-05-08 | ||
PCT/US2009/002766 WO2009137030A1 (en) | 2008-05-08 | 2009-05-05 | Apparatus and method for column fixed pattern noise (fpn) correction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011520384A true JP2011520384A (ja) | 2011-07-14 |
Family
ID=41264869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011508489A Withdrawn JP2011520384A (ja) | 2008-05-08 | 2009-05-05 | カラム固定パターンノイズ補正回路及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090278963A1 (ja) |
EP (1) | EP2286580A1 (ja) |
JP (1) | JP2011520384A (ja) |
WO (1) | WO2009137030A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8648932B2 (en) | 2009-08-13 | 2014-02-11 | Olive Medical Corporation | System, apparatus and methods for providing a single use imaging device for sterile environments |
EP2550799A4 (en) | 2010-03-25 | 2014-09-17 | Olive Medical Corp | SYSTEM AND METHOD FOR PROVIDING A SINGLE-WAY IMAGING DEVICE FOR MEDICAL ENVIRONMENTS |
AU2012253254B2 (en) | 2011-05-12 | 2016-12-15 | DePuy Synthes Products, Inc. | Image sensor with tolerance optimizing interconnects |
JP5162001B2 (ja) * | 2011-05-16 | 2013-03-13 | 株式会社東芝 | 撮像装置、撮像方法 |
US8908067B2 (en) * | 2011-07-28 | 2014-12-09 | Aptina Imaging Corporation | Imaging systems with digitally controlled analog offset compensation |
US9006630B2 (en) | 2012-01-13 | 2015-04-14 | Altasens, Inc. | Quality of optically black reference pixels in CMOS iSoCs |
AU2013295565B2 (en) | 2012-07-26 | 2017-06-22 | DePuy Synthes Products, Inc. | Camera system with minimal area monolithic CMOS image sensor |
US9854138B2 (en) | 2012-09-20 | 2017-12-26 | Gyrus Acmi, Inc. | Fixed pattern noise reduction |
CN105228503B (zh) | 2013-03-15 | 2017-11-07 | 德普伊新特斯产品公司 | 最小化内窥镜应用中图像传感器输入/输出和导体的数量 |
BR112015023206A2 (pt) | 2013-03-15 | 2017-08-22 | Olive Medical Corp | Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados |
KR102136851B1 (ko) | 2013-04-23 | 2020-07-23 | 삼성전자 주식회사 | 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법 |
US9843797B2 (en) * | 2015-06-11 | 2017-12-12 | Semiconductor Components Industries, Llc | Imaging systems having column readout circuitry with test data injection capabilities |
EP3595291B1 (en) | 2018-07-11 | 2020-12-30 | IMEC vzw | An image sensor and a method for read-out of pixel signal |
CN112040151A (zh) * | 2019-06-04 | 2020-12-04 | 比亚迪股份有限公司 | 图像噪声处理方法、装置、图像传感器及存储介质 |
CN113808046B (zh) * | 2021-09-18 | 2024-04-02 | 凌云光技术股份有限公司 | 一种平场校正参数的获取方法及装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3067283A (en) * | 1959-12-10 | 1962-12-04 | Richard L Petritz | Infrared image system |
GB1435304A (en) * | 1973-11-13 | 1976-05-12 | Carreras Rothmans Ltd | Alginate fibres |
JPS6181087A (ja) * | 1984-09-28 | 1986-04-24 | Olympus Optical Co Ltd | 固体撮像装置 |
JPS63296478A (ja) * | 1987-05-28 | 1988-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像装置 |
US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
US6320616B1 (en) * | 1997-06-02 | 2001-11-20 | Sarnoff Corporation | CMOS image sensor with reduced fixed pattern noise |
US6788340B1 (en) * | 1999-03-15 | 2004-09-07 | Texas Instruments Incorporated | Digital imaging control with selective intensity resolution enhancement |
EP1143706A3 (en) * | 2000-03-28 | 2007-08-01 | Fujitsu Limited | Image sensor with black level control and low power consumption |
US6903670B1 (en) * | 2002-10-04 | 2005-06-07 | Smal Camera Technologies | Circuit and method for cancellation of column pattern noise in CMOS imagers |
-
2008
- 2008-05-08 US US12/151,916 patent/US20090278963A1/en not_active Abandoned
-
2009
- 2009-05-05 WO PCT/US2009/002766 patent/WO2009137030A1/en active Application Filing
- 2009-05-05 JP JP2011508489A patent/JP2011520384A/ja not_active Withdrawn
- 2009-05-05 EP EP09743017A patent/EP2286580A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2009137030A1 (en) | 2009-11-12 |
US20090278963A1 (en) | 2009-11-12 |
EP2286580A1 (en) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011520384A (ja) | カラム固定パターンノイズ補正回路及び方法 | |
JP4827508B2 (ja) | 撮像システム | |
US8363133B2 (en) | Solid-state image capturing device and camera | |
JP5034610B2 (ja) | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 | |
US6903670B1 (en) | Circuit and method for cancellation of column pattern noise in CMOS imagers | |
US6844896B2 (en) | Modification of column fixed pattern column noise in solid state image sensors | |
JP5350466B2 (ja) | カラム固定パターンノイズ補正方法 | |
US7679661B2 (en) | Imaging apparatus having a correction section for correcting a vertical stripe-like noise and a dark shading in the horizontal direction | |
JP4517660B2 (ja) | 固体撮像装置、画像入力装置および固体撮像素子の駆動方法 | |
JP5871496B2 (ja) | 撮像装置及びその駆動方法 | |
US7479995B2 (en) | On chip real time FPN correction without imager size memory | |
JP2006025146A (ja) | 固体撮像素子装置及び信号処理方法 | |
US9979910B2 (en) | Image capturing apparatus and control method thereof, and storage medium | |
JP4546563B2 (ja) | 半導体集積回路 | |
US8169524B2 (en) | Image sensing apparatus with pixel readout correction | |
JP2007074435A (ja) | 固体撮像装置およびその駆動方法 | |
TW201143411A (en) | Method for determining column offset corrections for image sensors | |
JP5489739B2 (ja) | 信号処理装置、撮像装置、及び信号処理方法 | |
JP4253908B2 (ja) | 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法 | |
JP2012235193A (ja) | 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム | |
JP6896788B2 (ja) | 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体 | |
JP7316028B2 (ja) | 撮像素子及びその制御方法、及び撮像装置 | |
JP2007081453A (ja) | 撮像装置及び信号処理方法並びにプログラム | |
JP2018133685A (ja) | 撮像素子、その制御方法、および制御プログラム、並びに撮像装置 | |
JP2021153291A (ja) | 撮像装置、コンピュータプログラム及び記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |