JP2011512646A - 基板の表面を局部エッチングする方法 - Google Patents

基板の表面を局部エッチングする方法 Download PDF

Info

Publication number
JP2011512646A
JP2011512646A JP2010541081A JP2010541081A JP2011512646A JP 2011512646 A JP2011512646 A JP 2011512646A JP 2010541081 A JP2010541081 A JP 2010541081A JP 2010541081 A JP2010541081 A JP 2010541081A JP 2011512646 A JP2011512646 A JP 2011512646A
Authority
JP
Japan
Prior art keywords
substrate
plasma
pad
polymer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010541081A
Other languages
English (en)
Other versions
JP5715421B2 (ja
Inventor
ローラン ジャラベール
Original Assignee
サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク filed Critical サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク
Publication of JP2011512646A publication Critical patent/JP2011512646A/ja
Application granted granted Critical
Publication of JP5715421B2 publication Critical patent/JP5715421B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本発明は、基板の表面を局部エッチングする方法であって、ａ）その面のうちの１つに３次元パターンを有するガス透過性ポリマーパッドを作製すること、ｂ）パッドパターンを有する面を基板と接触させること、及びｃ）プラズマ中に存在する種が加速されて、基板に達するまでパッドを通して拡散されるように、パッド／基板のアセンブリをプラズマに曝すことを含むことを特徴とする方法に関する。
【選択図】図１ｆ

Description

本発明は、特に基板にマイクロメトリックパターン及びナノメトリックパターンを直接形成するための、表面を局部エッチングする方法に関する。
プラズマを使用して基板のエネルギーを改質する方法が既知である。
特許文献１（ULRICH）は、基板の表面エネルギーを局部的に改質する方法であって、貫通チャネルを有するパッドを基板と接触させ、プラズマに由来するラジカルがチャネルの両端を介して侵入して表面を局部的に処理することができるという事実に起因して、表面の局部的な処理を引き起こす、方法に関している。
同様に、特許文献２（WANG）は、基板の覆われていない部分がプラズマへの暴露等のエネルギー改質処理を受けることができるように、パッド上にマスクとして働く隆起パターンを設けることを提案している。
本発明の基礎となる着想は、プラズマに由来する種（ラジカル、イオン、原子）が基板と接触するまで拡散する際に通ることができる構造化ポリマーパッドの形態の選択的な界面を使用することによって、基板を該種と局部接触させ、それにより、基板若しくは基板に堆積される薄膜の表面エネルギーを局部的に改質するか及び／又は基板若しくは基板に堆積される薄膜を局部的にエッチングするか、或いは、プラズマによって基板又は薄膜上に堆積される疎水性単層をエッチングすることである。
米国特許出願公開第２００７／０２６９８８３号明細書 米国特許出願公開第２００６／０１１６００１号明細書
したがって、本発明は、基板をエッチングする方法であって、
ａ）隆起パターンを有するパッドを、ガス透過性ポリマーから製造すること、
ｂ）隆起パターンを基板と接触させること、及び
ｃ）プラズマ中に存在する種が加速されて、パッドの一方の表面から、基板と接触している隆起パターンを通して基板へ、ポリマーを通して拡散するように、パッド及び基板から構成されるアセンブリをプラズマに曝すこと、
を含むことを特徴とする方法を提供する。
ポリマーは、特にポリカーボン鎖（polycarbon chains）を含む有機ポリマーであり得る。特に、ポリマーは、ポリジメチルシロキサン（ＰＤＭＳ）、又はプラズマ中で透過性を有する任意の他のポリマー、例えばＰＰＭＳ、ＰＴＦＰＭＳ、ＰＰｈＭＳ、ポリクロロプレン、ＰＴＥＭＡ、ポリブタジエン（シス）、ポリイソプレン、又はポリアセチレン膜、若しくはホスファゼンポリマー膜、特にＰＴＦＥＰであり得る。表面トポグラフィーを有する素子をパッドと称する。
パッドは、数マイクロメートル〜数ミリメートルの範囲、特に４０μｍ［マイクトメートル］〜３ｍｍ［ミリメートル］の範囲、より詳細には１００μｍ〜１ｍｍの範囲の厚さを有し得る。有利には、その厚さは、工程ｂ）において作業者又は機械がパッドを操作することができるように選択される。
バルク基板、又は従来のマイクロエレクトロニクス技法によってバルク基板上に堆積された薄膜の形態である基板は、特に金属材料、絶縁材料、半導体材料及び／又は高分子材料であり得る。
基板は例えば、シリコンから、又はシリコンをベースとして、例えばＳｉＯ２、窒化物、オキシナイトライド若しくはガラス（「Ｐｙｒｅｘ」石英ガラス（fused silica, quartz））から形成することができるか、又は金属、特にＣｕ、Ａｕ、Ａｌ、ＩＴＯ、Ｎｉ、Ｔｉ若しくはＰｔから形成することができる。
プラズマを生成するのに使用されるガス（単数又は複数）は、Ｃ４Ｆ８、ＣＦ４、ＳＦ６、ＣＨＦ３、Ｎ２、Ｏ２、ＨＭＤＳ（ヘキサメチルジシラザン）及び／又はＨＭＤＳＯ（ヘキサメチルジシロキサン）であり得る。
フッ化炭素ガスを使用して、疎水性ＰＴＦＥ層の堆積を可能にするプラズマを作り出すことができる。
酸素をベースとするガス（例えばＯ２、Ｏ３）を使用して、親水性表面を作り出すか、又は高分子系材料（樹脂等）をエッチングするか、又はＰＴＦＥ層をエッチングすることができる。
この方法は、プラズマが、基板の表面をエッチングすることができる反応種を含有すること、及び上記表面がエッチングされるまで工程ｃ）を続けることを特徴とし得る。
特に、この方法は、プラズマの表面が堆積層を含むこと、及び上記エッチングが、下にある層又はまさにその基板に達するまで上記堆積層をエッチングすることであることを特徴とし得る。
本発明の他の特徴及び利点は、図面を参照してなされる以下の説明から明らかとなるであろう。この図面の図１ａ〜図１ｆは、局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。
局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。 局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。 局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。 局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。 局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。 局部的な疎水性ゾーン及び親水性ゾーンを生成する本発明の方法の実施態様の例を示す。
本発明の１つの用途は、プラズマ法によって予め堆積された疎水性単層を局部エッチングすることによって、材料の表面エネルギーを局部的に改質するという実現性（possibility）に関する。電気化学堆積によって金により形成されるナノメトリックパターンの局部成長を可能にするために、銅の堆積物によって覆われている基板上にプラズマによって予め堆積された上記疎水性単層を局部エッチングすることに基づく、１つの用途の例を以下で説明する。
このタイプの局部エッチングは、基板上で金属を選択的に堆積若しくは成長させるか、又は基板にナノメトリックパターンを局部エッチングする代替的な技法の開発に関して重要である。特に、本発明は、電子に感受性のある樹脂上への電子ビーム描画、化学現像液中で樹脂を現像させて基板に開口を作ること、基板上の樹脂パターン及び開口から成る表面に金属を堆積すること、次いで、樹脂を化学エッチングして基板と接触している金属のみを残すこと（リフトオフ法）を組み合わせる、時間のかかる既知の方法を用いないことが可能であることを意図する。
生物学的産物（タンパク質、ＤＮＡ、細胞等）の結合、又は電気化学成長は、基板の表面エネルギーに左右される。特に、生体分子の結合及び電気化学成長は、親水性表面上で行われるのが好ましい。したがって、基板又は薄膜を局部的にエッチングすることができ、特に、最初は親水性である基板上に堆積された疎水性薄膜を局部的にエッチングして、その結果、特にナノメトリックスケールで、その基板の表面エネルギーの局部的な改質をもたらすことができる、簡単で迅速且つ信頼性の高い技法が利用可能になることが有利である。
本発明は、プラズマ支援エッチング及び堆積法と、表面トポグラフィーを有するポリマーパッドを基板上へ接触プリント（ミクロ接触プリントと称される）する技法との組み合わせに基づく。本発明によると、プラズマに由来するラジカルが、表面トポグラフィーを有すると共に基板と接触しているポリマーパッドを通して拡散し、基板、又は該基板上に堆積される薄膜を局部的にエッチングする。
特に、化学溶液中に浸漬することによってパッドに最初に固定される分子を局部的に堆積するために、その表面上にパターンを有するポリマーパッドを基板上へミクロ接触プリントする技法が既知である。パッドを化学溶液中に浸漬することは、ポリマーパッド全体を化学溶液の単層で覆うことができることを意味する。表面トポグラフィーがポリマーパッド上に存在するため、化学溶液の単層は、基板と接触する際に、基板と接触しているパターンから基板上へ移る。特に、化学溶液の単層が疎水性である場合、ＯＴＳ（オルト−トリメチルシロキサン）及びその誘導体をベースとする単層が適用されると、化学溶液中に浸漬することによってＯＴＳを吸収した、表面トポグラフィーを有するポリマーパッドが基板と接触した後で、該基板上に疎水性パターンを局部的に作り出すことが可能である。
本発明は、ミクロ接触プリント及び低温プラズマ表面エッチングの技法の新規の組み合わせに基づく。
１つの面に３次元パターンを有するポリマーの薄膜（ポリマーパッドと称される）を基板と接触させることによって、パッド上に存在するパターンが基板と接触する。このアセンブリを低温プラズマに入れる。プラズマによって生成される種（ラジカル、イオン、原子等）が、ポリマーパッドを通して、該ポリマーパッドのパターンによって画定される接触ゾーンを介して基板へ拡散する。
プラズマからのラジカルが基板に局部的に達すると、基板の局部エッチング及び／又は表面エネルギーの改質が起こるが、これは、プラズマ中で使用されるガスの性質、及び基板の性質、又は基板に堆積され得る薄膜の性質に左右される。プラズマ中で使用されるガスは、基板のエッチングを生じさせるために、プラズマのラジカルと基板との間で化学反応が起こるように選択される。
本発明の１つの用途は、基板の表面エネルギーの局部的な改質に関する。最初は親水性である基板、例えばＳｉＯ２又は表面が親水性である任意の他の材料をベースとする基板の表面全体にわたって、プラズマによって疎水性の薄膜を堆積する。親水性基板の表面全体にわたる疎水性薄膜の均一なプラズマ堆積は、Ｃ４Ｆ８又はＣＨＦ３タイプのフッ化炭素ガスを使用して容易に達成することができる（しかし、これらのフッ化炭素ガスのタイプのみに限定されない）。ポリマーパッドを、疎水性薄膜を有する基板と接触させることによって、パッド上に存在するパターンを、基板の表面上に存在する疎水性薄膜と接触させる。パッドのパターンは貫通開口ではなく、基板の表面全体をポリマーパッドによって覆うことができる。酸素をベースとするプラズマによって、フッ化炭素ガスにより基板上にプラズマ堆積されている疎水性薄膜をエッチングすることができる。次に、このアセンブリを例えば酸素をベースとするプラズマに曝すことによって、プラズマに由来するラジカルが、基板上に堆積している疎水性薄膜に達するまでパッドを通して拡散するようにする。基板と接触させられると共に低温プラズマに曝されるポリマーパッドのパターンによって画定される疎水性ゾーン及び親水性ゾーンを、基板上に局部的に作り出すことが可能となる。
その面のうちの１つにパターンを有するポリマーパッドを製造する１つの方法を以下で説明する。ポリマーパッドは、ポリマーを硬質モールド上に成形することによって得られる。硬質モールドは、その面のうちの１つに３次元パターンを有する。モールドの３次元パターンは、リソグラフィ法及びエッチング法を含む２つの主な技術的工程において製造することができるが、これらの２つの技法の組み合わせのみには限定されない。電子線リソグラフィ、フォトリソグラフィ又はナノプリントが、基板上に堆積された樹脂（樹脂はマスク樹脂と称される）にパターンを生成するために最も日常的に使用される技法である。この樹脂は基板のエッチングに対するマスクとして働く。基板は、化学溶液へ浸漬することによるウェット法、又は低温プラズマエッチング等のドライ法によってエッチングすることができる。基板をエッチングした後、液体によるか又は乾燥による表面洗浄法を使用してマスク樹脂を除去することができる。
ポリマーパッドは例えば、３次元トポグラフィーを有するモールドの表面上に堆積されるＰＤＭＳ（ポリジメチルシロキサン）タイプのポリマーから得ることができる。
ＰＤＭＳタイプのポリマーは、モールド上に存在するパターンの正確な形状をとるために液体形態（低粘度）であり得る。パッド上にパターンを得るために、モールドと接触するポリマーの粘度を、ポリマーの操作及びパターンの基板上への転写に好適であるように増大させることができる。このために、硬化を促進する化学薬品を添加することが可能である。硬化は特に熱硬化によって得られる。
したがって、ポリマーパッドを硬化する方法は、使用する化学薬品の性質及び硬化条件によって変わる。一例として、ポリジメチルシロキサンすなわちＰＤＭＳをベースとする液体ポリマー（Dow CorningのＳｙｌｇａｒｄ １８４）は、テトラメチルテトラビニルシクロテトラシロキサン（Dow Corningの「Ｓｙｌｇａｒｄ １８４硬化剤」）をベースとする化学薬品を添加することによって硬化することができ、加熱によって処理する場合、混合物の粘度を大幅に増加させて、基板と接触させるとパッドのパターンがその寸法を保つことができるように、少なくとも部分的に硬化される可撓性薄膜を得ることができる。
ＰＤＭＳタイプのポリマーから可撓性パッドを製造することは、マイクロ流体工学及びマイクロ・ナノバイオテクノロジーの分野において既知である。
次いで、構造化面上に浮き彫りになっているパターンが基板と接触するように、ポリマーパッドを基板上に堆積する。この操作は、分子「インク」を使用しないミクロ接触プリントと同様である。
次いで、可撓性パッド及び基板のアセンブリをプラズマ処理装置（rig）へ導入する。プラズマは、（例えば反応性イオンエッチング（ＲＩＥ）タイプの）容量源を使用してイオン化されるガス分子から、又は（例えば電子サイクロトロン共鳴（ＥＣＲ）、ヘリコン、若しくは誘導結合プラズマＲＩＥ（ＩＣＰ−ＲＩＥ）タイプの）高密度源から生成される。使用するプラズマ源のタイプに応じて、プラズマ中に存在するラジカルは、イオン、中性種、又は励起されているか及び／若しくは部分的にイオン化された原子又は分子の形態であり得る。ＲＩＥ源を用いる場合、自己分極電圧によってラジカルが基板へ向かって拡散することが可能であり、ラジカルのエネルギー及び密度は基本的に、プラズマを生成するのに使用される単一の発生器の圧力及び電力に応じて変わる。ＩＣＰ−ＲＩＥ源を使用する場合、ラジカルのエネルギー及びプラズマの密度は、２つの発電機によって別個に調整することができる。
本発明者らは、シースから分極基板へ向かって拡散するプラズマのラジカルが、基板に達するまで、ポリマーパッドのポリカーボン鎖を通っても拡散することができるが、プラズマは、パターンが基板と接触しているゾーンを越えて基板とは直接接触しないことを実証した。２つの異なる領域はプラズマ処理後に現れ、原子間力顕微鏡、光学顕微鏡、電子顕微鏡、又は基板表面を冷却するためにペルチェモジュールを使用する水滴凝結（water droplet condensation）法において観察することができる：
・領域Ａ−パターンが基板と接触していない領域：
・領域Ｂ−パターンが基板と接触している領域。
上記直接接触を回避するために、ＰＤＭＳパッドに存在するパターンは例えば、パッドの両端を貫通しない。したがって、ＰＤＭＳパッドの外周が基板と接触する。
プラズマ処理後に、パッドを手動で基板から取り外す。次いで、ポリマーパッド（パッドは基板と接触させられ、プラズマ処理に曝される）上に存在するパターンを基板上に転写する。
ＰＤＭＳは、その使用し易さ及び低コストに起因して可撓性パッドの製造用として特に指定される（indicated）材料である。
低温プラズマによって作り出されるラジカルは特に、以下のガス：Ｃ４Ｆ８、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、ＳＦ６、Ｎ２、Ｏ２、Ｃｌ２、ＳｉＣｌ４、ＨＭＤＳ及び／又はＨＭＤＳＯから得ることができる。
基板は、（材料（単数又は複数）の性質に応じて固有である）最初の表面エネルギーを有するか、及び／又は表面エネルギーを表面全体にわたって均一に改質するように前処理することができる。基板の表面エネルギーは、薄膜が基板の表面全体を覆うように、基板表面の全体的な処理、例えば基板を化学溶液に浸漬すること、又は気相処理、又は低温プラズマ支援堆積によって最初に改質することができる。
基板は、固有の親水性タイプの表面エネルギー（２０℃の脱イオン（ＤＩ）水滴の場合、通常は１０度未満の低接触角）、疎水性タイプの表面エネルギー（２０℃のＤＩ水滴の場合、通常は９０度超の高接触角）を有することが有利であり得る。（２０℃のＤＩ水滴の場合、通常は１０度〜９０度の範囲の接触角の）中間の表面エネルギーを有する基板を、本発明と関連して採用することができる。基板は例えば、シリコン、ガラス、プラスチック、金属、又は蒸着法、噴霧法、プラズマ支援堆積法、噴霧堆積法、スピンコーティング法若しくはインクジェット堆積法等によって基板上へ堆積される任意のタイプの薄膜から形成することができる。
親水性処理は例えば、ＨＭＤＳＯ若しくはＨＭＤＳにより、酸素をベースとするプラズマを使用して、又は例えば供給元Yield Engineering Inc製のＹＥＳ−３ＴＡ若しくはＹＥＳ−５ＴＡタイプのチャンバ内でのＨＭＤＳの気相処理によって行うことができる。
酸素プラズマは、有機ポリマータイプの残渣、特にフォトリソグラフィ、電子ビーム描画又はナノプリント等の表面構造化方法において使用されるポリマーを除去するために日常的に使用される。
酸素プラズマはまた、ＰＤＭＳタイプのポリマーの基板への結合を促進するために、特に酸素プラズマ処理によって誘導される表面の酸化によりＰＤＭＳの表面エネルギーを改質するために使用される。処理されたＰＤＭＳは、ＰＤＭＳポリマーと基板とが接触するときの、別のポリマー（ＰＤＭＳでもあり得る）又は基板へのその接着を改善する親水性表面を有する。２つのＰＤＭＳ膜の接着（結合）を改善する別の技法は、２つのＰＤＭＳ膜を接触させ、次いでこのアセンブリを酸素プラズマに曝すことであり、この場合、２つの膜の結合は、これらの２つの膜が分離することができないほど強固なものである。これらの２つの技法は、マイクロ・ナノバイオテクノロジーの分野、特にマイクロ流体工学の用途において頻繁に使用されている。
基板の表面全体にわたる疎水性処理は、ポリマー（特にＰＴＦＥ）を、例えば低温プラズマ法において日常的に使用されるＣ４Ｆ８又はＣＨＦ３タイプのフッ化炭素ガス由来のプラズマによって堆積することにより行うことができる。低温プラズマを生成するようになっている機械のチャンバに導入されるガス流（複数可）の圧力及び流量に主に左右される、プラズマからのラジカルの滞留時間に応じて、基板をエッチングするか、又は複数のポリマー単層、特にＣｘＦｙ（特にＣ２Ｆ２）（これらは基板表面を疎水性にする性質を有するため）をベースとする層を堆積することが可能である。ＣｘＦｙをベースとするラジカルが、例えばＣＨＦ３又はＣ４Ｆ８タイプのフッ化炭素ガスを使用してプラズマ中で生成される。滞留時間は、米国特許第６,７４９,７６３号明細書（IMAI）に示される式を用いて計算することができる。滞留時間は例えば、１ミリ秒〜数秒の範囲、例えば５秒である。
ＰＤＭＳ以外のポリマーを使用してもよい。
この理由から、ＰＤＭＳとは別に、S.G. CHARATI及びS.A. STERNによる論文「Diffusion of Gases in Silicone Polymers: Molecular Dynamics Simulations」（Macromolecules, 1998, 31, p. 5529 to 5535において発表された）において述べられているようなシリコーンポリマー、すなわちポリプロピルメチルシロキサン（ＰＰＭＳ）、ポリトリフルオロプロピルメチルシロキサン（ＰＴＦＰＭＳ）及びポリフェニルメチルシロキサン（ＰＰｈＭＳ）を使用して本発明を実行することもできる。
P. TIEMBLO他による論文「Gas transport properties of crown-ether methacrylic polymers: poly（1, 4, 7, 10- tetraoxacyclododecan-2-yl） methyl methacrylate」（Polymer 44 （2003）, p. 6773-6780において発表された）は特に、ポリクロロプレン、ＰＴＥＭＡ、ポリブタジエン（シス）及びポリイソプレンを提案している（表４）。
TAKUJI HIROSE他による論文「Gas Transport in Poly[bis（trifluoroethoxy）phosphazene）] 」（Journal of Applied Polymer Science, Vol. 38, p. 809-820 （1989））において述べられているホスファゼンポリマー膜は、より詳細にはＰＴＦＥＰに関して、ガス、特にＮ２及びＯ２に対する良好な透過性を呈する。
KOICHI TAKADA他による文献「Gas Permeability of Polyacetylenes Carrying Substituents）」（Journal of Applied Polymer Science - Vol. 30, p. 1605 to 1616 （1985））において述べられているようなポリアセチレン膜を使用することも可能である。
図１ａ〜図１ｆは本方法を説明する。
図１ａでは、リソグラフィ（電子ビーム又はフォトリソグラフィ）を行ってから、例えばおよそ１００ｎｍである深さにわたって所望の凹凸パターンを得るようにドライエッチング又はウェットエッチングすることによって、「マスター」シリコンウェハを製造する。
次いで、乾燥段階又は湿潤段階で攻撃することによってフォトレジストを取り除く。
図１ｂでは、プラズマ層２、例えばＰＤＭＳをシリコンウェハ１上に堆積する。このアセンブリを炉内で加熱して、ポリマーを少なくとも部分的に硬化させる。
図１ｃでは、少なくとも部分的に硬化したポリマーのパッド２’を型から外し、「マスター」ウェハ１の面４の隆起パターン３を、パッド２’の面６にネガ型５として複写する。
ウェハ１と接触していないパッド２’の面７は平坦であり、パッド２’の面６は、ウェハ１の面４のパターン３と反対のポジ型ナノメトリックパターン（スタッド、線）を含むトポグラフィー５を有する。
図１ｄにおいて、パッド２’の面６が、親水性若しくは疎水性になるように前処理されているか又は本来親水性若しくは疎水性である基板１０の面１１に適用される。
図１ｅにおいて、互いに対して適用されるパッド２’及び基板１０によって構成されるアセンブリを、ＩＣＰ−ＲＩＥ（誘導結合プラズマ・反応性イオンエッチング）機２０、例えば、プラズマ密度及びラジカルのエネルギーを別々に制御する１３．５６ＭＨｚ［メガヘルツ］の２つの高周波源を設けた、供給元Aviza Technology製のＯｍｅｇａ ２０１機に導入する。アセンブリは、その機械において、フッ化炭素分子を含有する高密度プラズマ内で処理を受け、（親水性面１１上に）疎水性パターンを作り出すか、又は酸素分子を含有する高密度プラズマ内で処理を受け、（疎水性面１１上に）親水性パターンを作り出す。このプラズマによって生成される種は基板とは直接接触しないが、基板１０との接合面までポリマーを通って拡散し、パターンと面１１との間の接触ゾーンの局部処理を行う。
型から外した後（図１ｆ）、疎水性又は親水性のゾーン１２が面１１上に存在し、これらのゾーンの外側では、これらはそれぞれ親水性又は疎水性である。
以下の例は、本発明の実施態様のよりよい理解を提供する。
工程１−疎水性薄膜をプラズマ堆積することによる基板の前処理の例
供給元Aviza Technology製のＯｍｅｇａ ２０１機等のＩＣＰ−ＲＩＥ（誘導結合プラズマ・反応性イオンエッチング）タイプの低温プラズマエッチング機を使用して、基板の表面全体にわたって疎水性層を堆積することができる。５０ｃｍ３／分［立方センチメートル／分］の速度、３０ｍＴｏｒｒ［ミリトル］〜５０ｍＴｏｒｒの範囲の圧力、及び５００Ｗ［ワット］／２０Ｗの源／サンプル支持体電力結合によりＣＨＦ３ガスをＩＣＰ−ＲＩＥ機へ導入することによって、それによって生成されるラジカルの滞留時間は、ＣｘＦｙをベースとする疎水性ポリマーを堆積するのに好都合である。ＣｘＦｙをベースとする疎水性ポリマーの組成、すなわちｘ及びｙの値は、文献中にははっきりと規定されていない。場合によっては、この組成物はＣ２Ｆ２として示される。しかし、このタイプの疎水性単層の堆積は、特にディープシリコンエッチング法（ディープ反応性イオンエッチング）において非常に広く受け入れられている。
疎水性層の堆積の別の例は、Ｃ４Ｆ８ガスによるＣｘＦｙポリマーの堆積サイクルに続くＳＦ６／Ｏ２ガスを使用するシリコンエッチングサイクルを連続して伴う、ディープシリコンエッチング法（ディープ反応性イオンエッチング法）において日常的に使用される。この場合、例えば８０ｃｍ３／分〜１１０ｃｍ３／分の範囲であるＣ４Ｆ８の流量、１０ｍＴｏｒｒ〜２０ｍＴｏｒｒの範囲の圧力、及び６００Ｗ／０Ｗの源／サンプル支持体電力結合によってＣｘＦｙポリマーの堆積を達成する。高周波電力を源（コイル）へ印加することによって誘導される電磁場においてＣ４Ｈ８ガスの解離から生成されるプラズマから得られる疎水性ポリマーＣｘＦｙの堆積は、基板支持体に印加される電力（バイアス）がゼロ、すなわち０Ｗであるときに効率的であることに留意することが重要である。換言すると、これらの条件下では、基板の支持体に印加される電力がゼロであるため、基板へ向かうラジカルの指向性衝撃は存在しない。基板支持体へ印加される電力が理想的に１０Ｗ超、典型的には５０Ｗである場合、ＣｘＦｙタイプのラジカルによる基板の衝撃が効果的になり、疎水性層の堆積ではなく基板のエッチング現象につながる。
工程２−ポリマーパッド調製の例
ＰＤＭＳ（Ｓｙｌｇａｒｄ １８４）をビーカーへ導入し、次いで硬化剤（例えばＳｙｌｇａｒｄ Ｃｕｒｉｎｇ Ａｇｅｎｔ）をおよそ１０重量％の割合で導入した。このアセンブリ（assembly：組み合わせ）を混合して例えば真空ジャー内に５分間置き、ＰＤＭＳ及びその硬化剤の均質化の際に混合物中に形成された気泡を脱気した。この脱気した均質な混合物は、その調製から数時間以内（最長でも１日以内）に使用するものとした。
代替的には、ＰＤＭＳ及びその硬化剤を真空下で混合し、この混合物を真空下で保存した。好適な機械が存在するが、これらは、DOPAG MICROMIX（Cham、Switzerland）によって市販されている。そのタイプの機器によって、混合する工程及び脱気する工程を回避することによりＰＤＭＳを調製する時間が短縮される。
工程３−モールドにＰＤＭＳ／硬化剤の混合物を充填する例
その面のうちの１つに３次元パターンを有する硬質モールドを、リソグラフィ及びエッチングという標準的な技法の組み合わせによってパターンが転写されているシリコン基板から作製することができる。硬質モールドを「マスター」ウェハとして定義する。
均質なＰＤＭＳ／硬化剤の混合物を単に「マスター」ウェハにキャストする場合、その最終的な厚さが制御されないが、実際にはこれは本方法の成功の妨げとなるものではない。
厚さをより均一にするために、ＰＤＭＳ／硬化剤の混合物を、「スピンコーティング機」を使用して基板上へ広げることができる。スピンコーティング機を使用する方法は、基板が上に配置されて吸引によってその中心で保持される平坦なディスクを有する機械を使用する。手動で、又はピペット若しくは自動化されたシステムを使用して液体を基板に塗布（deposited）する。次に、ディスクを回転させる。ディスクの回転速度に応じてポリマーの異なる厚さを得ることが可能である。「スピンコーティング機」の、通常は５００ｒｐｍ（回転毎分）〜１００００ｒｐｍである回転速度及びポリマーの粘度に応じて、厚さが最高４０μｍであるＰＤＭＳの非常に薄い膜を得ることが可能であるが、この場合、これらを操作するときには注意を払わなければならない。この理由から、およそ１ミリメートルの厚さが最も有利な妥協案であるように思われる。
ＰＤＭＳをモールドにキャストするか、又は最終的な厚さを制御するためにスピンコーティング機を使用してモールド上にコーティングすると、このアセンブリを炉内に又はホットプレート上に置き、それによって、温度の上昇により、ＰＤＭＳ中に存在するモノマーの硬化を硬化剤によって誘導する。
キャストした又はコーティングしたＰＤＭＳの硬化を、５０℃〜８０℃で数時間（およそ３時間〜４時間）、又はより高温でより急速に、例えば１１０℃でおよそ１０分〜１５分間行う。
工程４−ＰＤＭＳパッドと基板との接触の例
熱処理してモールド（「マスター」ウェハ）上でＰＤＭＳを硬化した後、手動で型外しを行い、ＰＤＭＳを「マスター」ウェハから取り出す。「マスター」ウェハ上に最初に存在するスタッド及びキャビティは、それぞれキャビティ及びスタッドとしてＰＤＭＳに転写される。型外し後のパターンを有するＰＤＭＳはＰＤＭＳパッドと称され、厚い透明膜の形態である。ＰＤＭＳパッドの、パターン（例えばキャビティ及び穴）を有する面を、処理される基板の表面と手動で接触させて、パッドと基板との間に気泡が入り込むことを回避する。
工程５−基板と接触しているパッドによって画定されるアセンブリのプラズマ処理中に得られる効果の実証
以下に２つの例を示す。第１の例は、マイクロメトリックパターンを有するＰＤＭＳパッドにより基板の表面エネルギーを局部的に改質することに関する。この例では、もたらされる効果は、光学顕微鏡によって容易且つ迅速に観察される。第２の例は、本発明によって記載される効果がナノメトリックスケールで適用可能であることを実証することを目的とする。この例では、基板表面の局部的な改質がナノメトリック寸法を有するゾーンにおいて生じるため、光学顕微鏡観察は確実ではない可能性がある。この難点を克服するために、金属を電気化学的に成長させる技法を使用した。このタイプの成長は、親水性の導電性基板上で容易に生じる。対照的に、低導電性の疎水性表面上では成長がより困難である。
実施例１−マイクロメトリックパターン
本実施例ではシリコンウェハである基板を、２００ｎｍのＳｉＯ２層で覆った。基板上の最初の接触角は９度と測定され、基板表面を覆うＳｉＯ２層の通常の、親水性である固有の性質が証明された。
工程１のように基板を処理した後、接触角は１１０度であり、プラズマによって堆積されたＣｘＦｙ層の疎水性の性質が証明された。工程２、３及び４は同一であった。
したがって、基板は、ＳｉＯ２及び数ナノメートル厚の疎水性薄膜で覆われたシリコンウェハから成っていた（comprised）。ＰＤＭＳパッドによってウェハ全体を覆った。パッド表面をプラズマに曝すために、このアセンブリを、Ｏｍｅｇａ ２０１ ＩＣＰ−ＲＩＥプラズマエッチング機に導入した。
酸素（Ｏ２）を、４０ｍ３／分の速度でチャンバに導入した。圧力は２５ｍＴｏｒｒであった。５００Ｗの高周波電力を源（すなわち、ＩＣＰ−ＲＩＥ機のチャンバを囲むコイル）に印加することによって、Ｏ２分子が、イオン化した酸素原子をベースとするラジカルに分離した。１０Ｗの高周波電力を基板支持体に３分間印加することによって、ラジカルが基板に引き付けられた。
上記で定義した（接触していない）領域Ａでは、ラジカルが、基板を覆う疎水性層に達するまでＰＤＭＳを通って拡散し、したがって基板を覆う疎水性層のエッチングが生じた。その結果、（接触していない）領域Ａでは、ＳｉＯ２の親水性層に達するまで疎水性であるＣｘＦｙの層がエッチングされた。
上記で定義した（接触している）領域Ｂでは、ラジカルが、基板を覆う疎水性層までＰＤＭＳを通って拡散した。しかし、この領域では接触角の変化は観察されなかった。
ＰＤＭＳパッドを取り除くと、基板を光学的に特徴付けた。処理基板を、５℃〜１００℃の温度範囲コントローラに接続したペルチェセル上に位置付けた。基板を冷却すると、雰囲気から水滴が凝結した。
（接触していない）親水性領域Ａでは、マイクロメトリック水滴が蓄積して、ＰＤＭＳパッド上に存在するパターンと同一のパターンを形成した。
（接触している）疎水性領域Ｂでは、水滴は形成し得なかった。
概して、プラズマ処理中にＰＤＭＳパッドのパターンが基板と接触していない領域Ａにおいて、最初は疎水性である基板表面上に親水性領域を局部的に作り出すことが可能である。
実施例２−マイクロメトリックパターン
本実施例ではシリコンウェハである基板を、２００ｎｍ厚のＳｉＯ２層で覆った。基板との最初の接触角は９．６度と測定され、基板表面を覆うＳｉＯ２層の通常の、親水性である固有の性質が示された。
したがって、基板は、親水性であるＳｉＯ２でのみ覆われたシリコンウェハから成っていた。工程２、３及び４は同一であった。本実施例に関しては工程１は使用しなかった。
ＰＤＭＳパッドによってウェハ全体を覆った。パッド表面をプラズマに曝すために、このアセンブリを、Ｏｍｅｇａ ２０１ ＩＣＰ−ＲＩＥプラズマエッチング機に導入した。
Ｃ４Ｆ８／ＣＨＦ３をベースとする混合物を、８０ｃｍ３／分及び５０ｃｍ３／分の各流量でチャンバに導入した。圧力は４５ｍＴｏｒｒであった。５００Ｗの高周波電力を源（すなわち、ＩＣＰ−ＲＩＥ機のチャンバを囲むコイル）に印加することによって、ＣＨＦ３分子が、イオン化したＣｘＦｙラジカルに分離した。１０Ｗの高周波電力を基板支持体に３分間印加することによって、ＣｘＦｙラジカルが基板に引き付けられた。これらの条件は疎水性単層の堆積に好ましい。
上記で定義した（接触していない）領域Ａでは、ラジカルが、基板を覆う親水性のＳｉＯ２層までＰＤＭＳパッドを通って拡散した。
上記で定義した（接触している）領域Ｂでは、ラジカルが、基板を覆う親水性のＳｉＯ２層に達するまでＰＤＭＳパッドを通って拡散した。
ＰＤＭＳパッドを取り除くと、基板を光学的に特徴付けた。処理基板を、５℃〜１００℃の温度範囲コントローラに接続したペルチェセル上に位置付けた。基板を冷却すると、雰囲気から水滴が凝結し、マイクロメトリック水滴が（接触していない）領域Ａに形成された。その結果、この領域はプラズマ処理にもかかわらず親水性であった。領域Ｂにおいて、水滴の形成は観察されなかった。プラズマ処理後、（接触している）領域Ｂが局部的に疎水性になった。
本実施例は、プラズマ処理中にＰＤＭＳパッドのパターンが基板と接触している領域Ｂにおいて、最初は親水性である基板表面上に局部的に疎水性領域を作り出すという、本発明によって開拓される可能性を実証する。
Figure 2011512646
実施例１において、領域Ａにおける表面エネルギーの改質は、基板／ＰＤＭＳパッドのアセンブリのＯ２プラズマ処理中に、（基板の前処理中に基板表面上に堆積された）疎水性単層を数ナノメートルの深さまでエッチングすることに起因し得る。一見したところ変化していない領域Ｂは、ＰＤＭＳに由来するモノマーの移動によって表面改質を受けている可能性がある。低分子量であるこれらのモノマーは、ＰＤＭＳパッドと表面とをミクロ接触プリントするときに最近になって観察された。Christophe Thibault, Childerick Severac, Anne-Francoise Mingotaud, Christophe Vieu及びMonique Mauzacによる論文「Poly（dimethylsiloxane） Contamination in Micro-contact Printing and Its Influence on Patterning Oligonucleotides」（Langmuir 2007, 23 （21）, 10706-10714）を参照されたい。
実施例２において、領域Ｂにおける表面エネルギーの改質の起点はまた、基板／ＰＤＭＳパッドのアセンブリのＣ４Ｆ８／ＣＨＦ３による処理中のＣｘＦｙラジカルの拡散を伴うプラズマ処理中に、ＰＤＭＳに由来するモノマーが移動することに起因するものであり得る。領域Ａでは、ＳｉＯ２の最初の全厚にわたってではなく、ＳｉＯ２層の数ナノメートルの深さまでエッチングが生じることが可能である。この理由から、領域Ａはその親水性の性質を保った。
実施例３−金属のナノメトリックスケールでの局部的成長
金属の電気化学的成長は以下のように進む。金属基板、又は電極として働く金属薄膜のコーティングを、電気化学的方法によって基板上へ堆積される金属の金属イオンを含有する浴中に浸漬する。電気化学浴中で基板に電流を印加することによって、溶液中に含まれる金属イオンが、基板の導電性表面と電子を交換する。それによって、この電荷の交換中、堆積される金属の金属イオンが金属原子に変わり、基板表面に堆積する。
基板表面と、堆積される金属の金属イオンを含む溶液との間での電荷交換の可能性がない場合、電気化学反応が不可能とまではゆかなくとも制限される。
表面上のゾーンをマスクするために導電性基板上に感光性樹脂のパターンを生成することができ、それによって、電気化学堆積方法の際に電荷の交換が制限される。
本発明は、金属を電気化学的に堆積する方法の際に、導電性基板と金属イオンとの間の電荷の交換を制限するように導電性基板の表面エネルギーを局部的に改質する可能性を実証する。
４インチ（１０．２ｃｍの）シリコンウェハの表面全体（ウェハ全面）にわたって、金の堆積物を生成した。堆積の厚さは実証と密接に結び付くものではなかった。
金の膜で覆われたウェハをプラズマエッチング機に導入し、実施例１において記載したような堆積物を表面全体（ウェハ全面）にわたって生成した。接触角は１０１度であった（最初の、未処理時の８６度とは対照的に）。
ウェハを上記エッチング機から取り出した。
電子ビームによって作られ、次いで、およそ１００ｎｍの深さにわたってシリコンに直接エッチングしたナノメトリックパターンを有する別のシリコンウェハ上に、ＰＤＭＳ（１０％硬化剤、１００℃で１５分間硬化）を堆積した。堆積中、液体ＰＤＭＳはシリコンにエッチングされたパターンの形状に正確に適合し、硬化中に硬化した。約数ミリメートルの厚さを有するＰＤＭＳをモールドから取り外した。この場合、上記ＰＤＭＳは「可撓性モールド」と称され、その面のうちの１つにポジ型ナノメトリックパターン（スタッド、線）を有していた。
辺がおよそ３ｃｍの可撓性モールドを、金で覆われたウェハ上に堆積し、金の上には、そのウェハ全体にわたってＣｘＦｙをベースとするいくつかの疎水性単層を堆積した（上述の実施例１）。パッドのパターンを形成するスタッド及び線は、疎水性単層で覆われている金の表面とは接触していなかった。可撓性モールドの縁部が基板と接触しているため、可撓性モールドに存在するパターンは外部媒体（空気）とは接触していなかった。
アセンブリをエッチング機に再び導入し、接触していないゾーンを親水性にするために酸素プラズマを３分間適用した。その結果、ＰＤＭＳによって覆われていないゾーンでは、酸素プラズマが、再び金を暴露するように（実施例１に記載される）プラズマによって最初に堆積されたＣｘＦｙ層をエッチングするため、表面が再び極めて親水性になる（水滴が完全に広がっているため接触角は測定不能である）。可撓性ＰＤＭＳモールドによって覆われているゾーンでは、可撓性モールドのパターンと接触している基板の疎水性ゾーンは、可撓性モールドの材料を通って拡散するプラズマの作用下で疎水性のままである。可撓性モールドによって覆われており、且つ基板の疎水性単層と接触していないゾーンでは、可撓性モールドのトポグラフィーに起因して表面エネルギーが改質された。
可撓性モールドを取り外した後にＰＤＭＳと金との間の非接触ゾーンが適切に親水性になったことを確かめるために、銅イオンを含有する電気化学浴中にウェハを入れた。電流の作用下で、再び暴露された親水性の金の層上に銅が好ましく堆積されたが、残っている疎水性層で覆われている金も、厚さがより薄い堆積物で覆われた（本発明によって作り出される疎水性ゾーンの存在が、銅イオンと、基板を覆う金の膜との間の電子の交換を妨げるか又は制限するため）。基板と金属イオンとの間の電子交換が全体的又は部分的に妨げられることによって、基板上に金属が選択的に堆積されるか、又は最初は親水性である基板のゾーンと最初は疎水性である基板のゾーンとの金属の厚さに少なくとも差異が生じる。全ての状況において、本方法により、本発明に従って局部的に処理されたこれらの様々なゾーン間のトポグラフィーの差に起因して、走査電子顕微鏡によって観察可能なコントラスト画像が得られた。
より包括的には、ＰＴＦＥ層をプラズマによって基板上に堆積し、次にパターンを有するポリマーパッドをこの層と接触させ、次いで酸素プラズマを適用する場合、パターンが基板表面と接触していない領域においてＰＴＦＥの薄層を局部的にエッチングし、基板、又は基板上に堆積される層に達することが可能である。
実施例４−基板の局部エッチング
一般的に、小さい深さ（例えば１０ｎｍ未満）にわたって基板をエッチングすることは、ＩＣＰ−ＲＩＥプラズマエッチング法又はＲＩＥプラズマエッチング法を用いて制御することが非常に困難である。さらに、プラズマエッチングは、プラズマに由来するラジカルによる表面の直接的な衝撃に起因して、基板に欠陥が生じることが知られている。ドライエッチングによって引き起こされるこの欠陥は、高度な電子部品の適切な機能に対して致命的となる。
本発明は、基板を通して拡散させることによって、プラズマに由来するラジカルによる基板の直接衝撃を回避して、数ナノメートル〜数十ナノメートルの範囲の深さにわたって基板の局部エッチングを行うことができることを意図する。基板のこの局部エッチングは、リソグラフィ及びウェットエッチング法又はドライエッチング法を当該基板上で行う必要がない。
その面のうちの１つにパターンが画定されているＰＤＭＳパッドを、例えばシリコン基板である基板と接触させる。このアセンブリをプラズマエッチング機に入れる。基板と、プラズマに由来するラジカルとの化学反応が可能であることによってエッチング現象が効果的であるように、反応性ガスを選択する。シリコン基板のエッチングに関してはＳＦ６ガスが特に指定される。
パッドを型から外した後、シリコンにエッチングされたパターンの外観を光学的に観察する。プラズマ又は反応性プラズマ種がパッドを通過し、局部的に基板に達しており（ここでは、パターンが基板と接触していない）、基板を局部的にエッチングしている。パッドと基板との接触ゾーンでは、エッチングは観察されない。
パッドのパターンの高さがパターンの最小幅よりも大きく（又は場合によっては等しく）、すなわち換言すると、パッドパターンの高さ／幅のアスペクト比が１よりも大きい（又は場合によっては１に等しい）ことが好ましい。

Claims (14)

  1. 基板表面を局部エッチングする方法であって、
    ａ）その面のうちの１つに隆起パターンを含むパッドを、ガス透過性ポリマーから製造すること、
    ｂ）前記パターンを有する前記パッドの前記面を前記基板と接触させること、及び
    ｃ）プラズマ中に存在する種が加速されて、前記基板に達するまで前記パッドを通して拡散されるように、該パッド／該基板のアセンブリを前記プラズマに曝すこと、
    を含むことを特徴とする、方法。
  2. 前記ポリマーが有機ポリマーであることを特徴とする、請求項１に記載の方法。
  3. 前記ポリマーが、遊離モノマー、又は他のモノマーと結合しているモノマーを有することを特徴とする、請求項２に記載の方法。
  4. 前記ポリマーがポリジメチルシロキサン（ＰＤＭＳ）であることを特徴とする、請求項２に記載の方法。
  5. 前記ポリマーがポリジメチルメタクリレート（ＰＤＭＡ）をベースとすることを特徴とする、請求項２に記載の方法。
  6. 硬化剤が添加される前記ポリマーを工程ｂ）を経る際に硬化させ、少なくとも部分的な硬化を確実にすることを特徴とする、請求項２〜５のいずれか１項に記載の方法。
  7. 前記パッドが４０μｍ〜３ｍｍの範囲、より詳細には１００μｍ〜１ｍｍの範囲の厚さであることを特徴とする、請求項１〜６のいずれか１項に記載の方法。
  8. 前記基板を、Ｓｉから、又はＳｉをベースとして、例えば窒化物、オキシナイトライド若しくはガラスから形成するか、又は金属から形成することを特徴とする、請求項１〜７のいずれか１項に記載の方法。
  9. 前記基板が、その表面上に薄膜、特に金の層を有することを特徴とする、請求項１〜８のいずれか１項に記載の方法。
  10. 前記プラズマが、以下のガス：Ｃ４Ｆ８、ＣＦ４、ＳＦ６、Ｎ２、Ｏ２、Ｃｌ２、ＣＨＦ３、ＨＤＭＳ及び／又はＨＭＤＳＯの少なくとも１つを含むことを特徴とする、請求項１〜９のいずれか１項に記載の方法。
  11. 前記プラズマが、特に親水性ゾーンを作り出すために、又はポリマーベース材料若しくはＰＴＦＥ層をエッチングするために酸素をベースとすることを特徴とする、請求項１〜９のいずれか１項に記載の方法。
  12. 前記プラズマが、疎水性ゾーンを作り出すためにフッ化炭素ガスをベースとすることを特徴とする、請求項１〜９のいずれか１項に記載の方法。
  13. 前記プラズマが、前記基板の表面をエッチングすることができる反応種を含有すること、及び前記表面がエッチングされるまで工程ｃ）を続けることを特徴とする、請求項１〜１２のいずれか１項に記載の方法。
  14. 前記基板の表面が堆積された疎水性層を有すること、及び前記エッチングが、下にある層又はまさにその基板に達するまで前記堆積層をエッチングすることであることを特徴とする、請求項１３に記載の方法。
JP2010541081A 2008-01-03 2008-12-23 基板の表面を局部エッチングする方法 Expired - Fee Related JP5715421B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0800035 2008-01-03
FR0800035A FR2926162B1 (fr) 2008-01-03 2008-01-03 Procede de modification localisee de l'energie de surface d'un substrat
PCT/FR2008/001820 WO2009103907A2 (fr) 2008-01-03 2008-12-23 Procede de gravure localisee de la surface d'un substrat.

Publications (2)

Publication Number Publication Date
JP2011512646A true JP2011512646A (ja) 2011-04-21
JP5715421B2 JP5715421B2 (ja) 2015-05-07

Family

ID=39689404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541081A Expired - Fee Related JP5715421B2 (ja) 2008-01-03 2008-12-23 基板の表面を局部エッチングする方法

Country Status (5)

Country Link
US (1) US8475671B2 (ja)
EP (1) EP2232532A2 (ja)
JP (1) JP5715421B2 (ja)
FR (1) FR2926162B1 (ja)
WO (1) WO2009103907A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITBO20120695A1 (it) * 2012-12-20 2014-06-21 Organic Spintronics S R L Dispositivo di deposizione a plasma impulsato
WO2014202127A1 (de) 2013-06-19 2014-12-24 Ev Group E. Thallner Gmbh Prägemasse für die prägelithographie
US9460997B2 (en) * 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
AU2015259048B2 (en) * 2014-05-15 2021-09-09 Meso Scale Technologies, Llc. Improved assay methods
CN104112819B (zh) * 2014-07-17 2017-06-20 东北师范大学 一种有机单晶场效应电路及其制备方法
CN104134749B (zh) * 2014-07-17 2017-03-01 东北师范大学 多层柔性平面内嵌迭片电极及其制备方法与在有机场单晶场效应晶体管中的应用
KR102287811B1 (ko) * 2014-10-31 2021-08-09 삼성전자주식회사 2개 표면을 결합시키는 방법 및 그에 의하여 제조된 구조체, 및 상기 구조체를 포함하는 미세유동 장치
CN110395690A (zh) * 2019-07-15 2019-11-01 北京交通大学 离子束刻蚀聚四氟乙烯材料表面微结构的方法
CN111092148B (zh) * 2019-12-27 2022-08-09 厦门市三安集成电路有限公司 一种压电材料复合基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070269883A1 (en) * 2006-05-16 2007-11-22 Kathryn Uhrich Micropatterning surfaces

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3377597D1 (en) * 1982-04-12 1988-09-08 Nippon Telegraph & Telephone Method for forming micropattern
US4826564A (en) * 1987-10-30 1989-05-02 International Business Machines Corporation Method of selective reactive ion etching of substrates
GB0215858D0 (en) * 2002-07-09 2002-08-14 Cambridge Display Tech Ltd Patterning method
US7087444B2 (en) * 2002-12-16 2006-08-08 Palo Alto Research Center Incorporated Method for integration of microelectronic components with microfluidic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070269883A1 (en) * 2006-05-16 2007-11-22 Kathryn Uhrich Micropatterning surfaces

Also Published As

Publication number Publication date
FR2926162B1 (fr) 2017-09-01
WO2009103907A3 (fr) 2009-10-22
US8475671B2 (en) 2013-07-02
FR2926162A1 (fr) 2009-07-10
WO2009103907A2 (fr) 2009-08-27
EP2232532A2 (fr) 2010-09-29
JP5715421B2 (ja) 2015-05-07
US20110017705A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
JP5715421B2 (ja) 基板の表面を局部エッチングする方法
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
Scharnweber et al. Rapid prototyping of microstructures in polydimethylsiloxane (PDMS) by direct UV-lithography
CN102983065B (zh) 图案、掩模图案形成方法和半导体器件制造方法
US20090122310A1 (en) Method of making microarrays
Vlachopoulou et al. Plasma etching of poly (dimethylsiloxane): Roughness formation, mechanism, control, and application in the fabrication of microfluidic structures
Lopera et al. Plasma‐Based Surface Modification of Polydimethylsiloxane for PDMS‐PDMS Molding
Sun et al. A low-cost method of fabricating hybrid micro-nano fluidic chip by double-layer PDMS mold and UV–thermal nanoimprinting
KR20050073017A (ko) Ｐｄｍｓ 일래스토머 스탬프 및 이를 이용한 미세패턴형성 방법
KR101652339B1 (ko) 자기조립 단분자막에 의하여 처리된 몰드를 이용한 패턴 형성 방법
KR102083308B1 (ko) 탐침형 원자 현미경을 이용한 리소그래피 방법
Liu et al. Novel approach to form and pattern sol–gel polymethylsilsesquioxane-based spin-on glass thin and thick films
Balan et al. Tunable contact angle hysteresis for component placement on stretchable superhydrophobic surfaces
US20140178598A1 (en) Method for forming graphene pattern
KR101435255B1 (ko) 미세구조와 계면상호작용으로 유도된 나노입자배열에 의해 제조된 회로기판, 그 패턴인쇄방법 및 주형 제조방법
KR20070064106A (ko) Ｕｖ를 사용한 폴리(디메틸실록산) 스탬프의 패터닝 방법
Kang et al. Rational Design and Fabrication Method for Bioinspired Directional Droplet Sliding Surfaces
KR100407601B1 (ko) 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법
TW201031690A (en) Application of benzocyclobutene for imprint technique and pattern forming method by the technique
Su et al. Route to Cost-Effective Fabrication of Wafer-Scale Nanostructure through Self-Priming Nanoimprint. Micromachines 2021, 12, 121
Chen et al. High aspect ratio silicon nanomoulds for UV embossing fabricated by directional thermal oxidation using an oxidation mask
Youn et al. Microstructuring of 45-µm-Deep Dual Damascene Openings in SU-8/Si by UV-Assisted Thermal Imprinting with Opaque Mold
Binderup et al. Programmable refractive index of nanoporous organosilicate films through microsphere masking and sacrificial polymer mediated assembly
Mohamed Three-Dimensional Patterning Using Ultraviolet Curable Nanoimprint Lithography.
JP2004272049A (ja) Ｓｉ−Ｏ−Ｓｉ結合を含む固体化合物膜の形成方法、固体化合物膜の酸化ケイ素への改質方法、パターン形成方法及びリソグラフイー用レジスト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150313

R150 Certificate of patent or registration of utility model

Ref document number: 5715421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees