JP2011512646A - 基板の表面を局部エッチングする方法 - Google Patents
基板の表面を局部エッチングする方法 Download PDFInfo
- Publication number
- JP2011512646A JP2011512646A JP2010541081A JP2010541081A JP2011512646A JP 2011512646 A JP2011512646 A JP 2011512646A JP 2010541081 A JP2010541081 A JP 2010541081A JP 2010541081 A JP2010541081 A JP 2010541081A JP 2011512646 A JP2011512646 A JP 2011512646A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- pad
- polymer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Molecular Biology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
【選択図】図1f
Description
a)隆起パターンを有するパッドを、ガス透過性ポリマーから製造すること、
b)隆起パターンを基板と接触させること、及び
c)プラズマ中に存在する種が加速されて、パッドの一方の表面から、基板と接触している隆起パターンを通して基板へ、ポリマーを通して拡散するように、パッド及び基板から構成されるアセンブリをプラズマに曝すこと、
を含むことを特徴とする方法を提供する。
・領域A−パターンが基板と接触していない領域:
・領域B−パターンが基板と接触している領域。
工程1−疎水性薄膜をプラズマ堆積することによる基板の前処理の例
供給元Aviza Technology製のOmega 201機等のICP−RIE(誘導結合プラズマ・反応性イオンエッチング)タイプの低温プラズマエッチング機を使用して、基板の表面全体にわたって疎水性層を堆積することができる。50cm3/分[立方センチメートル/分]の速度、30mTorr[ミリトル]〜50mTorrの範囲の圧力、及び500W[ワット]/20Wの源/サンプル支持体電力結合によりCHF3ガスをICP−RIE機へ導入することによって、それによって生成されるラジカルの滞留時間は、CxFyをベースとする疎水性ポリマーを堆積するのに好都合である。CxFyをベースとする疎水性ポリマーの組成、すなわちx及びyの値は、文献中にははっきりと規定されていない。場合によっては、この組成物はC2F2として示される。しかし、このタイプの疎水性単層の堆積は、特にディープシリコンエッチング法(ディープ反応性イオンエッチング)において非常に広く受け入れられている。
工程2−ポリマーパッド調製の例
PDMS(Sylgard 184)をビーカーへ導入し、次いで硬化剤(例えばSylgard Curing Agent)をおよそ10重量%の割合で導入した。このアセンブリ(assembly:組み合わせ)を混合して例えば真空ジャー内に5分間置き、PDMS及びその硬化剤の均質化の際に混合物中に形成された気泡を脱気した。この脱気した均質な混合物は、その調製から数時間以内(最長でも1日以内)に使用するものとした。
工程3−モールドにPDMS/硬化剤の混合物を充填する例
その面のうちの1つに3次元パターンを有する硬質モールドを、リソグラフィ及びエッチングという標準的な技法の組み合わせによってパターンが転写されているシリコン基板から作製することができる。硬質モールドを「マスター」ウェハとして定義する。
工程4−PDMSパッドと基板との接触の例
熱処理してモールド(「マスター」ウェハ)上でPDMSを硬化した後、手動で型外しを行い、PDMSを「マスター」ウェハから取り出す。「マスター」ウェハ上に最初に存在するスタッド及びキャビティは、それぞれキャビティ及びスタッドとしてPDMSに転写される。型外し後のパターンを有するPDMSはPDMSパッドと称され、厚い透明膜の形態である。PDMSパッドの、パターン(例えばキャビティ及び穴)を有する面を、処理される基板の表面と手動で接触させて、パッドと基板との間に気泡が入り込むことを回避する。
工程5−基板と接触しているパッドによって画定されるアセンブリのプラズマ処理中に得られる効果の実証
以下に2つの例を示す。第1の例は、マイクロメトリックパターンを有するPDMSパッドにより基板の表面エネルギーを局部的に改質することに関する。この例では、もたらされる効果は、光学顕微鏡によって容易且つ迅速に観察される。第2の例は、本発明によって記載される効果がナノメトリックスケールで適用可能であることを実証することを目的とする。この例では、基板表面の局部的な改質がナノメトリック寸法を有するゾーンにおいて生じるため、光学顕微鏡観察は確実ではない可能性がある。この難点を克服するために、金属を電気化学的に成長させる技法を使用した。このタイプの成長は、親水性の導電性基板上で容易に生じる。対照的に、低導電性の疎水性表面上では成長がより困難である。
本実施例ではシリコンウェハである基板を、200nmのSiO2層で覆った。基板上の最初の接触角は9度と測定され、基板表面を覆うSiO2層の通常の、親水性である固有の性質が証明された。
実施例2−マイクロメトリックパターン
本実施例ではシリコンウェハである基板を、200nm厚のSiO2層で覆った。基板との最初の接触角は9.6度と測定され、基板表面を覆うSiO2層の通常の、親水性である固有の性質が示された。
実施例3−金属のナノメトリックスケールでの局部的成長
金属の電気化学的成長は以下のように進む。金属基板、又は電極として働く金属薄膜のコーティングを、電気化学的方法によって基板上へ堆積される金属の金属イオンを含有する浴中に浸漬する。電気化学浴中で基板に電流を印加することによって、溶液中に含まれる金属イオンが、基板の導電性表面と電子を交換する。それによって、この電荷の交換中、堆積される金属の金属イオンが金属原子に変わり、基板表面に堆積する。
実施例4−基板の局部エッチング
一般的に、小さい深さ(例えば10nm未満)にわたって基板をエッチングすることは、ICP−RIEプラズマエッチング法又はRIEプラズマエッチング法を用いて制御することが非常に困難である。さらに、プラズマエッチングは、プラズマに由来するラジカルによる表面の直接的な衝撃に起因して、基板に欠陥が生じることが知られている。ドライエッチングによって引き起こされるこの欠陥は、高度な電子部品の適切な機能に対して致命的となる。
Claims (14)
- 基板表面を局部エッチングする方法であって、
a)その面のうちの1つに隆起パターンを含むパッドを、ガス透過性ポリマーから製造すること、
b)前記パターンを有する前記パッドの前記面を前記基板と接触させること、及び
c)プラズマ中に存在する種が加速されて、前記基板に達するまで前記パッドを通して拡散されるように、該パッド/該基板のアセンブリを前記プラズマに曝すこと、
を含むことを特徴とする、方法。 - 前記ポリマーが有機ポリマーであることを特徴とする、請求項1に記載の方法。
- 前記ポリマーが、遊離モノマー、又は他のモノマーと結合しているモノマーを有することを特徴とする、請求項2に記載の方法。
- 前記ポリマーがポリジメチルシロキサン(PDMS)であることを特徴とする、請求項2に記載の方法。
- 前記ポリマーがポリジメチルメタクリレート(PDMA)をベースとすることを特徴とする、請求項2に記載の方法。
- 硬化剤が添加される前記ポリマーを工程b)を経る際に硬化させ、少なくとも部分的な硬化を確実にすることを特徴とする、請求項2〜5のいずれか1項に記載の方法。
- 前記パッドが40μm〜3mmの範囲、より詳細には100μm〜1mmの範囲の厚さであることを特徴とする、請求項1〜6のいずれか1項に記載の方法。
- 前記基板を、Siから、又はSiをベースとして、例えば窒化物、オキシナイトライド若しくはガラスから形成するか、又は金属から形成することを特徴とする、請求項1〜7のいずれか1項に記載の方法。
- 前記基板が、その表面上に薄膜、特に金の層を有することを特徴とする、請求項1〜8のいずれか1項に記載の方法。
- 前記プラズマが、以下のガス:C4F8、CF4、SF6、N2、O2、Cl2、CHF3、HDMS及び/又はHMDSOの少なくとも1つを含むことを特徴とする、請求項1〜9のいずれか1項に記載の方法。
- 前記プラズマが、特に親水性ゾーンを作り出すために、又はポリマーベース材料若しくはPTFE層をエッチングするために酸素をベースとすることを特徴とする、請求項1〜9のいずれか1項に記載の方法。
- 前記プラズマが、疎水性ゾーンを作り出すためにフッ化炭素ガスをベースとすることを特徴とする、請求項1〜9のいずれか1項に記載の方法。
- 前記プラズマが、前記基板の表面をエッチングすることができる反応種を含有すること、及び前記表面がエッチングされるまで工程c)を続けることを特徴とする、請求項1〜12のいずれか1項に記載の方法。
- 前記基板の表面が堆積された疎水性層を有すること、及び前記エッチングが、下にある層又はまさにその基板に達するまで前記堆積層をエッチングすることであることを特徴とする、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0800035 | 2008-01-03 | ||
FR0800035A FR2926162B1 (fr) | 2008-01-03 | 2008-01-03 | Procede de modification localisee de l'energie de surface d'un substrat |
PCT/FR2008/001820 WO2009103907A2 (fr) | 2008-01-03 | 2008-12-23 | Procede de gravure localisee de la surface d'un substrat. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011512646A true JP2011512646A (ja) | 2011-04-21 |
JP5715421B2 JP5715421B2 (ja) | 2015-05-07 |
Family
ID=39689404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541081A Expired - Fee Related JP5715421B2 (ja) | 2008-01-03 | 2008-12-23 | 基板の表面を局部エッチングする方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8475671B2 (ja) |
EP (1) | EP2232532A2 (ja) |
JP (1) | JP5715421B2 (ja) |
FR (1) | FR2926162B1 (ja) |
WO (1) | WO2009103907A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITBO20120695A1 (it) * | 2012-12-20 | 2014-06-21 | Organic Spintronics S R L | Dispositivo di deposizione a plasma impulsato |
KR102233597B1 (ko) * | 2013-06-19 | 2021-03-30 | 에베 그룹 에. 탈너 게엠베하 | 엠보싱 리소그래피용 엠보싱 화합물 |
US9460997B2 (en) * | 2013-12-31 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for semiconductor devices |
KR102497054B1 (ko) * | 2014-05-15 | 2023-02-06 | 메소 스케일 테크놀러지즈, 엘엘시 | 개선된 분석 방법 |
CN104134749B (zh) * | 2014-07-17 | 2017-03-01 | 东北师范大学 | 多层柔性平面内嵌迭片电极及其制备方法与在有机场单晶场效应晶体管中的应用 |
CN104112819B (zh) * | 2014-07-17 | 2017-06-20 | 东北师范大学 | 一种有机单晶场效应电路及其制备方法 |
KR102287811B1 (ko) * | 2014-10-31 | 2021-08-09 | 삼성전자주식회사 | 2개 표면을 결합시키는 방법 및 그에 의하여 제조된 구조체, 및 상기 구조체를 포함하는 미세유동 장치 |
CN110395690A (zh) * | 2019-07-15 | 2019-11-01 | 北京交通大学 | 离子束刻蚀聚四氟乙烯材料表面微结构的方法 |
CN111092148B (zh) * | 2019-12-27 | 2022-08-09 | 厦门市三安集成电路有限公司 | 一种压电材料复合基板的制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070269883A1 (en) * | 2006-05-16 | 2007-11-22 | Kathryn Uhrich | Micropatterning surfaces |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0091651B1 (en) * | 1982-04-12 | 1988-08-03 | Nippon Telegraph And Telephone Corporation | Method for forming micropattern |
US4826564A (en) * | 1987-10-30 | 1989-05-02 | International Business Machines Corporation | Method of selective reactive ion etching of substrates |
GB0215858D0 (en) * | 2002-07-09 | 2002-08-14 | Cambridge Display Tech Ltd | Patterning method |
US7087444B2 (en) * | 2002-12-16 | 2006-08-08 | Palo Alto Research Center Incorporated | Method for integration of microelectronic components with microfluidic devices |
-
2008
- 2008-01-03 FR FR0800035A patent/FR2926162B1/fr not_active Expired - Fee Related
- 2008-12-23 US US12/811,467 patent/US8475671B2/en not_active Expired - Fee Related
- 2008-12-23 JP JP2010541081A patent/JP5715421B2/ja not_active Expired - Fee Related
- 2008-12-23 EP EP08872521A patent/EP2232532A2/fr not_active Withdrawn
- 2008-12-23 WO PCT/FR2008/001820 patent/WO2009103907A2/fr active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070269883A1 (en) * | 2006-05-16 | 2007-11-22 | Kathryn Uhrich | Micropatterning surfaces |
Also Published As
Publication number | Publication date |
---|---|
JP5715421B2 (ja) | 2015-05-07 |
US8475671B2 (en) | 2013-07-02 |
WO2009103907A3 (fr) | 2009-10-22 |
EP2232532A2 (fr) | 2010-09-29 |
FR2926162B1 (fr) | 2017-09-01 |
WO2009103907A2 (fr) | 2009-08-27 |
FR2926162A1 (fr) | 2009-07-10 |
US20110017705A1 (en) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5715421B2 (ja) | 基板の表面を局部エッチングする方法 | |
KR100930966B1 (ko) | 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법 | |
Scharnweber et al. | Rapid prototyping of microstructures in polydimethylsiloxane (PDMS) by direct UV-lithography | |
US20090122310A1 (en) | Method of making microarrays | |
Vlachopoulou et al. | Plasma etching of poly (dimethylsiloxane): Roughness formation, mechanism, control, and application in the fabrication of microfluidic structures | |
Sun et al. | A low-cost method of fabricating hybrid micro-nano fluidic chip by double-layer PDMS mold and UV–thermal nanoimprinting | |
KR101789921B1 (ko) | 나노 박막 패턴 구조물의 제조 방법 | |
WO2006088209A1 (ja) | 3次元モールドの製造方法、微細加工物の製造方法、微細パターン成形品の製造方法、3次元モールド、微細加工物、微細パターン成形品及び光学部品 | |
KR20050073017A (ko) | Pdms 일래스토머 스탬프 및 이를 이용한 미세패턴형성 방법 | |
KR101652339B1 (ko) | 자기조립 단분자막에 의하여 처리된 몰드를 이용한 패턴 형성 방법 | |
KR102083308B1 (ko) | 탐침형 원자 현미경을 이용한 리소그래피 방법 | |
Liu et al. | Novel approach to form and pattern sol–gel polymethylsilsesquioxane-based spin-on glass thin and thick films | |
Balan et al. | Tunable contact angle hysteresis for component placement on stretchable superhydrophobic surfaces | |
US20140178598A1 (en) | Method for forming graphene pattern | |
KR101435255B1 (ko) | 미세구조와 계면상호작용으로 유도된 나노입자배열에 의해 제조된 회로기판, 그 패턴인쇄방법 및 주형 제조방법 | |
Jo et al. | Fabrication and surface treatment of silicon mold for polymer microarray | |
KR100407601B1 (ko) | 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법 | |
TW201031690A (en) | Application of benzocyclobutene for imprint technique and pattern forming method by the technique | |
Chen et al. | High aspect ratio silicon nanomoulds for UV embossing fabricated by directional thermal oxidation using an oxidation mask | |
Youn et al. | Microstructuring of 45-µm-Deep Dual Damascene Openings in SU-8/Si by UV-Assisted Thermal Imprinting with Opaque Mold | |
Binderup et al. | Programmable refractive index of nanoporous organosilicate films through microsphere masking and sacrificial polymer mediated assembly | |
KR20070064106A (ko) | Uv를 사용한 폴리(디메틸실록산) 스탬프의 패터닝 방법 | |
Kang et al. | Rational Design and Fabrication Method for Bioinspired Directional Droplet Sliding Surfaces | |
Mohamed | Three-Dimensional Patterning Using Ultraviolet Curable Nanoimprint Lithography. | |
Takei | Step and flash imprint of fluorinated silicon-containing resist materials for three-dimensional nanofabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5715421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |