JP2011512093A - シングルキャリア周波数分割多元接続技術 - Google Patents

Abstract

【要約書】
シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）信号を生成する技術が説明される。この技術において、M個の入力シンボルの集合からN個の出力シンボルの集合（M＜N）が生成される。この技術を実現する方法は、時間領域表現のM個の入力シンボルの集合を受信することと、L個の補間サンプルを取得するために時間領域においてM個の入力シンボルの集合に対して補間動作を行うことと（L≦N）、補間シンボル又は補間シンボルから導出されるシンボルをN個の直交サブキャリアにマッピングすることと、時間領域表現のN個の出力シンボルを出力することとを有する。

Description

本発明は、一般に信号処理に関する。特に、本発明は、無線通信システムで使用するためのシングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）技術に関する。

多くの送信機無線通信システムにおいて、チャネル接続技術により、同一の物理チャネルに接続される複数の送信機が送信容量を共有できる。種々のチャネル接続技術が当技術分野において周知である。汎ヨーロッパデジタル移動通信システム（ＧＳＭ）規格に従う第２世代通信システムにおいて、時分割多元接続（ＴＤＭＡ）技術は、特定の周波数チャネルを個々のタイムスロットに分割するために利用される。その後、個々のタイムスロットが個々の送信機に割り当てられる第３世代通信システムにおいて、符号分割多元接続（ＣＤＭＡ）技術は、各送信機に個々の符号が割り当てられる特定の符号化方式とスペクトル拡散動作との組合せを採用することにより、信号空間においてチャネル接続を分割する。無線通信システムにおける次の進歩では、更に高いビットレートを達成する直交周波数分割多元接続（ＯＦＤＭＡ）技術を考慮する。

ＯＦＤＭＡが他のチャネル接続技術より優れた１つの主な利点は、マルチパス信号伝播が存在する場合のロバスト性である。一方、ＯＦＤＭＡ信号の波形は、結果として高いピーク対平均電力比（ＰＡＰＲ）を招く非常に顕著な包絡線変動を示す。高いＰＡＰＲを有する信号は、過度の相互変調歪みを回避するために高度な線形電力増幅器を必要とする。これらの電力増幅器は、ピーク電力からの大きなバックオフで動作される必要がある。その結果、電力効率が低下し、移動電話等のバッテリで動作する送信機の負担が大きくなる。

高いＰＡＰＲの欠点は、ＯＦＤＭＡの変形と考えられるＳＣ−ＦＤＭＡにより克服される。このため、第３世代パートナーシッププロジェクト（３ＧＰＰ）は、アクセスネットワークに向かう上り方向に対して第４世代通信システムにおいてＳＣ−ＦＤＭＡを使用することを考慮している。３ＧＰＰのＬＴＥ（Long Term Evolution）プロジェクトに関連して、技術仕様書ＴＳ３６．２１１Ｖ８．０．０「Physical Channels and Modulation」、２００７年９月において、以下のように時間連続ＳＣ−ＦＤＭＡ信号s_l(t)を特定する（以下において、ＴＳ３６．２１１に規定する記数法を使用して）：
0≦t＜(N_CP,l+N)T_sの場合、

ここで、サブキャリア空間Δfは、Δf=1/(NT_s)であり、使用可能な上りスペクトルの半分における直交サブキャリアの数は以下の通りである。
これは、ＴＳ３６．２１１において特定される可能なパラメータ値の場合、整数であることが保証され、時間連続ＳＣ−ＦＤＭＡ信号のシンボルに対して以下の式が取得される：
0≦n＜(N_CP,l+N)の場合、

リソース要素（ＲＥ）の周波数領域指標は以下の通りである。
0≦k^(-)＜2Bにおいて、k^(-)=k+B

リソース要素にマッピングされる変調シンボルは、一般法則を制限しないＳＣ−ＦＤＭＡシンボルl=0に対して以下のように特定される：
の場合、

データマッピング（ベースバンド変調）からの複素値シンボルはd(i)により与えられる。変調シンボルをＲＥにマッピングすることは以下のように行なわれる。
K=k₀+f_hopの場合、k^(-)=k₀+f_hop+k^DFT=K+k^DFT

ＳＣ−ＦＤＭＡ変調器段の例示的な一実現例は、Myung他の「SingleCarrier FDMA for Uplink Wireless Transmission」、IEEE Vehicular Technology Magazine、３０〜３８ページ、２００６年９月において説明される。以下では、図１の概略的な例を参照して、ＳＣ−ＦＤＭＡ変調器段１０の別の例示的な実現例について説明する。

変調器段１０は、複数の可能な変調方式のうちの１つ、例えば二位相偏移変調（ＢＰＳＫ）又は１６直交振幅変調（１６ＱＡＭ）において複素値シンボルのマルチレベルシーケンスを入力信号として受信する。変調シンボルは、それぞれM個のシンボルを含む集合（ブロックとも呼ばれる）において受信される。M個のシンボルの全ての集合に対して、M個のシンボルの周波数領域表現を取得するためにＤＦＴブロック１２においてＭ点離散フーリエ変換（ＤＦＴ）が行われる。

次に、M個のＤＦＴ出力は、マッピングブロック１４においてN個（N＞M）の直交サブキャリアのうちの１つにマッピングされる。ＴＳ３６．２１１において、Mの値は以下のように規定される。

マッピングブロック１４はN個の複素サブキャリア振幅の集合を出力し、そのうち厳密にM個の振幅がゼロにならない。

マッピングブロック１４により出力されるサブキャリア振幅は、逆高速フーリエ変換（ＩＦＦＴ）ブロック１６により時間領域信号に再変換される。時間領域信号に対しては、ブロック１８において位相回転が行われ、ブロック１２から１６における先の信号処理動作により発生する任意の位相語差を補償する。ＩＦＦＴブロック１６の出力信号に対して位相回転を行うことに加え、サイクリックプレフィックス（ＣＰ）が更に挿入される（図１には示さない）。ＣＰは、マルチパス伝播により発生するブロック間干渉を軽減するように、連続して送信される２つのシンボルブロック間でガード時間を提供する。

従来のＳＣ−ＦＤＭＡ送信機の１つの欠点はＤＦＴブロック１２の実現例である。Mを入力シンボルの数とすると、ＤＦＴブロック１２において実行されるべき乗算及び加算の数はM*Mの次数である。このため、送信機段１０を実現するためにかなりの処理能力が必要である。処理能力は、特にバッテリで動作する送信機において不足するリソースである。必要な処理能力を削減するために、Cooley-Tukeyアルゴリズムに従う混合基数ＦＦＴ（mixed radix FFT）が実現される。周知のように、そのような混合基数ＦＦＴは、Mが可能な限り小さな素因数の積である場合に最も効率的である（このため、上記の式に示すように、ＴＳ３６．２１１においてMの素因数は２、３及び５に限定される）。

特定の素因数に限定することにより、Mの可能な値に望ましくない限定が課される。また、混合基数ＦＦＴのハードウェアの実現例は、多くの場合かなり複雑であることが分かっている。

従って、本発明の目的は、従来のＤＦＴ動作に関連付けられる少なくともいくつかの欠点を回避する効率的なＳＣ−ＦＤＭＡ技術を提供することである。

この目的は、ＳＣ−ＦＤＭＡ信号を生成する方法により達成される。方法において、M＜Nである場合に、M個の入力シンボルの集合からN個の出力シンボルの集合が生成される。方法は、時間領域表現においてM個の入力シンボルの集合を受信することと、L≦N、且つK≦Mとして、各々がK個の入力シンボルから算出されるL個の補間シンボルを取得するために、時間領域においてM個の入力シンボルの集合に対して第１の補間動作を行うことと、補間シンボル又は補間シンボルから導出されるシンボル（例えば、１つ以上の更なる処理動作により導出されるシンボル）をN個の直交サブキャリアにマッピングすることと、時間領域表現でN個の出力シンボルを出力することとから成る。結果として得られるN個の出力シンボルの集合は、単一の送信ブロックにおいてＳＣ−ＦＤＭＡ信号として送信されてもよい。

一実現例において、一緒に受信されているM個の入力シンボルの集合の大きさは可変である。換言すると、ＳＣ−ＦＤＭＡ信号の生成は、M₁≠M₂である場合に、例えばM₁個の入力シンボルの集合を処理する第１の動作モードとM₂個の入力シンボルの集合を処理する第２の動作モードとの間で切り替え可能であってもよい。第１の変形例によると、動作モードが変更される場合に、L及び／又はKの値もまた更に変更されてもよい（例えば、Mの変化に正比例して）。第２の変形例によると、L及び／又はKの値は、一緒に受信されているM個の入力シンボルの集合における任意の大きさの変化に関係なく一定に保たれる。

第１の補間動作は、長さK≦Mの特徴的な補間カーネルを有してもよい。補間動作をフィルタ動作として解釈することにより、補間カーネルはフィルタリング信号の特徴的なパルス形状を生じさせるだろう。この点に関して、補間カーネルは、例えばメインパルス及びサイドパルスを含むパルス形状に対応してもよい。そのようなパルス形状は、例えばsin x/x関数（すなわち、非正規化sine又はsinc、関数）により取得される。

オプションとしての切り捨てが、特定の方法でパルス形状を変形するように実行されてもよい。切り捨ては、K＜Mである場合に、K個の入力シンボルの集合から各補間シンボルを算出することを含んでもよい。K＜Mの場合、パルスの全体の長さは短縮されてもよい（例えば、１つ以上のサイドパルスを切断することにより）。

切り捨てにより、全体の性能利得を考慮して許容可能なわずかな信号誤差が発生する可能性がある。誤差は、一般に補間カーネルの長さK（フィルタ長）に反比例し、補間カーネルを漸減することにより減少する。ウィンドウ技術を使用して（例えば、カイザーベッセル窓を使用して）漸減してもよい。Kの実際の値＜Mは、切り捨ての結果として発生する任意の誤差が可能な限り少なくなるように選択され、同時に、Kは、K=Mの場合と比較して計算動作（例えば、乗算及び加算）の数を大幅に減らすよう十分に小さい。

補間シンボル（又は補間シンボルから導出されるシンボル）を直交サブキャリアにマッピングするステップは、種々の方法で実行され得る。基本的に、マッピングは、周波数領域（N個のサブキャリア振幅がマッピング動作中に明示的に算出され得る場合）又は時間領域のいずれか一方において実行され得る。一実現例において、サブキャリアマッピングは時間領域における位相回転動作を含む。入力シンボルに対しては、第１の補間動作の前に位相回転動作が更に行われてもよい。この初期位相回転動作は、サブキャリアマッピングステップに関連して実行される後の位相回転動作に加えて実行されてもよい。

方法は、信号処理の任意の段階において周期的な拡張動作を実行することを更に含んでもよい。周期的な拡張動作は、ＣＰが出力信号に含まれるように実行される。１つの変形例において、周期的な拡張は第１の補間動作の前に実行される。別の変形例によると、周期的な拡張は、第１の補間動作及びサブキャリアマッピングのうち少なくとも一方の後でのみ行われる。

第１の補間動作により取得されるL個の補間シンボルの数は、L=Nであるように選択されてもよい。第１の補間動作はN個未満の補間サンプルを算出することにより、L=Nの場合と比較して簡略化され得る。

ＳＣ−ＦＤＭＡ信号生成の一実現例によると、第１の補間動作は、M個の入力シンボルの集合からL個の補間シンボルの集合が取得されるように制御される。ここで、n=0, 1, 2,3等である場合に、L=2ⁿである。Lは、L≧Mを満たすための最小数であるように更に選択されてもよい。

第１の補間動作は、例えば以下により示されてもよい。
ここで、以下の通りである。
d(i)はi番目の入力シンボルであり、l=0, 1, 2, ..L-1である。単一の補間サンプルを算出するために、P_M(x)のK個のシンボルが考慮されてもよい。

上述のように、１つの変形例において、補間動作は、M個の入力シンボルの集合からL個の補間シンボルの集合が取得されるように制御される。ここで、L=2ⁿである。或いは、Lは、出力シンボルの数N（例えば、最小のそのような数）の所定数分の１となる２のべき乗であるように更に選択されてもよい。そのような場合及び他の場合において、方法は、各々が２倍ずつ補間する複数のフィルタ段を含むフィルタカスケード接続を使用して１つ以上の第２の補間動作を実行することを更に含んでもよい。出力シンボルは、フィルタカスケード接続の出力信号をウィンドウイングすることにより規定されてもよい。

第１の補間動作により取得された補間シンボルに対してＦＦＴが行われてもよい。補間シンボルの周波数領域表現はこのように取得され得る。後の処理段階において、周波数領域シンボルに対してＩＦＦＴが行われ、時間領域表現を再び取得してもよい。ＩＦＦＴを実行する前又は後に、ＦＦＴにより生成されたシンボルに対してサブキャリアマッピング動作が行われてもよい。

本明細書において提示する技術は、ソフトウェアの形態で、ハードウェアの形態で又はソフトウェア／ハードウェアを組み合わせた方法を使用して実現されてもよい。ソフトウェアの側面に関して、コンピュータプログラム製品が１つ以上の演算装置上で実行される際に本明細書において提示するステップを実行するプログラムコード部分を含むコンピュータプログラム製品が提供される。コンピュータプログラム製品は、例えばメモリチップ、ＣＤＲＯＭ及びハードディスク等のコンピュータ可読記録媒体に格納されてもよい。

更なる態様によると、ＳＣ−ＦＤＭＡ変調器が提供される。ＳＣ−ＦＤＭＡ変調器は、M＜Nである場合に、M個の入力シンボルの集合からN個の出力シンボルの集合を生成するように構成される。変調器は、L≦N且つK≦Mとして、各々がK個の入力シンボルから算出されるL個の補間シンボルを取得するために、時間領域において時間領域表現で受信されるM個の入力シンボルの集合に対して第１の補間動作を行うように構成される補間器と、補間シンボル又は補間シンボルから導出されるシンボルをN個の直交サブキャリアにマッピングするように構成されるマッパーとを含み、時間領域表現のN個の出力シンボルが取得される。更に送信機は、１つの送信ブロックにおいて結果として得られるN個の出力シンボルの集合を連続して送信するために提供されてもよい。

変調器は、第１の補間動作により取得される補間シンボルに対してＦＦＴを行うように構成されるＦＦＴモジュールを更に含んでもよい。更に、ＦＦＴモジュールにより生成されるシンボルに対してＩＦＦＴを行うように構成されるＩＦＦＴモジュールが提供されてもよい。マッパーは、一方のＦＦＴモジュールと他方のＩＦＦＴモジュールとの間に配置されてもよい。従って、マッパーは周波数領域において動作するように構成されてもよい。あるいは、マッパーは、ＩＦＦＴモジュールの後に配置されてもよく、時間領域において動作するように構成されてもよい。

変調器は、１つ以上の第２の補間動作を実行するように構成されるフィルタカスケード接続を更に含んでもよい。一実現例において、フィルタカスケード接続は、各々が２倍ずつ補間する複数のフィルタ段を含む。サイクリックプレフィックスが変調器の出力信号に含まれるようにシンボルを処理するように構成される周期的な拡張生成器が更に提供されてもよい。

本明細書において提示する技術の更なる態様及び利点は、好適な実施形態の以下の説明及び図面から明らかになるだろう。
ＤＦＴブロックを含むＳＣ−ＦＤＭＡ変調器段の可能な一実現例を概略的に示す図である。 ＳＣ−ＦＤＭＡ変調器を含むＳＣ−ＦＤＭＡシステムの実施形態を概略的に示す図である。 方法の一実施形態を示すフローチャートである。 入力信号及び入力信号から生成される補間信号のスペクトルを概略的に示す図である。 、 ２つの例示的なＳＣ−ＦＤＭＡ信号のパルス形状を示す図である。 ＳＣ−ＦＤＭＡ変調器の第２の実施形態を概略的に示す図である。 、 ＳＣ−ＦＤＭＡ変調器の第３の実施形態及び第４の実施形態を概略的に示す図である。 、 ＳＣ−ＦＤＭＡ変調器及び補間フィルタリング動作の第５の実施形態を概略的に示す図である。

好適な実施形態の以下の説明において、本発明を完璧に理解するために、限定する目的ではなく説明する目的で特定の詳細が記載される（例えば、特定の信号処理成分及び一連のステップ）。これらの特定の詳細から逸脱する他の実施形態において本発明が実施されてもよいことは当業者には明らかとなるだろう。

更に、本明細書において以下に説明するサービス、機能及びステップが、プログラムされたマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）又は汎用コンピュータと組み合わせて機能するソフトウェアを使用して実現されてもよいことは、当業者には理解されるだろう。以下の実施形態は主に方法及び装置に関連して説明されるが、本発明は、コンピュータプロセッサ及びプロセッサに接続され、本明細書において開示するサービス、機能及びステップを実行する１つ以上のプログラムで符号化されるメモリを含むシステム、並びにコンピュータプログラム製品において更に具体化されてもよいことが更に理解されるだろう。

図２は、上り送信のために移動端末（例えば、移動電話又はネットワークカード）においてＬＴＥ規格に従って実現される例示的なＳＣ−ＦＤＭＡシステム１００を示す。当然、ＳＣ−ＦＤＭＡシステム１００は他の通信規格と組み合わせて利用されてもよく、下り送信のために利用されてもよい。ＳＣ−ＦＤＭＡシステム１００の動作について、図３の概略的なフローチャートを参照して説明する。

図２に示すように、システム１００は、ベースバンド変調器１０２と、補間器１０４と、マッパー１０６と、送信機１０８とを含む。ベースバンド変調器１０２は、ＢＰＳＫ又は１６−ＱＡＭ等の複数の可能な変調方式のうちの１つの変調方式で二値入力信号を一連の複素値シンボルに変換し、且つ各々がM個のシンボルを含む個々の集合（又はブロック）において変調シンボルを出力するように構成される。ベースバンド変調器１０２は、例えば送信チャネルの現在の状況に従って変調方式（及びそれにより送信速度）を適応させるように更に構成されてもよい。

補間器１０４は、時間領域表現においてM個の入力シンボルの集合を受信し（図３のステップ３０２）、且つ時間領域においてM個の入力シンボルの集合に対してL個の補間シンボルの集合が取得されるように時間領域において受信するシンボルの集合に対して第１の補間動作を行うように構成される（フローチャート３００のステップ３０４に示すように）。補間シンボルの数Lは、出力シンボルの数N以下であってもよい（すなわち、L≦N）。また、各補間シンボルはK個の入力シンボルの集合から算出されてもよい。ここで、K≦Mである。

マッパー１０６は、補間器１０４により出力されるL個の補間時間領域シンボル（又は補間器１０４により出力される補間シンボルから１つ以上の更なる処理動作により導出されるシンボル）を図３のステップ３０６により示すようにN個の直交サブキャリアにマッピングする。周波数領域の観点から、マッピングによりN個のサブキャリア振幅が得られる。これらのN個のサブキャリア振幅のうちM個のサブキャリア振幅は、一般にゼロにならない。周波数領域処理を使用してマッピング動作を実現する場合、マッピング動作はＦＦＴ／ＩＦＦＴ動作の間に挟まれてもよい（図２には示さない）。尚、マッピングは単に時間領域処理により実行されてもよい。

厳密に言えば、サブキャリアマッピング動作は、常に周波数領域に関連する。従って、ＦＦＴ／ＩＦＦＴの組合せの間にマッパー１０６を挿入することは「自然な」方法であると考えられてもよい。時間領域において、マッピングは位相回転として現れる。従って、時間領域におけるこの位相回転を単に適用することにより周波数領域を「調査」せずに（すなわち、「間接的に」）マッピングを実行することが可能である。更に詳細な実施形態を参照して、双方のマッピングの変形例を以下に説明する。

マッパー１０６が時間領域処理を使用する場合、マッパー１０６は時間領域表現においてN個の出力シンボルの集合を直接生成する。周波数領域処理の場合、マッパー１０６により生成されるN個のサブキャリア振幅から時間領域においてN個の出力シンボルを取得するために１つ以上の変換ステップが実行されてもよい。

N個の出力シンボルは、次に送信機１０８に渡される。送信機１０８は、ＳＣ−ＦＤＭＡの原理に従ってN個の出力シンボルを送信するように構成される。N個の出力シンボルの集合を１度送信するのに必要な時間間隔は、更に送信ブロックと呼ばれる。複数の送信ブロックが１つの送信時間間隔（ＴＴＩ）を構成する。ＬＴＥ規格において、一般的なＴＴＩは１ｍｓである。

こうして、ＬＴＥアクセスネットワークは送信機１０８が送信する信号を受信する。アクセスネットワークにおいて、復調ステップはベースバンドシンボルを回復するために実行される。

図２及び図３から明らかとなったように、本明細書において提案する補間方法により、少なくともいくつかの場合において任意のＤＦＴを完全に省略できる。補間方法はナイキストの定理に基づき、補間方法に従って２つの信号サンプル間の任意の時間信号値が全ての信号サンプルから算出される。この処理は、sin x/x型インパルス応答（以下において補間カーネルと呼ばれる）として解釈される。

LをM個の入力シンボルの集合に対して生成される補間シンボルの数とすると、動作の数はK^*Lの次数になる。効率的に実現するために、各補間サンプルは入力サンプルの部分集合から算出されてもよい。すなわち、KはK＜Mを満たすように選択されてもよい。上述のナイキストの定理を使用すると、これは切り捨てられたsin x/x（又は同様の）パルスを適用することに対応する。この補間器１０４の実現例は、最小二乗平均において最適であることが示される。

切り捨てにより、補間カーネルの長さK＜M（フィルタ長）に反比例する出力信号のわずかな誤差が発生する。誤差は補間カーネルを漸減することにより減少する。この目的のために、カイザーベッセル窓又は他の技術が適用されてもよい。

切り捨て誤差の状況を図４に示す。図１に示すようなＤＦＴ／ＩＦＦＴを適用する場合、ＤＦＴスペクトルは２つの半片に分割され且つ再び変換される前にN-Mゼロを満たされる。ナイキストの定理に従う厳密な時間領域補間が使用される場合、同一の結果が得られるのは明らかである。しかし、補間カーネルが切り捨てられる場合、領域を満たすゼロのエッジにおけるスペクトルサンプルが多少歪められ、周波数領域の補間信号に対して図４の右側に示すように少量の信号漏洩が発生する。

図２の補間器１０４は、例えばラグランジュ補間を更に含む任意の補間方法を適用してもよい。また、例えば有限インパルス応答（ＦＩＲ）フィルタ動作として補間を解釈することにより、多様な実現例が可能である。そのようなフィルタ実現例がsin x/x補間に対して周知である一方、ラグランジュ補間もフィルタリング動作として実現される（例えば、いわゆるＦａｒｒｏｗ構造を使用して）。

以下において、ＳＣ−ＦＤＭＡ変調器のいくつかの例示的な実現例を更に詳細に説明する。全てのこれらの実現例は、図１に示す一般的なシステム構成又は任意の他のシステム構成に基づいてもよい。

図５Ａ、図５Ｂ及び図６に関連して説明する第１の実現例は、出力シンボルが直接生成されるように（すなわち、L=N）一連の入力シンボルを補間する。入力シンボルの数Mがサブキャリアの数Nより大幅に少ない場合、そのような１ステップの補間はあまり効率的ではなく、２つ以上のより小さい補間ステップを使用する実現例の方が効率的である。この点に関して、第１の補間ステップは、「より便利な」グリッド、例えば２のべき乗グリッド、において最小であるがより多くの数のシンボルに対する補間であってもよい。便利なグリッド上のそのような補間の後、リソース効率の良いＦＦＴが、図７Ａ及び図７Ｂに関連して以下に説明する実現例に対して示すように利用される。あるいは、図８Ａ及び図８Ｂを参照して説明するように、便利なグリッド上の補間の後にフィルタリングステップが行われる。

図５Ａ、図５Ｂ及び図６を参照して、１つの補間段階において一連の出力シンボルを直接生成する変調器の実現例を説明する。この実現例をより良く理解するために、上述の信号s_l(nT_s)に対するいくつかの数学的な再配列が有用である。

最初に、ゼロではないＲＥに対する新しい「対称的な」周波数領域指標が導入され、以下の式を読み出す。
-M/2≦k'＜M/2の場合、k'=K^DFT-M/2
上記の式は以下の短縮形式を有する。
上記式は以下において独占的に使用される。次に、他の周波数領域指標はこの新しい指標により示され、以下を取得する。
k^DFT=k'+M/2
k^(-)=k'+M/2+K
k=k'+M/2+K-B

これらの関係から、ＳＣ−ＦＤＭＡ信号のシンボルに対する式内で変調シンボルに対する式を使用して以下を取得できる。

これは以下のように書き換えられる。
これは、更に以下のように再配列される。

次に、位相回転因子を再配置して以下を取得できる。

パルス形状に対する以下の定義により（尚、それは実数値である）、
３ＧＰＰ対応の信号に対する以下の最終的な式をが取得される。

パルス形状は、２つの異なるＲＥ割当てに対して図５Ａ及び図５Ｂにおいて示される。以下の場合、エッジに近接するデータシンボル配置に対する符号反転周期性を確認することが重要である。図５Ａ及び図５Ｂに示すように、各信号の後方部分は前方部分の符号反転バージョンと考えられる。図５Ａは、アクセスネットワークに向かう上り方向への１２個のＲＥの最小割当てに対するＳＣ−ＦＤＭＡパルス形状を示し、図５Ｂは、上り方向における４８個のＲＥの割当てに対するＳＣ−ＦＤＭＡパルス形状を示す。

標準の長さP_M(x)の代わりに切り捨てられた（及び場合によっては漸減された）パルス形状を実現する場合、上記の式は、断片的にサンプリングされるパルス整形＋別の位相回転（周波数シフト）が後続する複素値データシンボルd(i)＋入力シンボルの符号反転（Mは常に偶数であるため、パルス形状は正ピーク及び負ピークを交互に有する）周期的拡張の位相回転（周波数シフト）として解釈される。周期的拡張は、両端に対してサイクリックプレフィックスM|N_cp,l / N|＋シンボルに対応する入力シンボルを含む必要があり、パルス形状持続時間を範囲に含む。

図６は、上記で導出された式に従って１ステップの補間を実行するように構成されるＳＣ−ＦＤＭＡ変調器６００の信号処理構成要素を示す。具体的に、変調器６００は、位相回転ブロック６０２と、符号反転周期的拡張ブロック６０４と、パラレル／シリアル変換器６０６と、補間器６０８と、更なる位相回転ブロック６１０とを含む。

第１の位相回転ブロック６０２は、M個の複素値データシンボルd(i)の連続した集合を受信し、d(i)の直後に合計符号内の上記の式に示す位相回転を実行する（d'(i)を取得するために）。複素値データシンボルd(i)は、ベースバンド変調器（図６には示さない）から受信されてもよく、位相回転ブロック６０２に入力される前にシリアル／パラレル変換されていてもよい。M個の位相回転データシンボルに対して、M個を上回る数のシンボルを取得するためにブロック６０４において拡張領域のサンプルに対して符号反転を含む周期的拡張が行われる。これは、数学的にi＜0又はi≧Mの場合にd'(i)=-d'(l+M) mod Mとして示される。その後、拡張データシンボルd'(i)は、ブロック６０６においてパラレル／シリアル変換され、補間器６０８に供給される。

補間器６０８は、（例えば）上記の補間カーネルP_M(x)の切り捨てられるバージョン及び場合によっては漸減されるバージョンを使用する補間によりパルス整形を実行する。切り捨ては、メインパルスに隣接する特定の領域のみを考慮するように実行される。出力サンプルの場所が補間グリッドの２点間に配置されるため、断片的なサンプリングは補間シンボルから実際の出力サンプルを抽出するために実行される。

出力サンプルは第２の位相回転ブロック６１０に入力され、特定の量のサブキャリア空間だけ信号を周波数偏移することにより時間領域においてサブキャリアマッピング動作を実行する。その結果、M個の入力シンボルのブロック毎にN個の出力シンボルの集合が取得される。残りの処理ステップは、図２及び図３に関連して上述されたサブキャリア変調及び送信ステップに類似してもよい。

図７Ａ及び図７Ｂにおいて、ＳＣ−ＦＤＭＡ変調器７００の更なる実施形態を示す。同一の図中符号は、同一の構成要素又は同様の構成要素を示すために使用される。

図７Ａ及び図７Ｂに示す実施形態の基礎をなす概念は、補間シンボルの数Lが２の累乗であるように初期補間が実行されるという事実に関連する。そのような場合、ＳＣ−ＦＤＭＡ信号の生成は補間とＦＦＴ動作との混合に基づくことができる。

図７Ａに示すＳＣ−ＦＤＭＡマルチプレクサ７００は、図６に関連して上述した補間器６０８と同様の構成を有する補間器７０２を含む。補間器７０２は、図７Ａには示さないベースバンド変調器からシリアル／パラレル変換シンボルストリームd(i)を受信する。その後補間動作は、長さMの入力シンボルシーケンスが複数のL個の補間シンボルy(i)に変換されるように、且つL=2ⁿであるように、実行される。ＳＣ−ＦＤＭＡマルチプレクサ７００を効率的に動作するために、Lは最小数である必要がある。ここで、L≧Nである。

上記の式を使用して、補間器７０２により実行される補間は以下により示される。
ここで、以下の式が、上記補間を実行するフィルタ応答又はパルス整形として解釈される。
このフィルタ応答は上述のsinx/x関数に対応し、図４は周波数領域におけるフィルタ結果を示す。

補間器７０２がL個の補間シンボルの集合を生成し且つLが２の累乗であるため、従来のＤＦＴは図７Ａに示すようにＦＦＴブロック７０４に置換される。ＦＦＴブロック７０４は、周波数領域表現においてL個のシンボルを出力する。これらのL個のシンボルは、(N-L)個のゼロ値と共にＩＦＦＴブロック７０６に供給される。ＦＦＴブロック７０４及びＩＦＦＴブロック７０６は図７Ａにおいて別個のブロックとして示されるが、実際のハードウェアの実現例では、ＦＦＴ及びＩＦＦＴの双方を実行するように構成される単一のブロックのみを実現する必要がある。

ＩＦＦＴブロック７０６は時間領域表現においてN個のシンボルを出力する。次に、サイクリックプレフィックスは、サイクリックプレフィックス拡張ブロック７０８においてＩＦＦＴブロック７０６の出力シンボルの集合に追加される。サイクリックプレフィックス拡張ブロック７０８により出力されるシンボルに対して、ブロック７１０においてパラレル／シリアル変換が行われ、且つブロック７１２においてサブキャリアマッピングのための後続する位相回転が行われる。従って、位相回転ブロック７１２は、N個の出力シンボルを含む最終的なＳＣ−ＦＤＭＡ信号s_l(nT_s)を出力する。位相回転ブロック７１２の位置は、図７Ａに示す位置に限定されない。ＩＦＦＴブロック７０６の直後等の他の位置が選択されてもよい。

図７Ａに示すＳＣ−ＦＤＭＡ変調器７００のブロック７０４におけるＦＦＴの方がＤＦＴよりリソースが非常に効率的であるため、ＳＣ−ＦＤＭＡ変調器７００の全体的な複雑さがかなり軽減される。複雑さが軽減されることにより、遅延時間及び消費電力に関する挙動が向上する。また、ＳＣ−ＦＤＭＡ変調器７００のハードウェアの実現例のゲート数及びチップ領域（例えば、ＡＳＩＣの形式）も減少する。

ＳＣ−ＦＤＭＡ変調器７００の更なる一実施形態を図７Ｂに示す。図７Ａに示す実施形態は図７Ａに示す実施形態と大部分が類似するため、相違点についてのみ以下に説明する。

図７Ａに関連して上述したように、ＳＣ−ＦＤＭＡ信号は、ＦＦＴブロック７０４とＩＦＦＴブロック７０６との間の周波数領域において使用可能である。これにより、図１に示すのと同様の方法で周波数領域においてサブキャリアマッピングを実行できる。具体的には、サブキャリアマッピングブロック７１４は、ＦＦＴブロック７０４とＩＦＦＴブロック７０６との間に挿入され得る。その結果、図７Ａに示す位相回転ブロック７１２は、いかなるサブキャリアマッピング動作も実行しないように変形されてもよい。あるいは、位相回転ブロック７１２は、先の処理動作により発生した任意の位相誤差を単に補償する位相回転ブロック７１６に置換されてもよい。

次に、図８Ａ及び図８Ｂを参照して、ＳＣ−ＦＤＭＡ変調器８００の更なる実施形態を説明する。本実施形態は、上記と同様の補間器８０２が利用されるという点で図７Ａ及び図７Ｂを参照して上述した実施形態とのいくつかの類似点を有する。換言すると、補間器８０２は、L個の補間出力シンボルy(i)を取得するために、初期（小さな）ステップにおいてM個の入力シンボルd(i)を補間する。しかし、ここでLは、Nの（すなわち、使用可能なサブキャリアの数の）所定数分の１となる２のべき乗であるように更に選択される。そのような場合、図７Ａ及び図７Ｂに関連して上述したＦＦＴ／ＩＦＦＴ動作は、フィルタカスケード接続８０４に置換される。フィルタカスケード接続８０４は、それぞれ２倍ずつ補間するいくつかのハーフバンド又は多相フィルタを含む。

次に、フィルタカスケード接続８０４の出力シンボルは、N個の時間領域出力シンボルを取得するために、図７Ａの実施形態に関連してブロック７０８、７１０及び７１２に対して説明されるのと同様の方法でサイクリックプレフィックス拡張ブロック８０６、パラレル／シリアル変換ブロック８０８及び位相回転ブロック８１０において処理されてもよい。

補間器８０２により実行される補間は、入力及び出力のそれぞれにおいて離散時間及び周波数領域表現であるＤＦＴ特性及び周期的に継続する無限長信号の１周期に対応するＤＦＴの逆特性を維持するように周期的であってもよい。また、フィルタカスケード接続８０４は、周期的に補間してもよく、あるいは補間カーネル長に対応するサイクリックプレフィックス及び／又はポストフィックスで入力信号を拡張した後に非周期的に補間してもよい。非周期的なフィルタ動作を図８Ｂに例示的に示す。

図８Ｂは、補間信号８２２を取得するために時間連続入力信号８２０に対して補間器８０２により実行される補間ステップを示す。図８Ｂは、拡張信号８２４を取得するために補間器８０２の補間カーネルの長さに対応するサイクリックプレフィックス及びポストフィックスを追加することを更に示す。その後、拡張信号８２４に対して、それぞれ２倍ずつ補間する複数の補間段階８０４’、８０４’’が行われる。次に、フィルタカスケード接続８０４により出力される補間信号８２６に対してはウィンドウ動作が行われ、フィルタカスケード接続８０４の端部において適切な信号部分を抽出する。

上述の実施形態において、初期補間ステップは可変入力信号長に関連して実行されてもよい。換言すると、単一の送信ブロックを生成するようにＳＣ−ＦＤＭＡ変調器により処理される入力シンボルの数Mは、例えば環境的な制約又はユーザ設定に依存して随時変化してもよい。一実現例において、第１の補間ステップは、Mの任意の変化に関係なくM個の入力サンプルの集合がL個の補間サンプルを常に厳密に与えるように実行される。ここで、Lは一定のままである。

全ての可能な入力信号長Mを補間できるように、初期補間の補間カーネル（例えば、ＦＩＲフィルタ係数）は、サンプリング周波数が入力信号及び出力信号に対する全てのサンプル周波数の最小公倍数の分割器であるようにサンプリングされてもよい。この方法は、非常に密度の高いサンプリンググリッド、すなわち多数のサンプルを与えてもよい。これはある特定の状況においては望ましくなく、最長の入力信号又は出力信号と比較して十分に高い因子でオーバサンプリングされる補間カーネルを使用することにより回避される。この場合、紛失したサンプルは、フィルタサンプル間の線形補間又は段階的補間により取得される。そのような方法により発生する更なる誤差は、一般に任意の切り捨て誤差よりはるかに小さい。

上述したように、そのような切り捨て誤差は、場合によってはP_M(x)の切り捨てられる形式の結果であり、リソースが効率的な解決策を取得するために使用される。尚、P_M(x)の使用は必須ではなく、P_M(x)に類似する特徴を合理的に有する他のパルス整形機能が代わりに使用されてもよい。例えばP_M(x)は、切り捨て誤差を最小限にするように漸減窓と乗算される。この点に関して、カイザーベッセル窓が使用可能である。

従って、今までＳＣ−ＦＤＭＡ変調器に対して提案されてきたＤＦＴは、補間動作（加えて、必要な場合はもう１つの更なる処理動作）により少なくとも部分的に置換されてもよい。特に、更なる処理構成要素（例えば、ハーフバンド補間フィルタのカスケード接続）が後続し、例えばオーバサンプルＦＩＲフィルタを使用する初期時間補間と線形補間係数又は段階的補間係数とを組合わせることにより、ＳＣ−ＦＤＭＡ変調器を非常に効率的に実現する。

従来のＤＦＴを回避することにより、ＳＣ−ＦＤＭＡ変調器の単純でリソースが効率的な実現例が可能になる。必要な動作の数は従来のＦＦＴの次数であり、入力シンボルの数で変倍される。特に、ＳＣ−ＦＤＭＡ信号を生成するために、ＤＦＴの解決策と比較して、減少された数の乗算が必要である。また、同時に処理されてもよい入力シンボルの数に制限はない。

初期補間の基礎をなすパルス形状は、いくつかの方法で最適化される。例えばパルス形状は、特定の送信機に割り当てられる周波数リソース内のエラーベクトルマグニチュード（ＥＶＭ）とスペクトルの制約との間で適切な妥協が取られるように変形される。また、出力シンボルの速度は、特定の無線アーキテクチャにより要求されるように選択される。従って、５２ＭＨｚ又は１０４ＭＨｚのサンプリング速度を有するベースバンド信号は直接生成される。更に、送信機チェーンに沿う語長効果及びＳＣ−ＦＤＭＡ変調器の平均出力電力は、容易に制御されてもよい。

本発明の多く利点が上述の説明から完全に理解されると考えられ、本発明の範囲から逸脱せずに又はその利点の全てを犠牲にせずに、その例示的な態様の形式、構造及び構成において種々の変更が行われてもよいことは明らかとなるだろう。本発明が多くの方法で変動するため、本発明は以下の請求の範囲の範囲によってのみ限定されるべきであることが認識されるだろう。

Claims (26)

1. M＜Nである場合に、M個の入力シンボルの集合からN個の出力シンボルの集合が生成される、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ)信号を生成する方法であって、
   時間領域表現においてM個の入力シンボルの集合を受信し、
   L≦Nであり且つK≦Mである場合に、各々がK個の入力シンボルから算出されるL個の補間シンボルを取得するために、前記時間領域において前記M個の入力シンボルの集合に対して第１の補間動作を行い、
   前記補間シンボル又は前記補間シンボルから導出されるシンボルをN個の直交サブキャリアにマッピングし、
   時間領域表現でN個の出力シンボルの集合を出力する、ことを有する方法。
2. 単一の送信ブロックにおいて前記N個の出力シンボルの集合を送信することを更に含む請求項１に記載の方法。
3. 受信されている前記M個の入力シンボルの集合の大きさを変更し、
   前記M個の入力シンボルから算出される前記L個の補間シンボルの数及び／又は各補間サンプル定数を算出するために使用される前記K個の入力サンプルの数を維持することを更に含む請求項１又は２に記載の方法。
4. K＜Mである請求項１乃至３のいずれか１項に記載の方法。
5. 前記第１の補間動作は長さKの補間カーネルを有する請求項１乃至４のいずれか１項に記載の方法。
6. 前記補間カーネルはメインパルス及びサイドパルスを含むパルス形状に対応する請求項５に記載の方法。
7. 前記サブキャリアマッピングは前記時間領域における位相回転動作を含む請求項１乃至６のいずれか１項に記載の方法。
8. 前記第１の補間動作の前に前記入力シンボルに対して位相回転動作を行うことを更に含む請求項１乃至７のいずれか１項に記載の方法。
9. 周期的拡張動作を実行することを更に含む請求項１から８のいずれか１項に記載の方法。
10. 前記第１の補間動作の前に前記入力シンボルを周期的に拡張することを含む請求項９記載の方法。
11. 前記第１の補間動作は、前記M個の入力シンボルの集合からL個の補間シンボルの集合が取得されるように制御され、ここで、n=0, 1, 2,3,...とした場合にL=2ⁿである請求項１から１０のいずれか１項に記載の方法。
12. Lは、L≧Mを満たすための最小数であるように更に選択される請求項１１記載の方法。
13. 前記第１の補間動作は：
    により示され、d(i)がi番目の入力シンボルであり、l =0, 1,...L-1である場合に
    である請求項１１又は１２に記載の方法。
14. Lは、前記出力シンボルの数Nの所定数分の１となる２のべき乗であるように更に選択される請求項１１乃至１３のいずれか１項に記載の方法。
15. 各々が２倍ずつ補間する複数のフィルタ段を含むフィルタカスケード接続を使用して１つ以上の第２の補間動作を実行することを更に含む請求項１乃至１４のいずれか１項に記載の方法。
16. 前記第１の補間動作により取得された前記補間シンボルに対して高速フーリエ変換（ＦＦＴ）を行うことを更に含む請求項１１乃至１５のいずれか１項に記載の方法。
17. 前記ＦＦＴにより生成される前記シンボルに対して逆ＦＦＴ（ＩＦＦＴ）が行われる請求項１６に記載の方法。
18. 前記ＩＦＦＴを実行する前に、前記周波数領域において前記ＦＦＴにより生成された前記シンボルに対してサブキャリアマッピング動作を行うことを更に含む請求項１６又は１７に記載の方法。
19. １つ以上の演算装置上で実行される時に請求項１乃至１８のいずれか１項のステップを実行するプログラムコード部分を含むコンピュータプログラム。
20. 請求項１９に記載のコンピュータプログラムを格納したコンピュータ可読記録媒体。
21. M＜Nである場合に、時間領域表現において受信されるM個の入力シンボルの集合からN個の出力シンボルの集合を生成するように構成されるシングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）変調器（１００；６００；７００；８００）であって、
    L≦Nであり且つK≦Mである場合に、各々がK個の入力シンボルから算出されるL個の補間シンボルを取得するために、前記時間領域において前記M個の入力シンボルの集合に対して第１の補間動作を行うように補間器（１０４；６０８；７０２；８０２）と、
    前記補間シンボル又は前記補間シンボルから導出されるシンボルをN個の直交サブキャリアにマッピングするマッパー（１０６；６１０；７１２；７１４；８１０）とを備え、時間領域表現のN個の出力シンボルの集合が取得される変調器。
22. 単一の送信ブロックにおいて前記N個の出力シンボルの集合を送信するように構成される送信機（１０８）を更に備えた請求項２１に記載の変調器。
23. 前記第１の補間動作により取得される前記補間シンボルに対して高速フーリエ変換（ＦＦＴ）を行うＦＦＴモジュール（７０４）と、
    前記ＦＦＴモジュール（７０４）により生成される前記シンボルに対して逆ＦＦＴ（ＩＦＦＴ）を行うＩＦＦＴモジュール（７０６）とを更に備えた請求項２１又は２２に記載の変調器。
24. 前記マッパー（７１４）は、前記ＦＦＴモジュール（７０４）と前記ＩＦＦＴモジュール（７０６）との間に配置され、前記周波数領域において動作するように構成される請求項２３に記載の変調器。
25. 前記マッパー（７１２）は、前記ＩＦＦＴモジュール（７０６）の後に配置され、前記時間領域において動作するように構成される請求項２３記載の変調器。
26. １つ以上の第２の補間動作を実行するように構成され且つ各々が２倍ずつ補間する複数のフィルタ段を有するフィルタカスケード接続（８０４）を更に備えた請求項２１又は２２に記載の変調器。