JP2011259234A - 通信信号生成装置及び通信装置 - Google Patents

通信信号生成装置及び通信装置 Download PDF

Info

Publication number
JP2011259234A
JP2011259234A JP2010132263A JP2010132263A JP2011259234A JP 2011259234 A JP2011259234 A JP 2011259234A JP 2010132263 A JP2010132263 A JP 2010132263A JP 2010132263 A JP2010132263 A JP 2010132263A JP 2011259234 A JP2011259234 A JP 2011259234A
Authority
JP
Japan
Prior art keywords
communication
line
communication line
communication signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010132263A
Other languages
English (en)
Other versions
JP5491289B2 (ja
Inventor
Kazuhisa Ishimaru
和寿 石丸
Noboru Maeda
登 前田
Tomohisa Kishigami
友久 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2010132263A priority Critical patent/JP5491289B2/ja
Publication of JP2011259234A publication Critical patent/JP2011259234A/ja
Application granted granted Critical
Publication of JP5491289B2 publication Critical patent/JP5491289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】集積回路の実装面積を抑えつつ通信信号の通信波形のリンギングを抑制する。
【解決手段】トランスミッタ130において、出力バッファ制御信号生成部131は、トランジスタ132a〜132d,133a〜133dをすべてオンにして第1通信線11及び第2通信線12に電流を流すことによりドミナントを表す通信信号を生成し、トランジスタ132a〜132d,133a〜133dをすべてオフにして第1通信線11及び第2通信線12に電流を流さないことによりレセッシブを表す通信信号を生成する。そして、出力バッファ制御信号生成部131は、ドミナントを表す通信信号の1ビット時間において、トランジスタ132a〜132d,133a〜133dを順にオフにして出力バッファ(第1のトランジスタ群132及び第2のトランジスタ群133)の各インピーダンスを徐々に高くする。
【選択図】図3

Description

本発明は、通信線を介して通信信号が送受信される通信システムを構築する通信装置に関するものであり、特に、こうした通信装置において通信信号を生成する通信信号生成装置に関するものである。
従来、複数の通信装置が通信線を介して通信信号を送受信する通信システムとして、共通の通信線(幹線)から複数の支線を分岐し、各支線に通信装置を接続したネットワーク形態のものが知られている。こうしたネットワーク形態では、支線が幹線から分岐する分岐点(支線と幹線との接続点)で特性インピーダンスの不整合により反射波が発生し、その影響により通信信号の通信波形にリンギング(振動)が発生するという問題がある。
このような問題に対し、通信信号を送信する通信装置の出力インピーダンスを制御することでリンギングの発生を抑制する技術が提案されている(特許文献1参照)。具体的には、出力バッファを介して出力信号を通信線に出力する構成のデジタル信号出力回路において、出力インピーダンスを変化させる出力インピーダンス可変部を出力バッファと通信線との間に設ける。そして、出力信号の変化を検出した場合に、その変化のタイミングに合わせて出力インピーダンスを連続的に変化させるように出力インピーダンス可変部を制御することにより、通信波形を整形して高周波成分を低減する。
特許第3693877号公報
しかしながら、前述した特許文献1に記載の技術では、出力バッファとは別に出力インピーダンス可変部を設ける必要があるため、集積回路(IC)の実装面積が大きくなり、コストアップになってしまうという問題があった。
本発明は、こうした問題にかんがみてなされたものであり、集積回路の実装面積を抑えつつ通信信号の通信波形のリンギングを抑制することのできる通信信号生成装置及び通信装置を提供することを目的としている。
上記目的を達成するためになされた本発明の請求項1に記載の通信信号生成装置は、通信線を介して通信信号が送受信される通信システムを構築する通信装置において通信信号を生成するものであり、スイッチング素子群及び駆動手段を備えている。
スイッチング素子群は、複数のスイッチング素子が並列接続されたものであり、通信線をグランド又は定電圧電源に接続する接続ラインに設けられている。そして、駆動手段は、スイッチング素子をすべてオンにして通信線に電流を流すことにより第1のレベルの通信信号を生成し、スイッチング素子をすべてオフにして通信線に電流を流さないことにより第2のレベルの通信信号を生成する。なお、通信線に電流を流すとは、通信線へ電流を流し出すことに限られず、通信線から電流を引き込むことも該当する。
特に、本発明の通信信号生成装置では、駆動手段が、第1のレベルの通信信号の1ビット時間において、スイッチング素子を順にオフにしてスイッチング素子群のインピーダンスを徐々に高くする。なお、スイッチング素子を順にオフにする制御を開始するタイミングは、1ビット時間の開始と同時である必要はなく、1ビット時間の途中であってもよい。
このような通信信号生成装置によれば、第1のレベルの通信信号が第2のレベル側へ徐々に変化することにより、第1のレベルから第2のレベルへの変化時における通信信号の通信波形に含まれる高周波成分を低減することができる。この結果、第1のレベルから第2のレベルへの変化時の通信波形のリンギングを抑制することができる。
すなわち、本発明のように、通信線に電流を流すことにより第1のレベルの通信信号を生成し、通信線に電流を流さないことにより第2のレベルの通信信号を生成する構成の通信システムでは、受信信号の誤判定の原因となるようなリンギング(抑制すべきリンギング)は第1のレベルから第2のレベルへの変化時に発生しやすい。そこで、本発明の通信信号生成装置では、第1のレベルの通信信号の1ビット時間において、スイッチング素子を順にオフにしてスイッチング素子群のインピーダンスを徐々に高くすることで、第1のレベルの通信信号を第2のレベル側へ徐々に変化させるようにしている。
そして、本発明の通信信号生成装置では、スイッチング素子群自体のインピーダンスを徐々に高くするようにしているため、スイッチング素子群と通信線との間に出力インピーダンスを変化させるための構成(前述した特許文献1に記載の出力インピーダンス可変部に相当する構成)を別途設ける必要がない。したがって、集積回路の実装面積を抑えつつ通信信号の通信波形のリンギングを抑制することができる。
ところで、通信線としては、例えば請求項2に記載のように2線式のものを用いることができる。この場合、スイッチング素子群は、2線式の通信線のうち第1の通信線を定電圧電源に接続する接続ラインと、第2の通信線をグランド又は定電圧電源(第1の通信線に接続される定電圧電源とは電圧の異なる定電圧電源)に接続する接続ラインとのそれぞれに設けられる。
このような通信信号生成装置によれば、駆動手段は、第1のレベルの通信信号の1ビット時間において、第1の通信線及び第2の通信線のそれぞれに設けられたスイッチング素子群のインピーダンスを徐々に高くすることができる。
なお、請求項3に記載の通信装置は、請求項1又は請求項2に記載の通信信号生成装置を備えるものである。
実施形態の通信システムの概略構成を表すブロック図である。 ECUの回路構成図である。 実施形態のトランスミッタの回路構成図である。 (a)は第1のトランジスタ群のゲート電圧の波形図、(b)は第2のトランジスタ群のゲート電圧の波形図、(c)は受信差動電圧の波形図である。 比較例のトランスミッタの回路構成図である。 実装面積を比較するための説明図である。
以下、本発明が適用された実施形態について、図面を用いて説明する。
[1.全体構成]
図1は、実施形態の通信システムの概略構成を表すブロック図である。
この通信システムは、車両に搭載された複数の電子制御ユニット(以下「ECU」という。)100(1),100(2),…が通信線であるバス10を介して通信信号(ドミナント/レセッシブの二値で表されるビット単位の信号)を送受信するためのものである。なお、以下の説明では、ECU100(1),100(2),…を、ECU100と総称する。
この通信システムは、共通の通信線(幹線)から複数の支線を分岐し、各支線にECU100を接続したいわゆるパッシブスター型のネットワーク形態のものであり、各ECU100間の通信プロトコルとしては例えば周知の規格であるCAN(Controller Area Network)が使用される。具体的には、本実施形態の通信システムにおいて用いられるバス10は、第1通信線(Hライン)11及び第2通信線(Lライン)12からなる2線式のものであり(図2等参照)、第1通信線11の電位と第2通信線12の電位との電位差(差動電圧)によって通信信号のレベル(ドミナント/レセッシブ)が表現される。
[2.ECUの構成]
次に、各ECU100に共通する構成について説明する。図2は、ECU100の回路構成図である。
このECU100は、通信コントローラ110及びトランシーバ120を備えている。なお、本実施形態の通信システムを構成するECU100のうち、最も遠い位置関係にある2つのECU100(図1に示すECU100(4)及びECU100(8))には、第1通信線11と第2通信線12とを接続する終端抵抗150が設けられている。
通信コントローラ110は、CPU、ROM、RAMなどからなるマイクロコンピュータを中心に構成されており、通信端子としてTx端子及びRx端子を備えている。このうち、Tx端子はトランシーバ120の後述するトランスミッタ130に接続されており、また、Rx端子はトランシーバ120の後述するレシーバ140に接続されている。そして、通信コントローラ110は、通信制御のための処理として、ローレベル又はハイレベルの送信信号(Tx信号)をTx端子から出力し、他のECU100からの通信信号の内容を表すローレベル又はハイレベルの受信信号(Rx信号)をRx端子から入力する処理を行う。
トランシーバ120は、バス10(第1通信線11及び第2通信線12)と通信コントローラ110との間を仲介するインタフェース用IC(集積回路)であり、トランスミッタ(送信回路)130及びレシーバ(受信回路)140を備えている。トランスミッタ130及びレシーバ140は、それぞれが第1通信線11及び第2通信線12の両方に接続されている。
トランスミッタ130は、通信コントローラ110のTx端子から出力される送信信号を通信信号(差動信号)に変換し、第1通信線11及び第2通信線12を介して送信する。具体的には、送信信号がローレベルの状態では、第1通信線11への電流の流し出し及び第2通信線12からの電流の引き込みを行わず、終端抵抗150の電圧降下を無くしてその両端の電位差(差動電圧)をほぼゼロにすることにより、レセッシブを表す通信信号を生成(送信)する。一方、送信信号がハイレベルの状態では、第1通信線11への電流の流し出し及び第2通信線12からの電流の引き込みを積極的に行い、終端抵抗150に電流を流すことによる電圧降下によってその両端に電位差(差動電圧)を生じさせることにより、ドミナントを表す通信信号を生成(送信)する。
一方、レシーバ140は、第1通信線11及び第2通信線12を介して受信した通信信号(差動信号)を復調(再生)して通信コントローラ110のRx端子へ受信信号を出力する。
[3.トランスミッタの構成]
次に、トランスミッタ130の構成について詳細に説明する。図3は、トランスミッタ130の回路構成図である。
トランスミッタ130は、通信コントローラ110から送信信号を入力する出力バッファ制御信号生成部131と、プラス側の出力バッファとして機能する第1のトランジスタ群132と、マイナス側の出力バッファとして機能する第2のトランジスタ群133とを備えている。
第1のトランジスタ群132は、4つの同一のトランジスタ(PチャネルMOSFET)132a,132b,132c,132dが並列接続されたものであり、第1通信線11を定電圧電源(5V)134に接続する接続ライン135に設けられている。トランジスタ132a〜132dは、ソースが定電圧電源134に、ドレインが直接又は抵抗を介して第1通信線11に、ゲートが出力バッファ制御信号生成部131にそれぞれ接続されている。
また、第2のトランジスタ群133は、4つの同一のトランジスタ(NチャネルMOSFET)133a,133b,133c,133dが並列接続されたものであり、第2通信線12をグランド(0V)に接続する接続ライン136に設けられている。トランジスタ133a〜133dは、ドレインが第2通信線12に、ソースが直接又は抵抗を介してグランドに、ゲートが出力バッファ制御信号生成部131にそれぞれ接続されている。
出力バッファ制御信号生成部131は、クロック装置が内蔵されており、通信コントローラ110からの送信信号に応じた駆動信号(バッファ制御信号)をトランジスタ132a〜132d,133a〜133dの各ゲートに出力する。
具体的には、通信コントローラ110は、レセッシブを表す通信信号をバス10を介して送信しようとする場合にはローレベルの送信信号を出力し、ドミナントを表す通信信号をバス10を介して送信しようとする場合にはハイレベルの送信信号を出力する。
そして、出力バッファ制御信号生成部131は、通信コントローラ110からローレベル(レセッシブ)の送信信号を入力している状態では、第1のトランジスタ群132のすべてのトランジスタ132a〜132dへハイレベルの駆動信号を出力するとともに、第2のトランジスタ群133のすべてのトランジスタ133a〜133dへローレベルの駆動信号を出力する。この状態では、すべてのトランジスタ132a〜132d,133a〜133dがオフ状態となり、(他のECU100による送信処理を考慮しなければ)第1通信線11と第2通信線12との電位差(差動電圧)がローレベル(ゼロ又はそれに近い値)となる(レセッシブ状態)。
一方、出力バッファ制御信号生成部131は、通信コントローラ110からハイレベル(ドミナント)の送信信号を入力している状態では、第1のトランジスタ群132のすべてのトランジスタ132a〜132dへローレベルの駆動信号を出力するとともに、第2のトランジスタ群133のすべてのトランジスタ133a〜133dへハイレベルの駆動信号を出力する。この状態では、すべてのトランジスタ132a〜132d,133a〜133dがオン状態となり、第1通信線11と第2通信線12との電位差(差動電圧)がハイレベルとなる(ドミナント状態)。
そして特に、本実施形態では、出力バッファ制御信号生成部131は、通信信号がドミナントからレセッシブへ変化する際に発生する通信波形のリンギングが抑制されるようにトランジスタ132a〜132d,133a〜133dのゲート電圧を制御する。具体的には、通信信号の差動電圧がハイレベルとなる1ビット時間において第1のトランジスタ群132及び第2のトランジスタ群133の各インピーダンスを低い状態から高い状態へ徐々に変化させ、通信波形に含まれる高周波成分を低減する。つまり、出力バッファ(第1のトランジスタ群132及び第2のトランジスタ群133)のインピーダンスを徐々に高くすることによりリンギングを抑制する。以下、この点について、図4を用いて説明する。なお、図4(a)は第1のトランジスタ群132のトランジスタ132a〜132dのゲート電圧の波形図、図4(b)は第2のトランジスタ群133のトランジスタ133a〜133dのゲート電圧の波形図、図4(c)は受信差動電圧の波形図である。
通信コントローラ110からの送信信号がローレベル(レセッシブ)からハイレベル(ドミナント)に変化すると、出力バッファ制御信号生成部131は、図4(a)に示すように第1のトランジスタ群132のすべてのトランジスタ132a〜132dのゲート電圧(トランジスタ132a〜132dへ出力する駆動信号のレベル)をハイレベルからローレベルに変化させる。また同時に、出力バッファ制御信号生成部131は、図4(b)に示すように第2のトランジスタ群133のすべてのトランジスタ133a〜133dのゲート電圧(トランジスタ133a〜133dへ出力する駆動信号のレベル)をローレベルからハイレベルに変化させる。その後、送信信号の次ビットがローレベル及びハイレベルのいずれであるかに関係なく、1ビット時間が経過する前に(1ビット時間の途中から)、出力バッファ制御信号生成部131は、図4(a)に示すように第1のトランジスタ群132のトランジスタ132a〜132dのゲート電圧を順に(一定の時間間隔で1つずつ)ハイレベルに変化させつつ、図4(b)に示すように第2のトランジスタ群133のトランジスタ133a〜133dのゲート電圧を順に(一定の時間間隔で1つずつ)ローレベルに変化させる。つまり、トランジスタを順次オフにすることで出力バッファのインピーダンスを徐々に(段階的に)高くするようにしている。なお、トランジスタをオフにするタイミングは内部クロックに基づき決定される。
このため、バス10へ送信されるドミナントの通信信号が、ドミナントとして規定される範囲(例えば差動電圧が規定のしきい値を下回らない範囲)でレセッシブ側へ徐々に変化することとなる。したがって、送信信号の次ビットがローレベル(レセッシブ)の場合(図4(a),(b))には、ECU100から送信される通信信号の差動電圧は、出力バッファのインピーダンスを徐々に変化させない場合に比べてハイレベル(ドミナント)からローレベル(レセッシブ)への変化時の通信波形が緩やかなものとなり、通信波形に含まれる高周波成分が低減される。この結果、図4(c)に示すように、他のECU100で受信される通信信号の差動電圧(実線)は、出力バッファのインピーダンスを徐々に変化させない場合(破線)に比べて通信波形のリンギングが抑制されたものとなる。
なお、送信信号の次ビットがハイレベル(ドミナント)の場合、つまり、ハイレベルが連続する場合には、出力バッファ制御信号生成部131は、クロックに基づきビットの切れ目を検出することにより1ビット時間終了のタイミングで各トランジスタ132a〜132d,133a〜133dのゲート電圧をリセットし(1ビット時間開始時の値に戻し)、その後に再び同様の制御(1ビット時間の途中から出力バッファのインピーダンスを徐々に高くする制御)を行う。つまり、ハイレベル(ドミナント)の送信信号が連続する場合には、出力バッファのインピーダンスを徐々に高くする制御を1ビット時間ごとに繰り返す。
したがって、その後に送信信号がローレベル(レセッシブ)となった場合には、ECU100から送信される通信信号の差動電圧は、前述した場合と同様、出力バッファのインピーダンスを徐々に変化させない場合に比べてハイレベル(ドミナント)からローレベル(レセッシブ)への変化時の通信波形が緩やかなものとなり、通信波形に含まれる高周波成分が低減される。この結果、他のECU100で受信される通信信号の差動電圧は、出力バッファのインピーダンスを徐々に変化させない場合に比べて通信波形のリンギングが抑制されたものとなる。
[4.効果]
以上説明したように、本実施形態の通信システムでは、ECU100の出力バッファ制御信号生成部131が、ドミナントを表す通信信号の1ビット時間において、トランジスタ132a〜132dを順にオフにするとともにトランジスタ133a〜133dを順にオフにして出力バッファ(第1のトランジスタ群132及び第2のトランジスタ群133)の各インピーダンスを徐々に高くする。このため、ドミナントからレセッシブへの変化時における通信信号の通信波形に含まれる高周波成分を低減することができる。その結果、ドミナントからレセッシブへの変化時の通信波形のリンギングを抑制することができる。
すなわち、本実施形態のように、バス10に電流を流すことによりドミナントを表す通信信号を生成し、バス10に電流を流さないことによりレセッシブを表す通信信号を生成する構成の通信システムでは、受信信号の誤判定の原因となるようなリンギング(抑制すべきリンギング)はドミナントからレセッシブへの変化時に発生しやすい。その理由は、トランスミッタ130の出力段のインピーダンスの違いである。具体的には、トランスミッタ130は、レセッシブでは最終駆動段がハイインピーダンスとなり、ドミナントではローインピーダンスとなる。反射波はバス10のインピーダンスとトランスミッタ130のインピーダンスとの差が大きいほど大きくなるため、レセッシブからドミナントへの変化時よりも、ドミナントからレセッシブへの変化時の方が反射波の波高値が大きくなるのである。
したがって、抑制すべきリンギングは、通信信号がドミナントからレセッシブへ変化したタイミングで発生し得るが、本実施形態の通信システムを構築するECU100は、ドミナントを表す通信信号の1ビット時間において出力バッファのインピーダンスを徐々に高くするようにしているため、こうしたリンギングを抑制することができる。
特に、本実施形態では、出力バッファとバス10との間に出力インピーダンスを変化させるための構成を設けるのではなく、出力バッファ自体のインピーダンスを徐々に高くするようにしている。換言すれば、通信信号を生成した後にその通信信号の通信波形を整形して高周波成分を低減するのではなく、高周波成分が低減された通信波形をあらかじめ生成するようにしている。このため、出力バッファとバス10との間に出力インピーダンスを変化させるための構成を別途設ける必要がなく、集積回路(IC)の実装面積を抑えつつ通信信号の通信波形のリンギングを抑制することができる。
この点について詳細に説明する。図5は、比較例としてのトランスミッタ230の回路構成図であり、出力バッファ制御信号生成部231により駆動される出力バッファ(トランジスタ232,233)とバス10(第1通信線11及び第2通信線12)との間に出力インピーダンスを変化させるための出力インピーダンス可変部240が設けられている。この出力インピーダンス可変部240は、出力インピーダンス制御信号生成部241と、第1のトランジスタ群242と、第2のトランジスタ群243とを備えている。このような構成のトランスミッタ230によれば、第1のトランジスタ群242及び第2のトランジスタ群243のトランジスタを順にオフにして出力インピーダンスを徐々に高くすることで、本実施形態のトランスミッタ130(図3)と同様、通信信号の通信波形のリンギングを抑制することは可能であるが、集積回路の実装面積が大きくなってしまう。集積回路において、トランジスタ(MOSFET)は最も電流が流れる部分であり、実装面積で支配的となるからである。
ここで、トランジスタを駆動するドライバの能力(性能)が同等となる条件(同じ出力インピーダンス)で、比較例のトランスミッタ230(図5)と本実施形態のトランスミッタ130(図3)との実装面積を比較する。図6は、実装面積を比較するための説明図であり、図6(a)は比較例のトランスミッタ230の回路構成に対応し、図6(b)は本実施形態のトランスミッタ130の回路構成に対応する。
図6(c)に示すように、トランジスタ(MOSFET)は幅×長さ(つまり面積)で抵抗分が決まるため、抵抗値を低くするためには、長さを一定とすると幅(面積)を大きくする必要がある。このため、比較例のトランスミッタ230では、第1のトランジスタ群242及び第2のトランジスタ群243のそれぞれに直列接続されるトランジスタ232,233の抵抗値を各トランジスタ群242,243の合成抵抗値に合わせようとすると、トランジスタ群242,243のみの場合に比べて実装面積が2倍になる。しかも、トランジスタを直列接続している分、合成抵抗値が高くなるため、出力インピーダンスを本実施形態のトランスミッタ130に合わせるためには、各トランジスタの抵抗値を2分の1(幅を2倍)にする必要があり、この点で実装面積が更に2倍になる。したがって、図6(a)に示す比較例のトランスミッタ230の実装面積は、図6(b)に示す本実施形態のトランスミッタ130の実装面積の約4倍になる。
つまり、本実施形態のように出力バッファ自体のインピーダンスを変化させる構成によれば、集積回路の実装面積を大幅に抑えることができる。
[5.特許請求の範囲との対応]
なお、本実施形態の通信システムでは、バス10が通信線に相当し、第1通信線11が第1の通信線に相当し、第2通信線12が第2の通信線に相当する。また、ECU100が通信装置に相当し、トランスミッタ130が通信信号生成装置に相当し、第1のトランジスタ群132及び第2のトランジスタ群133がスイッチング素子群に相当し、トランジスタ132a〜132d,133a〜133dがスイッチング素子に相当し、出力バッファ制御信号生成部131が駆動手段に相当する。また、ドミナントを表す通信信号が第1のレベルの通信信号に相当し、レセッシブを表す通信信号が第2のレベルの通信信号に相当する。
[6.他の形態]
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
例えば、上記実施形態では、第1のトランジスタ群132及び第2のトランジスタ群133のそれぞれに設けられるトランジスタの数を4つとしているが、これに限定されるものではない。トランジスタの数を多くすれば出力バッファのインピーダンスをより滑らかに変化させることが可能となる一方、トランジスタの数を少なくすればコストを低減することが可能となる。
また、上記実施形態では、第1のトランジスタ群132及び第2のトランジスタ群133のそれぞれに設けられるトランジスタを同一のものとしているが、これに限定されるものではなく、異なる種類のものとすることも可能である。ただし、ノイズの観点などから同一特性のトランジスタを用いることが好ましい。
また、上記実施形態では、1ビット時間の途中からインピーダンスを徐々に変化させるようにしているが、これに限定されるものではなく、1ビット時間の開始と同時にインピーダンスを徐々に変化させるようにすることも可能である。
また、上記実施形態では、出力バッファとして機能する第1のトランジスタ群132及び第2のトランジスタ群133が、第1通信線11を定電圧電源134に接続する接続ライン135と第2通信線12をグランドに接続する接続ライン136とのそれぞれに設けられた構成を例示したが、このように一方がグランドである必要はない。例えば、第2通信線12が、第1通信線11に接続される定電圧電源134とは電圧の異なる定電圧電源に接続され、この接続ラインに第2のトランジスタ群133が設けられていてもよい。
また、上記実施形態では、2線式の通信線(バス10)を介して通信信号が送受信される通信システムを例示したが、これに限定されるものではなく、単線の通信線を介して通信信号が送受信される通信システムにも本発明は適用可能である。具体的には、上記実施形態で例示したトランスミッタ130の構成における第1通信線11側の構成(第1のトランジスタ群132及び定電圧電源134)並びに第2通信線12側の構成(第2のトランジスタ群133及びグランド)のうちの一方(例えば第1通信線11側の構成)を取り除いたような構成とすることで実現することができる。
また、上記実施形態では、ドミナントを表す通信信号の1ビット時間において出力バッファのインピーダンスを徐々に高くするようにしているが、これに加えて、レセッシブを表す通信信号の1ビット時間において出力バッファのインピーダンスを徐々に低くするようにしてもよい。このようにすれば、ドミナントからレセッシブへの変化時の通信波形のリンギングだけでなく、レセッシブからドミナントへの変化時の通信波形のリンギングについても抑制することができる。
また、上記実施形態では、通信プロトコルとしてCANが使用された通信システムを例示したが、これに限定されるものではなく、CAN以外であっても本発明を適用することは可能である。
10…バス、11…第1通信線、12…第2通信線、100…ECU、110…通信コントローラ、120…トランシーバ、130…トランスミッタ、131…出力バッファ制御信号生成部、132…第1のトランジスタ群、132a〜132d…トランジスタ(PチャネルMOSFET)、133…第2のトランジスタ群、133a〜133d…トランジスタ(NチャネルMOSFET)、134…定電圧電源、135,136…接続ライン、140…レシーバ

Claims (3)

  1. 通信線を介して通信信号が送受信される通信システムを構築する通信装置において前記通信信号を生成する通信信号生成装置であって、
    前記通信線をグランド又は定電圧電源に接続する接続ラインに設けられ、複数のスイッチング素子が並列接続されたスイッチング素子群と、
    前記スイッチング素子をすべてオンにして前記通信線に電流を流すことにより第1のレベルの通信信号を生成し、前記スイッチング素子をすべてオフにして前記通信線に電流を流さないことにより第2のレベルの通信信号を生成する駆動手段と、
    を備え、前記駆動手段は、前記第1のレベルの通信信号の1ビット時間において、前記スイッチング素子を順にオフにして前記スイッチング素子群のインピーダンスを徐々に高くすること
    を特徴とする通信信号生成装置。
  2. 前記通信線は2線式のものであり、
    前記スイッチング素子群は、前記2線式の通信線のうち第1の通信線を定電圧電源に接続する接続ラインと、第2の通信線をグランド又は前記第1の通信線に接続される定電圧電源とは電圧の異なる定電圧電源に接続する接続ラインとのそれぞれに設けられること
    を特徴とする請求項1に記載の通信信号生成装置。
  3. 請求項1又は請求項2に記載の通信信号生成装置を備えること
    を特徴とする通信装置。
JP2010132263A 2010-06-09 2010-06-09 通信信号生成装置及び通信装置 Active JP5491289B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010132263A JP5491289B2 (ja) 2010-06-09 2010-06-09 通信信号生成装置及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132263A JP5491289B2 (ja) 2010-06-09 2010-06-09 通信信号生成装置及び通信装置

Publications (2)

Publication Number Publication Date
JP2011259234A true JP2011259234A (ja) 2011-12-22
JP5491289B2 JP5491289B2 (ja) 2014-05-14

Family

ID=45474916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132263A Active JP5491289B2 (ja) 2010-06-09 2010-06-09 通信信号生成装置及び通信装置

Country Status (1)

Country Link
JP (1) JP5491289B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051677A1 (ja) * 2011-10-06 2013-04-11 国立大学法人京都工芸繊維大学 通信システム、通信装置、通信方法及び通信パラメータ決定方法
JP2013098871A (ja) * 2011-11-02 2013-05-20 Kyoto Institute Of Technology 通信システム、通信装置及び通信方法
JP2016525848A (ja) * 2013-07-30 2016-08-25 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング バスシステムの加入者局、及び、バスシステムの加入者局のエラー耐性を改善する方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206810A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd 半導体集積回路装置
JPH0897701A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 半導体回路
JPH10163851A (ja) * 1996-11-15 1998-06-19 Lsi Logic Corp デジタル・スルー・レート制御を有するオープン・ドレイン出力ドライバ
JP2003258611A (ja) * 2002-03-04 2003-09-12 Fujitsu Ltd 出力バッファ回路
JP2007318664A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 送信回路及びその制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206810A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd 半導体集積回路装置
JPH0897701A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 半導体回路
JPH10163851A (ja) * 1996-11-15 1998-06-19 Lsi Logic Corp デジタル・スルー・レート制御を有するオープン・ドレイン出力ドライバ
JP2003258611A (ja) * 2002-03-04 2003-09-12 Fujitsu Ltd 出力バッファ回路
JP2007318664A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 送信回路及びその制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051677A1 (ja) * 2011-10-06 2013-04-11 国立大学法人京都工芸繊維大学 通信システム、通信装置、通信方法及び通信パラメータ決定方法
JP2013098871A (ja) * 2011-11-02 2013-05-20 Kyoto Institute Of Technology 通信システム、通信装置及び通信方法
JP2016525848A (ja) * 2013-07-30 2016-08-25 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング バスシステムの加入者局、及び、バスシステムの加入者局のエラー耐性を改善する方法
US10268624B2 (en) 2013-07-30 2019-04-23 Robert Bosch Gmbh Subscriber station for a bus system and method for improving the error tolerance of a subscriber station of a bus system

Also Published As

Publication number Publication date
JP5491289B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5226736B2 (ja) 通信信号生成装置及び通信装置
US10313152B2 (en) Transmission circuit
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
US8593202B2 (en) Ringing suppression circuit
US6411122B1 (en) Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
US8659329B2 (en) Pre-emphasis circuit and differential current signaling system having the same
CN105812014B (zh) 控制控制器局域网收发器电路的方法及其设备
JP5223421B2 (ja) 通信装置
JP5418208B2 (ja) 通信信号処理装置及び通信装置
US11431531B2 (en) Termination for high-frequency transmission lines
JP5491289B2 (ja) 通信信号生成装置及び通信装置
KR960706717A (ko) 신호시스템(signalling system)
US20060066358A1 (en) Vehicle communication system
US11469919B2 (en) Bidirectional communication circuit and a method for operating a bidirectional communication circuit
JP2011035449A (ja) トランシーバ、半導体装置および通信システム
JP2013098871A (ja) 通信システム、通信装置及び通信方法
US9524763B2 (en) Source-synchronous data transmission with non-uniform interface topology
US20160041940A1 (en) Signal path isolation for conductive circuit paths and multipurpose interfaces
US8983402B2 (en) Transceiver with wake up detection
US20100134214A1 (en) Terminal resistance device, semiconductor device, and control method for terminal resistance
WO2022185784A1 (ja) 遅延信号生成回路、送信回路、電子制御ユニット、及び車両
US11831471B2 (en) Differential communication circuit
WO2022185782A1 (ja) 送信回路、電子制御ユニット、及び車両
JP2004180111A (ja) 差動信号受信回路、差動信号送受信回路、及びドライバ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250