JP2011259201A - アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム - Google Patents
アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム Download PDFInfo
- Publication number
- JP2011259201A JP2011259201A JP2010131880A JP2010131880A JP2011259201A JP 2011259201 A JP2011259201 A JP 2011259201A JP 2010131880 A JP2010131880 A JP 2010131880A JP 2010131880 A JP2010131880 A JP 2010131880A JP 2011259201 A JP2011259201 A JP 2011259201A
- Authority
- JP
- Japan
- Prior art keywords
- alignment marker
- alignment
- circuit
- duplication
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出する。
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。
【選択図】図２
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。
【選択図】図２
Description
本発明は、データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラムに関する。
ＩＥＥＥ（The Institute of Electrical and Electronic Engineers）８０２．３ｂａタスクフォース（Task Force；ＴＦ）では、４０ギガビット（Gigabit；Ｇｂ）毎秒以上の通信方式の標準仕様決定作業が進められている。このＩＥＥＥ８０２．３ｂａの通信方式では、通信データを６４Ｂ／６６Ｂ符号化方式（データを、６４ビット（bit）毎に２ビットの同期ヘッダを付加して符号化し、６６ビットのブロック（Block）にする方式）にてブロック化し、ブロック化された通信データを複数の仮想レーン（Virtual Lane；ＶＬ）に振り分ける。そして、仮想レーンを物理的な通信路に対応付け、この物理的な通信路を用いて通信を行う。その際、物理的な通信路のレーン数（チャンネル数）は、仮想レーン数の約数であればよく、物理的な通信路の自由度が高い。例えば、１００ギガイーサネット（「イーサネット」は登録商標）では、ブロック化された通信データを２０本の仮想レーンに振り分ける。この仮想レーンを２本ずつ一纏めにして１０チャンネルの通信路に対応付けて送信するようにしてもよいし、５本ずつ一纏めにして４チャンネルの通信路に対応付けて送信するようにしてもよい。
また、ＩＥＥＥ８０２．３ｂａの通信方式では、通信データのブロックと同じく６６ビットで構成され、仮想レーン間の同期タイミングおよび仮想レーン番号を示すブロックであるアライメントマーカ（Alignment Marker）を、送信装置が各仮想レーンに同じタイミングで挿入して送信する。このアライメントマーカにより、受信装置は、送信装置が通信データを仮想レーンに振り分けたときと同じ並び順、かつ、同じ同期タイミングで通信データを取得できる（例えば、非特許文献１参照）。
図７は、ＩＥＥＥ８０２．３ｂａの通信方式で送信されたデータブロックを整列し同期をとる整列同期回路の例を示す図である。同図の整列同期回路１０２３は、ＩＥＥＥ８０２．３ｂａの通信方式による受信装置に含まれる。この整列同期回路１０２３は、受信データが、６４Ｂ／６６Ｂ符号化によるブロック単位でライン０〜ライン（ｎ−１）（ｎ引く１。ｎは仮想レーン数を示す正整数）に振り分けられた、ｎ本のデータブロック列の並列入力を受け付ける。
ここで、ライン０〜ライン（ｎ−１）は、送信装置における仮想レーン０〜仮想レーン（ｎ−１）と１対１に対応する。すなわち、ライン０〜ライン（ｎ−１）の各々には、送信装置における仮想レーン０〜仮想レーン（ｎ−１）のうち当該ラインに対応する仮想レーンに送出されるデータブロックが、この当該ラインに対応する仮想レーンに送出される時刻順と同じ時刻順で送出される。ただし、あるラインのライン番号と、当該ラインに対応する仮想レーンの仮想レーン番号とは一致しているとは限らない。すなわち、ラインの並び順と仮想レーンの並び順とは同一とは限らない。
データブロック列の入力を受けた整列同期回路１０２３は、ライン０〜ライン（ｎ−１）の各々から送出されるデータブロック列（時間方向に並ぶ一連のデータブロック）を、送信装置における並び順、すなわち、送信装置においてデータブロック列を送出する仮想レーンの仮想レーン番号順に並べ替える。そして、整列同期回路１０２３は、データブロック列間の同期をとる。
ここで、ライン０〜ライン（ｎ−１）は、送信装置における仮想レーン０〜仮想レーン（ｎ−１）と１対１に対応する。すなわち、ライン０〜ライン（ｎ−１）の各々には、送信装置における仮想レーン０〜仮想レーン（ｎ−１）のうち当該ラインに対応する仮想レーンに送出されるデータブロックが、この当該ラインに対応する仮想レーンに送出される時刻順と同じ時刻順で送出される。ただし、あるラインのライン番号と、当該ラインに対応する仮想レーンの仮想レーン番号とは一致しているとは限らない。すなわち、ラインの並び順と仮想レーンの並び順とは同一とは限らない。
データブロック列の入力を受けた整列同期回路１０２３は、ライン０〜ライン（ｎ−１）の各々から送出されるデータブロック列（時間方向に並ぶ一連のデータブロック）を、送信装置における並び順、すなわち、送信装置においてデータブロック列を送出する仮想レーンの仮想レーン番号順に並べ替える。そして、整列同期回路１０２３は、データブロック列間の同期をとる。
具体的には、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）が、ラインに振り分けられた受信データの入力を受け、入力を受けた受信データをディスキュー同期回路１１２０に出力する。
また、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、仮想レーン毎に定められたアライメントマーカを仮想レーン番号と対応付けて予め記憶している。そして、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、入力を受けた受信データに含まれる各ブロックの中から、予め記憶しているアライメントマーカと同一のブロックを検出することにより、受信データ中のアライメントマーカを検出する。
受信データ中のアライメントマーカを検出したアライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、アライメントマーカを検出したことを示す同期確立信号を、ディスキュー（Deskew）同期回路１１２０に出力する。併せて、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、検出したアライメントマーカに対応付けて記憶している仮想レーン番号を読み出して、ディスキュー同期回路１１２０に出力する。
また、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、仮想レーン毎に定められたアライメントマーカを仮想レーン番号と対応付けて予め記憶している。そして、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、入力を受けた受信データに含まれる各ブロックの中から、予め記憶しているアライメントマーカと同一のブロックを検出することにより、受信データ中のアライメントマーカを検出する。
受信データ中のアライメントマーカを検出したアライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、アライメントマーカを検出したことを示す同期確立信号を、ディスキュー（Deskew）同期回路１１２０に出力する。併せて、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）は、検出したアライメントマーカに対応付けて記憶している仮想レーン番号を読み出して、ディスキュー同期回路１１２０に出力する。
次に、ディスキュー同期回路１１２０は、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）から出力される受信データを、仮想レーン番号順に並べ替える。すなわち、ディスキュー同期回路１１２０は、アライメントマーカ検出回路１１１０−ｉ（ｉは０≦ｉ≦ｎ−１の整数）から、ラインｉのデータブロック列と、仮想レーン番号ｊとが入力されると、入力されたデータブロック列を、仮想レーンｊに割り当てる。
さらに、ディスキュー同期回路１１２０は、アライメントマーカ検出回路１１１０−０〜１１１０−（ｎ−１）から出力される同期確立信号に基づいて、仮想レーン間のデータ位相差（データがディスキュー同期回路１１２０に入力される時間差）を検出する。そして、ディスキュー同期回路１１２０は、検出したデータ位相差に基づいて、先に入力されるデータをバッファ（Buffer）に蓄えて遅延させる位相吸収を行い、各仮想レーンのデータ位相を整列させる。これにより、ディスキュー同期回路１１２０は、送信装置における仮想レーンを復元する、すなわち、送信装置が通信データを仮想レーンに振り分けたときと同じ順番、かつ、同じ同期タイミングで受信データを出力する。
"100GE and 40GE PCS and MLD Proposal"、［online］、２００８年１月、IEEE802.3ba Task Force、［２０１０年５月２５日検索］、インターネット＜ＵＲＬ：http://www.ieee802.org/3/ba/public/jan08/gustlin_01_0108.pdf＞
しかしながら、少なくとも非特許文献１に示されるＩＥＥＥ８０２．３ｂａの通信方式では、送信装置におけるアライメントマーカの誤設定を検出する方法は開示されておらず、受信装置において当該誤設定を適切に検出できないおそれがある。
例えば、図７において、ライン０から仮想レーン１のデータが入力され、ライン１から仮想レーン２のデータが入力されているとする。ここで、送信装置にてアライメントマーカが誤設定され、仮想レーン２に対して仮想レーン１を示すアライメントマーカが挿入されている場合、ディスキュー同期回路１１２０は、仮想レーン２のデータの入力を検出できない。このため、ディスキュー同期回路１１２０は、仮想レーン２のデータを待ち受け、所定の時間経過後にデータを廃棄（タイムアウト）することが考えられる。これにより、受信装置は、受信したデータを正しく復号することができない。
例えば、図７において、ライン０から仮想レーン１のデータが入力され、ライン１から仮想レーン２のデータが入力されているとする。ここで、送信装置にてアライメントマーカが誤設定され、仮想レーン２に対して仮想レーン１を示すアライメントマーカが挿入されている場合、ディスキュー同期回路１１２０は、仮想レーン２のデータの入力を検出できない。このため、ディスキュー同期回路１１２０は、仮想レーン２のデータを待ち受け、所定の時間経過後にデータを廃棄（タイムアウト）することが考えられる。これにより、受信装置は、受信したデータを正しく復号することができない。
ここで、整列同期回路１０２３は、アライメントマーカの誤設定を検出する手段を備えておらず、タイムアウトの原因を特定できない。すなわち、当該タイムアウトが、アライメントマーカの誤設定によるものか、あるいは、通信時におけるノイズの混入など他の原因によるものかを特定できない。このため、受信装置のユーザが、当該タイムアウトを解消するための対策を講じることが困難となってしまう、あるいは、原因を特定して対策を講じるまでに時間がかかってしまう。
本発明は、このような事情を考慮してなされたものであり、その目的は、データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出できる整列同期回路、データ整列方法およびプログラムを提供することにある。
この発明は上述した課題を解決するためになされたもので、本発明の一態様によるアライメントマーカ重複判定回路は、複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出回路と、前記アライメントマーカ検出回路が検出した前記アライメントマーカによって示される前記並び順が、前記系列のいずれか複数で同一であると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定回路と、を具備することを特徴とする。
また、本発明の一態様によるアライメントマーカ重複判定方法は、アライメントマーカ重複判定回路のアライメントマーカ重複判定方法であって、アライメントマーカ検出回路が、複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出ステップと、並び順重複判定回路が、前記アライメントマーカ検出ステップにて検出した前記アライメントマーカによって、前記系列のいずれか複数が同じ並び順であることが示されていると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定ステップと、を具備することを特徴とする。
また、本発明の一態様によるプログラムは、アライメントマーカ重複判定回路としてのコンピュータに、複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出回ステップと、前記アライメントマーカ検出ステップにて検出した前記アライメントマーカによって、前記系列のいずれか複数が同じ並び順であることが示されていると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定ステップと、を実行させるためのプログラムである。
本発明によれば、データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出できる。
以下、図面を参照して、本発明の実施の形態について説明する。
図１は、本発明の一実施形態における整列同期回路を含む、通信システムの概略構成を示す構成図である。
同図において、通信システム１は、送信装置１０と、受信装置２０とを具備する。送信装置１０は、６４Ｂ／６６Ｂ符号化回路１１と、仮想レーン振分回路１２と、アライメントマーカ挿入回路１３と、物理レーン振分回路１４と、送信回路１５とを具備する。受信装置２０は、受信回路２１と、ライン振分回路２２と、整列同期回路（アライメントマーカ重複判定回路）２３と、仮想レーン結合回路２４と、６４Ｂ／６６Ｂ復号回路２５と、警報表示回路２６とを具備する。
図１は、本発明の一実施形態における整列同期回路を含む、通信システムの概略構成を示す構成図である。
同図において、通信システム１は、送信装置１０と、受信装置２０とを具備する。送信装置１０は、６４Ｂ／６６Ｂ符号化回路１１と、仮想レーン振分回路１２と、アライメントマーカ挿入回路１３と、物理レーン振分回路１４と、送信回路１５とを具備する。受信装置２０は、受信回路２１と、ライン振分回路２２と、整列同期回路（アライメントマーカ重複判定回路）２３と、仮想レーン結合回路２４と、６４Ｂ／６６Ｂ復号回路２５と、警報表示回路２６とを具備する。
通信システム１は、通信対象データを複数のレーンに分散し、レーン毎にアライメントマーカを挿入して通信する通信システムである。このような通信を行う通信システムとしては、例えばＩＥＥＥ８０２．３ｂａの通信方式に基づく通信システムが挙げられる。ただし、本発明は、ＩＥＥＥ８０２．３ｂａの通信方式に基づく通信システムに限らず、通信対象データをブロック化して複数のレーンに分散し、レーン毎にアライメントマーカを挿入して通信する様々な通信システムに適用できる。特に、本発明は、仮想レーン毎にアライメントマーカを挿入する通信システムに限らず、物理レーン毎にアライメントマーカを挿入する通信システムにも適用できる。
送信装置１０は、入力される通信対象データを、ｎチャンネルの通信路（以下では、通信路の各チャンネルを、「物理レーン」と称する）を介して受信装置２０に送信する。６４Ｂ／６６Ｂ符号化回路１１は、入力される通信対象データに対して６４Ｂ／６６Ｂ符号化を行ってブロック化し、仮想レーン振分回路１２に出力する。
仮想レーン振分回路１２は、６４Ｂ／６６Ｂ符号化回路１１がブロック化した通信対象データを、仮想レーン０〜仮想レーン（ｎ−１）の、ｎ本の仮想レーン（系列）に振り分け、アライメントマーカ挿入回路１３に出力する。
仮想レーン振分回路１２は、６４Ｂ／６６Ｂ符号化回路１１がブロック化した通信対象データを、仮想レーン０〜仮想レーン（ｎ−１）の、ｎ本の仮想レーン（系列）に振り分け、アライメントマーカ挿入回路１３に出力する。
アライメントマーカ挿入回路１３は、各仮想レーンにアライメントマーカを挿入する。すなわち、アライメントマーカ挿入回路１３は、仮想レーン毎に入力されるデータブロックの並びに対して、所定のブロック数の間隔で、データブロック間にアライメントマーカを挿入する。ここで、アライメントマーカは、仮想レーン間の同期タイミングを示すために挿入されるデータブロックである。また、アライメントマーカの内容（各ビットの値）は、仮想レーン毎に予め定められており、アライメントマーカは仮想レーンを識別する（仮想レーン番号を示す）。アライメントマーカ挿入回路１３は、アライメントマーカを含むデータブロックの並びを、仮想レーン毎に物理レーン振分回路１４に出力する。
物理レーン振分回路１４は、ｎ本（ｎは正整数）の仮想レーンにてアライメントマーカ挿入回路１３から出力されるデータブロックを、ｍ本（ｍは正整数、かつ、ｎの約数）の物理レーンに振り分け直す。具体的には、物理レーン振分回路１４は、ｎ／ｍ（ｍ分のｎ）本の仮想レーン毎に、例えば時分割多重によりデータを一纏めにすることにより、ｎ並列のデータをｍ並列に振り分け直す。
送信回路１５は、物理レーン振分回路１４の振分に基づいて、ｍ本の物理レーンを介して受信装置２０にデータブロックを送信する。
送信回路１５は、物理レーン振分回路１４の振分に基づいて、ｍ本の物理レーンを介して受信装置２０にデータブロックを送信する。
受信装置２０は、送信装置１０から送信されるデータブロックに基づいて、通信対象データを復元する。受信回路２１は、ｍ本の物理レーンを介して送信装置１０から送信されるデータブロックを受信する。
ライン振分回路２２は、受信回路２１が受信したデータブロックを、物理レーン振分回路１４と逆の手順でライン０〜ライン（ｎ−１）のｎ本のラインに振り分ける。すなわち、ライン振分回路２２は、１本の物理レーン上で一纏めにされているｎ／ｍ（ｍ分のｎ）本の仮想レーン分のデータを分離する処理を各物理レーンに対して行うことにより、物理レーン振分回路１４に入力される仮想レーン毎のデータブロックの並びを復元する。
ただし、ライン振分回路２２におけるラインは、物理レーン振分回路１４に入力される仮想レーンと異なる並び順であってもよい。すなわち、ライン０〜ライン（ｎ−１）は、各々が送信装置１０における１つの仮想レーンに対応する。そして、各ラインは、対応する仮想レーンに送出されるデータブロックを、対応する仮想レーンに送出される時刻順で出力する。しかし、あるラインのライン番号と、当該ラインに対応する仮想レーンの仮想レーン番号とは一致しているとは限らない。
ライン振分回路２２は、受信回路２１が受信したデータブロックを、物理レーン振分回路１４と逆の手順でライン０〜ライン（ｎ−１）のｎ本のラインに振り分ける。すなわち、ライン振分回路２２は、１本の物理レーン上で一纏めにされているｎ／ｍ（ｍ分のｎ）本の仮想レーン分のデータを分離する処理を各物理レーンに対して行うことにより、物理レーン振分回路１４に入力される仮想レーン毎のデータブロックの並びを復元する。
ただし、ライン振分回路２２におけるラインは、物理レーン振分回路１４に入力される仮想レーンと異なる並び順であってもよい。すなわち、ライン０〜ライン（ｎ−１）は、各々が送信装置１０における１つの仮想レーンに対応する。そして、各ラインは、対応する仮想レーンに送出されるデータブロックを、対応する仮想レーンに送出される時刻順で出力する。しかし、あるラインのライン番号と、当該ラインに対応する仮想レーンの仮想レーン番号とは一致しているとは限らない。
たとえば、送信装置１０と受信装置２０とで物理レーン０と物理レーン１とが逆になっている場合、すなわち、送信装置１０の物理レーン０が受信装置２０に物理レーン１として接続され、送信装置の物理レーン２が受信装置２０に物理レーン０として接続されている場合を考える。この場合、送信装置１０で物理レーン０に対応付けられた仮想レーンと、受信装置２０では物理レーン１に対応付けられるラインとが対応する。すなわち、送信装置１０で物理レーン０に対応付けられた仮想レーンに送出されるデータは、受信装置２０では物理レーン１に対応付けられるラインに送出される。また、送信装置１０で物理レーン１に対応付けられた仮想レーンと、受信装置２０では物理レーン０に対応付けられるラインとが対応する。このため、送信装置１０において、物理レーン番号の小さい物理レーンに対応する仮想レーンほど小さい仮想レーン番号が付され、受信装置２０において、物理レーン番号の小さい物理レーンに対応するラインほど小さいライン番号が付されていれば、送信装置１０における仮想レーンの並び順と受信装置２０におけるラインの並び順とが逆になる。
ライン振分回路２２は、復元したデータブロックの並びをライン毎に整列同期回路２３に出力する。
ライン振分回路２２は、復元したデータブロックの並びをライン毎に整列同期回路２３に出力する。
整列同期回路２３は、ライン振分回路２２から出力されるライン毎のデータブロックの並びからアライメントマーカを検出する。そして、整列同期回路２３は、検出したアライメントマーカが仮想レーン間で重複する場合は、アライメントマーカ重複を示す信号を警報表示回路２６に出力する。一方、検出したアライメントマーカが重複していない場合は、整列同期回路２３は、ライン毎に出力されるデータブロックの並びを、検出したアライメントマーカに基づいて、各ラインの対応する仮想レーンの並び順に並べ替えることにより、送信装置１０の物理レーン振分回路１４に入力される仮想レーンと同じ並び順の仮想レーンを復元する。
もっとも、復元された仮想レーンは、通信路における通信速度の違いや、送信回路１５および受信回路２１における処理速度の違いにより、仮想レーン間でデータ位相差が生じている可能性がある。そこで、整列同期回路は、検出したアライメントマーカに基づいて、復元した仮想レーン間でデータブロックの同期をとる。整列同期回路２３は、同期をとったデータブロックを仮想レーン毎に仮想レーン結合回路２４に出力する。
もっとも、復元された仮想レーンは、通信路における通信速度の違いや、送信回路１５および受信回路２１における処理速度の違いにより、仮想レーン間でデータ位相差が生じている可能性がある。そこで、整列同期回路は、検出したアライメントマーカに基づいて、復元した仮想レーン間でデータブロックの同期をとる。整列同期回路２３は、同期をとったデータブロックを仮想レーン毎に仮想レーン結合回路２４に出力する。
仮想レーン結合回路２４は、通信装置１０の仮想レーン振分回路１２がブロック化された通信対象データを仮想レーンに振り分けるのと逆の手順で、整列同期回路２３から仮想レーン毎に出力されるデータブロックを結合する。これにより、仮想レーン結合回路２４は、送信装置１０の６４Ｂ／６６Ｂ符号化回路から出力され、仮想レーン振分回路１２が仮想レーンに振り分ける前の、６６Ｂブロック化された通信対象データを復元する。
６４Ｂ／６６Ｂ復号回路２５は、仮想レーン結合回路２４から出力される６６Ｂブロック化された通信対象データに対して６４Ｂ／６６Ｂ復号を行う。これにより、６４Ｂ／６６Ｂ復号回路２５は、送信装置１０に入力される、６４Ｂ／６６Ｂ符号化前の通信対象データを復元する。
警報表示回路２６は、液晶ディスプレイ等の表示手段を備え、整列同期回路２３からアライメントマーカ重複を示す信号が入力されると、アライメントマーカ重複警報を表示する。
６４Ｂ／６６Ｂ復号回路２５は、仮想レーン結合回路２４から出力される６６Ｂブロック化された通信対象データに対して６４Ｂ／６６Ｂ復号を行う。これにより、６４Ｂ／６６Ｂ復号回路２５は、送信装置１０に入力される、６４Ｂ／６６Ｂ符号化前の通信対象データを復元する。
警報表示回路２６は、液晶ディスプレイ等の表示手段を備え、整列同期回路２３からアライメントマーカ重複を示す信号が入力されると、アライメントマーカ重複警報を表示する。
図２は、整列同期回路２３の概略構成を示す構成図である。同図において、整列同期回路２３は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）（ｎは仮想レーン数を示す正整数）と、ディスキュー同期回路１２０と、レーン番号重複判定回路（並び順重複判定回路）１３０とを具備する。
整列同期回路２３は、６４Ｂ／６６Ｂ符号化によるブロック単位でライン（系列）に振り分けられた受信データを取得すると、取得した受信データを送信装置１０における仮想レーン番号順に並べることにより、送信装置１０と同じ並び順の仮想レーンを復元し、復元した仮想レーン間の同期をとる。
整列同期回路２３は、６４Ｂ／６６Ｂ符号化によるブロック単位でライン（系列）に振り分けられた受信データを取得すると、取得した受信データを送信装置１０における仮想レーン番号順に並べることにより、送信装置１０と同じ並び順の仮想レーンを復元し、復元した仮想レーン間の同期をとる。
アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、ラインに振り分けられた受信データの入力を受け、入力を受けた受信データをディスキュー同期回路１２０に出力する。
ここで、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、仮想レーン毎に定められたアライメントマーカを仮想レーン番号と対応付けて予め記憶している。そして、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、入力を受けた受信データに含まれる各ブロックの中から、予め記憶しているアライメントマーカと同一のブロックを検出することにより、受信データ中のアライメントマーカを検出する。そして、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、入力を受けた受信データからアライメントマーカを除き、残りのデータブロックを、ライン毎のデータブロック列の形式でディスキュー同期回路１２０に出力する。
ここで、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、仮想レーン毎に定められたアライメントマーカを仮想レーン番号と対応付けて予め記憶している。そして、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、入力を受けた受信データに含まれる各ブロックの中から、予め記憶しているアライメントマーカと同一のブロックを検出することにより、受信データ中のアライメントマーカを検出する。そして、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、入力を受けた受信データからアライメントマーカを除き、残りのデータブロックを、ライン毎のデータブロック列の形式でディスキュー同期回路１２０に出力する。
また、受信データ中のアライメントマーカを検出したアライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、アライメントマーカを検出したことを示す同期確立信号を、ディスキュー同期回路１２０に出力する。併せて、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）は、検出したアライメントマーカに対応付けて記憶している仮想レーン番号を読み出して、ディスキュー同期回路１２０に出力する。
ディスキュー同期回路１２０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される受信データを、仮想レーン番号順に並べ替える。すなわち、ディスキュー同期回路１２０は、アライメントマーカ検出回路１１０−ｉ（ｉは０≦ｉ≦ｎ−１の整数）から、ラインｉのデータブロック列と、仮想レーン番号ｊとが入力されると、入力されたデータブロック列を、仮想レーンｊに割り当てる。
さらに、ディスキュー同期回路１２０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される同期確立信号に基づいて、仮想レーン間のデータ位相差を検出する。ここで、送信装置１０のアライメントマーカ挿入回路１３は、仮想レーンの各々に同じタイミングで同期確立信号を挿入している。したがって、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から同期確立信号が出力されるタイミングの、ライン間におけるずれは、ライン間のデータ位相差を示している。また、ラインと仮想レーンとの対応関係は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号により示されている。そこで、ディスキュー同期回路１２０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から同期確立信号が出力されるタイミングの、ライン間におけるずれを検出することにより、ライン間のデータ位相差を検出する。そして、ディスキュー同期回路１２０は、検出したライン間のデータ位相差を、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号に基づいて、仮想レーン間のデータ位相差に置き換えることにより、仮想レーン間のデータ位相差を検出する。
そして、ディスキュー同期回路１２０は、検出した仮想レーン間のデータ位相差に基づいて、先に入力されるデータをバッファ（Buffer）に蓄えて遅延させる位相吸収を行い、各仮想レーンのデータ位相を整列させる。これにより、ディスキュー同期回路１２０は、送信装置１０の仮想レーン振分回路１２が出力する仮想レーンを復元する。すなわち、ディスキュー同期回路１２０は、仮想レーン振分回路１２が通信データを仮想レーンに振り分けたときと同じ順番かつ同じ同期タイミングで、受信データを出力する。
レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号が、仮想レーンのいずれか複数で同一であると判定した場合に、アライメントマーカの重複エラー有りと判定し、アライメントマーカ重複を示す信号を警報表示回路２６に出力する。
レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号が、仮想レーンのいずれか複数で同一であると判定した場合に、アライメントマーカの重複エラー有りと判定し、アライメントマーカ重複を示す信号を警報表示回路２６に出力する。
図３は、レーン番号重複判定回路１３０の概略構成を示す構成図である。
同図において、レーン番号重複判定回路１３０は、ＡＮＤ回路１３１と、レーン番号比較回路１３２とを具備する。
レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号に基づいて、仮想レーン番号の重複の有無を判定する。
ＡＮＤ回路１３１は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される同期確立信号のＡＮＤ（論理積）をとり、演算結果をレーン番号比較回路１３２に出力する。
レーン番号比較回路１３２は、ＡＮＤ回路１３１から出力される演算結果が「１」である場合、すなわち、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）の全てがアライメントマーカを検出している場合に、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号が、ライン０〜（ｎ−１）のいずれか複数で同一か否かを判定する。仮想レーン番号が、ライン０〜（ｎ−１）のいずれか複数で同一であると判定した場合、レーン番号比較回路１３２は、アライメントマーカ重複を示す信号を出力する。
同図において、レーン番号重複判定回路１３０は、ＡＮＤ回路１３１と、レーン番号比較回路１３２とを具備する。
レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号に基づいて、仮想レーン番号の重複の有無を判定する。
ＡＮＤ回路１３１は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される同期確立信号のＡＮＤ（論理積）をとり、演算結果をレーン番号比較回路１３２に出力する。
レーン番号比較回路１３２は、ＡＮＤ回路１３１から出力される演算結果が「１」である場合、すなわち、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）の全てがアライメントマーカを検出している場合に、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）から出力される仮想レーン番号が、ライン０〜（ｎ−１）のいずれか複数で同一か否かを判定する。仮想レーン番号が、ライン０〜（ｎ−１）のいずれか複数で同一であると判定した場合、レーン番号比較回路１３２は、アライメントマーカ重複を示す信号を出力する。
次に、図４および図５を参照して、整列同期回路２３の動作について説明する。
図４は、アライメントマーカが正しく設定されたデータブロック列が入力された場合の整列同期回路２３の動作を示すタイミングチャートである。
同図は、ｎ＝４の場合の例を示しており、ライン０が仮想レーン１に対応し、ライン１が仮想レーン２に対応し、ライン２が仮想レーン３に対応し、ライン３が仮想レーン０に対応している。また、同図の横軸は、時刻を示す。
図４は、アライメントマーカが正しく設定されたデータブロック列が入力された場合の整列同期回路２３の動作を示すタイミングチャートである。
同図は、ｎ＝４の場合の例を示しており、ライン０が仮想レーン１に対応し、ライン１が仮想レーン２に対応し、ライン２が仮想レーン３に対応し、ライン３が仮想レーン０に対応している。また、同図の横軸は、時刻を示す。
アライメントマーカ検出回路１１０−０は、同じ仮想レーン番号「１」を示し連続する（すなわち、当該２つのアライメントマーカの間に、他の仮想レーン番号を示すアライメントマーカが存在しない）２つのアライメントマーカａ０３およびａ０４を読み出した時刻ｔ４以後は、アライメントマーカを検出したことを示す同期確立信号と、検出した仮想レーン番号「１」とを、レーン番号重複判定回路１３０に出力する。
そして、アライメントマーカ検出回路１１０−０は、同じ仮想レーン番号「１」を示し連続する２つのアライメントマーカを読み出した後は、同じ間隔毎にアライメントマーカの検出を試み、アライメントマーカａ０５およびａ０６を検出する。
そして、アライメントマーカ検出回路１１０−０は、同じ仮想レーン番号「１」を示し連続する２つのアライメントマーカを読み出した後は、同じ間隔毎にアライメントマーカの検出を試み、アライメントマーカａ０５およびａ０６を検出する。
このように、アライメントマーカ検出回路は、同じ仮想レーン番号を示し連続する２つのアライメントマーカをラインから読み出すことによってアライメントマーカを検出し、アライメントマーカを検出した時刻以後は、アライメントマーカを検出したことを示す同期確立信号と、検出した仮想レーン番号とを、レーン番号重複判定回路１３０に出力する。
そして、アライメントマーカ検出回路は、アライメントマーカ検出した後は、この２つのアライメントマーカと同じ間隔毎にアライメントマーカの検出を試みる。検出したアライメントマーカと同じ仮想レーン番号を示すアライメントマーカを読み出した場合は、アライメントマーカ検出回路は、レーン番号重複判定回路１３０への同期確立信号と、検出した仮想レーン番号との出力を継続する。一方、検出したアライメントマーカと同じ仮想レーン番号を示すアライメントマーカを読み出せなかった場合は、アライメントマーカ検出回路は、レーン番号重複判定回路１３０への同期確立信号と、検出した仮想レーン番号との出力を終了する。
そして、アライメントマーカ検出回路は、アライメントマーカ検出した後は、この２つのアライメントマーカと同じ間隔毎にアライメントマーカの検出を試みる。検出したアライメントマーカと同じ仮想レーン番号を示すアライメントマーカを読み出した場合は、アライメントマーカ検出回路は、レーン番号重複判定回路１３０への同期確立信号と、検出した仮想レーン番号との出力を継続する。一方、検出したアライメントマーカと同じ仮想レーン番号を示すアライメントマーカを読み出せなかった場合は、アライメントマーカ検出回路は、レーン番号重複判定回路１３０への同期確立信号と、検出した仮想レーン番号との出力を終了する。
ここで、アライメントマーカ検出回路１１０−０は、符号ａ０２で示される位置からはアライメントマーカを読み出さない。このように、アライメントマーカを読み出さない場合としては、通信休止中のためにアライメントマーカが送信されない場合や、ノイズ混入等により受信信号からのアライメントマーカの読み出しに失敗する場合などが考えられる。符号ａ２６の位置、符号ａ３１の位置でも同様に、それぞれアライメントマーカ１１０−２、１１０−３はアライメントマーカを読み出さない。
また、アライメントマーカ検出回路１１０−０は、アライメントマーカａ０１からは、仮想レーン番号「３」を示すアライメントマーカを読み出す。すなわち、アライメントマーカ検出回路１１０−０は、符号ａ０１の位置と符号ａ０３〜ａ０６の位置とで、互いに異なる仮想レーン番号を取得する。このように、アライメントマーカ検出回路が、同一ライン上で異なる仮想レーン番号を取得する場合としては、送信装置１０が、セッション毎あるいは一定時間毎に仮想レーンと物理レーンとの対応関係を変える場合が考えられる。
また、アライメントマーカ検出回路１１０−０は、アライメントマーカａ０１からは、仮想レーン番号「３」を示すアライメントマーカを読み出す。すなわち、アライメントマーカ検出回路１１０−０は、符号ａ０１の位置と符号ａ０３〜ａ０６の位置とで、互いに異なる仮想レーン番号を取得する。このように、アライメントマーカ検出回路が、同一ライン上で異なる仮想レーン番号を取得する場合としては、送信装置１０が、セッション毎あるいは一定時間毎に仮想レーンと物理レーンとの対応関係を変える場合が考えられる。
また、アライメントマーカ検出回路１１０−１は、同じ仮想レーン番号「２」を示し連続する２つのアライメントマーカａ１１およびａ１２を読み出した時刻ｔ１以後は、同期確立信号と、検出した仮想レーン番号「２」とを、レーン番号重複判定回路１３０に出力する。
また、アライメントマーカ検出回路１１０−２は、同じ仮想レーン番号「３」を示し連続する２つのアライメントマーカａ２１およびａ２２を読み出した時刻ｔ２から、当該仮想レーン番号を示すアライメントマーカを読み出せない時刻ｔ５までは、同期確立信号と、検出した仮想レーン番号「３」とを、レーン番号重複判定回路１３０に出力する。
また、アライメントマーカ検出回路１１０−２は、同じ仮想レーン番号「３」を示し連続する２つのアライメントマーカａ２１およびａ２２を読み出した時刻ｔ２から、当該仮想レーン番号を示すアライメントマーカを読み出せない時刻ｔ５までは、同期確立信号と、検出した仮想レーン番号「３」とを、レーン番号重複判定回路１３０に出力する。
そして、レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力され（すなわち、全ての仮想レーンにてアライメントマーカを検出したことを示す信号が出力され）、かつ、いずれか複数のラインで仮想レーン番号が同一であると判定した場合に、アライメントマーカの重複エラー有りと判定してアライメントマーカ重複を示す信号を警報表示回路２６に出力する。
図４の例では、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力されている時刻ｔ４〜ｔ５において、仮想レーン番号はアライメントマーカ毎に異なっているので、レーン番号重複判定回路１３０は、アライメントマーカ重複を示す信号を出力しない。
図４の例では、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力されている時刻ｔ４〜ｔ５において、仮想レーン番号はアライメントマーカ毎に異なっているので、レーン番号重複判定回路１３０は、アライメントマーカ重複を示す信号を出力しない。
図５は、誤設定されたアライメントマーカを含むデータブロックが入力された場合の整列同期回路２３の動作を示すタイミングチャートである。
図４の場合と同様、同図は、ｎ＝４の場合の例を示しており、ライン０が仮想レーン１に対応し、ライン１が仮想レーン２に対応し、ライン２が仮想レーン３に対応し、ライン３が仮想レーン０に対応している。また、同図の横軸は、時刻を示す。
図４の場合と同様、同図は、ｎ＝４の場合の例を示しており、ライン０が仮想レーン１に対応し、ライン１が仮想レーン２に対応し、ライン２が仮想レーン３に対応し、ライン３が仮想レーン０に対応している。また、同図の横軸は、時刻を示す。
また、図５において、ライン０、ライン２、ライン３のそれぞれに含まれるアライメントマーカは、図４の場合と同様である。
一方、図５では、ライン１に含まれるアライメントマーカａ１１１〜ａ１１６が、仮想レーン番号「１」を示しており、この点で図５は図４と異なる。図５では、ライン０とライン１とに、同じ仮想レーン番号「１」を示すアライメントマーカが挿入されている。このように、仮想レーン番号が重複する場合としては、送信装置１０のアライメントマーカ挿入回路が仮想レーンに挿入するアライメントマーカが誤設定され、これにより、複数の仮想レーンに同一のアライメントマーカが挿入される場合が考えられる。図５の例では、アライメントマーカ挿入回路が仮想レーン２に挿入するアライメントマーカが誤設定され、これにより、仮想レーン１に挿入されるアライメントマーカと、仮想レーン２に挿入されるアライメントマーカとに、同一のアライメントマーカ（仮想レーン番号「１」を示すアライメントマーカ）が設定されていることが考えられる。
一方、図５では、ライン１に含まれるアライメントマーカａ１１１〜ａ１１６が、仮想レーン番号「１」を示しており、この点で図５は図４と異なる。図５では、ライン０とライン１とに、同じ仮想レーン番号「１」を示すアライメントマーカが挿入されている。このように、仮想レーン番号が重複する場合としては、送信装置１０のアライメントマーカ挿入回路が仮想レーンに挿入するアライメントマーカが誤設定され、これにより、複数の仮想レーンに同一のアライメントマーカが挿入される場合が考えられる。図５の例では、アライメントマーカ挿入回路が仮想レーン２に挿入するアライメントマーカが誤設定され、これにより、仮想レーン１に挿入されるアライメントマーカと、仮想レーン２に挿入されるアライメントマーカとに、同一のアライメントマーカ（仮想レーン番号「１」を示すアライメントマーカ）が設定されていることが考えられる。
ライン１に含まれるアライメントマーカａ１１１〜ａ１１６が仮想レーン番号「１」を示しているため、図４の場合と異なり、アライメントマーカ検出回路１１０−１は、仮想レーン番号「１」をレーン番号比較回路１３２に出力する。一方、アライメントマーカ検出回路１１０−０、１１０−２、１１０−３がレーン番号比較回路１３２に出力する信号は、図４の場合と同様である。
このように、図５の例では、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力されている時刻ｔ４〜ｔ５において、アライメントマーカ検出回路１１０−０から出力される仮想レーン番号と、アライメントマーカ１１０−１から出力される仮想レーン番号とは、共に「１」で同一である。そこで、レーン番号重複判定回路１３０は、アライメントマーカの重複エラー有りと判定してアライメントマーカ重複を示す信号を警報表示回路２６に出力する。
ここで、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力されている場合以外はアライメントマーカ重複を示す信号を出力しないようにするのは、送信装置１０が、セッション毎あるいは一定時間毎に仮想レーンと物理レーンとの対応関係を変える場合に、誤ってアライメントマーカの重複エラー有りと判定してしまうことを可及的に防止するためである。
例えば、図４において、アライメントマーカａ０１の示す仮想レーン番号「３」は、前のセッションの番号であり、アライメントマーカ検出回路１１０−０は、符号ａ０２の時刻まで仮想レーン番号「３」をレーン番号重複判定回路１３０に出力していたとする。また、アライメントマーカａ２１の直前にも仮想レーン番号「３」を示すアライメントマーカが存在し、アライメントマーカ検出回路３は、アライメントマーカａ２１の時刻から仮想レーン番号「３」をレーン番号重複判定回路１３０に出力しているとする。ここで、レーン番号重複判定回路１３０が、同期確立信号に関係なく、複数のラインで仮想レーン番号が同一である場合にアライメントマーカ重複信号を出力するようにすると、ライン０とライン２とで仮想レーン番号が共に「３」であることから、レーン番号重複判定回路１３０はアライメントマーカ重複信号を出力することになる。したがって、単にセッションの境目に過ぎず、アライメントマーカの誤設定がなされていない場合にもアライメントマーカの重複エラー有りと判定してしまうことになる。
例えば、図４において、アライメントマーカａ０１の示す仮想レーン番号「３」は、前のセッションの番号であり、アライメントマーカ検出回路１１０−０は、符号ａ０２の時刻まで仮想レーン番号「３」をレーン番号重複判定回路１３０に出力していたとする。また、アライメントマーカａ２１の直前にも仮想レーン番号「３」を示すアライメントマーカが存在し、アライメントマーカ検出回路３は、アライメントマーカａ２１の時刻から仮想レーン番号「３」をレーン番号重複判定回路１３０に出力しているとする。ここで、レーン番号重複判定回路１３０が、同期確立信号に関係なく、複数のラインで仮想レーン番号が同一である場合にアライメントマーカ重複信号を出力するようにすると、ライン０とライン２とで仮想レーン番号が共に「３」であることから、レーン番号重複判定回路１３０はアライメントマーカ重複信号を出力することになる。したがって、単にセッションの境目に過ぎず、アライメントマーカの誤設定がなされていない場合にもアライメントマーカの重複エラー有りと判定してしまうことになる。
これに対して、図４の符号ａ３１の位置ではアライメントマーカ検出回路１１０−３はアライメントマーカを検出しないので、符号ａ３１の時刻から符号ａ３３の時刻までは、同期確立信号を出力しない。そこで、レーン番号重複判定回路１３０が、アライメントマーカ検出回路１１０−０〜１１０−３の全てから同期確立信号が出力されている場合以外はアライメントマーカ重複を示す信号を出力しないようにすることにより、アライメントマーカの重複エラー有りと判定してしまうことを回避できる。
なお、送信装置１０が、仮想レーンと物理レーンとの対応関係を変える場合に、誤ってアライメントマーカの重複エラー有りと判定してしまうことを防止する方法は、上述した同期確立信号による方法に限らない。例えば、レーン番号比較回路１３２（図３）が、所定の時間以上、複数のラインで仮想レーン番号が同一であると判定し続けた場合のみ、アライメントマーカの重複エラー有りと判定してアライメントマーカ重複を示す信号を出力するようにしてもよい。この場合、レーン番号重複判定回路１３０はＡＮＤ回路１３１を具備する必要が無く、回路構成を簡略化できる。
以上のように、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）が、ラインに含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示す仮想レーン番号が、複数のラインで同一であると判定すると、レーン番号重複判定回路１３０が、アライメントマーカの重複エラーありと判定して、アライメントマーカ重複信号を警報表示回路２６に出力する。
このように、整列同期回路２３が、ラインのいずれか複数で仮想レーン番号が同一か否かを判定することにより、アライメントマーカの誤設定を検出できる。
このように、整列同期回路２３が、ラインのいずれか複数で仮想レーン番号が同一か否かを判定することにより、アライメントマーカの誤設定を検出できる。
また、アライメントマーカ検出回路１１０−１〜１１０−（ｎ−１）は、アライメントマーカを検出すると、同期確立信号と、仮想レーン番号とをレーン番号重複判定回路１３０に出力する。そして、レーン番号重複判定回路１３０は、アライメントマーカ検出回路１１０−１〜１１０−（ｎ−１）の全てから同期確立信号が出力され、かつ、仮想レーン番号が複数のラインで同一であると判定すると、アライメントマーカの重複エラーありと判定して、アライメントマーカ重複信号を警報表示回路２６に出力する。
このように、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）の全てから同期確立信号が出力されている場合以外はアライメントマーカ重複を示す信号を出力しないようにすることにより、送信装置１０が、セッション毎あるいは一定時間毎に仮想レーンと物理レーンとの対応関係を変える場合に、誤ってアライメントマーカの重複エラー有りと判定してしまうおそれを軽減できる。
このように、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）の全てから同期確立信号が出力されている場合以外はアライメントマーカ重複を示す信号を出力しないようにすることにより、送信装置１０が、セッション毎あるいは一定時間毎に仮想レーンと物理レーンとの対応関係を変える場合に、誤ってアライメントマーカの重複エラー有りと判定してしまうおそれを軽減できる。
なお、整列同期回路２３の出力するアライメントマーカ重複信号は、アライメントマーカの重複があることのみを示す信号に限らない。例えば、レーン番号重複判定回路１３０（図２）が、同一と判定した仮想レーン番号を出力するようにしてもよい。これにより、受信装置２０のユーザは、重複設定されているアライメントマーカを特定することができ、送信装置１０の誤設定を修正する際に、誤設定箇所を速やかに特定し得ることが期待できる。
あるいは、整列同期回路が、検出されていない仮想レーン番号を出力するようにしてもよい。
図６は、検出されていない仮想レーン番号を出力する整列同期回路の概略構成を示す構成図である。同図において、整列同期回路（アライメントマーカ重複判定回路）５２３は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）と、ディスキュー同期回路１２０と、レーン番号重複判定回路１３０と、欠落レーン番号検出回路（欠落並び順検出回路）６４０とを具備する。同図において、図２の各部に対応し、同様の機能を有する部分には同一の符号（１１０−０〜１１０−（ｎ−１）、１２０、１３０）を付し、説明を省略する。
図６は、検出されていない仮想レーン番号を出力する整列同期回路の概略構成を示す構成図である。同図において、整列同期回路（アライメントマーカ重複判定回路）５２３は、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）と、ディスキュー同期回路１２０と、レーン番号重複判定回路１３０と、欠落レーン番号検出回路（欠落並び順検出回路）６４０とを具備する。同図において、図２の各部に対応し、同様の機能を有する部分には同一の符号（１１０−０〜１１０−（ｎ−１）、１２０、１３０）を付し、説明を省略する。
欠落レーン番号検出回路６４０は、予め定められた仮想レーン番号を記憶しており、レーン番号重複判定回路１３０からアライメントマーカ重複信号が入力されると、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）の出力する仮想レーン番号に基づいて、欠落している仮想レーン番号（アライメントマーカで示されていない仮想レーン番号）を検出して警報表示回路２６に出力する。
例えば、アライメントマーカ検出回路から、図５で説明した仮想レーン番号「１」、「１」、「３」、「０」が出力される場合、欠落レーン番号検出回路６４０は、予め記憶している仮想レーン番号「０」、「１」、「２」、「３」のうち、仮想レーン番号「２」が入力されていないことを検出して、この仮想レーン番号「２」を警報表示回路２６に出力する。
例えば、アライメントマーカ検出回路から、図５で説明した仮想レーン番号「１」、「１」、「３」、「０」が出力される場合、欠落レーン番号検出回路６４０は、予め記憶している仮想レーン番号「０」、「１」、「２」、「３」のうち、仮想レーン番号「２」が入力されていないことを検出して、この仮想レーン番号「２」を警報表示回路２６に出力する。
このように、欠落レーン番号検出回路６４０は、欠落している仮想レーン番号を検出するので、受信装置２０のユーザは、欠落している仮想レーンを特定することができ、送信装置１０の誤設定を修正する際に、誤設定箇所を速やかに特定し得ることが期待できる。
また、欠落レーン番号検出回路６４０は、レーン番号重複判定回路１３０からアライメントマーカ重複信号が入力されると、アライメントマーカで示されていない仮想レーン番号を検出するので、特定の仮想レーン番号が一定時間以上入力されずにタイムアウトすることを待たずに欠落している仮想レーン番号を検出できる。従って、受信装置２０のユーザは、アライメントマーカが誤設定されていること、および、欠落している仮想レーン番号を速やかに認識し得る。
また、欠落レーン番号検出回路６４０は、レーン番号重複判定回路１３０からアライメントマーカ重複信号が入力されると、アライメントマーカで示されていない仮想レーン番号を検出するので、特定の仮想レーン番号が一定時間以上入力されずにタイムアウトすることを待たずに欠落している仮想レーン番号を検出できる。従って、受信装置２０のユーザは、アライメントマーカが誤設定されていること、および、欠落している仮想レーン番号を速やかに認識し得る。
なお、整列同期回路２３や、整列同期回路５２３の全部または一部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明は、データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラムに用いて好適である。
１ 通信システム
１０ 送信装置
１１ ６４Ｂ／６６Ｂ符号化回路
１２ 仮想レーン振分回路
１３ アライメントマーカ挿入回路
１４ 物理レーン振分回路
１５ 送信回路
２０ 受信装置
２１ 受信回路
２２ ライン振分回路
２３、５２３ 整列同期回路
２４ 仮想レーン結合回路
２５ ６４Ｂ／６６Ｂ復号回路
２６ 警報表示回路
１１０−０〜１１０−（ｎ−１） アライメントマーカ検出回路
１２０ ディスキュー同期回路
１３０ レーン番号重複判定回路
１３１ ＡＮＤ回路
１３２ レーン番号比較回路
６４０ 欠落レーン番号検出回路
１０ 送信装置
１１ ６４Ｂ／６６Ｂ符号化回路
１２ 仮想レーン振分回路
１３ アライメントマーカ挿入回路
１４ 物理レーン振分回路
１５ 送信回路
２０ 受信装置
２１ 受信回路
２２ ライン振分回路
２３、５２３ 整列同期回路
２４ 仮想レーン結合回路
２５ ６４Ｂ／６６Ｂ復号回路
２６ 警報表示回路
１１０−０〜１１０−（ｎ−１） アライメントマーカ検出回路
１２０ ディスキュー同期回路
１３０ レーン番号重複判定回路
１３１ ＡＮＤ回路
１３２ レーン番号比較回路
６４０ 欠落レーン番号検出回路
Claims (6)
- 複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出回路と、
前記アライメントマーカ検出回路が検出した前記アライメントマーカによって示される前記並び順が、前記系列のいずれか複数で同一であると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定回路と、
を具備することを特徴とするアライメントマーカ重複判定回路。 - 前記アライメントマーカ検出回路は、前記系列のいずれかにて前記アライメントマーカを検出すると、当該系列にてアライメントマーカを検出したことを示す信号と、検出したアライメントマーカの示す前記系列の並び順と、を前記並び順重複判定回路に出力し、
前記並び順重複判定回路は、前記アライメントマーカ検出回路から、全ての前記系列にて前記アライメントマーカを検出したことを示す信号が出力され、かつ、前記系列の並び順が、前記系列のいずれか複数で同一であると判定した場合に、前記アライメントマーカの重複を示す信号を出力する
ことを特徴とする請求項１に記載のアライメントマーカ重複判定回路。 - 前記並び順重複判定回路は、前記アライメントマーカの重複を示す信号として、前記複数の系列に同じ並び順を示す番号を出力することを特徴とする請求項１または請求項２に記載のアライメントマーカ重複判定回路。
- 前記並び順重複判定回路が前記アライメントマーカの重複エラー有りと判定すると、予め定められた並び順のうち、前記アライメントマーカで示されていない並び順を検出する欠落並び順検出回路をさらに具備することを特徴とする請求項１または請求項２に記載のアライメントマーカ重複判定回路。
- アライメントマーカ重複判定回路のアライメントマーカ重複判定方法であって、
アライメントマーカ検出回路が、複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出ステップと、
並び順重複判定回路が、前記アライメントマーカ検出ステップにて検出した前記アライメントマーカによって、前記系列のいずれか複数が同じ並び順であることが示されていると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定ステップと、
を具備することを特徴とするアライメントマーカ重複判定方法。 - アライメントマーカ重複判定回路としてのコンピュータに、
複数の系列に振り分けられて並列に入力されるデータであって、前記系列間の同期タイミングおよび前記系列の各々の並び順を示すアライメントマーカを含むデータから、前記アライメントマーカを検出するアライメントマーカ検出回ステップと、
前記アライメントマーカ検出ステップにて検出した前記アライメントマーカによって、前記系列のいずれか複数が同じ並び順であることが示されていると判定した場合に、前記アライメントマーカの重複を示す信号を出力する並び順重複判定ステップと、
を実行させるためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010131880A JP5541507B2 (ja) | 2010-06-09 | 2010-06-09 | アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010131880A JP5541507B2 (ja) | 2010-06-09 | 2010-06-09 | アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011259201A true JP2011259201A (ja) | 2011-12-22 |
| JP5541507B2 JP5541507B2 (ja) | 2014-07-09 |
Family
ID=45474894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010131880A Active JP5541507B2 (ja) | 2010-06-09 | 2010-06-09 | アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5541507B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5850047B2 (ja) * | 2011-04-21 | 2016-02-03 | 富士通株式会社 | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629966A (ja) * | 1992-07-07 | 1994-02-04 | Fujitsu Ltd | 並列形フレーム同期回路 |
| JP2003179586A (ja) * | 2001-08-28 | 2003-06-27 | Lucent Technol Inc | 電気システムと光ネットワークとの間で並列データ送信および受信を保証するための方法およびそのような並列データ送信および受信を保証するために使用されるように適合されたインターフェース回路およびそのようなインタフェース回路で使用するように適合された電気送信デバイス。 |
| JP2007150950A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 光受信装置 |
-
2010
- 2010-06-09 JP JP2010131880A patent/JP5541507B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629966A (ja) * | 1992-07-07 | 1994-02-04 | Fujitsu Ltd | 並列形フレーム同期回路 |
| JP2003179586A (ja) * | 2001-08-28 | 2003-06-27 | Lucent Technol Inc | 電気システムと光ネットワークとの間で並列データ送信および受信を保証するための方法およびそのような並列データ送信および受信を保証するために使用されるように適合されたインターフェース回路およびそのようなインタフェース回路で使用するように適合された電気送信デバイス。 |
| JP2007150950A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 光受信装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5850047B2 (ja) * | 2011-04-21 | 2016-02-03 | 富士通株式会社 | データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法 |
| US9647781B2 (en) | 2011-04-21 | 2017-05-09 | Fujitsu Limited | Data reception device, marker information extraction method, and marker position detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5541507B2 (ja) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4923124B2 (ja) | データ伝送装置およびデータ伝送システム | |
| US8259760B2 (en) | Apparatus and method for transmitting and recovering multi-lane encoded data streams using a reduced number of lanes | |
| US8605912B2 (en) | Biphase mark code decoder and method of operation | |
| US5251210A (en) | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel | |
| JP4696167B2 (ja) | 伝送システム、中継機及び受信機 | |
| US7174484B2 (en) | Data transmission system | |
| US9647781B2 (en) | Data reception device, marker information extraction method, and marker position detection method | |
| WO2013001631A1 (ja) | 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法 | |
| JP2009294853A (ja) | 情報処理装置、データ伝送装置及びデータ伝送方法 | |
| US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
| US6578153B1 (en) | System and method for communications link calibration using a training packet | |
| US9058266B2 (en) | Deskew apparatus and method for peripheral component interconnect express | |
| JP5541507B2 (ja) | アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム | |
| JPWO2002030079A1 (ja) | リング型ネットワークおよびデータ伝送装置 | |
| JP4965719B2 (ja) | 伝送システム、中継機及び受信機 | |
| JP2012147479A (ja) | 伝送システム | |
| WO2015133020A1 (ja) | パケット受信装置 | |
| JP2002335297A (ja) | 信号分配送信装置及び信号合成受信装置 | |
| JP5252360B2 (ja) | 伝送システム、中継機及び受信機 | |
| US7953121B2 (en) | Method and system for synchronizing transport streams of multiple transponders for area critical applications | |
| US20200336282A1 (en) | Methods and Systems for Synchronization of Slave Device with Master Device | |
| US20080298400A1 (en) | Method and system to decommute a variable synchronization pattern using a fixed decommutator | |
| JP2010206533A (ja) | シリアル通信方式 | |
| JPWO2005104540A1 (ja) | 受信装置とこの受信装置を使用した受信システムおよびその受信方法 | |
| JP2010283768A (ja) | フレーム同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5541507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |