JP2011258850A - Void detection method and device - Google Patents

Void detection method and device Download PDF

Info

Publication number
JP2011258850A
JP2011258850A JP2010133550A JP2010133550A JP2011258850A JP 2011258850 A JP2011258850 A JP 2011258850A JP 2010133550 A JP2010133550 A JP 2010133550A JP 2010133550 A JP2010133550 A JP 2010133550A JP 2011258850 A JP2011258850 A JP 2011258850A
Authority
JP
Japan
Prior art keywords
wafer
void
boundary
bonding
propagation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010133550A
Other languages
Japanese (ja)
Inventor
Nobuyuki Morimoto
信之 森本
Yasuyuki Morikawa
靖之 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010133550A priority Critical patent/JP2011258850A/en
Publication of JP2011258850A publication Critical patent/JP2011258850A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a detection method and a device for a void which exists in a glued wafer when manufacturing the glued wafer.SOLUTION: When two wafers are glued and bonded together to manufacture a glued wafer, a void is detected in the glued wafer based on a transmission shape made by the boundary of a bonding part and a non-bonding part in the gluing process, the presence of a void in the glued wafer is judged by the contrast between the transmission shape in the wafer where no void is actually generated and the transmission shape in the glued wafer, the shape of a glued border is approximated by a quadratic curve to obtain a curvature at the apex of the quadratic curve, the obtained curvature and a curvature in the case where no void predetermined for every position of the glued border is generated are contrasted to obtain an error, and it is judged that there is the void in the glued wafer when the obtained error exceeds a prescribed value.

Description

本発明はボイドの検出方法および装置に関し、特に、貼り合わせウェーハを製造する際に、該貼り合わせウェーハ中に存在するボイドを検出する方法および装置に関するものである。   The present invention relates to a void detection method and apparatus, and more particularly to a method and apparatus for detecting voids present in a bonded wafer when a bonded wafer is manufactured.

近年、デバイス性能の更なる向上に向けて、SOI(Silicon on Insulator)構造を有するウェーハ(以下、「SOIウェーハ」と称する)が注目されている。SOIウェーハは、シリコン単結晶層(SOI層)が埋め込み酸化膜(Buried OXide,BOX層)上に形成された構造を有しており、バルク基板上に作製されるデバイスに比べて寄生容量が極めて小さく、また簡単な製造工程とデバイス微細化の容易さから、デバイスの高速動作、低消費電力、高絶縁耐圧特性、耐放射線性などに優れた次世代高性能VLSI用ウェーハとして期待されている。   In recent years, a wafer having an SOI (Silicon on Insulator) structure (hereinafter referred to as an “SOI wafer”) has attracted attention for further improvement in device performance. The SOI wafer has a structure in which a silicon single crystal layer (SOI layer) is formed on a buried oxide film (Buried Oxide, BOX layer), and has a parasitic capacitance much higher than that of a device manufactured on a bulk substrate. It is expected to be a next-generation high-performance VLSI wafer excellent in high-speed operation, low power consumption, high withstand voltage characteristics, radiation resistance, etc. due to its small and simple manufacturing process and easy device miniaturization.

SOIウェーハを製造する方法の1つに、貼り合わせ法がある。この貼り合わせ法は、シリコン支持基板および/またはデバイスを作製する活性基板の表面を酸化し、次いで貼り合わせて1200℃程度の高温にて熱処理を施し、酸化膜同士または酸化膜とシリコンを結合させることによりSOIウェーハを製造する方法である。   One method of manufacturing an SOI wafer is a bonding method. In this bonding method, the surfaces of the silicon support substrate and / or the active substrate for manufacturing the device are oxidized, and then bonded to each other and subjected to heat treatment at a high temperature of about 1200 ° C. to bond the oxide films to each other or the oxide film and silicon. This is a method for manufacturing an SOI wafer.

貼り合わせ法は、シリコン基板内部に酸素イオンを注入して熱処理を施すことによりSOIウェーハを製造するSIMOX法に対して、SOI層の結晶品質やBOX層の耐圧特性が高いという利点を有する一方、膜厚の均一性に劣り、2枚のウェーハ間の非結合領域である空隙(ボイド)が発生する場合がある。このようなボイドにより、デバイス工程で貼り合わせウェーハが剥離してウェーハ不良が発生するため、これまでボイドの発生を防止する様々な技術が提案されている。   The bonding method has advantages that the crystal quality of the SOI layer and the breakdown voltage characteristic of the BOX layer are high compared to the SIMOX method of manufacturing an SOI wafer by injecting oxygen ions into the silicon substrate and performing a heat treatment, The uniformity of the film thickness is inferior, and voids (voids) that are non-bonded regions between two wafers may occur. Due to such voids, the bonded wafer is peeled off in the device process and a wafer defect occurs. Therefore, various techniques for preventing the generation of voids have been proposed so far.

例えば、特許文献1は、2枚の半導体基板の接合速度を半導体基板の主面の状態に対応して設定することにより、貼り合わせウェーハの良品率を向上させる、貼り合わせウェーハの製造方法を提案している。   For example, Patent Document 1 proposes a method for manufacturing a bonded wafer that improves the yield rate of bonded wafers by setting the bonding speed of two semiconductor substrates corresponding to the state of the main surface of the semiconductor substrate. is doing.

また、特許文献2は、貼り合わせの進行速度を規定の範囲に制御することにより、貼り合わせ基板の周辺部におけるボイドの発生を防止する、貼り合わせ装置を提案している。   Patent Document 2 proposes a bonding apparatus that prevents the generation of voids in the peripheral portion of the bonded substrate by controlling the bonding progress speed within a specified range.

一方、特許文献3は、2枚のウェーハを貼り合わせる際に、貼り合わせを行うチャンバ内を減圧して、重ねたウェーハの自重のみの作用力によって貼り合わせることにより、貼り合わせ界面におけるボイドの発生を有効かつ容易に抑制し、ムラ無く貼り合わせることが可能な、貼り合わせウェーハの製造装置および製造方法を提案している。   On the other hand, in Patent Document 3, when two wafers are bonded, the inside of the chamber in which the wafers are bonded is depressurized and bonded by the action force of only the weight of the stacked wafers, thereby generating voids at the bonding interface. We propose a bonded wafer manufacturing apparatus and manufacturing method that can effectively and easily suppress the bonding, and can bond together without unevenness.

特開平7−245250号公報JP 7-245250 A 特開2007−194347号公報JP 2007-194347 A 特開2009−64827号公報JP 2009-64827 A

しかしながら、特許文献1〜3に記載の方法では、貼り合わせウェーハ中のボイドの発生を完全に防止することは依然として困難である。そのため、貼り合わせウェーハの製造後にボイドの有無を判定し、ボイドが存在する不良ウェーハを除去するための検査工程が必要となる。従来、こうしたボイドの有無の判定は、赤外光を用いたボイド検査装置を使用して作業者の目視により行われることが一般的であるため、例えばボイドのサイズが小さい場合には判定を誤る虞がある。   However, in the methods described in Patent Documents 1 to 3, it is still difficult to completely prevent the generation of voids in the bonded wafer. Therefore, an inspection process is required to determine the presence or absence of voids after manufacturing the bonded wafer and to remove defective wafers having voids. Conventionally, the determination of the presence / absence of voids is generally performed by visual inspection by an operator using a void inspection device using infrared light. For example, when the size of the void is small, the determination is erroneous. There is a fear.

そこで本発明の目的は、貼り合わせウェーハを製造する際に、該貼り合わせウェーハ中に存在するボイドを高精度に検出する方法および装置を提供することにある。   Therefore, an object of the present invention is to provide a method and an apparatus for detecting a void existing in a bonded wafer with high accuracy when manufacturing the bonded wafer.

発明者らは、貼り合わせウェーハを製造する際にボイドが発生するメカニズムについて究明したところ、貼り合わせ過程における接合部と非接合部との境界(以下、「貼り合わせ境界」と称する)が描く伝播形状とボイドの発生とが密接に関連しており、ボイドが発生しない場合には、伝播形状を二次関数で近似した際の該二次関数の頂点での曲率が、貼り合わせ境界の位置毎にほぼ所定の範囲内に存在することが判明した。そこで、貼り合わせウェーハを製造する際にボイドの有無を判定する方途について鋭意検討した結果、ボイドが発生しない場合について、貼り合わせ境界の伝播形状を二次曲線で近似し、該二次曲線の頂点での曲率を曲率条件値として貼り合わせ境界の位置毎に予め求めておき、2枚のウェーハを貼り合わせた際の貼り合わせ境界の伝播形状の実際の曲率と、曲率条件値とを比較し、該曲率条件値に対する実際の曲率の誤差が所定の値を超える場合には、貼り合わせウェーハ内にボイドが存在すると判定することが有効であることを見出し、本発明を完成するに至った。   The inventors have investigated the mechanism by which voids are generated when manufacturing a bonded wafer, and the propagation drawn by the boundary between the bonded portion and the non-bonded portion in the bonding process (hereinafter referred to as “bonded boundary”). When the shape and void generation are closely related, and no void occurs, the curvature at the vertex of the quadratic function when the propagation shape is approximated by a quadratic function is determined for each position of the bonding boundary. It was found to exist within a predetermined range. Therefore, as a result of earnestly examining the method of determining the presence or absence of voids when manufacturing a bonded wafer, the propagation shape of the bonding boundary is approximated by a quadratic curve when no void is generated, and the apex of the quadratic curve The curvature at is obtained in advance for each position of the bonding boundary as a curvature condition value, and the actual curvature of the propagation shape of the bonding boundary when bonding two wafers is compared with the curvature condition value. When the actual curvature error with respect to the curvature condition value exceeds a predetermined value, it has been found that it is effective to determine that a void exists in the bonded wafer, and the present invention has been completed.

即ち、本発明のボイドの検出方法は、2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハを製造するに当たり、前記貼り合わせ過程における接合部と非接合部との境界が描く伝播形状に基づいて、当該貼り合わせ後のウェーハにおけるボイドの有無を判定することを特徴とするものである。   That is, the void detection method of the present invention is based on the propagation shape drawn by the boundary between the bonded portion and the non-bonded portion in the bonding process when two wafers are bonded and bonded to produce a bonded wafer. The presence or absence of voids in the wafer after the bonding is determined.

また、本発明のボイドの検出方法において、前記貼り合わせ後のウェーハにおけるボイドの有無は、実際にボイドの発生のないウェーハにおける前記伝播形状と当該貼り合わせ後のウェーハにおける伝播形状との対比にて判定することを特徴とするものである。   Further, in the void detection method of the present invention, the presence or absence of voids in the wafer after bonding is based on a comparison between the propagation shape in a wafer that does not actually generate voids and the propagation shape in the wafer after bonding. It is characterized by determining.

また、本発明のボイドの検出方法において、前記伝播形状の対比は、前記境界の位置毎に撮影手段により撮影された前記貼り合わせウェーハの画像から前記境界を検出し、次いで該境界の伝播形状を二次曲線で近似して求められた該二次曲線の頂点での実際の曲率を以て行い、前記実際にボイドの発生のないウェーハについて、前記境界の位置毎に前記伝播形状を二次曲線で近似し、該二次曲線の頂点での曲率を曲率条件値として予め求めておき、前記曲率条件値に対する前記実際の曲率の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とするものである。   In the void detection method of the present invention, the propagation shape is compared by detecting the boundary from an image of the bonded wafer photographed by photographing means for each position of the boundary, and then determining the propagation shape of the boundary. Performing with the actual curvature at the apex of the quadratic curve obtained by approximating with a quadratic curve, and approximating the propagation shape with a quadratic curve for each position of the boundary for the wafer that does not actually generate voids Then, the curvature at the apex of the quadratic curve is obtained in advance as a curvature condition value, and when an error in the actual curvature with respect to the curvature condition value exceeds a predetermined value, a void exists in the bonded wafer. It is characterized by determining.

更に、本発明のボイドの検出方法において、前記ボイドの有無の判定の際に、前記境界の伝播速度を加味することを特徴とするものである。   Furthermore, in the void detection method of the present invention, the propagation speed of the boundary is taken into account when determining the presence or absence of the void.

また、本発明のボイドの検出方法において、前記ボイドの発生のないウェーハについて、前記境界の位置毎に、前記伝播速度を伝播速度条件値として予め求めておき、前記境界の位置毎に、前記境界の実際の伝播速度を求めた後、前記伝播速度条件値に対する前記実際の伝播速度の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とするものである。   Further, in the void detection method of the present invention, for the wafer without the occurrence of voids, the propagation speed is obtained in advance as a propagation speed condition value for each boundary position, and the boundary is determined for each boundary position. After determining the actual propagation speed, if an error in the actual propagation speed with respect to the propagation speed condition value exceeds a predetermined value, it is determined that a void exists in the bonded wafer. is there.

本発明のボイドの検出装置は、2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハを製造する際に、該貼り合わせウェーハ中のボイドを検出する装置において、前記貼り合わせ過程における接合部と非接合部との境界が描く伝播形状に基づいて、当該貼り合わせ後のウェーハにおけるボイドを検出する解析装置を備えることを特徴とするものである。   The void detection apparatus of the present invention is a device for detecting voids in a bonded wafer when bonding and bonding two wafers to produce a bonded wafer. An analysis device is provided that detects a void in the bonded wafer based on the propagation shape drawn by the boundary with the non-bonded portion.

また、本発明のボイドの検出装置において、前記解析装置は、前記境界の位置毎に予め求められた、ボイドが発生しない場合の前記境界の伝播形状についての曲率を曲率条件値として格納するとともに、撮影装置により撮影された前記貼り合わせウェーハの画像を格納する記憶部と、前記境界を二次曲線で近似して該二次曲線の頂点での実際の曲率を求める曲率算定部と、前記曲率条件値に対する該実際の曲率の誤差が所定値を超える場合には、前記2枚のウェーハの界面にボイドが存在すると判定する判定部とを備えることを特徴とするものである。   Further, in the void detection device of the present invention, the analysis device stores, as a curvature condition value, the curvature of the boundary propagation shape obtained in advance for each position of the boundary when no void occurs. A storage unit for storing an image of the bonded wafer imaged by an imaging apparatus; a curvature calculating unit for approximating the boundary with a quadratic curve to obtain an actual curvature at the apex of the quadratic curve; and the curvature condition And a determination unit that determines that a void is present at the interface between the two wafers when an error in the actual curvature with respect to the value exceeds a predetermined value.

また、本発明のボイドの検出装置において、前記解析装置は、前記境界の実際の伝播速度を求める伝播速度算定部を更に備え、前記記憶部は、前記境界の位置毎に予め求められた、ボイドが発生しない場合の前記境界の伝播速度を伝播速度条件値として更に格納しており、前記判定部は、前記伝播速度条件値に対する前記実際の伝播速度の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とするものである。   In the void detection device of the present invention, the analysis device further includes a propagation velocity calculation unit that obtains an actual propagation velocity of the boundary, and the storage unit is a void that is obtained in advance for each position of the boundary. Is further stored as a propagation velocity condition value when the boundary propagation velocity does not occur, and the determination unit, when an error of the actual propagation velocity with respect to the propagation velocity condition value exceeds a predetermined value, It is determined that a void exists in the bonded wafer.

本発明によれば、貼り合わせウェーハを製造中に、貼り合わせウェーハ中のボイドの有無を高精度に検出することができる。また、貼り合わせウェーハの製造後にボイドの有無の検査を行う必要がないため、貼り合わせウェーハの生産性を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the presence or absence of the void in a bonded wafer can be detected with high precision during manufacture of a bonded wafer. Moreover, since it is not necessary to inspect for the presence or absence of voids after manufacturing the bonded wafer, the productivity of the bonded wafer can be improved.

本発明の検査装置が組み込まれた貼り合わせウェーハ製造装置の(a)上面図、(b)側面図、および(c)解析装置の構成を示す図である。It is a figure which shows the structure of (a) top view, (b) side view, and (c) analysis apparatus of the bonded wafer manufacturing apparatus in which the test | inspection apparatus of this invention was integrated. (a)貼り合わせウェーハ、および(b)検出された貼り合わせ境界の模式図である。It is a schematic diagram of (a) a bonded wafer and (b) a detected bonding boundary. (a)ボイドが発生する場合の貼り合わせ境界、および(b)貼り合わせ境界が伝播してボイドが発生した様子を示す模式図である。(A) The bonding boundary in the case where a void is generated, and (b) A schematic view showing a state in which the bonding boundary is propagated and a void is generated. (a)〜(c)は、貼り合わせ過程において貼り合わせ境界が伝播する様子を示す模式図である。(A)-(c) is a schematic diagram which shows a mode that the bonding boundary propagates in the bonding process. ボイドの有無の判定の際に、貼り合わせ境界の伝播速度を加味する場合の解析装置の構成を示す図である。It is a figure which shows the structure of the analyzer in the case of considering the propagation speed of a bonding boundary in the case of determination of the presence or absence of a void.

以下、本発明のボイドの検出方法および装置について図面を参照して詳細に説明する。
図1は、本発明のボイド検出装置が組み込まれた、貼り合わせウェーハ製造装置を示している。この製造装置1は、活性側ウェーハカセット11aおよび支持側ウェーハカセット11bと、ウェーハ搬送手段12と、ウェーハアライナ13と、赤外光源14と、貼り合わせチャンバ15と、減圧手段16と、撮影手段17と、解析装置18と、表示装置19と、制御装置20と、良品ウェーハカセット21aおよび不良品ウェーハカセット21bとを備える。ボイド検出装置2は、撮影手段17と、解析装置18とを備え、また、解析装置18は、記憶部18aと、貼り合わせ境界検出部18bと、曲率算出部18cと、判定部18dとを有する。以下、各構成要素について説明する。
Hereinafter, a void detection method and apparatus according to the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a bonded wafer manufacturing apparatus in which the void detection apparatus of the present invention is incorporated. The manufacturing apparatus 1 includes an active wafer cassette 11a and a support wafer cassette 11b, a wafer transfer unit 12, a wafer aligner 13, an infrared light source 14, a bonding chamber 15, a decompression unit 16, and an imaging unit 17. And an analysis device 18, a display device 19, a control device 20, and a non-defective wafer cassette 21a and a defective wafer cassette 21b. The void detection device 2 includes an imaging unit 17 and an analysis device 18, and the analysis device 18 includes a storage unit 18a, a bonding boundary detection unit 18b, a curvature calculation unit 18c, and a determination unit 18d. . Hereinafter, each component will be described.

活性側ウェーハカセット11aおよび支持側ウェーハカセット11bは、貼り合わせウェーハの製造に使用する活性側ウェーハAおよび支持側ウェーハBをそれぞれ格納する。   The active-side wafer cassette 11a and the support-side wafer cassette 11b store the active-side wafer A and the support-side wafer B that are used for manufacturing bonded wafers, respectively.

ウェーハ搬送手段12は、活性側ウェーハカセット11aおよび支持側ウェーハカセット11bに格納されている支持側ウェーハAおよび活性側ウェーハBを取り出し、ウェーハアライナ13へ搬送し、また、位置決めされた活性側ウェーハAおよび支持側ウェーハBを、ウェーハアライナ13から貼り合わせチャンバ15内のステージ15bまで搬送する。更に、貼り合わせチャンバ15内で製造された貼り合わせウェーハを、ウェーハ内のボイドの検出結果に基づいて、良品ウェーハカセット21aまたは不良品ウェーハカセット21bに搬送する。ウェーハ搬送手段12としては、一般的な裏面吸着型のロボット搬送装置を使用することができる。   The wafer transfer means 12 takes out the support-side wafer A and the active-side wafer B stored in the active-side wafer cassette 11a and the support-side wafer cassette 11b, transfers them to the wafer aligner 13, and positions the active-side wafer A that has been positioned. The support-side wafer B is transported from the wafer aligner 13 to the stage 15 b in the bonding chamber 15. Further, the bonded wafer manufactured in the bonding chamber 15 is transferred to the non-defective wafer cassette 21a or the defective wafer cassette 21b based on the detection result of the void in the wafer. As the wafer transfer means 12, a general back surface adsorption type robot transfer apparatus can be used.

ウェーハアライナ13は、活性側ウェーハAおよび支持側ウェーハBを回転させて、予め定められた基準角度に位置決めする。   The wafer aligner 13 rotates the active side wafer A and the support side wafer B and positions them at a predetermined reference angle.

赤外光源14は、活性側ウェーハAと支持側ウェーハBとを貼り合わせる際に、貼り合わせ境界の伝播の様子を観察するための赤外光を放射する。赤外光源14としては、例えば半導体レーザを使用することができる。   The infrared light source 14 emits infrared light for observing the propagation state of the bonding boundary when the active wafer A and the support wafer B are bonded together. As the infrared light source 14, for example, a semiconductor laser can be used.

貼り合わせチャンバ15は、その内部で活性側ウェーハAと支持側ウェーハBとを貼り合わせて貼り合わせウェーハCを製造するためのチャンバであり、例えば円筒形状又は多角形状等を有するステンレス製容器を使用することができる。貼り合わせチャンバ15は、その側面からウェーハを出し入れできるように構成されており、内部に支持側ウェーハBを載置するステージ15bが設けられている。上蓋15aは、2枚のウェーハの貼り合わせの進行状況を確認できるように、例えば石英の透明な材料により構成されることが好ましい。
また、ステージ15bの材質は特に限定されない。更に、ステージ15bの形状も特に限定されないが、ボイド低減の効果の点から、凸形状または、平坦に近い凸形状であることが好ましい。
The bonding chamber 15 is a chamber for manufacturing the bonded wafer C by bonding the active side wafer A and the support side wafer B therein, and uses, for example, a stainless steel container having a cylindrical shape or a polygonal shape. can do. The bonding chamber 15 is configured such that a wafer can be taken in and out from the side surface thereof, and a stage 15b on which the support side wafer B is placed is provided. The upper lid 15a is preferably made of a transparent material such as quartz so that the progress of the bonding of the two wafers can be confirmed.
The material of the stage 15b is not particularly limited. Further, the shape of the stage 15b is not particularly limited, but is preferably a convex shape or a convex shape close to flat in terms of the effect of reducing voids.

減圧手段16は、貼り合わせチャンバ15内を所定の圧力まで減圧する。貼り合わせチャンバ15内を減圧することにより、ウェーハの直径が300mmを超える場合にも、貼り合わせ界面に残存する空気を速やかに除去させてボイドの発生を抑制することができる。減圧手段16は、例えば減圧ポンプとすることができる。   The decompression means 16 decompresses the inside of the bonding chamber 15 to a predetermined pressure. By reducing the pressure inside the bonding chamber 15, even when the diameter of the wafer exceeds 300 mm, it is possible to quickly remove the air remaining at the bonding interface and suppress the generation of voids. The decompression means 16 can be a decompression pump, for example.

ここで、貼り合わせチャンバ15内の圧力は、0.01kPa〜常圧とする。圧力の下限を0.01kPaとする理由は、スループットが長くなるため生産性が低下し、また、チャンバ15内の構成部品からの発塵により、貼り合わせウェーハが汚染される虞があるためである。   Here, the pressure in the bonding chamber 15 is set to 0.01 kPa to normal pressure. The reason why the lower limit of the pressure is set to 0.01 kPa is that the throughput is increased and the productivity is lowered, and the bonded wafer may be contaminated by the dust generated from the components in the chamber 15. .

撮影手段17は、赤外光源14により貼り合わせウェーハCに照射された赤外光の反射光を検出して貼り合わせウェーハCにおける貼り合わせ境界Dを撮影する。撮影手段17は、例えば赤外線カメラとすることができる。   The imaging means 17 detects the reflected light of the infrared light irradiated to the bonded wafer C by the infrared light source 14 and images the bonding boundary D in the bonded wafer C. The photographing means 17 can be an infrared camera, for example.

解析装置18は、以下に詳述するように、撮影手段17により撮影された貼り合わせウェーハCの画像から貼り合わせ境界Dの伝播形状を解析し、該伝播形状に基づいて貼り合わせ後のウェーハにおけるボイドを検出する。   As will be described in detail below, the analysis device 18 analyzes the propagation shape of the bonding boundary D from the image of the bonded wafer C photographed by the photographing means 17, and based on the propagation shape, in the wafer after bonding. Detect voids.

記憶部18aは、撮影手段17により貼り合わせの開始から終了までに所定の時間間隔で撮影された画像を格納するとともに、活性側ウェーハAと支持側ウェーハBとの界面における貼り合わせ境界Dの位置毎に予め求められた、ボイドが発生しない場合に対する貼り合わせ境界Dについての曲率を曲率条件値として格納する。   The storage unit 18a stores images photographed at predetermined time intervals from the start to the end of the bonding by the photographing unit 17, and the position of the bonding boundary D at the interface between the active side wafer A and the support side wafer B. The curvature for the bonding boundary D obtained in advance for each case where no void is generated is stored as a curvature condition value.

貼り合わせ境界検出部18bは、記憶部18aに格納された時間的に連続する2枚の画像から、貼り合わせウェーハC中に存在する貼り合わせ境界Dを検出する。   The bonding boundary detection unit 18b detects a bonding boundary D existing in the bonded wafer C from two temporally continuous images stored in the storage unit 18a.

曲率算出部18cは、貼り合わせ境界検出部18bにより検出された貼り合わせ境界Dを二次曲線で近似し、該二次曲線の頂点での曲率を求める。   The curvature calculation unit 18c approximates the bonding boundary D detected by the bonding boundary detection unit 18b with a quadratic curve, and obtains the curvature at the vertex of the quadratic curve.

判定部18dは、曲率算定部18cにより求められた曲率と、記憶部18aに格納された曲率条件値とを比較して誤差を求め、後に詳述するように、得られた誤差が10%を超える場合には、貼り合わせウェーハC中にボイドが存在すると判定する。   The determination unit 18d compares the curvature obtained by the curvature calculation unit 18c with the curvature condition value stored in the storage unit 18a to obtain an error. As will be described in detail later, the obtained error is 10%. When exceeding, it determines with a void existing in the bonded wafer C. FIG.

表示装置19は、撮影手段17により撮影された貼り合わせウェーハCの画像を表示し、作業者がウェーハの貼り合わせの進行状況を目視できるように構成されている。   The display device 19 is configured to display an image of the bonded wafer C photographed by the photographing means 17 so that an operator can visually check the progress of wafer bonding.

制御装置20は、活性側ウェーハAおよび支持側ウェーハBを貼り合わせて貼り合わせウェーハCを製造するように、貼り合わせチャンバ15内に設けられたステージ15bを制御する。   The control device 20 controls the stage 15b provided in the bonding chamber 15 so that the bonded wafer C is manufactured by bonding the active wafer A and the support wafer B together.

良品ウェーハカセット21aおよび不良品ウェーハカセット21bは、貼り合わせチャンバ15内にて製造された貼り合わせウェーハCのうち、良品および不良品と判定されたウェーハをそれぞれ格納する。   The non-defective product wafer cassette 21a and the defective product wafer cassette 21b store wafers determined to be non-defective products and defective products among the bonded wafers C manufactured in the bonding chamber 15, respectively.

このようなボイド検出装置2により、貼り合わせウェーハ中のボイドの存在を検出することが可能になる。また、ボイド検出装置2が組み込まれた貼り合わせウェーハ製造装置1を使用することにより、ボイドが存在しない貼り合わせウェーハを製造することができる。   Such a void detection device 2 can detect the presence of voids in the bonded wafer. Further, by using the bonded wafer manufacturing apparatus 1 in which the void detection device 2 is incorporated, a bonded wafer having no void can be manufactured.

次に、本発明のボイドの検出方法について説明する。
本発明の検出方法は、2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハを製造するに当たり、貼り合わせ過程における接合部と非接合部との境界が描く伝播形状に基づいて、当該貼り合わせ後のウェーハにおけるボイドを検出することに特徴を有している。この貼り合わせ後のウェーハにおけるボイドの有無は、実際にボイドの発生のないウェーハにおける伝播形状と当該貼り合わせ後のウェーハにおける伝播形状との対比にて判定し、該貼り合わせ境界の形状を二次曲線で近似して該二次曲線の頂点での曲率を求め、得られた曲率と貼り合わせ境界の位置毎に予め求められたボイドが発生しない場合の曲率とを比較して誤差を求め、得られた誤差が所定の値を超える場合には、貼り合わせウェーハにボイドが存在すると判定する。
Next, the void detection method of the present invention will be described.
In the detection method of the present invention, when two wafers are bonded and bonded to produce a bonded wafer, the bonding is performed based on the propagation shape drawn by the boundary between the bonded portion and the non-bonded portion in the bonding process. It is characterized by detecting voids in later wafers. The presence or absence of voids in the wafer after bonding is determined by comparing the propagation shape in a wafer that does not actually generate voids with the propagation shape in the wafer after bonding, and the shape of the bonding boundary is secondarily determined. Approximate with a curve to obtain the curvature at the apex of the quadratic curve, and compare the obtained curvature with the curvature in the case where no void is obtained in advance for each position of the bonding boundary to obtain an error and obtain When the obtained error exceeds a predetermined value, it is determined that a void exists in the bonded wafer.

本発明においては、図1に示す貼り合わせウェーハ製造装置1において、貼り合わせチャンバ15内のステージ15bに載置された支持側ウェーハB(活性側ウェーハA)の主面上の端部の一点にて活性側ウェーハA(支持側ウェーハB)の端部の一点を重ねて貼り合わせ、接合することにより貼り合わせウェーハCを製造する。   In the present invention, in the bonded wafer manufacturing apparatus 1 shown in FIG. 1, at one point on the end of the main surface of the support side wafer B (active side wafer A) placed on the stage 15 b in the bonding chamber 15. Then, a bonded wafer C is manufactured by overlapping and bonding one end portion of the active side wafer A (support side wafer B).

その際、貼り合わせの開始から終了まで、貼り合わせ境界Dの伝播状況を常時観察するようにする。具体的には、所定の時間間隔毎(即ち、貼り合わせ境界の位置毎)に、撮影手段17により貼り合わせチャンバ15の外蓋15aを介して貼り合わせウェーハCの主面を撮影する。すると、図2(a)に模式的に示すような画像が得られ、貼り合わせウェーハC中に存在する貼り合わせ境界Dが撮影される。撮影された画像を表示装置19に表示するとともに記憶部18aに格納する。   At that time, the propagation state of the bonding boundary D is constantly observed from the start to the end of the bonding. Specifically, the main surface of the bonded wafer C is imaged by the imaging means 17 through the outer lid 15a of the bonding chamber 15 at predetermined time intervals (that is, at each bonding boundary position). Then, an image as schematically shown in FIG. 2A is obtained, and a bonding boundary D existing in the bonded wafer C is photographed. The photographed image is displayed on the display device 19 and stored in the storage unit 18a.

記憶部18aに格納された時間的に連続する2枚の画像の差分、即ち画像の各画素の輝度値の差を求め、適切な画像処理を施すことにより、図2(b)に示すように、撮影する時間間隔の間に貼り合わせ境界Dが伝播した領域を抽出することができる。撮影する時間間隔が十分に小さい場合、例えば0.05秒の場合には、貼り合わせ境界Dの伝播形状は曲線とみなすことができる。   As shown in FIG. 2B, a difference between two temporally continuous images stored in the storage unit 18a, that is, a difference in luminance value of each pixel of the image is obtained, and appropriate image processing is performed. The region where the bonding boundary D has propagated during the photographing time interval can be extracted. When the photographing time interval is sufficiently small, for example 0.05 seconds, the propagation shape of the bonding boundary D can be regarded as a curve.

上述のように、発明者らは、ボイドが発生しない場合には、貼り合わせ境界Dの伝播形状を二次関数で近似した際の該二次関数の頂点での曲率が、貼り合わせ境界Dの位置毎にほぼ所定の範囲内に存在し、貼り合わせ境界Dの位置毎に、平均値に対する誤差はほぼ10%以下であることが判明した。一方、ボイドが発生する場合には、図3(a)に示すように、貼り合わせ境界Dの形状が大きく歪み、貼り合わせ境界Dの伝播が進行すると、図3(b)に示すようにボイドEが発生する。そこで、貼り合わせ境界Dの位置毎に、ボイドEが発生しなかった場合の曲率の平均値を曲率条件値として予め求めておき、記憶部18aに格納しておく。   As described above, when the void does not occur, the inventors have found that the curvature at the vertex of the quadratic function when the propagation shape of the bonding boundary D is approximated by a quadratic function is It was found that each position is within a predetermined range, and for each position of the bonding boundary D, an error with respect to the average value is approximately 10% or less. On the other hand, when a void occurs, as shown in FIG. 3A, when the shape of the bonding boundary D is greatly distorted and the propagation of the bonding boundary D proceeds, the void as shown in FIG. E occurs. Therefore, for each position of the bonding boundary D, an average value of curvature when no void E occurs is obtained in advance as a curvature condition value and stored in the storage unit 18a.

このようにボイドEが発生しなかった場合の曲率条件値を予め用意した状態で、実際に活性側ウェーハAと支持側ウェーハBとを貼り合わせて貼り合わせウェーハCを製造する際に、以下の判定処理を行って貼り合わせウェーハCにおけるボイドEの有無を判定する。即ち、まず、所定の時間間隔にて撮影手段17により貼り合わせウェーハCの主面を撮影し、撮影された画像を記憶部18aに格納する。   When the bonded wafer C is actually manufactured by bonding the active side wafer A and the support side wafer B in a state where the curvature condition value in the case where the void E does not occur is prepared in advance, the following A determination process is performed to determine whether or not there is a void E in the bonded wafer C. That is, first, the main surface of the bonded wafer C is photographed by the photographing means 17 at a predetermined time interval, and the photographed image is stored in the storage unit 18a.

次いで、貼り合わせ境界検出部18bにより、記憶部18aに格納された時間的に連続する2枚の画像を読み出し、該2枚の画像の差分を求めて貼り合わせ境界Dを抽出する。続いて、曲率算出部18cにより、貼り合わせ境界Dを二次曲線で近似して該二次曲線の頂点での曲率を算出する。最後に、判定部18dにより、実際の曲率と、記憶部18aに格納された曲率条件値とを比較し、該曲率条件値に対する実際の曲率の誤差が10%を超える場合には、ボイドEが存在すると判定する。   Next, the pasting boundary detection unit 18b reads two temporally continuous images stored in the storage unit 18a, obtains a difference between the two images, and extracts the pasting boundary D. Subsequently, the curvature calculation unit 18c approximates the bonding boundary D with a quadratic curve and calculates the curvature at the apex of the quadratic curve. Finally, the determination unit 18d compares the actual curvature and the curvature condition value stored in the storage unit 18a. If the error of the actual curvature with respect to the curvature condition value exceeds 10%, the void E is It is determined that it exists.

こうして、貼り合わせウェーハを製造する際に、該貼り合わせウェーハに存在するボイドを高精度に検出することができる。   In this way, when manufacturing a bonded wafer, the void which exists in this bonded wafer can be detected with high precision.

尚、上述の貼り合わせ境界Dに対する曲率は、ウェーハのサイズや表面状態、減圧レベル、貼り合わせ開始位置等の貼り合わせ条件により変化するため、各貼り合わせ条件に対して曲率条件値を予め用意し、記憶部18aに格納しておき、ボイドEの検出の際には、実際の貼り合わせ条件に対する曲率条件値を使用するようにする。   Note that the curvature with respect to the bonding boundary D described above varies depending on the bonding conditions such as the wafer size, surface state, reduced pressure level, bonding start position, and the like. Therefore, a curvature condition value is prepared in advance for each bonding condition. In the case of detecting the void E, the curvature condition value for the actual bonding condition is used.

上述のような、貼り合わせ境界Dを二次曲線で近似し、該二次曲線の頂点での曲率を貼り合わせウェーハ内でのボイドの存在の判定条件とすることでボイドEの有無を精度よく判定できるが、貼り合わせウェーハの最外周部付近においてはボイドEを伝播形状の変化として検出できない虞もあるため、貼り合わせ境界Dの伝播形状の変化の検出に加えて、貼り合わせ境界Dの伝播速度を加味することにより、ボイドEの有無の判定精度を更に向上させることができる。即ち、図4(a)〜(c)に示すように貼り合わせ境界Dが伝播する際に、ボイドEが発生しない場合の貼り合わせ境界Dの伝播速度について検討したところ、曲率の場合と同様に、貼り合わせ境界Dの位置毎に、平均値に対する誤差はほぼ10%以下であることが判明した。   As described above, the bonding boundary D is approximated by a quadratic curve, and the curvature at the vertex of the quadratic curve is used as a determination condition for the presence of voids in the bonded wafer, thereby accurately determining the presence or absence of void E. Although there is a possibility that the void E cannot be detected as a change in the propagation shape in the vicinity of the outermost peripheral portion of the bonded wafer, the propagation of the bonding boundary D is detected in addition to the detection of the change in the propagation shape of the bonding boundary D. By taking the speed into account, the determination accuracy of the presence or absence of void E can be further improved. That is, when the bonding boundary D propagates as shown in FIGS. 4A to 4C, the propagation speed of the bonding boundary D when the void E does not occur is examined. As in the case of the curvature. For each position of the bonding boundary D, it has been found that the error with respect to the average value is approximately 10% or less.

そこで、図5に示すように、解析装置18が貼り合わせ境界Dの伝播速度を算出する伝播速度算出部18eを更に備えるように構成し、また、曲率の場合と同様に、貼り合わせウェーハCにボイドEが発生しない場合の伝播速度の平均値を伝播速度条件値として貼り合わせ境界Dの位置毎に予め求めておき、記憶部18aに格納しておく。そして、2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハCを製造する際に、貼り合わせ境界Dの各位置において、貼り合わせ境界Dの実際の伝播速度を求め、該実際の伝播速度と記憶部18aから読み出した予め求めた伝播速度条件値と比較し、該伝播速度条件値に対する実際の伝播速度の誤差が10%を超える場合には、貼り合わせウェーハC内にボイドEが存在すると判定するようにする。   Therefore, as shown in FIG. 5, the analysis device 18 is configured to further include a propagation speed calculation unit 18 e that calculates the propagation speed of the bonding boundary D, and the bonded wafer C is applied to the bonded wafer C as in the case of the curvature. The average value of the propagation speed when no void E occurs is obtained in advance for each position of the bonding boundary D as a propagation speed condition value, and stored in the storage unit 18a. Then, when manufacturing the bonded wafer C by bonding and bonding two wafers, the actual propagation speed of the bonding boundary D is obtained at each position of the bonding boundary D, and the actual propagation speed and When the error of the actual propagation speed with respect to the propagation speed condition value exceeds 10% compared with the previously determined propagation speed condition value read from the storage unit 18a, it is determined that the void E exists in the bonded wafer C. To do.

こうして、判定部18dにより貼り合わせウェーハ中にボイドが存在するか否かを判定する際に、貼り合わせ境界の伝播形状を二次曲線で近似して該二次曲線の頂点での曲率に加えて、貼り合わせ境界の伝播速度を加味することにより、貼り合わせウェーハ中に存在するボイドを確実に検出することができる。   Thus, when the determination unit 18d determines whether or not there is a void in the bonded wafer, the propagation shape of the bonding boundary is approximated by a quadratic curve and added to the curvature at the vertex of the quadratic curve. By taking into account the propagation speed of the bonding boundary, it is possible to reliably detect voids present in the bonded wafer.

以下、本発明の実施例について説明する。
(発明例1)
図1に示した本発明のボイド検出装置2が組み込まれた貼り合わせウェーハ製造装置1を用いて300枚の貼り合わせウェーハCを製造し、該貼り合わせウェーハC中のボイドEの有無を判定した。その際、貼り合わせ境界Dの伝播形状を二次曲線で近似した際の頂点での曲率のみを考慮した。具体的な手順は以下の通りである。
活性側ウェーハAおよび支持側ウェーハBとして、直径200mmの単結晶シリコンウェーハを用意し、この内、活性側ウェーハAの表面のみに酸化膜が形成されている。まず、活性側ウェーハAを活性側ウェーハカセット11aから取り出し、ウェーハアライナ13を経由して位置合わせをした後、減圧可能な貼り合わせチャンバ15内のステージ15b上に載置した。次いで、支持側ウェーハBを、ウェーハアライナ13を経由して位置合わせをした後、貼り合わせチャンバ15内のステージ15b上に載置された活性側ウェーハA上に載せた。この時点では、まだ貼り合わせの伝播は開始されていない。
続いて、貼り合わせチャンバ15内を0.1kPaへ減圧し、ウェーハの終端領域から加重を加えて貼り合わせ境界Dの伝播の開始とともに貼り合わせ境界Dの伝播形状の画像の取得を開始し、0.05秒毎に画像を保存した。
その後、貼り合わせ処理が完了した後、保存された貼り合わせ境界Dの伝播形状の画像の解析を行い、貼り合わせウェーハC中のボイドEの有無を判定した。その際、貼り合わせ境界Dを二次曲線で近似した際の頂点での曲率のみに基づいて判定した。
最後に、貼り合わせチャンバ15内を常圧に戻した後、貼り合わせ処理が完了した貼り合わせウェーハCを上記判定結果に基づいて良品および不良品の判定を行い、良品と判定された貼り合わせウェーハCは良品ウェーハカセット21aに、不良品と判定された貼り合わせウェーハCは不良品ウェーハカセット21bに収納した。この処理を連続300枚繰り返し、ボイドEの有無を判定した。
上記判定の結果、2枚についてはボイドが存在する不良品と判定され、残りの298枚についてはボイドが存在しない良品と判定された。次に、不良品と判定されたウェーハ2枚を、従来のボイド検査装置を使用して、作業者が1枚毎に、赤外光を用いて目視検査を行ったところ、2枚ともボイドEが存在することを確認した。同様に、上記の良品と判定された298枚のウェーハに対して目視検査を行ったところ、全て良品であることが確認された。また、ボイドEが観察された2枚のウェーハの内、1枚のウェーハには0.5mm程度の非常に小さなサイズのボイドEが観察された。これは、本発明のボイド検出装置2は、微小なボイドであっても伝播形状の変化として確実に検出できることを示している。
Examples of the present invention will be described below.
(Invention Example 1)
300 bonded wafers C are manufactured using the bonded wafer manufacturing apparatus 1 in which the void detection device 2 of the present invention shown in FIG. 1 is incorporated, and the presence or absence of the void E in the bonded wafer C is determined. . At that time, only the curvature at the vertex when the propagation shape of the bonding boundary D was approximated by a quadratic curve was considered. The specific procedure is as follows.
A single crystal silicon wafer having a diameter of 200 mm is prepared as the active side wafer A and the support side wafer B, and an oxide film is formed only on the surface of the active side wafer A. First, the active wafer A was taken out from the active wafer cassette 11a, aligned through the wafer aligner 13, and then placed on the stage 15b in the bonding chamber 15 that can be decompressed. Next, after positioning the support side wafer B via the wafer aligner 13, the support side wafer B was placed on the active side wafer A placed on the stage 15 b in the bonding chamber 15. At this point, the propagation of bonding has not yet started.
Subsequently, the pressure in the bonding chamber 15 is reduced to 0.1 kPa, and weighting is applied from the end region of the wafer to start propagation of the bonding boundary D and start acquiring an image of the propagation shape of the bonding boundary D. . Images were saved every 05 seconds.
Thereafter, after the bonding process was completed, the stored propagation shape image of the bonding boundary D was analyzed, and the presence or absence of the void E in the bonded wafer C was determined. In that case, it determined based only on the curvature in the vertex at the time of approximating the bonding boundary D with a quadratic curve.
Finally, after the inside of the bonding chamber 15 is returned to normal pressure, the bonded wafer C that has been subjected to the bonding process is determined to be non-defective and defective based on the determination result, and the bonded wafer determined to be non-defective. C was stored in the non-defective wafer cassette 21a, and the bonded wafer C determined to be defective was stored in the defective wafer cassette 21b. This process was repeated continuously for 300 sheets, and the presence or absence of void E was determined.
As a result of the above determination, two sheets were determined to be defective products having voids, and the remaining 298 sheets were determined to be non-defective products having no voids. Next, two wafers determined to be defective products were visually inspected using infrared light for each of the two wafers using a conventional void inspection apparatus. Was confirmed to exist. Similarly, visual inspection was performed on 298 wafers that were determined to be non-defective products, and it was confirmed that all were non-defective products. Further, out of the two wafers in which the void E was observed, a very small size of the void E of about 0.5 mm was observed in one wafer. This indicates that the void detection device 2 of the present invention can reliably detect even a minute void as a change in propagation shape.

(発明例2)
発明例1の場合と同様に、図1に示した本発明のボイド検出装置2が組み込まれた貼り合わせウェーハ製造装置1を用いて300枚の貼り合わせウェーハCを製造し、該貼り合わせウェーハC中のボイドEの有無を判定した。その際、貼り合わせ境界Dの伝播形状を二次曲線で近似した際の頂点での曲率に加えて、貼り合わせ境界Dの伝播速度も加味して判定した。
その結果、1枚についてはボイドEが存在する不良品と判定され、残りの299枚についてはボイドEが存在しない良品と判定された。次に、不良品と判定されたウェーハ1枚を、従来のボイド検査装置、即ち、作業者が1枚毎に、赤外光を用いて目視検査を行ったところ、ウェーハ最外周部(最外周から5mm以内の領域)でボイドEが存在することを確認した。同様に、上記の良品と判定され299枚のウェーハに対して目視検査を行ったところ、全て良品であることが確認された。これは、本発明の伝播速度を加味したボイド検出装置2は、ウェーハ最外周部で発生した微小なボイドであっても確実に検出できることを示している。
(Invention Example 2)
As in the case of Invention Example 1, 300 bonded wafers C are manufactured using the bonded wafer manufacturing apparatus 1 in which the void detection device 2 of the present invention shown in FIG. The presence or absence of void E in the inside was determined. At that time, in addition to the curvature at the apex when the propagation shape of the bonding boundary D was approximated by a quadratic curve, the determination was made in consideration of the propagation speed of the bonding boundary D.
As a result, one sheet was determined to be a defective product having void E, and the remaining 299 sheets were determined to be non-defective products having no void E. Next, when one wafer determined to be defective is subjected to visual inspection using a conventional void inspection apparatus, that is, an infrared ray for each wafer, the outermost peripheral portion of the wafer (the outermost periphery) It was confirmed that void E was present in a region within 5 mm from the end). Similarly, when the above-mentioned non-defective product was determined and visual inspection was performed on 299 wafers, it was confirmed that all were non-defective products. This indicates that the void detection device 2 that takes into account the propagation speed of the present invention can reliably detect even a minute void generated at the outermost peripheral portion of the wafer.

(比較例)
発明例1と同様に、図1に示した本発明のボイド検出装置2が組み込まれた貼り合わせウェーハ製造装置1を用いて300枚の貼り合わせウェーハCを製造し、該貼り合わせウェーハC中のボイドEの有無を判定し、製造した貼り合わせウェーハCを回収した。その際、貼り合わせウェーハCの製造およびボイドEの有無の判定を発明例1と同様に行った。その結果、3枚が不良品、297枚が良品と判定された。
次に、不良品と判定された3枚のウェーハの裏面に付与されている識別番号を確認した後、良品と判定された297枚の中にランダムに装入し、300枚の貼り合わせウェーハCとした。
続いて、この300枚の貼り合わせウェーハCを、従来の作業者の目視によるボイド検査を行った。その際、装置にて判定された結果は、目視検査を行う作業者には通知しなかった。その結果、2枚は不良品、298枚は良品と判定された。
この目視検査により不良品と判定された2枚のウェーハの識別番号と、本発明のボイド検査装置2により不良品と判定されたウェーハの識別番号とを照合した結果、一致していることが確認された。但し、ボイド検査装置2で判定された不良品ウェーハ3枚のうち、1枚は目視検査では良品と判定されていた。そこで、この目視検査により良品と判定され、かつボイド検査装置2により不良品と判定されたウェーハに対して再度目視検査を実施したところ、0.5mmサイズの微小なボイドEが存在することが分かった。このように、目視検査では、ボイドの存在を見逃す場合があることが分かる。
(Comparative example)
Similarly to Invention Example 1, 300 bonded wafers C were manufactured using the bonded wafer manufacturing apparatus 1 in which the void detection device 2 of the present invention shown in FIG. The presence or absence of void E was determined, and the manufactured bonded wafer C was recovered. At that time, the manufacture of the bonded wafer C and the determination of the presence or absence of the void E were performed in the same manner as in Invention Example 1. As a result, it was determined that 3 sheets were defective and 297 were non-defective.
Next, after confirming the identification numbers given to the back surfaces of the three wafers determined to be defective, the wafers are randomly loaded into 297 determined to be good and 300 bonded wafers C are bonded. It was.
Subsequently, the 300 bonded wafers C were subjected to a void inspection visually by a conventional operator. At that time, the result determined by the apparatus was not notified to the operator who performed the visual inspection. As a result, it was determined that 2 sheets were defective and 298 sheets were non-defective.
As a result of collating the identification numbers of the two wafers determined as defective by the visual inspection with the identification numbers of the wafers determined as defective by the void inspection apparatus 2 of the present invention, it is confirmed that they match. It was done. However, one of the three defective wafers determined by the void inspection apparatus 2 was determined to be a non-defective product by visual inspection. Therefore, when the visual inspection is performed again on the wafer which is determined to be a non-defective product by the visual inspection and determined to be a defective product by the void inspection apparatus 2, it is found that a small void E having a size of 0.5 mm exists. It was. Thus, it can be seen that the presence of voids may be missed in the visual inspection.

1 貼り合わせウェーハ製造装置
2 ボイド検出装置
11a 活性側ウェーハカセット
11b 支持側ウェーハカセット
12 ウェーハ搬送手段
13 ウェーハアライナ
14 赤外光源
15 貼り合わせチャンバ
15a 外蓋
15b ステージ
16 減圧手段
17 撮影手段
18 解析装置
18a 記憶部
18b 貼り合わせ境界検出部
18c 曲率算出部
18d 判定部
18e 伝播速度算出部
19 表示装置
20 制御装置
21a 良品ウェーハカセット
21b 不良品ウェーハカセット
A 活性側ウェーハ
B 支持側ウェーハ
C 貼り合わせウェーハ
D 貼り合わせ境界
E ボイド
DESCRIPTION OF SYMBOLS 1 Bonded wafer manufacturing apparatus 2 Void detection apparatus 11a Active side wafer cassette 11b Support side wafer cassette 12 Wafer conveyance means 13 Wafer aligner 14 Infrared light source 15 Bonding chamber 15a Outer lid 15b Stage 16 Decompression means 17 Imaging means 18 Analysis apparatus 18a Storage unit 18b Bonding boundary detection unit 18c Curvature calculation unit 18d Determination unit 18e Propagation speed calculation unit 19 Display device 20 Control device 21a Non-defective wafer cassette 21b Defective wafer cassette A Active side wafer B Support side wafer C Bonded wafer D Bonding Boundary E Void

Claims (8)

2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハを製造するに当たり、
前記貼り合わせ過程における接合部と非接合部との境界が描く伝播形状に基づいて、当該貼り合わせ後のウェーハにおけるボイドの有無を判定することを特徴とするボイドの検出方法。
In producing a bonded wafer by bonding and bonding two wafers,
A void detection method comprising: determining the presence or absence of a void in a wafer after bonding based on a propagation shape drawn by a boundary between a bonded portion and a non-bonded portion in the bonding process.
前記貼り合わせ後のウェーハにおけるボイドの有無は、実際にボイドの発生のないウェーハにおける前記伝播形状と当該貼り合わせ後のウェーハにおける伝播形状との対比にて判定することを特徴とする、請求項1に記載の検出方法。   The presence / absence of voids in the wafer after bonding is determined by comparing the propagation shape in a wafer that does not actually generate voids with the propagation shape in the wafer after bonding. The detection method according to. 前記伝播形状の対比は、前記境界の位置毎に撮影手段により撮影された前記貼り合わせウェーハの画像から前記境界を検出し、次いで該境界の伝播形状を二次曲線で近似して求められた該二次曲線の頂点での実際の曲率を以て行い、
前記実際にボイドの発生のないウェーハについて、前記境界の位置毎に前記伝播形状を二次曲線で近似し、該二次曲線の頂点での曲率を曲率条件値として予め求めておき、
前記曲率条件値に対する前記実際の曲率の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とする、請求項2に記載の検出方法。
The contrast of the propagation shape is obtained by detecting the boundary from an image of the bonded wafer photographed by photographing means for each position of the boundary and then approximating the propagation shape of the boundary with a quadratic curve. With the actual curvature at the vertex of the quadratic curve,
For the wafer that does not actually generate voids, approximate the propagation shape with a quadratic curve for each position of the boundary, and obtain in advance the curvature at the vertex of the quadratic curve as a curvature condition value,
3. The detection method according to claim 2, wherein when the error of the actual curvature with respect to the curvature condition value exceeds a predetermined value, it is determined that a void exists in the bonded wafer.
前記ボイドの有無の判定の際に、前記境界の伝播速度を加味することを特徴とする、請求項1〜3に記載の検出方法。   The detection method according to claim 1, wherein a propagation speed of the boundary is taken into account when determining the presence or absence of the void. 前記ボイドの発生のないウェーハについて、前記境界の位置毎に、前記伝播速度を伝播速度条件値として予め求めておき、
前記境界の位置毎に、前記境界の実際の伝播速度を求めた後、前記伝播速度条件値に対する前記実際の伝播速度の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とする、請求項4に記載の検出方法。
For the wafer without the occurrence of voids, for each position of the boundary, the propagation speed is determined in advance as a propagation speed condition value,
After obtaining the actual propagation speed of the boundary for each position of the boundary, if the error of the actual propagation speed with respect to the propagation speed condition value exceeds a predetermined value, there is a void in the bonded wafer The detection method according to claim 4, wherein the determination is performed.
2枚のウェーハを貼り合わせ、接合して貼り合わせウェーハを製造する際に、該貼り合わせウェーハ中のボイドを検出する装置において、
前記貼り合わせ過程における接合部と非接合部との境界が描く伝播形状に基づいて、当該貼り合わせ後のウェーハにおけるボイドを検出する解析装置を備えることを特徴とするボイドの検出装置。
In an apparatus for detecting voids in a bonded wafer when bonding and bonding two wafers to produce a bonded wafer,
An apparatus for detecting a void, comprising: an analysis device that detects a void in a wafer after bonding based on a propagation shape drawn by a boundary between a bonding portion and a non-bonding portion in the bonding process.
前記解析装置は、
前記境界の位置毎に予め求められた、ボイドが発生しない場合の前記境界の伝播形状についての曲率を曲率条件値として格納するとともに、撮影装置により撮影された前記貼り合わせウェーハの画像を格納する記憶部と、
前記境界を二次曲線で近似して該二次曲線の頂点での実際の曲率を求める曲率算定部と、
前記曲率条件値に対する前記実際の曲率の誤差が所定値を超える場合には、前記2枚のウェーハの界面にボイドが存在すると判定する判定部と、
を備えることを特徴とする、請求項6に記載の検出装置。
The analysis device includes:
Stored in advance as a curvature condition value, the curvature of the boundary propagation shape obtained when the void does not occur, which is obtained in advance for each position of the boundary, and stores the image of the bonded wafer imaged by the imaging device And
A curvature calculator that approximates the boundary with a quadratic curve to obtain an actual curvature at the apex of the quadratic curve;
When an error in the actual curvature with respect to the curvature condition value exceeds a predetermined value, a determination unit that determines that a void exists at the interface between the two wafers;
The detection apparatus according to claim 6, further comprising:
前記解析装置は、前記境界の実際の伝播速度を求める伝播速度算定部を更に備え、
前記記憶部は、前記境界の位置毎に予め求められた、ボイドが発生しない場合の前記境界の伝播速度を伝播速度条件値として更に格納しており、
前記判定部は、前記伝播速度条件値に対する前記実際の伝播速度の誤差が所定値を超える場合には、前記貼り合わせウェーハにボイドが存在すると判定することを特徴とする、請求項7に記載の検出装置。
The analysis device further includes a propagation velocity calculation unit for obtaining an actual propagation velocity of the boundary,
The storage unit further stores, as a propagation velocity condition value, a propagation velocity of the boundary obtained in advance for each position of the boundary when no void occurs.
The determination unit according to claim 7, wherein when the error of the actual propagation speed with respect to the propagation speed condition value exceeds a predetermined value, it is determined that a void exists in the bonded wafer. Detection device.
JP2010133550A 2010-06-11 2010-06-11 Void detection method and device Withdrawn JP2011258850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010133550A JP2011258850A (en) 2010-06-11 2010-06-11 Void detection method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133550A JP2011258850A (en) 2010-06-11 2010-06-11 Void detection method and device

Publications (1)

Publication Number Publication Date
JP2011258850A true JP2011258850A (en) 2011-12-22

Family

ID=45474679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133550A Withdrawn JP2011258850A (en) 2010-06-11 2010-06-11 Void detection method and device

Country Status (1)

Country Link
JP (1) JP2011258850A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11460447B2 (en) 2019-09-09 2022-10-04 Kioxia Corporation Inspection apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11460447B2 (en) 2019-09-09 2022-10-04 Kioxia Corporation Inspection apparatus

Similar Documents

Publication Publication Date Title
US10008424B2 (en) Measuring device and method for measuring layer thicknesses and defects in a wafer stack
JP6345611B2 (en) Peeling apparatus, peeling system, peeling method, program, and information storage medium
US10718722B2 (en) Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer
US20100007872A1 (en) Surface inspecting method and device
JP2012042431A (en) Laminated wafer inspection method
JP2011124354A (en) Inspection method of soi wafer
JP2022173213A (en) Substrate processing apparatus and substrate processing method
JP2010034445A (en) Automatic wafer bonding device, and automatic wafer bonding method
TWI801437B (en) Manufacturing method of laminated substrate, manufacturing apparatus of laminated substrate, and computer readable medium recording manufacturing procedure of laminated substrate
JP2011258850A (en) Void detection method and device
JP7129549B2 (en) Processing equipment and processing method
JP5899153B2 (en) Peeling apparatus, peeling system, peeling method, program, and computer storage medium
JP7178491B2 (en) Processing equipment and processing method
CN108139336B (en) Method for manufacturing glass plate
JP2011082453A (en) Method and device for manufacturing bonded silicon wafer
JP4617788B2 (en) Bonded wafer evaluation method and bonded wafer evaluation apparatus
US7799655B2 (en) Method for evaluation of bonded wafer
JP2009063365A (en) Inspection device and inspection method
WO2023157566A1 (en) Processing method and processing system
JP5670303B2 (en) Deterioration judgment method for substrate holder of ion implanter
JP4093930B2 (en) Frame transport prober
JP2009250653A (en) Surface inspection method and surface inspection device
US20150116701A1 (en) Defect inspection apparatus and method
JP2010135451A (en) Method of inspecting void in laminate substrate
JP2010140943A (en) Method of evaluating laminated wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903