JP2011257383A - 電界プローブ - Google Patents

Abstract

【課題】 ストリップ線路を用いた近傍電界測定用の電界プローブにおいて、感度をより向上することが可能な電界プローブを提供する。
【解決手段】 電界プローブ２は、板状の誘電体基板１０と、誘電体基板１０の内部に設けられ、線路部２０ａと拡幅部２０ｂとを含むストリップ導体２０と、線路部２０ａ及び誘電体基板１０を挟むように互いに対向して配置される一対のグランド層３０，３０と、拡幅部２０ｂの先端部に幅方向に沿って形成され、該拡幅部２０ｂ及び誘電体基板１０を厚み方向に貫通する７個の第１のビア５１と、第１のビア５１よりもストリップ導体２０の基端部側の位置に、かつ、第１のビア５１に対して拡幅部２０ｂの幅方向にオフセットした位置に形成され、拡幅部２０ｂ及び誘電体基板１０を厚み方向に貫通する６個の第２のビア５２とを備える。
【選択図】 図２

Description

本発明は、電界プローブに関し、特に、ストリップ線路を用いた電界プローブに関する。

従来から、マイクロストリップ線路などをアンテナ素子として利用したアンテナが用いられている（例えば特許文献１参照）。特許文献１には、第１の誘電体基板、該第１の誘電体基板の一方の面に配置されたグランドプレーン、及び第１の誘電体基板の他方の面に配置された信号導線から構成されるマイクロストリップ線路（アンテナ素子）と、信号導線を含む第１の誘電体基板の表面から距離を空けて配置されている第２の誘電体基板とからなるアンテナが開示されている。

特開２００５−１８４８２７号公報

ところで、例えば、マイクロストリップ線路又はストリップ線路を利用したアンテナを近傍電界測定用の電界プローブに適用した場合、ストリップ線路の長手方向の電界に対しては感度が低下するという問題がある。これに対して、ストリップ線路が設けられた誘電体基板の厚み方向にビアを設けることにより感度を改善する手法が試みられている。

しかしながら、ビアを形成するためには、誘電体基板などに孔を開けることが必要なため、ビアとビアとの間隔が狭いと亀裂が生じるおそれがある。すなわち、誘電体基板の強度上、ビアとビアとの間隔を一定以上離す必要がある。その結果、ビアとビアとの間から電界が漏洩し、電界プローブの感度の改善が妨げられる。

本発明は、上記問題点を解消する為になされたものであり、ストリップ線路を用いた電界プローブにおいて、感度をより向上することが可能な電界プローブを提供することを目的とする。

本発明に係る電界プローブは、板状の誘電体基板と、誘電体基板の内部に設けられるストリップ導体と、誘電体基板を挟むように、互いに対向して配置される一対のグランド層と、ストリップ導体の先端部に形成され、該ストリップ導体及び誘電体基板を厚み方向に貫通する第１のビアと、第１のビアよりもストリップ導体の基端部側の位置に、かつ、第１のビアに対してストリップ導体の幅方向にオフセットした位置に形成され、ストリップ導体及び誘電体基板を厚み方向に貫通する第２のビアとを備えることを特徴とする。

本発明に係る電界プローブによれば、ストリップ導体の先端部に、ストリップ導体及び誘電体基板を厚み方向に貫通する第１のビアが形成されるとともに、第１のビアよりも基端部側の位置に、第２のビアが形成される。ここで、第２のビアは、第１のビアに対してストリップ導体の幅方向にオフセットした位置に形成される。すなわち、平面視した場合に、第１のビアに対して横方向にずれた位置に第２のビアが形成される。よって、第１のビアを通過した電界を第２のビアによって受信することができるため、電界プローブの感度を改善することが可能となる。

本発明に係る電界プローブは、ストリップ導体が、基端部から先端部に向かって直線的に延びる線路部と、該線路部の先端に連続して形成され、該線路部の幅方向に拡張された拡幅部とを含み、グランド層が、誘電体基板及びストリップ導体の線路部を挟むように、互いに対向して配置され、第１のビアが、ストリップ導体の拡幅部の先端部に形成され、第２のビアが、拡幅部において、第１のビアよりもストリップ導体の基端部側の位置に形成されることが好ましい。

この場合、線路部の先端に、線路部の幅方向に拡張された拡幅部が形成され、該拡幅部に、第１のビア及び第２のビアが形成される。そのため、例えば誘電体基板の強度上必要な間隔を確保しつつ、第１のビア及び第２のビアを形成することが可能となる。

本発明に係る電界プローブでは、第１のビアが、拡幅部の幅方向に沿って、複数形成されており、第２のビアが、拡幅部の幅方向に沿って、かつ、複数の前記第１のビアそれぞれに対して拡幅部の幅方向にオフセットした位置に、複数形成されていることが好ましい。

この場合、ストリップ導体の拡幅部の先端部に幅方向に沿って第１のビアが複数形成されるとともに、複数の第１のビアそれぞれに対して、拡幅部の幅方向にオフセットさせた位置に第２のビアが複数形成される。すなわち、正面視したときに、第１のビアと第２のビアとが、千鳥状に配置される。そのため、ストリップ導体の長手方向に電界が漏洩する隙間が小さくなるため、電界の漏洩を低減することができる。よって、電界プローブの感度をより向上することが可能となる。

本発明に係る電界プローブでは、拡幅部において、第２のビアよりもストリップ導体の基端部側の位置に、かつ、第２のビアに対して拡幅部の幅方向にオフセットした位置に形成され、拡幅部及び誘電体基板を厚み方向に貫通する第３のビアが、拡幅部の幅方向に沿って、複数形成されていることが好ましい。

この場合、上述した、複数の第１のビア、及び複数の第２のビアに加え、該第２のビアよりも基端部側の位置に、複数の第３のビアがさらに設けられる。そのため、ストリップ導体の長手方向に電界が漏洩する隙間が略無くなるため、電界の漏洩をさらに抑えることができる。よって、電界プローブの感度をさらに向上することが可能となる。

本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第１のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第４のビアを備えることが好ましい。

本発明に係る電界プローブにおいても、上述した電界プローブと同様に、電界プローブの感度を改善することができる。さらに、この場合、誘電体基板を貫通する第１のビア（貫通ビア）に代えて、誘電体基板を貫通しない第４のビア（非貫通ビア）を備えているため、ビアが電界プローブの表面に露出しない。よって電界プローブ（第４のビア）と測定物との短絡を防止することができる。

本発明に係る電界プローブでは、上記第４のビアの長さＷ_Ｌ３が、次式（１）を満たすことが好ましい。

ただし、Ｗ_Ｌ１は測定対象のマイクロストリップ線路の幅、Ｗ_Ｌ２は測定対象のマイクロストリップ線路と、該マイクロストリップ線路と隣接するマイクロストリップ線路との距離、ｄは第４のビアと電界プローブ先端との距離

ところで、直下に位置する例えばマイクロストリップ線路などの測定対象に対する電界プローブの感度は、該マイクロストリップ線路に対向する電界プローブのビア（第４のビア）の長さの影響を受ける。本発明に係る電界プローブによれば、第４のビアの長さＷ_Ｌ３が、マイクロストリップ線路の幅Ｗ_Ｌ１よりも長くなるように設定されているため、電界プローブ直下に位置するマイクロストリップ線路に対する感度を高く維持することができる。

一方、電界プローブの分解能を良くするためには、直下に位置するマイクロストリップ線路（測定対象）に隣接する他のマイクロストリップ線路と電界プローブ（第４のビア）との距離を離す必要がある。ここで、第４のビアとマイクロストリップ線路（測定対象）との距離ｄがノイズの波長より十分小さいときに、電界は距離の３乗に比例して減衰するため、他の隣接するマイクロストリップ線路との距離Ｌが距離ｄの２倍以上であるならば、隣接するマイクロストリップ線路に対する感度は直下のマイクロストリップ線路と比較して１／８以下となる。ここで、本発明に係る電界プローブによれば、第４のビアの長さＷ_Ｌ３が、「Ｗ_Ｌ１＋２Ｗ_Ｌ２−２√３ｄ」未満となるように設定されているため、電界プローブをマイクロストリップ線路（測定対象）と当接したときに、第４のビアと該マイクロストリップ線路との距離ｄが、隣接する他のマイクロストリップ線路と第４のビアとの距離Ｌに比べて１／２未満になる。よって、隣接する他のマイクロストリップ線路に対する感度は、直下に位置するマイクロストリップ線路（測定対象）の１／８未満になる。よって、電界プローブの分解能を向上させることができる。以上の結果、第４のビアの長さＷ_Ｌ３が、上記（１）式を満たすことにより、直下に位置するマイクロストリップ線路（測定対象）に対する感度を高く維持するとともに、分解能を向上させることができる。

本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第２のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第５のビアを備えることが好ましい。

この場合、誘電体基板を貫通する第２のビア（貫通ビア）に代えて、誘電体基板を貫通しない第５のビア（非貫通ビア）を備えているため、ビアが電界プローブの表面に露出しない。よって、電界プローブ（第４のビア及び第５のビア）と測定物との短絡をより確実に防止することができる。

本発明に係る電界プローブは、誘電体基板を厚み方向に貫通する上記第１のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第４のビアを備え、誘電体基板を厚み方向に貫通する上記第２のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第５のビアを備え、かつ、誘電体基板を厚み方向に貫通する上記第３のビアに代えて、誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第６のビアを備えることが好ましい。

この場合、上述した第４のビア及び第５のビアに加え、第６のビアとして誘電体基板を貫通しないビア（非貫通ビア）が使用されるために、電界プローブの先端部に露出する導電部を無くすことができる。よって、電界プローブ（第４、第５、第６のビア）と測定物との短絡を完全に防止することができる。

本発明によれば、ストリップ線路を用いた電界プローブにおいて、電界プローブの感度をより向上することが可能となる。

第１実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。 第２実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。 電界プローブの感度の測定システムを示す図である。 第２実施形態に係る電界プローブ、及び比較用の電界プローブの感度の測定結果を示すグラフである。 第３実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。 第４実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。 第４のビアの長さの設定理由を説明するための要部拡大図である。 第４実施形態に係る電界プローブの分解能を説明するための図である。 第５実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。 第６実施形態に係る電界プローブの構成を示す図（正面図、側面図）である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。

（第１実施形態）
まず、図１を用いて、第１実施形態に係る電界プローブ１の構成について説明する。図１は、電界プローブ１の構成を示す図であり、より具体的には、電界プローブ１の正面図（左側）及び側面図（右側）である。

電界プローブ１は、例えば電子回路などの近傍電界を測定する、ストリップ線路を用いた近傍電界測定用の電界プローブである。電界プローブ１は、板状の誘電体基板１０と、誘電体基板１０の内部に設けられるストリップ導体２０と、誘電体基板１０を挟むように、互いに対向して配置される一対のグランド層３０，３０とを備えており、これらの構成によって、ストリップ線路が形成されている。

誘電体基板１０は、誘電体を矩形の板状に形成したものである。誘電体基板１０に用いられる誘電体としては、ε（比誘電率）が１０程度の高誘電体を用いることが好ましい。ただし、より一般的なＦＲ４などを用いることもできる。

ストリップ導体２０は、例えば銅箔などによって形成され、図１上側の基端部から図１下側の先端部に直線的に延びる線路部２０ａと、該線路部２０ａの先端部に接続され、幅方向（図１に示されるＸ軸方向）に拡幅された拡幅部２０ｂとを含んでいる。すなわち、ストリップ導体２０は、正面視したときに、逆Ｔ字状に形成されている。なお、本実施形態では、線路部２０ａの幅を０．１５ｍｍに、拡幅部２０ｂの幅を３．０ｍｍに設定した。

一対のグランド層３０，３０は、例えば銅箔などからなる矩形の薄板であり、誘電体基板１０の前後の面に形成される。より具体的には、一対のグランド層３０，３０は、誘電体基板１０及びストリップ導体２０の線状部２０ａを挟むように、互いに対向して配置される。

上述したストリップ導体２０の拡幅部２０ｂの先端部には、拡幅部２０ｂの幅方向に沿って、間隔を空けて、２個の第１のビア５１が形成されている。第１のビア５１は、誘電体基板１０及びストリップ導体２０（拡幅部２０ｂ）を、厚み方向（図１に示されるＹ軸方向）に貫通するように形成されている。第１のビア５１を形成する際には、まず、誘電体基板１０及びストリップ導体２０（拡幅部２０ｂ）を厚み方向に貫通するように、直径約０．３ｍｍ、断面円形形状の貫通孔が開けられ、次に、この貫通孔に例えば銀ペーストなどの導電性ペーストが流し込まれる。このような手順により、第１のビア５１が形成される。

ストリップ導体２０の拡幅部２０ｂには、２個の第１のビア５１に加え、該第１のビア５１よりもストリップ導体２０の基端部側の位置に、誘電体基板１０及びストリップ導体２０（拡幅部２０ｂ）を厚み方向に貫通する第２のビア５２が形成されている。より具体的には、第２のビア５２は、第１のビア５１よりもストリップ導体２０の基端部側の位置に、かつ、第１のビア５１に対して、ストリップ導体２０の幅方向にオフセットした位置（平面視した場合に、２個の第１のビア５１，５１の中央の位置）に形成されている。第２のビア５２の形状、大きさ、形成方法などは、上述した第１のビア５１と同一であるので、ここでは詳細な説明を省略する。なお、第１のビア５１、第２のビア５２の開口部を含む電界プローブ１の外面には、絶縁のために、レジストが塗布されている。

ところで、線路とグランドとで誘電体を挟んだ構成のマイクロストリップ回路基板では、電界が線路上に放射状に広がる。そして、これら放射状の電界を感知することで、線路近傍の電圧分布を測定することができる。例えば、このようなマイクロストリップ回路基板の線路に電界プローブ１の先端を近づけると、高比誘電率の誘電体基板１０が第１のビア５１と線路との間に介在することとなるため、電界プローブ１の先端面と線路との間の容量結合が高くなり、電界プローブ１の先端面と線路との間の電界密度が高くなる。そして、線路上に放射状に広がる電界を感知する際に、ストリップ導体２０の長手方向（図１に示されるＺ軸方向）に広がる電界は、まず、２個の第１のビア５１，５１で受信される。そして、２個の第１のビア５１，５１の間から逃げた電界は、第２のビア５２によって受信される。

以上のように、本実施形態によれば、ストリップ導体２０の拡幅部２０ｂの先端部に、ストリップ導体２０及び誘電体基板１０を厚み方向に貫通する第１のビア５１が設けられるとともに、第１のビア５１よりも基端部側の位置に、第２のビア５２が形成される。ここで、第２のビア５２は、第１のビア５１に対してストリップ導体２０の幅方向にオフセットした位置に形成される。すなわち、平面視した場合に、第１のビア５１に対して横方向にずれた位置に第２のビア５２が形成される。よって、２個の第１のビア５１，５１の間を通り抜けた電界を第２のビア５２によって受信することができるため、電界プローブ１の感度を改善することが可能となる。

また、本実施形態によれば、線路部２０ａの先端に、線路部２０ａの幅方向に拡張された拡幅部２０ｂが形成され、該拡幅部２０ｂに、第１のビア５１及び第２のビア５２が形成される。そのため、例えば誘電体基板１０の強度上必要な間隔を確保しつつ、複数の第１のビア５１及び第２のビア５２を形成することが可能となる。

（第２実施形態）
次に、図２を用いて、第２実施形態に係る電界プローブ２の構成について説明する。図２は、電界プローブ２の構成を示す図であり、より具体的には、電界プローブ２の正面図（左側）及び側面図（右側）である。なお、図２において第１実施形態と同一又は同等の構成要素については同一の符号が付されている。

電界プローブ２は、図２に示されるように、ストリップ導体２０の拡幅部２０ｂに、７個の第１のビア５１、及び６個の第２のビア５２が形成されている点で、上述した電界プローブ１と異なっている。その他の構成は上述した電界プローブ１と同一又は同様であるので、ここでは詳細な説明を省略する。

７個の第１のビア５１は、ストリップ導体２０の拡幅部２０ｂの先端部に、該拡幅部２０ｂの幅方向に沿って形成されている。一方、６個の第２のビア５２は、第１のビア５１よりもストリップ導体２０の基端部側に、拡幅部２０ｂの幅方向に沿って、かつ、第１のビア５１それぞれに対して拡幅部２０ｂの幅方向（図２に示されるＸ軸方向）にオフセットした位置（平面視した場合に、隣り合う２個の第１のビア５１，５１の中央の位置）に形成されている。すなわち、正面視したときに、第１のビア５１と第２のビア５２とは、千鳥状に配置されている。

なお、本実施形態では、第１のビア５１、及び第２のビア５２それぞれの直径を０．３ｍｍに設定した。また、幅方向に隣り合うビアとビアとの間隔を０．３ｍｍ（ビアの中心とビアの中心との間隔は０．６ｍｍ）に設定した。

続いて、図３、図４を用いて、本実施形態に係る電界プローブ２及び比較用の電界プローブそれぞれの感度について、測定結果を示して説明する。ここでは、比較用の電界プローブとして、電界プローブ２に対して６個の第２のビア５２がないもの、すなわち、７個の第１のビア５１のみが設けられているものを用いた。そして、第２のビア５２の有無による電界プローブの感度（アンテナの透過係数）の改善度合いを評価した。なお、図３は、電界プローブの感度の測定システムを示す図である。また、図４は、電界プローブ２及び比較用の電界プローブそれぞれの感度の測定結果を示すグラフである。まず、図３を参照しつつ、電界プローブの感度の測定システムについて説明する。

同図に示されるように、まず、マイクロストリップ線路１００が設置され、該マイクロストリップ線路１００の一端が、ネットワークアナライザ１１０の第１端子に接続される。また、電界プローブ２（又は比較用の電界プローブ）の出力端子が、ネットワークアナライザ１１０の第２端子に接続される。次に、マイクロストリップ線路１００に電界プローブ２（又は比較用の電界プローブ）の先端が当接される。

そして、マイクロストリップ線路１００の一端をｐｏｒｔ１とし、他端をｐｏｒｔ２とするとともに、電界プローブ２（又は比較用の電界プローブ）の出力端子をｐｏｒｔ３として、ＳパラメータのＳ３１を測定し、その測定結果から、電界プローブ２及び比較用の電界プローブそれぞれの感度を評価した。ここで、Ｓ３１は、ｐｏｒｔ１に信号を入力したときに、ｐｏｒｔ３に現れる電圧との比率であり、逆方向損失（バックワードクロストーク）、すなわちアンテナの透過係数を表す。すなわち、ｐｏｒｔ１に供給した電力がどれくらいｐｏｒｔ３に透過して行くかを測定することにより、電界プローブの感度を評価した。よって、透過係数が高いほど、電界プローブの感度が高いと評価することができる。

上述した測定システムを用いて測定したアンテナの透過係数（電界プローブ２及び比較用の電界プローブの感度）の測定結果を図４に示す。図４に示されたグラフの横軸は周波数（ＧＨｚ）であり、縦軸はアンテナの透過係数（ｄＢ）である。また、図４のグラフでは、電界プローブ２の測定結果を実線で、比較用の電界プローブの測定結果を破線で示した。図４に示されるように、本実施形態に係る電界プローブ２は、比較用の電界プローブと比較して、２．６〜３．０ＧＨｚの周波数領域において、透過係数が向上、すなわち感度が向上することが確認された。

本実施形態によれば、ストリップ導体２０の拡幅部２０ｂの先端部に幅方向に沿って７個の第１のビア５１が形成されるとともに、７個の第１のビア５１それぞれに対して、拡幅部２０ｂの幅方向にオフセットさせた位置に６個の第２のビア５２が形成される。すなわち、正面視したときに、第１のビア５１と第２のビア５２とが、千鳥状に配置される。そのため、ストリップ導体２０の長手方向に電界が漏洩する隙間が小さくなるため、電界の漏洩を低減することができる。よって、電界プローブの感度をより向上することが可能となる。

（第３実施形態）
次に、図５を用いて、第３実施形態に係る電界プローブ３の構成について説明する。図５は、電界プローブ３の構成を示す図であり、より具体的には、電界プローブ３の正面図（左側）及び側面図（右側）である。なお、図５において第２実施形態と同一又は同等の構成要素については同一の符号が付されている。

電界プローブ３は、図５に示されるように、７個の第１のビア５１、及び６個の第２のビア５２に加えて、さらに７個の第３のビア５３を備えている点で上述した電界プローブ２と異なっている。その他の構成は上述した電界プローブ２と同一又は同様であるので、ここでは詳細な説明を省略する。

７個の第３のビア５３は、ストリップ導体２０の拡幅部２０ｂの幅方向に沿って形成されている。より詳細には、７個の第３のビア５３は、拡幅部２０ｂにおいて、第２のビア５２よりもストリップ導体２０の基端部側の位置に、かつ、第２のビア５２に対して、拡幅部２０ｂの幅方向（図５に示されるＸ軸方向）にオフセットした位置（平面視した場合に、隣り合う２個の第２のビア５２，５２の中央の位置）に配置されている。

また、第３のビア５３は、上述した第１のビア５１及び第２のビア５２と同様に、拡幅部２０ｂ及び誘電体基板１０を、厚み方向（図５に示されるＹ軸方向）に貫通するように形成されている。なお、第３のビア５３の形状、大きさ、形成方法などは、上述した第１のビア５１（及び第２のビア５２）と同一であるので、ここでは詳細な説明を省略する。

本実施形態によれば、上述した、７個の第１のビア５１、及び６個の第２のビア５２に加え、該第２のビア５２よりも基端部側の位置に、７個の第３のビア５３がさらに設けられる。そのため、ストリップ導体２０の長手方向に電界が漏洩する隙間が略無くなるため、電界の漏洩をさらに抑えることができる。その結果、電界プローブ３の感度をさらに向上することが可能となる。

（第４実施形態）
次に、図６〜図８を併せて用いて、第４実施形態に係る電界プローブ４の構成について説明する。図６は、電界プローブ４の構成を示す図であり、より具体的には、電界プローブ４の正面図（左側）及び側面図（右側）である。図７は、第４のビア５４の長さの設定理由を説明するための要部拡大図である。また、図８は、電界プローブ４の分解能を説明するための図である。なお、図６〜図８において上述した第１実施形態と同一又は同等の構成要素については同一の符号が付されている。

電界プローブ４は、図６に示されるように、誘電体基板１０を厚み方向に貫通する第１のビア５１に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向（図６に示されるＹ軸方向）に延びる第４のビア５４を備える点で上述した電界プローブ１と異なっている。また、電界プローブ４は、誘電体基板１０を厚み方向に貫通する第２のビア５２に代えて、誘電体基板１０の内部に設けられ、誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第５のビア５５を備える点で上述した電界プローブ１と異なっている。その他の構成は上述した電界プローブ１と同一又は同様であるので、ここでは詳細な説明を省略する。

第４のビア５４、及び第５のビア５５それぞれは、例えば、直径約０．３ｍｍの円柱状に形成されている。また、第４のビア５４の長さ（厚み方向の長さ）Ｗ_Ｌ３は、次式（１）を満たすように設定されている（図７参照）。

ただし、Ｗ_Ｌ１は測定対象のマイクロストリップ線路２００の幅、Ｗ_Ｌ２は測定対象のマイクロストリップ線路２００と、該マイクロストリップ線路２００と隣接するマイクロストリップ線路２０１（２０２）との距離、ｄは第４のビア５４と電界プローブ先端との距離

ここで、図７及び図８を併せて参照しつつ、第４のビア５４の長さＷ_Ｌ３を（１）式の範囲に設定する理由について説明する。

電界プローブ４の直下に位置するマイクロストリップ線路２００（測定対象）に対する電界プローブ４の感度は、該マイクロストリップ線路２００に対向する電界プローブ４の第４のビア５４の長さＷ_Ｌ３の影響を受ける。ここで、第４のビア５４の長さＷ_Ｌ３を、マイクロストリップ線路２００の幅Ｗ_Ｌ１よりも長くなるように設定することにより、すなわち次式（２）を満足することにより、電界プローブ４の直下に位置するマイクロストリップ線路２００に対する感度を高く維持することができる。

一方、電界プローブ４では測定物の電位をプローブに結合させることにより近傍電界を測定するため、電界プローブ４の分解能は、直下に位置するマイクロストリップ線路２００（測定対象）に隣接する他のマイクロストリップ線路２０１，２０２と電気プローブ４との間の距離Ｌに影響を受ける。すなわち、電界プローブ４の分解能を良くするためには、直下に位置するマイクロストリップ線路２００に隣接するマイクロストリップ線路２０１，２０２と電気プローブ４との間の距離Ｌを離す必要がある。ここで、第４のビア５４とマイクロストリップ線路２００との距離ｄがノイズの波長より十分小さいとき、電界は距離の３乗に比例して減衰するため、隣接する他のマイクロストリップ線路２０１，２０２との距離Ｌが距離ｄの２倍以上であるならば、隣接する他のマイクロストリップ線路２０１，２０２に対する感度は直下のマイクロストリップ線路２００（測定対象）の１／８となる。

すなわち、次式（３）を満足することにより、隣接する他のマイクロストリップ線路２０１，２０２に対する感度を直下に位置するマイクロストリップ線路２００（測定対象）の１／８未満に抑えることができる。

（３）式を第４のビア５４の長さＷ_Ｌ３について変形すると、次式（４）が得られる。

よって、上記（２）式及び（４）式から、第４のビア５４の長さＷ_Ｌ３は、上述した（１）式の範囲に設定される。このように、第４のビア５４の長さＷ_Ｌ３が上記（１）式を満たすことにより、直下に位置するマイクロストリップ線路２００（測定対象）に対する電界プローブ４の感度を高く維持するとともに、分解能を向上させることができる。

本実施形態によれば、上述した電界プローブ１と同様に、電界プローブの感度を改善することができる。さらに、本実施形態によれば、誘電体基板１０を貫通する第１のビア５１及び第２のビア５２に代えて、誘電体基板１０を貫通しない第４のビア５４及び第５のビア５５を備えているため、これらのビアが電界プローブの表面に露出しない。よって電界プローブ４（第４のビア５４及び第５のビア５５）と測定物（例えばマイクロストリップ線路）との短絡を防止することができる。

また、本実施形態によれば、第４のビア５４の長さＷ_Ｌ３が、上記（１）式を満たすように設定されているため、直下に位置する測定対象（マイクロストリップ線路２００）に対する感度を高く維持するとともに、分解能を向上させることが可能となる。

（第５実施形態）
次に、図９を用いて、第５実施形態に係る電界プローブ５の構成について説明する。図９は、電界プローブ５の構成を示す図であり、より具体的には、電界プローブ５の正面図（左側）及び側面図（右側）である。なお、図９において上述した第２実施形態と同一又は同等の構成要素については同一の符号が付されている。

電界プローブ５は、図９に示されるように、誘電体基板１０を厚み方向に貫通する第１のビア５１に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第４のビア５４を備える点で上述した電界プローブ２と異なっている。また、電界プローブ５は、誘電体基板１０を厚み方向に貫通する第２のビア５２に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第５のビア５５を備える点で上述した電界プローブ２と異なっている。その他の構成は上述した電界プローブ２と同一又は同様であるので、ここでは詳細な説明を省略する。また、第４のビア５４及び第５のビア５５それぞれの形状や大きさなどは、上述した第４実施形態（電界プローブ４）と同一であるので、ここでは詳細な説明を省略する。

本実施形態によれば、上述した第２実施形態と同様に、電界プローブの感度をより向上することができる。さらに、本実施形態によれば、誘電体基板１０を貫通する第１のビア５１及び第２のビア５２に代えて、誘電体基板１０を貫通しない第４のビア５４及び第５のビア５５を備えているため、これらのビアが電界プローブ５の表面に露出しない。よって、電界プローブ５（第４のビア５４及び第５のビア５５）と測定物（例えばマイクロストリップ線路）との短絡を確実に防止することができる。

（第６実施形態）
次に、図１０を用いて、第６実施形態に係る電界プローブ６の構成について説明する。図１０は、電界プローブ６の構成を示す図であり、より具体的には、電界プローブ６の正面図（左側）及び側面図（右側）である。なお、図１０において上述した第３実施形態と同一又は同等の構成要素については同一の符号が付されている。

電界プローブ６は、図１０に示されるように、誘電体基板１０を厚み方向に貫通する第１のビア５１に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第４のビア５４を備える点、及び、誘電体基板１０を厚み方向に貫通する第２のビア５２に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第５のビア５５を備える点で上述した電界プローブ３と異なっている。また、電界プローブ６は、誘電体基板１０を厚み方向に貫通する第３のビア５３に代えて、誘電体基板１０の内部に設けられ、該誘電体基板１０を貫通することなく、該誘電体基板１０の厚み方向に延びる第６のビア５６を備える点で上述した電界プローブ３と異なっている。その他の構成は上述した電界プローブ３と同一又は同様であるので、ここでは詳細な説明を省略する。

また、第４のビア５４及び第５のビア５５それぞれの形状や大きさなどは、上述した第４実施形態（電界プローブ４）と同一であるので、ここでは詳細な説明を省略する。なお、第６のビア５６は、第４のビア５４又は第５のビア５５と同様に、例えば、直径約０．３ｍｍの円柱状に形成されている。

本実施形態によれば、上述した第３実施形態と同様に、電界プローブの感度をさらに向上させることができる。さらに、本実施形態によれば、上述した第４のビア５４及び第５のビア５５に加え、第６のビア５６として誘電体基板１０を貫通しないビア（非貫通ビア）が使用されるために、電界プローブ６の先端部に露出する導電部を無くすことができる。よって、電界プローブ６と測定物との短絡を完全に防止することができる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、第１のビア５１、第２のビア５２、及び第３のビア５３の数、形状、大きさなどは、上記実施形態には限られない。

また、上記実施形態では、複数のビアを２列（２段）又は３列（３段）にして設けたが、４列（４段）以上にしてもよい。

また、ストリップ導体２０を構成する線路部２０ａと拡幅部２０ｂとの接続部分は、線路部２０ａから拡幅部２０ｂにかけて、徐々に幅が拡張されるように、すなわち接続部分がテーパー状に形成されていてもよい。

上記第４、第５実施形態では、第４のビア５４及び第５のビア５５を非貫通ビアとしたが、第４のビア５４のみを非貫通ビアとし、第５のビア５５を貫通ビアとする構成としてもよい。また、上記第６実施形態では、第４のビア５４、第５のビア５５、及び第６のビア５６を非貫通ビアとしたが、第４のビア５４を非貫通ビアとし、第５のビア５５及び／又は第６のビア５６を貫通ビアとしてもよい。

１，２，３，４，５，６ 電界プローブ
１０ 誘電体基板
２０ ストリップ導体
２０ａ 線路部
２０ｂ 拡幅部
３０ グランド層
５１ 第１のビア
５２ 第２のビア
５３ 第３のビア
５４ 第４のビア
５５ 第５のビア
５６ 第６のビア

Claims (8)

1. 板状の誘電体基板と、
   前記誘電体基板の内部に設けられるストリップ導体と、
   前記誘電体基板を挟むように、互いに対向して配置される一対のグランド層と、
   前記ストリップ導体の先端部に形成され、該ストリップ導体及び前記誘電体基板を厚み方向に貫通する第１のビアと、
   前記第１のビアよりも前記ストリップ導体の基端部側の位置に、かつ、前記第１のビアに対して前記ストリップ導体の幅方向にオフセットした位置に形成され、前記ストリップ導体及び前記誘電体基板を厚み方向に貫通する第２のビアと、を備えることを特徴とする電界プローブ。
2. 前記ストリップ導体は、基端部から先端部に向かって直線的に延びる線路部と、該線路部の先端に連続して形成され、該線路部の幅方向に拡張された拡幅部とを含み、
   前記グランド層は、前記誘電体基板及び前記ストリップ導体の前記線路部を挟むように、互いに対向して配置され、
   前記第１のビアは、前記ストリップ導体の前記拡幅部の先端部に形成され、
   前記第２のビアは、前記拡幅部において、前記第１のビアよりも前記ストリップ導体の基端部側の位置に形成されることを特徴とする請求項１に記載の電界プローブ。
3. 前記第１のビアが、前記拡幅部の幅方向に沿って、複数形成されており、
   前記第２のビアが、前記拡幅部の幅方向に沿って、かつ、複数の前記第１のビアそれぞれに対して前記拡幅部の幅方向にオフセットした位置に、複数形成されていることを特徴とする請求項２に記載の電界プローブ。
4. 前記拡幅部において、前記第２のビアよりも前記ストリップ導体の基端部側の位置に、かつ、前記第２のビアに対して前記拡幅部の幅方向にオフセットした位置に形成され、前記拡幅部及び前記誘電体基板を厚み方向に貫通する第３のビアが、前記拡幅部の幅方向に沿って、複数形成されていることを特徴とする請求項３に記載の電界プローブ。
5. 前記誘電体基板を厚み方向に貫通する前記第１のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第４のビアを備えることを特徴とする請求項１〜３のいずれか１項に記載の電界プローブ。
6. 前記第４のビアの長さＷ_Ｌ３は、次式（１）を満たすことを特徴とする請求項５に記載の電界プローブ。
   

   

   ただし、Ｗ_Ｌ１は測定対象のマイクロストリップ線路の幅、Ｗ_Ｌ２は測定対象のマイクロストリップ線路と、該マイクロストリップ線路と隣接するマイクロストリップ線路との距離、ｄは第４のビアと電界プローブ先端との距離
7. 前記誘電体基板を厚み方向に貫通する前記第２のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第５のビアを備えることを特徴とする請求項６に記載の電界プローブ。
8. 前記誘電体基板を厚み方向に貫通する前記第１のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第４のビアを備え、
   前記誘電体基板を厚み方向に貫通する前記第２のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第５のビアを備え、
   前記誘電体基板を厚み方向に貫通する前記第３のビアに代えて、前記誘電体基板の内部に設けられ、該誘電体基板を貫通することなく、該誘電体基板の厚み方向に延びる第６のビアを備えることを特徴とする請求項４に記載の電界プローブ。
   

Images