JP2011254058A - Compound semiconductor epitaxial wafer and high-frequency semiconductor device - Google Patents
Compound semiconductor epitaxial wafer and high-frequency semiconductor device Download PDFInfo
- Publication number
- JP2011254058A JP2011254058A JP2010128955A JP2010128955A JP2011254058A JP 2011254058 A JP2011254058 A JP 2011254058A JP 2010128955 A JP2010128955 A JP 2010128955A JP 2010128955 A JP2010128955 A JP 2010128955A JP 2011254058 A JP2011254058 A JP 2011254058A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- electron supply
- epitaxial wafer
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明の実施形態は、エピタキシャル成長した化合物半導体ウエハ及びそれを用いた高周波半導体装置に関する。 Embodiments described herein relate generally to an epitaxially grown compound semiconductor wafer and a high-frequency semiconductor device using the compound semiconductor wafer.
HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)に代表されるヘテロ接合を有する化合物半導体デバイスは、GaAs MESFET(Metal Semiconductor FET)、GaAs JFET(Junction FET)と比較して効率性、利得性、歪特性が優れているため、MMIC(Microwave Monolithic IC)の主流デバイスに成りつつある。 Compound semiconductor devices having a heterojunction represented by HEMT (High Electron Mobility Transistor) are more efficient and gainable than GaAs MESFET (Metal Semiconductor FET) and GaAs JFET (Junction FET). Due to its excellent distortion characteristics, it is becoming a mainstream device of MMIC (Microwave Monolithic IC).
図4に、従来技術によるp−HEMT用ダブルへテロ型エピタキシャルウエハの断面構造例を示す。半絶縁性GaAs半導体基板40上にまず、結晶成長性を良好にするためにi−GaAsバッファ層41を成長し、この上にn−AlxGa1−xAs電子供給層42、i−AlxGa1−xAsスペーサ層43、i−InxGa1−xAsチャネル層44、i−AlxGa1−xAsスペーサ層45、n−AlxGa1−xAs電子供給層46を順次積層させてHEMT用ダブルヘテロ構造を構成する。さらに、オーミックコンタクト電極形成のための高濃度のドーピングを施したn+−GaAsキャップ層47を形成する。なお、ここでエピタキシャル層名称中のn−は、エピタキシャル層がn型、i−は、アンドープであることを表している。
FIG. 4 shows a cross-sectional structure example of a conventional p-HEMT double hetero type epitaxial wafer. First, on a semi-insulating GaAs
上記構造において、電子供給層42、46にはイオン化したドナーが形成される。これにより、電子が電子供給層42、46からチャネル層44に形成された量子井戸ポテンシャルに落ち込み、このチャネル層44には二次元電子ガスが形成される。この電子は二次元的に移動し、しかも不純物散乱が非常に少ないため極めて高い移動度を示す。
In the above structure, ionized donors are formed in the
さらに、チャネル層44をはさんで基板側・成長面側の両方に電子供給層42,46を持つダブルへテロ構造では、この2つの電子供給層42,46から、チャネル層44へ電子が供給されるため、電子供給層が1つの場合に比べてHEMTデバイスのチャンネル抵抗を小さくすることが可能である。
Further, in the double hetero structure having the
HEMTデバイスのチャンネル抵抗を小さくすることによって、例えばFETスイッチでは挿入損失を減少させ、FET増幅器では伝達コンダクタンス(gm)を増大させるなど、さらにHEMTデバイスの高性能化が得られる。 By reducing the channel resistance of the HEMT device, the performance of the HEMT device can be further improved, for example, the insertion loss is reduced in the FET switch and the transfer conductance (gm) is increased in the FET amplifier.
通常、電子供給層42,46のドーピング構造は、一様ドープ構造か、またはデルタドープ構造のどちらかで構成されることが多い。(特許文献1参照)
一様ドープ構造は、結晶成長を続けながら電子供給層42,46内全体にわたり一様にドーピングを施した構造であるが、電子供給層42,46の層厚内に対して必ずしも一定のドーピング濃度ではなく、段階的にドーピング濃度が変わる場合を含んでもよい。
In general, the doping structure of the
The uniform doped structure is a structure in which doping is performed uniformly throughout the
この一様ドープ構造は、ドーピングレベルをある一定以上に高くすると、金属のような導体に近づく特性を持つため、半導体としての特性が損なわれるという問題がある。また、結晶成長上の問題により、いくらドーピングレベルを上げても半導体中のドナーレベルをある一定以上には高くできないというということがある。従って、チャネル層44に励起される二次元電子ガスの電子密度を調整するためには、ドーピングレベルをほぼ一定にして、電子供給層42、46の層厚を厚くするなどの膜厚制御が必要である。
This uniform doped structure has a problem that, when the doping level is increased to a certain level or more, it has a characteristic of approaching a conductor such as a metal, so that the characteristic as a semiconductor is impaired. Also, due to crystal growth problems, no matter how much the doping level is raised, the donor level in the semiconductor cannot be raised above a certain level. Therefore, in order to adjust the electron density of the two-dimensional electron gas excited by the
デルタドープ構造は、パルスドープ、プレーナドープなどとも呼ばれる構造である。デルタドープ構造は、名前が示すように、非常に薄い膜厚の高濃度のドーピング層を形成する技術である。例えば、AlGaAs電子供給層42,46を成長中にAlやGaの供給を一時停止して成長を止め、ドーパントとなるSi原料だけを供給してSiの非常に薄い層を形成する技術である。したがって、一様ドープに比べ急峻で多量のドーパントを電子供給層42,46に入れることが可能である。
The delta doped structure is a structure called pulse doping, planar doping or the like. As the name implies, the delta doped structure is a technique for forming a highly doped layer having a very thin film thickness. For example, in the AlGaAs
このデルタドープ構造は、優れた線形性、すなわち低歪特性を有し、高いドレイン電流領域においても伝達コンダクタンス(gm)が低下せず、優れた平坦性を示すことが知られている。しかし、その一方で多量の電子を閉じ込めるため電気特性の異常がおきやすくなったり、膜厚が薄いためチャンネル層42までSiドーパントが拡散してしまうなどの問題が発生する場合がある。これを防止するために、チャンネル層34の層厚を厚くしたり、デルタドープ層をチャンネル層44から一定距離を離す必要があるなど、デバイス構造の最適化が複雑となる。
It is known that this delta-doped structure has excellent linearity, that is, low distortion characteristics, and does not decrease transfer conductance (gm) even in a high drain current region and exhibits excellent flatness. On the other hand, however, there are cases where problems such as the electrical characteristics are likely to be abnormal because a large amount of electrons are confined, and the Si dopant diffuses to the
HEMTデバイスのチャンネル抵抗を小さくするためには、電子供給層42,46のドーピングレベルを上げる必要があるが、上述したように、一様ドープ構造またはデルタドープ構造そのどちらにおいても、電気特性やエピタキシャル成長時の制限から、ある一定濃度以上にドーピングレベルをあげられないという限界が生じる。しかもドーピングレベルを変更すると層厚などの変更を余儀なくされるので、チャンネル抵抗以外のデバイス特性に影響を与えてしまう可能性がある。
In order to reduce the channel resistance of the HEMT device, it is necessary to increase the doping level of the
本発明は、上記問題を解決するためになされたもので、HEMTのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, and an object thereof is to provide a compound semiconductor epitaxial wafer and a high-frequency semiconductor device having a structure capable of reducing the channel resistance of the HEMT.
本発明の実施形態によれば、半絶縁性半導体基板と、結晶成長性を良好にするためのバッファ層と、一様にドープされた領域内にデルタドープされた領域を有する第1の電子供給層と、電子のポテンシャル障壁を形成する第1のスペーサ層と、2次元電子を発生させるチャネル層と、電子のポテンシャル障壁を形成する第2のスペーサ層と、一様にドープされた領域内にデルタドープされた領域を有する第2の電子供給層と、オーミックコンタクトをとるためのキャップ層と、を順次積層して形成してなることを特徴とする化合物半導体エピタキシャルウエハ、及びこれを用いた高周波半導体装置を提供する。 According to an embodiment of the present invention, a semi-insulating semiconductor substrate, a buffer layer for improving crystal growth, and a first electron supply layer having a delta-doped region in a uniformly doped region A first spacer layer that forms an electron potential barrier, a channel layer that generates two-dimensional electrons, a second spacer layer that forms an electron potential barrier, and delta doping in a uniformly doped region A compound semiconductor epitaxial wafer comprising a second electron supply layer having a region formed and a cap layer for making ohmic contact, and a high frequency semiconductor device using the same I will provide a.
本発明の一実施形態について図面を参照しながら詳細に説明する。 An embodiment of the present invention will be described in detail with reference to the drawings.
図1に、本発明の一実施形態に係る化合物半導体エピタキシャルウエハの断面図を示す。 FIG. 1 shows a cross-sectional view of a compound semiconductor epitaxial wafer according to an embodiment of the present invention.
本実施形態は、図1に示すように、半絶縁性半導体基板10上に、結晶成長性を良好にするためにバッファ層11を成長し、この上に第1の電子供給層12、第1のスペーサ層13、チャネル層14、第2のスペーサ層15、および第2の電子供給層16を順次積層させてHEMT用ダブルヘテロ構造を構成する。さらに、オーミックコンタクト電極形成のための高濃度ドーピングを施したキャップ層17を形成する。
In the present embodiment, as shown in FIG. 1, a
GaAs系HEMTデバイスを作製する場合、半絶縁性半導体基板10を、GaAs材料とし、バッファ層11は、ノンドープのGaAs材料とする。第1および第2の電子供給層12,16は、n型のAlGaAs材料とし、前記第1および第2のスペーサ層13,15は、ノンドープのAlGaAs材料とし、前記チャネル層14はノンドープのGaAs材料とし、前記キャップ層17は、高濃度にドーピングされたn型GaAs材料とする。
When fabricating a GaAs HEMT device, the
電子供給層12、16には、一様ドープ構造内にデルタドープ構造18,19を1つ以上形成する。Si原料をドーパントとするn型AlGaAs電子供給層12,16を成長中に、AlやGaの供給を一時停止して成長を止め、ドーパントとなるSi原料だけを供給することにより、Siの薄いデルタドープ層18,19を形成する。このデルタドープ構造形成後には、再びAlやGaを供給し、所定の層厚になるようにn型AlGaAs電子供給層12,16を成長する。したがって、チャンネル層14を挟んで、成長される2つのn型AlGaAs電子供給層12,16は、それぞれ、デルタドープ層18,19が一様ドープ層にサンドイッチされている構造となる。
One or more delta doped
このように、形成されたn型AlGaAs電子供給層12,16の特性について論じる。
The characteristics of the n-type AlGaAs
抵抗率ρは、単位体積あたりのキャリア密度n、キャリアの移動度μ、およびキャリアの電荷q(電子の場合はq=−e)を用いて式(1)となることがよく知られている。 It is well known that the resistivity ρ is expressed by the equation (1) using the carrier density n per unit volume, the carrier mobility μ, and the carrier charge q (q = −e in the case of electrons). .
ρ=1/(q・μ・n) ・・・(1)
したがって、チャンネル層14の抵抗率ρを下げるためには、電子移動度μまたはキャリア密度(電子密度)nを大きくすることによって可能となることがわかる。
ρ = 1 / (q · μ · n) (1)
Therefore, it can be seen that the resistivity ρ of the
本特許の実施形態においては、チャンネル層に寄与する電子密度を2倍に上げるために、電子供給層を2つ持つダブルへテロ構造を採用する。 In the embodiment of this patent, in order to double the electron density contributing to the channel layer, a double hetero structure having two electron supply layers is employed.
図2は、ダブルへテロ構造をもつ、HEMT用エピタキシャルウエハの電子密度を説明する図である。図2(a)は従来の一様ドープ構造であり、成長層側の電子供給層16の単位体積辺りのドーピングレベルをNd1、電子供給層16の厚みをT1とする。また基板側の電子供給層12の単位体積辺りのドーピングレベルをNd2、電子供給層12の厚みをT2とする。
FIG. 2 is a view for explaining the electron density of an HEMT epitaxial wafer having a double hetero structure. FIG. 2A shows a conventional uniformly doped structure, in which the doping level per unit volume of the
以下の議論では、ドーピングされたドナーに由来する電子は全て活性化して、チャンネル層14に形成される2次元電子層に落ち込むことを仮定する。
In the following discussion, it is assumed that all electrons from the doped donor are activated and fall into the two-dimensional electron layer formed in the
そうすると、チャンネル層14の単位面積あたりの電子密度ns(以下シート電子密度と称する)は式(2)のようになる。
Then, the electron density ns (hereinafter referred to as sheet electron density) per unit area of the
ns=Nd1・Tn1+Nd2・Tn2 ・・・(2)
図2(b)は従来のデルタドープ構造であり、成長層側にデルタドープされた電子供給層16の単位面積当たりのドーピングレベルをSp1、基板側にデルタドープされた電子供給層12の単位面積当たりのドーピングレベルをSp2とすれば、チャンネル層14のシート電子密度nsは式(3)のようになる。
ns = Nd1 · Tn1 + Nd2 · Tn2 (2)
FIG. 2B shows a conventional delta-doped structure, in which the doping level per unit area of the delta-doped
ns=Sp1+Sp2 ・・・(3)
図2(c)は、本発明の一実施形態におけるデルタドープ構造と一様ドープ構造の両方を用いた場合である。各、電子供給層12,16の厚さ、ドーピングレベルを図(a)(b)と同一すると、チャンネル層14のシート電子密度は式(4)のようになる。
ns = Sp1 + Sp2 (3)
FIG. 2C shows a case where both a delta doped structure and a uniform doped structure are used in one embodiment of the present invention. When the thicknesses and doping levels of the electron supply layers 12 and 16 are the same as those in FIGS. 4A and 4B, the sheet electron density of the
ns=Nd1・Tn1+Nd2・Tn2+Sp1+Sp2 ・・・(4)
このように、電子供給層12,16を一様ドープし、かつその内部にデルタドープ構造を形成することにより、単純計算でも従来構造に比べ、電子伝導に寄与する電子密度をさらに2倍程度まで増加することができる。電子移動度μは、実際にはキャリア密度(電子密度)nの関数であるが、単位体積あたりの電子密度が10−19cm−3程度までは、ほとんど依存しないことがわかっているので、式(1)によりキャリア密度nと電子移動度μの積が減少しない電子密度までドーピングレベルを増加させれば、チャンネル抵抗率を減少させることが可能である。
ns = Nd1 · Tn1 + Nd2 · Tn2 + Sp1 + Sp2 (4)
In this way, by uniformly doping the electron supply layers 12 and 16 and forming a delta-doped structure therein, the electron density contributing to electron conduction is further increased to about twice that of the conventional structure even with simple calculation. can do. Although the electron mobility μ is actually a function of the carrier density (electron density) n, it is known that the electron density per unit volume is almost independent until the electron density per unit volume is about 10 −19 cm −3. If the doping level is increased to an electron density at which the product of the carrier density n and the electron mobility μ does not decrease in (1), the channel resistivity can be decreased.
また、式(4)によれば、同じ電子密度を得るとした場合においても、変数が増えるため、各電子供給層12,16の厚さTd1、Td2、ドーピングレベルNd1、Nd2、Sp1、Sp2を独立に調整できるので、抵抗率ρ以外の電気特性を犠牲にすることなく電子密度を上昇させることができるなどの設計の自由度が広がり、HEMTとしての最適な性能を設計することが可能になる。 Further, according to the equation (4), even when the same electron density is obtained, the number of variables increases, so that the thicknesses Td1 and Td2 and doping levels Nd1, Nd2, Sp1, and Sp2 of the electron supply layers 12 and 16 are set. Since it can be adjusted independently, the degree of freedom of design such as the ability to increase the electron density without sacrificing electrical characteristics other than the resistivity ρ is widened, and it becomes possible to design optimum performance as a HEMT. .
すなわち、本実施形態の構造では、電子供給層内12,16においてデルタドープ層18,19の位置を調整して形成することができることにより、電気特性の異常を防止することも可能である。さらに、デルタドープ層18,19のドナーレベルを下げる等の処理を施して、デルタドープ層18,19を電子供給層内12,16それぞれに複数設けることも可能である。 That is, in the structure of the present embodiment, the positions of the delta doped layers 18 and 19 in the electron supply layers 12 and 16 can be adjusted and formed, so that abnormal electrical characteristics can be prevented. Furthermore, it is also possible to provide a plurality of delta doped layers 18 and 19 in each of the electron supply layers 12 and 16 by performing a treatment such as lowering the donor level of the delta doped layers 18 and 19.
以上説明したように、本発明の実施形態によれば、チャネル層に対して基板側と成長面側に配置される電子供給層それぞれに対して、ドーパントを一様ドープにし、さらにデルタドープを施した構造にすることにより、チャネル層内の伝導に寄与する伝導電子を増やすことができる。その結果、チャンネル抵抗を小さくできるという効果を奏する。 As described above, according to the embodiment of the present invention, the dopant is uniformly doped and the delta doping is applied to each of the electron supply layers arranged on the substrate side and the growth surface side with respect to the channel layer. With the structure, the number of conduction electrons contributing to the conduction in the channel layer can be increased. As a result, the channel resistance can be reduced.
このようにチャンネル抵抗を下げること可能となるため、このエピタキシャルウエハを用いて、実際にHEMT素子を作成した場合に、チャンネル抵抗の減少により、FETスイッチではオン抵抗が減少するため挿入損失の減少が得られ、また、FET増幅器ではgmの向上が得られる。 Since the channel resistance can be lowered in this way, when an HEMT device is actually fabricated using this epitaxial wafer, the on-resistance of the FET switch is reduced due to the reduction of the channel resistance, so that the insertion loss is reduced. In addition, an improvement in gm can be obtained in the FET amplifier.
本実施形態の例では、GaAs系HEMTについて説明したが、その他の材料においても同様の結果を得ることが可能である。 In the example of the present embodiment, the GaAs HEMT has been described. However, similar results can be obtained with other materials.
すなわち、InGaAs系p−HEMTにおいては、半絶縁性半導体基板10は、GaAs材料とし、前記バッファ層11は、ノンドープのGaAs材料とし、前記第1および第2の電子供給層12,16は、n型のAlGaAs材料とし、前記第1および第2のスペーサ層13,15は、ノンドープのAlGaAs材料とし、前記チャネル層14はノンドープのInGaAs材料とし、前記キャップ層17は、高濃度にドーピングされたn型GaAs材料にすればよい。また、デルタドープ層18,19のドーパントはSi等とする。
That is, in the InGaAs-based p-HEMT, the
また、GaN系のHEMTにおいては、前記半絶縁性半導体基板10は、GaN材料とし、前記バッファ層11は、ノンドープのGaN材料とする。前記第1および第2の電子供給層12,16は、n型のAlGaN材料とし、前記第1および第2のスペーサ層は13,15、ノンドープのAlGaN材料とし、前記チャネル層14はノンドープのGaN材料とし、前記キャップ層は、高濃度にドーピングされたn型GaN材料とすればよい。また、デルタドープ層18,19のドーパントはSi等とする。
In the GaN-based HEMT, the
図3は、本発明の一実施形態に係る化合物半導体エピタキシャルウエハを用いたHEMTデバイスの断面構成例を示す図である。層構造については、図1と同様なため、説明を省略するが、HEMTデバイスとして動作させるためのソース電極31、ドレイン電極32、ゲート電極33が形成される。
FIG. 3 is a diagram showing a cross-sectional configuration example of a HEMT device using a compound semiconductor epitaxial wafer according to an embodiment of the present invention. Since the layer structure is the same as that in FIG. 1, description thereof is omitted, but a
図1のエピタキシャルウエハを用いてHEMTデバイスを製作するためには、キャップ層17に対して、ソース電極31、ドレイン電極32を形成する。キャップ層17は高濃度にSiなどがドーピングされているので、低抵抗なオーミックコンタクトが取れる。
In order to manufacture a HEMT device using the epitaxial wafer of FIG. 1, a
ソース電極31、ドレイン電極32は、AuGe/Ni/Au、またはGeとAuを単独に使用してGe/Au/Ni/Ti/Auなどの材料を順次蒸着した後、シンター処理を行うことで良好なオーミック特性が得られる。
The
また、ゲート電極33に対しては、キャップ層17を除去してリセス構造とし、電子供給層16上にショットキー接合を形成する。ゲート電極33にはTi/Pt/Auなどの材料を用いて形成する。
For the
このように形成されたHEMTデバイスにおいては、2つの電子供給層それぞれに対して、ドーパントを一様にドープし、さらにデルタドープを施した構造を持つため、チャネル層内の伝導に寄与する伝導電子を増やすことができる。その結果、チャンネル抵抗を小さくできるという効果を奏する。 In the HEMT device formed in this way, each of the two electron supply layers has a structure in which the dopant is uniformly doped and further subjected to delta doping, so that the conduction electrons contributing to the conduction in the channel layer are generated. Can be increased. As a result, the channel resistance can be reduced.
したがって、チャンネル抵抗の減少により、FETスイッチの場合では、オン抵抗が減少するため挿入損失の減少が得られ、また、FET増幅器の場合ではgmの向上が得られる。 Therefore, due to the decrease in channel resistance, in the case of the FET switch, the on-resistance is reduced, so that the insertion loss is reduced, and in the case of the FET amplifier, the gm is improved.
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。本発明の技術思想を用いる限りこれらの変形例も本発明に含まれる。 Further, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined. As long as the technical idea of the present invention is used, these modifications are also included in the present invention.
10…半絶縁性基板
11…バッファ層
12、16…電子供給層
13、15…スペーサ層
14…チャンネル層
17…キャップ層
18、19…デルタドープ層(構造)
31…ソース電極
32…ドレイン電極
33…ゲート電極
DESCRIPTION OF
31 ...
Claims (5)
結晶成長性を良好にするためのバッファ層と、
一様にドープされた領域内にデルタドープされた領域を有する第1の電子供給層と、
電子のポテンシャル障壁を形成する第1のスペーサ層と、
2次元電子を発生させるチャネル層と、
電子のポテンシャル障壁を形成する第2のスペーサ層と、
一様にドープされた領域内にデルタドープされた領域を有する第2の電子供給層と、
オーミックコンタクトをとるためのキャップ層と、
を順次積層して形成してなることを特徴とする化合物半導体エピタキシャルウエハ。 A semi-insulating semiconductor substrate;
A buffer layer for improving crystal growth;
A first electron supply layer having a delta doped region within the uniformly doped region;
A first spacer layer forming an electron potential barrier;
A channel layer for generating two-dimensional electrons;
A second spacer layer forming an electron potential barrier;
A second electron supply layer having a delta doped region within the uniformly doped region;
A cap layer for making ohmic contact;
A compound semiconductor epitaxial wafer formed by sequentially laminating layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128955A JP2011254058A (en) | 2010-06-04 | 2010-06-04 | Compound semiconductor epitaxial wafer and high-frequency semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128955A JP2011254058A (en) | 2010-06-04 | 2010-06-04 | Compound semiconductor epitaxial wafer and high-frequency semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011254058A true JP2011254058A (en) | 2011-12-15 |
Family
ID=45417723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010128955A Pending JP2011254058A (en) | 2010-06-04 | 2010-06-04 | Compound semiconductor epitaxial wafer and high-frequency semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011254058A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053418A (en) * | 2012-09-06 | 2014-03-20 | Fujitsu Ltd | Semiconductor device |
JP2015135965A (en) * | 2014-01-16 | 2015-07-27 | トライクイント・セミコンダクター・インコーポレイテッドTriQuint Semiconductor,Inc. | Doped gallium nitride high-electron mobility transistor |
CN106158951A (en) * | 2015-05-14 | 2016-11-23 | 三菱电机株式会社 | Compound semi-conductor device |
-
2010
- 2010-06-04 JP JP2010128955A patent/JP2011254058A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053418A (en) * | 2012-09-06 | 2014-03-20 | Fujitsu Ltd | Semiconductor device |
JP2015135965A (en) * | 2014-01-16 | 2015-07-27 | トライクイント・セミコンダクター・インコーポレイテッドTriQuint Semiconductor,Inc. | Doped gallium nitride high-electron mobility transistor |
CN106158951A (en) * | 2015-05-14 | 2016-11-23 | 三菱电机株式会社 | Compound semi-conductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612390B2 (en) | Heterojunction transistors including energy barriers | |
US6548333B2 (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
KR102174546B1 (en) | Semiconductor devices and methods of designing semiconductor devices | |
US20110227132A1 (en) | Field-effect transistor | |
US20070200142A1 (en) | High linear enhancement-mode heterostructure field-effect transistor | |
WO2009110254A1 (en) | Field effect transistor and method for manufacturing the same | |
JP5568891B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
JP5510325B2 (en) | Field effect transistor | |
JP2013149732A (en) | Hetero junction field effect transistor and manufacturing method of the same | |
JP2011254058A (en) | Compound semiconductor epitaxial wafer and high-frequency semiconductor device | |
JP2013225621A (en) | Semiconductor device and manufacturing method of the same | |
CN112201689B (en) | Field effect transistor based on III-nitride heterojunction and preparation method thereof | |
US9786743B2 (en) | Semiconductor device with electron supply layer | |
KR101668445B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2009060042A (en) | Semiconductor device | |
US11404541B2 (en) | Binary III-nitride 3DEG heterostructure HEMT with graded channel for high linearity and high power applications | |
JP2015008244A (en) | Heterojunction field-effect transistor, and method of manufacturing the same | |
JP2016134565A (en) | Semiconductor device | |
JP2019192796A (en) | High electron mobility transistor | |
US10424659B1 (en) | High electron mobility transistor | |
JP6415466B2 (en) | Semiconductor device | |
JPH09283745A (en) | High-electron mobility transistor | |
JP3460104B2 (en) | Field effect semiconductor device and method of manufacturing the same | |
JP2023134363A (en) | Semiconductor field-effect transistor, power amplifier including the same, and method of manufacturing the same | |
JP2004221364A (en) | Epitaxial wafer for high-speed electron mobility transistor |