JP2011228325A - Led発光装置 - Google Patents
Led発光装置 Download PDFInfo
- Publication number
- JP2011228325A JP2011228325A JP2010093731A JP2010093731A JP2011228325A JP 2011228325 A JP2011228325 A JP 2011228325A JP 2010093731 A JP2010093731 A JP 2010093731A JP 2010093731 A JP2010093731 A JP 2010093731A JP 2011228325 A JP2011228325 A JP 2011228325A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- led
- duty ratio
- unit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】PWM制御したパルス電流を供給してLEDを点滅するLED発光装置であって、LED発光の精密で安定した制御が容易にでき、同期かつ複雑な制御も可能なLED発光装置を提供すること。
【解決手段】 電源回路部3は、整流用ダイオードブリッジ11により全波整流し、谷埋め回路部13により全波整流波形を谷埋めし、電圧検出部37はLED回路部5への入力電圧又はLED回路部の出力電圧の少なくとも一方の電圧を検出し、検出した電圧をAD変換して数値化し、デジタル制御部(CPU)17はPWM制御のデューテイ比Duを下記式1により演算し、Du=A×Dk×(VO/VL)・・・式1
PWM制御のデューテイ比Duに基づいてデジタル制御部17がスイッチング素子15をON、OFFすることにより、LEDを点滅する。
【選択図】図1
【解決手段】 電源回路部3は、整流用ダイオードブリッジ11により全波整流し、谷埋め回路部13により全波整流波形を谷埋めし、電圧検出部37はLED回路部5への入力電圧又はLED回路部の出力電圧の少なくとも一方の電圧を検出し、検出した電圧をAD変換して数値化し、デジタル制御部(CPU)17はPWM制御のデューテイ比Duを下記式1により演算し、Du=A×Dk×(VO/VL)・・・式1
PWM制御のデューテイ比Duに基づいてデジタル制御部17がスイッチング素子15をON、OFFすることにより、LEDを点滅する。
【選択図】図1
Description
本発明は、LED(Light Emitting Diode;発光ダイオード)を用いて表示、照明や通信を行うLED発光装置に係り、特に、交流電源に直接接続(直結)可能なLED発光装置に関するものである。
近年、表示や照明等としてLED発光装置が普及している。この種のLED発光装置において、発明者らは、特許文献1で、LEDにパルス波形の電流を付与してLEDを点滅させることにより、高効率で低損失となるLED発光装置を提案した。
この特許文献1のLED発光装置では、スイッチング素子を所定の周期とデューティでON、OFFすることによるパルス駆動を行い、且つ入力電圧と電流検出回路部からの検知信号に基づいて、1パルス当たりの平均電流が一定値となるように、PWM制御したパルス電流をLEDに供給することが開示されている。
しかし、従来のLED発光装置は、オペアンプとロジック回路などで構成したアナログ制御によりPWMを加えていたので、精密で安定した動作や調光が困難であり、可視光通信などのための複雑な制御や同期が不可能であった。
本発明は、上記事情に鑑みてなされたものであり、PWM制御したパルス電流を供給してLEDを点滅するLED発光装置であって、LED発光の精密で安定した制御が容易にでき、同期かつ複雑な制御も可能なLED発光装置の提供を目的とする。
上記課題を解決するため、請求項1に記載の発明は、1個又は複数個のLEDからなるLED回路部と、LED回路部にパルス電流を供給する電源回路部とを備え、電源回路部は、交流電流が入力される入力端子間に設けて全波整流する整流用ダイオードブリッジと、ダイオードブリッジの出力端に設けて全波整流波形を谷埋めする谷埋め回路部と、谷埋め回路部の出力端に設けたスイッチング素子と、LED回路部への入力電圧又はLED回路部の出力電圧の少なくとも一方の電圧を検出する電圧検出部と、スイッチング素子をON、OFF制御するデジタル制御部とを備え、電圧検出部は検出した電圧をAD変換して数値化し、デジタル制御部はPWM制御のデューテイ比Duを下記式1により演算し、
Du=A×Dk×(VO/VL)・・・式1
(Dkは予め設定したデューテイ比、VOは前記電圧検出部で検出するべき基準電圧、VLは前記電圧検出部で検出した検出電圧、Aは係数)
PWM制御のデューテイ比Duに基づいてデジタル制御部がスイッチング素子をON、OFFすることにより、LEDを点滅することを特徴とする。
尚、複数個のLEDの接続には、並列接続、直列接続、並列と直列を組み合わせた接続を含む。
Du=A×Dk×(VO/VL)・・・式1
(Dkは予め設定したデューテイ比、VOは前記電圧検出部で検出するべき基準電圧、VLは前記電圧検出部で検出した検出電圧、Aは係数)
PWM制御のデューテイ比Duに基づいてデジタル制御部がスイッチング素子をON、OFFすることにより、LEDを点滅することを特徴とする。
尚、複数個のLEDの接続には、並列接続、直列接続、並列と直列を組み合わせた接続を含む。
請求項2に記載の発明は、請求項1に記載の発明において、スイッチング素子は、ゲートに複数のビットを設けたFETであり、各ビットに2値の電圧を段階的に付与してゲート電圧にすることにより、PWM制御されたパルス電流波形を滑らかにしてあることを特徴とする。
FETは電界効果トランジスタ(Field−Effect Trannsistor)である
FETは電界効果トランジスタ(Field−Effect Trannsistor)である
請求項1に記載の発明によれば、交流を電源として、所定の周期とデューテイ比でPWM制御したパルス電流をLEDに供給してLEDを点滅させることができる。しかも本発明では、パルスのディーティや周期の制御、即ち時間軸制御にデジタル制御を用いている。従来はここにオペアンプとロジック回路などの組み合わせによるアナログ制御を使用していたが、明確な数値化と定式化を行わないアナログ動作であるため、複雑な制御や同期、精密なパラメータ設定、動作安定化が困難であった。本発明のデジタル制御では、フィードバック用に取得した電圧をAD変換したデータとし、これをもとに(式1)の数値演算を行うことで、精密安定動作、調整を容易とする。さらに可視光通信における光変調や同期、リニア調光など、アナログでは不可能であった複雑な制御が可能となる。本発明のデジタル制御素子として、DSP(Digital Signal Processor)やマイクロコンピュータを用い、全動作をファームウエアとして記述することにより、改良や仕様変更の際にはファームウエアの差し替えだけで対応でき、回路変更は不要となる。
LED回路部への入力電圧又はLED回路部の出力電圧の少なくとも一方の電圧VLを検出し、デジタル制御部は、予め設定した所定のデューテイ比Dkに対し、基準電圧V0と検知電圧VLの比を乗じてPWM制御のデューテイ比Duとしているので、フィードバックによる定電流制御ができる。即ち、検出電圧VLが基準電圧V0 よりも大きい場合にはPWM制御のデューテイ比Duが小さくなり、検出電圧VLが基準電圧V0 よりも小さい場合にはPWM制御のデューテイ比Duが大きくなり、パルス電流によりLEDに付与する電流を一定にできる。このように、LEDに付与する電流をPWM制御による定電流としているので、パルス電流による体感上のちらつきを小さくし、LEDの熱暴走を防ぎ、順方向電流のばらつきを吸収することができる。
請求項2に記載の発明によれば、請求項1に記載の発明と同様な作用効果を奏すると共に、パルス電流波形を角のない滑らかな波形にすることにより、ノイズの原因となる高調波成分を抑え、放射損失が生じるのを低減できる。即ち、パルス電流波形の立ち上がりを急峻にすると、図7(b)に示すようなスパイクZが出てノイズや放射損失の原因になるが、本発明では、図7(a)に示すように、立ち上がり波形を滑らかにでき、ノイズや放射損失を低減できる。
以下に、図1〜図4を参照して本発明の第1実施形態を説明する。第1実施の形態に係るLED発光装置は、表示用のLED発光装置1である。このLED発光装置1には、電源回路部3と、LED回路部5とが設けてあり、電源回路部3とLED回路部5との間にはトランス7が設けてあり、電源回路部3からの電流はトランス7を介してLED回路部5に流れるようになっている。
電源回路部3は、交流電流が入力される入力端子9a、9b間に設けて全波整流する整流用ダイオードブリッジ11と、ダイオードブリッジ11の出力端に設けて全波整流波形を谷埋めする谷埋め回路13と、スイッチング素子15と、スイッチング素子15のON、OFFを制御するデジタル制御部(CPU)17とを備えている。入力端子9a、9bの交流入力電圧は商用100〜230Vの交流電圧である。
谷埋め回路13は、整流用ダイオードブリッジ11の出力端に接続されており、コンデンサ19とダイオード21とから構成されており、ダイオードブリッジ11から出力された全波整流波形の電圧の谷を埋めている(図2(a)(b)参照)。本実施の形態では、谷埋め回路13の出力電圧をデジタル制御部17での駆動電圧としても取り込む為、例えば、デジタル制御部17の駆動電圧VDD の最小値2.5V程度まで谷埋めできれば良い。
谷埋め回路13の出力端はトランス7を介してスイッチング素子15に接続されていると共にデジタル制御回路17の駆動電源回路18に接続されている。デジタル制御部(CPU)17の駆動電源回路18は、抵抗23、ツェナーダイオード25及びコンデンサ27で構成されている。
スイッチング素子15は、MOS型FETであり、ゲートがデジタル制御部17に接続されており、デジタル制御部17からゲート電圧を受けてON、OFFされるようになっている。
スイッチング素子15は、MOS型FETであり、ゲートがデジタル制御部17に接続されており、デジタル制御部17からゲート電圧を受けてON、OFFされるようになっている。
LED回路部5は、複数個のLED31が直列に接続してあり、シリーズ抵抗33を介してダイオードブリッジ11に接続されている。LED回路5の出力端には、その出力電圧VLを検出する電圧検出部37が設けてあり、電圧検出部37は検出した電圧をA/D変換部36でA/D(アナログ/デジタル変換)変換して、変換したデジタル信号をデジタル制御部17に送っている。尚、符号35は抵抗である。
図4に示すように、デジタル制御部(CPU)17は、検出電圧比較部39、スタートアップデューテイ比設定部41、PWM制御用のデューテイ比設定部43、PWMデューテイ比演算部44、タイマー42、ゲート電圧供給部45及び調光部46が設けてあり、検出電圧比較部39は電圧検出部37の検出デジタル信号を受けて予め設定してある許容最大電圧VMAX 及び許容最小電圧VMINと比較する。スタートアップデューテイ比設定部41では、デジタル制御開始時に使用する為に仮に設定した所定のデューテイ比SUが格納してあり、スタートアップ時にこのデューテイ比SUでプログラムの駆動を開始する為のものである。デューテイ比設定部43では、設定したデューテイ比Dkを格納している。ゲート電圧供給部45では「1」「0」の2値で所定時間ON、OFするゲート電圧をスイッチング素子15に出力するようになっている。
尚、本実施の形態では、デューテイ比設定部43で設定するデューテイ比Dkや調光部46で計算に用いる係数Dim、その他の部位における数値の設定や変更はインターフェース48を介して行うことができる。
尚、本実施の形態では、デューテイ比設定部43で設定するデューテイ比Dkや調光部46で計算に用いる係数Dim、その他の部位における数値の設定や変更はインターフェース48を介して行うことができる。
次に、第1実施の形態の動作、作用効果を、図2及び図3を参照して説明する。図2(a)において、整流ダイオードブリッジ11で得た全波電圧波形Eは、谷埋め回路部13でピーク電圧の谷を電圧波形Fで示すように谷埋めし、図2(b)で示すような電圧を得る。そして、スイッチング素子15をON、OFF動作することにより、図2(c)に示すように、所定のデューテイ比のパルス電流を取り出す。
一方、図3に示すように、デジタル制御部(CPU)17では、ステップS1でメモリを初期化した後、ステップS2においてスタートアップデューテイ比設定部41(図4参照)で設定されたデューテイ比SU(任意であるが、例えば、50%)で所定時間ゲート電圧VGを付与してスイッチング素子をONにし、ステップS3において、100%からデューテイ比(%)引いた時間ゲート電圧VGを0にしてスイッチング素子15をOFFにする。そして、ステップS4及びステップS5において、予め設定した所定回数のスタートアップ(ステップS2〜S5)が成された後に、ステップS6で電圧検出部37(図1参照)から検出電圧値VLを受け取る。
次に、ステップS7で許容最大電圧VMAX よりも検出電圧VLが小さいか否かを判断し、小さい場合にはステップS8で検出電圧VLが許容最小電圧VMINよりも大きいか否かを判断する。VMAX 及びVMINは、トランスの設定、負荷や回路によっても異なり、基準電圧に対する所定の範囲に設定してある。例えば、基準電圧が0.3Vの場合、許容最大電圧VMAX は1.5Vであり、許容最小電圧VMINは0.2Vである。
そして、ステップS7及びS8で検出電圧VLが所定の範囲内にある場合には、ステップS9でPWM制御のデューテイ比Duを下記式1により演算する。
そして、ステップS7及びS8で検出電圧VLが所定の範囲内にある場合には、ステップS9でPWM制御のデューテイ比Duを下記式1により演算する。
Du=A×Dk×(VO/VL)・・・式1
Dkは予め設定したデューテイ比、VOは前記電圧検出部で検出するべき基準電圧、 VL は前記電圧検出部で検出した検出電圧、Aは係数であり、係数Aは、調光係数Dimや回路に基づいて設定した所定の値である。調光係数Dimは0〜1であり、調光しない場合は1である。
基準電圧VOは、LEDを流れる電流IF とLEDのグランド間の抵抗によって決まる基準電圧である。
Dkは予め設定したデューテイ比、VOは前記電圧検出部で検出するべき基準電圧、 VL は前記電圧検出部で検出した検出電圧、Aは係数であり、係数Aは、調光係数Dimや回路に基づいて設定した所定の値である。調光係数Dimは0〜1であり、調光しない場合は1である。
基準電圧VOは、LEDを流れる電流IF とLEDのグランド間の抵抗によって決まる基準電圧である。
Dkは、デューテイ比設定部43から取得された値であり、例えば、50%である。本実施の形態では、基準電圧VO に対して検出電圧VLを徐算した値をデューテイ比Dkに乗算しているので、PWM制御によるLEDの定電流駆動を図ることができる。即ち、検出電圧VLが大きい場合には予め設定したデューテイ比DkよりもPWM制御するデューテイ比Duを小さくして点灯パルス電流を少なくし、検出電圧VLが小さい場合には予め設定したデューテイ比DkよりもPWM制御するデューテイ比Duを大きくして点灯パルス電流を多くすることにより、LED31をフィードバック制御に基づく定電流点灯ができる。
そして、ステップS10で演算されたデューテイ比Du時間だけゲート電圧をONにし、ステップS11で100からデューテイ比Du(%)を引いた時間だけOFFにする。
本実施の形態によれば、所定のデューテイ比でLEDを点滅するので、パルス電流による体感上のちらつきを小さくし、LEDの熱暴走を防ぎ、順方向電流のばらつきを吸収することができる。
そして、ステップS10で演算されたデューテイ比Du時間だけゲート電圧をONにし、ステップS11で100からデューテイ比Du(%)を引いた時間だけOFFにする。
本実施の形態によれば、所定のデューテイ比でLEDを点滅するので、パルス電流による体感上のちらつきを小さくし、LEDの熱暴走を防ぎ、順方向電流のばらつきを吸収することができる。
本実施の形態によれば、谷埋め回路により処理された電圧波形を、プログラムによるデジタル制御で、所定の周期のデューテイ比Duの矩形パルス電流をLEDに供給できる。即ち、本実施の形態では、パルスのディーティや周期の制御、即ち時間軸制御にデジタル制御を用いている。デジタル制御では、フィードバック用に取得した電圧をAD変換したデータとし、これをもとに数値演算を行うことで、精密安定動作、調整を容易とする。さらに可視光通信における光変調や同期、リニア調光など、アナログでは不可能であった複雑な制御が可能となる。
LED31を点灯するパルス電流をデジタル制御で形成するので、デューティ比の設定値や調光係数等を変えることにより複雑な調光制御も容易にできる。更に、LEDを光通信に利用する為、デジタル制御部(CPU)17にPLC(Power Line Communication)の機能を付加する場合でも同期や調光制御がし易い。
以下に本発明の他の実施の形態を説明するが、以下に説明する実施の形態において、上述の第1実施の形態と同一の作用効果を奏する部分には同一の符合を付することにより、その部分の説明を省略し、以下の説明では第1実施の形態と主に異なる点を説明する。
図5〜図7を参照して、第2実施の形態にかかるLED発光装置を説明する。図5は、デジタル制御部17とスイッチング素子15との接続部を抜き出して示したものであり、スイッチング素子15のゲートに複数のビット(第2実施の形態では3つのビット)G0、G1、G2を設けていることが第1実施の形態と異なっている。その他の回路構成は第1実施の形態と同様である。「2R」は抵抗Rの2倍の抵抗を意味する。
図5〜図7を参照して、第2実施の形態にかかるLED発光装置を説明する。図5は、デジタル制御部17とスイッチング素子15との接続部を抜き出して示したものであり、スイッチング素子15のゲートに複数のビット(第2実施の形態では3つのビット)G0、G1、G2を設けていることが第1実施の形態と異なっている。その他の回路構成は第1実施の形態と同様である。「2R」は抵抗Rの2倍の抵抗を意味する。
この第2実施の形態では、図6にステップS21〜S23示すように、各ビットG0、G1、G2毎に「0」「1」の2値の組み合わせとなるように、パルス電流波形の立ち上がりにおけるステップS21〜S23と、立ち下がりにおけるステップS23〜S24において各ビットG0、G1、G2からゲート電圧を順次付与することにより、図7(a)に示すような、角のない滑らかな矩形のパルス電流を形成できる。尚、図6においてステップS22〜S23時間は、PWM制御のデューテイ比Duによるオン期間である。
パルス電流波形を、図7(a)に示すような角のない滑らかな波形にすることにより、図7(b)のような角がある波形(急峻な波形)に比較して、ノイズの原因となる高調波成分が大きくなったり、放射損失が生じるのを低減できる。即ち、パルス電流波形の立ち上がり部を急峻にすると、図7(b)に示すようなスパイクZが出てノイズや放射損失の原因になるが、本発明ではパルス電流波形における立ち上がりや立下り波形を滑らかにできるので、ノイズや放射損失を低減できる。
本発明は上述した実施の形態に限らず、本発明の要旨を逸脱しない範囲で種々変形可能である。
例えば、図8に示すように、電圧検出部36を電源回路部3の出力端に設けて、電源回路部3の出力電圧(換言すれば、LED回路部5への入力電圧)VLSで検出するものであっても良いし、図9に示すようにLED回路部5の出力端と電源回路部3の出力端との両方に設けて、各電圧を検出してこれらの平均値を検出電圧VLSとするものであっても良い。尚、図9に示すようにLED回路部5と電源回路部3との両方に電圧検出部36を設けることにより、トランス一次側と二次側との同時監視をすることができる。また、図8及び図9に示す変形例では、電源回路部3(トランス一次側)に電圧検出部36を設けているので、電源回路部3の電圧変動を直接監視することができる。
また、LED発光装置1の回路にインターフェースを設けないで、制御プログラムや各種制御値を固定にするものであっても良い。
整流用ダイオードブリッジ11の出力である全波整流波形を谷埋めする谷埋め回路の代わりに、大容量のコンデンサを接続して平滑回路にしても良い。この場合大型のコンデンサが占めるスペースが必要で、また力率が低下する。
同様に、デジタル制御部(CPU)の駆動電圧VDDも外部電源を用いてもよい。
本発明にかかるLED発光装置は、画像表示器のバックライトや、光通信用に用いるものであってもよい。
上述した実施の形態において、電源回路部3に並列に設けた複数のスイッチング素子15と、各スイッチング素子15に対応するトランス7と、各トランス7に対応するLED回路5とを設け、1つのデジタル制御部(CPU)17で、複数のスイッチング素子15を順次駆動して、複数チャンネル駆動発光としても良い。
LEDは、一個のみであっても良いし、複数個のLEDを並列接続や、直列及び並列を組合わせた接続にしてもよい。
整流用ダイオードブリッジ11の出力である全波整流波形を谷埋めする谷埋め回路の代わりに、大容量のコンデンサを接続して平滑回路にしても良い。この場合大型のコンデンサが占めるスペースが必要で、また力率が低下する。
同様に、デジタル制御部(CPU)の駆動電圧VDDも外部電源を用いてもよい。
本発明にかかるLED発光装置は、画像表示器のバックライトや、光通信用に用いるものであってもよい。
上述した実施の形態において、電源回路部3に並列に設けた複数のスイッチング素子15と、各スイッチング素子15に対応するトランス7と、各トランス7に対応するLED回路5とを設け、1つのデジタル制御部(CPU)17で、複数のスイッチング素子15を順次駆動して、複数チャンネル駆動発光としても良い。
LEDは、一個のみであっても良いし、複数個のLEDを並列接続や、直列及び並列を組合わせた接続にしてもよい。
1 LED発光装置
3 電源回路部
5 LED回路部
11 整流用ダイオードブリッジ
13 谷埋め回路
15 スイッチング素子
17 デジタル制御部(CPU)
31 LED
3 電源回路部
5 LED回路部
11 整流用ダイオードブリッジ
13 谷埋め回路
15 スイッチング素子
17 デジタル制御部(CPU)
31 LED
Claims (2)
- 1個又は複数個のLEDからなるLED回路部と、LED回路部にパルス電流を供給する電源回路部とを備え、電源回路部は、交流電流が入力される入力端子間に設けて全波整流する整流用ダイオードブリッジと、ダイオードブリッジの出力端に設けて全波整流波形を谷埋めする谷埋め回路部と、谷埋め回路部の出力端に設けたスイッチング素子と、LED回路部への入力電圧又はLED回路部の出力電圧の少なくとも一方の電圧を検出する電圧検出部と、スイッチング素子をON、OFF制御するデジタル制御部とを備え、電圧検出部は検出した電圧をAD変換して数値化し、デジタル制御部はPWM制御のデューテイ比Duを下記式1により演算し、
Du=A×Dk×(VO/VL)・・・式1
(Dkは予め設定したデューテイ比、VOは前記電圧検出部で検出するべき基準電圧、VLは前記電圧検出部で検出した検出電圧、Aは係数)
PWM制御のデューテイ比Duに基づいてデジタル制御部がスイッチング素子をON、OFFすることにより、LEDを点滅することを特徴とするLED発光装置。 - スイッチング素子は、ゲートに複数のビットを設けたFETであり、各ビットに2値の電圧を段階的に付与してゲート電圧にすることにより、PWM制御されたパルス電流波形を滑らかにしてあることを特徴とする請求項1に記載のLED発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093731A JP2011228325A (ja) | 2010-04-15 | 2010-04-15 | Led発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093731A JP2011228325A (ja) | 2010-04-15 | 2010-04-15 | Led発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011228325A true JP2011228325A (ja) | 2011-11-10 |
Family
ID=45043390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010093731A Pending JP2011228325A (ja) | 2010-04-15 | 2010-04-15 | Led発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011228325A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135231A (ja) * | 2011-12-23 | 2013-07-08 | Samsung Electro-Mechanics Co Ltd | 発光ダイオード駆動装置 |
CN110927443A (zh) * | 2019-12-06 | 2020-03-27 | 深圳朗特智能控制股份有限公司 | 一种pwm调制后的电流检测方法及电路 |
-
2010
- 2010-04-15 JP JP2010093731A patent/JP2011228325A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135231A (ja) * | 2011-12-23 | 2013-07-08 | Samsung Electro-Mechanics Co Ltd | 発光ダイオード駆動装置 |
CN110927443A (zh) * | 2019-12-06 | 2020-03-27 | 深圳朗特智能控制股份有限公司 | 一种pwm调制后的电流检测方法及电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110197B2 (ja) | Led駆動装置及びled照明装置 | |
JP4199201B2 (ja) | 電源装置及び照明装置 | |
JP5132749B2 (ja) | 光源点灯装置及び照明器具 | |
US10015851B2 (en) | Ballast circuit | |
JP6403042B2 (ja) | 電源装置およびそれを用いた照明器具 | |
JP2011065980A (ja) | 光源を駆動するためのシステム及び方法 | |
JP5761301B2 (ja) | 点灯装置および照明器具 | |
JP2013135509A (ja) | スイッチング電源装置および発光ダイオード照明装置 | |
JPWO2012121205A1 (ja) | スイッチング電流制御回路、led調光システムおよびled照明機器 | |
JP2012227051A (ja) | 点灯装置及び照明器具 | |
JP2011035112A (ja) | 発光ダイオード駆動回路、照明機器 | |
US10299331B2 (en) | LED retrofit driver circuit and method of operating the same | |
JP2013229234A (ja) | 電源装置および照明装置 | |
JP6315336B2 (ja) | 点灯装置及び照明器具 | |
KR20110136537A (ko) | 과전압 보호와 정전류 구동을 위한 led 구동 회로 및 방법 | |
US9307606B2 (en) | Light emitting device driver circuit and control circuit and control method thereof | |
JP6176567B2 (ja) | 点灯装置 | |
JP2019029351A (ja) | 照明システム | |
US8773046B2 (en) | Driving circuit having voltage dividing circuits and coupling circuit for controlling duty cycle of transistor and related circuit driving method thereof | |
JP2010287430A (ja) | Led点灯装置 | |
JP2011228325A (ja) | Led発光装置 | |
JP6840997B2 (ja) | 照明装置および照明器具 | |
KR101448655B1 (ko) | 조명용 역률 보상 회로 및 구동 방법 | |
JP2011238439A (ja) | Led点灯装置 | |
KR101705831B1 (ko) | 발광 장치를 위한 조광 장치 |