JP2011222673A - バンプ形成方法及び半導体装置の製造方法 - Google Patents
バンプ形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011222673A JP2011222673A JP2010088886A JP2010088886A JP2011222673A JP 2011222673 A JP2011222673 A JP 2011222673A JP 2010088886 A JP2010088886 A JP 2010088886A JP 2010088886 A JP2010088886 A JP 2010088886A JP 2011222673 A JP2011222673 A JP 2011222673A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- bump
- metal
- electrode
- metal nanoparticles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】基材の金属電極上にノズルから液滴を吐出してバンプを形成するバンプ形成方法であって、樹脂を含む第1の液滴をノズルから吐出して、前記金属電極の一部に樹脂突起部を設ける工程と、分散剤と金属ナノ粒子とを含む第2の液滴をノズルから吐出して、前記金属電極の残部と前記樹脂突起部とを前記金属ナノ粒子で覆う工程と、を含むことを特徴とするバンプ形成方法である。
【選択図】図1
Description
また、本発明の一態様であるバンプ形成方法は、更に、前記樹脂突起部を設ける位置に、予め下地金属膜を凹型に形成する工程をさらに含むことを特徴とするバンプ形成方法である。
また、本発明の一態様であるバンプ形成方法は、更に、前記樹脂突起部を設けた基材を加熱する工程をさらに含むことを特徴とするバンプ形成方法である。
また、本発明の一態様であるバンプ形成方法は、更に、前記金属電極の残部と前記樹脂突起部とが前記金属ナノ粒子で覆われた基材を加熱する工程をさらに含むことを特徴とする記載のバンプ形成方法である。
また、本発明の一態様であるバンプ形成方法は、前記樹脂突起部を形成する樹脂は、導電性を有する樹脂であることを特徴とするバンプ形成方法である。
また、本発明の一態様であるバンプ形成方法は、前記金属ナノ粒子の加熱は、前記金属ナノ粒子を溶融させるための加熱であることを特徴とするバンプ形成方法である。
本発明の半導体装置の製造方法は、本発明の上記バンプ形成方法により、半導体装置の基材にバンプを形成することを特徴とする半導体装置の製造方法である。
また、本発明の半導体装置の製造方法によれば、高精度のバンプが形成されているので、信頼性に優れたフリップチップ実装が容易にできる半導体装置を提供できる。
図1は、本実施形態において、それぞれの製造段階における基材の一例を示す断面図である。
本実施形態のバンプ形成方法に使用される基材1上には、図1(a)に示すように、電極2が設けられている。電極2は、シリコン半導体デバイスの場合には一般的にアルミニウム、アルミニウム合金、銅、銅合金などであり、半導体用樹脂基板の場合には、銅、ニッケルに金メッキを施したものである。さらに、半田バンプを用いたフリップチップ実装を行う場合は、電極2上に下地金属膜4が付加的に形成される。
(実施例1)
まず、基材1として、複数の半導体デバイスが形成された8インチのシリコンウエハを用い、樹脂基板3としてポリイミド樹脂を用いた。なお、ピッチは40μmとし、ポリイミド樹脂の開口直径は15μmとした。開口部の内部の集積回路には電極2としてアルミニウム電極(以下、アルミ電極)が電気的に接続されており、その上に直径20μmの下地金属膜4が形成されている。下地金属膜4は、スパッタ法により形成された薄膜三層構造であり、アルミ電極側から順に厚み0.3μmのTi、厚み0.4μmのNi−7at%V合金、厚み0.3μmのCuとし、全体の構造としては、図1(a)に示したものとした。
まず、基材1として、複数の半導体デバイスが形成された8インチのシリコンウエハを用い、樹脂基板3としてポリイミド樹脂を用いた。ポリイミド樹脂の開口直径は15μmとし、開口部の内部の集積回路には電極2としてアルミ電極が電気的に接続されており、その上に直径20μmの下地金属膜4が形成されている。下地金属膜4は、図4(b)に示す形状であり、スパッタ法により形成された薄膜三層構造で、アルミ電極側から順に厚み0.3μmのTi、厚み0.4μmのNi−7at%V合金、厚み0.3μmのCuとした。
本実施例では、実施例1と同様にバンプを形成したが、樹脂突起部5を形成する樹脂については、樹脂中に金属Ni粒子を分散させて導電性樹脂とした。具体的な手順は、以下のとおりである。
本実施例では、実施例2と同様にバンプを形成したが、樹脂突起部5を形成する樹脂については、樹脂中に金属Ni粒子を分散させて導電性樹脂とした。具体的な手順は、以下のとおりである。
2 電極
3 樹脂基板
4 下地金属膜
5 樹脂突起部
6 皮膜
Claims (7)
- 基材の金属電極上にノズルから液滴を吐出してバンプを形成するバンプ形成方法であって、
樹脂を含む第1の液滴をノズルから吐出して、前記金属電極の一部に樹脂突起部を設ける工程と、
分散剤と金属ナノ粒子とを含む第2の液滴をノズルから吐出して、前記金属電極の残部又はその一部と前記樹脂突起部とを前記金属ナノ粒子で覆う工程と、を含むことを特徴とするバンプ形成方法。 - 前記樹脂突起部を設ける位置に、予め下地金属膜を凹型に形成する工程をさらに含むことを特徴とする請求項1記載のバンプ形成方法。
- 前記樹脂突起部を設けた基材を加熱する工程をさらに含むことを特徴とする請求項1又は2記載のバンプ形成方法。
- 前記金属電極の残部と前記樹脂突起部とが前記金属ナノ粒子で覆われた基材を加熱する工程をさらに含むことを特徴とする請求項1〜3のいずれか1項に記載のバンプ形成方法。
- 前記樹脂突起部を形成する樹脂は、導電性を有する樹脂であることを特徴とする請求項1〜4のいずれか1項に記載のバンプ形成方法。
- 前記金属ナノ粒子の加熱は、前記金属ナノ粒子を溶融させるための加熱であることを特徴とする請求項4に記載のバンプ形成方法。
- 請求項1〜6のいずれか1項に記載のバンプ形成方法により、半導体装置の基材にバンプを形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088886A JP5445293B2 (ja) | 2010-04-07 | 2010-04-07 | バンプ形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088886A JP5445293B2 (ja) | 2010-04-07 | 2010-04-07 | バンプ形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011222673A true JP2011222673A (ja) | 2011-11-04 |
JP5445293B2 JP5445293B2 (ja) | 2014-03-19 |
Family
ID=45039288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010088886A Expired - Fee Related JP5445293B2 (ja) | 2010-04-07 | 2010-04-07 | バンプ形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5445293B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326108A (ja) * | 1993-05-11 | 1994-11-25 | Citizen Watch Co Ltd | 突起電極およびその製造方法 |
JP2002373967A (ja) * | 2001-06-14 | 2002-12-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006196570A (ja) * | 2005-01-12 | 2006-07-27 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、回路基板、電気光学装置、並びに電子機器 |
WO2009125609A1 (ja) * | 2008-04-07 | 2009-10-15 | 株式会社新川 | ボンディング装置及びボンディング方法 |
-
2010
- 2010-04-07 JP JP2010088886A patent/JP5445293B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326108A (ja) * | 1993-05-11 | 1994-11-25 | Citizen Watch Co Ltd | 突起電極およびその製造方法 |
JP2002373967A (ja) * | 2001-06-14 | 2002-12-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006196570A (ja) * | 2005-01-12 | 2006-07-27 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、回路基板、電気光学装置、並びに電子機器 |
WO2009125609A1 (ja) * | 2008-04-07 | 2009-10-15 | 株式会社新川 | ボンディング装置及びボンディング方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5445293B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7726545B2 (en) | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei | |
US7910403B2 (en) | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same | |
KR101179744B1 (ko) | 플립 칩 실장 방법 및 플립 칩 실장체 | |
KR100417367B1 (ko) | 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체 | |
US20080197173A1 (en) | Method for Forming Solder Bump and Method for Mounting Semiconductor Device | |
US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
US10475729B2 (en) | Packaged semiconductor device with a particle roughened surface | |
US20100309641A1 (en) | Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip | |
KR20030067590A (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
KR20010051329A (ko) | 반도체 장치 및 그 제조 방법 | |
US7422973B2 (en) | Method for forming multi-layer bumps on a substrate | |
US20180190608A1 (en) | Packaged semiconductor device with a reflow wall | |
KR20010051327A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007116145A (ja) | 複数のはんだ接続部を上面に備える回路基板を製造する方法 | |
US9674952B1 (en) | Method of making copper pillar with solder cap | |
US20100167466A1 (en) | Semiconductor package substrate with metal bumps | |
US20180218970A1 (en) | Method for forming solder bumps using sacrificial layer | |
JP5445293B2 (ja) | バンプ形成方法 | |
US8174113B2 (en) | Methods of fabricating robust integrated heat spreader designs and structures formed thereby | |
JP5423177B2 (ja) | バンプ形成方法及び半導体装置の製造方法 | |
JP2013211344A (ja) | 多層配線板の製造方法 | |
TW201422083A (zh) | 焊球及使用其之印刷電路基板、以及半導體封裝件 | |
JP2005302845A (ja) | 電子部品実装体、電子部品実装体の製造方法、および導電性接着剤 | |
KR20050113031A (ko) | 솔더제팅법을 이용한 다원계 솔더범프의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5445293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |