JP2011221262A - Control circuit device for light-emitting element and method of controlling the same - Google Patents
Control circuit device for light-emitting element and method of controlling the same Download PDFInfo
- Publication number
- JP2011221262A JP2011221262A JP2010089990A JP2010089990A JP2011221262A JP 2011221262 A JP2011221262 A JP 2011221262A JP 2010089990 A JP2010089990 A JP 2010089990A JP 2010089990 A JP2010089990 A JP 2010089990A JP 2011221262 A JP2011221262 A JP 2011221262A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- pulse voltage
- light
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000011159 matrix material Substances 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 101000737052 Homo sapiens Coiled-coil domain-containing protein 54 Proteins 0.000 abstract description 14
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 abstract description 14
- 102100022441 Sperm surface protein Sp17 Human genes 0.000 abstract description 14
- 230000000630 rising effect Effects 0.000 description 18
- 101150077668 TSF1 gene Proteins 0.000 description 8
- 230000007704 transition Effects 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 3
- 101150060219 tsp-1 gene Proteins 0.000 description 3
- 101150025934 tsr1 gene Proteins 0.000 description 3
- 101100315400 Caenorhabditis elegans tsp-17 gene Proteins 0.000 description 2
- 101100202924 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) tsp-2 gene Proteins 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 1
- 101100370119 Treponema pallidum (strain Nichols) tpf1 gene Proteins 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
- H05B47/16—Controlling the light source by timing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/40—Details of LED load circuits
- H05B45/44—Details of LED load circuits with an active control inside an LED matrix
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
- B60Q2900/00—Features of lamps not covered by other groups in B60Q
- B60Q2900/40—Several lamps activated in sequence, e.g. sweep effect, progressive activation
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Led Devices (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は発光素子をオンタイミング又はオフタイミングをずらして発光させ、消費電流が所定のタイミングに集中するのを排除し、消費電流が増大することによって生じるノイズを抑制することができる発光素子制御回路装置およびその制御方法に関する。 The present invention allows a light emitting element to emit light by shifting an on timing or an off timing, eliminates concentration of current consumption at a predetermined timing, and suppresses noise caused by increase in current consumption. The present invention relates to an apparatus and a control method thereof.
発光素子、表示素子としてよく知られている半導体素子としては発光ダイオード（ＬＥＤ；Lighting Emitting Diode）、有機発光ダイオード（ＯＬＥＤ；Organic
Lighting Emitting Diode）、レーザーダイオード(ＬＤ；Laser Diode)などが知られている。発光素子はたとえば、携帯電話、時計、キャラクター表示、装飾等に用いられる。
Semiconductor elements well known as light emitting elements and display elements include light emitting diodes (LEDs) and organic light emitting diodes (OLEDs).
Lighting Emitting Diodes (LDs), laser diodes (LDs), and the like are known. The light emitting element is used for, for example, a mobile phone, a clock, a character display, a decoration and the like.
図５は特許文献１（特開２００１−３４３９３６号公報、図１）に示された画像形成装置を示す。画像形成装置の表示装置には、操作パネルに含まれる４×３のマトリクスにより構成されたＬＥＤダイナミック駆動部が示される。なお、特許文献１に開示された画像形成装置はマトリクス配列された発光ダイオードを用いた操作パネルの消費電力を低減させるというものである。 FIG. 5 shows an image forming apparatus disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2001-343936, FIG. 1). The display device of the image forming apparatus shows an LED dynamic drive unit configured by a 4 × 3 matrix included in the operation panel. Note that the image forming apparatus disclosed in Patent Document 1 reduces the power consumption of an operation panel using light-emitting diodes arranged in a matrix.
図５を参照すると、ＬＥＤダイナミック駆動部は、４つのＰＮＰトランジスタＴＲ０乃至ＴＲ３を用いたコモンドライバ１、マトリクス状に配列された４×３のＬＥＤ群２を備える。また、各発色光、すなわち、緑（Ｇ０、Ｇ１、Ｇ２、Ｇ３）、赤（Ｒ０、Ｒ１、Ｒ２、Ｒ３）、及び黄色（Ｙ０、Ｙ１、Ｙ２、Ｙ３）に流れる電流を調整するための電流制限抵抗群３、および３つのＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹを用いたデータドライバ４を備える。ＬＥＤ群２は、２つのドライバ、すなわち、コモンドライバ１及びデータドライバ４によって駆動される。 Referring to FIG. 5, the LED dynamic drive unit includes a common driver 1 using four PNP transistors TR0 to TR3, and a 4 × 3 LED group 2 arranged in a matrix. Also, currents for adjusting the currents flowing in the respective colored light, that is, green (G0, G1, G2, G3), red (R0, R1, R2, R3), and yellow (Y0, Y1, Y2, Y3). A limiting resistor group 3 and a data driver 4 using three NPN transistors TRG, TRR, and TYY are provided. The LED group 2 is driven by two drivers, that is, a common driver 1 and a data driver 4.
ＣＰＵ５は画像形成装置の制御をつかさどり、所定の条件に応じて２つのドライバで指定された駆動トランジスタを時分割的に駆動するための駆動信号を出力ポートＣＯＭ０乃至ＣＯＭ３及び出力ポートＤＡＴＡ０乃至２に出力する。ＣＰＵ５は、読出し専用メモリＲＯＭ７に格納されているプログラムと読み書き自由なメモリＲＡＭ８に記憶されている情報に基づいて、ＬＥＤダイナミック駆動部を含む画像形成装置全体を制御する中央処理装置である。 The CPU 5 controls the image forming apparatus, and outputs drive signals for driving the drive transistors designated by the two drivers in a time-sharing manner to the output ports COM0 to COM3 and the output ports DATA0 to 2 according to predetermined conditions. To do. The CPU 5 is a central processing unit that controls the entire image forming apparatus including the LED dynamic drive unit based on a program stored in the read-only memory ROM 7 and information stored in the read / write memory RAM 8.
コモンドライバ１の各ＰＮＰ型トランジスタＴＲ０乃至ＴＲ３のエミッタは５Ｖの電源と接続され、各コレクタはＬＥＤ群２のそれぞれ対応する位置に配置されている。 The emitters of the PNP transistors TR0 to TR3 of the common driver 1 are connected to a 5V power source, and the collectors are arranged at corresponding positions in the LED group 2, respectively.
ＰＮＰトランジスタＴＲ０乃至ＴＲ３のベースは、ＣＰＵ５の対応する出力ポートＣＯＭ0乃至ＣＯＭ３にそれぞれ接続されている。出力ポートＣＯＭ０乃至ＣＯＭ３には時分割駆動信号が出力される。時分割駆動信号が“Ｈｉｇｈ（Ｈ）”レベルにあるときは、ＰＮＰトランジスタＴＲ０乃至ＴＲ３はオフ状態にあるが、“Ｌｏｗ（Ｌ）”レベルにあるときは、これらのトランジスタはオンの状態に移行する。 The bases of the PNP transistors TR0 to TR3 are connected to the corresponding output ports COM0 to COM3 of the CPU 5, respectively. A time division drive signal is output to the output ports COM0 to COM3. When the time-division drive signal is at “High (H)” level, the PNP transistors TR0 to TR3 are in an off state, but when they are at “Low (L)” level, these transistors are turned on. To do.
一方、データドライバ４の各ＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹは発色光対応に設けられており、その各エミッタはアースに接続され、各コレクタは対応する電流制限抵抗ＲＧ、ＲＲ、ＲＹを介して、それぞれの発色光を有するＬＥＤの各カソード側に接続されている。また、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹのベースＣＰＵ５の出力ポートＤＡＴＡ０乃至ＤＡＴＡ２にそれぞれ接続されている。出力ポートＤＡＴＡ０乃至ＤＡＴＡ２に出力される時分割の駆動信号が“Ｌｏｗ（Ｌ）”レベルのままでは、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオフの状態にあるが、“Ｈｉｇｈ（Ｈ）”レベルとすると、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオンの状態になる。 On the other hand, each NPN type transistor TRG, TRR, TYY of the data driver 4 is provided for coloring light, each emitter thereof is connected to the ground, and each collector is connected through a corresponding current limiting resistor RG, RR, RY. , And connected to each cathode side of the LED having the respective colored light. The transistors TRG, TRR, and TYY are connected to the output ports DATA0 to DATA2 of the base CPU 5 respectively. If the time-division drive signal output to the output ports DATA0 to DATA2 remains at the “Low (L)” level, the transistors TRG, TRR, and TYY are in the off state, but if the “High (H)” level is assumed, The transistors TRG, TRR, and TYY are turned on.
したがって、コモンドライバ１のいずれかのＰＮＰ型トランジスタＴＲｉ（ｉは０乃至３のいずれかを示す）のベース電圧を“Ｌ”とすると同時に、データドライバ４のいずれかのＮＰＮ型トランジスタＴＲｊ（ｊはＧ，Ｒ，Ｙのいずれかを示す）のベースの電圧レベルを“Ｈ”とすると選択された（ｉ，ｊ）に配置されているＬＥＤに電流が流され点灯される。 Therefore, the base voltage of any PNP transistor TRi (i represents any one of 0 to 3) of the common driver 1 is set to “L”, and at the same time, any NPN transistor TRj (j is When the voltage level of the base of G (indicating one of G, R, and Y) is set to “H”, a current is supplied to the LED arranged at the selected (i, j) to be lit.
特許文献１にはマトリクス状に配列された発光ダイオードを時分割駆動させる第１及び第２の駆動手段、すなわち、コモンドライバ１とデータドライバ４の間にＬＥＤマトリクス２が直列に接続されているものが開示されている。 Patent Document 1 discloses first and second driving means for driving light-emitting diodes arranged in a matrix in a time-sharing manner, that is, an LED matrix 2 connected in series between a common driver 1 and a data driver 4. Is disclosed.
図６は、本出願人がすでに提案済みの特許文献２（国際公開第ＷＯ２００６／１３７２７３号パンフレット、図１）に示された、発光制御回路を一部参照符号を替えて示す。発光制御回路６００は、ＰＷＭ制御回路６１と、昇圧回路６２と、スイッチＳＷ１〜ＳＷ３と、定電流ドライバＫ１〜Ｋ３とを備える。 FIG. 6 shows a part of the light emission control circuit shown in Patent Document 2 (International Publication No. WO2006 / 137273, FIG. 1) already proposed by the present applicant. The light emission control circuit 600 includes a PWM control circuit 61, a booster circuit 62, switches SW1 to SW3, and constant current drivers K1 to K3.
図６に示される発光制御回路６００の回路構成の特徴は要約すると次のとおりである。すなわち、複数個の発光素子Ｄ１、Ｄ２、およびＤ３を点灯させる発光制御回路６００は、発光素子Ｄ１、Ｄ２、およびＤ３に供給するための電流Ｉｏ１、Ｉｏ２、およびＩｏ３を発生する電流源回路Ｋ１、Ｋ２、およびＫ３を備える。また、発光制御回路６００は発光素子に対応して配置され、電流源回路Ｋ１、Ｋ２、およびＫ３が発生した電流を発光素子に供給するか否かを切り替える複数個のスイッチＳＷ１、ＳＷ２、ＳＷ３と、各スイッチＳＷ１、ＳＷ２、ＳＷ３を制御して電流源回路が発生した電流を各発光素子に断続的に供給し、かつ、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うＰＷＭ制御回路６１を備える。 The characteristics of the circuit configuration of the light emission control circuit 600 shown in FIG. 6 are summarized as follows. That is, the light emission control circuit 600 that lights the plurality of light emitting elements D1, D2, and D3 includes a current source circuit K1 that generates currents Io1, Io2, and Io3 to be supplied to the light emitting elements D1, D2, and D3. K2 and K3 are provided. The light emission control circuit 600 is arranged corresponding to the light emitting element, and a plurality of switches SW1, SW2, SW3 for switching whether to supply the current generated by the current source circuits K1, K2, and K3 to the light emitting element. The current generated by the current source circuit is intermittently supplied to each light emitting element by controlling each switch SW1, SW2, SW3, and the switching from the current supply stop state to the start state is different for each light emitting element. The PWM control circuit 61 performed in the above is provided.
したがって、特許文献２は発光素子Ｄ１、Ｄ２、およびＤ３に電流を供給するにあたり、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うものであるから特許文献１と同様に発光素子を時分割で制御するものを開示している。 Therefore, in Patent Document 2, when supplying current to the light-emitting elements D1, D2, and D3, switching from the current supply stop state to the start state is performed at different timings for each light-emitting element. Discloses a method for controlling light emitting elements in a time-sharing manner.
図７は特許文献３、図１（ａ）に示されたＬＥＤ駆動装置について一部参照符号を替え、かつ、一部参照符号を追加するとともに、図１（ｂ）の一部も追加して示す。 FIG. 7 shows a part of the LED driving device shown in Patent Document 3 and FIG. 1 (a), in which some reference symbols are changed, and some reference symbols are added, and part of FIG. 1 (b) is also added. Show.
特許文献３は、ＬＥＤをＬＣＤのバックライトや各種照明として用い、明るさを調節するためにＬＥＤをパルス幅によって通電制御する際、並列接続した多くのＬＥＤが一斉にオンオフすることによって生じるノイズを防止し、また、ＬＥＤの急激な光度増加時にもＬＥＤが安定して作動することができるようにしたＬＥＤ駆動を提供するとしている。 In Patent Document 3, when LEDs are used as backlights for LCDs or various kinds of illumination and the LEDs are energized and controlled with pulse widths to adjust the brightness, noise generated by turning on / off many LEDs connected in parallel at the same time is detected. In addition, the present invention provides an LED drive that prevents the LED from operating stably even when the light intensity of the LED suddenly increases.
図７において、ＬＥＤ駆動装置７００は、ＬＥＤ発光部７１とＬＥＤ発光部７１を制御するＬＥＤ駆動制御部７２とを備える。ＬＥＤ発光部７１にはそれぞれ複数のＬＥＤを直列に接続したＬＥＤＧ１、ＬＥＤＧ２、ＬＥＤＧ３、ＬＥＤＧ４、ＬＥＤＧ５の５グループ並列に接続した構成が示されている。ＬＥＤ発光部７１には電源７３から電流が供給され、各ＬＥＤグループのアース線側にスイッチング素子としてのトランジスタをＬＥＤグループごとにＴｒ.１、Ｔｒ.２、Ｔｒ.３、Ｔｒ.４、Ｔｒ.５の５個設け、これらを制御指示信号Ｓに応じて駆動パルスを供給するＰＷＭ（Pulse Width Modulation）制御部７４から、駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、ＤＲＶ５を出力して駆動制御を行うものを示す。 In FIG. 7, the LED drive device 700 includes an LED light emission unit 71 and an LED drive control unit 72 that controls the LED light emission unit 71. The LED light-emitting unit 71 has a configuration in which a plurality of LEDs are connected in parallel in groups of LEDG1, LEDG2, LEDG3, LEDG4, and LEDG5. A current is supplied to the LED light emitting unit 71 from a power source 73, and a transistor as a switching element is connected to the ground line side of each LED group for each LED group Tr.1, Tr.2, Tr.3, Tr.4, Tr. 5 is provided, and a drive signal DRV1, DRV2, DRV3, DRV4, DRV5 is output from a PWM (Pulse Width Modulation) control unit 74 that supplies a drive pulse in accordance with the control instruction signal S to perform drive control. Show things.
ＰＷＭ制御部７４では、ＬＥＤの明るさの制御指示信号Ｓを入力すると、ＰＷＭとして駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、およびＤＲＶ５を出力する。ＰＷＭ制御部７４にＬＥＤ明るさ指示信号Ｓが入力されると、その指示信号に応じたパルス幅の駆動信号を出力する。その際各駆動信号の１周期ＴをＬＥＤのグループ数に分割して順に出力する。図７においては、ＬＥＤのグループ数が５個であるため、１周期を５分割し、第１ＬＥＤグループＬＥＤＧ１の電流制御を行う第１トランジスタＴｒ.１を駆動するパルス信号である駆動信号ＤＲＶ１は、時刻ｔ１で立ち上がる。第２ＬＥＤグループＬＥＤＧ２の電流制御を行う第２トランジスタＴｒ.２を駆動するパルス信号である駆動信号ＤＲＶ２は、第１トランジスタＴｒ.１の立ち上がり時刻ｔ１よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第３ＬＥＤグループＬＥＤＧ３の電流制御を行う第３トランジスタＴｒ.３を駆動するパルス信号である駆動信号ＤＲＶ３は、第２トランジスタＴｒ.２の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第４ＬＥＤグループＬＥＤＧ４の電流制御を行う第４トランジスタＴｒ.４を駆動するパルス信号である駆動信号ＤＲＶ４は、第３トランジスタＴｒ.３の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第５ＬＥＤグループＬＥＤＧ５の電流制御を行う第５トランジスタＴｒ.５を駆動するパルス信号である駆動信号ＤＲＶ５は、第４トランジスタＴｒ.４の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。このようにして、ＬＥＤのグループ数に応じて数に時分割され各ＬＥＤの点灯が制御される。 When the LED brightness control instruction signal S is input, the PWM controller 74 outputs drive signals DRV1, DRV2, DRV3, DRV4, and DRV5 as PWM. When the LED brightness instruction signal S is input to the PWM controller 74, a drive signal having a pulse width corresponding to the instruction signal is output. At that time, one cycle T of each drive signal is divided into the number of LED groups and output in order. In FIG. 7, since the number of LED groups is 5, the drive signal DRV1, which is a pulse signal for driving the first transistor Tr.1 that divides one cycle into 5 and controls the current of the first LED group LEDG1, Stand up at time t1. The drive signal DRV2, which is a pulse signal for driving the second transistor Tr.2 that controls the current of the second LED group LEDG2, rises at a timing delayed by T / 5 cycles from the rise time t1 of the first transistor Tr.1. Similarly, the drive signal DRV3, which is a pulse signal for driving the third transistor Tr.3 that controls the current of the third LED group LEDG3, rises at a timing delayed by T / 5 period from the rise time of the second transistor Tr.2. Similarly, the drive signal DRV4, which is a pulse signal for driving the fourth transistor Tr.4 that controls the current of the fourth LED group LEDG4, rises at a timing delayed by T / 5 cycles from the rise time of the third transistor Tr.3. Similarly, the drive signal DRV5, which is a pulse signal for driving the fifth transistor Tr.5 that controls the current of the fifth LED group LEDG5, rises at a timing delayed by T / 5 period from the rise time of the fourth transistor Tr.4. In this manner, the lighting of each LED is controlled in a time-divided manner according to the number of LED groups.
特許文献１には発光ダイオードに供給する電圧、電流の両者を時分割駆動するものが示唆されていることは認められる。しかし仔細にみると、複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動されるということまでは示唆していない。 It is recognized that Patent Document 1 suggests that both voltage and current supplied to the light emitting diode are driven in a time-sharing manner. However, in detail, it does not suggest that each of the plurality of light emitting elements is driven with a delay of a predetermined time of one cycle of pulse energization.
特許文献２は発光素子に時分割で電流を供給するというものを開示するも、電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。 Patent Document 2 discloses that a current is supplied to a light emitting element in a time division manner, but does not disclose that both voltage and current are supplied in a time division manner. Further, the technical idea of individually controlling light emitting elements in which the light emitting elements are arranged in a matrix is not disclosed.
特許文献３は特許文献２と同様に発光素子に時分割で電流を供給するという技術的思想を開示する。しかし、特許文献３にも発光素子に供給する電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。 Patent Document 3 discloses a technical idea of supplying current to a light emitting element in a time-sharing manner as in Patent Document 2. However, Patent Document 3 does not disclose that both voltage and current supplied to the light emitting element are supplied in a time-sharing manner. Further, the technical idea of individually controlling light emitting elements in which the light emitting elements are arranged in a matrix is not disclosed.
本発明の発光素子制御回路装置は、上記特許文献１〜３の構成要件の一部を包含するが、さらに消費電力を低減し、さらに特定のタイミングで発光素子がオンオフすることで生じるノイズの発生を低減することができる発光素子制御回路装置を提供するものである。特に、ｍ（ｍは２以上の整数）行ｎ（ｎは２以上の整数）列に配置された個々の発光素子のオンオフのタイミングが重ならないようにずらすことによって、電流が特定のタイミングに集中することを排除した発光素子制御回路装置およびその制御方法を提供するものである。 The light emitting element control circuit device of the present invention includes a part of the constituent elements of Patent Documents 1 to 3 described above, but further reduces power consumption and generates noise caused by turning on and off the light emitting element at a specific timing. A light emitting element control circuit device that can reduce the above is provided. In particular, the current is concentrated at a specific timing by shifting the light emitting elements arranged in m (m is an integer of 2 or more) rows n (n is an integer of 2 or more) columns so that the on / off timings do not overlap. The present invention provides a light-emitting element control circuit device and a control method thereof.
本発明にかかる第１の発光素子制御回路装置は、
（ａ）複数の発光素子と、
（ｂ）複数の発光素子に対して所定間隔で各別にパルス通電を行う複数の駆動制御線と、
（ｃ）複数の発光素子にオンまたはオフ状態に遷移するパルス電圧を供給するパルス電圧供給線とを備え、
パルス電圧供給線がオン状態に遷移したときに複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動される。こうした構成によれば、発光素子は所定時間ずつ遅れて点灯するといういわゆる時分割で点灯されるので、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
A first light emitting element control circuit device according to the present invention includes:
(A) a plurality of light emitting elements;
(B) a plurality of drive control lines for individually energizing the plurality of light emitting elements at predetermined intervals;
(C) a pulse voltage supply line that supplies a pulse voltage that transitions to an on or off state to a plurality of light emitting elements;
When the pulse voltage supply line transitions to the ON state, each of the plurality of light emitting elements is driven with a delay of a predetermined time of one cycle of pulse energization. According to such a configuration, since the light-emitting elements are turned on in a so-called time-division manner in which the light-emitting elements are turned on with a delay of a predetermined time, it is possible to suppress noise caused by current concentration when a plurality of light-emitting elements are turned on simultaneously. In addition, since a voltage is supplied from the power source side to the light emitting element side only during a period in which the light emitting element is lit, useless power consumption can be suppressed.
また、本発明にかかる第２の発光素子制御回路装置は、上記第１の発明の発光素子制御回路装置に加えて
（ａ）複数の発光素子は複数の発光ユニットに区分けされ、
（ｂ）発光ユニットは複数用意され、
（ｃ）かつ、発光ユニットの数に応じてパルス電圧供給線が複数用意され、
（ｄ）複数の発光ユニットそれぞれは複数のパルス電圧供給線それぞれから１周期が所定時間ずつ遅れたパルス電圧が順に供給される。こうした構成によれば発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
In addition to the light emitting element control circuit device of the first invention, the second light emitting element control circuit device according to the present invention includes (a) a plurality of light emitting elements divided into a plurality of light emitting units,
(B) A plurality of light emitting units are prepared,
(C) And a plurality of pulse voltage supply lines are prepared according to the number of light emitting units,
(D) Each of the plurality of light emitting units is sequentially supplied with a pulse voltage whose cycle is delayed by a predetermined time from each of the plurality of pulse voltage supply lines. According to such a configuration, in the light-emitting element control circuit device in which the light-emitting elements are arranged in a matrix, it is possible to suppress noise generated by current concentration when a plurality of light-emitting elements are turned on simultaneously. In addition, since a voltage is supplied from the power source side to the light emitting element side only during a period in which the light emitting element is lit, useless power consumption can be suppressed.
また、本発明にかかる第３の発光素子制御回路装置は、上記第２の発明に加えて
（ａ）複数のパルス電圧供給線および複数の駆動制御線は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置され、
（ｂ）複数の発光素子は、ｍ行に配列されたパルス電圧供給線とｎ列に配列された駆動制御線とが交差する箇所に接続されてなり、
（ｃ）ｍ行に配列された複数のパルス電圧供給線には１周期が所定時間遅れたパルス電圧が各発光ユニットに供給され、
（ｄ）ｎ列に配列された複数の駆動制御線には複数の発光ユニットにまたがる発光素子に共通のパルス通電するためのパルス状の電流が供給されてなる。こうした構成によれば、上記第２の発明と同様に、発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧が供給されるので、無駄な電力消費を抑制することができる。
According to the third light emitting element control circuit device of the present invention, in addition to the second invention, (a) a plurality of pulse voltage supply lines and a plurality of drive control lines are m rows (m is an integer of 2 or more). ) N rows (n is an integer of 2 or more) arranged in a matrix,
(B) The plurality of light emitting elements are connected to a location where the pulse voltage supply lines arranged in m rows intersect with the drive control lines arranged in n columns,
(C) A plurality of pulse voltage supply lines arranged in m rows is supplied with a pulse voltage whose cycle is delayed by a predetermined time to each light emitting unit,
(D) A plurality of drive control lines arranged in n rows are supplied with a pulsed current for applying a common pulse to the light emitting elements extending over the plurality of light emitting units. According to such a configuration, similarly to the second aspect of the invention, in the light emitting element control circuit device in which the light emitting elements are arranged in a matrix, the noise generated when current is concentrated when a plurality of light emitting elements are simultaneously turned on is suppressed. be able to. Further, since the voltage is supplied from the power source side to the light emitting element side only during the period when the light emitting element is lit, useless power consumption can be suppressed.
本発明にかかる発光素子制御回路装置の制御方法は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置された複数の発光素子ｍ×ｎ個をオンまたはオフ制御するにあたり、前記ｍ×ｎ個の発光素子のすべてのオンオフタイミングが所定間隔ずらされて制御される。前記ｍ×ｎ個からなるすべての発光素子に流れる電流のタイミングをずらすことができるので特定のタイミングにパルス状の電流が集中して流れるという不具合を排除することができる。これによってノイズ発生の増大を抑制することができる。 The control method of the light emitting element control circuit device according to the present invention includes a plurality of m × n light emitting elements arranged in a matrix composed of m rows (m is an integer of 2 or more) and n columns (n is an integer of 2 or more). In the on / off control, all on / off timings of the m × n light emitting elements are controlled by being shifted by a predetermined interval. Since the timings of the currents flowing through all the m × n light emitting elements can be shifted, it is possible to eliminate the inconvenience that pulsed currents concentrate and flow at a specific timing. As a result, an increase in noise generation can be suppressed.
本発明によれば、発光素子制御回路装置を構成する発光素子のすべてを異なるタイミングで動作させることができ、これによりピーク電流が生じるタイミングが分散されるので電源電圧が急激に低下するという不具合を排除するとともに電流増加によって発生するノイズを抑制することができる。 According to the present invention, it is possible to operate all of the light emitting elements constituting the light emitting element control circuit device at different timings, thereby dispersing the timing at which the peak currents are generated, so that the power supply voltage rapidly decreases. It is possible to suppress noise generated by an increase in current while eliminating the noise.
（第１の実施形態）
図１は本発明の第１の実施の形態にかかる発光素子制御回路装置１００を示す。発光素子制御回路装置１００は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１、電源Ｖ１、トランジスタＴＲ１、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０を備える。発光素子Ａ１〜Ａ１７を除く構成要素は半導体集積回路として１つの半導体チップの中に内蔵されている。なお、発光素子Ａ１〜Ａ１５、スイッチＳ３〜Ｓ１５および定電流源ＣＣ３〜ＣＣ１５は実際は存在するが作図の便宜上省略している。なお、「発光ユニット」なる語句は、複数の発光素子を区分けする１つの単位として用いている。したがって、第１の実施形態では発光素子Ａ１〜Ａ１７からなる１７個の発光素子を指す。
したがって、１つの発光ユニットに含まれる発光素子の数は用途に応じて７個になったり、１０個になったり、あるいは２４個になったりする場合がある。
(First embodiment)
FIG. 1 shows a light emitting element control circuit device 100 according to a first embodiment of the present invention. The light emitting element control circuit device 100 includes a light emitting unit EU1 having light emitting elements A1 to A17, a power supply V1, a transistor TR1, switches S1 to S17, constant current sources CC1 to CC17, and a control unit 110. Components other than the light emitting elements A1 to A17 are built in one semiconductor chip as a semiconductor integrated circuit. The light emitting elements A1 to A15, the switches S3 to S15, and the constant current sources CC3 to CC15 actually exist but are omitted for convenience of drawing. Note that the phrase “light emitting unit” is used as one unit for dividing a plurality of light emitting elements. Therefore, in the first embodiment, the 17 light emitting elements including the light emitting elements A1 to A17 are indicated.
Accordingly, the number of light-emitting elements included in one light-emitting unit may be seven, ten, or twenty-four depending on the application.
トランジスタＴＲ１は、Ｐチャネル型ＭＯＳトランジスタからなり、ソースＳ、ドレインＤ、および、ゲートＧは、電源Ｖ１、発光ユニットＥＵ１、および制御部１１０にそれぞれ接続されている。 The transistor TR1 is formed of a P-channel MOS transistor, and the source S, the drain D, and the gate G are connected to the power source V1, the light emitting unit EU1, and the control unit 110, respectively.
電源Ｖ１は、たとえば３Ｖ〜５．５Ｖの直流電圧であり、その直流電圧はトランジスタＴＲ１のソースＳに印加される。トランジスタＴＲ１のゲートＧには制御部１１０から、ハイ（Ｈ）レベルおよびロー（Ｌ）レベルが交互に変化するスイッチング電圧Ｖｓ１が印加される。トランジスタＴＲ１はスイッチング電圧Ｖｓ１がＨレベルであるときにオフ状態に、Ｌレベルであるときにオン状態にそれぞれ置かれる。トランジスタＴＲ１は、ＰチャネルＭＯＳトランジスタではなく、ＰＮＰバイポーラトランジスタに置き換えることができる。その場合、スイッチング電圧Ｖｓ１のＨレベルおよびＬレベルに対応するオンオフ状態はＰチャネルＭＯＳトランジスタを用いたときと同じになる。 The power supply V1 is a DC voltage of 3 V to 5.5 V, for example, and the DC voltage is applied to the source S of the transistor TR1. A switching voltage Vs1 in which a high (H) level and a low (L) level change alternately is applied from the control unit 110 to the gate G of the transistor TR1. The transistor TR1 is placed in an off state when the switching voltage Vs1 is at an H level, and is placed in an on state when the switching voltage Vs1 is at an L level. Transistor TR1 can be replaced with a PNP bipolar transistor instead of a P-channel MOS transistor. In that case, the on / off states corresponding to the H level and L level of the switching voltage Vs1 are the same as when the P-channel MOS transistor is used.
発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７の第１電極すなわちアノードは共通接続され、この共通接続点はトランジスタＴＲ１のドレインＤに接続される。トランジスタＴＲ１のドレインＤと共通接続される電圧供給線はパルス電圧供給線Ｙ１として表している。発光素子Ａ１〜Ａ１７の個々は半導体デバイスであるＬＥＤ、ＯＬＥＤ、またはＬＤからなり、かつ単一であることが望ましい。ここで単一とは２個以上の発光素子が直列または並列に接続されていないことを指す。もちろん、電球等の非半導体デバイスを用いてもかまわないが、装置の小型化を図るためにも半導体デバイスを用いるのが好適である。 The first electrodes, that is, the anodes of the light emitting elements A1 to A17 constituting the light emitting unit EU1 are commonly connected, and this common connection point is connected to the drain D of the transistor TR1. A voltage supply line commonly connected to the drain D of the transistor TR1 is represented as a pulse voltage supply line Y1. It is desirable that each of the light emitting elements A1 to A17 is composed of an LED, an OLED, or an LD that is a semiconductor device and is single. Here, single means that two or more light-emitting elements are not connected in series or in parallel. Of course, a non-semiconductor device such as a light bulb may be used. However, it is preferable to use a semiconductor device in order to reduce the size of the apparatus.
トランジスタＴＲ１のドレインＤにはそのゲートＧに印加されるスイッチング電圧Ｖｓ１の極性とは逆極性のパルス電圧Ｖｐ１が出力される。すなわち、スイッチング電圧Ｖｓ１がＨレベルのときはＬレベルとなり、ＬレベルのときにはＨレベルとなる。パルス電圧Ｖｐ１がＨレベルのときにのみ発光素子Ａ１〜Ａ１７を点灯させることができる。 A pulse voltage Vp1 having a polarity opposite to the polarity of the switching voltage Vs1 applied to the gate G is output to the drain D of the transistor TR1. That is, when the switching voltage Vs1 is at the H level, it is at the L level, and when it is at the L level, it is at the H level. The light emitting elements A1 to A17 can be turned on only when the pulse voltage Vp1 is at the H level.
発光素子Ａ１〜Ａ１７の第２電極すなわちカソードは各別に駆動制御線Ｘ１〜Ｘ１７を介してスイッチＳ１〜Ｓ１７の第１端子に各別に接続される。スイッチＳ１〜Ｓ１７は、発光素子Ａ１〜Ａ１７にそれぞれ対応しており、発光素子Ａ１〜Ａ１７のオンオフ動作を切り替えるために用意されている。いま、トランジスタＴＲ１のドレインＤにＨレベルのパルス電圧Ｖｐ１が出力されると、発光素子Ａ１〜Ａ１７のすべてが同時にオンするのではなく、スイッチＳ１〜Ｓ１７によって選択された発光素子のみがパルス通電される。たとえば、スイッチＳ１が「閉」の状態、すなわちオン状態であるが、他のスイッチＳ２〜Ｓ１７が「開」の状態すなわちオフ状態であるときには、発光素子Ａ１のみがパルス通電されて点灯し、他の発光素子Ａ２〜Ａ１７はオフ状態すなわち非点灯状態に置かれる。 The second electrodes, that is, the cathodes of the light emitting elements A1 to A17 are individually connected to the first terminals of the switches S1 to S17 via the drive control lines X1 to X17. The switches S1 to S17 correspond to the light emitting elements A1 to A17, respectively, and are prepared for switching on / off operations of the light emitting elements A1 to A17. Now, when the H level pulse voltage Vp1 is output to the drain D of the transistor TR1, not all of the light emitting elements A1 to A17 are simultaneously turned on, but only the light emitting elements selected by the switches S1 to S17 are pulsed. The For example, when the switch S1 is in the “closed” state, that is, in the on state, but the other switches S2 to S17 are in the “open” state, that is, in the off state, only the light emitting element A1 is turned on by pulse energization. The light emitting elements A2 to A17 are placed in an off state, that is, a non-lighting state.
スイッチＳ１〜Ｓ１７のオンオフ切り替えは、制御部１１０から印加される駆動信号ＳＰ１〜ＳＰ１７によって行われる。駆動信号ＳＰ１〜ＳＰ１７は、スイッチング電圧Ｖｓ１と同様にＨレべルおよびＬレベルをもったいわゆるパルス状の電圧であり、かつ、ＬレベルからＨレベルに遷移するタイミング、およびＨレベルからＬレベルに遷移するタイミングは、駆動信号ＳＰ１〜ＳＰ１７がすべて同じではなく、所定時間ずつずれるように設定されている。すなわち時分割されている。また、駆動信号Ｓ１〜Ｓ１７は時分割されているだけではなく、そのパルス幅が時間経過とともに変化するいわゆるＰＷＭ駆動信号でもある。発光素子Ａ１〜Ａ１７の明るさはパルス通電される電流値に依存するが、さらにＰＷＭ駆動信号のデューティ比を調整して調整される。デューティ比の調整は制御部１１０において、たとえば、１．６％〜１００％の範囲でたとえば、１．６％のステップで調整されている。 The on / off switching of the switches S1 to S17 is performed by drive signals SP1 to SP17 applied from the control unit 110. The drive signals SP1 to SP17 are so-called pulse voltages having an H level and an L level, similar to the switching voltage Vs1, and the timing of transition from the L level to the H level and from the H level to the L level. The transition timing is set so that the drive signals SP1 to SP17 are not all the same, but are shifted by a predetermined time. That is, time division is performed. The drive signals S1 to S17 are not only time-divided but also so-called PWM drive signals whose pulse widths change with time. The brightness of the light emitting elements A1 to A17 depends on the current value to which the pulse is applied, but is further adjusted by adjusting the duty ratio of the PWM drive signal. The adjustment of the duty ratio is adjusted by the control unit 110 in the range of 1.6% to 100%, for example, in 1.6% steps.
定電流源ＣＣ１〜ＣＣ１７は、スイッチＳ１〜Ｓ１７の第２端子に各別に接続され、発光素子Ａ１〜Ａ１７に流す電流を決めている。定電流の大きさは制御部１１０で、数ｍＡの単位で調整されている。 The constant current sources CC1 to CC17 are individually connected to the second terminals of the switches S1 to S17, and determine the currents that flow through the light emitting elements A1 to A17. The magnitude of the constant current is adjusted by the control unit 110 in units of several mA.
制御部１１０からは、スイッチング電圧Ｖｓ１、駆動信号ＳＰ１〜ＳＰ１７などの各種電圧や各種信号が提供される。こうした電圧や信号は、制御部１１０に内蔵される発振器１１２で生成されたクロック信号が分周期、カウンタ、シフトレジスタ等の各種各様の回路によって信号処理され所定の大きさを有する電圧や所定の周波数、周期、デューティ比に調整されて作られている。 Various voltages and various signals such as the switching voltage Vs1 and the drive signals SP1 to SP17 are provided from the control unit 110. Such a voltage or signal may be a voltage or a predetermined voltage obtained by processing the clock signal generated by the oscillator 112 built in the control unit 110 by various circuits such as a division period, a counter, and a shift register. It is made by adjusting the frequency, period and duty ratio.
発光ユニットＥＵ１は、既に述べたように１７個の発光素子Ａ１〜Ａ１７を有する。こうした構成は発光素子がＬＥＤであるとき、当業者は、たとえば「１７チャンネルＬＥＤドライバ」と称することがある。ＬＥＤドライバには１７チャンネルだけではなく、７チャンネルや１０チャンネルなど用途に応じて使い分けるのが一般的である。 The light emitting unit EU1 has 17 light emitting elements A1 to A17 as already described. Such a configuration is sometimes referred to by those skilled in the art as, for example, a “17 channel LED driver” when the light emitting element is an LED. In general, the LED driver is used not only for 17 channels but also for 7 channels, 10 channels, and the like.
図２は、図１に示した発光素子制御回路装置１００のタイミングチャートである。スイッチング電圧はＶｓ１は、１周期Ｔｓで表されるパルス状の信号であり、トランジスタＴＲ１のゲートＧに印加される。スイッチング電圧Ｖｓ１は、立下りタイミングｔｓｆ１でＨレベルからLレベルに遷移し、立上りタイミングｔｓｒ１でＬレベルからＨレベルに遷移する。立下りタイミングｔｓｆ１から立上りタイミングｔｓｒ１までのＬレベル期間、すなわち期間Ｔｓ１でトランジスタＴＲ１はオン状態に置かれる。期間Ｔｓ１を除く期間すなわち、Ｈレベルの間トランジスタＴＲ１はオフ状態に置かれる。 FIG. 2 is a timing chart of the light emitting element control circuit device 100 shown in FIG. The switching voltage Vs1 is a pulse signal represented by one cycle Ts, and is applied to the gate G of the transistor TR1. The switching voltage Vs1 changes from the H level to the L level at the falling timing tsf1, and changes from the L level to the H level at the rising timing tsr1. In the L level period from the falling timing tsf1 to the rising timing tsr1, that is, in the period Ts1, the transistor TR1 is placed in the on state. During the period excluding the period Ts1, that is, during the H level, the transistor TR1 is kept off.
パルス電圧Ｖｐ１は、スイッチング電圧Ｖｓ１に応動してトランジスタＴＲ１のドレインＤに出力される。すなわち、パルス電圧Ｖｐ１は、若干の遅れを無視すればスイッチング電圧Ｖｓ１の極性が反転されたものと同じになる。立上りタイミングｔｐｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１と同じタイミングであり、立下りタイミングｔｐｆ１はスイッチング電圧Ｖｓ１の立上りタイミングｔｓｒ１と同じとなる。期間Ｔｐ１で発光素子Ａ１〜Ａ１７のすべてがイネーブル状態に置かれる。しかし、実際点灯に供される発光素子は駆動信号ＳＰ１〜ＳＰ２の中でイネーブル状態に選択されたものに限られる。なお、「イネーブル状態」とは、駆動制御Ｘ１〜Ｘ１７にパルス電流が供給されている状態を指す。なお、イネーブル状態の逆は「ディスエーブル状態」と称される。各発光素子へのパルス電流の供給はスイッチＳ１〜Ｓ１７にオンオフ動作で一義的に決められる。 The pulse voltage Vp1 is output to the drain D of the transistor TR1 in response to the switching voltage Vs1. That is, the pulse voltage Vp1 is the same as that obtained by inverting the polarity of the switching voltage Vs1 if a slight delay is ignored. The rising timing tpr1 is the same timing as the falling timing tsf1 of the switching voltage Vs1, and the falling timing tpf1 is the same as the rising timing tsr1 of the switching voltage Vs1. In the period Tp1, all the light emitting elements A1 to A17 are placed in an enabled state. However, the light emitting elements that are actually used for lighting are limited to those that are selected in the enable state among the drive signals SP1 to SP2. The “enable state” refers to a state in which a pulse current is supplied to the drive controls X1 to X17. The reverse of the enable state is referred to as the “disable state”. Supply of the pulse current to each light emitting element is uniquely determined by the on / off operation of the switches S1 to S17.
駆動信号ＳＰ１は、制御部１１０からスイッチＳ１に印加される。駆動信号ＳＰ１の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓと同じであり、かつ、パルス電圧Ｖｐ１の１周期Ｔｐとも同じに選ばれる。駆動信号ＳＰ１の期間Ｔｓｐ１でスイッチＳ１がオンされる。期間Ｔｓｐ１は立上りタイミングｔｒ１から立下りタイミングｔｆ１までのＨレベル期間である。立上りタイミングｔｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１およびパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時にならないように、すなわち、遅延時間ｔｄｒだけ遅れるように制御部１１０で設定される。こうした遅延時間を設けることで、スイッチＳ１はパルス電圧Ｖｐ１が確実にＨレベルに遷移した後にオン状態となるので、駆動信号ＳＰ１のＨレベルの期間、発光素子Ａ１がパルス通電するに十分な電流を供給することができる。遅延時間ｔｄｒは制御部１１０で設定される。遅延時間は例えば、数μｓ〜数十μｓの範囲で設定される。また、トランジスタＴＲ１がオンするタイミングとスイッチＳ１がオンするタイミングがずらされているので、特定のタイミングでパルス状の電流が集中するという不具合を排除することができる。これによって、電流増大によって生じるノイズを排除することができる。なお、仮に駆動信号ＳＰ１の立上りタイミングｔｒ１がパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１よりも早いとすると発光素子Ａ１に十分なパルス電流を供給することができなくなり所定の明るさを得ることができなくなる。 The drive signal SP1 is applied from the control unit 110 to the switch S1. One cycle Tsp of the drive signal SP1 is the same as one cycle Ts of the switching voltage Vs1, and is also selected to be the same as one cycle Tp of the pulse voltage Vp1. The switch S1 is turned on during the period Tsp1 of the drive signal SP1. The period Tsp1 is an H level period from the rising timing tr1 to the falling timing tf1. The rise timing tr1 is set by the controller 110 so as not to coincide with the fall timing tsf1 of the switching voltage Vs1 and the rise timing tpr1 of the pulse voltage Vp1, that is, to be delayed by the delay time tdr. By providing such a delay time, the switch S1 is turned on after the pulse voltage Vp1 reliably transits to the H level, so that a sufficient current is supplied to the light emitting element A1 for pulse conduction during the H level period of the drive signal SP1. Can be supplied. The delay time tdr is set by the control unit 110. The delay time is set, for example, in the range of several μs to several tens of μs. In addition, since the timing at which the transistor TR1 is turned on and the timing at which the switch S1 is turned on are shifted, it is possible to eliminate the inconvenience that pulsed current concentrates at a specific timing. As a result, noise caused by an increase in current can be eliminated. If the rising timing tr1 of the drive signal SP1 is earlier than the rising timing tpr1 of the pulse voltage Vp1, a sufficient pulse current cannot be supplied to the light emitting element A1, and a predetermined brightness cannot be obtained.
駆動信号ＳＰ２は、制御部１１０からスイッチＳ２に印加される。駆動信号ＳＰ２の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１の１周期Ｔｓｐと同じに選ばれる。駆動信号ＳＰ２の期間Ｔｓｐ２でスイッチＳ２がオンされる。期間Ｔｓｐ２は立上りタイミングｔｒ２から立下りタイミングｔｆ２までのＨレベル期間に相当する。立上りタイミングｔｒ２はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、および駆動信号ＳＰ１の立上りタイミングｔｒ１とも同時にならないように設定される。すなわち、駆動信号ＳＰ１の立上りタイミングｔｒ１よりも遅延時間ｔｄ１だけ遅れるように制御部１１０で設定される。これによって、発光素子Ａ２がパルス通電される点灯タイミングが発光素子Ａ１の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。なお、遅延時間ｔｄ１は遅延時間ｔｄよりもたとえば１桁ほど小さな大きさに設定されている。 The drive signal SP2 is applied from the control unit 110 to the switch S2. One cycle of the drive signal SP2 is selected to be the same as one cycle Ts of the switching voltage Vs1 (not shown), one cycle Tp of the pulse voltage Vp1, and one cycle Tsp of the drive signal SP1. The switch S2 is turned on during the period Tsp2 of the drive signal SP2. The period Tsp2 corresponds to an H level period from the rising timing tr2 to the falling timing tf2. The rising timing tr2 is set so as not to coincide with the falling timing tsf1 of the switching voltage Vs1, the rising timing tpr1 of the pulse voltage Vp1, and the rising timing tr1 of the drive signal SP1. That is, the control unit 110 sets the delay time td1 behind the rising timing tr1 of the drive signal SP1. As a result, the lighting timing at which the light emitting element A2 is pulsed is shifted from the lighting timing of the light emitting element A1 by a predetermined interval (time), so that it is possible to eliminate the problem that noise increases at a specific timing. Note that the delay time td1 is set to a size that is, for example, an order of magnitude smaller than the delay time td.
駆動信号ＳＰ１６は、制御部１１０からスイッチＳ１６に印加される。駆動信号ＳＰ１６の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１５の１周期と同じに選ばれる。駆動信号ＳＰ１６の期間Ｔｓｐ１６でスイッチＳ１６がオンされる。期間Ｔｓｐ１６は立上りタイミングｔｒ１６から立下りタイミングｔｆ１６までのＨレベル期間に相当する。立上りタイミングｔｒ１６はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングともずらされている。駆動信号ＳＰ１６の立上りタイミングｔｒ１６は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１５ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１５倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。 The drive signal SP16 is applied from the control unit 110 to the switch S16. One cycle of the drive signal SP16 is selected to be the same as one cycle Ts of the switching voltage Vs1 (not shown), one cycle Tp of the pulse voltage Vp1, and one cycle of the drive signals SP1 to SP15. The switch S16 is turned on during the period Tsp16 of the drive signal SP16. The period Tsp16 corresponds to an H level period from the rising timing tr16 to the falling timing tf16. The rise timing tr16 is set so as not to coincide with the fall timing tsf1 of the switching voltage Vs1, the rise timing tpr1 of the pulse voltage Vp1, the rise timing tr1 of the drive signal SP1, and the rise timing tr2 of the drive signal SP2. Although not shown, the timing is also shifted from the rising timing of the drive signals SP3 to SP15. The rise time tr16 of the drive signal SP16 extends the delay time to a period of 15 td1 from the rise timing tr1 of the drive signal SP1, that is, 15 times the delay time td1 between the drive signals SP1 and SP2. As a result, the lighting timing at which the light emitting element A16 is pulsed is shifted from the lighting timings of the light emitting elements A1 to A15 by a predetermined interval (time), thereby eliminating the problem that noise increases at a specific timing. .
駆動信号ＳＰ１７は、制御部１１０からスイッチＳ１７に印加される。駆動信号ＳＰ１７の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１６の１周期と同じ大きさに選ばれる。駆動信号ＳＰ１７の期間Ｔｓｐ１７でスイッチＳ１７がオンされる。期間Ｔｓｐ１７は立上りタイミングｔｒ１７から立下りタイミングｔｆ１７までのＨレベル期間に相当する。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングとも重ならないようにずらされている。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１６の立上りタイミングともずらされている。駆動信号ＳＰ１７の立上りタイミングｔｒ１７は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１６ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１６倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。 The drive signal SP17 is applied from the control unit 110 to the switch S17. One cycle Tsp of the drive signal SP17 is selected to be the same size as one cycle Ts of the switching voltage Vs1, one cycle Tp of the pulse voltage Vp1, and one cycle of the drive signals SP1 to SP16. The switch S17 is turned on during the period Tsp17 of the drive signal SP17. The period Tsp17 corresponds to an H level period from the rising timing tr17 to the falling timing tf17. The rise timing tr17 is set so as not to coincide with the fall timing tsf1 of the switching voltage Vs1, the rise timing tpr1 of the pulse voltage Vp1, the rise timing tr1 of the drive signal SP1, the rise timing tr2 of the drive signal SP2, and the rise timing tr16 of the drive signal SP16. Is done. Further, although not shown, they are shifted so as not to overlap with the rising timings of the drive signals SP3 to SP15. The rise timing tr17 is set so as not to coincide with the fall timing tsf1 of the switching voltage Vs1, the rise timing tpr1 of the pulse voltage Vp1, the rise timing tr1 of the drive signal SP1, the rise timing tr2 of the drive signal SP2, and the rise timing tr16 of the drive signal SP16. Is done. Although not shown, the timing is also shifted from the rising timing of the drive signals SP3 to SP16. The rise timing tr17 of the drive signal SP17 extends the delay time to a period of 16 td1 from the rise timing tr1 of the drive signal SP1, that is, 16 times the delay time td1 between the drive signals SP1 and SP2. As a result, the lighting timing at which the light emitting element A16 is pulsed is shifted from the lighting timings of the light emitting elements A1 to A15 by a predetermined interval (time), thereby eliminating the problem that noise increases at a specific timing. .
以上、駆動信号ＳＰ１、ＳＰ２、ＳＰ１６、およびＳＰ１７について主に説明した。しかし、駆動信号ＳＰ３〜ＳＰ１５についても同様のことが言える。たとえば、図示しない駆動信号ＳＰ１０は、制御部１１０から図示しないスイッチＳ１０に印加される。駆動信号ＳＰ１０がＨレベルのときスイッチＳ１０がオンされる。駆動信号ＳＰ１０のＨレベルはパルス電圧Ｖｐ１のＨレベルの期間Ｔｐ１に収まるように設定される。駆動信号ＳＰ１０は図示しない立上りタイミングｔｒ１０でＬレベルからＨレベルに遷移し、図示しない立下りタイミングｔｆ１０でＨレベルからＬレベルに遷移する。駆動信号ＳＰ１０の立上りタイミングＴｒ１０はパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時でもなく、また、駆動信号ＳＰ１〜ＳＰ９、および駆動信号ＳＰ１１〜ＳＰ１７の立上りタイミングとも同時にならないように設定されている。これによって、発光素子Ａ１０がパルス通電されるタイミングは発光素子Ａ１〜Ａ９、およびＡ１１〜Ａ１７の点灯タイミングから所定時間ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。 The drive signals SP1, SP2, SP16, and SP17 have been mainly described above. However, the same can be said for the drive signals SP3 to SP15. For example, the drive signal SP10 (not shown) is applied from the control unit 110 to the switch S10 (not shown). When the drive signal SP10 is at the H level, the switch S10 is turned on. The H level of the drive signal SP10 is set to fall within the H level period Tp1 of the pulse voltage Vp1. The drive signal SP10 changes from L level to H level at a rising timing tr10 (not shown), and changes from H level to L level at a falling timing tf10 (not shown). The rise timing Tr10 of the drive signal SP10 is set not to be coincident with the rise timing tpr1 of the pulse voltage Vp1, nor to coincide with the rise timings of the drive signals SP1 to SP9 and the drive signals SP11 to SP17. Accordingly, the timing at which the light emitting element A10 is pulsed is shifted by a predetermined time from the lighting timings of the light emitting elements A1 to A9 and A11 to A17, so that a problem that noise increases at a specific timing can be eliminated.
トランジスタＴＲ１がオン状態の期間、すなわち期間Ｔｐ１において、スイッチＳ１〜Ｓ１７を順にオンさせ発光素子Ａ１〜Ａ１７に時間的に異なるタイミングで電流を供給する方法はたとえば特許文献２に開示されるように時分割駆動と称される。 As disclosed in Patent Document 2, for example, a method of supplying current to the light emitting elements A1 to A17 at different timings by sequentially turning on the switches S1 to S17 in the period when the transistor TR1 is in an on state, that is, the period Tp1. This is called divided driving.
本発明の第１の実施形態は要約すると次のとおりである。すなわち、発光素子制御回路装置１００は、第１電極および第２電極を有する発光素子Ａ１〜Ａ１７を備えた発光ユニットＥＵ１と、発光素子Ａ１〜Ａ１７に対して所定時間ｔｄ１遅れてパルス通電を行う駆動制御線Ｘ１〜Ｘ１７を備える。また、発光ユニットＥＵ１にオンまたはオフ状態に遷移するパルス電圧Ｖｐ１を供給するパルス電圧供給線Ｙ１を備え、パルス電圧供給線Ｙ１がオン状態、すなわちイネーブル状態に置かれたときに複数の発光素子Ａ１〜Ａ１７それぞれがパルス通電の１周期Ｔｓｐを所定時間ｔｄ１遅れて駆動される発光素子制御回路装置であると言える。 The first embodiment of the present invention is summarized as follows. That is, the light emitting element control circuit device 100 includes a light emitting unit EU1 including the light emitting elements A1 to A17 having the first electrode and the second electrode, and driving for performing pulse energization with a delay of a predetermined time td1 with respect to the light emitting elements A1 to A17. Control lines X1 to X17 are provided. In addition, the light emitting unit EU1 is provided with a pulse voltage supply line Y1 for supplying a pulse voltage Vp1 that transitions to an on or off state. It can be said that each of .about.A17 is a light emitting element control circuit device that is driven with a delay of a predetermined time td1 from one cycle Tsp of pulse energization.
（第２の実施形態）
図３は本発明の第２の実施形態にかかる発光素子制御回路装置３００を示す。発光素子制御回路装置３００は、複数の発光ユニットを備える。「発光ユニット」とは複数の発光素子を区分けする１つの単位として用いている。したがって、「発光ユニット」なる部品や部位が実際に存在するわけではない。図１に示した発光素子制御回路装置１００との違いは、第１に発光ユニットＥＵ１だけではなく、発光ユニットＥＵ２〜ＥＵ７を加えた７チャンネルの発光ユニットを備えている。第２に、７チャンネルの発光ユニットにパルス状の電圧を供給するためにトランジスタＴＲ１〜ＴＲ７の７つのトランジスタを用意している。第３にトランジスタＴＲ１〜ＴＲ７の各ドレインＤにパルス電圧供給線Ｙ１〜Ｙ７を各別に接続している。第４に複数の発光ユニットＥＵ１〜ＥＵ７にまたがって駆動信号供給線Ｘ１〜Ｘ１７を接続している。第５に、トランジスタＴＲ１〜ＴＲ７のオンオフ動作を切り替えるために、スイッチング電圧Ｖｓ１〜Ｖｓ７の７つ用意している。第６に駆動信号供給線Ｘ１〜Ｘ１７を各別にスイッチＳ１〜Ｓ１７に接続している。なお、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０は第１の実施形態と同じものを用いることができる。
(Second Embodiment)
FIG. 3 shows a light emitting element control circuit device 300 according to the second embodiment of the present invention. The light emitting element control circuit device 300 includes a plurality of light emitting units. The “light emitting unit” is used as one unit for dividing a plurality of light emitting elements. Therefore, there is no actual part or part called “light emitting unit”. 1 is different from the light emitting element control circuit device 100 shown in FIG. 1 in that it includes not only the light emitting unit EU1 but also a seven-channel light emitting unit including the light emitting units EU2 to EU7. Second, seven transistors TR1 to TR7 are prepared to supply a pulsed voltage to the seven-channel light emitting unit. Third, pulse voltage supply lines Y1 to Y7 are individually connected to the drains D of the transistors TR1 to TR7. Fourth, drive signal supply lines X1 to X17 are connected across the plurality of light emitting units EU1 to EU7. Fifth, seven switching voltages Vs1 to Vs7 are prepared to switch on / off operation of the transistors TR1 to TR7. Sixthly, the drive signal supply lines X1 to X17 are individually connected to the switches S1 to S17. The switches S1 to S17, the constant current sources CC1 to CC17, and the control unit 110 can be the same as those in the first embodiment.
発光ユニットＥＵ１は第１の実施形態と同様に発光素子Ａ１〜Ａ１７を有する。発光ユニットＥＵ２は、発光素子Ｂ１〜Ｂ１７を有し、図示しない発光ユニットＥＵ３〜ＥＵ５は、図示しない発光素子Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７を各別に有している。発光ユニットＥＵ６は、発光素子Ｆ１〜Ｆ１７を、発光ユニットＥＵ７は、発光素子Ｇ１〜Ｇ１７をそれぞれ有している。 The light emitting unit EU1 includes light emitting elements A1 to A17 as in the first embodiment. The light emitting unit EU2 includes light emitting elements B1 to B17, and the light emitting units EU3 to EU5 (not shown) have light emitting elements C1 to C17, D1 to D17, and E1 to E17 (not shown). The light emitting unit EU6 has light emitting elements F1 to F17, and the light emitting unit EU7 has light emitting elements G1 to G17, respectively.
トランジスタＴＲ１〜ＴＲ７の各ゲートＧには同じ周期でかつ時分割されたスイッチング電圧Ｖｓ１〜Ｖｓ７が各別に印加される。すなわち、トランジスタＴＲ１〜ＴＲ７は同じタイミングでオンオフするのではなく、互いにオンオフ時間がずらされるように所定間隔（時間）を持つように設定されている。たとえば、トランジスタＴＲ１がオンすると、その後はトランジスタＴＲ２が所定時間経過した後に遅れてオンし、その後トランジスタＴＲ３、ＴＲ４、ＴＲ５、ＴＲ６、およびＴＲ７が所定の間隔をもって、この順にオンするように設定されている。 Switching voltages Vs1 to Vs7 having the same period and time-division are applied to the gates G of the transistors TR1 to TR7, respectively. That is, the transistors TR1 to TR7 are not turned on / off at the same timing, but are set to have a predetermined interval (time) so that the on / off times are shifted from each other. For example, when the transistor TR1 is turned on, the transistor TR2 is turned on after a predetermined time has elapsed, and then the transistors TR3, TR4, TR5, TR6, and TR7 are set to turn on in this order at a predetermined interval. Yes.
発光素子制御回路装置３００は、発光素子がｍ行ｎ列に配置されたいわゆるマトリクス状に配置されている。すなわち、発光素子はたとえば７行１７列に配置され、１１９個の発光素子が配列される。こうした配置に伴い、パルス電圧供給線Ｙ１〜Ｙ７は行方向に、駆動制御線Ｘ１〜Ｘ１７は、列方向にそれぞれ配置される。そして、これらが交差する箇所に発光素子Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７（図示せず）、Ｄ１〜Ｄ１７（図示せず）、Ｅ１〜Ｅ１７（図示せず）、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７が各別に接続される。こうした構成は発光素子がＬＥＤであるとき、当業者はたとえば「７ｘ１７ＬＥＤマトリクスドライバ」と称し、携帯電話のキー部や背面部分にマトリクス状に配置されたＬＥＤを制御し、図柄や文字等を点灯、点滅させるために用いる。 The light emitting element control circuit device 300 is arranged in a so-called matrix in which light emitting elements are arranged in m rows and n columns. That is, the light emitting elements are arranged, for example, in 7 rows and 17 columns, and 119 light emitting elements are arranged. With this arrangement, the pulse voltage supply lines Y1 to Y7 are arranged in the row direction, and the drive control lines X1 to X17 are arranged in the column direction. And light emitting element A1-A17, B1-B17, C1-C17 (not shown), D1-D17 (not shown), E1-E17 (not shown), F1-F17, G1 in the location where these cross | intersect. To G17 are connected to each other. In such a configuration, when the light emitting element is an LED, those skilled in the art will refer to, for example, “7 × 17 LED matrix driver”, control the LEDs arranged in a matrix on the key part and back part of the mobile phone, and light up the symbols and characters, Used to flash.
たとえば、発光ユニットＥＵ１を構成する発光素子Ａ１の点灯（発光）は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ａ２の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ａ１６の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ａ１７の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１７を共にイネーブル状態にして行う。 For example, lighting (light emission) of the light emitting element A1 constituting the light emitting unit EU1 is performed with both the pulse voltage supply line Y1 and the drive control line X1 being enabled. The light emitting element A2 is turned on with both the pulse voltage supply line Y1 and the drive control line X2 being enabled. The light emitting element A16 is turned on with both the pulse voltage supply line Y1 and the drive control line X16 being enabled. Similarly, the light emitting element A17 is turned on with both the pulse voltage supply line Y1 and the drive control line X17 being enabled.
イネーブル状態、ディスエーブル状態と、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７のＨレベル、Ｌレベルとの関係は一義的に定めることはできない。しかし、本発明の一実施形態では、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＨレベルのときにイネーブル状態となり、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＬレベルのときにディスエーブル状態になるように設定される。 The relationship between the enable state and the disable state and the H level and L level of the pulse voltage supply lines Y1 to Y7 and the drive control lines X1 to X17 cannot be uniquely determined. However, in one embodiment of the present invention, the pulse voltage supply lines Y1 to Y7 and the drive control lines X1 to X17 are enabled when they are at the H level, and the pulse voltage supply lines Y1 to Y7 and the drive control lines X1 to X17 are L. It is set to be disabled when at level.
また、発光ユニットＥＵ７を構成する発光素子Ｇ１の点灯（発光）は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ｇ２の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ｇ１６の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ｇ１７の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１７を共にイネーブル状態にして行う。 Further, lighting (light emission) of the light emitting element G1 constituting the light emitting unit EU7 is performed by enabling both the pulse voltage supply line Y7 and the drive control line X1. The light emitting element G2 is turned on with both the pulse voltage supply line Y7 and the drive control line X2 being enabled. The light emitting element G16 is turned on with both the pulse voltage supply line Y7 and the drive control line X16 being enabled. Similarly, the light emitting element G17 is turned on with both the pulse voltage supply line Y7 and the drive control line X17 being enabled.
他の発光ユニットについても、発光ユニットＥＵ１、ＥＵ７と同様である。すなわち、各発光素子は交差するパルス電圧供給線Ｙ１〜Ｙ７と駆動制御線Ｘ１〜Ｘ１７が共にイネーブル状態に置かれたときに点灯する。たとえば、発光ユニットＥＵ２の発光素子Ｂ１は、パルス電圧供給線Ｙ２と駆動制御線Ｘ１が共にイネーブル状態に置かれたときに点灯する。また、図示しない発光ユニットＥＵ６の発光素子Ｆ１６は、パルス電圧供給線Ｙ６と駆動制御線Ｘ１６が共にイネーブル状態に置かれたときに点灯する。 The other light emitting units are the same as the light emitting units EU1 and EU7. That is, each light emitting element is turned on when the intersecting pulse voltage supply lines Y1 to Y7 and the drive control lines X1 to X17 are both enabled. For example, the light emitting element B1 of the light emitting unit EU2 is lit when both the pulse voltage supply line Y2 and the drive control line X1 are enabled. Further, the light emitting element F16 of the light emitting unit EU6 (not shown) is turned on when both the pulse voltage supply line Y6 and the drive control line X16 are enabled.
図３に示す発光素子制御回路装置の特徴は端的に言えば、発光素子７ｘ１７＝１１９個のすべての発光素子は同時にオンまたはオフしないように制御されることにある。言い換えれば１１９個の発光素子のオンオフのタイミングが重ならないよう個々の発光素子のオンオフタイミングが個別に設定される。 The feature of the light emitting element control circuit device shown in FIG. 3 is that, in short, all of the light emitting elements 7 × 17 = 119 are controlled so as not to be turned on or off at the same time. In other words, the on / off timings of the individual light emitting elements are individually set so that the on / off timings of the 119 light emitting elements do not overlap.
ここで、本発明の技術的思想から離れ、パルス電圧供給線Ｙ１〜Ｙ７の間、および駆動制御線Ｘ１〜Ｘ１７の間に遅延時間が設けない場合を想定してみる。この場合、１１９個の発光素子は同時に点灯または消灯する。したがって、すべての発光素子がたとえば点灯されたタイミングでは電流が最も多く流れる。これによってノイズが増大するという不具合が生じる。 Here, apart from the technical idea of the present invention, it is assumed that no delay time is provided between the pulse voltage supply lines Y1 to Y7 and between the drive control lines X1 to X17. In this case, 119 light emitting elements are turned on or off simultaneously. Therefore, the most current flows at the timing when all the light emitting elements are turned on, for example. This causes a problem that noise increases.
また、たとえば、パルス電圧供給線Ｙ１〜Ｙ７の間にのみ遅延をもたせ、かつ、パルス電圧供給線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６、Ｙ７の順序で遅延させ、駆動制御線Ｘ１〜Ｘ１７の間には遅延時間が設けないときを想定してみる。このときには、最初にパルス電圧供給線Ｙ１に接続される発光素子Ａ１〜Ａ１７が同時に点灯または消灯する、次にパルス電圧供給線Ｙ２に接続される発光素子Ｂ１〜Ｂ１７が同時に点灯または消灯し、最後にはパルス電圧供給線Ｙ７に接続される発光素子Ｇ１〜Ｇ１７が同時に点灯または消灯することになる。したがって電流が集中して流れる状態は７分の１に分散されるので、ノイズの増大を抑制することは可能となる。しかし、依然としてノイズの増大が生じていることには変わりはない。 Further, for example, a delay is provided only between the pulse voltage supply lines Y1 to Y7, and the delay is performed in the order of the pulse voltage supply lines Y1, Y2, Y3, Y4, Y5, Y6, Y7, and the drive control lines X1 to X17. Assume that no delay time is provided between the two. At this time, the light emitting elements A1 to A17 connected to the pulse voltage supply line Y1 are first turned on or off at the same time, and the light emitting elements B1 to B17 connected to the pulse voltage supply line Y2 are turned on or off at the same time. The light emitting elements G1 to G17 connected to the pulse voltage supply line Y7 are turned on or off at the same time. Therefore, since the state where the current flows in a concentrated manner is distributed to 1/7, an increase in noise can be suppressed. However, noise is still increasing.
これに対し、本発明にかかる発光素子制御回路３００は、パルス電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者に遅延時間を設けるというものである。すなわち、電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者が時分割に制御されるものである。これによって、発光素子のオンオフタイミングは、発光素子すべてにおいて異なるので、特定のタイミングでの電流集中を大幅に減少させることができるので、ノイズの発生を大幅に抑制することができる。 On the other hand, the light emitting element control circuit 300 according to the present invention provides delay times for both the pulse voltage supply lines Y1 to Y7 and the drive control lines X1 to X17. That is, both the voltage supply lines Y1 to Y7 and the drive control lines X1 to X17 are controlled in a time-sharing manner. Thereby, since the on / off timing of the light emitting element is different in all the light emitting elements, the current concentration at a specific timing can be greatly reduced, so that the generation of noise can be greatly suppressed.
図４は、図３に示した発光素子制御回路装置３００のタイミングチャートである。パルス電圧Ｖｐ１〜Ｖｐ７は、それぞれパルス電圧供給線Ｙ１〜Ｙ７に出力される。なお、パルス電圧Ｖｐ３〜Ｖｐ５、および発光ユニットＥＵ３〜ＥＵ５は図３には図示していないが図４には示している。 FIG. 4 is a timing chart of the light emitting element control circuit device 300 shown in FIG. The pulse voltages Vp1 to Vp7 are output to the pulse voltage supply lines Y1 to Y7, respectively. The pulse voltages Vp3 to Vp5 and the light emitting units EU3 to EU5 are not shown in FIG. 3, but are shown in FIG.
パルス電圧Ｖｐ１は、トランジスタＴＲ１のドレインＤに出力される。パルス電圧Ｖｐ１は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１に供給される。パルス電圧Ｖｐ１の１周期Ｔｐの間には、発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７をオン状態、すなわちイネーブル状態にするための期間Ｔｐ１が設けられる。パルス電圧Ｖｐ１の１周期Ｔｐの大きさは制御部１１０で設定される。制御部１１０には発振器１１２が内蔵されており、発振器１１２から出力される基準クロック信号ｃｌｋの１周期を１単位として、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐおよび期間Ｔｐ１が設定される。たとえば、発振器１１２の基準発振周波数、すなわち、基準クロック信号ｃｌｋが１ＭＨｚに設定されたとすると、その１周期は１μｓとなる。したがって、基準クロック信号ｃｌｋの１単位は１μｓとなる。１周期Ｔｐはたとえば４７６０ｃｌｋに設定される。すなわち、１周期Ｔｐは４，７６ｍｓに設定されている。周期Ｔｐは周波数に換算すると２１０Ｈｚ程度となる。また、期間Ｔｐ１は６８０ｃｌｋに設定されている。すなわち、期間Ｔｐ１は、０．６８ｍｓに設定されている。期間Ｔｐ１の大きさは発光ユニットの数、すなわち、パルス電圧Ｖｐ１〜Ｖｐ７の数に基づき一義的に決められる。本発明の一実施形態では発光ユニットはＥＵ１〜ＥＵ７の７つであるから、期間Ｔｐ１は、１周期Ｔｐの７分１の大きさとなり、Ｔｐ１＝Ｔｐ／７＝４．７６ｍｓ／７＝０．６８ｍｓとなる。 The pulse voltage Vp1 is output to the drain D of the transistor TR1. The pulse voltage Vp1 is supplied to the light emitting unit EU1 having the light emitting elements A1 to A17. During one cycle Tp of the pulse voltage Vp1, a period Tp1 is set for turning on the light emitting elements A1 to A17 constituting the light emitting unit EU1. The control unit 110 sets the magnitude of one period Tp of the pulse voltage Vp1. The control unit 110 includes an oscillator 112, and one period Tp and a period Tp1 of the pulse voltages Vp1 to Vp7 are set with one period of the reference clock signal clk output from the oscillator 112 as one unit. For example, if the reference oscillation frequency of the oscillator 112, that is, the reference clock signal clk is set to 1 MHz, one period is 1 μs. Therefore, one unit of the reference clock signal clk is 1 μs. One cycle Tp is set to 4760clk, for example. That is, one period Tp is set to 4, 76 ms. The period Tp is about 210 Hz when converted to a frequency. The period Tp1 is set to 680clk. That is, the period Tp1 is set to 0.68 ms. The size of the period Tp1 is uniquely determined based on the number of light emitting units, that is, the number of pulse voltages Vp1 to Vp7. In one embodiment of the present invention, since there are seven light emitting units EU1 to EU7, the period Tp1 is 1/7 of the period Tp, and Tp1 = Tp / 7 = 4.76 ms / 7 = 0. 68 ms.
パルス電圧Ｖｐ１〜Ｖｐ７の間の関係は、互いに時間的にずらされて、すなわち時分割されて発生するように制御されていることを除けば同じ条件に設定されている。すなわち、これらのパルス電圧の周期Ｔｐは等しく、また、期間Ｔｐ１も等しく設定される。パルス電圧Ｖｐ１がトランジスタＴＲ１のドレインＤに出力されるように、パルス電圧Ｖｐ２〜Ｖｐ７は、トランジスタＴＲ２〜ＴＲ７のドレインＤに各別に出力される。パルス電圧Ｖｐ１が立上ると、その後はパルス電圧Ｖｐ２、Ｖｐ３、Ｖｐ４、Ｖｐ５、Ｖｐ６、およびＶｐ７がこの順序で立上る。すなわち、前のパルス電圧が立上った後、期間Ｔｐ１遅れて次のパルス電圧が立上る。すなわち、各パルス電圧は時分割でオンオフされるよう制御部１１０で制御される。最後のパルス電圧Ｖｐ７が発光ユニットＥＵ７をイネーブル状態にする期間Ｔｐ１が、ＨレベルからＬレベルに遷移すると、再びパルス電圧Ｖｐ１はＬレベルからＨレベルに遷移し、発光ユニットＥＵ１をイネーブル状態に設定する。 The relationship between the pulse voltages Vp1 to Vp7 is set to the same condition except that the pulse voltages Vp1 to Vp7 are controlled so as to be shifted with respect to time, that is, time-divisionally generated. That is, the periods Tp of these pulse voltages are equal, and the period Tp1 is also set equal. The pulse voltages Vp2 to Vp7 are output separately to the drains D of the transistors TR2 to TR7 so that the pulse voltage Vp1 is output to the drain D of the transistor TR1. When the pulse voltage Vp1 rises, thereafter, the pulse voltages Vp2, Vp3, Vp4, Vp5, Vp6, and Vp7 rise in this order. That is, after the previous pulse voltage rises, the next pulse voltage rises with a delay of the period Tp1. That is, each pulse voltage is controlled by the control unit 110 so as to be turned on and off in a time division manner. When the period Tp1 during which the last pulse voltage Vp7 enables the light emitting unit EU7 changes from the H level to the L level, the pulse voltage Vp1 changes from the L level to the H level again to set the light emitting unit EU1 to the enabled state. .
図４にはパルス電圧Ｖｐ１〜Ｖｐ７の他に発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１を示す。 FIG. 4 shows a period Teu1 during which the light emitting units EU1 to EU7 are placed in an enable state in addition to the pulse voltages Vp1 to Vp7.
期間Ｔｅｕ１において、図２に示した駆動信号ＳＰ１〜ＳＰ１７が制御部１１０で発生される。また、発光ユニットＥＵ１〜ＥＵ７は、それぞれ１周期Ｔｅｕでもって制御される。発光ユニットＥＵ１〜ＥＵ７のイネーブル状態はパルス電圧Ｖｐ１〜Ｖｐ７がＨレベルの期間、すなわち、期間Ｔｐ１に限って提供される。すなわち、発光ユニットＥＵ１は、パルス電圧Ｖｐ１の期間Ｔｐ１でイネーブル状態となり、発光ユニットＥＵ２は、パルス電圧Ｖｐ２の期間Ｔｐ１でイネーブル状態となる。同様に発光ユニットＥＵ３〜ＥＵ７は、パルス電圧Ｖｐ３〜Ｖｐ７の各期間Ｔｐ１でイネーブル状態に置かれる。 In the period Teu1, the drive signals SP1 to SP17 shown in FIG. Further, each of the light emitting units EU1 to EU7 is controlled with one cycle Teu. The enable states of the light emitting units EU1 to EU7 are provided only during the period when the pulse voltages Vp1 to Vp7 are at the H level, that is, the period Tp1. That is, the light emitting unit EU1 is enabled during the period Tp1 of the pulse voltage Vp1, and the light emitting unit EU2 is enabled during the period Tp1 of the pulse voltage Vp2. Similarly, the light emitting units EU3 to EU7 are placed in an enabled state in each period Tp1 of the pulse voltages Vp3 to Vp7.
発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１は制御部１１０で設定される。この期間Ｔｅｕ１はパルス電圧Ｖｐ１〜Ｖｐ７に設定された期間Ｔｐ１よりも短い。すなわち、Ｔｓｐ１＜Ｔｅｕ１の関係に維持される。期間Ｔｐ１がたとえば６８０ｃｌｋに設定されたとき、期間Ｔｅｕ１はたとえば、６３５ｃｌｋに設定されている。したがって、基準クロック信号ｃｌｋの周波数が１ＭＨｚ、すなわち、その１周期が１μｓであるとき、期間Ｔｐ１とＴｅｕ１との差は、６８０−６３５＝４５ｃｌｋ＝４５μｓの間隔（時間）が設定されることになる。また、パルス電圧Ｖｐ１〜Ｖｐ７がＬレベルからＨレベルに立上ったタイミングからＥＵ１〜ＥＵ７がそれぞれ立上るタイミングとの間には発光ユニットＥＵ１〜ＥＵ７を確実に駆動するために遅延時間ｔｄｒを設ける。遅延時間ｔｄｒは制御部１１０で設定され、その大きさは、たとえば、２０ｃｌｋに設定している。すなわち、２０μｓに設定している。遅延時間ｔｄｒの設定は発光ユニットの数と、１つの発光ユニットに内蔵される発光素子の数に応じて制御部１１０で設定される。 A period Teu1 during which the light emitting units EU1 to EU7 are enabled is set by the control unit 110. This period Teu1 is shorter than the period Tp1 set to the pulse voltages Vp1 to Vp7. That is, the relationship of Tsp1 <Teu1 is maintained. When the period Tp1 is set to 680clk, for example, the period Teu1 is set to 635clk, for example. Therefore, when the frequency of the reference clock signal clk is 1 MHz, that is, one period is 1 μs, the difference between the periods Tp1 and Teu1 is set to an interval (time) of 680−635 = 45clk = 45 μs. . Further, a delay time tdr is provided between the timing when the pulse voltages Vp1 to Vp7 rise from the L level to the H level and the timing when EU1 to EU7 rise, respectively, in order to drive the light emitting units EU1 to EU7 reliably. . The delay time tdr is set by the control unit 110, and the magnitude thereof is set to 20 clk, for example. That is, it is set to 20 μs. The delay time tdr is set by the control unit 110 according to the number of light emitting units and the number of light emitting elements incorporated in one light emitting unit.
上記の説明から明らかなように発光ユニットＥＵ１〜ＥＵ７のそれぞれには１７個の発光素子が構成されている。そして、各発光ユニットに内蔵される１７個の発光素子は所定時間遅れて点灯する。図３に示したマトリクス状に配置した発光素子制御回路装置３００では、発光素子と隣の発光素子との間にはたとえば、１ｃｌｋの間隔（時間）を設けて点灯させる。すなわち、１７チャンネルＬＥＤドライバの場合、最初に点灯する発光素子と最後に発光する発光素子との間には１６μｓの時間差が生じる。したがって、各発光ユニットがイネーブル状態に置かれる期間Ｔｐ１の大きさは、チャンネル数も考慮して設定される。 As is clear from the above description, each of the light emitting units EU1 to EU7 includes 17 light emitting elements. Then, the 17 light emitting elements incorporated in each light emitting unit are turned on with a predetermined time delay. In the light emitting element control circuit device 300 arranged in a matrix form shown in FIG. 3, for example, an interval (time) of 1 clk is provided between the light emitting element and the adjacent light emitting element. That is, in the case of a 17-channel LED driver, a time difference of 16 μs occurs between the first light emitting element that is turned on and the last light emitting element that emits light. Therefore, the size of the period Tp1 in which each light emitting unit is placed in the enabled state is set in consideration of the number of channels.
本発明の一実施形態では基準クロック信号ｃｌｋの周波数は１ＭＨｚに設定している。なお、発振器１１２を用いずに制御部１１０の外部から所定の周波数と周期に設定した基準クロック信号ｃｌｋを供給するようにしてもよい。いずれにしても基準クロック信号ｃｌｋの周波数と周期は、随時設定することができる。たとえば、周波数は２００ＫＨｚ〜１０ＭＨｚの範囲で調整してもよい。いま、周期Ｔｐの設定はクロックパルス数によって決めるものとし、そのクロック数をたとえば４７６０ｃｌｋに設定すると、基準クロック信号ｃｌｋの周波数をたとえば２００ＫＨｚに設定した場合には、基準クロック信号ｃｌｋの１単位は５μｓとなるから、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝５μｓ・４７６０＝２３．８ｍｓに設定される。これは周波数に換算すると、約４２Ｈｚとなる。また、発振器１１２の発振周波数を１０Ｍｚに設定したとすると、基準クロック信号ｃｌｋの１単位は０．１μｓとなり、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝０．１μｓ・４７６０＝０．４７６ｍｓに設定される。これは周波数に換算すると、約２．１ＫＨｚとなる。 In one embodiment of the present invention, the frequency of the reference clock signal clk is set to 1 MHz. Note that the reference clock signal clk set to a predetermined frequency and cycle may be supplied from the outside of the control unit 110 without using the oscillator 112. In any case, the frequency and period of the reference clock signal clk can be set at any time. For example, the frequency may be adjusted in the range of 200 KHz to 10 MHz. Now, the setting of the period Tp is determined by the number of clock pulses. When the number of clocks is set to 4760 clk, for example, when the frequency of the reference clock signal clk is set to 200 KHz, for example, one unit of the reference clock signal clk is 5 μs. Therefore, one period Tp of the pulse voltages Vp1 to Vp7 is set to Tp = 5 μs · 4760 = 23.8 ms. This is approximately 42 Hz in terms of frequency. If the oscillation frequency of the oscillator 112 is set to 10 Mz, one unit of the reference clock signal clk is 0.1 μs, and one period Tp of the pulse voltages Vp1 to Vp7 is Tp = 0.1 μs · 4760 = 0.476 ms. Set to This is approximately 2.1 kHz when converted to frequency.
さて、本発明にかかるように、発光素子、表示素子に印加される電圧および電流が共に時分割で駆動される、いわゆる電圧、電流が時分割で駆動される発光素子制御回路装置では、供給するパルス電圧およびパルス電流の周波数の設定に配慮しなければならない。すなわち、本発明の一実施の形態では、制御部１１０に内蔵される発振器１１２で、周波数が１ＭＨｚの基準クロック信号ｃｌｋを発振させるも、発光ユニットＥＵ１〜ＥＵ７は、周波数が約２１０Ｈｚで駆動するようにしてみた。一般的にこの周波数を高く設定することには不都合は存在しないものと考えられる。しかし、この周波数を低くなると、発光素子、表示素子のちらつきを無視することができなくなる。このちらつきは日本での電源商用周波数５０Ｈｚ、６０Ｈｚが１つの目安となる。すなわち、ちらつきが許容できるのは一般的に５０Ｈｚであると考えると、本発明の実施形態では周期に換算して、２０ｍｓ以下の駆動周波数で発光ユニットを駆動するのが好ましい。 In the light emitting element control circuit device in which the voltage and current applied to the light emitting element and the display element are both driven in a time division manner, that is, the so-called voltage and current are driven in a time division manner as in the present invention. Care must be taken in setting the frequency of the pulse voltage and pulse current. That is, in one embodiment of the present invention, the light emitting units EU1 to EU7 are driven at a frequency of about 210 Hz even though the oscillator 112 built in the control unit 110 oscillates the reference clock signal clk having a frequency of 1 MHz. I tried it. Generally, it is considered that there is no inconvenience for setting this frequency high. However, when this frequency is lowered, flickering of the light emitting element and the display element cannot be ignored. As for this flickering, the power supply commercial frequencies in Japan are 50 Hz and 60 Hz as one standard. That is, when it is considered that the flicker is generally allowed at 50 Hz, in the embodiment of the present invention, it is preferable to drive the light emitting unit at a driving frequency of 20 ms or less in terms of period.
本発明の発光素子制御回路装置は、発光素子には電圧および電流が共に所定時間ずつ遅れた、すなわち時分割されて供給されるので発光素子が特定のタイミングで同時に点灯することによって電流が集中して流れるという不具合を排除することができる。これによって、発光素子がスイッチングしたときに生じるノイズが特定のタイミングで増大するという不具合を排除することができるので、その産業上の利用可能性は極めて高い。 In the light emitting element control circuit device according to the present invention, the voltage and current are both delayed by a predetermined time, that is, time-divisionally supplied to the light emitting element, so that the current concentrates when the light emitting element is simultaneously turned on at a specific timing. Can be eliminated. As a result, it is possible to eliminate the inconvenience that noise generated when the light emitting element is switched increases at a specific timing, so that the industrial applicability thereof is extremely high.
１００、３００ 発光素子制御回路装置
１１０ 制御部
１１２ 発振器
Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７ 発光素子
ＣＣ１〜ＣＣ１７ 定電流源
ＥＵ１〜ＥＵ７ 発光ユニット
Ｓ１〜Ｓ１７ スイッチ
ＳＰ１〜ＳＰ１７ 駆動信号
ＴＲ１〜ＴＲ７ トランジスタ
Ｖ１ 電源
Ｖｓ１〜Ｖｓ７ スイッチング電圧
Ｖｐ１〜Ｖｐ７ パルス電圧
Ｘ１〜Ｘ１７ 駆動制御線
Ｙ１〜Ｙ７ パルス電圧供給線
DESCRIPTION OF SYMBOLS 100,300 Light emitting element control circuit apparatus 110 Control part 112 Oscillator A1-A17, B1-B17, C1-C17, D1-D17, E1-E17, F1-F17, G1-G17 Light-emitting element CC1-CC17 Constant current source EU1- EU7 light emitting units S1 to S17 switches SP1 to SP17 drive signals TR1 to TR7 transistor V1 power supply Vs1 to Vs7 switching voltage Vp1 to Vp7 pulse voltage X1 to X17 drive control line Y1 to Y7 pulse voltage supply line
Claims (13)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089990A JP2011221262A (en) | 2010-04-09 | 2010-04-09 | Control circuit device for light-emitting element and method of controlling the same |
| US13/082,596 US8575860B2 (en) | 2010-04-09 | 2011-04-08 | Light emitting device control circuit device and control method of the control circuit device |
| US14/043,919 US9066384B2 (en) | 2010-04-09 | 2013-10-02 | Light emitting device control circuit device and control method of the control circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089990A JP2011221262A (en) | 2010-04-09 | 2010-04-09 | Control circuit device for light-emitting element and method of controlling the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011221262A true JP2011221262A (en) | 2011-11-04 |
Family
ID=44760430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010089990A Pending JP2011221262A (en) | 2010-04-09 | 2010-04-09 | Control circuit device for light-emitting element and method of controlling the same |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8575860B2 (en) |
| JP (1) | JP2011221262A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062192A (en) * | 2011-09-14 | 2013-04-04 | Alpine Electronics Inc | Led lighting time control method and control device |
| JP2015527695A (en) * | 2012-06-27 | 2015-09-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | LIGHTING DEVICE, LIGHTING DEVICE HAVING LIGHTING DEVICE, AND METHOD OF OPERATING LIGHTING DEVICE |
| JP2015184287A (en) * | 2014-03-20 | 2015-10-22 | パイオニア株式会社 | Light emitting device |
| JP2016012017A (en) * | 2014-06-27 | 2016-01-21 | 日亜化学工業株式会社 | Display device |
| JP2016504619A (en) * | 2012-11-29 | 2016-02-12 | リヤード オプトエレクトロニック カンパニー リミテッドＬｅｙａｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． | LED display and LED control system |
| JP2016505881A (en) * | 2012-11-29 | 2016-02-25 | レイヤード オプトエレクトロニック カンパニー リミテッドＬｅｙａｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｃｏ．，Ｌｔｄ． | LED display |
| JP2020119772A (en) * | 2019-01-24 | 2020-08-06 | 矢崎総業株式会社 | Control arrangement, luminaire, and program of control arrangement |
| KR20200116064A (en) * | 2019-03-28 | 2020-10-08 | 매크로블록 인코포레이티드 | Display system and shared driving circuit thereof |
| JP2020198147A (en) * | 2019-05-30 | 2020-12-10 | 株式会社知財アシスト | Illumination unit and illumination device |
| WO2023238887A1 (en) * | 2022-06-08 | 2023-12-14 | ローム株式会社 | Light-emitting element drive circuit and lighting device using same, display device, and electronic apparatus |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011221262A (en) * | 2010-04-09 | 2011-11-04 | Rohm Co Ltd | Control circuit device for light-emitting element and method of controlling the same |
| KR101110380B1 (en) * | 2010-12-16 | 2012-02-24 | 이동원 | Led lighting device by ac supply |
| DE102011112716A1 (en) * | 2011-09-07 | 2013-03-07 | Audi Ag | Method for operating a headlamp of a motor vehicle |
| TW201412027A (en) * | 2012-09-14 | 2014-03-16 | Chicony Electronics Co Ltd | Matrix testing method and system and voltage clock control method |
| DE102012219817A1 (en) * | 2012-10-30 | 2014-04-30 | Zumtobel Lighting Gmbh | Method for operating a light source with a plurality of LEDs or LED groups |
| JP6195119B2 (en) * | 2014-09-03 | 2017-09-13 | 東芝ライテック株式会社 | MOVING BODY LIGHTING DEVICE AND VEHICLE LIGHT |
| CN106658886B (en) * | 2015-11-04 | 2019-04-19 | 神讯电脑(昆山)有限公司 | Light source drive device and light source driving method |
| CN110290612B (en) * | 2018-03-19 | 2021-08-27 | 华润微集成电路(无锡)有限公司 | Matrix type LED control circuit structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713509A (en) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | Integrated circuit for driving display data |
| JP2000221943A (en) * | 1998-11-27 | 2000-08-11 | Sanyo Electric Co Ltd | Electroluminescence display device |
| JP2000298456A (en) * | 1999-02-10 | 2000-10-24 | Tdk Corp | Display device |
| JP2006126601A (en) * | 2004-10-29 | 2006-05-18 | Optrex Corp | Drive circuit of organic electroluminescence display device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001343936A (en) | 2000-03-31 | 2001-12-14 | Ricoh Co Ltd | Display device, image forming device, recording medium, program and light emitting doide driving method |
| US7129652B2 (en) * | 2004-03-26 | 2006-10-31 | Texas Instruments Incorporated | System and method for driving a plurality of loads |
| JP2006352011A (en) | 2005-06-20 | 2006-12-28 | Rohm Co Ltd | Luminescence control circuit, and lighting device and portable information terminal equipped therewith |
| US7605550B2 (en) * | 2006-07-17 | 2009-10-20 | Microsemi Corp.—Analog Mixed Signal Group Ltd. | Controlled bleeder for power supply |
| JP4993181B2 (en) | 2006-09-10 | 2012-08-08 | アルパイン株式会社 | LED drive device |
| US7948468B2 (en) * | 2007-02-23 | 2011-05-24 | The Regents Of The University Of Colorado | Systems and methods for driving multiple solid-state light sources |
| JP2011221262A (en) * | 2010-04-09 | 2011-11-04 | Rohm Co Ltd | Control circuit device for light-emitting element and method of controlling the same |
-
2010
- 2010-04-09 JP JP2010089990A patent/JP2011221262A/en active Pending
-
2011
- 2011-04-08 US US13/082,596 patent/US8575860B2/en active Active
-
2013
- 2013-10-02 US US14/043,919 patent/US9066384B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713509A (en) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | Integrated circuit for driving display data |
| JP2000221943A (en) * | 1998-11-27 | 2000-08-11 | Sanyo Electric Co Ltd | Electroluminescence display device |
| JP2000298456A (en) * | 1999-02-10 | 2000-10-24 | Tdk Corp | Display device |
| JP2006126601A (en) * | 2004-10-29 | 2006-05-18 | Optrex Corp | Drive circuit of organic electroluminescence display device |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062192A (en) * | 2011-09-14 | 2013-04-04 | Alpine Electronics Inc | Led lighting time control method and control device |
| US9554439B2 (en) | 2012-06-27 | 2017-01-24 | Osram Opto Semiconductors Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
| JP2015527695A (en) * | 2012-06-27 | 2015-09-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | LIGHTING DEVICE, LIGHTING DEVICE HAVING LIGHTING DEVICE, AND METHOD OF OPERATING LIGHTING DEVICE |
| US10299341B2 (en) | 2012-06-27 | 2019-05-21 | Osram Opto Semiconductors Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
| US9918368B2 (en) | 2012-06-27 | 2018-03-13 | Osram Opto Semiconductor Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
| JP2016504619A (en) * | 2012-11-29 | 2016-02-12 | リヤード オプトエレクトロニック カンパニー リミテッドＬｅｙａｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ． | LED display and LED control system |
| JP2016505881A (en) * | 2012-11-29 | 2016-02-25 | レイヤード オプトエレクトロニック カンパニー リミテッドＬｅｙａｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｃｏ．，Ｌｔｄ． | LED display |
| JP2015184287A (en) * | 2014-03-20 | 2015-10-22 | パイオニア株式会社 | Light emitting device |
| JP2016012017A (en) * | 2014-06-27 | 2016-01-21 | 日亜化学工業株式会社 | Display device |
| JP2020119772A (en) * | 2019-01-24 | 2020-08-06 | 矢崎総業株式会社 | Control arrangement, luminaire, and program of control arrangement |
| US11083063B2 (en) | 2019-01-24 | 2021-08-03 | Yazaki Corporation | Control device, illumination device, and program for control device |
| KR20200116064A (en) * | 2019-03-28 | 2020-10-08 | 매크로블록 인코포레이티드 | Display system and shared driving circuit thereof |
| CN111833801A (en) * | 2019-03-28 | 2020-10-27 | 聚积科技股份有限公司 | Display system and common driving circuit thereof |
| US11132939B2 (en) | 2019-03-28 | 2021-09-28 | Macroblock, Inc. | Display system and shared driving circuit thereof |
| KR102356871B1 (en) * | 2019-03-28 | 2022-01-27 | 매크로블록 인코포레이티드 | Display system and shared driving circuit thereof |
| CN111833801B (en) * | 2019-03-28 | 2022-06-24 | 聚积科技股份有限公司 | Display system and common driving circuit thereof |
| JP2020198147A (en) * | 2019-05-30 | 2020-12-10 | 株式会社知財アシスト | Illumination unit and illumination device |
| WO2023238887A1 (en) * | 2022-06-08 | 2023-12-14 | ローム株式会社 | Light-emitting element drive circuit and lighting device using same, display device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110248642A1 (en) | 2011-10-13 |
| US20140049179A1 (en) | 2014-02-20 |
| US8575860B2 (en) | 2013-11-05 |
| US9066384B2 (en) | 2015-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011221262A (en) | Control circuit device for light-emitting element and method of controlling the same | |
| KR101493492B1 (en) | Backlight unit, liquid crystal display including the same and driving method thereof | |
| KR100752376B1 (en) | Backlight Driving Circuit and Liquid Crystal Display Device of having the same | |
| KR20050051071A (en) | Backlight driving circuit in fs-lcd | |
| US20230419883A1 (en) | Driving signals and driving circuits in display device and driving method thereof | |
| CN103098236A (en) | Integrated circuit for illumination device, and illumination device | |
| TWI716120B (en) | Pixel circuit and display panel | |
| KR102567324B1 (en) | Gate driver and display device including the same | |
| US20070001619A1 (en) | Load driving device and load driving method | |
| TWI416468B (en) | Light-emitting element drive circuit | |
| WO2024093278A1 (en) | Display drive circuit and display device | |
| JP2018087887A (en) | Display | |
| JP2004341516A (en) | Common anode passive matrix type organic light emitting diode (oled) display, driving circuit therefor, method for precharging same organic light emitting diode, and arrangement | |
| JP7101463B2 (en) | Light emitting element drive device, semiconductor device, light emitting device and liquid crystal display device | |
| WO2015016007A1 (en) | Display device and method for driving same | |
| JP2013110206A (en) | Led driver | |
| KR20150033213A (en) | Back light unit and liquid crystal display device using the same and driving method thereof | |
| JP2010123644A (en) | Lighting apparatus using light emitting diodes | |
| KR20210035370A (en) | Display apparatus and method of driving display panel using the same | |
| KR20050097162A (en) | Light-emitting diode display | |
| KR102219578B1 (en) | Display device | |
| CN219936660U (en) | Pixel circuit, display screen and electronic equipment | |
| JP2001083932A (en) | El display device | |
| WO2024131004A1 (en) | Pixel driving circuit and driving method therefor, and display panel | |
| KR102652818B1 (en) | Gate driver for external compensation and organic light emitting display device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |