JP2011210826A - Multilayer ceramic capacitor and method of manufacturing the same - Google Patents
Multilayer ceramic capacitor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011210826A JP2011210826A JP2010075319A JP2010075319A JP2011210826A JP 2011210826 A JP2011210826 A JP 2011210826A JP 2010075319 A JP2010075319 A JP 2010075319A JP 2010075319 A JP2010075319 A JP 2010075319A JP 2011210826 A JP2011210826 A JP 2011210826A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- ceramic
- internal electrode
- type compound
- perovskite type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、容量形成用の内部電極が、誘電体セラミック層を介して積層された構造を有する積層セラミックコンデンサおよびその製造方法に関し、詳しくは、内部電極に、誘電体セラミック層を構成するセラミックと同種のセラミックを含ませるようにした積層セラミックコンデンサおよびその製造方法に関する。 The present invention relates to a multilayer ceramic capacitor having a structure in which an internal electrode for forming a capacitor is laminated via a dielectric ceramic layer, and a method for manufacturing the same, and more particularly, to a ceramic constituting the dielectric ceramic layer on the internal electrode. The present invention relates to a multilayer ceramic capacitor including the same kind of ceramic and a method for manufacturing the same.
積層セラミックコンデンサは、例えば、図１に示すように、セラミック積層体（積層セラミック素子）１０の内部に配設された内部電極１２が、誘電体層であるセラミック層（誘電体セラミック層）１１を介して積層され、かつ、セラミック積層体１０の両端面には、交互に逆側の端面に露出した内部電極１２と導通するように一対の外部電極１３ａ，１３ｂが配設された構造を有しており、小型で大きな容量を得ることができることから、種々の用途に広く用いられている。
For example, as shown in FIG. 1, the multilayer ceramic capacitor has a ceramic layer (dielectric ceramic layer) 11 in which an
このような積層セラミックコンデンサは、通常、内部電極形成用の導電性ペーストを塗布したセラミックグリーンシートを積層、圧着してなる未焼成のセラミック積層体を焼成する工程を経て製造される。そのため、焼成工程において、導電性ペーストとセラミックグリーンシートとの間の焼成収縮率の相違から、焼成後に形成される内部電極の連続性が低下して、電極切れや、誘電体セラミック層を介して対向する内部電極の対向面積（有効面積）の減少を招いたり、内部電極層と誘電体セラミック層との間の層間剥離を生じたりするおそれがある。 Such a multilayer ceramic capacitor is usually manufactured through a step of firing an unfired ceramic laminate formed by laminating and pressing a ceramic green sheet coated with a conductive paste for forming internal electrodes. Therefore, in the firing process, due to the difference in firing shrinkage between the conductive paste and the ceramic green sheet, the continuity of the internal electrode formed after firing is reduced, and the electrode breaks or passes through the dielectric ceramic layer. There is a risk that the opposing area (effective area) of the opposing internal electrodes may be reduced, or that delamination may occur between the internal electrode layer and the dielectric ceramic layer.
そこで、導電性ペーストの焼結収縮を抑制する目的で、誘電体セラミック層を構成するセラミック材料を共材として内部電極に添加することが知られているが、多量に共材を添加すると、内部電極の連続性の低下を招くという問題点がある。 Therefore, it is known that the ceramic material constituting the dielectric ceramic layer is added to the internal electrode as a co-material for the purpose of suppressing the sintering shrinkage of the conductive paste. There is a problem that the continuity of the electrode is lowered.
そこで、共材を多量に添加した場合に生じるような内部電極の連続性の低下を招くことなく、高い静電容量を得ることが可能な積層セラミックコンデンサが得られるようにするために、内部電極形成用の導電性ペースト中のＮｉ粉末１００重量％に対して０．５〜３．０重量％のＬａおよびＣｒの少なくとも何れかの酸化物粉末を含有させるようにした積層セラミックコンデンサの製造方法が提案されている（特許文献１参照）。なお、この特許文献１においては、内部電極形成用の導電性ペーストに含有させるＬａやＣｒの酸化物粉末の平均粒径を０．５〜１．０μｍとすることが好ましいとされている。 Therefore, in order to obtain a multilayer ceramic capacitor capable of obtaining a high capacitance without incurring a decrease in continuity of the internal electrode that occurs when a large amount of common material is added, an internal electrode is obtained. There is provided a method for producing a multilayer ceramic capacitor in which 0.5 to 3.0% by weight of oxide powder of La and Cr is contained with respect to 100% by weight of Ni powder in a conductive paste for forming. It has been proposed (see Patent Document 1). In Patent Document 1, it is preferable that the average particle diameter of La or Cr oxide powder contained in the conductive paste for forming an internal electrode is 0.5 to 1.0 μm.
そして、特許文献１によれば、導電性ペーストに含まれるＬａ2Ｏ3やＣｒ2Ｏ3などの酸化物は、焼結制御効果を有するため、その分だけ導電性ペーストへの共材の添加量を少なくすることが可能で、しかも焼成した後、ＬａやＣｒの元素は、内部電極を形成している導体内部に析出することなく、積層された内部電極と誘電体セラミック層との界面に偏析するとされている。 Further, according to Patent Document 1, an oxide such as La 2 O 3 and Cr 2 O 3 contained in the conductive paste, because it has a sintering control effect, the addition of the common material to that much conductive paste The amount of La and Cr can be reduced at the interface between the laminated internal electrode and the dielectric ceramic layer without being deposited inside the conductor forming the internal electrode after firing. It is supposed to segregate.
しかしながら、特許文献１の積層セラミックコンデンサの製造方法において用いられている導電性ペースト（Ｎｉペースト）は、その段落００１６に記載されているように、誘電体セラミック層を構成する材料である共材（ＢａＴｉＯ3などのセラミック）を含有するものであり、導電性ペースト中の共材は分散性が悪いため、焼結後、偏析が生じやすいという問題点がある。なお、偏析が生じると、内部電極のカバレッジ（被覆率）の低い箇所が形成され、それに起因する信頼性の低下（例えば、高温負荷試験における寿命特性の劣化など）や得られる静電容量の減少などの不具合が生じるという問題がある。 However, as described in paragraph 0016, the conductive paste (Ni paste) used in the method for manufacturing a multilayer ceramic capacitor disclosed in Patent Document 1 is a co-material (a material constituting the dielectric ceramic layer). BaTiO 3 are those containing ceramic) such as, for poor common material is dispersible in the conductive paste, after sintering, there is a problem that segregation tends to occur. In addition, when segregation occurs, a portion with a low coverage (coverage) of the internal electrode is formed, resulting in a decrease in reliability (for example, deterioration of life characteristics in a high temperature load test) and a decrease in capacitance obtained. There is a problem that problems such as these occur.
本発明は、上記課題を解決するものであり、内部電極形成用の導電性ペーストとして、誘電体セラミック層を構成するセラミック材料と同種のセラミック材料を共材として含有する導電性ペーストを用いて、積層セラミックコンデンサを製造するにあたって、導電性ペーストへの共材の分散性を高め、焼成工程で共材の偏析が生じることを抑制して、内部電極のカバレッジが高く、特性の良好な積層セラミックコンデンサを効率よく製造することが可能な積層セラミックコンデンサの製造方法、および、該製造方法により製造することが可能な特性の良好な積層セラミックコンデンサを提供することを目的とする。 The present invention solves the above-mentioned problem, using a conductive paste containing a ceramic material of the same type as the ceramic material constituting the dielectric ceramic layer as a conductive material for forming an internal electrode. In the production of multilayer ceramic capacitors, the dispersibility of the co-material in the conductive paste is improved, the segregation of the co-material is prevented from occurring during the firing process, the internal electrode coverage is high, and the characteristics are excellent. It is an object of the present invention to provide a method for manufacturing a multilayer ceramic capacitor that can be manufactured efficiently, and a multilayer ceramic capacitor having good characteristics that can be manufactured by the manufacturing method.
本発明の積層セラミックコンデンサの製造方法は、
一般式ＡＢＯ3（ＡサイトはＢａであって、Ｂａ以外にＳｒ，Ｃａ，Ｍｇからなる群より選ばれる少なくとも１種を含んでいてもよく、また、ＢサイトはＴｉであって、Ｔｉ以外にＺｒおよびＨｆからなる群より選ばれる少なくとも１種を含んでいてもよく、Ｏは酸素）で表されるペロブスカイト型化合物を主成分とする誘電体セラミック層を介して、
導電成分である卑金属粉末と、前記誘電体セラミック層を構成する前記ペロブスカイト型化合物と同じペロブスカイト型化合物を主成分とするセラミック粉末と、有機ビヒクルとを含む導電性ペーストを塗布、焼成することにより形成された内部電極が積層された構造を有する積層セラミックコンデンサの製造方法において、
前記内部電極の形成に用いられる前記導電性ペーストを構成する前記セラミック粉末として、
(ａ)前記誘電体セラミック層を構成する前記ペロブスカイト型化合物と同じペロブスカイト型化合物の粉末を、下記の式(１)：
粉砕率Ｘ（％）＝（粉砕前ペロブスカイト型化合物粉末の比表面積／粉砕後ペロブスカイト型化合物粉末の比表面積）×１００ ……(１)
で表される粉砕率Ｘが、１００＜粉砕率Ｘ≦２００となるように粉砕する第１粉砕工程と、
(ｂ)第１粉砕工程で粉砕した前記ペロブスカイト型化合物粉末に、副成分粉末を混合して、前記副成分粉末を含む混合粉末とする混合工程と、
(ｃ)前記混合工程で得た混合粉末を、下記の式(２)：
粉砕率Ｙ（％）＝（粉砕前混合粉末の比表面積／粉砕後混合粉末の比表面積）×１００ ……(２)
で表される粉砕率Ｙが、２５０≦粉砕率Ｙ≦７００となるように粉砕する第２粉砕工程と
を経て調製されたセラミック粉末を用いること
を特徴としている。
The method for producing the multilayer ceramic capacitor of the present invention comprises:
General formula ABO 3 (A site is Ba, and may contain at least one selected from the group consisting of Sr, Ca, Mg in addition to Ba, and B site is Ti, in addition to Ti. Through a dielectric ceramic layer mainly composed of a perovskite type compound represented by the formula (O), which may contain at least one selected from the group consisting of Zr and Hf.
Formed by applying and baking a conductive paste containing a base metal powder as a conductive component, a ceramic powder mainly composed of the same perovskite type compound as the perovskite type compound constituting the dielectric ceramic layer, and an organic vehicle. In the method of manufacturing a multilayer ceramic capacitor having a structure in which the internal electrodes formed are stacked,
As the ceramic powder constituting the conductive paste used for forming the internal electrode,
(a) A powder of the same perovskite type compound as the perovskite type compound constituting the dielectric ceramic layer is expressed by the following formula (1):
Grinding rate X (%) = (specific surface area of perovskite type compound powder before grinding / specific surface area of perovskite type compound powder after grinding) × 100 (1)
A first pulverizing step in which the pulverization rate X represented by the formula is 100 <grinding rate X ≦ 200,
(b) a mixing step of mixing a subcomponent powder with the perovskite type compound powder pulverized in the first pulverization step to obtain a mixed powder containing the subcomponent powder;
(c) The mixed powder obtained in the mixing step is expressed by the following formula (2):
Grinding rate Y (%) = (specific surface area of mixed powder before grinding / specific surface area of mixed powder after grinding) × 100 (2)
The ceramic powder prepared through the second pulverization step is pulverized so that the pulverization rate Y expressed by the following formula is 250 ≦ the pulverization rate Y ≦ 700.
本発明の積層セラミックコンデンサの製造方法においては、
前記(ｂ)の工程でペロブスカイト型化合物粉末に混合される副成分粉末が、
(イ)下記のＣ，Ｄ，Ｒで表される成分を含み、かつ、
Ｃ：Ｓｉ、ＬｉおよびＢからなる群より選ばれる少なくとも１種、
Ｄ：Ｍｇ、Ｍｎ、Ｖ、ＦｅおよびＣｒからなる群より選ばれる少なくとも１種、
Ｒ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＹからなる群より選ばれる少なくとも１種
(ロ)前記Ｃ，Ｄ，Ｒで表される成分の前記セラミック粉末に対する割合が、前記セラミック粉末１００モル部に対して、
Ｃ：０．１〜５モル部
Ｄ：０．１〜２モル部
Ｒ：０．１〜６モル部
の割合であることが望ましい。
In the manufacturing method of the multilayer ceramic capacitor of the present invention,
The accessory component powder mixed with the perovskite type compound powder in the step (b),
(A) includes the following components represented by C, D and R, and
C: at least one selected from the group consisting of Si, Li and B,
D: at least one selected from the group consisting of Mg, Mn, V, Fe and Cr,
R: at least one selected from the group consisting of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, and Y
(B) The ratio of the components represented by C, D and R to the ceramic powder is 100 mol parts of the ceramic powder.
C: 0.1 to 5 parts by mole D: 0.1 to 2 parts by mole R: 0.1 to 6 parts by mole is desirable.
また、本発明の積層セラミックコンデンサは、
卑金属材料からなる容量形成用の内部電極が、誘電体セラミック層を介して積層された構造を有する積層セラミックコンデンサであって、
前記内部電極は、セラミック成分を含み、かつ、
積層方向断面において、前記セラミック成分が前記内部電極に占める面積の割合を示す、下記の式(３)：
面積比率（％）＝セラミック成分の面積／内部電極の面積）×１００ ……(３)
により求められる面積比率が０．１〜１％であること
を特徴としている。
The multilayer ceramic capacitor of the present invention is
A multilayer ceramic capacitor having a structure in which an internal electrode for forming a capacitor made of a base metal material is laminated via a dielectric ceramic layer,
The internal electrode includes a ceramic component; and
In the cross section in the stacking direction, the following formula (3) showing the ratio of the area occupied by the ceramic component in the internal electrode:
Area ratio (%) = Ceramic component area / Internal electrode area) × 100 (3)
The area ratio calculated by the above is 0.1 to 1%.
本発明の積層セラミックコンデンサの製造方法においては、内部電極の形成に用いられる前記導電性ペーストとして、導電成分としての卑金属粉末と、有機ビヒクルと、セラミック粉末（いわゆる共材）を含む導電性ペーストを用いるとともに、上記セラミック粉末として、(ａ)誘電体セラミック層を構成するペロブスカイト型化合物と同じペロブスカイト型化合物の粉末を、上記の式(１)で表される粉砕率Ｘが、１００＜粉砕率Ｘ≦２００となるように粉砕する第１粉砕工程と、(ｂ)第１粉砕工程で粉砕したペロブスカイト型化合物粉末に、副成分粉末を混合して混合粉末とする混合工程と、(ｃ)混合工程で得た混合粉末を、上記の式(２)で表される粉砕率Ｙが、２５０≦粉砕率Ｙ≦７００となるように粉砕する第２粉砕工程とを経て調製されたセラミック粉末を用いるようにしているので、導電性ペーストに添加されるセラミック粉末（共材）が微粒になることに加え、副成分の分散性も非常に良好となることから、焼成工程でセラミック成分の偏析が生じることを抑制して、内部電極のカバレッジが高く、特性の良好な積層セラミックコンデンサを効率よく製造することが可能になる。 In the method for manufacturing a multilayer ceramic capacitor of the present invention, as the conductive paste used for forming the internal electrode, a conductive paste containing a base metal powder as a conductive component, an organic vehicle, and a ceramic powder (so-called common material) is used. As the ceramic powder, (a) a powder of the same perovskite type compound as the perovskite type compound constituting the dielectric ceramic layer is used, and the pulverization rate X represented by the above formula (1) is 100 <grinding rate X A first pulverizing step for pulverizing to ≦ 200, (b) a mixing step in which the perovskite-type compound powder pulverized in the first pulverizing step is mixed with an auxiliary component powder to obtain a mixed powder, and (c) a mixing step And a second pulverizing step in which the pulverization rate Y represented by the above formula (2) is pulverized such that 250 ≦ the pulverization rate Y ≦ 700. Because the ceramic powder (co-material) added to the conductive paste becomes fine particles and the dispersibility of subcomponents is very good, the ceramic powder is used in the firing process. The occurrence of segregation of components is suppressed, and it becomes possible to efficiently produce a multilayer ceramic capacitor having high internal electrode coverage and good characteristics.
また、ペロブスカイト型化合物粉末に混合される副成分粉末として、Ｃ：Ｓｉ、ＬｉおよびＢからなる群より選ばれる少なくとも１種、Ｄ：Ｍｇ、Ｍｎ、Ｖ、ＦｅおよびＣｒからなる群より選ばれる少なくとも１種、Ｒ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＹからなる群より選ばれる少なくとも１種を含むものを用いるとともに、(ロ)Ｃ，Ｄ，Ｒで表される成分のセラミック粉末に対する割合を、セラミック粉末１００モル部に対して、Ｃ：０．１〜５モル部、Ｄ：０．１〜２モル部、Ｒ：０．１〜６モル部の割合とすることにより、高温負荷信頼性を向上させることが可能になる。 Further, as an auxiliary component powder mixed with the perovskite type compound powder, at least one selected from the group consisting of C: Si, Li and B, D: at least selected from the group consisting of Mg, Mn, V, Fe and Cr 1 type, including R: La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, and Y, and those containing at least one selected from the group consisting of Y, (B) The ratio of the components represented by C, D, and R to the ceramic powder is as follows: C: 0.1 to 5 mol parts, D: 0.1 to 2 mol parts, R: : It becomes possible to improve high temperature load reliability by setting it as the ratio of 0.1-6 mol part.
なお、上記副成分であるＣ，Ｄ，およびＲには、それぞれ以下のような作用効果が期待される。
Ｃ：焼結時のガラス成分の軟化に伴う卑金属粒子間の濡れ性の向上
Ｄ：誘電体層への拡散による誘電体の価数安定化
Ｒ：誘電体層への拡散による誘電体の低抵抗成分の均一化
Note that the following effects are expected for the subcomponents C, D, and R, respectively.
C: Improvement of wettability between base metal particles due to softening of glass component during sintering D: Stabilization of valence of dielectric by diffusion into dielectric layer R: Low resistance of dielectric by diffusion into dielectric layer Uniformity of ingredients
また、本発明の積層セラミックコンデンサのように、卑金属材料からなる容量形成用の内部電極が、誘電体セラミック層を介して積層された構造を有する積層セラミックコンデンサにおいて、内部電極に含まれるセラミック成分が、内部電極に対する面積比率で０．１〜１％の範囲となるようにした場合、セラミック成分が内部電極に占める面積率が高くなりすぎることによる、内部電極のカバレッジの低下を抑制するとともに、焼結収縮を抑制して、取得静電容量の値の大きい積層セラミックコンデンサを提供することが可能になる。 Further, in a multilayer ceramic capacitor having a structure in which a capacitance forming internal electrode made of a base metal material is laminated via a dielectric ceramic layer as in the multilayer ceramic capacitor of the present invention, the ceramic component contained in the internal electrode is When the area ratio with respect to the internal electrode is in the range of 0.1 to 1%, the area ratio of the ceramic component to the internal electrode becomes excessively high, and the decrease in the coverage of the internal electrode is suppressed. It becomes possible to provide a multilayer ceramic capacitor having a large acquired capacitance value by suppressing the shrinkage.
すなわち、このような積層セラミックコンデンサは、例えば、本発明の積層セラミックコンデンサの製造方法により効率よく製造することが可能な積層セラミックコンデンサであり、焼成工程で共材として添加されたセラミック成分が偏析することなく、内部電極側（導電性ペースト側）から誘電体セラミック層側へ拡散することにより、積層セラミックコンデンサを構成する内部電極のカバレッジが良好になり、取得静電容量の値の大きい積層セラミックコンデンサを得ることが可能になる。 That is, such a multilayer ceramic capacitor is, for example, a multilayer ceramic capacitor that can be efficiently manufactured by the method for manufacturing a multilayer ceramic capacitor of the present invention, and a ceramic component added as a co-material in a firing process is segregated. Without diffusing from the internal electrode side (conductive paste side) to the dielectric ceramic layer side, the coverage of the internal electrode constituting the multilayer ceramic capacitor is improved, and the multilayer ceramic capacitor having a large acquired capacitance value Can be obtained.
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。 Examples of the present invention will be described below to describe the features of the present invention in more detail.
(Ａ)導電性ペーストに添加するセラミック粉末（共材）の調製
１）まず出発原料としてＢａＣＯ3，ＴｉＯ2を用意した。そして、両者をＢａＴｉＯ3の組成となるように秤量した後、ボールミルにより混合した。そして、得られた混合粉末を１１５０℃で熱処理し、ＢａＴｉＯ3粉末（ペロブスカイト型化合物粉末）を得た。なお、このＢａＴｉＯ3粉末は、固相合成法により合成され、所望の粒径を得ることができる温度で熱処理したものである。
このＢａＴｉＯ3粉末の平均粒径は０．１５μｍ、ＢａとＴｉのモル比（Ｂａ／Ｔｉ比）は１．００７０であった。
(A) Preparation of ceramic powder (co-material) to be added to conductive paste 1) First, BaCO 3 and TiO 2 were prepared as starting materials. Then, both were weighed so as to have a composition of BaTiO 3 and then mixed by a ball mill. The mixed powder obtained was heat-treated at 1150 ° C., to obtain a BaTiO 3 powder (perovskite compound powder). The BaTiO 3 powder is synthesized by a solid phase synthesis method and heat-treated at a temperature at which a desired particle size can be obtained.
The average particle diameter of the BaTiO 3 powder was 0.15 μm, and the molar ratio of Ba to Ti (Ba / Ti ratio) was 1.0070.
２）それから、第１粉砕工程として、上記ＢａＴｉＯ3粉末を、ボールミルにより粉砕する工程を実施した。なお、第１粉砕工程においては、ボールミルによる加工時間（粉砕時間）をコントロールすることにより、第１粉砕工程における粉砕率Ｘを調整して、表１に示すような、粉砕率Ｘが異なる複数種類のＢａＴｉＯ3粉末を作製した。
なお、第１粉砕工程における粉砕率Ｘは、下記の式(１)により求めた。
粉砕率Ｘ（％）＝（粉砕前ペロブスカイト型化合物粉末（ＢａＴｉＯ3粉末）の比表面積／粉砕後ペロブスカイト型化合物粉末（ＢａＴｉＯ3粉末）の比表面積）×１００ ……(１)
2) Then, as a first pulverizing step, a step of pulverizing the BaTiO 3 powder with a ball mill was performed. In the first pulverization step, the milling rate X in the first pulverization step is adjusted by controlling the processing time (pulverization time) by the ball mill, so that the pulverization rate X is different as shown in Table 1. BaTiO 3 powder was prepared.
In addition, the grinding | pulverization rate X in a 1st grinding | pulverization process was calculated | required by following formula (1).
Grinding rate X (%) = (specific surface area of perovskite type compound powder (BaTiO 3 powder) before grinding / specific surface area of perovskite type compound powder (BaTiO 3 powder) after grinding) × 100 (1)
３）次に、上記第１粉砕工程で粉砕した後のＢａＴｉＯ3粉末に、副成分粉末として、Ｄｙ2Ｏ3、ＳｉＯ2、およびＭｎＯを、ｍｏｌ％換算で、
１００ＢａＴｉＯ3−１．５Ｄｙ−３．０Ｓｉ−０．５Ｍｎ
となるように混合する混合工程を実施した。
3) Next, Dy 2 O 3 , SiO 2 , and MnO are added to the BaTiO 3 powder pulverized in the first pulverization step as subcomponent powders in terms of mol%,
100BaTiO 3 -1.5Dy-3.0Si-0.5Mn
A mixing step of mixing was performed.
４）さらに、第２粉砕工程として、上記混合工程で得た混合粉末を、ボールミルにより粉砕する工程を実施した。この第２粉砕工程においては、ボールミルによる加工時間（粉砕時間）をコントロールすることにより、第２粉砕工程における粉砕率Ｙを調整して、表１に示すような、粉砕率Ｙの異なる複数種類の粉末を作製した。 4) Further, as the second pulverization step, a step of pulverizing the mixed powder obtained in the mixing step with a ball mill was performed. In this second pulverization step, by controlling the processing time (pulverization time) by the ball mill, the pulverization rate Y in the second pulverization step is adjusted, and a plurality of types with different pulverization rates Y as shown in Table 1 are obtained. A powder was prepared.
なお、第２粉砕工程における粉砕率Ｙは、下記の式(２)により求めた。
粉砕率Ｙ（％）＝（粉砕前混合粉末の比表面積／粉砕後混合粉末の比表面積）×１００ ……(２)
なお、上記粉砕率Ｘおよび粉砕率Ｙを求める際に必要となる比表面積（ＳＳＡ）は、ＢＥＴ法によって求めた。
In addition, the grinding | pulverization rate Y in a 2nd grinding | pulverization process was calculated | required by following formula (2).
Grinding rate Y (%) = (specific surface area of mixed powder before grinding / specific surface area of mixed powder after grinding) × 100 (2)
The specific surface area (SSA) required for determining the pulverization rate X and pulverization rate Y was determined by the BET method.
そして、この第２粉砕工程において粉砕することにより得た粉末（表１の試料番号１〜８の試料（本発明の要件を備えていない比較例の試料）、および試料番号９〜１２の試料（本発明の要件を備えた実施例の試料））をセラミック粉末（共材）として、下記の手順で内部電極形成用の導電性ペーストを作製した。 And the powder obtained by grinding | pulverizing in this 2nd grinding | pulverization process (The sample of the sample numbers 1-8 of Table 1 (sample of the comparative example which does not have the requirements of this invention), and the sample of the sample numbers 9-12 ( A conductive paste for forming an internal electrode was prepared by the following procedure using the sample of the example having the requirements of the present invention)) as ceramic powder (co-material).
なお、ここで使用した主成分ＢａＴｉＯ3粉末は、固相合成法により合成され、所望の粒径が得られるような温度で熱処理することにより製造されたものであるが、水熱合成法、加水分解法などの他の方法で製造されたＢａＴｉＯ3を用いることも可能であり、固相合成法により合成されたＢａＴｉＯ3を用いた場合と同様のセラミック粉末を得ることができる。 The main component BaTiO 3 powder used here was synthesized by a solid phase synthesis method and manufactured by heat treatment at a temperature at which a desired particle size was obtained. It is also possible to use BaTiO 3 produced by another method such as a decomposition method, and a ceramic powder similar to that obtained using BaTiO 3 synthesized by a solid phase synthesis method can be obtained.
また、ＢａＴｉＯ3製造用の素材、各添加成分の化合物形態は、酸化物，炭酸化合物に限らず、塩化物、金属有機化合物など他の化合物形態であってもよい。
また、副成分を添加した後のペロブスカイト型化合物（ＡＢＯ3）の、ＡサイトとＢサイトのｍｏｌ比（Ａ／Ｂ比）の好ましい範囲は、０．９８０〜１．０２０である。
Moreover, the raw material for producing BaTiO 3 and the compound form of each additive component are not limited to oxides and carbonate compounds, but may be other compound forms such as chlorides and metal organic compounds.
Moreover, the preferable range of the molar ratio (A / B ratio) of the A site and the B site of the perovskite type compound (ABO 3 ) after adding the subcomponent is 0.980 to 1.020.
(Ｂ)内部電極形成用の導電性ペーストの作製
平均粒径０．４μｍのＮｉ粉末４５ｇと、上述の(Ａ)の工程で作製したセラミック粉末５ｇとを、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に、３本ロールミルを使用して分散させることにより、内部電極形成用の導電性ペースト（Ｎｉペースト）を作製した。
(B) Production of conductive paste for internal electrode formation Organic vehicle in which 45 g of Ni powder having an average particle diameter of 0.4 μm and 5 g of ceramic powder produced in the above-mentioned step (A) are dissolved in terpineol in ethyl cellulose. The conductive paste (Ni paste) for internal electrode formation was produced by dispersing in 50 g using a three roll mill.
なお、この実施例１においては、導電性粉末であるＮｉ粉末と、上記セラミック粉末の配合比率を重量比で４５：５（すなわち導電性粉末であるＮｉ粉末とセラミック粉末の合計量に対するセラミック粉末の割合（含有率）が１０重量％）となるようにしたが、内部電極の焼結収縮を抑制する効果を得るために好ましいセラミック粉末の含有率は、通常、５〜１５重量％の範囲である。 In Example 1, the mixing ratio of the Ni powder as the conductive powder and the ceramic powder was 45: 5 by weight (that is, the amount of the ceramic powder relative to the total amount of the Ni powder and the ceramic powder as the conductive powder). The ratio (content ratio) is 10% by weight), but the content of the ceramic powder preferable for obtaining the effect of suppressing the sintering shrinkage of the internal electrode is usually in the range of 5 to 15% by weight. .
(Ｃ)積層セラミックコンデンサの作製
上記(Ａ)の「導電性ペーストに添加するセラミック粉末の調製」における第１粉砕工程に供したＢａＴｉＯ3粉末（粉砕前のＢａＴｉＯ3粉末）と同じＢａＴｉＯ3粉末を用意した。
そして、このＢａＴｉＯ3粉末に対し、Ｄｙ2Ｏ3、ＳｉＯ2、ＭｎＯをｍｏｌ％換算で、１００ＢａＴｉＯ3−１．５Ｄｙ−３．０Ｓｉ−０．５Ｍｎとなるように混合し、誘電体セラミック層用のセラミック原料を得た。このセラミック原料は、上記 (Ｂ)の工程で、共材として作製したセラミック粉末と同じ組成のものである。
The (C) The same BaTiO 3 powder and BaTiO 3 powder was subjected to the first pulverizing step in the "ceramic powder preparation of the addition to the conductive paste" (BaTiO 3 powder before milling) Preparation above multilayer ceramic capacitor (A) Prepared.
Then, for this BaTiO 3 powder, Dy 2 O 3 , SiO 2 , and MnO are mixed so as to be 100 BaTiO 3 -1.5Dy-3.0Si-0.5Mn in terms of mol%, and for dielectric ceramic layer The ceramic raw material was obtained. This ceramic raw material has the same composition as the ceramic powder produced as a co-material in the step (B).
このセラミック原料に、エタノール、ＰＶＢ系バインダーを加えて混合、分散し、セラミックスラリーを作製した。それから、このセラミックスラリーをシート成形し、セラミックグリーンシートを得た。 To this ceramic raw material, ethanol and PVB binder were added and mixed and dispersed to prepare a ceramic slurry. Then, the ceramic slurry was formed into a sheet to obtain a ceramic green sheet.
そして、このセラミックグリーンシートに、上記の内部電極形成用の導電性ペーストを印刷して、内部電極パターン（導電性ペースト層）を形成した。 Then, the above-mentioned conductive paste for forming internal electrodes was printed on this ceramic green sheet to form an internal electrode pattern (conductive paste layer).
それから、内部電極パターンが形成されたセラミックグリーンシートを、内部電極パターンが交互に逆の端部側に引き出されるように複数枚積層し、未焼成の積層体を得た。 Then, a plurality of ceramic green sheets on which the internal electrode patterns were formed were laminated so that the internal electrode patterns were alternately drawn to the opposite end side, and an unfired laminate was obtained.
この積層体を、Ｎ2雰囲気中で熱処理して、バインダーを燃焼させた後、酸素分圧１０-10ＭＰａのＨ2−Ｎ2−Ｈ2Ｏガスからなる還元性雰囲気中にて１２５０℃で焼成し、セラミック積層体（積層セラミック素子）を得た。 This laminate was heat-treated in an N 2 atmosphere to burn the binder, and then at 1250 ° C. in a reducing atmosphere consisting of H 2 —N 2 —H 2 O gas having an oxygen partial pressure of 10 −10 MPa. Firing was performed to obtain a ceramic laminate (multilayer ceramic element).
焼成後得られたセラミック積層体の両端面にＢ2Ｏ3−Ｌｉ2Ｏ−ＳｉＯ2−ＢａＯガラスフリットを含有するＣｕペーストを塗布し、Ｎ2雰囲気中において８００℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成することにより、図１に示すような構成を有する積層セラミックコンデンサを得た。 A Cu paste containing B 2 O 3 —Li 2 O—SiO 2 —BaO glass frit was applied to both end faces of the ceramic laminate obtained after firing, and baked at a temperature of 800 ° C. in an N 2 atmosphere. By forming external electrodes electrically connected to each other, a multilayer ceramic capacitor having a configuration as shown in FIG. 1 was obtained.
この積層セラミックコンデンサは、図１に示すように、セラミック積層体（積層セラミック素子）１０の内部に配設された内部電極１２が、誘電体層であるセラミック層（誘電体セラミック層）１１を介して積層され、かつ、セラミック積層体１０の両端面には、交互に逆側の端面に露出した内部電極１２と導通するように一対の外部電極１３ａ，１３ｂが配設された構造を有している。
As shown in FIG. 1, this multilayer ceramic capacitor has an
なお、得られた積層セラミックコンデンサの外形寸法は幅：１．２５ｍｍ，長さ：２．０ｍｍ，厚さ：１．０ｍｍであり、内部電極間に介在する誘電体セラミック層の厚みは３．０μｍであった。
また、有効誘電体セラミック層の総数は１０であり、一層当たりの内部電極の対向面積は１．６ｍｍ2であった。
The outer dimensions of the obtained multilayer ceramic capacitor are width: 1.25 mm, length: 2.0 mm, thickness: 1.0 mm, and the thickness of the dielectric ceramic layer interposed between the internal electrodes is 3.0 μm. Met.
The total number of effective dielectric ceramic layers was 10, and the opposing area of the internal electrodes per layer was 1.6 mm 2 .
(Ｄ)特性の評価
上述のようにして作製した積層セラミックコンデンサについて、内部電極のカバレッジを調べた。
内部電極のカバレッジは、積層セラミックコンデンサを内部電極に沿って剥離し、露出した内部電極を倍率５００倍の顕微鏡で観察するとともに、倍率５００倍の顕微鏡写真に撮り、画像解析処理を行うことによって、内部電極に形成されている貫通孔（内部電極に覆われていない領域）の面積と内部電極（前記貫通孔も含めて内部電極が配設されている領域全体）の面積との関係を定量化し、平均値を求めたものである（試料数１００）。
上述のようにして求めた内部電極のカバレッジの値を表１に併せて示す。
(D) Evaluation of characteristics The coverage of the internal electrodes of the multilayer ceramic capacitor produced as described above was examined.
The coverage of the internal electrode is obtained by peeling the multilayer ceramic capacitor along the internal electrode, observing the exposed internal electrode with a microscope with a magnification of 500 times, taking a micrograph with a magnification of 500 times, and performing image analysis processing. Quantifying the relationship between the area of the through-hole formed in the internal electrode (the area not covered by the internal electrode) and the area of the internal electrode (the entire area where the internal electrode is disposed including the through-hole) The average value was obtained (100 samples).
The coverage values of the internal electrodes determined as described above are shown together in Table 1.
表１に示すように、
第１粉砕工程の粉砕率Ｘ：１００＜粉砕率Ｘ≦２００、および、
第２粉砕工程で粉砕率Ｙ：２５０≦粉砕率Ｙ≦７００
の要件の少なくとも一方を満たさない試料番号1〜８の試料（比較例の試料）の場合、内部電極のカバレッジが５８％（試料番号７）〜７６％（試料番号３）と低いことが確認された。
As shown in Table 1,
Grinding rate X in the first grinding step: 100 <grinding rate X ≦ 200, and
Grinding rate Y in the second grinding step: 250 ≦ grinding rate Y ≦ 700
In the case of samples Nos. 1 to 8 (samples of comparative examples) that do not satisfy at least one of the above requirements, it was confirmed that the internal electrode coverage was as low as 58% (Sample No. 7) to 76% (Sample No. 3). It was.
一方、表１に示すように、
第１粉砕工程の粉砕率Ｘ：１００＜粉砕率Ｘ≦２００、および
第２粉砕工程での粉砕率Ｙ：２５０≦粉砕率Ｙ≦７００
の要件の両方を満たす、本発明の実施例にかかる試料番号９〜１２の試料の場合、内部電極のカバレッジが８０％を超えることが確認された。
On the other hand, as shown in Table 1,
Grinding rate X in the first grinding step: 100 <grinding rate X ≦ 200, and grinding rate Y in the second grinding step: 250 ≦ grinding rate Y ≦ 700
In the case of samples Nos. 9 to 12 according to the examples of the present invention that satisfy both of the requirements, it was confirmed that the coverage of the internal electrodes exceeded 80%.
また、試料（積層セラミックコンデンサ）を断面研磨し、セラミック積層体の積層方向に沿う方向の断面について、ＷＤＸ（波長分散型Ｘ線分析装置）により元素マッピングを行い、内部電極の占める面積のうち、セラミック成分の検出された面積の割合（面積比率（％））を求めた。 Further, the sample (multilayer ceramic capacitor) is subjected to cross-sectional polishing, elemental mapping is performed by a WDX (wavelength dispersive X-ray analyzer) on the cross section in the direction along the stacking direction of the ceramic multilayer body, and the area occupied by the internal electrode is The ratio of the detected area of the ceramic component (area ratio (%)) was determined.
その結果、本発明の要件を備えていない試料番号1〜８の試料（比較例の試料）では、内部電極に占めるセラミック成分の面積の割合が、上記面積比率（％）で１〜１０％と大きかったが、本発明の要件を備えた試料番号９〜１２の試料（実施例の試料）の場合、内部電極に占めるセラミック成分の面積の割合が、上記面積比率（％）で０．１〜１％と大幅に小さくなっていることが確認された。 As a result, in the samples Nos. 1 to 8 (samples of the comparative examples) that do not have the requirements of the present invention, the area ratio of the ceramic component in the internal electrode is 1 to 10% in the area ratio (%). In the case of the samples Nos. 9 to 12 having the requirements of the present invention (example samples), the ratio of the area of the ceramic component in the internal electrode was 0.1 to 0.1% in the area ratio (%). It was confirmed that it was significantly reduced to 1%.
この実施例２では、導電性ペーストに配合するセラミック粉末として、表２Ａ，表２Ｂに示す各種の原料誘電体セラミック粉末に、副成分として、表２Ａ，表２Ｂに示すような所定の成分を添加してなるセラミック粉末を調製し、このセラミック粉末を共材として含有する導電性ペーストを調製した。
そして、この導電性ペーストを用いて形成された内部電極を備えた積層セラミックコンデンサを作製した。
以下に説明する。
In Example 2, as ceramic powders to be blended in the conductive paste, various raw material dielectric ceramic powders shown in Tables 2A and 2B are added with predetermined components as shown in Tables 2A and 2B as subcomponents. A ceramic paste was prepared, and a conductive paste containing this ceramic powder as a co-material was prepared.
And the multilayer ceramic capacitor provided with the internal electrode formed using this electrically conductive paste was produced.
This will be described below.
(Ａ)導電性ペーストに添加するセラミック粉末（共材）の調製
１）まず出発原料としてＢａＣＯ3，ＣａＣＯ3，ＳｒＣＯ3，ＭｇＣＯ3，ＴｉＯ2を準備して、規定のペロブスカイト型化合物組成になるように秤量した後、ボールミルにより混合し、１１５０℃で熱処理し、ペロブスカイト型化合物粉末を得た。平均粒径は０．２０μｍ、ＡサイトとＢサイトのｍｏｌ比（Ａ／Ｂ比）は１．００６０であった。
(A) Preparation of ceramic powder (co-material) to be added to conductive paste 1) First, BaCO 3 , CaCO 3 , SrCO 3 , MgCO 3 , TiO 2 are prepared as starting materials, and a prescribed perovskite type compound composition is obtained. After weighing in this manner, the mixture was mixed by a ball mill and heat-treated at 1150 ° C. to obtain a perovskite type compound powder. The average particle size was 0.20 μm, and the molar ratio (A / B ratio) between the A site and the B site was 1.0060.
２）そして、このペロブスカイト型化合物粉末をボールミルにより粉砕する第１粉砕工程を実施した。 2) Then, a first pulverization step was performed in which the perovskite type compound powder was pulverized by a ball mill.
３）次に、混合工程として、粉砕したペロブスカイト型化合物粉末に、添加成分としてＣ（＝Ｓｉ、ＬｉおよびＢのいずれか１種）、Ｄ（＝Ｍｇ、Ｍｎ、Ｖ、ＦｅおよびＣｒのいずれか１種）、およびＲ（＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＹのいずれか１種）をｍｏｌ％換算で、
１００ＡＢＯ3−２．０Ｒ−１．２Ｃ−０．５Ｄ
の組成となるように混合する混合工程を実施した。
3) Next, as a mixing step, the pulverized perovskite type compound powder is added with any one of C (= Si, Li and B), D (= Mg, Mn, V, Fe and Cr) as an additive component. 1 type), and R (= La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, and Y) in terms of mol%,
100ABO 3 -2.0R-1.2C-0.5D
A mixing step of mixing so as to achieve the composition was performed.
４）それから、第２粉砕工程として、上記混合工程で得た混合粉末を、ボールミルにより粉砕する工程を実施することにより、セラミック粉末（共材）を作製した。 4) Then, as a second pulverization step, a ceramic powder (co-material) was produced by performing a step of pulverizing the mixed powder obtained in the above mixing step with a ball mill.
(Ｂ)内部電極形成用の導電性ペーストの作製
上記(Ａ)の工程で作製したセラミック粉末を共材とし、実施例１と同じ方法で内部電極形成用の導電性ペースト（Ｎｉペースト）を作製した。
(B) Production of conductive paste for internal electrode formation Using the ceramic powder produced in the step (A) as a co-material, a conductive paste (Ni paste) for internal electrode formation was produced in the same manner as in Example 1. did.
(Ｃ)積層セラミックコンデンサの作製
誘電体セラミック層を形成するためのセラミック原料として、上記(Ａ)の工程で作製したセラミック粉末（共材）と同じ組成のセラミック原料であって、上記(Ａ)の工程における第１粉砕工程および第２粉砕工程を経ていないセラミック原料を用い、上記実施例１の場合と同じプロセスおよび条件で積層セラミックコンデンサを作製した。
(C) Production of Multilayer Ceramic Capacitor A ceramic raw material having the same composition as the ceramic powder (co-material) produced in the step (A) as a ceramic raw material for forming the dielectric ceramic layer, Using the ceramic raw material that has not undergone the first pulverization step and the second pulverization step, a multilayer ceramic capacitor was produced under the same process and conditions as in Example 1 above.
(Ｄ)特性の評価
そして、得られた積層セラミックコンデンサについて、実施例１の場合と同じ方法で内部電極のカバレッジを調べた。
(D) Evaluation of characteristics Then, with respect to the obtained multilayer ceramic capacitor, the coverage of the internal electrode was examined by the same method as in Example 1.
また、得られた積層セラミックコンデンサについて、高温負荷寿命試験を行った。なお、高温負荷寿命試験は、温度１２５℃にて、電界強度が１０ｋＶ／ｍｍになるように電圧を印加して、絶縁抵抗の経時変化を測定した。
高温負荷寿命試験は１００個の試料について行い、１０００時間および２０００時間を経過するまでに、絶縁抵抗値が２００ｋΩ以下になった試料を不良と判定した。
特性の測定結果を表２Ａ，表２Ｂに示す。
The obtained multilayer ceramic capacitor was subjected to a high temperature load life test. In the high temperature load life test, a voltage was applied so that the electric field strength was 10 kV / mm at a temperature of 125 ° C., and the change over time in the insulation resistance was measured.
The high temperature load life test was performed on 100 samples, and a sample having an insulation resistance value of 200 kΩ or less was determined to be defective before 1000 hours and 2000 hours.
The measurement results of characteristics are shown in Tables 2A and 2B.
表２Ａ，表２Ｂに示すように、副成分についての本発明の要件を備えていない試料番号１３〜１８の試料（比較例の試料）の場合、カバレッジの値は良好であったが、高温負荷寿命試験では１０００時間における故障の発生は認められなかったものの、２０００時間では故障の発生が認められた。 As shown in Tables 2A and 2B, in the case of samples Nos. 13 to 18 (samples of comparative examples) that do not have the requirements of the present invention for subcomponents, the coverage value was good, but the high temperature load In the life test, no failure was observed at 1000 hours, but failure was observed at 2000 hours.
一方、添加成分に関する本発明の要件を備えた試料番号１９〜３３の試料（実施例の試料）の場合、十分な内部電極のカバレッジが得られるとともに、１０００時間の高温負荷寿命試験で故障の発生が認められないことはもちろん、２０００時間の高温負荷寿命試験においても故障の発生は認められなかった。 On the other hand, in the case of samples Nos. 19 to 33 (samples of Examples) having the requirements of the present invention relating to the additive components, sufficient internal electrode coverage is obtained, and failure occurs in a high-temperature load life test of 1000 hours. Of course, no failure was observed in the 2000 hour high temperature load life test.
この実施例３では、表３に示すように、原料誘電体セラミックであるＢａＴｉＯ3に、副成分として、表３に示すような所定の成分を、表３に示すような割合で添加してなるセラミック粉末を調製し、このセラミック粉末を共材として含有する導電性ペーストを調製した。
そして、この導電性ペーストを用いて形成された内部電極を備えた積層セラミックコンデンサを作製した。
以下に説明する。
In Example 3, as shown in Table 3, a predetermined component as shown in Table 3 is added as a subcomponent to BaTiO 3 which is a raw dielectric ceramic at a ratio shown in Table 3. A ceramic powder was prepared, and a conductive paste containing this ceramic powder as a co-material was prepared.
And the multilayer ceramic capacitor provided with the internal electrode formed using this electrically conductive paste was produced.
This will be described below.
(Ａ)導電性ペーストに添加するセラミック粉末（共材）の調製
１）まず出発原料としてＢａＣＯ3，ＴｉＯ2を用意した。そして、両者をＢａＴｉＯ3の組成となるように秤量した後、ボールミルにより混合した。そして、得られた混合粉末を１１５０℃で熱処理し、ＢａＴｉＯ3粉末（ペロブスカイト型化合物粉末）を得た。なお、このＢａＴｉＯ3粉末は、固相合成法により合成され、所望の粒径が得られる温度で熱処理されたものである。
このＢａＴｉＯ3粉末の平均粒径は０．１３μｍ、ＢａとＴｉのモル比（Ｂａ／Ｔｉ比）は１．００８０であった。
(A) Preparation of ceramic powder (co-material) to be added to conductive paste 1) First, BaCO 3 and TiO 2 were prepared as starting materials. Then, both were weighed so as to have a composition of BaTiO 3 and then mixed by a ball mill. The mixed powder obtained was heat-treated at 1150 ° C., to obtain a BaTiO 3 powder (perovskite compound powder). The BaTiO 3 powder is synthesized by a solid phase synthesis method and heat-treated at a temperature at which a desired particle size is obtained.
The average particle diameter of the BaTiO 3 powder was 0.13 μm, and the molar ratio of Ba to Ti (Ba / Ti ratio) was 1.0080.
２）そして、このペロブスカイト型化合物粉末をボールミルにより粉砕する第１粉砕工程を実施した。 2) Then, a first pulverization step was performed in which the perovskite type compound powder was pulverized by a ball mill.
３）次に、粉砕したペロブスカイト型化合物粉末に、添加成分としてＣ（＝Ｓｉ、ＬｉおよびＢのいずれか１種）、Ｄ（＝Ｍｇ、Ｍｎ、Ｖ、およびＦｅのいずれか１種）、およびＲ（＝Ｐｒ，Ｎｄ，Ｓｍ，Ｔｂ，Ｄｙ，Ｅｒ，Ｙｂ，ＬｕおよびＹのいずれか１種）を、表３に示すような所定の割合となるように混合する混合工程を実施した。 3) Next, to the pulverized perovskite type compound powder, C (= any one of Si, Li and B), D (= any one of Mg, Mn, V and Fe) as additive components, and A mixing step was performed in which R (= Pr, Nd, Sm, Tb, Dy, Er, Yb, Lu, and Y) was mixed at a predetermined ratio as shown in Table 3.
４）それから、第２粉砕工程として、上記混合工程で得た混合粉末を、ボールミルにより粉砕する工程を実施することにより、セラミック粉末（共材）を作製した。 4) Then, as a second pulverization step, a ceramic powder (co-material) was produced by performing a step of pulverizing the mixed powder obtained in the above mixing step with a ball mill.
(Ｂ)内部電極形成用の導電性ペーストの作製
上記(Ａ)で作製したセラミック粉末を共材とし、実施例１と同じ方法で内部電極形成用の導電性ペースト（Ｎｉペースト）を作製した。
(B) Production of Conductive Paste for Internal Electrode Formation Using the ceramic powder produced in (A) above as a co-material, a conductive paste for forming an internal electrode (Ni paste) was produced in the same manner as in Example 1.
(Ｃ)積層セラミックコンデンサの作製
誘電体セラミック層を形成するためのセラミック原料として、上記(Ａ)の「導電性ペーストに添加するセラミック粉末（共材）の調製」の工程で作製した共材と同じ組成のセラミック原料であって、上記(Ａ)の工程における第１粉砕工程および第２粉砕工程を経ていないセラミック原料を用い、上記実施例１の場合と同じプロセス、条件で積層セラミックコンデンサを作製した。
(C) Production of multilayer ceramic capacitor As a ceramic raw material for forming the dielectric ceramic layer, the common material produced in the step “Preparation of ceramic powder (common material) to be added to conductive paste” in the above (A) Using a ceramic raw material having the same composition but not having undergone the first pulverization step and the second pulverization step in the step (A), a multilayer ceramic capacitor is produced under the same process and conditions as in the first embodiment. did.
(Ｄ)特性の評価
そして、得られた積層セラミックコンデンサについて、実施例１の場合と同じ方法で内部電極のカバレッジを調べた。
(D) Evaluation of characteristics Then, with respect to the obtained multilayer ceramic capacitor, the coverage of the internal electrode was examined by the same method as in Example 1.
また、得られた積層セラミックコンデンサについて、高温負荷寿命試験を行った。なお、高温負荷寿命試験は、温度１２５℃にて、電界強度が１０ｋＶ／ｍｍになるように電圧を印加して、その絶縁抵抗の経時変化を測定した。
高温負荷寿命試験は１００個の試料について試験を行い、１０００時間および２０００時間を経過するまでに、絶縁抵抗値が２００ｋΩ以下になった試料を不良と判定した。
特性の測定結果を表３に示す。
The obtained multilayer ceramic capacitor was subjected to a high temperature load life test. In the high temperature load life test, a voltage was applied so that the electric field strength was 10 kV / mm at a temperature of 125 ° C., and the change in insulation resistance with time was measured.
In the high-temperature load life test, 100 samples were tested, and a sample with an insulation resistance value of 200 kΩ or less was determined to be defective before 1000 hours and 2000 hours.
Table 3 shows the measurement results of the characteristics.
表３に示すように、副成分の添加量に関し、本発明の要件を備えていない試料番号３４〜３９の試料（比較例の試料）の場合、カバレッジの値は８１％〜９２％と良好であったが、高温負荷寿命試験では１０００時間における故障の発生は認められなかったものの、２０００時間では故障の発生が認められた。 As shown in Table 3, regarding the addition amount of the subcomponent, in the case of the samples Nos. 34 to 39 (samples of the comparative examples) that do not have the requirements of the present invention, the coverage value is as good as 81% to 92%. However, in the high temperature load life test, no failure was observed at 1000 hours, but failure was observed at 2000 hours.
一方、副成分の添加量に関し、本発明の要件を備えた、試料番号４０〜４２の試料（実施例の試料）の場合、内部電極のカバレッジの値は８４％〜９０％と十分に良好であるとともに、２０００時間の高温負荷寿命試験においても故障が発生しないことが確認された。 On the other hand, regarding the addition amount of the subcomponent, in the case of the samples of sample numbers 40 to 42 (samples of Examples) having the requirements of the present invention, the coverage value of the internal electrode is sufficiently good as 84% to 90%. In addition, it was confirmed that no failure occurred even in a high-temperature load life test of 2000 hours.
なお、上記実施例では、内部電極（を形成するための導電性ペースト）を構成する導電材料がＮｉである場合を例にとって説明したが、内部電極を構成する導電材料としては、場合によってはＮｉ以外の金属材料や、Ｎｉと他の金属の合金材料などを用いることも可能である。 In the above embodiment, the case where the conductive material constituting the internal electrode (conductive paste for forming) is Ni has been described as an example. However, the conductive material constituting the internal electrode may be Ni depending on the case. It is also possible to use other metal materials, alloy materials of Ni and other metals, or the like.
また、積層セラミックコンデンサの構成、例えば、積層セラミックコンデンサの外形寸法、内部電極間に介在する誘電体セラミック層の厚み、有効誘電体セラミック層の総数、一層当たりの内部電極の対向面積などについても、上記実施例に限定されるものではなく、任意に変形を加えることが可能である。 Also, the configuration of the multilayer ceramic capacitor, for example, the outer dimensions of the multilayer ceramic capacitor, the thickness of the dielectric ceramic layer interposed between the internal electrodes, the total number of effective dielectric ceramic layers, the facing area of the internal electrodes per layer, etc. It is not limited to the said Example, It is possible to add a deformation | transformation arbitrarily.
本発明はさらにその他の点においても上記実施例に限定されるものではなく、本発明の積層セラミックコンデンサを構成するセラミック誘電体の具体的な組成、内部電極を構成する導電材料の種類などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。 The present invention is not limited to the above-described embodiments in other respects, but relates to the specific composition of the ceramic dielectric constituting the multilayer ceramic capacitor of the present invention, the type of conductive material constituting the internal electrode, etc. Various applications and modifications can be made within the scope of the invention.
１０ セラミック積層体（積層セラミック素子）
１１ セラミック層（誘電体セラミック層）
１２ 内部電極
１３ａ，１３ｂ 外部電極
10 Ceramic laminate (multilayer ceramic element)
11 Ceramic layer (dielectric ceramic layer)
12
Claims (3)
導電成分である卑金属粉末と、前記誘電体セラミック層を構成する前記ペロブスカイト型化合物と同じペロブスカイト型化合物を主成分とするセラミック粉末と、有機ビヒクルとを含む導電性ペーストを塗布、焼成することにより形成された内部電極が積層された構造を有する積層セラミックコンデンサの製造方法において、
前記内部電極の形成に用いられる前記導電性ペーストを構成する前記セラミック粉末として、
(ａ)前記誘電体セラミック層を構成する前記ペロブスカイト型化合物と同じペロブスカイト型化合物の粉末を、下記の式(１)：
粉砕率Ｘ（％）＝（粉砕前ペロブスカイト型化合物粉末の比表面積／粉砕後ペロブスカイト型化合物粉末の比表面積）×１００ ……(１)
で表される粉砕率Ｘが、１００＜粉砕率Ｘ≦２００となるように粉砕する第１粉砕工程と、
(ｂ)第１粉砕工程で粉砕した前記ペロブスカイト型化合物粉末に、副成分粉末を混合して、前記副成分粉末を含む混合粉末とする混合工程と、
(ｃ)前記混合工程で得た混合粉末を、下記の式(２)：
粉砕率Ｙ（％）＝（粉砕前混合粉末の比表面積／粉砕後混合粉末の比表面積）×１００ ……(２)
で表される粉砕率Ｙが、２５０≦粉砕率Ｙ≦７００となるように粉砕する第２粉砕工程と
を経て調製されたセラミック粉末を用いること
を特徴とする積層セラミックコンデンサの製造方法。 General formula ABO 3 (A site is Ba, and may contain at least one selected from the group consisting of Sr, Ca, Mg in addition to Ba, and B site is Ti, in addition to Ti. Through a dielectric ceramic layer mainly composed of a perovskite type compound represented by the formula (O), which may contain at least one selected from the group consisting of Zr and Hf.
Formed by applying and baking a conductive paste containing a base metal powder as a conductive component, a ceramic powder mainly composed of the same perovskite type compound as the perovskite type compound constituting the dielectric ceramic layer, and an organic vehicle. In the method of manufacturing a multilayer ceramic capacitor having a structure in which the internal electrodes formed are stacked,
As the ceramic powder constituting the conductive paste used for forming the internal electrode,
(a) A powder of the same perovskite type compound as the perovskite type compound constituting the dielectric ceramic layer is expressed by the following formula (1):
Grinding rate X (%) = (specific surface area of perovskite type compound powder before grinding / specific surface area of perovskite type compound powder after grinding) × 100 (1)
A first pulverizing step in which the pulverization rate X represented by the formula is 100 <grinding rate X ≦ 200,
(b) a mixing step of mixing a subcomponent powder with the perovskite type compound powder pulverized in the first pulverization step to obtain a mixed powder containing the subcomponent powder;
(c) The mixed powder obtained in the mixing step is expressed by the following formula (2):
Grinding rate Y (%) = (specific surface area of mixed powder before grinding / specific surface area of mixed powder after grinding) × 100 (2)
A ceramic powder prepared through the second pulverization step in which the pulverization rate Y represented by the formula is 250 ≦ grinding rate Y ≦ 700 is used.
(イ)下記のＣ，Ｄ，Ｒで表される成分を含み、かつ、
Ｃ：Ｓｉ、ＬｉおよびＢからなる群より選ばれる少なくとも１種、
Ｄ：Ｍｇ、Ｍｎ、Ｖ、ＦｅおよびＣｒからなる群より選ばれる少なくとも１種、
Ｒ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＹからなる群より選ばれる少なくとも１種
(ロ)前記Ｃ，Ｄ，Ｒで表される成分の前記セラミック粉末に対する割合が、前記セラミック粉末１００モル部に対して、
Ｃ：０．１〜５モル部
Ｄ：０．１〜２モル部
Ｒ：０．１〜６モル部
の割合であること
を特徴とする請求項１記載の積層セラミックコンデンサの製造方法。 The accessory component powder mixed with the perovskite type compound powder in the step (b),
(A) includes the following components represented by C, D and R, and
C: at least one selected from the group consisting of Si, Li and B,
D: at least one selected from the group consisting of Mg, Mn, V, Fe and Cr,
R: at least one selected from the group consisting of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, and Y
(B) The ratio of the components represented by C, D and R to the ceramic powder is 100 mol parts of the ceramic powder.
The method for producing a multilayer ceramic capacitor according to claim 1, wherein C: 0.1 to 5 mol parts D: 0.1 to 2 mol parts R: 0.1 to 6 mol parts.
前記内部電極は、セラミック成分を含み、かつ、
積層方向断面において、前記セラミック成分が前記内部電極に占める面積の割合を示す、下記の式(３)：
面積比率（％）＝セラミック成分の面積／内部電極の面積）×１００ ……(３)
により求められる面積比率が０．１〜１％であること
を特徴とする積層セラミックコンデンサ。 A multilayer ceramic capacitor having a structure in which an internal electrode for forming a capacitor made of a base metal material is laminated via a dielectric ceramic layer,
The internal electrode includes a ceramic component; and
In the cross section in the stacking direction, the following formula (3) showing the ratio of the area occupied by the ceramic component in the internal electrode:
Area ratio (%) = Ceramic component area / Internal electrode area) × 100 (3)
The multilayer ceramic capacitor is characterized in that the area ratio required by is 0.1 to 1%.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010075319A JP5454294B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010075319A JP5454294B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of multilayer ceramic capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011210826A true JP2011210826A (en) | 2011-10-20 |
| JP5454294B2 JP5454294B2 (en) | 2014-03-26 |
Family
ID=44941601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010075319A Active JP5454294B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of multilayer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5454294B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055314A (en) * | 2011-08-31 | 2013-03-21 | Samsung Electro-Mechanics Co Ltd | Ceramic electronic component and method of manufacturing the same |
| JP2017028246A (en) * | 2015-07-22 | 2017-02-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component |
| CN109545552A (en) * | 2017-09-22 | 2019-03-29 | 太阳诱电株式会社 | Laminated ceramic capacitor |
| JP2020188111A (en) * | 2019-05-14 | 2020-11-19 | 株式会社ノリタケカンパニーリミテド | Paste for internal electrode, and manufacturing method of laminate ceramic electronic component |
| US11004884B2 (en) | 2017-04-11 | 2021-05-11 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
| TWI769308B (en) * | 2017-09-22 | 2022-07-01 | 日商太陽誘電股份有限公司 | Multilayer Ceramic Capacitors |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124049A (en) * | 2001-10-10 | 2003-04-25 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor |
| JP2003142331A (en) * | 2001-11-08 | 2003-05-16 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2004311985A (en) * | 2003-03-27 | 2004-11-04 | Tdk Corp | Laminated chip capacitor and method of manufacturing the same |
| JP2005041730A (en) * | 2003-07-28 | 2005-02-17 | Murata Mfg Co Ltd | Production method for dielectric ceramic raw material powder, dielectric ceramic raw material powder, and laminated ceramic capacitor |
| JP2006310646A (en) * | 2005-04-28 | 2006-11-09 | Tdk Corp | Method for manufacturing multilayer ceramic electronic component |
| JP2009143734A (en) * | 2007-12-11 | 2009-07-02 | Samsung Electro Mech Co Ltd | Method for manufacturing dielectric material |
| JP2010067418A (en) * | 2008-09-09 | 2010-03-25 | Noritake Co Ltd | Conductive paste and method of manufacturing the same |
| JP2010103198A (en) * | 2008-10-21 | 2010-05-06 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and method of manufacturing the same |
-
2010
- 2010-03-29 JP JP2010075319A patent/JP5454294B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124049A (en) * | 2001-10-10 | 2003-04-25 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor |
| JP2003142331A (en) * | 2001-11-08 | 2003-05-16 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2004311985A (en) * | 2003-03-27 | 2004-11-04 | Tdk Corp | Laminated chip capacitor and method of manufacturing the same |
| JP2005041730A (en) * | 2003-07-28 | 2005-02-17 | Murata Mfg Co Ltd | Production method for dielectric ceramic raw material powder, dielectric ceramic raw material powder, and laminated ceramic capacitor |
| JP2006310646A (en) * | 2005-04-28 | 2006-11-09 | Tdk Corp | Method for manufacturing multilayer ceramic electronic component |
| JP2009143734A (en) * | 2007-12-11 | 2009-07-02 | Samsung Electro Mech Co Ltd | Method for manufacturing dielectric material |
| JP2010067418A (en) * | 2008-09-09 | 2010-03-25 | Noritake Co Ltd | Conductive paste and method of manufacturing the same |
| JP2010103198A (en) * | 2008-10-21 | 2010-05-06 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and method of manufacturing the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055314A (en) * | 2011-08-31 | 2013-03-21 | Samsung Electro-Mechanics Co Ltd | Ceramic electronic component and method of manufacturing the same |
| JP2017028246A (en) * | 2015-07-22 | 2017-02-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component |
| US10607776B2 (en) | 2015-07-22 | 2020-03-31 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US11004884B2 (en) | 2017-04-11 | 2021-05-11 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus |
| CN109545552A (en) * | 2017-09-22 | 2019-03-29 | 太阳诱电株式会社 | Laminated ceramic capacitor |
| CN109545552B (en) * | 2017-09-22 | 2021-11-23 | 太阳诱电株式会社 | Multilayer ceramic capacitor |
| TWI769308B (en) * | 2017-09-22 | 2022-07-01 | 日商太陽誘電股份有限公司 | Multilayer Ceramic Capacitors |
| JP2020188111A (en) * | 2019-05-14 | 2020-11-19 | 株式会社ノリタケカンパニーリミテド | Paste for internal electrode, and manufacturing method of laminate ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5454294B2 (en) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4491794B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
| JP4626892B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
| JP5811103B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| TWI399766B (en) | Multilayer ceramic capacitor and production method of the same | |
| JP4345071B2 (en) | Multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor | |
| JP5146852B2 (en) | Multilayer ceramic capacitor | |
| TWI470659B (en) | Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method | |
| TWI407465B (en) | Dielectric ceramics and laminated ceramic capacitors | |
| JP5093351B2 (en) | Multilayer ceramic capacitor | |
| JP4111006B2 (en) | Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor | |
| JP5224147B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
| WO2011125543A1 (en) | Dielectric ceramic and multilayered ceramic capacitor including same | |
| WO2011024582A1 (en) | Process for producing multilayered ceramic capacitor, and multilayered ceramic capacitor | |
| JP2011256091A (en) | Dielectric ceramic and laminated ceramic capacitor using the same | |
| TWI401235B (en) | Dielectric ceramics and laminated ceramic capacitors | |
| US20130201602A1 (en) | Laminated ceramic capacitor | |
| JP4428187B2 (en) | Dielectric ceramic composition and electronic component | |
| JP4100173B2 (en) | Dielectric ceramic and multilayer ceramic capacitors | |
| JP5409443B2 (en) | Multilayer ceramic capacitor | |
| JP2010024086A (en) | Dielectric ceramic and laminated ceramic capacitor | |
| JP5454294B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
| KR20070097370A (en) | Dielectric particle, dielectric ceramic composition and method of manufacturing the same | |
| JP4697582B2 (en) | Dielectric ceramic, dielectric ceramic manufacturing method, and multilayer ceramic capacitor | |
| JP5240199B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
| JP6707850B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5454294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |