JP2011204937A

JP2011204937A - Light emitting element, method of manufacturing the same, and optical print head including the same

Info

Publication number: JP2011204937A
Application number: JP2010071285A
Authority: JP
Inventors: Akihiro Osaki; 哲広大崎
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2010-03-26
Filing date: 2010-03-26
Publication date: 2011-10-13

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element of which the size can be reduced, and provide a method of manufacturing the same, and an optical print head including the same.SOLUTION: A light emitting element array 11 includes: an element substrate 20 formed of a compound semiconductor, cut in a [110] direction and [1-10] direction, and formed in a rectangle shape; a light emitting element 40 formed of a compound semiconductor layer continuously and epitaxially grown on the element substrate 20, and a compound layer 50 formed of a compound semiconductor extending along other direction on end parts of the [110] direction and [1-10] direction, and continuously and epitaxially grown on the element substrate 20.

Description

本発明は、発光素子およびその製造方法、ならびに、これを備える光プリントヘッドに関する。 The present invention relates to a light emitting device, a method for manufacturing the same, and an optical print head including the same.

従来、半導体基板の上に、複数の発光素子を配列した発光素子アレイが種々提案されている。例えば、特許文献１の図１に記載された発光素子アレイでは、ＧａＡｓ基板の上に、ＧａＡｓ層及びＡｌＧａＡｓ層を積層して形成された複数の発光素子（発光部）が配列されている。 Conventionally, various light emitting element arrays in which a plurality of light emitting elements are arranged on a semiconductor substrate have been proposed. For example, in the light-emitting element array described in FIG. 1 of Patent Document 1, a plurality of light-emitting elements (light-emitting portions) formed by laminating a GaAs layer and an AlGaAs layer are arranged on a GaAs substrate.

特開平１０−２４２５０７号公報JP-A-10-242507

ところで、本願発明者らの調査によれば、ＧａＡｓ基板等の閃亜鉛鉱型の結晶構造を有する半導体基板を［１−１０］方向にダイシングした場合、このダイシングによって得られる切断面が、［１１０］方向にダイシングした場合に比べて、チッピング（欠けやひび等）の発生数が多く、そのチッピングの大きさも大きくなることを発見した。 By the way, according to the investigation by the present inventors, when a semiconductor substrate having a zinc blende type crystal structure such as a GaAs substrate is diced in the [1-10] direction, the cut surface obtained by this dicing is [110]. It was discovered that chipping (chips, cracks, etc.) occurred more frequently and the chipping size was larger than when dicing in the direction.

なお、本願においては、結晶格子における In the present application, in the crystal lattice

方向を、便宜上、［１−１０］方向と記載する。 The direction is described as a [1-10] direction for convenience.

上述の発見によると、特許文献１の図１の発光素子アレイでは、発光素子の配列方向とは垂直な方向がこの［１−１０］方向に対応し、この方向にＧａＡｓ基板をダイシングしているため、この方向の切断面の切断状態が悪くなっている。そのため、この切断面は、その切断面の一番近くに配置される発光素子がチッピングによる損傷を受けないように、この発光素子からある程度離す必要があった。このチッピングによって生じるひびは、振動などによって大きくなる場合がある。 According to the above discovery, in the light emitting element array of FIG. 1 of Patent Document 1, the direction perpendicular to the arrangement direction of the light emitting elements corresponds to this [1-10] direction, and the GaAs substrate is diced in this direction. For this reason, the cut state of the cut surface in this direction is deteriorated. Therefore, the cut surface needs to be separated from the light emitting element to some extent so that the light emitting element arranged closest to the cut surface is not damaged by chipping. Cracks caused by this chipping may become large due to vibration or the like.

本発明は上述の事情のもとで考え出されたものであって、小型化が可能な発光素子およびその製造方法、ならびに、これを備える光プリントヘッドを提供することを目的とする。 The present invention has been conceived under the circumstances described above, and it is an object of the present invention to provide a light-emitting element that can be reduced in size, a method for manufacturing the light-emitting element, and an optical print head including the light-emitting element.

本発明に係る発光素子は、第１方向および第２方向に沿って切断されて、矩形状に形成
された化合物半導体からなる基板と、前記基板の上に連続してエピタキシャル成長された化合物半導体層からなる発光素子と、前記第１方向および前記第２方向の少なくとも一方方向の端部に、他方方向に沿って延び、前記基板の上に連続してエピタキシャル成長された化合物半導体からなる化合物層と、を含む。 A light emitting device according to the present invention includes a substrate made of a compound semiconductor cut in a first direction and a second direction and formed in a rectangular shape, and a compound semiconductor layer epitaxially grown continuously on the substrate. And a compound layer made of a compound semiconductor that extends along the other direction at the end in at least one of the first direction and the second direction and is epitaxially grown continuously on the substrate. Including.

本発明に係る光プリントヘッドは、本発明に係る発光素子アレイを備えている。 The optical print head according to the present invention includes the light emitting element array according to the present invention.

本発明に係る発光素子の製造方法は、化合物半導体層が連続してエピタキシャル成長された、化合物半導体からなる基板を準備する工程と、前記化合物半導体層をエッチングすることによって、発光素子を形成する工程と、前記化合物半導体層をエッチングすることによって、第１方向および第２方向の少なくとも一方に沿った切断領域に化合物層を形成する工程と、前記基板を、前記切断領域に沿って切断する工程と、を備える。 The method for manufacturing a light emitting device according to the present invention includes a step of preparing a substrate made of a compound semiconductor, in which compound semiconductor layers are continuously epitaxially grown, and a step of forming a light emitting device by etching the compound semiconductor layer. Etching the compound semiconductor layer to form a compound layer in a cutting region along at least one of the first direction and the second direction; cutting the substrate along the cutting region; Is provided.

本発明によれば、小型化が可能な発光素子およびその製造方法、ならびに、これを備える光プリントヘッドを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the light emitting element which can be reduced in size, its manufacturing method, and an optical print head provided with the same can be provided.

本発明に係る発光素子アレイの実施形態の一例を示す平面図である。It is a top view which shows an example of embodiment of the light emitting element array which concerns on this invention. 図１に示した発光素子アレイのＩＩ−ＩＩ線断面図である。It is the II-II sectional view taken on the line of the light emitting element array shown in FIG. 図１に示した発光素子アレイのＩＩＩ−ＩＩＩ線断面図である。It is the III-III sectional view taken on the line of the light emitting element array shown in FIG. 図１に示した発光素子アレイの製造工程を示す要部断面図である。FIG. 3 is a cross-sectional view of a principal part showing a manufacturing process of the light-emitting element array shown in FIG. 1. 図１に示した発光素子アレイの製造工程を示す要部断面図である。FIG. 3 is a cross-sectional view of a principal part showing a manufacturing process of the light-emitting element array shown in FIG. 1. 図１に示した発光素子アレイの製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the light emitting element array shown in FIG. 本発明に係る光プリントヘッドの実施形態の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of embodiment of the optical print head which concerns on this invention. 図７に示した光プリントヘッドを備える画像形成装置の一例を示す概略構成図である。It is a schematic block diagram which shows an example of an image forming apparatus provided with the optical print head shown in FIG.

＜発光素子アレイ＞
以下、本発明に係る発光素子の一実施形態の一例について、図面を参照しつつ説明する。 <Light emitting element array>
Hereinafter, an example of an embodiment of a light-emitting element according to the present invention will be described with reference to the drawings.

図１〜図３に示したように、本実施形態に係る発光素子アレイ１１は、素子基板２０、ＤＢＲ層３０、発光素子４０、化合物層５０、保護層６０、表面電極７０、および裏面電極８０を備えている。このＤＢＲ層３０は、素子基板２０の上に設けられている。この発光素子４０は、ＤＢＲ層３０の上に複数設けられている。この表面電極７０は、各発光素子４０に接続されている。なお、この「ＤＢＲ」は、Distributed Bragg. Reflector（分布ブラッグ反射体）の略称である。 As shown in FIGS. 1 to 3, the light-emitting element array 11 according to this embodiment includes an element substrate 20, a DBR layer 30, a light-emitting element 40, a compound layer 50, a protective layer 60, a front electrode 70, and a back electrode 80. It has. The DBR layer 30 is provided on the element substrate 20. A plurality of the light emitting elements 40 are provided on the DBR layer 30. The surface electrode 70 is connected to each light emitting element 40. The “DBR” is an abbreviation for Distributed Bragg. Reflector.

素子基板２０は、他の構成部材を支持する支持基体として機能している。この素子基板２０は、ＧａＡｓ基板で形成されている。本実施形態の素子基板２０には、ｎ型不純物がドープされている。このｎ型不純物としては、例えばＳｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｓｎ（錫）、Ｓ（硫黄）、Ｏ（酸素）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）などのＩＶ族、ＶＩ族の元素が挙げられる。本実施形態の素子基板２０は、ｎ型不純物であるＳｉが例えば０．７×１０^１８〜１．９×１０^１８〔ａｔｏｍｓ／ｃｃ〕の範囲程度の濃度でドーピングされ、ｎ型の導電性を有している。この素子基板２０の厚さは、例えば３５０〔μｍ〕の厚みとされる。なお、このＧａＡｓにドープされる不純物はｎ型のものに限られず、ｐ型のものであってもよい。 The element substrate 20 functions as a support base that supports other constituent members. The element substrate 20 is formed of a GaAs substrate. The element substrate 20 of this embodiment is doped with n-type impurities. Examples of the n-type impurities include Si (silicon), Ge (germanium), Sn (tin), S (sulfur), O (oxygen), Ti (titanium), and Zr (zirconium) group IV and VI groups. Elements. The element substrate 20 of this embodiment is doped with Si, which is an n-type impurity, at a concentration in the range of, for example, 0.7 × 10 ^{18 to} 1.9 × 10 ¹⁸ [atoms / cc], and has n-type conductivity. Have. The element substrate 20 has a thickness of 350 [μm], for example. The impurity doped in GaAs is not limited to n-type, but may be p-type.

この素子基板２０は、一方の主面の面方位が（１００）となるように形成されている。この素子基板２０は、［１１０］方向、又は［１−１０］方向に沿って４辺が切断されており、矩形状に形成されている。なお、本実施形態においては、結晶格子における The element substrate 20 is formed so that the surface orientation of one main surface is (100). The element substrate 20 is cut into four sides along the [110] direction or the [1-10] direction, and is formed in a rectangular shape. In this embodiment, in the crystal lattice

方向を、便宜上、［１−１０］方向と記載している。 The direction is described as a [1-10] direction for convenience.

ＤＢＲ層３０は、発光素子４０から発する光を反射させる機能を担うものである。このＤＢＲ層３０は、基板３の一方の主面の上に設けられており、全体を覆っている。このＤＢＲ層３０は、複数の発光素子４０の下側に共通して延びている。 The DBR layer 30 has a function of reflecting light emitted from the light emitting element 40. The DBR layer 30 is provided on one main surface of the substrate 3 and covers the whole. The DBR layer 30 extends in common under the light emitting elements 40.

このＤＢＲ層３０は、互いに屈折率の異なる２つの層が交互に積層されて形成されている。本実施形態のＤＢＲ層３０は、ＡｌＧａＡｓからなる第１層と、第１層とＡｌの含有率の異なるＡｌＧａＡｓからなる第２層と、を１組として、５〜２０組を交互に積層することで形成されている。このＤＢＲ層３０の厚さは、例えば０．５〜２〔μｍ〕の範囲の厚みとなっている。 The DBR layer 30 is formed by alternately stacking two layers having different refractive indexes. The DBR layer 30 of the present embodiment is formed by alternately laminating 5 to 20 sets, with the first layer made of AlGaAs and the first layer and the second layer made of AlGaAs having different Al content as one set. It is formed with. The thickness of the DBR layer 30 is, for example, in the range of 0.5 to 2 [μm].

また、このＤＢＲ層３０には、素子基板２０にドープされている不純物と同型のものがドープされている。つまり、本実施形態のＤＢＲ層３０には、ｎ型不純物がドープされている。本実施形態では、ＤＢＲ層３０にこのｎ型不純物としてＳｉがドーピングされている。このＳｉのドーピング濃度は、例えば２×１０^１８〔ａｔｏｍｓ／ｃｃ〕の濃さ程度とする。 The DBR layer 30 is doped with the same type of impurity as that doped in the element substrate 20. That is, the DBR layer 30 of this embodiment is doped with n-type impurities. In the present embodiment, the DBR layer 30 is doped with Si as the n-type impurity. The doping concentration of Si is, for example, about 2 × 10 ¹⁸ [atoms / cc].

発光素子４０は、発光素子アレイ１１が示す画素に対応する画素素子として機能する。図１に示したように、各発光素子４０は、［１−１０］方向に沿って配列されており、互いに離間して設けられている。各発光素子４０はそれぞれ、平面視において矩形状に形成されている。この発光素子４０は、一方の組の側面４０ａ（図２の左右の側面）が［１−１０］方向に沿っており、他方の組の側面４０ｂ（図３の左右の側面）が［１１０］方向に沿っている。１つの発光素子４０の［１−１０］方向に沿った幅Ｗ_４０としては、例えば５〜１５〔μｍ〕の範囲程度の大きさが挙げられる。この発光素子４０は、［１−１０］方向に沿った幅Ｗ_４０が５〔μｍ〕となるように設けられている。また、一つの発光素子４０の中心と、該発光素子４０に隣接する他の発光素子４０の中心との離間距離の値としては、例えば５．２〜８４．７〔μｍ〕の範囲程度の値が挙げられる。本実施形態の発光素子４０は、中心間の離間距離が２１．１５〔μｍ〕に設定されている。 The light emitting element 40 functions as a pixel element corresponding to the pixel indicated by the light emitting element array 11. As shown in FIG. 1, the light emitting elements 40 are arranged along the [1-10] direction and are provided apart from each other. Each light emitting element 40 is formed in a rectangular shape in plan view. In the light emitting element 40, one set of side surfaces 40a (left and right side surfaces in FIG. 2) is along the [1-10] direction, and the other set side surface 40b (left and right side surfaces in FIG. 3) is [110]. Along the direction. As the width W ₄₀ along the [1-10] direction of one light emitting element 40, for example, a size in the range of 5 to 15 [μm] can be given. The light emitting element 40 is provided such that the width W ₄₀ along the [1-10] direction is 5 [μm]. The distance between the center of one light emitting element 40 and the center of another light emitting element 40 adjacent to the light emitting element 40 is, for example, a value in the range of about 5.2 to 84.7 [μm]. Is mentioned. In the light emitting element 40 of the present embodiment, the distance between the centers is set to 21.15 [μm].

この各発光素子４０の一方の組の側面４０ａは、図２に示したように逆メサ形状をしている。この各発光素子４０の他方の組の側面４０ｂは、図３に示したように順メサ形状をしている。なお、図２では、［１−１０］方向が紙面の奥から手前に向かう方向であり、図３では、［１１０］方向が紙面の奥から手前に向かう方向である。なお、本実施形態において、「逆メサ形状」とは、発光素子４０の幅が底面で最も狭く且つ上面で最も広くなった形状のみならず、発光素子４０の幅が底面と上面との間の位置で最も狭くなった形状を含むものとする。一方、「順メサ形状」とは、発光素子４０の幅が底面で最も広く且つ
上面で最も狭くなった形状をいう。 One set of side surfaces 40a of each light emitting element 40 has an inverted mesa shape as shown in FIG. The other side surface 40b of each light emitting element 40 has a forward mesa shape as shown in FIG. In FIG. 2, the [1-10] direction is a direction from the back of the paper to the front, and in FIG. 3, the [110] direction is a direction from the back of the paper to the front. In the present embodiment, the “reverse mesa shape” is not only the shape in which the width of the light emitting element 40 is the narrowest at the bottom surface and the widest at the top surface, but the width of the light emitting element 40 is between the bottom surface and the top surface. It shall include the shape that is narrowest in position. On the other hand, the “forward mesa shape” refers to a shape in which the width of the light emitting element 40 is widest at the bottom surface and narrowest at the top surface.

また、図２及び図３に示したように各発光素子４０は、ｎ型クラッド層４１、活性層４２、ｐ型クラッド層４３、電流拡散層４４を有している。この各発光素子４０は、ＤＢＲ層３０の上に、ｎ型クラッド層４１、活性層４２、ｐ型クラッド層４３、及び電流拡散層４４、を順次エピタキシャル成長させて積層することで形成されている。そのため、各発光素子４０は、ＤＢＲ層３０に接するように設けられている。そのため、この発光素子４０は、ｎ型クラッド層４１、活性層４２、ｐ型クラッド層４３、及び電流拡散層４４が積層されて構成されている。 Further, as shown in FIGS. 2 and 3, each light emitting element 40 includes an n-type cladding layer 41, an active layer 42, a p-type cladding layer 43, and a current diffusion layer 44. Each light emitting element 40 is formed by sequentially epitaxially growing an n-type cladding layer 41, an active layer 42, a p-type cladding layer 43, and a current diffusion layer 44 on the DBR layer 30. Therefore, each light emitting element 40 is provided in contact with the DBR layer 30. Therefore, the light emitting element 40 is configured by laminating an n-type cladding layer 41, an active layer 42, a p-type cladding layer 43, and a current diffusion layer 44.

なお、本実施形態では、ｎ型クラッド層４１が発光素子４０におけるｎ型半導体領域を構成しており、ｐ型クラッド層４３及び電流拡散層４４が発光素子４０におけるｐ型半導体領域を構成している。つまり、この発光素子４０は、ｎ型半導体領域であるｎ型クラッド層４１と、活性層４２と、ｐ型半導体領域であるｐ型クラッド層４３及び電流拡散層４４と、でダブルへテロ接合をしている。この発光素子４０は、電圧を印加して、電子と正孔とを再結合させることによって発光するように構成されている。 In the present embodiment, the n-type cladding layer 41 constitutes an n-type semiconductor region in the light-emitting element 40, and the p-type cladding layer 43 and the current diffusion layer 44 constitute a p-type semiconductor region in the light-emitting element 40. Yes. That is, the light emitting element 40 has a double heterojunction formed by an n-type cladding layer 41 that is an n-type semiconductor region, an active layer 42, a p-type cladding layer 43 that is a p-type semiconductor region, and a current diffusion layer 44. is doing. The light emitting element 40 is configured to emit light by applying a voltage and recombining electrons and holes.

ｎ型クラッド層４１は、ＤＢＲ層３０の上に接して設けられている。このｎ型クラッド層４１には、ｎ型不純物がドープされている。本実施形態のｎ型クラッド層４１は、ＡｌＩｎＰにｎ型不純物としてＳｉがドーピングされている。Ｓｉのドーピング濃度は、例えば、８×１０^１７〔ａｔｏｍｓ／ｃｃ〕程度の濃さとされる。このｎ型クラッド層４１の厚さは、例えば０．５〔μｍ〕程度の厚みとされる。また、このｎ型クラッド層４１は、屈折率が３．２となるように形成されている。 The n-type cladding layer 41 is provided on and in contact with the DBR layer 30. The n-type cladding layer 41 is doped with n-type impurities. In the n-type cladding layer 41 of this embodiment, AlInP is doped with Si as an n-type impurity. The Si doping concentration is, for example, about 8 × 10 ¹⁷ [atoms / cc]. The thickness of the n-type cladding layer 41 is, for example, about 0.5 [μm]. The n-type cladding layer 41 is formed so that the refractive index is 3.2.

活性層４２は、電子と正孔との再結合が主として生じる領域とするものであり、発光層として機能するものである。この活性層４２は、ｎ型クラッド層４１の上に接して設けられている。この活性層４２には、ｎ型クラッド層４１及びｐ型クラッド層４３に比べてバンドギャップが小さくなっている。本実施形態の活性層４２は、ＡｌＧａＩｎＰからなり、不純物がドーピングされていない。この活性層４２の厚さは、例えば０．３〔μｍ〕程度の厚みとされる。また、この活性層４２は、屈折率が３．２となるように形成されている。 The active layer 42 is a region in which recombination of electrons and holes mainly occurs, and functions as a light emitting layer. The active layer 42 is provided on and in contact with the n-type cladding layer 41. The active layer 42 has a smaller band gap than the n-type cladding layer 41 and the p-type cladding layer 43. The active layer 42 of this embodiment is made of AlGaInP and is not doped with impurities. The thickness of the active layer 42 is, for example, about 0.3 [μm]. The active layer 42 is formed so that the refractive index is 3.2.

ｐ型クラッド層４３は、活性層４２の上に接して設けられている。このｐ型クラッド層４３には、ｐ型不純物がドープされている。このｐ型不純物としては、例えばＢｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｍｎ（マンガン）、Ｃｒ（クロム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）などの元素が挙げられる。本実施形態のｐ型クラッド層４３は、ＡｌＩｎＰにｐ型不純物としてＭｇがドーピングされている。Ｍｇのドーピング濃度は、例えば、７×１０^１７〔ａｔｏｍｓ／ｃｃ〕程度の濃さとされる。このｐ型クラッド層４３の厚さは、例えば０．４〔μｍ〕程度の厚みとされる。また、このｐ型クラッド層４３は、屈折率が３．２となるように形成されている。このｐ型クラッド層４３は、電荷の閉じ込め効果を高めるため、０．２〔μｍ〕以上の厚みとすることが好ましい。 The p-type cladding layer 43 is provided on and in contact with the active layer 42. The p-type cladding layer 43 is doped with a p-type impurity. Examples of the p-type impurity include elements such as Be (beryllium), Zn (zinc), Mn (manganese), Cr (chromium), Mg (magnesium), and Ca (calcium). In the p-type cladding layer 43 of this embodiment, AlInP is doped with Mg as a p-type impurity. The Mg doping concentration is, for example, about 7 × 10 ¹⁷ [atoms / cc]. The thickness of the p-type cladding layer 43 is, for example, about 0.4 [μm]. The p-type cladding layer 43 is formed so that the refractive index is 3.2. The p-type cladding layer 43 preferably has a thickness of 0.2 [μm] or more in order to enhance the charge confinement effect.

電流拡散層４４は、ｐ型クラッド層４３の上に接して設けられている。この電流拡散層４４は、表面電極７０から発光素子４０に流れる電流を拡散して、ｐ型クラッド層４３の広い領域に電流を流すのに寄与している。この電流拡散層４４には、ｐ型不純物がドープされている。本実施形態の電流拡散層４４は、ＧａＰにｐ型不純物としてＭｇがドーピングされている。Ｍｇのドーピング濃度は、例えば、１．５×１０^１８〔ａｔｏｍｓ／ｃｃ〕程度の濃さとされる。この電流拡散層４４の厚さは、例えば１．１〔μｍ〕程度の厚みとされる。この電流拡散層４４は、ｐ型クラッド層４３の上に表面電極７０を設ける際に当該表面電極７０がｐ型クラッド層４３に拡散するのを低減するために、０．０５〔μｍ
〕以上の厚みとすることが好ましい。また、この電流拡散層４４は、屈折率が３．２となるように形成されている。さらに、この電流拡散層４４は、活性層４２から発する光の波長に対する減衰量が小さいものが好ましい。ＧａＰが５４５．７７〔ｎｍ〕以下の波長の光を吸収することから、活性層４２から発する光の波長は、５４５．７７〔ｎｍ〕より大きいことが好ましい。 The current diffusion layer 44 is provided on and in contact with the p-type cladding layer 43. The current diffusion layer 44 diffuses a current flowing from the surface electrode 70 to the light emitting element 40 and contributes to flowing a current over a wide region of the p-type cladding layer 43. This current diffusion layer 44 is doped with a p-type impurity. In the current diffusion layer 44 of this embodiment, GaP is doped with Mg as a p-type impurity. The Mg doping concentration is, for example, about 1.5 × 10 ¹⁸ [atoms / cc]. The thickness of the current diffusion layer 44 is, for example, about 1.1 [μm]. The current diffusion layer 44 has a thickness of 0.05 μm in order to reduce diffusion of the surface electrode 70 into the p-type cladding layer 43 when the surface electrode 70 is provided on the p-type cladding layer 43.
It is preferable to set the thickness as above. The current spreading layer 44 is formed so that the refractive index is 3.2. Further, it is preferable that the current spreading layer 44 has a small attenuation with respect to the wavelength of light emitted from the active layer 42. Since GaP absorbs light having a wavelength of 545.77 [nm] or less, the wavelength of light emitted from the active layer 42 is preferably larger than 545.77 [nm].

また、この電流拡散層４４は、厚みを厚くすることによって、表面電極７０から供給される電力を活性層４２の広い領域に供給したり、側面を全反射させて光強度を高めたりすることができる。そのため、電流拡散層４４は、照明などの光強度を大きくする用途の場合、厚くすることが求められており、一般的に８〔μｍ〕以上の厚みが用いられている。しかしながら、活性層４２を広い領域で発光させると、隣り合う発光素子４０の間で光の漏れが生じてしまい、結果として、各発光素子４０が発する光の分離性が低下してしまい、高密度化が困難になる場合がある。 Further, by increasing the thickness of the current diffusion layer 44, the power supplied from the surface electrode 70 can be supplied to a wide area of the active layer 42, or the light intensity can be increased by totally reflecting the side surface. it can. For this reason, the current spreading layer 44 is required to be thick in the case of applications such as illumination where the light intensity is increased, and a thickness of 8 [μm] or more is generally used. However, if the active layer 42 emits light in a wide area, light leakage occurs between the adjacent light emitting elements 40, and as a result, the separability of the light emitted from each light emitting element 40 decreases, resulting in high density. May become difficult.

化合物層５０は、素子基板２０の上に形成されている。この化合物層５０は、素子基板２０の［１１０］方向における端部に、［１−１０］方向に沿って延びて形成されている。また、この化合物層５０は、素子基板２０の［１−１０］方向における端部に、［１１０］方向に沿って延びて形成されている。つまり、本実施形態の化合物層５０は、素子基板２０の端部に沿って延びて、中央部を囲んでいる。この化合物層５０は、ｎ型クラッド層４１と同じ組成をしている。 The compound layer 50 is formed on the element substrate 20. The compound layer 50 is formed at the end in the [110] direction of the element substrate 20 so as to extend along the [1-10] direction. The compound layer 50 is formed to extend along the [110] direction at the end of the element substrate 20 in the [1-10] direction. That is, the compound layer 50 of the present embodiment extends along the end portion of the element substrate 20 and surrounds the central portion. This compound layer 50 has the same composition as the n-type cladding layer 41.

なお、本実施形態の化合物層５０は、素子基板２０の［１１０］方向における端部、および［１−１０］方向における端部に形成されているが、どちらか一方の端部のみに形成されていてもよい。どちらか一方に形成する場合は、チッピングが生じやすい一方である［１１０］方向における端部に形成することが好ましい。 In addition, although the compound layer 50 of this embodiment is formed in the edge part in the [110] direction of the element substrate 20, and the edge part in a [1-10] direction, it is formed only in any one edge part. It may be. When forming in either one, it is preferable to form in the edge part in a [110] direction which is easy to generate a chipping.

図２及び図３に示したように、ＤＢＲ層３０、発光素子４０、及び化合物層５０の露出する表面は、保護層６０によって全体的に覆われている。この保護層６０は、第１保護層６１と、第２保護層６２と、を含んで構成されている。このような保護層６０は、例えば蒸着法、ＣＶＤ法、スパッタ法、フォトリソグラフィ技術、印刷技術などを用いる種々の周知の製造方法によって形成できる。 As shown in FIGS. 2 and 3, the exposed surfaces of the DBR layer 30, the light emitting element 40, and the compound layer 50 are entirely covered with the protective layer 60. The protective layer 60 includes a first protective layer 61 and a second protective layer 62. Such a protective layer 60 can be formed by various known manufacturing methods using, for example, a vapor deposition method, a CVD method, a sputtering method, a photolithography technique, a printing technique, and the like.

第１保護層６１は、発光素子４０を保護する機能を有するものである。この第１保護層６１は、発光素子４０を覆うように形成されており、被覆層として設けられている。この第１保護層６１を形成する材料としては、例えばＳｉＮ系材料、ＳｉＯ_２系材料などが挙げられる。本実施形態の第１保護層６１は、電気絶縁性及び透光性を有するＳｉＯ_２によって形成されている。この第１保護層６１は、発光素子４０の電流拡散層４４の上面の上に積層方向に貫通している貫通孔５１ａを有している。なお、図１では、説明の便宜上、第１保護層６１を図示していない。また、この第１保護層６１は、屈折率が１．４１となるように形成されている。 The first protective layer 61 has a function of protecting the light emitting element 40. The first protective layer 61 is formed so as to cover the light emitting element 40 and is provided as a covering layer. Examples of the material for forming the first protective layer 61 include SiN-based materials and SiO ₂ -based materials. The first protective layer 61 of the present embodiment is made of SiO ₂ having electrical insulation and translucency. The first protective layer 61 has a through hole 51 a penetrating in the stacking direction on the upper surface of the current diffusion layer 44 of the light emitting element 40. In FIG. 1, the first protective layer 61 is not shown for convenience of explanation. The first protective layer 61 is formed so that the refractive index is 1.41.

なお、ｐ型クラッド層４３及び電流拡散層４４の積層厚みの最小厚さの範囲は、発光素子４０及び第１保護層６１の材料によって変動するのは勿論のこと、電流拡散層４４の側面の傾きによっても変動する。例えば電流拡散層４４がメサ構造である場合と逆メサ構造である場合とでは異なっている。 Note that the minimum thickness range of the p-type cladding layer 43 and the current diffusion layer 44 varies depending on the material of the light emitting element 40 and the first protective layer 61, as well as the side surface of the current diffusion layer 44. It also varies depending on the inclination. For example, the case where the current spreading layer 44 has a mesa structure is different from the case where it has a reverse mesa structure.

第２保護層６２は、図２に示したように、発光素子４０の［１−１０］方向に沿う側面４０ａの逆メサ形状によって形成される凹部１０ａを埋めるように第１保護層６１の上に形成されている。また、この第２保護層６２は、図１に示したように、発光素子４０の［１−１０］方向に沿う側面４０ａの全体に接しておらず、部分的に接するように設けられ
ている。なお、図１では、この第２保護層６２の形成領域を斑点模様で示している。この第２保護層６２は、逆メサ形状によって、表面電極７０が断線するのを低減している。第２保護層６２の材料としては、例えばポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂などが挙げられる。 As shown in FIG. 2, the second protective layer 62 is formed on the first protective layer 61 so as to fill the concave portion 10 a formed by the reverse mesa shape of the side surface 40 a along the [1-10] direction of the light emitting element 40. Is formed. Further, as shown in FIG. 1, the second protective layer 62 is provided so as not to be in contact with the entire side surface 40 a along the [1-10] direction of the light emitting element 40, but to be in partial contact. . In addition, in FIG. 1, the formation area of this 2nd protective layer 62 is shown with the spot pattern. The second protective layer 62 reduces the disconnection of the surface electrode 70 due to the inverted mesa shape. Examples of the material of the second protective layer 62 include polyimide resin, epoxy resin, acrylic resin, and phenol resin.

表面電極７０は、発光素子４０の発光に寄与する電圧を印加するものである。この表面電極４０は、図１及び図２に示したように、パッド部６０ａと、リード部６０ｂと、を有している。この表面電極７０の形成材料としては、例えばＡｕＳｂ合金、ＡｕＧｅ合金、Ｎｉ系合金、ＣｒとＡｕとの積層体などが挙げられる。また、この表面電極７０の厚さとしては、例えば０．５〜５〔μｍ〕の範囲の厚みが挙げられる。 The surface electrode 70 applies a voltage that contributes to the light emission of the light emitting element 40. As shown in FIGS. 1 and 2, the surface electrode 40 includes a pad portion 60a and a lead portion 60b. Examples of the material for forming the surface electrode 70 include an AuSb alloy, an AuGe alloy, a Ni-based alloy, and a laminate of Cr and Au. Moreover, as thickness of this surface electrode 70, the thickness of the range of 0.5-5 [micrometer] is mentioned, for example.

パッド部６０ａは、保護層６０の上に千鳥状に配置されており、他の部位に比べて面積が大きく設けられている。リード部６０ｂは、保護層６０の上に設けられており、発光素子４０と、パッド部６０ａとを電気的に接続している。 The pad parts 60a are arranged in a zigzag pattern on the protective layer 60, and have a larger area than other parts. The lead part 60b is provided on the protective layer 60, and electrically connects the light emitting element 40 and the pad part 60a.

このリード部６０ｂは、第１保護層６１の貫通孔５２を通じて発光素子４０の電流拡散層４４に電気的に接続されている。また、このリード部６０ｂは、第２保護層６２の上を跨いで設けられている。このように、リード部６０ｂが第２保護層６２を跨いで設けられていることによって、リード部６０ｂを蒸着などの技術で形成する際に、リード部６０ｂに断線が生じるのを低減している。 The lead portion 60 b is electrically connected to the current diffusion layer 44 of the light emitting element 40 through the through hole 52 of the first protective layer 61. The lead portion 60 b is provided across the second protective layer 62. Thus, by providing the lead part 60b straddling the second protective layer 62, when the lead part 60b is formed by a technique such as vapor deposition, occurrence of disconnection in the lead part 60b is reduced. .

図２に示すように、基板３における発光素子４０が形成された面とは反対側の面（他方の主面）の上には、当該反対側の面の全体に亘って裏面電極８０（第二電極）が形成されている。この裏面電極８０は、例えば、厚さが３０００〜４０００〔Å〕のＡｕとＧｅとの合金層と、厚さが２５０〔Å〕程度のＣｒ層と、厚さが１〔μｍ〕程度のＡｕ層との積層体で形成することができる。 As shown in FIG. 2, on the surface opposite to the surface on which the light emitting element 40 is formed on the substrate 3 (the other main surface), the back electrode 80 (the first electrode) extends over the entire surface on the opposite side. Two electrodes) are formed. The back electrode 80 includes, for example, an alloy layer of Au and Ge having a thickness of 3000 to 4000 [Å], a Cr layer having a thickness of about 250 [Å], and an Au having a thickness of about 1 [μm]. It can be formed of a laminate with a layer.

次に、本実施例の発光素子アレイ１１の使用方法について説明する。この発光素子アレイ１１は、表面電極７０と裏面電極８０とを駆動回路（図示せず）に電気的に接続して使用される。この発光素子アレイ１１では、複数の表面電極７０のうちの１つと、裏面電極８０に順方向の電圧を印加することで、選択的に電圧を印加した表面電極７０に電気的に接続されている１つの発光素子４０の活性層４２を発光させることができる。本実施例の発光素子アレイ１１は、このようにして複数の発光素子４０を選択的に発光させることができる。その他、選択的に発光させる発光素子４０の制御には、周知の制御方法が用いられる。 Next, the usage method of the light emitting element array 11 of a present Example is demonstrated. The light emitting element array 11 is used by electrically connecting the front surface electrode 70 and the back surface electrode 80 to a drive circuit (not shown). In the light emitting element array 11, a forward voltage is applied to one of the plurality of front surface electrodes 70 and the back surface electrode 80, thereby being electrically connected to the front surface electrode 70 to which a voltage is selectively applied. The active layer 42 of one light emitting element 40 can emit light. In this way, the light emitting element array 11 of this embodiment can selectively cause the plurality of light emitting elements 40 to emit light. In addition, a known control method is used to control the light emitting element 40 that selectively emits light.

発光素子アレイ１１は、［１１０］方向および［１−１０］方向に沿って切断されて、矩形状に形成された化合物半導体からなる素子基板２０と、素子基板２０の上に連続してエピタキシャル成長された化合物半導体層からなる発光素子４０と、［１１０］方向および［１−１０］方向の端部に、他方方向に沿って延び、素子基板２０の上に連続してエピタキシャル成長された化合物半導体からなる化合物層５０と、を含む。この発光素子アレイ１１では、素子基板２０の周囲に、チッピングなどによってクラックが生じていたとしても、このクラックが広がるのを化合物層５０で抑えることができる。そのため、この発光素子アレイ１１では、発光素子４０を素子基板２０の端部に近づけることができ、小型化を図ることができる。 The light emitting element array 11 is cut along the [110] direction and the [1-10] direction, and is epitaxially grown continuously on the element substrate 20 made of a compound semiconductor formed in a rectangular shape and the element substrate 20. A light emitting device 40 made of a compound semiconductor layer, and a compound semiconductor that is epitaxially grown on the device substrate 20 at the end in the [110] direction and the [1-10] direction along the other direction. And a compound layer 50. In the light emitting element array 11, even if a crack is generated around the element substrate 20 by chipping or the like, the spread of the crack can be suppressed by the compound layer 50. Therefore, in this light emitting element array 11, the light emitting element 40 can be brought close to the end portion of the element substrate 20, and the size can be reduced.

次に、発光素子アレイ１１の製造方法の一実施形態について、図面を参照しつつ説明する。図４及び図５は、発光素子アレイ１１の製造工程を説明するための要部断面図である。なお、図４（ａ）〜（ｃ）及び図５（ｄ）〜（ｆ）において、左図は、発光素子アレイ１１のＩＩ−ＩＩ線に沿った断面における製造工程を示す。右図は、発光素子アレイ１１
のＩＩＩ−ＩＩＩ線に沿った断面における製造工程を示す。また、ここでは、円盤状の一枚のウエハ基板２０Ｘ（半導体ウエハ）に、連結した状態の複数の発光素子アレイ１１を同時に作り込む場合について説明する。 Next, an embodiment of a method for manufacturing the light emitting element array 11 will be described with reference to the drawings. 4 and 5 are principal part cross-sectional views for explaining a manufacturing process of the light emitting element array 11. 4A to 4C and FIGS. 5D to 5F, the left diagram shows a manufacturing process in a cross section taken along the line II-II of the light emitting element array 11. The right figure shows the light emitting element array 11.
The manufacturing process in the cross section along the III-III line of is shown. Here, a case will be described in which a plurality of connected light emitting element arrays 11 are simultaneously formed on a disk-shaped wafer substrate 20X (semiconductor wafer).

まず、図４（ａ）に示したように、ＤＢＲ層３０、ｎ型クラッド膜４１Ｘ、活性膜４２Ｘ、ｐ型クラッド膜４３Ｘ、及び電流拡散膜４４Ｘが一方の表面に連続してエピタキシャル成長された、円盤状の一枚のウエハ基板２０Ｘを準備する。この円盤状のウエハ基板２０Ｘは、後述のダイシングによって切断して、矩形状の素子基板２０となるものである。また、ＤＢＲ層３０、ｎ型クラッド膜４１Ｘ、活性膜４２Ｘ、ｐ型クラッド膜４３Ｘ、及び電流拡散膜４４Ｘは、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて形成することができる。なお、このウエハ基板２０Ｘには、［１１０］方
向を示すオリフラ１０Ｘａを有している。 First, as shown in FIG. 4A, the DBR layer 30, the n-type cladding film 41X, the active film 42X, the p-type cladding film 43X, and the current diffusion film 44X were epitaxially grown continuously on one surface. A disk-shaped wafer substrate 20X is prepared. The disk-shaped wafer substrate 20X is cut by dicing described later to become a rectangular element substrate 20. The DBR layer 30, the n-type cladding film 41X, the active film 42X, the p-type cladding film 43X, and the current diffusion film 44X can be formed by using, for example, a MOCVD (Metal Organic Chemical Vapor Deposition) method. The wafer substrate 20X has an orientation flat 10Xa indicating the [110] direction.

そして、図４（ａ）に示したように、公知のフォトリソグラフィ法などを用いて、電流拡散層４４の上にフォトレジストからなるエッチングマスク４５を形成する。このエッチングマスク４５は、後述するように、ｎ型クラッド膜４１Ｘ、活性膜４２Ｘ、ｐ型クラッド膜４３Ｘ、及び電流拡散膜４４Ｘ（以下、これらの膜４１Ｘ〜４４Ｘをまとめて化合物半導体膜４０Ｘという）をエッチングして、複数の発光素子４０を形成する際に用いるものである。このエッチングマスク４５は、直交する辺が［１１０］方向と、［１−１０］方向と、に沿う矩形状に形成するとともに、［１−１０］方向に列状に並べて設けている。 Then, as shown in FIG. 4A, an etching mask 45 made of a photoresist is formed on the current diffusion layer 44 using a known photolithography method or the like. As will be described later, the etching mask 45 includes an n-type cladding film 41X, an active film 42X, a p-type cladding film 43X, and a current diffusion film 44X (hereinafter, these films 41X to 44X are collectively referred to as a compound semiconductor film 40X). Is used to form a plurality of light-emitting elements 40. The etching mask 45 is formed in a rectangular shape with orthogonal sides along the [110] direction and the [1-10] direction, and is arranged in a row in the [1-10] direction.

次に、図４（ｂ）に示したように、化合物半導体膜４０Ｘを表面反応律速でエッチングして、ｎ型クラッド層４１、活性層４２、ｐ型クラッド層４３、及び電流拡散層４４を形成し、複数の発光素子４０を［１−１０］方向に沿って列をなして形成する。また、このとき、化合物半導体膜４０Ｘの結晶方位に依存して、図４（ｂ）の左図に示すように発光素子４０の［１−１０］方向に沿う側面が逆メサ形状に形成され、図４（ｂ）の右図に示すように発光素子４０の［１１０］方向に沿う側面が順メサ形状に形成される。なお、表面反応律速のエッチング液としては、例えばＨ_２ＳＯ_４とＨ_２Ｏ_２とＨ_２Ｏとを所定の割合で混合したものが挙げられる。このＨ_２ＳＯ_４とＨ_２Ｏ_２とＨ_２Ｏとの混合比としては、例えばＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１２：３７が挙げられる。そして、エッチング終了後に、エッチングマスク４５を除去する。 Next, as shown in FIG. 4B, the compound semiconductor film 40X is etched at the surface reaction rate to form the n-type cladding layer 41, the active layer 42, the p-type cladding layer 43, and the current diffusion layer 44. Then, the plurality of light emitting elements 40 are formed in a row along the [1-10] direction. At this time, depending on the crystal orientation of the compound semiconductor film 40X, the side surface along the [1-10] direction of the light emitting element 40 is formed in a reverse mesa shape as shown in the left diagram of FIG. 4B, the side surface along the [110] direction of the light emitting element 40 is formed in a forward mesa shape. Examples of the surface reaction-limited etching solution include a mixture of H ₂ SO ₄ , H ₂ O ₂ and H ₂ O at a predetermined ratio. Examples of the mixing ratio of H ₂ SO ₄ , H ₂ O _2, and H ₂ O include H ₂ SO ₄ : H ₂ O ₂ : H ₂ O = 1: 12: 37. Then, after the etching is completed, the etching mask 45 is removed.

この発光素子４０を形成するのに併せて、上述のエッチングマスク４５を化合物層５０の形成領域にも形成する。この状態でエッチングすることで、化合物層５０の形成領域の上に、ｎ型クラッド膜４１Ｘ、活性膜４２Ｘ、ｐ型クラッド膜４３Ｘ、及び電流拡散膜４４Ｘの一部が残る。このうち、活性膜４２Ｘ、ｐ型クラッド膜４３Ｘ、及び電流拡散膜４４Ｘの一部をさらにエッチングすることで、化合物層５０が形成される。なお、このエッチングの際に、ｎ型クラッド膜４１Ｘの一部をエッチングしても良い。 In conjunction with the formation of the light emitting element 40, the above-described etching mask 45 is also formed in the formation region of the compound layer 50. By etching in this state, the n-type cladding film 41X, the active film 42X, the p-type cladding film 43X, and a part of the current diffusion film 44X remain on the formation region of the compound layer 50. Among these, the active layer 42X, the p-type cladding film 43X, and a part of the current diffusion film 44X are further etched to form the compound layer 50. In this etching, a part of the n-type clad film 41X may be etched.

続いて、図４（ｃ）に示したように、発光素子４０が形成されているＤＢＲ層３０の上に、ＣＶＤ（Chemical Vapor Deposition）法などの薄膜形成技術を用いて、第１保護膜
（図示せず）を形成した後に、フォトリソグラフィ法などを用いて貫通孔を形成して、第１保護層６１を形成する。なお、このとき、図４（ｃ）の左図に示したように、発光素子４０の逆メサ形状の側面にも第１保護膜が形成されているが、これは、ＣＶＤ法などによって化学反応を用いて堆積させているためである。 Subsequently, as shown in FIG. 4C, the first protective film (on the DBR layer 30 on which the light emitting element 40 is formed, using a thin film forming technique such as a CVD (Chemical Vapor Deposition) method. After forming the first protective layer 61, a through hole is formed using a photolithography method or the like. At this time, as shown in the left diagram of FIG. 4C, the first protective film is also formed on the side surface of the light emitting element 40 having the inverted mesa shape. It is because it is made to deposit using.

次いで、図５（ｄ）の左図に示したように、形成された第１保護層６１の上に、スピンコート法などを用いてポリイミド樹脂の前駆体などを塗布し、フォトリソグラフィ法等を用いて第２保護膜（図示せず）を所定の形状に形成して、第２保護層６２を形成する。こ
の第２保護膜５２は、先に化合物半導体膜４０Ｘをエッチングした際の窪みに設けられることとなる。 Next, as shown in the left diagram of FIG. 5D, a polyimide resin precursor or the like is applied onto the formed first protective layer 61 using a spin coat method or the like, and a photolithography method or the like is performed. The second protective film (not shown) is used to form a predetermined shape, and the second protective layer 62 is formed. The second protective film 52 is provided in a depression when the compound semiconductor film 40X is first etched.

次に、第１保護層６１及び第２保護層６２の上にフォトレジストを塗布し、フォトリソグラフィ法により所望のパターンを露光して、現像した後に、抵抗加熱蒸着法、電子ビーム蒸着法などを用いて、表面電極７０に加工する金属膜（図示せず）を形成する。そして、リフトオフ法によって、フォトレジストを除去し、図５（ｅ）に示すように表面電極７０を所定の形状に形成する。 Next, after applying a photoresist on the first protective layer 61 and the second protective layer 62, exposing and developing a desired pattern by a photolithography method, a resistance heating vapor deposition method, an electron beam vapor deposition method, or the like is performed. Using this, a metal film (not shown) to be processed into the surface electrode 70 is formed. Then, the photoresist is removed by a lift-off method, and the surface electrode 70 is formed in a predetermined shape as shown in FIG.

そして、図５（ｆ）に示したように、円盤状のウエハ基板２０Ｘにおける発光素子４０が形成された面と反対側の面に、抵抗加熱蒸着法、電子ビーム蒸着法などを用いて裏面電極８０を形成する。 Then, as shown in FIG. 5F, a back surface electrode is formed on the surface of the disk-shaped wafer substrate 20X opposite to the surface on which the light emitting element 40 is formed using a resistance heating vapor deposition method, an electron beam vapor deposition method, or the like. 80 is formed.

以上の工程により、図６に示したように、円盤状の一枚のウエハ基板２０Ｘに複数の発光素子アレイ１１が連結された発光素子アレイの連結基板１１Ｘが形成される。 Through the above steps, as shown in FIG. 6, a light emitting element array connection substrate 11X in which a plurality of light emitting element arrays 11 are connected to a disk-shaped wafer substrate 20X is formed.

最後に、このウエハ基板２０Ｘをダイシングによって切断し、図１に示したように矩形状の個々の発光素子アレイ１１に分離する。このとき、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿うように図６のウエハ基板２０Ｘを切断する。このダイシングは、化合物層６０に沿って行われる。この化合物層６０は、ウエハ基板２０Ｘの組成と異なっている。そのため、このダイシングの際に、ウエハ基板２０Ｘにチッピングが生じるのを化合物層６０が抑えることができる。また、チッピングが生じたとしても、このチッピングが広がるのを抑えることができる。また、このウエハ基板２０Ｘは、エピタキシャル成長しているので、金属材料などを成膜させた場合に比べてウエハ基板２０Ｘに密着させて、チッピングの広がりを好適に抑えることができる。 Finally, the wafer substrate 20X is cut by dicing and separated into individual light emitting element arrays 11 having a rectangular shape as shown in FIG. At this time, the wafer substrate 20X of FIG. 6 is cut so that the orthogonal sides are along the [110] direction and the [1-10] direction, respectively. This dicing is performed along the compound layer 60. The compound layer 60 is different from the composition of the wafer substrate 20X. Therefore, the compound layer 60 can suppress the occurrence of chipping in the wafer substrate 20X during the dicing. Moreover, even if chipping occurs, it is possible to prevent the chipping from spreading. Further, since this wafer substrate 20X is epitaxially grown, it is possible to suitably suppress the spread of chipping by bringing it into close contact with the wafer substrate 20X as compared with the case where a metal material or the like is formed.

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。 As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, A various change is possible unless it deviates from the meaning.

例えば、上記実施形態では、図２及び図３に示すように、発光素子４０のｐ型半導体領域（ｐ型クラッド層４３及び電流拡散層４４）と、ｎ型半導体領域（ｎ型クラッド層１３）との間に順方向電圧を印加するために、電流拡散層４４上に表面電極７０を接続し、素子基板２０の上に裏面電極８０を接続しているが、これに限定されるものではない。例えば、図示しないが、素子基板２０の上に裏面電極８０を設けず、ｎ型クラッド層４１の上面を露出させて、この露出部分に裏面電極８０を接続するように設けてもよい。 For example, in the above embodiment, as shown in FIGS. 2 and 3, the p-type semiconductor region (p-type cladding layer 43 and current diffusion layer 44) and the n-type semiconductor region (n-type cladding layer 13) of the light emitting element 40. The front electrode 70 is connected to the current diffusion layer 44 and the back electrode 80 is connected to the element substrate 20 in order to apply a forward voltage between them. However, the present invention is not limited to this. . For example, although not shown, the back electrode 80 may not be provided on the element substrate 20, and the upper surface of the n-type cladding layer 41 may be exposed and the back electrode 80 may be connected to the exposed portion.

また、上記実施形態おける発光素子４０は、ＤＢＲ層３０側からｎ型半導体領域及びｐ型半導体領域を順に形成しているが、これに限定されるものではない。例えば、逆に、ＤＢＲ層３０側からｐ型半導体領域及びｎ型半導体領域を順に形成してもよい。この場合、ＤＢＲ層３０及び素子基板２０にｐ型不純物をドーピングし、ｐ型の導電性を有するようにする。 Moreover, although the n-type semiconductor region and the p-type semiconductor region are formed in order from the DBR layer 30 side, the light-emitting element 40 in the above embodiment is not limited to this. For example, conversely, a p-type semiconductor region and an n-type semiconductor region may be sequentially formed from the DBR layer 30 side. In this case, the DBR layer 30 and the element substrate 20 are doped with p-type impurities so as to have p-type conductivity.

また、発光素子４０は、ｐ型半導体領域とｎ型半導体領域とによってｐｎ接合領域が形成される限り、上記実施形態のようにｎ型半導体領域とｐ型半導体領域との間に活性層４２などの他の層を設けた構成や、逆に活性層４２を省略した構成にしてもよい。 Further, as long as the pn junction region is formed by the p-type semiconductor region and the n-type semiconductor region, the light emitting element 40 has an active layer 42 or the like between the n-type semiconductor region and the p-type semiconductor region as in the above embodiment. Other layers may be provided, or conversely, the active layer 42 may be omitted.

また、発光素子４０を構成する半導体材料は、上記実施形態に限定されるものではなく、例えば、所望の発光波長を有するように適宜選択すればよい。また、ＤＢＲ層３０を構成する半導体材料は、例えば、発光素子４０から発せられる光に対して高い反射性を有するように適宜選択すればよい。また、上記実施形態では、素子基板２０としてＧａＡｓ基
板を用いているが、ＤＢＲ層３０及び発光素子４０の各半導体層を結晶成長可能なものである限り、特に限定されるものではない。 Further, the semiconductor material constituting the light emitting element 40 is not limited to the above embodiment, and may be appropriately selected so as to have a desired emission wavelength, for example. Moreover, what is necessary is just to select suitably the semiconductor material which comprises the DBR layer 30 so that it may have high reflectivity with respect to the light emitted from the light emitting element 40, for example. Moreover, in the said embodiment, although the GaAs substrate is used as the element substrate 20, as long as each semiconductor layer of the DBR layer 30 and the light emitting element 40 can be crystal-grown, it will not specifically limit.

＜光プリントヘッド＞
以下、本発明に係る光プリントヘッドの一実施形態の一例について、図面を参照しつつ説明する。 <Optical print head>
Hereinafter, an example of an embodiment of an optical print head according to the present invention will be described with reference to the drawings.

図７に示した光プリントヘッド１０は、発光素子アレイ１１、筐体１２、レンズアレイ１３、制御回路（図示せず）を備えている。 The optical print head 10 shown in FIG. 7 includes a light emitting element array 11, a housing 12, a lens array 13, and a control circuit (not shown).

筐体１２は、発光素子アレイ１１、レンズアレイ１３、制御回路の保持部材として機能するものである。筐体１２は、支持面１２ａと、貫通孔１２ｂとを有している。この支持面１２ａの上には、発光素子アレイ１１が載置されている。また、貫通孔１２ｂは、支持面１２ａと外部とに連通しており、中にレンズアレイ１３が嵌合されている。このレンズアレイ１３は、筐体１２に接着剤で固定されている。この筐体３１１の構成材料としては、例えばアルミニウムやステンレスなどの金属や、ポリフェニレンスルファイド（ＰＰＳ）やポリカーボネートなどの樹脂材料が挙げられる。 The housing 12 functions as a holding member for the light emitting element array 11, the lens array 13, and the control circuit. The housing 12 has a support surface 12a and a through hole 12b. The light emitting element array 11 is placed on the support surface 12a. The through hole 12b communicates with the support surface 12a and the outside, and the lens array 13 is fitted therein. The lens array 13 is fixed to the housing 12 with an adhesive. Examples of the constituent material of the housing 311 include metals such as aluminum and stainless steel, and resin materials such as polyphenylene sulfide (PPS) and polycarbonate.

レンズアレイ１３は、複数のレンズ１３ａを含んでなり、発行素子アレイ１１の発する光を集光する機能を担うものである。レンズアレイ１３は、発光素子アレイ１１の上方向に配置されており、各レンズ１３ａは、発光素子４０に対応して配列されている。つまり、発光素子４０のそれぞれの上方にレンズ１３ａがそれぞれ設けられている。本実施形態においてレンズアレイ１３は、各レンズ１３ａが二つの焦点を有しており、一方の焦点位置に発光素子４０が位置し、他方の焦点位置に被照射物が位置している。このレンズアレイ１３は、所定の角度以下の入射角で入射された光が結像するように構成されており、対応する発光素子４０の光のみが所定の角度以下で入射されるように配置されている。 The lens array 13 includes a plurality of lenses 13 a and has a function of condensing light emitted from the issuing element array 11. The lens array 13 is arranged above the light emitting element array 11, and each lens 13 a is arranged corresponding to the light emitting element 40. That is, the lens 13 a is provided above each of the light emitting elements 40. In the present embodiment, in the lens array 13, each lens 13a has two focal points, the light emitting element 40 is located at one focal position, and the irradiated object is located at the other focal position. The lens array 13 is configured such that light incident at an incident angle equal to or less than a predetermined angle forms an image, and is arranged so that only light from the corresponding light emitting element 40 is incident at a predetermined angle or less. ing.

制御回路は、外部からの画像データに基づいて発光素子アレイ１１の駆動を個別制御するためのものである。 The control circuit is for individually controlling driving of the light emitting element array 11 based on image data from the outside.

本実施形態の光プリントヘッド１０は、発光素子アレイ１１を備えているので、光の利用効率を高めることができる。 Since the optical print head 10 of the present embodiment includes the light emitting element array 11, the light use efficiency can be increased.

＜画像形成装置＞
以下、光プリントヘッド１０を備える画像形成装置の一例について、図面を参照しつつ説明する。 <Image forming apparatus>
Hereinafter, an example of an image forming apparatus including the optical print head 10 will be described with reference to the drawings.

図８示した画像形成装置１は、光プリントヘッド１０、感光体２、駆動装置（図示せず）、帯電装置３、現像装置４、転写装置５、定着装置６、クリーニング装置７、除電装置８を備えている。 The image forming apparatus 1 shown in FIG. 8 includes an optical print head 10, a photoreceptor 2, a driving device (not shown), a charging device 3, a developing device 4, a transfer device 5, a fixing device 6, a cleaning device 7, and a static eliminating device 8. It has.

光プリントヘッド１０は、画像形成装置１において、感光体２の表面に静電潜像を形成するためのものであり、レーザ光を出射可能とされている。この光プリントヘッド１０では、画像信号に応じてレーザ光を感光体１０の表面に照射することにより、光照射部分の電位を減衰させて静電潜像が形成される。 The optical print head 10 is for forming an electrostatic latent image on the surface of the photoreceptor 2 in the image forming apparatus 1 and can emit laser light. In this optical print head 10, the surface of the photoconductor 10 is irradiated with laser light in accordance with an image signal, whereby the potential of the light irradiation portion is attenuated to form an electrostatic latent image.

感光体２は、画像信号に基づいた静電潜像及びトナー像が形成されるものであり、図８に示す矢印Ａ方向に回転可能となるように構成されている。また、本実施形態では、円筒状に形成されているものが採用されている。 The photoreceptor 2 forms an electrostatic latent image and a toner image based on an image signal, and is configured to be rotatable in the direction of arrow A shown in FIG. Moreover, in this embodiment, what is formed in the cylindrical shape is employ | adopted.

駆動機構３は、感光体２を矢印Ａ方向に回転させる機能を担うものである。 The drive mechanism 3 has a function of rotating the photosensitive member 2 in the direction of arrow A.

帯電装置３は、感光体２の表面を、感光体２の光導電層の種類に応じて、正極性又は負極性に帯電させる機能を担うものである。 The charging device 3 has a function of charging the surface of the photoreceptor 2 to positive polarity or negative polarity according to the type of the photoconductive layer of the photoreceptor 2.

現像装置４は、感光体２の静電潜像を現像してトナー像を形成する機能を担うものである。この現像装置４は、磁性キャリアと絶縁性トナーとから成る二成分系現像剤、又は磁性トナーから成る一成分系現像剤など現像剤を保持している。静電潜像は、このトナーによって現像されて、トナー像となる。トナー像の帯電極性は、正規現像により画像形成が行われる場合には、感光体２の表面の帯電極性と逆極性とされ、反転現像により画像形成が行われる場合には、感光体２の表面の帯電極性と同極性とされる。 The developing device 4 has a function of developing the electrostatic latent image on the photoreceptor 2 to form a toner image. The developing device 4 holds a developer such as a two-component developer composed of a magnetic carrier and an insulating toner, or a one-component developer composed of a magnetic toner. The electrostatic latent image is developed with this toner and becomes a toner image. The charge polarity of the toner image is opposite to the charge polarity of the surface of the photoreceptor 2 when image formation is performed by regular development, and the surface of the photoreceptor 2 when image formation is performed by reversal development. The charging polarity is the same as that.

転写装置５は、感光体２と転写装置５との間の転写領域に給紙された記録紙Ｐにトナー像を転写するためのものである。この転写装置５は、転写用チャージャ及び分離用チャージャを備えている。この転写装置５では、転写用チャージャにおいて記録紙Ｐの背面（非記録面）がトナー像とは逆極性に帯電され、この帯電電荷とトナー像との静電引力によって、記録紙Ｐの上にトナー像が転写される。転写装置５ではさらに、トナー像の転写と同時的に、分離用チャージャにおいて記録紙Ｐの背面が交流帯電させられ、記録紙Ｐが感光体２の表面から速やかに分離させられる。 The transfer device 5 is for transferring the toner image onto the recording paper P fed to the transfer area between the photoconductor 2 and the transfer device 5. The transfer device 5 includes a transfer charger and a separation charger. In the transfer device 5, the back surface (non-recording surface) of the recording paper P is charged with a reverse polarity to the toner image in the transfer charger, and the electrostatic charge between the charged charge and the toner image causes the recording paper P to be placed on the recording paper P. The toner image is transferred. In the transfer device 5, simultaneously with the transfer of the toner image, the back surface of the recording paper P is AC-charged in the separation charger, and the recording paper P is quickly separated from the surface of the photoreceptor 2.

定着装置６は、記録紙Ｐに転写されたトナー像を定着させる機能を担うものである。この定着装置６は、一対の定着ローラ６ａ、６ｂを備えている。この定着装置６では、一対の定着ローラ６ａ、６ｂの間に記録紙Ｐを通過させることにより、熱、圧力などによって記録紙Ｐに対してトナー像が定着させられる。 The fixing device 6 has a function of fixing the toner image transferred to the recording paper P. The fixing device 6 includes a pair of fixing rollers 6a and 6b. In the fixing device 6, the toner image is fixed to the recording paper P by heat, pressure or the like by passing the recording paper P between the pair of fixing rollers 6 a and 6 b.

クリーニング装置７は、感光体２の表面に残存するトナーを除去する機能を担うものである。 The cleaning device 7 has a function of removing toner remaining on the surface of the photoreceptor 2.

除電装置８は、感光体２の表面の電荷を除去するためのものである。この除電装置８は、たとえば光照射により、感光体２の表面の電荷を除去するように構成される。 The static eliminator 8 is for removing charges on the surface of the photoreceptor 2. The static eliminator 8 is configured to remove charges on the surface of the photoreceptor 2 by, for example, light irradiation.

この画像形成装置１は、発光素子アレイ１１を備えているので、光の利用効率を高めることができる。 Since the image forming apparatus 1 includes the light emitting element array 11, the light use efficiency can be increased.

１・・・画像形成装置
２・・・感光体
３・・・制御装置
１０・・・光プリントヘッド
１１・・・発光素子アレイ
１１Ｘ・・・発光素子アレイの連結基体
１２・・・筐体
１３・・・レンズアレイ
２０・・・素子基板
２０Ｘ・・・ウエハ基板
２０Ｘａ・・・オリフラ
３０・・・ＤＢＲ層
４０・・・発光素子
４０Ｘ・・・化合物半導体膜
４１・・・ｎ型クラッド層
４１Ｘ・・・ｎ型クラッド膜
４２・・・活性層
４２Ｘ・・・活性膜
４３・・・ｐ型クラッド層
４３Ｘ・・・ｐ型クラッド膜
４４・・・電流拡散層
４４Ｘ・・電流拡散膜
４５・・・エッチングマスク
５０・・・化合物層
６０・・・保護層
６１・・・第１保護層
６２・・・第２保護層
７０・・・表面電極
８０・・・裏面電極
DESCRIPTION OF SYMBOLS 1 ... Image forming apparatus 2 ... Photoconductor 3 ... Control apparatus 10 ... Optical print head 11 ... Light emitting element array 11X ... Connection base | substrate of a light emitting element array 12 ... Case 13 ... Lens array 20 ... Element substrate 20X ... Wafer substrate 20Xa ... Orientation flat 30 ... DBR layer 40 ... Light emitting element 40X ... Compound semiconductor film 41 ... N-type cladding layer 41X ... n-type cladding film 42 ... active layer 42X ... active film 43 ... p-type cladding layer 43X ... p-type cladding film 44 ... current diffusion layer 44X ... current diffusion film 45 .... Etching mask 50 ... Compound layer 60 ... Protective layer 61 ... First protective layer 62 ... Second protective layer 70 ... Front electrode 80 ... Back electrode

Claims

A substrate made of a compound semiconductor cut along the first direction and the second direction and formed in a rectangular shape;
A light emitting device comprising a compound semiconductor layer epitaxially grown continuously on the substrate;
A compound layer made of a compound semiconductor, which extends along the other direction at the end in at least one of the first direction and the second direction, and is epitaxially grown continuously on the substrate;
A light emitting device.

The light-emitting element according to claim 1, wherein the compound semiconductor in the compound layer has the same composition as a part of the compound semiconductor layer on the substrate side.

The light emitting device according to claim 1, wherein there are a plurality of the light emitting devices, and the light emitting devices are arranged along at least one direction of the first direction and the second direction.

A light emitting device according to any one of claims 1 to 3,
An optical print head comprising: a lens that collects light emitted from the light emitting element.

Preparing a substrate made of a compound semiconductor in which compound semiconductor layers are continuously epitaxially grown;
Etching the compound semiconductor layer to form a light emitting element;
Forming the compound layer in a cutting region along at least one of the first direction and the second direction by etching the compound semiconductor layer; and
Cutting the substrate along the cutting region;
A method for manufacturing a light-emitting element.