JP2011203111A - Current detection circuit - Google Patents

Current detection circuit Download PDF

Info

Publication number
JP2011203111A
JP2011203111A JP2010070601A JP2010070601A JP2011203111A JP 2011203111 A JP2011203111 A JP 2011203111A JP 2010070601 A JP2010070601 A JP 2010070601A JP 2010070601 A JP2010070601 A JP 2010070601A JP 2011203111 A JP2011203111 A JP 2011203111A
Authority
JP
Japan
Prior art keywords
current
pmos transistor
drain electrode
transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010070601A
Other languages
Japanese (ja)
Inventor
Kenichi Hirashiki
敷 健 一 平
Minoru Nagata
田 稔 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010070601A priority Critical patent/JP2011203111A/en
Priority to US13/047,000 priority patent/US20110234311A1/en
Publication of JP2011203111A publication Critical patent/JP2011203111A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a current detection circuit which can cancel detection of a current change due to charging of parasitic capacity.SOLUTION: The current detection circuit 100 includes: transistors 101 and 102 constituting a CMOS inverter to which a signal S11 is given; a transistor 103 having a drain electrode connected to a source electrode of the transistor 102 and a source electrode to which a power supply voltage VDD is given; resistors 123 and 124 connected in series between the drain electrode of the transistor 103 and a ground line GND; an operational amplifier to which a voltage at a connection point between the resistor 123 and the resistor 124 and a power supply voltage Vref are input and whose output terminal is connected to a gate electrode of the transistor 103; a current monitor circuit monitoring a current flowing through the transistor 103, comparing a monitor current with a reference current, and detecting a current change in an input/output terminal; and capacitor 127 connected to the current monitor circuit and charged by the monitor current.

Description

本発明は、電流検出回路に関するものである。   The present invention relates to a current detection circuit.

接続された他回路へ所定電圧を出力すると共に、入出力端子（他回路との接続端子）を流れる電流の変化を検出する電流検出回路を備えた回路が知られている（例えば特許文献１参照）。   A circuit having a current detection circuit that outputs a predetermined voltage to another connected circuit and detects a change in current flowing through an input / output terminal (a connection terminal with another circuit) is known (see, for example, Patent Document 1). ).

入出力端子には寄生容量が発生し、出力電圧がハイになった時、寄生容量の充電のために電流が引き抜かれる。従来の回路では、この電流の引き抜きが、他回路によるものか、又は寄生容量の充電電流によるものか判別できないという問題があった。   When a parasitic capacitance is generated at the input / output terminal and the output voltage becomes high, a current is drawn for charging the parasitic capacitance. The conventional circuit has a problem that it cannot be determined whether this current extraction is due to another circuit or due to the charging current of the parasitic capacitance.

特開２００９−２５３９８６号公報JP 2009-253986 A

本発明は、寄生容量の充電に伴う電流変化の検出をキャンセルできる電流検出回路を提供することを目的とする。   An object of the present invention is to provide a current detection circuit capable of canceling detection of a current change accompanying charging of a parasitic capacitance.

本発明の一態様による電流検出回路は、ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、前記電流モニタ回路に接続され、前記モニタ電流により充電されるキャパシタと、を備えるものである。   A current detection circuit according to one embodiment of the present invention includes a first NMOS transistor in which a control signal is applied to a gate electrode, a source electrode is connected to a ground line, a drain electrode is connected to an input / output terminal, and the control signal is applied to a gate electrode. A first PMOS transistor having a drain electrode connected to the input / output terminal and the drain electrode of the NMOS transistor, a drain electrode connected to the source electrode of the first PMOS transistor, and applying a first power supply voltage to the source electrode. A second PMOS transistor, a second NMOS transistor provided between a drain electrode of the second PMOS transistor and the ground line and having a gate electrode connected to a first current source, a drain electrode of the second PMOS transistor, and the ground Connected in series with the line The first and second resistors, the voltage at the connection point between the first resistor and the second resistor, and the second power supply voltage are input, and the output terminal is connected to the gate electrode of the second PMOS transistor. A current monitor circuit that monitors a current flowing through the operational amplifier and the second PMOS transistor, compares the monitor current with a reference current, and detects whether there is a current change at the input / output terminal; and is connected to the current monitor circuit. And a capacitor charged by the monitor current.

本発明の一態様による電流検出回路は、ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、前記第２ＰＭＯＳトランジスタを流れる電流の変化を検出する微分回路を含む電流変化検出部と、前記電流変化検出部の検出結果がゲート電極に与えられ、オン時は前記モニタ電流を前記グランドラインに導くトランジスタと、を備えるものである。   A current detection circuit according to one embodiment of the present invention includes a first NMOS transistor in which a control signal is applied to a gate electrode, a source electrode is connected to a ground line, a drain electrode is connected to an input / output terminal, and the control signal is applied to a gate electrode. A first PMOS transistor having a drain electrode connected to the input / output terminal and the drain electrode of the NMOS transistor, a drain electrode connected to the source electrode of the first PMOS transistor, and applying a first power supply voltage to the source electrode. A second PMOS transistor, a second NMOS transistor provided between a drain electrode of the second PMOS transistor and the ground line and having a gate electrode connected to a first current source, a drain electrode of the second PMOS transistor, and the ground Connected in series with the line The first and second resistors, the voltage at the connection point between the first resistor and the second resistor, and the second power supply voltage are input, and the output terminal is connected to the gate electrode of the second PMOS transistor. A current monitor circuit that monitors the current flowing through the second operational amplifier and the second PMOS transistor, compares the monitor current with a reference current, and detects the presence or absence of a current change at the input / output terminal; and the current flowing through the second PMOS transistor A current change detection unit including a differentiating circuit for detecting a change in voltage, and a transistor that provides a detection result of the current change detection unit to a gate electrode and guides the monitor current to the ground line when turned on. .

本発明によれば、寄生容量の充電に伴う電流変化の検出をキャンセルできる。   According to the present invention, it is possible to cancel detection of a current change accompanying charging of a parasitic capacitance.

本発明の第１の実施形態に係る電流検出回路の概略構成図である。1 is a schematic configuration diagram of a current detection circuit according to a first embodiment of the present invention. 本発明の第２の実施形態に係る電流検出回路の概略構成図である。It is a schematic block diagram of the current detection circuit which concerns on the 2nd Embodiment of this invention.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１の実施形態）図１に本発明の第１の実施形態に係る電流検出回路１００の概略構成を示す。電流検出回路１００は、１本の入出力ラインＬ１及びグランドラインＧＮＤを介して、デバイス２００に対して電圧を出力すると共に、入出力端子（デバイス２００との接続端子）における電流変化を検出する。   (First Embodiment) FIG. 1 shows a schematic configuration of a current detection circuit 100 according to a first embodiment of the present invention. The current detection circuit 100 outputs a voltage to the device 200 via one input / output line L1 and the ground line GND, and detects a current change at the input / output terminal (connection terminal to the device 200).

電流検出回路１００は、入出力ラインＬ１を介して出力する電圧のハイ／ローを切り替える。デバイス２００が入出力ラインＬ１を流れる電流を引き抜くか否かで、デバイス１００の入出力端子における電流が変化する。デバイス２００は、電流検出回路１００からの出力電圧の電圧値がハイの期間に、所望のタイミングで入出力ラインＬ１を流れる電流を引き抜くことができる。   The current detection circuit 100 switches the voltage output through the input / output line L1 between high and low. The current at the input / output terminal of the device 100 changes depending on whether or not the device 200 draws the current flowing through the input / output line L1. The device 200 can draw the current flowing through the input / output line L1 at a desired timing during the period when the voltage value of the output voltage from the current detection circuit 100 is high.

電流検出回路１００の入出力端子（入出力ラインＬ１）には寄生容量Ｃ１が発生し、電流検出回路１００の出力電圧がハイになった時、寄生容量Ｃ１の充電のために電流が引き抜かれる。本実施形態に係る電流検出回路１００は、寄生容量Ｃ１の充電に伴う電流の引き抜きを、デバイス２００による電流の引き抜きであると誤検出することを防止するものである。   A parasitic capacitance C1 is generated at the input / output terminal (input / output line L1) of the current detection circuit 100, and when the output voltage of the current detection circuit 100 becomes high, a current is drawn for charging the parasitic capacitance C1. The current detection circuit 100 according to the present embodiment prevents erroneous detection that current is extracted due to charging of the parasitic capacitance C1 as being current extraction by the device 200.

まず、デバイス２００について説明する。デバイス２００は、ＰＭＯＳトランジスタ２０１、ＮＭＯＳトランジスタ２０２〜２０５、及び電流源２０６を有する。ＮＭＯＳトランジスタ２０２はソース電極がグランドラインＧＮＤに接続され、ドレイン電極がＰＭＯＳトランジスタ２０１のドレイン電極に接続される。ＮＭＯＳトランジスタ２０２のゲート電極はＰＭＯＳトランジスタ２０１のゲート電極及び入出力ラインＬ１に接続される。ＮＭＯＳトランジスタ２０２及びＰＭＯＳトランジスタ２０１のドレイン電圧は信号Ｓ２１となる。   First, the device 200 will be described. The device 200 includes a PMOS transistor 201, NMOS transistors 202 to 205, and a current source 206. The NMOS transistor 202 has a source electrode connected to the ground line GND and a drain electrode connected to the drain electrode of the PMOS transistor 201. The gate electrode of the NMOS transistor 202 is connected to the gate electrode of the PMOS transistor 201 and the input / output line L1. The drain voltages of the NMOS transistor 202 and the PMOS transistor 201 are the signal S21.

ＮＭＯＳトランジスタ２０５のドレイン電極と電圧ラインＶとの間に電流源２０６が設けられる。ＮＭＯＳトランジスタ２０５のゲート電極にはデバイス２００の信号Ｓ２２が与えられ、ソース電極はＮＭＯＳトランジスタ２０４のドレイン電極、ゲート電極、及びＮＭＯＳトランジスタ２０３のゲート電極に接続される。ＮＭＯＳトランジスタ２０４のソース電極はグランドラインＧＮＤに接続される。ＮＭＯＳトランジスタ２０３のドレイン電極は入出力ラインＬ１に接続され、ソース電極はグランドラインＧＮＤに接続される。ＮＭＯＳトランジスタ２０３はＮＭＯＳトランジスタ２０４よりサイズの大きいトランジスタであり、サイズ比は例えば７５：１である。   A current source 206 is provided between the drain electrode of the NMOS transistor 205 and the voltage line V. The signal S22 of the device 200 is supplied to the gate electrode of the NMOS transistor 205, and the source electrode is connected to the drain electrode and gate electrode of the NMOS transistor 204 and the gate electrode of the NMOS transistor 203. The source electrode of the NMOS transistor 204 is connected to the ground line GND. The drain electrode of the NMOS transistor 203 is connected to the input / output line L1, and the source electrode is connected to the ground line GND. The NMOS transistor 203 is a transistor having a size larger than that of the NMOS transistor 204, and the size ratio is, for example, 75: 1.

デバイス２００の信号Ｓ２２がハイレベルの時、ＮＭＯＳトランジスタ２０５がオンする。それにより、ＮＭＯＳトランジスタ２０３がオンし、入出力ラインＬ１を流れる電流が引き抜かれる。入出力ラインＬ１の電流の引き抜きは、電流検出回路１００の出力電圧がハイレベルの時のみ行うことができる。   When the signal S22 of the device 200 is at a high level, the NMOS transistor 205 is turned on. Thereby, the NMOS transistor 203 is turned on, and the current flowing through the input / output line L1 is drawn. The current drawing of the input / output line L1 can be performed only when the output voltage of the current detection circuit 100 is at a high level.

入出力ラインＬ１から引き抜かれる電流は、電流源２０６により流される電流Ｉｓと、ＮＭＯＳトランジスタ２０３、２０４のサイズ比によって決まる。例えば、ＮＭＯＳトランジスタ２０３、２０４のサイズ比が７５：１の場合、入出力ラインＬ１から引き抜かれる電流は、電流Ｉｓの７５倍となる。   The current drawn from the input / output line L1 is determined by the current Is supplied from the current source 206 and the size ratio of the NMOS transistors 203 and 204. For example, when the size ratio of the NMOS transistors 203 and 204 is 75: 1, the current drawn from the input / output line L1 is 75 times the current Is.

一方、信号Ｓ２２がローレベルの時、入出力ラインＬ１を流れる電流は引き抜かれない。デバイス２００は、このようにして入出力ラインＬ１の電流値を変化させることができる。   On the other hand, when the signal S22 is at a low level, the current flowing through the input / output line L1 is not drawn. In this way, the device 200 can change the current value of the input / output line L1.

次に、電流検出回路１００について説明する。ＮＭＯＳトランジスタ１０１はソース電極がグランドラインＧＮＤに接続され、ドレイン電極がＰＭＯＳトランジスタ１０２のドレイン電極及び入出力ラインＬ１に接続される。すなわち、ＮＭＯＳトランジスタ１０１のドレイン電極及びＰＭＯＳトランジスタ１０２のドレイン電極が電流検出回路１００の入出力端子に接続される。   Next, the current detection circuit 100 will be described. The NMOS transistor 101 has a source electrode connected to the ground line GND, and a drain electrode connected to the drain electrode of the PMOS transistor 102 and the input / output line L1. That is, the drain electrode of the NMOS transistor 101 and the drain electrode of the PMOS transistor 102 are connected to the input / output terminal of the current detection circuit 100.

ＮＭＯＳトランジスタ１０１のゲート電極はＰＭＯＳトランジスタ１０２のゲート電極に接続され、信号（制御信号）Ｓ１１が与えられる。   The gate electrode of the NMOS transistor 101 is connected to the gate electrode of the PMOS transistor 102 and is given a signal (control signal) S11.

ＰＭＯＳトランジスタ１０２のソース電極は、ＰＭＯＳトランジスタ１０３のドレイン電極と、ＮＭＯＳトランジスタ１１０のドレイン電極と、キャパシタ１２１、１２２、抵抗１２３及び抵抗１２５の一端に接続される。キャパシタ１２１の他端はグランドラインＧＮＤに接続される。ＰＭＯＳトランジスタ１０３により、ＰＭＯＳトランジスタ１０２のソース電圧は一定に保たれる。   The source electrode of the PMOS transistor 102 is connected to the drain electrode of the PMOS transistor 103, the drain electrode of the NMOS transistor 110, and one end of the capacitors 121 and 122, the resistor 123, and the resistor 125. The other end of the capacitor 121 is connected to the ground line GND. The source voltage of the PMOS transistor 102 is kept constant by the PMOS transistor 103.

キャパシタ１２２及び抵抗１２３の他端は、ＮＭＯＳトランジスタ１０５のゲート電極及び抵抗１２４の一端に接続される。抵抗１２４の他端はグランドラインＧＮＤに接続される。   The other ends of the capacitor 122 and the resistor 123 are connected to the gate electrode of the NMOS transistor 105 and one end of the resistor 124. The other end of the resistor 124 is connected to the ground line GND.

ＮＭＯＳトランジスタ１０４、１０５、ＰＭＯＳトランジスタ１０６、１０７はオペアンプの差動入力段を構成し、ＮＭＯＳトランジスタ１０８はその電流源となる。ＮＭＯＳトランジスタ１０４のゲート電極には、電源１３１により電圧Ｖｒｅｆが与えられる。従って、抵抗１２３と１２３との接続点における電圧と電圧Ｖｒｅｆがオペアンプの入力となる。このオペアンプ（差動入力段）の出力信号はＰＭＯＳトランジスタ１０３のゲート電極及びＰＭＯＳトランジスタ１１１のゲート電極に与えられる。また、この出力信号はキャパシタ１２６を介して抵抗１２５の他端に与えられる。   The NMOS transistors 104 and 105 and the PMOS transistors 106 and 107 constitute a differential input stage of an operational amplifier, and the NMOS transistor 108 serves as a current source. A voltage Vref is applied to the gate electrode of the NMOS transistor 104 by the power supply 131. Therefore, the voltage at the connection point between the resistors 123 and 123 and the voltage Vref are input to the operational amplifier. The output signal of the operational amplifier (differential input stage) is applied to the gate electrode of the PMOS transistor 103 and the gate electrode of the PMOS transistor 111. Further, this output signal is given to the other end of the resistor 125 via the capacitor 126.

電流源１４１は、ＮＭＯＳトランジスタ１０８〜１１０のゲート電極、及びＮＭＯＳトランジスタ１０９のドレイン電極に接続される。ＮＭＯＳトランジスタ１０８〜１１０のソース電極はグランドラインＧＮＤに接続される。   The current source 141 is connected to the gate electrodes of the NMOS transistors 108 to 110 and the drain electrode of the NMOS transistor 109. The source electrodes of the NMOS transistors 108 to 110 are connected to the ground line GND.

ＰＭＯＳトランジスタ１０３、１０６、１０７、１１１のソース電極には、電源１３２により電圧ＶＤＤが与えられる。   A voltage VDD is applied from the power supply 132 to the source electrodes of the PMOS transistors 103, 106, 107, and 111.

ＰＭＯＳトランジスタ１１１のドレイン電極は、ＮＭＯＳトランジスタ１１２のドレイン電極、ゲート電極、及びＮＭＯＳトランジスタ１１３のゲート電極に接続される。ＮＭＯＳトランジスタ１１２、１１３のソース電極はグランドラインＧＮＤに接続され、ＮＭＯＳトランジスタ１１３のドレイン電極は電流源１４２及びインバータ１５０の入力端子に接続される。ＰＭＯＳトランジスタ１１１、ＮＭＯＳトランジスタ１１２、１１３、及び電流源１４２によりＰＭＯＳトランジスタ１０３を流れる電流Ｉｍ１をモニタする電流モニタ回路が構成される。   The drain electrode of the PMOS transistor 111 is connected to the drain electrode and gate electrode of the NMOS transistor 112 and the gate electrode of the NMOS transistor 113. The source electrodes of the NMOS transistors 112 and 113 are connected to the ground line GND, and the drain electrode of the NMOS transistor 113 is connected to the current source 142 and the input terminal of the inverter 150. The PMOS transistor 111, the NMOS transistors 112 and 113, and the current source 142 constitute a current monitor circuit that monitors the current Im1 flowing through the PMOS transistor 103.

また、ＰＭＯＳトランジスタ１１１のドレイン電極とグランドラインＧＮＤとの間にレプリカ容量１２７が設けられている。   A replica capacitor 127 is provided between the drain electrode of the PMOS transistor 111 and the ground line GND.

続いて、電流検出回路１００の動作を説明する。   Next, the operation of the current detection circuit 100 will be described.

電流検出回路１００の信号（制御信号）Ｓ１１がハイレベルの時、ＰＭＯＳトランジスタ１０２がオフ、ＮＭＯＳトランジスタ１０１がオンし、入出力ラインＬ１の電圧値はローレベルとなる。一方、信号Ｓ１１がローレベルの時、ＰＭＯＳトランジスタ１０２がオン、ＮＭＯＳトランジスタ１０１がオフし、入出力ラインＬ１の電圧値はハイレベルとなる。電流検出回路１００は、このようにして、入出力ラインＬ１を介して出力する電圧のハイ／ローの２値を切り替える。   When the signal (control signal) S11 of the current detection circuit 100 is at a high level, the PMOS transistor 102 is turned off, the NMOS transistor 101 is turned on, and the voltage value of the input / output line L1 is at a low level. On the other hand, when the signal S11 is at low level, the PMOS transistor 102 is turned on, the NMOS transistor 101 is turned off, and the voltage value of the input / output line L1 becomes high level. In this way, the current detection circuit 100 switches between high and low values of the voltage output via the input / output line L1.

入出力ラインＬ１の電流が引き抜かれると、ＰＭＯＳトランジスタ１０３を流れる電流Ｉｍ１の電流値が変化し、ＰＭＯＳトランジスタ１１１を流れる電流（モニタ電流）Ｉｍ２が増加する。電流Ｉｍ２が増加すると、レプリカ容量１２７が充電される。レプリカ容量１２７の充電が完了するとＮＭＯＳトランジスタ１１３のドレイン電極に電流が流れ、モニタ電流と電流源１４２により流される参照電流との電流比較が行われる。   When the current of the input / output line L1 is drawn, the current value of the current Im1 flowing through the PMOS transistor 103 changes, and the current (monitor current) Im2 flowing through the PMOS transistor 111 increases. When the current Im2 increases, the replica capacitor 127 is charged. When the charging of the replica capacitor 127 is completed, a current flows through the drain electrode of the NMOS transistor 113, and a current comparison between the monitor current and the reference current supplied by the current source 142 is performed.

このモニタ電流が、参照電流より大きい場合と小さい場合とで、ＮＭＯＳトランジスタ１１３のドレイン電圧は変化する。このドレイン電圧の変化をインバータ１５０の出力から検出して、信号Ｓ１２が求められる。このようにして、入出力ラインＬ１の電流引き抜きの有無を示す信号Ｓ１２が求められる。   The drain voltage of the NMOS transistor 113 changes depending on whether the monitor current is larger or smaller than the reference current. A change in the drain voltage is detected from the output of the inverter 150, and a signal S12 is obtained. In this way, the signal S12 indicating whether or not the current of the input / output line L1 is drawn is obtained.

入出力ラインＬ１の電流引き抜きが寄生容量Ｃ１の充電によるものであった場合、電流が引き抜かれている時間は極めて短いため、モニタ電流Ｉｍ２が大きい値をとる時間も極めて短い。従って、レプリカ容量１２７を充電している間に寄生容量Ｃ１の充電に伴う電流引き抜きは終了し、電流検出回路１００は、デバイス２００により電流が引き抜かれたと誤検出することを防止できる。   When the current drawing of the input / output line L1 is due to the charging of the parasitic capacitance C1, the time during which the current is drawn is very short, so the time that the monitor current Im2 takes a large value is also very short. Therefore, the current extraction accompanying the charging of the parasitic capacitor C1 is completed while the replica capacitor 127 is being charged, and the current detection circuit 100 can prevent erroneous detection that the current is extracted by the device 200.

このように本実施形態に係る電流検出回路によれば、モニタ電流と参照電流とを比較する電流モニタ回路にレプリカ容量１２７を設け、モニタ電流によりレプリカ容量１２７の充電が完了するまでは、電流比較を行わせないことにより、寄生容量の充電電流による電流変化（電流引き抜き）の検出をキャンセルできる。   As described above, according to the current detection circuit according to the present embodiment, the replica capacitor 127 is provided in the current monitor circuit that compares the monitor current and the reference current, and the current comparison is performed until the replica capacitor 127 is completely charged by the monitor current. By not performing the detection, the detection of the current change (current extraction) due to the charging current of the parasitic capacitance can be canceled.

（第２の実施形態）図２に本発明の第２の実施形態に係る電流検出回路の概略構成を示す。本実施形態は、図１に示す上記第１の実施形態と比較して、レプリカ容量１２７を省略し、電流変化検出部１６０及びＮＭＯＳトランジスタ１６１を設けた点が異なる。図２において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。   (Second Embodiment) FIG. 2 shows a schematic configuration of a current detection circuit according to a second embodiment of the present invention. This embodiment is different from the first embodiment shown in FIG. 1 in that the replica capacitor 127 is omitted and a current change detection unit 160 and an NMOS transistor 161 are provided. In FIG. 2, the same parts as those of the first embodiment shown in FIG.

電流変化検出部１６０は、微分回路を含み、電流Ｉｍ１の変化を微分回路で検出し、検出結果をＮＭＯＳトランジスタ１６１に出力する。   The current change detection unit 160 includes a differentiation circuit, detects a change in the current Im1 with the differentiation circuit, and outputs the detection result to the NMOS transistor 161.

ＮＭＯＳトランジスタ１６１はドレイン電極がＰＭＯＳトランジスタ１１１のドレイン電極に接続され、ソース電極がグランドラインＧＮＤに接続され、ゲート電極に電流変化検出部１６０の検出結果が与えられる。ＮＭＯＳトランジスタ１６１は、電流変化検出部１６０が電流変化を検出するとオンする。ＮＭＯＳトランジスタ１６１がオンしている間は、モニタ電流Ｉｍ２から、ＮＭＯＳトランジスタ１６１を流れる電流が差し引かれる。そのため、参照電流と電流比較されるモニタ電流の値が小さくなり、ＮＭＯＳトランジスタ１６１がオンしている間は、電流変化の検出をキャンセルできる。   In the NMOS transistor 161, the drain electrode is connected to the drain electrode of the PMOS transistor 111, the source electrode is connected to the ground line GND, and the detection result of the current change detector 160 is given to the gate electrode. The NMOS transistor 161 is turned on when the current change detector 160 detects a current change. While the NMOS transistor 161 is on, the current flowing through the NMOS transistor 161 is subtracted from the monitor current Im2. Therefore, the value of the monitor current that is compared with the reference current becomes small, and detection of the current change can be canceled while the NMOS transistor 161 is on.

寄生容量Ｃ１の充電によりモニタ電流Ｉｍ２が大きい値をとる時間は極めて短い。従って、電流変化検出部１６０が寄生容量Ｃ１の充電による電流変化を検出してＮＭＯＳトランジスタ１６１をオンさせることで、モニタ電流Ｉｍ２が差し引かれ（モニタ電流Ｉｍ２の一部がグランドラインＧＮＤに導かれ）、インバータ１５０の出力値は変化しない。そのため、電流検出回路１００は、デバイス２００により電流が引き抜かれたと誤検出することを防止できる。   The time for which the monitor current Im2 takes a large value by charging the parasitic capacitance C1 is extremely short. Therefore, the current change detection unit 160 detects the current change due to the charging of the parasitic capacitance C1 and turns on the NMOS transistor 161, whereby the monitor current Im2 is subtracted (a part of the monitor current Im2 is guided to the ground line GND). The output value of the inverter 150 does not change. Therefore, the current detection circuit 100 can prevent erroneous detection that the current is drawn by the device 200.

このように本実施形態に係る電流検出回路は、寄生容量Ｃ１の充電電流が時間軸に対して大きな傾きを持つことに着目し、ＰＭＯＳトランジスタ１１１、ＮＭＯＳトランジスタ１１２、１１３、及び電流源１４２により構成される電流モニタ回路の前段に、微分回路を設けて電流変化を検出し、ＮＭＯＳトランジスタ１６１をオンさせてモニタ電流Ｉｍ２を差し引くことで、寄生容量の充電電流による電流変化（電流引き抜き）の検出をキャンセルできる。   As described above, the current detection circuit according to the present embodiment is configured by the PMOS transistor 111, the NMOS transistors 112 and 113, and the current source 142, paying attention to the fact that the charging current of the parasitic capacitance C1 has a large inclination with respect to the time axis. In the preceding stage of the current monitor circuit, a differential circuit is provided to detect a current change, and the NMOS transistor 161 is turned on and the monitor current Im2 is subtracted to detect a current change (current extraction) due to the charging current of the parasitic capacitance. Can be canceled.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

１００ 電流検出回路
１２７ レプリカ容量
１６０ 電流変化検出部 100 current detection circuit 127 replica capacity 160 current change detection unit

Claims (5)

ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、
ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、
ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、
前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、
前記電流モニタ回路に接続され、前記モニタ電流により充電されるキャパシタと、
を備える電流検出回路。 A first NMOS transistor having a control signal applied to the gate electrode, a source electrode connected to the ground line, and a drain electrode connected to the input / output terminal;
A first PMOS transistor having the gate electrode provided with the control signal and a drain electrode connected to the input / output terminal and the drain electrode of the NMOS transistor;
A second PMOS transistor having a drain electrode connected to a source electrode of the first PMOS transistor and a source voltage applied to the source electrode;
A second NMOS transistor provided between the drain electrode of the second PMOS transistor and the ground line and having a gate electrode connected to the first current source;
First and second resistors connected in series between the drain electrode of the second PMOS transistor and the ground line;
An operational amplifier in which a voltage at a connection point between the first resistor and the second resistor and a second power supply voltage are input and an output terminal is connected to a gate electrode of the second PMOS transistor;
A current monitor circuit that monitors the current flowing through the second PMOS transistor, compares the monitor current with a reference current, and detects the presence or absence of a current change at the input / output terminal;
A capacitor connected to the current monitor circuit and charged by the monitor current;
A current detection circuit comprising: 前記電流モニタ回路は、
ソース電極に前記第１電源電圧が与えられ、ゲート電極が前記第２ＰＭＯＳトランジスタのゲート電極に接続された第３ＰＭＯＳトランジスタと、
ドレイン電極及びゲート電極が前記第３ＰＭＯＳトランジスタのドレイン電極に接続され、ソース電極が前記グランドラインに接続された第３ＮＭＯＳトランジスタと、
ゲート電極が前記第３ＮＭＯＳトランジスタのゲート電極及びドレイン電極に接続され、ソース電極が前記グランドラインに接続された第４ＮＭＯＳトランジスタと、
前記４ＮＭＯＳトランジスタのドレイン電極に接続された第２電流源と、
を有し、
前記キャパシタは、前記第３ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられることを特徴とする請求項１に記載の電流検出回路。 The current monitor circuit includes:
A third PMOS transistor having a source electrode supplied with the first power supply voltage and a gate electrode connected to the gate electrode of the second PMOS transistor;
A third NMOS transistor having a drain electrode and a gate electrode connected to the drain electrode of the third PMOS transistor and a source electrode connected to the ground line;
A fourth NMOS transistor having a gate electrode connected to a gate electrode and a drain electrode of the third NMOS transistor and a source electrode connected to the ground line;
A second current source connected to the drain electrode of the 4NMOS transistor;
Have
The current detection circuit according to claim 1, wherein the capacitor is provided between a drain electrode of the third PMOS transistor and the ground line. ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、
ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、
ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、
前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、
前記第２ＰＭＯＳトランジスタを流れる電流の変化を検出する微分回路を含む電流変化検出部と、
前記電流変化検出部の検出結果がゲート電極に与えられ、オン時は前記モニタ電流を前記グランドラインに導くトランジスタと、
を備える電流検出回路。 A first NMOS transistor having a control signal applied to the gate electrode, a source electrode connected to the ground line, and a drain electrode connected to the input / output terminal;
A first PMOS transistor having the gate electrode provided with the control signal and a drain electrode connected to the input / output terminal and the drain electrode of the NMOS transistor;
A second PMOS transistor having a drain electrode connected to a source electrode of the first PMOS transistor and a source voltage applied to the source electrode;
A second NMOS transistor provided between the drain electrode of the second PMOS transistor and the ground line and having a gate electrode connected to the first current source;
First and second resistors connected in series between the drain electrode of the second PMOS transistor and the ground line;
An operational amplifier in which a voltage at a connection point between the first resistor and the second resistor and a second power supply voltage are input and an output terminal is connected to a gate electrode of the second PMOS transistor;
A current monitor circuit that monitors the current flowing through the second PMOS transistor, compares the monitor current with a reference current, and detects the presence or absence of a current change at the input / output terminal;
A current change detection unit including a differentiating circuit for detecting a change in current flowing through the second PMOS transistor;
A detection result of the current change detection unit is given to the gate electrode, and when on, a transistor that guides the monitor current to the ground line;
A current detection circuit comprising: 前記電流モニタ回路は、
ソース電極に前記第１電源電圧が与えられ、ゲート電極が前記第２ＰＭＯＳトランジスタのゲート電極に接続された第３ＰＭＯＳトランジスタと、
ドレイン電極及びゲート電極が前記第３ＰＭＯＳトランジスタのドレイン電極に接続され、ソース電極が前記グランドラインに接続された第３ＮＭＯＳトランジスタと、
ゲート電極が前記第３ＮＭＯＳトランジスタのゲート電極及びドレイン電極に接続され、ソース電極が前記グランドラインに接続された第４ＮＭＯＳトランジスタと、
前記４ＮＭＯＳトランジスタのドレイン電極に接続された第２電流源と、
を有し、
前記トランジスタは、前記第３ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられることを特徴とする請求項３に記載の電流検出回路。 The current monitor circuit includes:
A third PMOS transistor having a source electrode supplied with the first power supply voltage and a gate electrode connected to the gate electrode of the second PMOS transistor;
A third NMOS transistor having a drain electrode and a gate electrode connected to the drain electrode of the third PMOS transistor and a source electrode connected to the ground line;
A fourth NMOS transistor having a gate electrode connected to a gate electrode and a drain electrode of the third NMOS transistor and a source electrode connected to the ground line;
A second current source connected to the drain electrode of the 4NMOS transistor;
Have
4. The current detection circuit according to claim 3, wherein the transistor is provided between a drain electrode of the third PMOS transistor and the ground line. 前記電流モニタ回路は、前記制御信号がローレベルの期間に、前記入出力端子における電流変化の有無を検出することを特徴とする請求項１乃至４のいずれかに記載の電流検出回路。   5. The current detection circuit according to claim 1, wherein the current monitor circuit detects the presence or absence of a current change at the input / output terminal during a period in which the control signal is at a low level.
JP2010070601A 2010-03-25 2010-03-25 Current detection circuit Pending JP2011203111A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010070601A JP2011203111A (en) 2010-03-25 2010-03-25 Current detection circuit
US13/047,000 US20110234311A1 (en) 2010-03-25 2011-03-14 Current detection circuit and information terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010070601A JP2011203111A (en) 2010-03-25 2010-03-25 Current detection circuit

Publications (1)

Publication Number Publication Date
JP2011203111A true JP2011203111A (en) 2011-10-13

Family

ID=44879912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010070601A Pending JP2011203111A (en) 2010-03-25 2010-03-25 Current detection circuit

Country Status (1)

Country Link
JP (1) JP2011203111A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658962A (en) * 1992-08-04 1994-03-04 Fujitsu Ltd Current comparing circuit
JPH0669911A (en) * 1992-08-21 1994-03-11 Fuji Electric Co Ltd Data transmission circuit
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
JPH089649A (en) * 1994-06-20 1996-01-12 Toshiba Corp Uninterruptible power source
JP2002016487A (en) * 2000-06-28 2002-01-18 Toshiba Corp Two-way transmitter
JP2005031032A (en) * 2003-07-11 2005-02-03 Mitsutoyo Corp Current measuring circuit and constant-current circuit using it
JP2005321276A (en) * 2004-05-07 2005-11-17 Jmnet Inc Electric current detector
JP2008216270A (en) * 2002-10-17 2008-09-18 Seiko Epson Corp Current detection circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658962A (en) * 1992-08-04 1994-03-04 Fujitsu Ltd Current comparing circuit
JPH0669911A (en) * 1992-08-21 1994-03-11 Fuji Electric Co Ltd Data transmission circuit
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
JPH089649A (en) * 1994-06-20 1996-01-12 Toshiba Corp Uninterruptible power source
JP2002016487A (en) * 2000-06-28 2002-01-18 Toshiba Corp Two-way transmitter
JP2008216270A (en) * 2002-10-17 2008-09-18 Seiko Epson Corp Current detection circuit
JP2005031032A (en) * 2003-07-11 2005-02-03 Mitsutoyo Corp Current measuring circuit and constant-current circuit using it
JP2005321276A (en) * 2004-05-07 2005-11-17 Jmnet Inc Electric current detector

Similar Documents

Publication Publication Date Title
US8283906B2 (en) Voltage regulator
JP3693665B2 (en) Capacitance detection circuit and capacitance detection method
TWI643052B (en) Voltage regulator and electronic apparatus
JP5431396B2 (en) Constant voltage power circuit
US8310210B2 (en) Earth leakage detection circuit
US20110234311A1 (en) Current detection circuit and information terminal
KR101046464B1 (en) Power circuit
US9531336B2 (en) Operational amplifier and driving circuit
CN104811171A (en) Power on reset circuit of zero current
CN107144798B (en) Abnormality detection circuit and method and switching power supply
JP2015114238A (en) Peak-hold circuit, and peak-hold method
JP6309855B2 (en) Regulator circuit
JP2011203111A (en) Current detection circuit
US9207255B2 (en) Signal processing device and amplifier
US9939835B2 (en) Reference potential generation circuit
US8129965B2 (en) Quick-start low dropout regulator
CN105874690B (en) The current sensing means of power semiconductor
JP6115784B2 (en) Electronic equipment
JP2013251657A (en) Voltage follower input type differential amplifier
JP5882771B2 (en) I / O device, semiconductor device, electronic device, and switching control method
JP2012059815A (en) Semiconductor device
US9954494B1 (en) Method and circuit for suppressing pop noise in an audio operation amplifier
JP6717715B2 (en) Regulator circuit and sensor circuit
JP2011205180A (en) Current detection circuit
JP2015136003A (en) Power-on reset circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120914