JP2008216270A - Current detection circuit - Google Patents

Current detection circuit Download PDF

Info

Publication number
JP2008216270A
JP2008216270A JP2008155535A JP2008155535A JP2008216270A JP 2008216270 A JP2008216270 A JP 2008216270A JP 2008155535 A JP2008155535 A JP 2008155535A JP 2008155535 A JP2008155535 A JP 2008155535A JP 2008216270 A JP2008216270 A JP 2008216270A
Authority
JP
Japan
Prior art keywords
current
circuit
detection circuit
voltage
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008155535A
Other languages
Japanese (ja)
Inventor
Kota Onishi
幸太 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008155535A priority Critical patent/JP2008216270A/en
Publication of JP2008216270A publication Critical patent/JP2008216270A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electric Status Of Batteries (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current detection circuit capable of dealing with high speed load fluctuation, and contributing to low consumption current drive of a latter circuit. <P>SOLUTION: The current detection circuit for detecting a current includes at least a detection resistor Rs for converting a charge current and discharge current of a buttery into a detection voltage, a difference amplifier 1 for amplifying the detection voltage, a current generation circuit 11 for generating a current responding to an output voltage of the difference amplifier 1, and an integrating circuit for performing time integration of the current generated by the current generation circuit 11. The current generation circuit 11 includes a first current mirror circuit. The integration circuit 12 includes a second current mirror circuit which utilizes the output current of the first current mirror circuit as an input current, and a capacitor C1 for charging the output current of the second current mirror circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電流を検出する電流検出回路に関し、例えば、バッテリ（充電可能な２次電池、蓄電池など）の充電時の充電電流、およびバッテリから負荷に供給する放電電流を検出する電流検出回路に関するものである。   The present invention relates to a current detection circuit that detects a current, for example, a current detection circuit that detects a charging current when charging a battery (a rechargeable secondary battery, a storage battery, etc.) and a discharging current supplied from the battery to a load. Is.

従来、この種の電流検出回路としては、例えば、図５に示すようなものが知られている。
この電流検出回路は、図５に示すように、検出抵抗Ｒｓ、差動アンプ１、Ａ／Ｄコンバータ２などから構成されている。
このような構成からなる電流検出回路では、検出抵抗Ｒｓにバッテリ（図示ぜず）の充電電流または放電電流を流し、その検出抵抗Ｒｓの両端に発生する検出電圧が差動アンプ１で増幅されて出力される。この差動アンプ１のアナログ形態の出力電圧は、Ａ／Ｄコンバータ２において、サンプリング処理などの各処理を経てデジタル形態の電圧値に変換される。そして、この変換されたデジタルの電圧値を積算することにより、充電電流または放電電流として計測していた。
また、従来の２次電池の充放電電流検出装置として、電池と直列に挿入した電流検出用抵抗の両端電圧を差動増幅器を用いて増幅し、その差動増幅器の出力を一定時間毎にアナログ積分器で積分し、そのアナログ積分器の積分電圧を用いて、マイクロコンピュータが充放電電流を演算するものがある（例えば、特許文献１参照）。
特開平１１−１３５１５６号公報 Conventionally, as this type of current detection circuit, for example, the one shown in FIG. 5 is known.
As shown in FIG. 5, the current detection circuit includes a detection resistor Rs, a differential amplifier 1, an A / D converter 2, and the like.
In the current detection circuit having such a configuration, a charging current or a discharging current of a battery (not shown) is supplied to the detection resistor Rs, and the detection voltage generated at both ends of the detection resistor Rs is amplified by the differential amplifier 1. Is output. The analog output voltage of the differential amplifier 1 is converted by the A / D converter 2 into a digital voltage value through each process such as a sampling process. Then, the converted digital voltage value is integrated to measure as charging current or discharging current.
In addition, as a conventional secondary battery charge / discharge current detection device, the voltage across the current detection resistor inserted in series with the battery is amplified using a differential amplifier, and the output of the differential amplifier is analogized at regular intervals. There is one in which a microcomputer performs charge / discharge current calculation using an integration voltage of the analog integrator (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 11-135156

ところで、図５に示す電流検出回路では、上記のようにバッテリの充電電流および放電電流が検出されるが、そのバッテリを携帯電話に使用する場合には、バッテリの負荷変動が高速となる。このため、Ａ／Ｄコンバータ２として高速に動作するものを使用し、サンプリングの回数を増やして充放電電流の検出精度の低下を防止する必要がある。
従って、バッテリの負荷変動が高速の場合には、サンプリング回数を増やす必要があるが、サンプリング回数の増加はＡ／Ｄコンバータの消費電流の増加を招くという不具合があった。
このため、高速な負荷変動に対応でき、Ａ／Ｄコンバータを低消費電流駆動できる電流検出回路の出現が望まれていた。 Incidentally, in the current detection circuit shown in FIG. 5, the charging current and discharging current of the battery are detected as described above. However, when the battery is used for a mobile phone, the load fluctuation of the battery becomes high speed. For this reason, it is necessary to use an A / D converter 2 that operates at high speed and to increase the number of samplings to prevent a decrease in the detection accuracy of the charge / discharge current.
Therefore, when the load fluctuation of the battery is high, it is necessary to increase the number of samplings. However, the increase in the number of samplings causes a problem that the consumption current of the A / D converter increases.
For this reason, the appearance of a current detection circuit that can cope with high-speed load fluctuations and can drive the A / D converter with low current consumption has been desired.

一方、特許文献１の従来装置では、アナログ積分器が、オペアンプ、コンデンサ、抵抗、２つのスイッチなどから構成され、その回路構成が複雑になる上に、回路規模が大きくなるという不具合がある。また、その従来装置は、マイクロコンピュータを含んでいるので、複雑な演算を必要とする上に、必要以上の消費電流も発生するという不具合がある。
このため、簡易な構成によりバッテリ表示などが可能な電流検出回路が求められていた。
そこで、本発明の第１の目的は、上記の点に鑑み、高速な負荷変動に対応できかつ、後段回路の低消費電流駆動に寄与できるようにした電流検出回路を提供することにある。
また、本発明の第２の目的は、簡易な構成によりバッテリの残量表示などが可能な電流検出回路を提供することにある。 On the other hand, in the conventional device of Patent Document 1, the analog integrator is composed of an operational amplifier, a capacitor, a resistor, two switches, and the like, and the circuit configuration becomes complicated and the circuit scale increases. In addition, since the conventional apparatus includes a microcomputer, there is a problem that a complicated calculation is required and more current is consumed than necessary.
For this reason, a current detection circuit capable of displaying a battery with a simple configuration has been demanded.
Accordingly, a first object of the present invention is to provide a current detection circuit which can cope with high-speed load fluctuations and can contribute to low current consumption driving of a subsequent circuit in view of the above points.
A second object of the present invention is to provide a current detection circuit capable of displaying the remaining amount of battery with a simple configuration.

上記の課題を解決し本発明の目的を達成するために、請求項１〜請求項８に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、電流を検出する電流検出回路であって、前記電流を検出電圧に変換する検出抵抗と、前記検出電圧を増幅する増幅手段と、前記増幅手段の出力電圧に応じた電流を生成する電流生成手段と、前記電流生成手段が生成する電流の時間積分を行う積分手段と、前記積分手段の出力電圧を基準値と比較し、前記出力電圧が前記基準値を上回った場合に出力信号を出力する比較手段と、前記出力信号を計数する計数手段と、を備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の電流検出回路において、前記検出抵抗と前記増幅手段との間に介在し、前記検出抵抗の両端と前記増幅手段の両入力端子とを接続する２つの入力線を入れ換える切換スイッチをさらに備え、前記切換スイッチは前記検出抵抗に流れる電流の方向に応じて切り換えて使用するようになっていることを特徴とするものである。 In order to solve the above-described problems and achieve the object of the present invention, the inventions described in claims 1 to 8 are configured as follows.
That is, the invention according to claim 1 is a current detection circuit for detecting a current, a detection resistor for converting the current into a detection voltage, an amplification unit for amplifying the detection voltage, and an output voltage of the amplification unit Current generation means for generating a current corresponding to the current generation means, integration means for time integration of the current generated by the current generation means, the output voltage of the integration means is compared with a reference value, and the output voltage Comparing means for outputting an output signal when exceeding, and counting means for counting the output signal are provided.
According to a second aspect of the present invention, there is provided the current detection circuit according to the first aspect, wherein the current detection circuit is interposed between the detection resistor and the amplification unit, and connects both ends of the detection resistor and both input terminals of the amplification unit. Further, a change-over switch for switching two input lines is provided, and the change-over switch is used by switching according to the direction of the current flowing through the detection resistor.

請求項３に記載の発明は、請求項１または請求項２に記載の電流検出回路において、計数手段はアップ／ダウンカウンタからなり、前記切り換えスイッチの切り換えに応じてアップカウント動作とダウンカウント動作とを行うようにしたことを特徴とするものである。
請求項４に記載の発明は、請求項１、請求項２または請求項３に記載の電流検出回路において、前記電流生成手段は、第１のカレントミラー回路を有し、前記積分手段は、前記第１のカレントミラー回路の出力電流を入力電流とする第２のカレントミラー回路と、前記第２のカレントミラー回路の出力電流を充電する充電用コンデンサとからなることを特徴とするものである。 According to a third aspect of the present invention, in the current detection circuit according to the first or second aspect, the counting means includes an up / down counter, and an up-counting operation and a down-counting operation are performed according to switching of the changeover switch. It is characterized by the fact that this is performed.
According to a fourth aspect of the present invention, in the current detection circuit according to the first, second, or third aspect, the current generation unit includes a first current mirror circuit, and the integration unit includes the integration unit It comprises a second current mirror circuit that uses the output current of the first current mirror circuit as an input current, and a charging capacitor that charges the output current of the second current mirror circuit.

請求項５に記載の発明は、請求項４に記載の電流検出回路において、前記第１のカレントミラー回路は、Ｎ型のＭＯＳトランジスタの組み合わせからなり、前記第２のカレントミラー回路は、Ｐ型のＭＯＳトランジスタの組み合わせからなることを特徴とするものである。
請求項６に記載の発明は、請求項１乃至請求項５のうちのいずれかに記載の電流検出回路において、前記比較手段は、ヒステリス機能付きのコンパレータからなることを特徴とするものである。 According to a fifth aspect of the present invention, in the current detection circuit according to the fourth aspect, the first current mirror circuit is a combination of N-type MOS transistors, and the second current mirror circuit is a P-type. It is characterized by comprising a combination of MOS transistors.
According to a sixth aspect of the present invention, in the current detection circuit according to any one of the first to fifth aspects, the comparison means includes a comparator with a hysteresis function.

請求項７に記載の発明は、請求項１乃至請求項６のうちのいずれかに記載の電流検出回路において、前記充電用コンデンサには、放電用のＭＯＳトランジスタが並列に接続され、前記ＭＯＳトランジスタは前記比較手段の出力によりオンオフ制御されるようになっていることを特徴とするものである。
請求項８に記載の発明は、請求項１乃至請求項７のうちのいずれかに記載の電流検出回路において、前記電流検出回路は、２次電池への充電電流または前記２次電池から負荷に供給する放電電流を検出する充電電流／放電電流検出回路であることを特徴とするものである。
このような構成からなる請求項１〜請求項８に記載の各発明によれば、簡易な構成によりバッテリの残量表示などが可能となる。 According to a seventh aspect of the present invention, in the current detection circuit according to any one of the first to sixth aspects, a discharging MOS transistor is connected in parallel to the charging capacitor, and the MOS transistor Is characterized in that it is on / off controlled by the output of the comparison means.
According to an eighth aspect of the present invention, in the current detection circuit according to any one of the first to seventh aspects, the current detection circuit includes a charging current to the secondary battery or a load from the secondary battery to the load. It is a charge current / discharge current detection circuit for detecting a supplied discharge current.
According to the inventions of the first to eighth aspects having such a configuration, it is possible to display the remaining amount of the battery with a simple configuration.

以下、本発明の実施形態について説明する。
本発明の電流検出回路の第１実施形態について、図１を参照して説明する。
この第１実施形態では、本発明の電流検出回路を、バッテリ（充電可能な２次電池、蓄電池など）の充電電流および放電電流を検出する充電電流／放電電流検出回路に適用した場合について説明する。
すなわち、この第１実施形態は、図１に示すように、検出抵抗Ｒｓと、増幅手段としての差動アンプ１と、電流生成手段としての電流生成回路１１と、積分手段としての積分回路１２と、Ａ／Ｄ変換手段としてのＡ／Ｄコンバータ１３とを、少なくとも備えている。 Hereinafter, embodiments of the present invention will be described.
A first embodiment of the current detection circuit of the present invention will be described with reference to FIG.
In the first embodiment, a case will be described in which the current detection circuit of the present invention is applied to a charge current / discharge current detection circuit that detects a charge current and a discharge current of a battery (such as a rechargeable secondary battery or a storage battery). .
That is, in the first embodiment, as shown in FIG. 1, a detection resistor Rs, a differential amplifier 1 as an amplifying means, a current generating circuit 11 as a current generating means, and an integrating circuit 12 as an integrating means, And an A / D converter 13 as A / D conversion means.

検出抵抗Ｒｓは、バッテリ（図示せず）への充電電流、またはバッテリから負荷（図示せず）に供給する放電電流を検出電圧に変換するための抵抗である。
差動アンプ１は、検出抵抗Ｒｓの検出電圧を差動増幅するアンプであり、その増幅電圧を電流生成回路に１１に出力するようになっている。
電流生成回路１１は、差動アンプ１の出力電圧に応じた電流を生成する回路であり、抵抗Ｒ１と、Ｎ型のＭＯＳトランジスタＱ１、Ｑ２からなるカレントミラー回路などで構成される。 The detection resistor Rs is a resistor for converting a charging current to a battery (not shown) or a discharging current supplied from the battery to a load (not shown) into a detection voltage.
The differential amplifier 1 is an amplifier that differentially amplifies the detection voltage of the detection resistor Rs, and outputs the amplified voltage to the current generation circuit 11.
The current generation circuit 11 is a circuit that generates a current according to the output voltage of the differential amplifier 1, and includes a resistor R1 and a current mirror circuit including N-type MOS transistors Q1 and Q2.

すなわち、この電流生成回路１１は、差動アンプ１の出力端子とアースとの間に、抵抗Ｒ１とＮ型のＭＯＳトランジスタＱ１を直列に接続し、これにより差動アンプ１の出力電圧に応じた電流をＭＯＳトランジスタＱ１に生成させ、この生成電流と同一または比例する電流をＭＯＳトランジスタＱ２に流すようになっている。
積分回路１２は、電流生成回路１１の生成電流を時間積分する回路であり、Ｐ型のＭＯＳトランジスタＱ３、Ｑ４からなるカレントミラー回路と、充電用のコンデンサＣ１などで構成される。 In other words, the current generation circuit 11 connects a resistor R1 and an N-type MOS transistor Q1 in series between the output terminal of the differential amplifier 1 and the ground, thereby responding to the output voltage of the differential amplifier 1. A current is generated in the MOS transistor Q1, and a current that is the same as or proportional to the generated current is supplied to the MOS transistor Q2.
The integrating circuit 12 is a circuit that time-integrates the current generated by the current generating circuit 11, and includes a current mirror circuit including P-type MOS transistors Q3 and Q4, a charging capacitor C1, and the like.

すなわち、この積分回路１２は、ＭＯＳトランジスタＱ２に直列にＭＯＳトランジスタＱ３を接続し、この直列回路を電源とアースとの間に接続するようにしている。また、電源とアースとの間にＭＯＳトランジスタＱ４とコンデンサＣ１を直列に接続している。そして、ＭＯＳトランジスタＱ３と、ＭＯＳトランジスタＱ４とはカレントミラー回路を構成し、ＭＯＳトランジスタＱ３に流れる電流と同一または比例する電流をＭＯＳトランジスタＱ４に流すように構成されている。   That is, the integrating circuit 12 has a MOS transistor Q3 connected in series to the MOS transistor Q2, and this series circuit is connected between the power supply and the ground. Further, the MOS transistor Q4 and the capacitor C1 are connected in series between the power source and the ground. The MOS transistor Q3 and the MOS transistor Q4 constitute a current mirror circuit, and are configured to flow a current that is the same as or proportional to the current flowing through the MOS transistor Q3 to the MOS transistor Q4.

従って、積分回路１２は、電流生成回路１１の生成電流と同一または比例する電流を、コンデンサＣ１に充電できるようになっている。
コンデンサＣ１には、そのコンデンサＣ１の充電電荷を放電させるためのスイッチとしてＭＯＳトランジスタＱ５が並列に接続されている。ＭＯＳトランジスタＱ５は、外部からの制御信号によりオンオフ制御され、オン時にコンデンサＣ１の充電電荷が放電される。
Ａ／Ｄコンバータ１３は、積分回路１２の積分出力、すなわちコンデンサＣ１のアナログ形態の充電電圧Ｖｃを入力し、この入力した充電電圧Ｖｃをデジタル値にＡ／Ｄ（アナログ／デジタル）変換するものである。 Therefore, the integrating circuit 12 can charge the capacitor C1 with a current that is the same as or proportional to the generated current of the current generating circuit 11.
A MOS transistor Q5 is connected in parallel to the capacitor C1 as a switch for discharging the charge of the capacitor C1. The MOS transistor Q5 is on / off controlled by a control signal from the outside, and the charge of the capacitor C1 is discharged when the MOS transistor Q5 is on.
The A / D converter 13 receives the integration output of the integration circuit 12, that is, the analog charging voltage Vc of the capacitor C1, and converts the input charging voltage Vc into a digital value by A / D (analog / digital) conversion. is there.

次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
この動作例では、バッテリが負荷に負荷電流を供給し、この負荷電流を放電電流Ｉ２として検出する場合について説明する。
いま、検出抵抗Ｒｓに流れる放電電流（負荷電流）の波形が、例えば図２（Ａ）に示すような場合とする。この場合には、検出抵抗Ｒｓの両端にその放電電流に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅し、この増幅電圧を出力する。 Next, an operation example of the first embodiment having such a configuration will be described with reference to FIG. 1 and FIG.
In this operation example, a case will be described in which a battery supplies a load current to a load, and this load current is detected as a discharge current I2.
Assume that the waveform of the discharge current (load current) flowing through the detection resistor Rs is as shown in FIG. In this case, a detection voltage corresponding to the discharge current is generated at both ends of the detection resistor Rs, and this detection voltage is input to the differential amplifier 1. The differential amplifier 1 amplifies the detected voltage and outputs this amplified voltage.

ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れる。ここで、ＭＯＳトランジスタＱ１は、ＭＯＳトランジスタＱ２との間でカレントミラー回路を構成するので、ＭＯＳトランジスタＱ２には、ＭＯＳトランジスタＱ１に流れる電流と同一の電流が流れる。
また、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４とは、カレントミラー回路を構成するので、ＭＯＳトランジスタＱ４に流れる電流は、ＭＯＳトランジスタＱ３に流れる電流と同一の電流が流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１を充電させるので、コンデンサＣ１の充電電圧Ｖｃは、図２（Ｂ）に示すように、徐々に増加していく。 A current corresponding to the output voltage of the differential amplifier 1 flows through the MOS transistor Q1. Here, since the MOS transistor Q1 forms a current mirror circuit with the MOS transistor Q2, the same current as the current flowing through the MOS transistor Q1 flows through the MOS transistor Q2.
Since MOS transistor Q3 and MOS transistor Q4 constitute a current mirror circuit, the same current as the current flowing through MOS transistor Q3 flows through MOS transistor Q4. Since the current flowing through the MOS transistor Q4 charges the capacitor C1, the charging voltage Vc of the capacitor C1 gradually increases as shown in FIG.

ここで、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２はカレントミラー回路を構成し、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４はカレントミラー回路を構成する。このため、ＭＯＳトランジスタＱ４に流れるコンデンサＣ１を充電する充電電流は、ＭＯＳトランジスタＱ１に流れる差動アンプ１の出力電圧に応じた電流となる。この結果、コンデンサＣ１の充電電圧Ｖｃは、検出抵抗Ｒｓに流れる放電電流Ｉ２を時間積分した電圧となる。   Here, the MOS transistor Q1 and the MOS transistor Q2 constitute a current mirror circuit, and the MOS transistor Q3 and the MOS transistor Q4 constitute a current mirror circuit. Therefore, the charging current for charging the capacitor C1 flowing through the MOS transistor Q4 is a current corresponding to the output voltage of the differential amplifier 1 flowing through the MOS transistor Q1. As a result, the charging voltage Vc of the capacitor C1 is a voltage obtained by integrating the discharge current I2 flowing through the detection resistor Rs with time.

このように得られるコンデンサＣ１の充電電圧Ｖｃは、Ａ／Ｄコンバータ１３の入力側に供給される。Ａ／Ｄコンバータ１３は、その充電電圧Ｖｃを図２（Ｂ）に示すように所定のタイミングでサンプリングし、そのサンプリング時の充電電圧Ｖｃをデジタル値に変換する。なお、上記のサンプリングは、所定のサンプリングパルスにより行なわれる。
また、このときには、上記のサンプリングパルスに基づいてＭＯＳトランジスタＱ５がオンとなるので、これによりコンデンサＣ１の充電電荷は急速に放電して、充電電圧Ｖｃが急激に低下する（図２（Ｂ）参照）。
なお、Ａ／Ｄコンバータ１３の出力は、所定の演算処理などがされてバッテリの残量表示などに使用される。 The charging voltage Vc of the capacitor C1 obtained in this way is supplied to the input side of the A / D converter 13. The A / D converter 13 samples the charging voltage Vc at a predetermined timing as shown in FIG. 2B, and converts the charging voltage Vc at the time of sampling into a digital value. The above sampling is performed by a predetermined sampling pulse.
At this time, since the MOS transistor Q5 is turned on based on the sampling pulse, the charge of the capacitor C1 is rapidly discharged, and the charge voltage Vc is rapidly decreased (see FIG. 2B). ).
The output of the A / D converter 13 is used for displaying the remaining amount of the battery after a predetermined calculation process or the like.

以上説明したように、この第１実施形態では、差動アンプ１の出力電圧に応じた電流を生成し、この生成電流によりコンデンサＣ１を充電し、この充電電圧を利用してＡ／Ｄコンバータ１３がＡ／Ｄ変換を行うようにした。このため、Ａ／Ｄコンバータ１３のサンプリング回数を大幅に削減でき、Ａ／Ｄ変換動作を低速化できるようになるので、Ａ／Ｄコンバータは低消費電流の駆動ができるようになる。
また、この第１実施形態によれば、バッテリの負荷の変動に対して、Ａ／Ｄコンバータ１３は対応する必要がなくなり、差動アンプ１の動作速度（追従性）のみで対応すれば足りる。 As described above, in the first embodiment, a current corresponding to the output voltage of the differential amplifier 1 is generated, the capacitor C1 is charged by the generated current, and the A / D converter 13 is used by using this charging voltage. Performed A / D conversion. For this reason, the number of samplings of the A / D converter 13 can be greatly reduced, and the A / D conversion operation can be slowed down. Therefore, the A / D converter can be driven with low current consumption.
Further, according to the first embodiment, it is not necessary for the A / D converter 13 to cope with fluctuations in the load of the battery, and it is sufficient to deal with only the operation speed (following performance) of the differential amplifier 1.

次に、本発明の電流検出回路の第２実施形態について、図３を参照して説明する。
この第２実施形態は、図３に示すように、検出抵抗Ｒｓと、充放電切換スイッチ２１と、増幅手段としての差動アンプ１と、電流生成手段としての電流生成回路１１と、積分手段としての積分回路１２と、比較手段としてのコンパレータ２２と、バッファ回路２３と、計数手段としてのアップ／ダウンカウンタ２４とを、少なくとも備えている。
検出抵抗Ｒｓは、バッテリ（図示せず）への充電電流Ｉ１、およびバッテリから負荷（図示せず）に供給する放電電流Ｉ２を検出電圧に変換するための抵抗である。 Next, a second embodiment of the current detection circuit of the present invention will be described with reference to FIG.
As shown in FIG. 3, the second embodiment includes a detection resistor Rs, a charge / discharge switch 21, a differential amplifier 1 as an amplifying means, a current generating circuit 11 as a current generating means, and an integrating means. Integrating circuit 12, comparator 22 as comparing means, buffer circuit 23, and up / down counter 24 as counting means.
The detection resistor Rs is a resistor for converting a charging current I1 to a battery (not shown) and a discharging current I2 supplied from the battery to a load (not shown) into a detection voltage.

充放電切換スイッチ２１は、充電電流Ｉ１と放電電流Ｉ２とでは検出抵抗Ｒｓに流れる電流の方向が異なり、これに伴ってその検出電圧の方向も異なるが、その異なる検出電圧を同一の差動アンプ１で増幅するために、充電時と放電時において、その検出電圧の差動アンプ１に対する印加状態を選択的に切り換えるための切換スイッチである。
このために、充放電切換スイッチ２１は、検出抵抗Ｒｓと差動アンプ１との間に介在され、かつ、検出抵抗Ｒｓの両端と差動アンプ１の２つの入力端子とを接続する２つの入力線２５、２６を選択的に入れ換えることができるようになっている。
差動アンプ１、電流生成回路１１、および積分回路１２は、図１に示す第１実施形態の差動アンプ１、電流生成回路１１、および積分回路１２と同様に構成するので、同一の構成要素には同一符号を付してその説明は省略する。ただし、ＭＯＳトランジスタＱ５が、コンパレータ２２の出力に基づいてオンオフ制御される点が異なる。 In the charge / discharge changeover switch 21, the direction of the current flowing through the detection resistor Rs is different between the charging current I1 and the discharge current I2, and the direction of the detection voltage is different accordingly. 1 is a change-over switch for selectively switching the application state of the detected voltage to the differential amplifier 1 during charging and discharging.
For this purpose, the charge / discharge changeover switch 21 is interposed between the detection resistor Rs and the differential amplifier 1 and has two inputs for connecting both ends of the detection resistor Rs and the two input terminals of the differential amplifier 1. The lines 25 and 26 can be selectively exchanged.
Since the differential amplifier 1, the current generation circuit 11, and the integration circuit 12 are configured in the same manner as the differential amplifier 1, the current generation circuit 11, and the integration circuit 12 of the first embodiment shown in FIG. Are denoted by the same reference numerals, and description thereof is omitted. However, the MOS transistor Q5 is controlled to be turned on / off based on the output of the comparator 22.

コンパレータ２２は、積分回路１２の出力電圧、すなわちコンデンサＣ１の充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力するものである。このコンパレータ２２としては、ヒステリシス機能付きのコンパレータが好ましい。
コンパレータ２２の出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子と、ＭＯＳトランジスタＱ５のゲートにそれぞれ供給されている。 The comparator 22 compares the output voltage of the integrating circuit 12, that is, the charging voltage Vc of the capacitor C1, with the reference voltage Vref, and outputs an “H” level output signal when the charging voltage Vc exceeds the reference voltage Vref. It is. The comparator 22 is preferably a comparator with a hysteresis function.
The output signal of the comparator 22 is supplied via the buffer 23 to the input terminal of the up / down counter 24 and the gate of the MOS transistor Q5.

アップ／ダウンカウンタ２４は、コンパレータ２２の出力信号が「Ｈ」レベルになるたびに、その個数を計数するカウンタであり、アップカウント動作とダウンカウント動作ができるようになっている。すなわち、このカウンタ２４は、充放電切換スイッチ２１が充電電流Ｉ１を検出する側の場合には、アップ／ダウン切換信号が例えば「Ｈ」となってアップカウント動作を行い、その充放電切換スイッチ２１が放電電流Ｉ２を検出する側の場合には、アップ／ダウン切換信号が例えば「Ｌ」となってダウンカウント動作を行うようになっている。
アップ／ダウンカウンタ２４の計数値を表示するために、アップ／ダウンカウンタ２４の後段には液晶表示器のような表示器（図示せず）が接続されるようになっている。 The up / down counter 24 is a counter that counts the number of output signals of the comparator 22 every time the output signal becomes “H” level, and can perform an up-count operation and a down-count operation. That is, when the charge / discharge changeover switch 21 is on the side where the charge current I1 is detected, the counter 24 performs an upcounting operation when the up / down changeover signal becomes “H”, for example. Is on the side that detects the discharge current I2, the up / down switching signal becomes "L", for example, and the down-counting operation is performed.
In order to display the count value of the up / down counter 24, a display (not shown) such as a liquid crystal display is connected to the subsequent stage of the up / down counter 24.

次に、このような構成からなる第２実施形態の動作例について、図３および図４を参照して説明する。
まず、バッテリ（図示せず）への充電電流Ｉ１を検出する場合について説明する。この場合には、充放電切換スイッチ２１が充電電流Ｉ１を検出する側に切り換えられる。また、アップ／ダウンカウンタ２４は、アップ／ダウン切換信号が「Ｈ」となって、アップカウント動作が可能な状態となる。
このときの充電電流Ｉ１の一例を示すと図４（Ａ）に示すようになり、検出抵抗Ｒｓの両端にその充電電流Ｉ１に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅して出力するが、この出力電圧は図４（Ｂ）に示すようになる。 Next, an operation example of the second embodiment having such a configuration will be described with reference to FIGS.
First, the case where the charging current I1 to the battery (not shown) is detected will be described. In this case, the charge / discharge changeover switch 21 is switched to the side for detecting the charging current I1. Further, the up / down counter 24 is in a state in which the up / down switching signal becomes “H” and the up count operation is possible.
An example of the charging current I1 at this time is as shown in FIG. 4A, and a detection voltage corresponding to the charging current I1 is generated at both ends of the detection resistor Rs. Entered. The differential amplifier 1 amplifies and outputs the detected voltage, and this output voltage is as shown in FIG.

ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れる。ここで、ＭＯＳトランジスタＱ１は、ＭＯＳトランジスタＱ２との間でカレントミラー回路を構成するので、ＭＯＳトランジスタＱ２には、ＭＯＳトランジスタＱ１に流れる電流と同一の電流が流れる。
また、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４とは、カレントミラー回路を構成するので、ＭＯＳトランジスタＱ４に流れる電流は、ＭＯＳトランジスタＱ３に流れる電流と同一の電流が流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１に充電されるので、コンデンサＣ１の充電電圧Ｖｃは、図４（Ｃ）に示すように増加していく。 A current corresponding to the output voltage of the differential amplifier 1 flows through the MOS transistor Q1. Here, since the MOS transistor Q1 forms a current mirror circuit with the MOS transistor Q2, the same current as the current flowing through the MOS transistor Q1 flows through the MOS transistor Q2.
Since MOS transistor Q3 and MOS transistor Q4 constitute a current mirror circuit, the same current as the current flowing through MOS transistor Q3 flows through MOS transistor Q4. Since the current flowing through the MOS transistor Q4 is charged in the capacitor C1, the charging voltage Vc of the capacitor C1 increases as shown in FIG.

ここで、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２はカレントミラー回路を構成し、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４はカレントミラー回路を構成する。このため、ＭＯＳトランジスタＱ４に流れるコンデンサＣ１を充電する充電電流は、ＭＯＳトランジスタＱ１に流れる差動アンプ１の出力電圧に応じた電流となる。この結果、コンデンサＣ１の充電電圧Ｖｃは、検出抵抗Ｒｓに流れる充電電流Ｉ１を時間積分した電圧となる。
このように得られるコンデンサＣ１の充電電圧Ｖｃは、コンパレータ２２に供給される。コンパレータ２２は、その充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力する（図４（Ｄ）参照）。コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子に供給される。このため、アップ／ダウンカウンタ２４は、アップカウント動作を行い、計数値を「１」だけ増加させる（図４（Ｅ）参照）。 Here, the MOS transistor Q1 and the MOS transistor Q2 constitute a current mirror circuit, and the MOS transistor Q3 and the MOS transistor Q4 constitute a current mirror circuit. Therefore, the charging current for charging the capacitor C1 flowing through the MOS transistor Q4 is a current corresponding to the output voltage of the differential amplifier 1 flowing through the MOS transistor Q1. As a result, the charging voltage Vc of the capacitor C1 is a voltage obtained by integrating the charging current I1 flowing through the detection resistor Rs with time.
The charging voltage Vc of the capacitor C1 obtained in this way is supplied to the comparator 22. The comparator 22 compares the charging voltage Vc with the reference voltage Vref, and outputs an “H” level output signal when the charging voltage Vc exceeds the reference voltage Vref (see FIG. 4D). The “H” level output signal of the comparator 22 is supplied to the input terminal of the up / down counter 24 via the buffer 23. For this reason, the up / down counter 24 performs an up-count operation and increases the count value by “1” (see FIG. 4E).

一方、コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、ＭＯＳトランジスタＱ５のゲートに供給されるので、これによりＭＯＳトランジスタＱ５がオンとなってコンデンサＣ１の充電電荷は急速に放電されて、充電電圧Ｖｃは急激に低下する（図４（Ｃ）参照）。
このような動作を繰り返すことにより、アップ／ダウンカウンタ２４の計数値は、図４（Ｅ）に示すように増加していく。そして、この計数値はバッテリの充電状態を示す値として表示器（図示せず）に表示される。 On the other hand, the “H” level output signal of the comparator 22 is supplied to the gate of the MOS transistor Q5 via the buffer 23, so that the MOS transistor Q5 is turned on and the charge of the capacitor C1 is rapidly discharged. Thus, the charging voltage Vc rapidly decreases (see FIG. 4C).
By repeating such an operation, the count value of the up / down counter 24 increases as shown in FIG. And this count value is displayed on a display (not shown) as a value which shows the charge condition of a battery.

次に、バッテリの充電が終了し、そのバッテリが負荷に負荷電流を供給し、この負荷電流を放電電流Ｉ２として検出する場合について説明する。
この場合には、充放電切換スイッチ２１が放電電流Ｉ２を検出する側に切り換えられる。また、アップ／ダウンカウンタ２４は、アップ／ダウン切換信号が「Ｌ」となって、ダウンカウント動作が可能な状態となる。
このときには、検出抵抗Ｒｓの両端にその放電電流Ｉ２に応じた検出電圧が発生し、この検出電圧が差動アンプ１に入力される。差動アンプ１は、その検出電圧を増幅して出力する。 Next, a case where charging of the battery is completed, the battery supplies a load current to the load, and this load current is detected as the discharge current I2 will be described.
In this case, the charge / discharge changeover switch 21 is switched to the side for detecting the discharge current I2. The up / down counter 24 is in a state where the up / down switching signal becomes “L” and the down-counting operation is possible.
At this time, a detection voltage corresponding to the discharge current I2 is generated at both ends of the detection resistor Rs, and this detection voltage is input to the differential amplifier 1. The differential amplifier 1 amplifies the detection voltage and outputs it.

ＭＯＳトランジスタＱ１には、差動アンプ１の出力電圧に応じた電流が流れ、これと同一の電流がＭＯＳトランジスタＱ２に流れる。また、ＭＯＳトランジスタＱ２に流れる電流と同一の電流が、ＭＯＳトランジスタＱ４に流れる。そして、ＭＯＳトランジスタＱ４に流れる電流は、コンデンサＣ１を充電させるので、コンデンサＣ１の充電電圧Ｖｃは増加していく。
このように得られるコンデンサＣ１の充電電圧Ｖｃは、コンパレータ２２に供給される。コンパレータ２２は、その充電電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖｃが基準電圧Ｖｒｅｆを上回った場合に、「Ｈ」レベルの出力信号を出力する。コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、アップ／ダウンカウンタ２４の入力端子に供給される。このため、アップ／ダウンカウンタ２４は、ダウンカウント動作を行って、計数値を「１」だけ減らす。 A current corresponding to the output voltage of the differential amplifier 1 flows through the MOS transistor Q1, and the same current flows through the MOS transistor Q2. Further, the same current that flows through the MOS transistor Q2 flows through the MOS transistor Q4. Since the current flowing through the MOS transistor Q4 charges the capacitor C1, the charging voltage Vc of the capacitor C1 increases.
The charging voltage Vc of the capacitor C1 obtained in this way is supplied to the comparator 22. The comparator 22 compares the charging voltage Vc with the reference voltage Vref, and outputs an “H” level output signal when the charging voltage Vc exceeds the reference voltage Vref. The “H” level output signal of the comparator 22 is supplied to the input terminal of the up / down counter 24 via the buffer 23. For this reason, the up / down counter 24 performs a down-count operation to decrease the count value by “1”.

一方、コンパレータ２２の「Ｈ」レベルの出力信号は、バッファ２３を介して、ＭＯＳトランジスタＱ５のゲートに供給されるので、これによりＭＯＳトランジスタＱ５がオンとなってコンデンサＣ１の充電電荷は急速に放電されて、充電電圧Ｖｃは急激に低下する。
このような動作を繰り返すことにより、アップ／ダウンカウンタ２４の計数値は、充電終了時の計数値を基準に順次減少していく。そして、この計数値はバッテリの残量状態を示す値として表示器（図示せず）に表示される。 On the other hand, the “H” level output signal of the comparator 22 is supplied to the gate of the MOS transistor Q5 via the buffer 23, so that the MOS transistor Q5 is turned on and the charge of the capacitor C1 is rapidly discharged. As a result, the charging voltage Vc rapidly decreases.
By repeating such an operation, the count value of the up / down counter 24 is sequentially decreased based on the count value at the end of charging. And this count value is displayed on a display (not shown) as a value which shows the remaining state of a battery.

以上説明したように、この第２実施形態では、差動アンプ１の出力電圧に応じた電流を生成し、この生成電流によりコンデンサＣ１を充電し、この充電電圧を利用してアップ／ダウンカウンタ２４で計数動作を行うようにした。このため、簡易な構成によりバッテリの残量表示などが可能となる。
以上説明したように、本発明によれば、高速な負荷変動に対応でき、かつ、後段回路の低消費電流駆動に寄与できる。
また、本発明によれば、簡易な構成によりバッテリの残量表示などが可能となる。 As described above, in the second embodiment, a current corresponding to the output voltage of the differential amplifier 1 is generated, the capacitor C1 is charged by this generated current, and the up / down counter 24 is utilized using this charging voltage. The counting operation was performed at For this reason, it is possible to display the remaining amount of the battery with a simple configuration.
As described above, according to the present invention, it is possible to cope with high-speed load fluctuations and to contribute to the low current consumption driving of the subsequent circuit.
Further, according to the present invention, it is possible to display the remaining amount of the battery with a simple configuration.

本発明の電流検出回路の第１実施形態の構成を示す回路図である。1 is a circuit diagram showing a configuration of a first embodiment of a current detection circuit of the present invention. 図１の回路の主要部の波形図である。It is a wave form diagram of the principal part of the circuit of FIG. 本発明の電流検出回路の第２実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 2nd Embodiment of the current detection circuit of this invention. 図３の回路の主要部の波形などを示す図である。It is a figure which shows the waveform etc. of the principal part of the circuit of FIG. 従来回路の回路図である。It is a circuit diagram of a conventional circuit.

符号の説明Explanation of symbols

Ｒｓは検出抵抗、Ｉ１は充電電流、Ｉ２は放電電流、１は差動アンプ、１１は電流生成回路、１２は積分回路、１３はＡ／Ｄコンバータ、２１は充放電切換スイッチ、２２はコンパレータ、２３はバッファ回路、２４はアップ／ダウンカウンタである。   Rs is a detection resistor, I1 is a charging current, I2 is a discharging current, 1 is a differential amplifier, 11 is a current generating circuit, 12 is an integrating circuit, 13 is an A / D converter, 21 is a charge / discharge changeover switch, 22 is a comparator, 23 is a buffer circuit, and 24 is an up / down counter.

Claims (8)

電流を検出する電流検出回路であって、
前記電流を検出電圧に変換する検出抵抗と、
前記検出電圧を増幅する増幅手段と、
前記増幅手段の出力電圧に応じた電流を生成する電流生成手段と、
前記電流生成手段が生成する電流の時間積分を行う積分手段と、
前記積分手段の出力電圧を基準値と比較し、前記出力電圧が前記基準値を上回った場合に出力信号を出力する比較手段と、
前記出力信号を計数する計数手段と、
を備えていることを特徴とする電流検出回路。 A current detection circuit for detecting current,
A detection resistor for converting the current into a detection voltage;
Amplifying means for amplifying the detection voltage;
Current generating means for generating a current corresponding to the output voltage of the amplifying means;
Integrating means for performing time integration of the current generated by the current generating means;
Comparing means for comparing the output voltage of the integrating means with a reference value, and outputting an output signal when the output voltage exceeds the reference value;
Counting means for counting the output signal;
A current detection circuit comprising: 前記検出抵抗と前記増幅手段との間に介在し、前記検出抵抗の両端と前記増幅手段の両入力端子とを接続する２つの入力線を入れ換える切換スイッチをさらに備え、前記切換スイッチは前記検出抵抗に流れる電流の方向に応じて切り換えて使用するようになっていることを特徴とする請求項１に記載の電流検出回路。   The switch further includes a changeover switch that is interposed between the detection resistor and the amplifying means and switches two input lines that connect both ends of the detection resistor and both input terminals of the amplifying means, and the changeover switch includes the detection resistor. 2. The current detection circuit according to claim 1, wherein the current detection circuit is used by switching in accordance with the direction of the current flowing through the. 計数手段はアップ／ダウンカウンタからなり、前記切り換えスイッチの切り換えに応じてアップカウント動作とダウンカウント動作とを行うようにしたことを特徴とする請求項１または請求項２に記載の電流検出回路。   3. The current detection circuit according to claim 1, wherein the counting means includes an up / down counter and performs an up-counting operation and a down-counting operation in accordance with switching of the changeover switch. 前記電流生成手段は、第１のカレントミラー回路を有し、前記積分手段は、前記第１のカレントミラー回路の出力電流を入力電流とする第２のカレントミラー回路と、前記第２のカレントミラー回路の出力電流を充電する充電用コンデンサとからなることを特徴とする請求項１、請求項２または請求項３に記載の電流検出回路。   The current generation unit includes a first current mirror circuit, and the integration unit includes a second current mirror circuit that uses an output current of the first current mirror circuit as an input current, and the second current mirror. 4. The current detection circuit according to claim 1, comprising a charging capacitor for charging an output current of the circuit. 前記第１のカレントミラー回路は、Ｎ型のＭＯＳトランジスタの組み合わせからなり、前記第２のカレントミラー回路は、Ｐ型のＭＯＳトランジスタの組み合わせからなることを特徴とする請求項４に記載の電流検出回路。   5. The current detection according to claim 4, wherein the first current mirror circuit is composed of a combination of N-type MOS transistors, and the second current mirror circuit is composed of a combination of P-type MOS transistors. circuit. 前記比較手段は、ヒステリス機能付きのコンパレータからなることを特徴とする請求項１乃至請求項５のうちのいずれかに記載の電流検出回路。   6. The current detection circuit according to claim 1, wherein the comparison unit includes a comparator with a hysteresis function. 前記充電用コンデンサには、放電用のＭＯＳトランジスタが並列に接続され、前記ＭＯＳトランジスタは前記比較手段の出力によりオンオフ制御されるようになっていることを特徴とする請求項１乃至請求項６のうちのいずれかに記載の電流検出回路。   7. The charging capacitor is connected to a discharging MOS transistor in parallel, and the MOS transistor is controlled to be turned on and off by an output of the comparing means. The current detection circuit according to any one of the above. 前記電流検出回路は、２次電池への充電電流または前記２次電池から負荷に供給する放電電流を検出する充電電流／放電電流検出回路であることを特徴とする請求項１乃至請求項７のうちのいずれかに記載の電流検出回路。   8. The current detection circuit according to claim 1, wherein the current detection circuit is a charge current / discharge current detection circuit for detecting a charge current to the secondary battery or a discharge current supplied from the secondary battery to a load. The current detection circuit according to any one of the above.
JP2008155535A 2002-10-17 2008-06-13 Current detection circuit Withdrawn JP2008216270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155535A JP2008216270A (en) 2002-10-17 2008-06-13 Current detection circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002302979A JP4161673B2 (en) 2002-10-17 2002-10-17 Current detection circuit
JP2008155535A JP2008216270A (en) 2002-10-17 2008-06-13 Current detection circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002302979A Division JP4161673B2 (en) 2002-10-17 2002-10-17 Current detection circuit

Publications (1)

Publication Number Publication Date
JP2008216270A true JP2008216270A (en) 2008-09-18

Family

ID=32450895

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002302979A Expired - Fee Related JP4161673B2 (en) 2002-10-17 2002-10-17 Current detection circuit
JP2008155535A Withdrawn JP2008216270A (en) 2002-10-17 2008-06-13 Current detection circuit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002302979A Expired - Fee Related JP4161673B2 (en) 2002-10-17 2002-10-17 Current detection circuit

Country Status (1)

Country Link
JP (2) JP4161673B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203111A (en) * 2010-03-25 2011-10-13 Toshiba Corp Current detection circuit
CN102928643A (en) * 2011-09-29 2013-02-13 成都芯源系统有限公司 Current detection circuit and current detection method
CN104950159A (en) * 2015-06-23 2015-09-30 中山市木易万用仪器仪表有限公司 Harmonic current tester
CN108414948A (en) * 2018-02-08 2018-08-17 深圳高科新农技术有限公司 A kind of power supply monitoring system and unmanned plane for unmanned plane
CN110018337A (en) * 2019-04-24 2019-07-16 上海类比半导体技术有限公司 A kind of bidirectional sample circuit, the method for sampling and its test method
CN110161419A (en) * 2019-06-06 2019-08-23 西安华泰半导体科技有限公司 Three economize on electricity core electric quantity detecting circuit of one kind
WO2023068693A1 (en) * 2021-10-18 2023-04-27 주식회사 엘지에너지솔루션 Battery self-discharge current measurement device and operation method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036724A (en) * 2007-08-03 2009-02-19 Kawamura Electric Inc Dc component detecting circuit
JP2013167546A (en) * 2012-02-16 2013-08-29 Tdk Corp Current measuring circuit
DE102016215324A1 (en) * 2016-08-17 2018-02-22 Robert Bosch Gmbh Circuit arrangement for controlling an electrical load
CN109030928A (en) * 2018-07-09 2018-12-18 珠海市微半导体有限公司 For carrying out the circuit and electric current detecting method of bidirectional current detection
CN108845181A (en) * 2018-07-09 2018-11-20 珠海市微半导体有限公司 current detection circuit and detection method
CN116165420B (en) * 2023-04-20 2023-10-03 杭州瑞盟科技股份有限公司 Current detection circuit and device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566250A (en) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd Electricity meter
JP2002107428A (en) * 2000-10-03 2002-04-10 Hitachi Maxell Ltd Current/frequency converter and chargeable battery and chargeable battery pack having the same built-in
JP2002184470A (en) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd Charge/discharge current measuring apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547700B2 (en) * 1972-06-27 1980-12-02
JPH0450772A (en) * 1990-06-18 1992-02-19 Toyota Autom Loom Works Ltd Current detector
JP2001042014A (en) * 1999-07-29 2001-02-16 Hitachi Ltd Signal integrating circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566250A (en) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd Electricity meter
JP2002107428A (en) * 2000-10-03 2002-04-10 Hitachi Maxell Ltd Current/frequency converter and chargeable battery and chargeable battery pack having the same built-in
JP2002184470A (en) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd Charge/discharge current measuring apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203111A (en) * 2010-03-25 2011-10-13 Toshiba Corp Current detection circuit
CN102928643A (en) * 2011-09-29 2013-02-13 成都芯源系统有限公司 Current detection circuit and current detection method
CN104950159A (en) * 2015-06-23 2015-09-30 中山市木易万用仪器仪表有限公司 Harmonic current tester
CN108414948A (en) * 2018-02-08 2018-08-17 深圳高科新农技术有限公司 A kind of power supply monitoring system and unmanned plane for unmanned plane
CN110018337A (en) * 2019-04-24 2019-07-16 上海类比半导体技术有限公司 A kind of bidirectional sample circuit, the method for sampling and its test method
CN110018337B (en) * 2019-04-24 2021-03-16 上海类比半导体技术有限公司 Bidirectional sampling circuit, sampling method and testing method thereof
CN110161419A (en) * 2019-06-06 2019-08-23 西安华泰半导体科技有限公司 Three economize on electricity core electric quantity detecting circuit of one kind
CN110161419B (en) * 2019-06-06 2021-10-15 西安华泰半导体科技有限公司 Three-section battery cell electric quantity detection circuit
WO2023068693A1 (en) * 2021-10-18 2023-04-27 주식회사 엘지에너지솔루션 Battery self-discharge current measurement device and operation method thereof

Also Published As

Publication number Publication date
JP2004138482A (en) 2004-05-13
JP4161673B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP2008216270A (en) Current detection circuit
CN2914448Y (en) Voltage converter circuit and group battery
JP4316473B2 (en) Voltage detection circuit, overcurrent detection circuit, charging current control system, and voltage detection method
KR100880703B1 (en) Semiconductor integrated circuit for controlling charge and appratus for charging secondary battery using the same
JP2002330549A (en) Charge and discharge control circuit and rechargeable power unit
JP3270327B2 (en) Overcharge / discharge detection circuit
JPH1169635A (en) Charge and discharge control circuit with detecting function of charging and discharging currents / and rechargeable power supply
US8183834B2 (en) Current to frequency conversion, apparatus and methods
US7268520B2 (en) Sense amplifier for use with wake-up charging current
JP2002184470A (en) Charge/discharge current measuring apparatus
JP2001305166A (en) Current detecting circuit
JP2004070827A (en) Constant voltage power supply circuit
US6906498B2 (en) Device and method for the detection of a charging voltage
JPH09215219A (en) Charging apparatus, current detection circuit and voltage detection circuit
JP3204091B2 (en) Charge / discharge current measuring device
EP3754843B1 (en) Voltage-current conversion circuit and charge-discharge control device
JP4390575B2 (en) Current detection circuit
JPH09182300A (en) Charging/discharging current detector
JP3180188B2 (en) Battery charging circuit and battery charger
US7321245B2 (en) Pipelined AD converter capable of switching current driving capabilities
JPH0566250A (en) Electricity meter
JP2001185232A (en) Battery pack
JP2009229165A (en) Coulomb counter, and its internal power supply control method
JPH07260859A (en) Power supply having variable output resistance
JP2004193803A (en) Optical receiver circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110307