JP6115784B2

JP6115784B2 - Electronic equipment

Info

Publication number: JP6115784B2
Application number: JP2014007739A
Authority: JP
Inventors: 航大山; 明隆村田; 秀治我妻; 暁翔陳
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2014-01-20
Filing date: 2014-01-20
Publication date: 2017-04-19
Anticipated expiration: 2034-01-20
Also published as: JP2015138560A

Description

本発明は、電子装置に関するものである。 The present invention relates to an electronic device.

従来より、各種のサンプルホールド回路が提供されている。例えば、特許文献１には、外部からの制御信号によって作動し、入力信号ａをオンまたはオフするスイッチ素子１と、スイッチ素子１のオン時に入力信号ａをサンプリングし、オフ時にサンプリングした信号をホールドするキャパシタ４とを有するサンプルホールド回路が開示されている。このサンプルホールド回路では、スイッチ素子１とキャパシタ４との間に抵抗器２が接続され、抵抗器２とキャパシタ４により入力信号に重畳するＡＣノイズを除去するためのローパスフィルタを構成している。 Conventionally, various sample and hold circuits have been provided. For example, in Patent Document 1, a switch element 1 that is operated by an external control signal to turn on or off the input signal a, the input signal a is sampled when the switch element 1 is turned on, and the sampled signal is held when the switch element 1 is turned off. A sample and hold circuit having a capacitor 4 is disclosed. In this sample and hold circuit, the resistor 2 is connected between the switch element 1 and the capacitor 4, and the resistor 2 and the capacitor 4 constitute a low-pass filter for removing AC noise superimposed on the input signal.

特開２００１−３０７４９６号公報JP 2001-307696 A

ところで、増幅器を用いたサンプルホールド回路では、増幅器の電源ラインから入り込むノイズによってキャパシタでのホールド電位を変動させてしまい、正確なホールド動作を阻害してしまうという問題がある。 By the way, in the sample hold circuit using the amplifier, there is a problem that the hold potential in the capacitor is fluctuated due to noise entering from the power supply line of the amplifier, and the accurate hold operation is hindered.

例えば、図１１に示すサンプルホールド回路８０は、抵抗８２とキャパシタ８３からなるＲＣフィルタ８７がオペアンプ８５の非反転入力端子に接続され、スイッチ８１のオンオフによってサンプルモードとホールドモードの切り替えが行われるようになっている。そして、ＲＣフィルタ８７のキャパシタ８３がホールド用のキャパシタとして機能しており、オペアンプ８５の反転入力端子が出力端子に接続され、ボルテージフォロア形式のバッファ部が構成されている。この種のサンプルホールド回路８０では、オペアンプ８５に対して電源電圧を印加するための電源ラインにノイズ抑制用のフィルタを設けることで、電源ラインから入り込む高周波ノイズを低減することができるが、単に電源ラインにフィルタを設けただけでは、フィルタが十分に機能しない周波数のノイズが入り込んだ場合が問題となる。例えば、図１１の例では、リードフレーム９１やボンディングワイヤ９２の寄生コイル成分とバイパスコンデンサ９５とによってＬＣフィルタが構成され、高周波ノイズの抑制が図られているが、このＬＣフィルタの共振周波数となる外来ノイズが入り込んだ場合、ＬＣフィルタでは十分にノイズを除去できないため、高周波ノイズがオペアンプ８５内に入り込んでしまうことになる。そして、このような高周波ノイズが入り込むと、ノイズ電流が、図１１の破線Ｎのように非反転端子を介してホールド用のキャパシタ８３に入り込み、キャパシタ８３のホールド電位を大きく変動させてしまうことになる。 For example, in the sample and hold circuit 80 shown in FIG. 11, an RC filter 87 including a resistor 82 and a capacitor 83 is connected to the non-inverting input terminal of the operational amplifier 85, and switching between the sample mode and the hold mode is performed by turning on and off the switch 81. It has become. The capacitor 83 of the RC filter 87 functions as a holding capacitor, the inverting input terminal of the operational amplifier 85 is connected to the output terminal, and a voltage follower type buffer unit is configured. In this type of sample-and-hold circuit 80, by providing a noise suppression filter in the power supply line for applying the power supply voltage to the operational amplifier 85, high-frequency noise entering from the power supply line can be reduced. If only a filter is provided on the line, there will be a problem when noise of a frequency at which the filter does not function sufficiently enters. For example, in the example of FIG. 11, the LC filter is configured by the parasitic coil components of the lead frame 91 and the bonding wire 92 and the bypass capacitor 95 to suppress high-frequency noise, but the resonance frequency of this LC filter is obtained. When external noise enters, the LC filter cannot sufficiently remove the noise, so that high frequency noise enters the operational amplifier 85. When such high-frequency noise enters, the noise current enters the holding capacitor 83 via the non-inverting terminal as indicated by the broken line N in FIG. 11 and greatly changes the hold potential of the capacitor 83. Become.

本発明は、上述した課題を解決するためになされたものであり、増幅器の電源ラインから入り込むノイズに起因するホールド電位の変動を効果的に抑制し得る構成を提供することを目的とする。 The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a configuration that can effectively suppress a variation in hold potential caused by noise entering from a power supply line of an amplifier.

上記目的を達成するため、本発明は、図１等に例示されるように、
信号入力経路（７）と、
前記信号入力経路（７）を導通状態と非導通状態とに切り替えるスイッチ（ＳＷ）と、
第１抵抗部（Ｒ１）とキャパシタ（Ｃｓｈ）とを備え、前記第１抵抗部（Ｒ１）の一端部が前記スイッチ（ＳＷ）側に接続され、前記キャパシタ（Ｃｓｈ）の第１電極が前記第１抵抗部（Ｒ１）の他端部側に接続され、前記キャパシタ（Ｃｓｈ）の第２電極がグランド経路（ＧＮＤ）側に接続されてなるフィルタ部（３，２０３，４０３）と、
前記フィルタ部（３，２０３，４０３）側からの信号が入力される入力端子（５ａ）と、出力端子（５ｃ）とを備え、電源部（６０）からの電力が供給される高電位側の第１電源経路（２１）と低電位側の第２電源経路（２２）とにそれぞれ接続されて外部からの電源供給を受けて動作し、前記入力端子（５ａ）に入力される信号に応じた信号を前記出力端子（５ｃ）から出力する増幅器（５）と、
前記入力端子（５ａ）と前記グランド経路（ＧＮＤ）との間において前記キャパシタ（Ｃｓｈ）と直列に接続される１又は複数の第２抵抗部（Ｒ２）と、
を有し、
少なくとも前記第２抵抗部（Ｒ２）の一部が、前記フィルタ部（２０３，４０３）において前記第１抵抗部（Ｒ１）の前記他端部と前記グランド経路（ＧＮＤ）との間に介在するフィルタ抵抗部（Ｒｓｈ２）として構成され、
前記第１抵抗部（Ｒ１）の抵抗値が、前記フィルタ抵抗部（Ｒｓｈ２）の抵抗値よりも大きいことを特徴とする。 In order to achieve the above object, the present invention, as illustrated in FIG.
A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
I have a,
A filter in which at least a part of the second resistance part (R2) is interposed between the other end part of the first resistance part (R1) and the ground path (GND) in the filter part (203, 403). It is configured as a resistance part (Rsh2),
The resistance value of the first resistor part (R1) is larger than the resistance value of the filter resistor part (Rsh2) .

本発明では、増幅器（５）の入力端子（５ａ）とグランド経路（ＧＮＤ）との間において、キャパシタ（Ｃｓｈ）と直列に１又は複数の第２抵抗部（Ｒ２）が接続されている。このように構成されているため、入力端子（５ａ）とグランド経路（ＧＮＤ）との間のインピーダンスを相対的に高めることができる。このため、仮に第１電源経路（２１）から増幅器（５）の内部にノイズ信号が入り込んだとしても、入力端子（５ａ）を介してキャパシタ（Ｃｓｈ）に流れ込むノイズ電流を低減することができる。よって、ノイズ電流に起因するキャパシタ（Ｃｓｈ）での電位変動を抑えることができ、信号入力経路の信号をより正確に反映した精度の高い出力が可能となる。 In the present invention, one or a plurality of second resistance units (R2) are connected in series with the capacitor (Csh) between the input terminal (5a) of the amplifier (5) and the ground path (GND). Due to such a configuration, the impedance between the input terminal (5a) and the ground path (GND) can be relatively increased. For this reason, even if a noise signal enters the amplifier (5) from the first power supply path (21), the noise current flowing into the capacitor (Csh) through the input terminal (5a) can be reduced. Therefore, the potential fluctuation in the capacitor (Csh) due to the noise current can be suppressed, and a highly accurate output that more accurately reflects the signal in the signal input path is possible.

図１は、本発明の第１実施形態に係る電子装置を概略的に例示する概略図である。FIG. 1 is a schematic view schematically illustrating an electronic device according to the first embodiment of the invention. 図２は、図１の電子装置の等価回路を概略的に例示する回路図である。FIG. 2 is a circuit diagram schematically illustrating an equivalent circuit of the electronic device of FIG. 図３は、図１の電子装置における増幅器の内部構成等を示す説明図である。FIG. 3 is an explanatory diagram showing the internal configuration of the amplifier in the electronic apparatus of FIG. 図４は、図３の回路において、増幅器の非反転入力端子とグランドとの間の接続、及び高電位側の電源経路と非反転入力端子との間の接続を抵抗及びコンデンサに置き換えて簡略的に示す回路図である。FIG. 4 is a simplified diagram in which the connection between the non-inverting input terminal of the amplifier and the ground and the connection between the power supply path on the high potential side and the non-inverting input terminal are replaced with resistors and capacitors in the circuit of FIG. It is a circuit diagram shown in FIG. 図５は、伝送信号の周波数とインピーダンスとの関係を例示するグラフである。FIG. 5 is a graph illustrating the relationship between the frequency and impedance of the transmission signal. 図６は、本発明の第２実施形態に係る電子装置の回路構成を概略的に例示する概略図である。FIG. 6 is a schematic view schematically illustrating the circuit configuration of an electronic device according to the second embodiment of the invention. 図７は、図６の電子装置におけるフィルタ部での周波数とフィルタゲインとの関係を示すグラフである。FIG. 7 is a graph showing the relationship between the frequency and the filter gain at the filter unit in the electronic apparatus of FIG. 図８は、本発明の第３実施形態に係る電子装置の回路構成を概略的に例示する概略図である。FIG. 8 is a schematic view schematically illustrating a circuit configuration of an electronic device according to the third embodiment of the invention. 図９は、本発明の第４実施形態に係る電子装置の回路構成を概略的に例示する概略図である。FIG. 9 is a schematic view schematically illustrating a circuit configuration of an electronic device according to the fourth embodiment of the invention. 図１０は、本発明の第５実施形態に係る電子装置の回路構成を概略的に例示する概略図である。FIG. 10 is a schematic view schematically illustrating a circuit configuration of an electronic device according to the fifth embodiment of the invention. 図１１は、比較例のサンプルホールド回路を概略的に例示する概略図である。FIG. 11 is a schematic diagram schematically illustrating a sample hold circuit of a comparative example.

[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
（基本構成）
まず、図１〜図３等を参照し、電子装置１の基本構成を説明する。なお、図２の等価回路では、図１の電子装置１におけるワイヤボンディング部（リードフレーム３１、ボンディングワイヤ３３、電源端子３５）付近に存在するコイル成分を符号Ｌ３で示している。また、第１電源経路２１に存在する抵抗成分をＲ３で示している。 [First embodiment]
Hereinafter, a first embodiment embodying the present invention will be described with reference to the drawings.
(Basic configuration)
First, the basic configuration of the electronic device 1 will be described with reference to FIGS. In the equivalent circuit of FIG. 2, a coil component existing near the wire bonding portion (lead frame 31, bonding wire 33, power supply terminal 35) in the electronic apparatus 1 of FIG. Further, a resistance component existing in the first power supply path 21 is indicated by R3.

電子装置１は、サンプルホールド回路を備えた集積回路として構成されており、サンプリング信号の信号入力線となる信号入力経路７と、この信号入力経路７を導通状態と非導通状態とに切り替えるスイッチＳＷと、フィルタ部３とを備えている。 The electronic device 1 is configured as an integrated circuit including a sample and hold circuit, and a signal input path 7 serving as a signal input line for a sampling signal, and a switch SW that switches the signal input path 7 between a conductive state and a non-conductive state. And a filter unit 3.

電子装置１内に構成されるサンプルホールド回路は、入力端子等として構成される入力部８に信号入力経路７が接続され、この入力部８に印加される電圧によって充電されるホールド用のキャパシタＣｓｈが設けられている。なお、入力部８の前段には、例えば、初段アンプが接続されており、アナログ電圧が初段アンプによって増幅された電圧信号（サンプリング信号）が入力部８に印加されるようになっている。つまり、サンプリングの元となるアナログ電圧を初段アンプによって増幅した信号（電圧）が入力部８を介して信号入力経路７に入力されるようになっている。 The sample and hold circuit configured in the electronic device 1 has a signal input path 7 connected to an input unit 8 configured as an input terminal and the like, and a hold capacitor Csh charged by a voltage applied to the input unit 8. Is provided. Note that, for example, a first-stage amplifier is connected to the front stage of the input unit 8, and a voltage signal (sampling signal) obtained by amplifying an analog voltage by the first-stage amplifier is applied to the input unit 8. That is, a signal (voltage) obtained by amplifying an analog voltage that is a source of sampling by a first-stage amplifier is input to the signal input path 7 via the input unit 8.

そして、入力部８とキャパシタＣｓｈとの間に介在するスイッチＳＷと、このキャパシタＣｓｈに蓄えられた電荷による電圧を電圧フォロア回路で受けてホールド信号の出力信号電圧Ｖoutとして出力するホールド用の増幅器５（オペアンプ）とを備えている。この電圧フォロア回路は、増幅器５（オペアンプ）の出力を自己の反転入力にそのまま帰還させるように出力端子５ｃと反転入力端子５ｂとを直接接続して構成されるものある。この電圧フォロア回路は、増幅率１で高入力インピーダンスかつ低出力インピーダンスであることから、簡易なインピーダンス変換回路として使用される。 Then, a switch SW interposed between the input unit 8 and the capacitor Csh, and a hold amplifier 5 that receives a voltage due to the electric charge stored in the capacitor Csh by a voltage follower circuit and outputs it as an output signal voltage Vout of the hold signal. (Op-amp). This voltage follower circuit is configured by directly connecting the output terminal 5c and the inverting input terminal 5b so that the output of the amplifier 5 (op-amp) is directly fed back to its inverting input. Since this voltage follower circuit has a high input impedance and a low output impedance with an amplification factor of 1, it is used as a simple impedance conversion circuit.

スイッチＳＷは、信号入力経路７をオンオフ可能な公知の半導体スイッチ（例えば、ＭＯＳＦＥＴ等）によって構成されており、図示しない制御回路によってオン状態（導通状態）とオフ状態（非導通状態）とに切り替えられるようになっている。この構成では、スイッチＳＷがオン状態の時に、入力部８と増幅器５の非反転入力端子との間が導通状態となり、且つ入力部８とキャパシタＣｓｈとの間が導通状態となる。 The switch SW is configured by a known semiconductor switch (for example, a MOSFET or the like) that can turn on and off the signal input path 7, and is switched between an on state (conductive state) and an off state (non-conductive state) by a control circuit (not shown). It is supposed to be. In this configuration, when the switch SW is in the ON state, the input unit 8 and the non-inverting input terminal of the amplifier 5 are in a conductive state, and the input unit 8 and the capacitor Csh are in a conductive state.

フィルタ部３は、ＲＣローパスフィルタとして構成されており、信号入力経路７に入力された入力信号の低周波成分を通過させ、高周波成分を遮断する回路として機能する。このフィルタ部３は、スイッチＳＷと増幅器５との間においてスイッチＳＷに直列に接続される接続される第１抵抗部Ｒ１と、信号入力経路７とグランドＧＮＤとの間に接続されるキャパシタＣｓｈとを備えている。第１抵抗部Ｒ１は、抵抗素子Ｒｓｈによって構成されており、この抵抗素子Ｒｓｈの一端部はスイッチＳＷ側に接続され、抵抗素子Ｒｓｈの他端部は、キャパシタＣｓｈの第１電極及び後述する第２抵抗部Ｒ２に接続されている。キャパシタＣｓｈは、一方の電極（第１電極）が抵抗素子Ｒｓｈ（第１抵抗部Ｒ１）の他端部側に接続され、他方の電極（第２電極）がグランドＧＮＤ（グランド経路）側に接続されてグランド電位に保たれている。 The filter unit 3 is configured as an RC low-pass filter, and functions as a circuit that allows low-frequency components of an input signal input to the signal input path 7 to pass therethrough and blocks high-frequency components. The filter unit 3 includes a first resistor unit R1 connected in series with the switch SW between the switch SW and the amplifier 5, and a capacitor Csh connected between the signal input path 7 and the ground GND. It has. The first resistance portion R1 is configured by a resistance element Rsh, and one end of the resistance element Rsh is connected to the switch SW side, and the other end of the resistance element Rsh is a first electrode of the capacitor Csh and a later-described first electrode. 2 is connected to the resistor R2. The capacitor Csh has one electrode (first electrode) connected to the other end of the resistor element Rsh (first resistor R1) and the other electrode (second electrode) connected to the ground GND (ground path) side. And kept at ground potential.

図２、図３に示すように、増幅器５は、公知のオペアンプとして構成されている。この増幅器５は、装置外の電源部６０（図２）で生成された電源電圧（定電圧）がリードフレーム３１を介して印加される高電位側の第１電源経路２１(電源ライン)と、グランドに接続される低電位側の第２電源経路２２（グランドライン）とを有する。そして、この増幅器５は、第１電源経路２１(電源ライン)によって電源電圧（定電圧）が印加され、第２電源経路２２（グランドライン）がグランド電位に保たれることで、外部から電源供給を受ける構成となっている。増幅器５の非反転入力端子５ａ（正側入力端子）は、上述のフィルタ部３と導通しており、フィルタ部３からの信号が入力される構成となっている。また、上述したように、反転入力端子５ｂは、出力端子５ｃと接続され、ボルテージフォロアとして構成されており、非反転入力端子５ａに入力される信号（入力電位）と同電位の信号を出力端子５ｃから出力する構成となっている。 As shown in FIGS. 2 and 3, the amplifier 5 is configured as a known operational amplifier. The amplifier 5 includes a first power supply path 21 (power supply line) on the high potential side to which a power supply voltage (constant voltage) generated by a power supply unit 60 (FIG. 2) outside the apparatus is applied via the lead frame 31; And a second power supply path 22 (ground line) on the low potential side connected to the ground. The amplifier 5 is supplied with a power supply voltage (constant voltage) by the first power supply path 21 (power supply line), and the second power supply path 22 (ground line) is maintained at the ground potential, thereby supplying power from the outside. It is configured to receive. The non-inverting input terminal 5a (positive side input terminal) of the amplifier 5 is electrically connected to the above-described filter unit 3, and is configured to receive a signal from the filter unit 3. Further, as described above, the inverting input terminal 5b is connected to the output terminal 5c and configured as a voltage follower, and outputs a signal having the same potential as the signal (input potential) input to the non-inverting input terminal 5a. It is the structure which outputs from 5c.

増幅器５の内部は、例えば図３のように構成されており、所定のバイアス電位（定電圧）を印加するバイアス電位経路２３に、Ｐ型ＭＯＳＦＥＴ４１，４２のそれぞれのゲートが接続されている。そして、ＭＯＳＦＥＴ４１，４２のそれぞれのソースは、高電位側の第１電源経路２１に接続されている。ＭＯＳＦＥＴ４１のドレインは、Ｐ型ＭＯＳＦＥＴ４３，４４の各ソースにそれぞれ接続されている。そして、ＭＯＳＦＥＴ４３のゲートは、非反転入力端子５ａとして機能し、ＭＯＳＦＥＴ４４のゲートは反転入力端子５ｂとして機能している。また、ＭＯＳＦＥＴ４２のドレインは、ＭＯＳＦＥＴ４４のゲート、Ｎ型ＭＯＳＦＥＴ４７のドレイン、及び出力端子５ｃに接続されている。なお、ＭＯＳＦＥＴ４４のゲートとＭＯＳＦＥＴ４２のドレインとに接続される導電路が出力端子５ｃとして機能している。また、ＭＯＳＦＥＴ４３のドレインは、Ｎ型ＭＯＳＦＥＴ４５のドレイン及びＭＯＳＦＥＴ４７のゲートに接続され、ＭＯＳＦＥＴ４４のドレインは、Ｎ型ＭＯＳＦＥＴ４６のドレイン及びＭＯＳＦＥＴ４５，４６のゲートに接続されている。そして、ＭＯＳＦＥＴ４５，４６，４７のソースが第２電源経路２２を介してグランドに接続されている。この構成では、バイアス電位経路２３によってゲートに定電圧が印加される各ＭＯＳＦＥＴ４１，４２が定電流源として機能しており、ＭＯＳＦＥＴ４５，４６によってカレントミラー回路が構成されている。 The inside of the amplifier 5 is configured as shown in FIG. 3, for example, and the gates of the P-type MOSFETs 41 and 42 are connected to a bias potential path 23 for applying a predetermined bias potential (constant voltage). The sources of the MOSFETs 41 and 42 are connected to the first power supply path 21 on the high potential side. The drain of the MOSFET 41 is connected to the sources of the P-type MOSFETs 43 and 44, respectively. The gate of the MOSFET 43 functions as the non-inverting input terminal 5a, and the gate of the MOSFET 44 functions as the inverting input terminal 5b. The drain of the MOSFET 42 is connected to the gate of the MOSFET 44, the drain of the N-type MOSFET 47, and the output terminal 5c. A conductive path connected to the gate of the MOSFET 44 and the drain of the MOSFET 42 functions as the output terminal 5c. The drain of the MOSFET 43 is connected to the drain of the N-type MOSFET 45 and the gate of the MOSFET 47, and the drain of the MOSFET 44 is connected to the drain of the N-type MOSFET 46 and the gates of the MOSFETs 45 and 46. The sources of the MOSFETs 45, 46, and 47 are connected to the ground via the second power supply path 22. In this configuration, the MOSFETs 41 and 42 to which a constant voltage is applied to the gate by the bias potential path 23 function as a constant current source, and the MOSFETs 45 and 46 constitute a current mirror circuit.

図２、図３に示すように、増幅器５の外部において、増幅器５の非反転入力端子５ａとグランド経路ＧＮＤとの間には、キャパシタＣｓｈと直列に接続される第２抵抗部Ｒ２が設けられている。この第２抵抗部Ｒ２は、抵抗素子Ｒｔによって構成されており、抵抗素子Ｒｔの一端が増幅器５の非反転入力端子５ａ（正側端子）に接続され、抵抗素子Ｒｔの他端は、抵抗素子Ｒｓｈの他端部及びキャパシタＣｓｈの第１電極にそれぞれ接続されている。 As shown in FIGS. 2 and 3, the second resistor R2 connected in series with the capacitor Csh is provided outside the amplifier 5 between the non-inverting input terminal 5a of the amplifier 5 and the ground path GND. ing. The second resistance portion R2 includes a resistance element Rt. One end of the resistance element Rt is connected to the non-inverting input terminal 5a (positive side terminal) of the amplifier 5, and the other end of the resistance element Rt is connected to the resistance element Rt. The other end of Rsh and the first electrode of the capacitor Csh are connected to each other.

また、本構成では、上述した、入力部８、信号入力経路７、スイッチＳＷ、フィルタ部３、抵抗素子Ｒｔ、増幅器５などが破線で囲まれたＩＣチップ２に搭載されており、ＩＣチップ２に設けられた電源端子３５と、リードフレーム３１がボンディングワイヤ３３によって接続されている。そして、ＩＣとして構成される電子装置１の外部には、リードフレーム３１に接続される公知の電源回路等からなる電源部６０（図２）が設けられており、第１電源経路２１には、電源部６０によって所定電位の電源電圧Ｖが印加されている。 Further, in this configuration, the input unit 8, the signal input path 7, the switch SW, the filter unit 3, the resistance element Rt, the amplifier 5 and the like described above are mounted on the IC chip 2 surrounded by a broken line. The power supply terminal 35 provided on the lead frame 31 and the lead frame 31 are connected by a bonding wire 33. A power supply unit 60 (FIG. 2) including a known power supply circuit connected to the lead frame 31 is provided outside the electronic device 1 configured as an IC. A power supply voltage V having a predetermined potential is applied by the power supply unit 60.

更に、この構成では、図２に示すように、電源部６０と増幅器５との間に、第２フィルタ部３０が構成されている。この第２フィルタ部３０は、例えば、電源部６０と増幅器５との間に介在するボンディングワイヤ３３による寄生コイル成分Ｌ３と、抵抗成分Ｒ３とが直列に設けられたモデルで表すことができる。更に、第１電源経路２１とグランド（低電位経路）との間にはバイパスコンデンサ３７が設けられており、バイパスコンデンサ３７の一方の電極は、第１電源経路２１と導通して接続され、他方の電極は、グランド（低電位経路）に導通して接続されている。この第２フィルタ部３０は、ＲＬＣローパスフィルタとして機能しており、第１電源経路２１に入力された入力信号の低周波成分を通過させ、高周波成分を遮断する回路として機能する。従って、電源部６０から入力される定電圧は第２フィルタ部３０を通過して増幅器５に印加される。一方で、第１電源経路２１に高周波ノイズが入り込んだ際には、第２フィルタ部３０によって高周波ノイズが抑制されるようになっている。 Furthermore, in this configuration, as shown in FIG. 2, the second filter unit 30 is configured between the power supply unit 60 and the amplifier 5. The second filter unit 30 can be represented by a model in which a parasitic coil component L3 by a bonding wire 33 interposed between the power supply unit 60 and the amplifier 5 and a resistance component R3 are provided in series, for example. Further, a bypass capacitor 37 is provided between the first power supply path 21 and the ground (low potential path), and one electrode of the bypass capacitor 37 is electrically connected to and connected to the first power supply path 21. Are electrically connected to the ground (low potential path). The second filter unit 30 functions as an RLC low-pass filter, and functions as a circuit that allows low-frequency components of the input signal input to the first power supply path 21 to pass therethrough and blocks high-frequency components. Accordingly, the constant voltage input from the power supply unit 60 passes through the second filter unit 30 and is applied to the amplifier 5. On the other hand, when high frequency noise enters the first power supply path 21, the high frequency noise is suppressed by the second filter unit 30.

（基本動作）
ここで、電子装置１の基本動作について説明する。
図１〜図３に示す電子装置１では、第１電源経路２１に高周波ノイズが印加されていない通常状態のときには、図２に示す電源部６０によって生成された電源電圧Ｖが第１電源経路２１に印加され、この電源電圧Ｖが増幅器５へ供給される。また、増幅器５の第２電源経路２２は、グランドに接続されているため、グランド電位に保たれる。 (basic action)
Here, the basic operation of the electronic apparatus 1 will be described.
In the electronic device 1 shown in FIGS. 1 to 3, when the high-frequency noise is not applied to the first power supply path 21, the power supply voltage V generated by the power supply unit 60 shown in FIG. The power supply voltage V is supplied to the amplifier 5. Further, since the second power supply path 22 of the amplifier 5 is connected to the ground, it is kept at the ground potential.

一方、入力部８には、サンプリング信号（入力信号電圧Ｖｉｎ）が入力され、スイッチＳＷがオン状態の場合には、入力信号電圧Ｖｉｎから抵抗素子Ｒｓｈでの電圧降下分を差し引いた電圧ＶｃがキャパシタＣｓｈに充電される（サンプリング状態）。そして、図示しない制御回路によってスイッチＳＷがオン状態からオフ状態に切り替えられた場合には、入力部８がキャパシタＣｓｈから電気的に切り離され、その切り離された時点（スイッチＳＷがオフ状態に切り替わった時点）でキャパシタＣｓｈに蓄えられていた電荷による電圧（ホールド電圧）Ｖｃｈが非反転入力端子５ａに入力され、そのホールド電圧Ｖｃｈが増幅器５（オペアンプ）による電圧フォロア回路に入力され続ける（ホールド状態）。このため、キャパシタＣｓｈに保持された電圧Ｖｃｈを、増幅器５の出力電圧Ｖｏｕｔとして取り出すことが可能となる。 On the other hand, when the sampling signal (input signal voltage Vin) is input to the input unit 8 and the switch SW is in the ON state, the voltage Vc obtained by subtracting the voltage drop at the resistor element Rsh from the input signal voltage Vin is the capacitor. Csh is charged (sampling state). When the switch SW is switched from the on state to the off state by a control circuit (not shown), the input unit 8 is electrically disconnected from the capacitor Csh, and when it is disconnected (the switch SW is switched to the off state). The voltage (hold voltage) Vch due to the charge stored in the capacitor Csh at the time) is input to the non-inverting input terminal 5a, and the hold voltage Vch is continuously input to the voltage follower circuit by the amplifier 5 (op amp) (hold state). . For this reason, the voltage Vch held in the capacitor Csh can be extracted as the output voltage Vout of the amplifier 5.

（ノイズ抑制動作）
次に、電子装置１におけるノイズ抑制動作について説明する。
本構成では、増幅器５の非反転入力端子５ａとグランド経路ＧＮＤとの間において、キャパシタＣｓｈと直列に第２抵抗部Ｒ２が接続されている。このように構成されているため、非反転入力端子５ａとグランド経路ＧＮＤとの間のインピーダンスを相対的に高めることができる。このため、図２のように、仮に第１電源経路２１から増幅器５の内部に高周波ノイズが入り込んだとしても、非反転入力端子５ａを介してキャパシタＣｓｈに流れ込むノイズ電流を低減することができる。よって、ノイズ電流に起因するキャパシタＣｓｈでの電位変動を抑えることができ、信号入力経路の信号をより正確に反映した精度の高い出力が可能となる。 (Noise suppression operation)
Next, the noise suppression operation in the electronic device 1 will be described.
In this configuration, the second resistor portion R2 is connected in series with the capacitor Csh between the non-inverting input terminal 5a of the amplifier 5 and the ground path GND. Due to such a configuration, the impedance between the non-inverting input terminal 5a and the ground path GND can be relatively increased. For this reason, even if high frequency noise enters the amplifier 5 from the first power supply path 21 as shown in FIG. 2, the noise current flowing into the capacitor Csh via the non-inverting input terminal 5a can be reduced. Therefore, the potential fluctuation in the capacitor Csh due to the noise current can be suppressed, and a highly accurate output that more accurately reflects the signal in the signal input path is possible.

具体的には、増幅器５が図３のように構成されているため、第１電源経路２１から増幅器５の内部にノイズ信号が入り込む場合、このノイズ電流のうち、ＭＯＳＦＥＴ４１及びＭＯＳＦＥＴ４３のソースゲート間に存在する寄生キャパシタＣａ１を通る電流成分（即ち、図３において、位置Ｐ１から位置Ｐ２を通り、寄生キャパシタＣａ１を介してＭＯＳＦＥＴ４３のゲートに流れ込む電流成分）が問題となる。例えば、スイッチＳＷがオフ状態のとき（即ち、ホールド時）には、この電流成分のうち、一部がキャパシタＣｓｈに流れ込み、それ以外は、ＭＯＳＦＥＴ４３のゲートドレイン間の寄生キャパシタＣａ２を介してグランドに流れ込むことになるため、できるだけキャパシタＣｓｈに流れ込む電流を抑える必要がある。なお、図４は、増幅器５内の回路構成のうち、ＭＯＳＦＥＴ４１及び寄生キャパシタＣａ１を通る電流の電流経路を抽出して簡略的に示したものである。図４において、符号Ｒａ１は、ＭＯＳＦＥＴ４１がオン状態のときのＭＯＳＦＥＴ４１での抵抗成分である。また、図１では、ＭＯＳＦＥＴ４３のゲートに流れ込むノイズ電流をノイズ通過パスとして符号Ｐａ１、Ｐａ２で示しており、このうち、符号Ｐａ１は、ホールド用のキャパシタＣｓｈに流れ込むノイズ電流の経路を示している。また、符号Ｐａ２は、増幅器５内を通り、第２電源経路２２を介してグランドに流れ込むノイズ電流の経路を示している。 Specifically, since the amplifier 5 is configured as shown in FIG. 3, when a noise signal enters the amplifier 5 from the first power supply path 21, the noise current is between the source and gate of the MOSFET 41 and the MOSFET 43. The current component passing through the existing parasitic capacitor Ca1 (that is, the current component flowing from the position P1 to the position P2 and flowing into the gate of the MOSFET 43 through the parasitic capacitor Ca1 in FIG. 3) becomes a problem. For example, when the switch SW is in an OFF state (that is, during holding), a part of this current component flows into the capacitor Csh, and the other components are grounded via the parasitic capacitor Ca2 between the gate and drain of the MOSFET 43. Therefore, it is necessary to suppress the current flowing into the capacitor Csh as much as possible. FIG. 4 is a simplified diagram showing the current path of the current passing through the MOSFET 41 and the parasitic capacitor Ca1 in the circuit configuration in the amplifier 5. In FIG. 4, symbol Ra <b> 1 is a resistance component in the MOSFET 41 when the MOSFET 41 is on. In FIG. 1, the noise current flowing into the gate of the MOSFET 43 is indicated by reference signs Pa1 and Pa2 as noise passing paths. Of these, reference numeral Pa1 indicates the path of the noise current flowing into the holding capacitor Csh. Reference numeral Pa <b> 2 indicates a path of a noise current that passes through the amplifier 5 and flows into the ground via the second power supply path 22.

本構成では、キャパシタＣｓｈへのノイズ電流の流れ込みを抑えるため、サンプルホールド用のＲＣフィルタ（フィルタ部３）のキャパシタＣｓｈと、アンプの入力段のＭＯＳＦＥＴ４３との間に、直列に抵抗素子Ｒｔ介在させることで上述のノイズ電流の流れ込みを抑えている。また、ノイズ電流の影響をより小さくするため、第２フィルタ部３０でのノイズ通過率が大きくなる特定周波数のときの、非反転入力端子５ａから抵抗素子Ｒｔ及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスを大きくしている。 In this configuration, in order to suppress the flow of noise current into the capacitor Csh, a resistor element Rt is interposed in series between the capacitor Csh of the RC filter (filter unit 3) for sample and hold and the MOSFET 43 in the input stage of the amplifier. This suppresses the flow of the noise current described above. In order to reduce the influence of the noise current, the non-inverting input terminal 5a is connected to the ground path GND via the resistance element Rt and the capacitor Csh at a specific frequency at which the noise passing rate in the second filter unit 30 is increased. The impedance until it is increased.

具体的には、第２フィルタ部３０は、ＲＬＣローパスフィルタとして構成され、高周波ノイズを抑制できる構成となっているが、共振周波数ｆ（特定周波数）のときには信号の通過率が最も大きくなり、同一条件下での他の周波数と比較してノイズ電流が最大となる。例えば、図２、図４のようにモデル化できる第２フィルタ部３０において、抵抗成分Ｒ３の抵抗値をｒとし、コイル成分Ｌ３のインダクタンスをＬとし、コンデンサ３７の容量（容量値）をＣとした場合、第２フィルタ部３０での共振周波数ｆは以下の数１となる。

Specifically, the second filter unit 30 is configured as an RLC low-pass filter and can suppress high-frequency noise. However, at the resonance frequency f (specific frequency), the signal passing rate is the highest and the same. Noise current is maximized compared to other frequencies under conditions. For example, in the second filter unit 30 that can be modeled as shown in FIGS. 2 and 4, the resistance value of the resistance component R3 is r, the inductance of the coil component L3 is L, and the capacitance (capacitance value) of the capacitor 37 is C. In this case, the resonance frequency f in the second filter unit 30 is expressed by the following equation (1).

このような第２フィルタ部３０を用いる場合、上記共振周波数ｆ及びその付近の周波数のノイズ電圧が電源部６０側から入り込むときにノイズ抑制効果が弱いため、このような共振周波数ｆ付近の高周波ノイズの対策として、第２抵抗部Ｒ２を設けている。具体的には、第２フィルタ部３０の上記共振周波数ｆ（特定周波数）の信号が伝達される場合での増幅器５における非反転入力端子５ａ（正側端子）と第２電源経路２２との間のインピーダンスＺ_ａｍｐよりも、共振周波数ｆ（特定周波数）の信号が伝達される場合での非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスＺ_ＲＣのほうが大きくなっている。 When such a second filter unit 30 is used, since the noise suppression effect is weak when the noise voltage of the resonance frequency f and the frequency in the vicinity thereof enters from the power supply unit 60 side, the high frequency noise in the vicinity of the resonance frequency f is used. As a countermeasure against this, a second resistance portion R2 is provided. Specifically, between the non-inverting input terminal 5 a (positive side terminal) and the second power supply path 22 in the amplifier 5 when the signal of the resonance frequency f (specific frequency) of the second filter unit 30 is transmitted. Impedance Z _RC from the non-inverting input terminal 5a to the ground path GND via the second resistor portion R2 and the capacitor Csh when a signal having a resonance frequency f (specific frequency) is transmitted rather than the impedance Z _{amp of} Is larger.

共振周波数ｆ（特定周波数）の信号が伝達される場合での非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスＺ_ＲＣは、以下の数２の式で表される。なお、Ｒ_ｔは、抵抗素子Ｒｔの抵抗値であり、Ｃ_ｓｈは、キャパシタＣｓｈでの容量（容量値）である。また、数２、数３において、ωは、交流の角周波数であり、共振周波数がｆのときのωは、ω＝２πｆである。また、ｊは虚数単位である。

The impedance Z _RC from the non-inverting input terminal 5a to the ground path GND via the second resistor R2 and the capacitor Csh when the signal of the resonance frequency f (specific frequency) is transmitted is expressed by the following formula 2. It is expressed by a formula. Note that R _t is a resistance value of the resistance element Rt, and C _sh is a capacitance (capacitance value) in the capacitor Csh. In

Equations

2 and 3, ω is an angular frequency of alternating current, and ω when the resonance frequency is f is ω = 2πf. J is an imaginary unit.

また、上記共振周波数ｆの信号が伝達される場合での増幅器５における非反転入力端子５ａ（正側端子）と第２電源経路２２との間のインピーダンスＺ_ａｍｐは、以下の数３の式で表される。なお、Ｒ_ａｍｐは、非反転入力端子５ａ（ＭＯＳＦＥＴ４３のゲート）と第２電源経路２２に存在する抵抗成分（図４では、Ｒａｍｐとして図示）の抵抗値である。即ち、非反転入力端子５ａ（正側端子）から第２電源経路２２へ流れる電流の経路に介在する抵抗成分の合成抵抗である。Ｃ_ａｍｐは、非反転入力端子５ａ（ＭＯＳＦＥＴ４３のゲート）と第２電源経路２２に存在する容量成分（図４では、Ｃａｍｐとして図示）の容量（容量値）である。なお、この容量成分Ｃａｍｐは、増幅器５内の寄生キャパシタＣａ２（ＭＯＳＦＥＴ４３のゲートドレイン間の寄生容量）、Ｃｂ１（ＭＯＳＦＥＴ４５のゲートドレイン間の寄生容量）、Ｃｂ２（ＭＯＳＦＥＴ４５のゲートソース間の寄生容量）、Ｃｃ１（ＭＯＳＦＥＴ４７のゲートソース間の寄生容量）の合成容量である。

Further, the impedance Z _amp between the non-inverting input terminal 5a (positive side terminal) and the second power supply path 22 in the amplifier 5 when the signal of the resonance frequency f is transmitted is expressed by the following equation (3). expressed. R _amp is a resistance value of a resistance component (shown as Ramp in FIG. 4) existing in the non-inverting input terminal 5a (the gate of the MOSFET 43) and the second power supply path 22. That is, it is a combined resistance of resistance components interposed in the path of current flowing from the non-inverting input terminal 5a (positive side terminal) to the second power supply path 22. C _amp is a capacitance (capacitance value) of a capacitance component (shown as Camp in FIG. 4) existing in the non-inverting input terminal 5a (the gate of the MOSFET 43) and the second power supply path 22. The capacitance component Camp is a parasitic capacitor Ca2 in the amplifier 5 (parasitic capacitance between the gate and drain of the MOSFET 43), Cb1 (parasitic capacitance between the gate and drain of the MOSFET 45), Cb2 (parasitic capacitance between the gate and source of the MOSFET 45), This is a combined capacitance of Cc1 (parasitic capacitance between the gate and source of MOSFET 47).

そして、このインピーダンスＺ_ＲＣと、上記インピーダンスＺ_ａｍｐとの関係は、以下の数４のようにするとよい。

The relationship between the impedance Z _RC and the impedance Z _amp is preferably expressed by the following formula 4.

これにより、共振周波数ｆで入り込むノイズ電流は、より増幅器５内に流れ込みやすくなり、よりキャパシタＣｓｈ（電荷保持部）に流れ込み難くなる。このようにキャパシタＣｓｈ（電荷保持部）へ侵入しようとする交流ノイズを低減することができるため、交流ノイズに対する耐性が強化される。特に、共振周波数（特定周波数）付近の外来ノイズに起因する回路誤動作（キャパシタＣｓｈでの保持電荷の変動に起因する出力変動）をより確実に回避することができ、このような対策を、回路構成を大きく変化させることなく実現可能となる。 As a result, the noise current that enters at the resonance frequency f is more likely to flow into the amplifier 5 and is less likely to flow into the capacitor Csh (charge holding unit). In this way, AC noise that attempts to enter the capacitor Csh (charge holding unit) can be reduced, and thus resistance to AC noise is enhanced. In particular, it is possible to more reliably avoid circuit malfunction (output fluctuation caused by fluctuation of the retained charge in the capacitor Csh) due to external noise near the resonance frequency (specific frequency). This can be realized without greatly changing the.

なお、図５では、伝送信号の周波数とインピーダンスとの関係を示しており、増幅器５における非反転入力端子５ａ（正側端子）と第２電源経路２２との間のインピーダンスを右下がりの太線で示している。また、図１〜図４の構成から抵抗素子Ｒｔを除いた場合のキャパシタＣｓｈのインピーダンスを右下がりの一点鎖線で示している。また、抵抗素子Ｒｔのインピーダンスを横方向の二点鎖線にて示している。また、図１〜図４の構成における非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスを太線の破線にて示している。図５の例では、所定周波数（図５の細線で示す周波数）を超える周波数帯域で、非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンス（太線の破線）が、増幅器５における非反転入力端子５ａと第２電源経路２２との間のインピーダンス（太線）よりも大きくなる。従って、第２フィルタ部３０は、共振周波数がこのような周波数帯域に収まるように設計することが望ましい。 FIG. 5 shows the relationship between the frequency and impedance of the transmission signal, and the impedance between the non-inverting input terminal 5a (positive side terminal) and the second power supply path 22 in the amplifier 5 is indicated by a bold line with a lower right side. Show. Moreover, the impedance of the capacitor Csh when the resistance element Rt is removed from the configuration of FIGS. Further, the impedance of the resistance element Rt is indicated by a two-dot chain line in the horizontal direction. The impedance from the non-inverting input terminal 5a to the ground path GND via the second resistor R2 and the capacitor Csh in the configuration of FIGS. In the example of FIG. 5, the impedance (bold line) from the non-inverting input terminal 5a to the ground path GND via the second resistor R2 and the capacitor Csh in a frequency band exceeding a predetermined frequency (frequency indicated by a thin line in FIG. 5). Is larger than the impedance (thick line) between the non-inverting input terminal 5 a and the second power supply path 22 in the amplifier 5. Therefore, it is desirable that the second filter unit 30 is designed so that the resonance frequency falls within such a frequency band.

［第２実施形態］
次に、第２実施形態について説明する。
図６に示すように、第２実施形態に係る電子装置２０１は、第２抵抗部Ｒ２として、抵抗素子Ｒｔに加え、抵抗素子Ｒｓｈ２を設けた点のみが第１実施形態と異なり、それ以外は第１実施形態と同一である。従って、抵抗素子Ｒｓｈ２以外は第１実施形態の特徴を全て含んでいる。なお、図６において、第１実施形態で示した図１〜図４の構成と同一の構成については図１〜図４と同一の符号を付し、詳細な説明は省略する。特に、電子装置２０１において、電源部６０、フィルタ部３０、増幅器５、抵抗素子Ｒｔ、スイッチＳＷ、入力部８、出力部９、第１電源経路２１、第２電源経路２２の構成は、図１等に示す電子装置１と同一である。また、この電子装置２０１でも、図１と同様の、リードフレーム３１、ボンディングワイヤ３３、電源端子３５が設けられている。また、電子装置２０１において第１抵抗部Ｒ１に相当する抵抗素子Ｒｓｈ１は、電子装置１の抵抗素子Ｒｓｈ（図１）と同一の構成である。 [Second Embodiment]
Next, a second embodiment will be described.
As shown in FIG. 6, the electronic device 201 according to the second embodiment differs from the first embodiment only in that a resistance element Rsh2 is provided in addition to the resistance element Rt as the second resistance portion R2. This is the same as the first embodiment. Therefore, all the features of the first embodiment are included except for the resistance element Rsh2. In FIG. 6, the same reference numerals as those in FIGS. 1 to 4 are given to the same configurations as those in FIGS. 1 to 4 shown in the first embodiment, and detailed description thereof is omitted. In particular, in the electronic device 201, the configurations of the power supply unit 60, the filter unit 30, the amplifier 5, the resistance element Rt, the switch SW, the input unit 8, the output unit 9, the first power supply path 21, and the second power supply path 22 are illustrated in FIG. The same as the electronic device 1 shown in FIG. The electronic device 201 is also provided with a lead frame 31, a bonding wire 33, and a power supply terminal 35 similar to those in FIG. In the electronic device 201, the resistance element Rsh1 corresponding to the first resistance unit R1 has the same configuration as the resistance element Rsh (FIG. 1) of the electronic device 1.

この構成でも、サンプリング信号の伝送ラインとなる信号入力経路７と、信号入力経路７を導通状態と非導通状態とに切り替えるスイッチＳＷと、ＲＣフィルタとして構成されるフィルタ部２０３と、ボルテージフォロアとして構成される増幅器５とによってサンプルホールド回路が構成されている。また、増幅器５は、電源部６０からの電力が供給される高電位側の第１電源経路２１と低電位側の第２電源経路２２とにそれぞれ接続されて外部からの電源供給を受ける構成となっている。そして、フィルタ部２０３側からの信号が入力される非反転入力端子５ａと、反転入力端子５ｂと、反転入力端子５ｂに直結される出力端子５ｃとを備えており、非反転入力端子５ａに入力される電圧信号と同一の電圧信号を出力端子５ｃから出力する構成となっている。そして、増幅器５の外部において、非反転入力端子５ａとグランド経路ＧＮＤとの間には、キャパシタＣｓｈと直列に接続される複数の第２抵抗部Ｒ２が設けられている。 Even in this configuration, the signal input path 7 serving as a sampling signal transmission line, the switch SW for switching the signal input path 7 between a conductive state and a non-conductive state, the filter unit 203 configured as an RC filter, and a voltage follower are configured. The sample and hold circuit is constituted by the amplifier 5 to be operated. The amplifier 5 is connected to the first power supply path 21 on the high potential side and the second power supply path 22 on the low potential side to which power from the power supply unit 60 is supplied, and receives power from the outside. It has become. A non-inverting input terminal 5a to which a signal from the filter unit 203 is input, an inverting input terminal 5b, and an output terminal 5c directly connected to the inverting input terminal 5b are provided, and input to the non-inverting input terminal 5a. The same voltage signal as the voltage signal to be output is output from the output terminal 5c. A plurality of second resistance units R2 connected in series with the capacitor Csh are provided outside the amplifier 5 between the non-inverting input terminal 5a and the ground path GND.

この構成では、第２抵抗部Ｒ２の一部である抵抗素子Ｒｔの一端が、第１抵抗部Ｒ１（抵抗素子Ｒｓｈ１）の他端部（スイッチＳＷとは反対側の端部）に接続されると共に抵抗素子Ｒｓｈ２を介してキャパシタ（Ｃｓｈ）の第１電極と導通している。そして、抵抗素子Ｒｔの他端は、非反転入力端子５ａに接続されており、抵抗素子Ｒｓｈ１と非反転入力端子５ａとの間に抵抗素子Ｒｔが介在した構成となっている。 In this configuration, one end of the resistance element Rt, which is a part of the second resistance unit R2, is connected to the other end (the end opposite to the switch SW) of the first resistance unit R1 (resistance element Rsh1). In addition, it is electrically connected to the first electrode of the capacitor (Csh) via the resistance element Rsh2. The other end of the resistance element Rt is connected to the non-inverting input terminal 5a, and the resistance element Rt is interposed between the resistance element Rsh1 and the non-inverting input terminal 5a.

また、第２抵抗部Ｒ２の他の一部である抵抗素子Ｒｓｈ２は、フィルタ部２０３の一部として機能している。このフィルタ部２０３は、第１抵抗部Ｒ１に相当する抵抗素子Ｒｓｈ１と、第２抵抗部Ｒ２の一部である抵抗素子Ｒｓｈ２と、キャパシタＣｓｈとを備えたＲＣフィルタとして機能している。このフィルタ部２０３でも、第１抵抗部Ｒ１（抵抗素子Ｒｓｈ１）の一端部がスイッチＳＷ側に接続され、キャパシタＣｓｈの第１電極は第１抵抗部Ｒ１（抵抗素子Ｒｓｈ１）の他端部側に接続されている。具体的には、キャパシタＣｓｈの第１電極は、抵抗素子Ｒｓｈ２を介して抵抗素子Ｒｓｈ１と導通しており、キャパシタＣｓｈの第２電極はグランドＧＮＤ（グランド経路）に接続されている。 In addition, the resistance element Rsh2 which is another part of the second resistance unit R2 functions as a part of the filter unit 203. The filter unit 203 functions as an RC filter including a resistance element Rsh1 corresponding to the first resistance part R1, a resistance element Rsh2 that is a part of the second resistance part R2, and a capacitor Csh. Also in the filter unit 203, one end of the first resistor R1 (resistive element Rsh1) is connected to the switch SW side, and the first electrode of the capacitor Csh is connected to the other end of the first resistor R1 (resistive element Rsh1). It is connected. Specifically, the first electrode of the capacitor Csh is electrically connected to the resistance element Rsh1 via the resistance element Rsh2, and the second electrode of the capacitor Csh is connected to the ground GND (ground path).

このように、第２抵抗部Ｒ２の一部である抵抗素子Ｒｓｈ２が、フィルタ部２０３において第１抵抗部Ｒ１（抵抗素子Ｒｓｈ１）の他端部とグランド経路ＧＮＤとの間に介在し、フィルタ抵抗部として機能している。また、第１抵抗部Ｒ１を構成する抵抗素子Ｒｓｈ１の抵抗値は、抵抗素子Ｒｓｈ２の抵抗値よりも相当大きくなっており、入力部８側から信号入力経路７に入り込む高周波ノイズを除去しやすい構成となっている。 As described above, the resistance element Rsh2 that is a part of the second resistance portion R2 is interposed between the other end portion of the first resistance portion R1 (resistance element Rsh1) and the ground path GND in the filter portion 203, and the filter resistance. It functions as a department. Further, the resistance value of the resistance element Rsh1 constituting the first resistance part R1 is considerably larger than the resistance value of the resistance element Rsh2, and it is easy to remove high-frequency noise that enters the signal input path 7 from the input part 8 side. It has become.

この構成では、図７のように、抵抗素子Ｒｓｈ２が存在しない場合の特性（基本ＬＰＦ特性）と比べ、フィルタ部２０３でのフィルタゲインが高周波帯域で高くなるが、高周波帯域でのフィルタゲインは、抵抗素子Ｒｓｈ２の抵抗値をＲ_ｓｈ２、抵抗素子Ｒｓｈ１の抵抗値をＲ_ｓｈ１とした場合、Ｒ_ｓｈ２／Ｒ_ｓｈ１に収束する。このため、抵抗素子Ｒｓｈ１の抵抗値Ｒ_ｓｈ１を相当大きくすれば、高周波ノイズを十分除去できる。 In this configuration, as shown in FIG. 7, the filter gain in the filter unit 203 is higher in the high frequency band than the characteristic when the resistance element Rsh2 is not present (basic LPF characteristic), but the filter gain in the high frequency band is If the resistance value of the resistance element Rsh2 _{R sh2,} the resistance value of the resistance element Rsh1 was _{R _sh1,} it converges to _R sh2 _/ R _sh1. For this reason, if the resistance value R _sh1 of the resistance element Rsh1 is considerably increased, the high frequency noise can be sufficiently removed.

この構成でも、ＩＣとして構成される電子装置２０１の外部に設けられた電源部６０と増幅器５との間の第１電源経路２１に介在するように第２フィルタ部３０が構成されている。そして、第１実施形態と同様、第２フィルタ部は、一方が第１電源経路２１に接続されると共に他方が低電位経路（グランドＧＮＤ）に接続されたバイパスコンデンサ３７と、電源部６０と増幅器５との間に介在するコイル成分Ｌ３と、抵抗成分Ｒ３とを備えたローパスフィルタとして構成されており、共振周波数（特定周波数）のときに最も信号の通過率が大きくなる構成となっている。そして、この構成でも、この共振周波数（特定周波数）の信号が伝達される場合での増幅器５における非反転入力端子５ａと第２電源経路２２との間のインピーダンス（第１実施形態と同様のインピーダンスＺ_ａｍｐ）よりも、この共振周波数（特定周波数）の信号が伝達される場合での非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスのほうが大きくなっている。 Even in this configuration, the second filter unit 30 is configured to be interposed in the first power supply path 21 between the power supply unit 60 and the amplifier 5 provided outside the electronic device 201 configured as an IC. As in the first embodiment, the second filter unit includes a bypass capacitor 37, one of which is connected to the first power supply path 21 and the other connected to the low potential path (ground GND), a power supply unit 60, and an amplifier. 5 is configured as a low-pass filter including a coil component L3 and a resistance component R3, and the signal passing rate is maximized at the resonance frequency (specific frequency). Even in this configuration, the impedance between the non-inverting input terminal 5a and the second power supply path 22 in the amplifier 5 when the signal having the resonance frequency (specific frequency) is transmitted (the same impedance as in the first embodiment). The impedance from the non-inverting input terminal 5a to the ground path GND via the second resistor portion R2 and the capacitor Csh when a signal having this resonance frequency (specific frequency) is transmitted is larger than Z _amp ). It has become.

また、本構成では、第１実施形態のような構成において、抵抗素子Ｒｔの抵抗値が不足する場合に、Ｒ_ｓｈ１＞Ｒ_ｓｈ２の条件でフィルタ部２０３の抵抗を分割して用いることで、抵抗素子Ｒｔの抵抗値を抑えつつ当該経路の抵抗値（第２抵抗部Ｒ２の抵抗値）を高めることができ、これにより、非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスを高めることができる。 In this configuration, when the resistance value of the resistance element Rt is insufficient in the configuration as in the first embodiment, the resistance of the filter unit 203 is divided and used under the condition of R _sh1 > R _sh2. The resistance value of the path (the resistance value of the second resistance unit R2) can be increased while suppressing the resistance value of the element Rt, and thereby the ground can be connected from the non-inverting input terminal 5a via the second resistance unit R2 and the capacitor Csh. Impedance up to the route GND can be increased.

［第３実施形態］
次に、第３実施形態について説明する。
図８に示すように、第３実施形態に係る電子装置３０１は、抵抗素子Ｒｔを省略し、抵抗素子Ｒｓｈ２を設けた点のみが第１実施形態と異なり、それ以外は第１実施形態と同一である。従って、抵抗素子Ｒｓｈ２以外は第１実施形態の特徴を全て含んでいる。なお、図８において、第１実施形態で示した図１〜図４の構成と同一の構成については図１〜図４と同一の符号を付し、詳細な説明は省略する。特に、電子装置３０１において、電源部６０、フィルタ部３０、増幅器５、スイッチＳＷ、入力部８、出力部９、第１電源経路２１、第２電源経路２２の構成は、図１等に示す電子装置１と同一である。また、この電子装置３０１でも、図１と同様の、リードフレーム３１、ボンディングワイヤ３３、電源端子３５が設けられている。また、電子装置３０１において第１抵抗部Ｒ１に相当する抵抗素子Ｒｓｈ１は、電子装置１の抵抗素子Ｒｓｈ（図１）と同一の構成である。また、図８に示す電子装置３０１は、第２実施形態の電子装置２０１（図６）から、抵抗素子Ｒｔを省略した構成となっており、それ以外は第２実施形態の電子装置２０１と同一である。例えば、フィルタ部については、第２実施形態と同一のフィルタ部２０３が設けられている。 [Third Embodiment]
Next, a third embodiment will be described.
As shown in FIG. 8, the electronic device 301 according to the third embodiment is different from the first embodiment only in that the resistance element Rt is omitted and the resistance element Rsh2 is provided, and the rest is the same as in the first embodiment. It is. Therefore, all the features of the first embodiment are included except for the resistance element Rsh2. In FIG. 8, the same reference numerals as those in FIGS. 1 to 4 are given to the same configurations as those in FIGS. 1 to 4 shown in the first embodiment, and detailed description thereof is omitted. In particular, in the electronic device 301, the configurations of the power supply unit 60, the filter unit 30, the amplifier 5, the switch SW, the input unit 8, the output unit 9, the first power supply path 21, and the second power supply path 22 are the same as those shown in FIG. Same as device 1. The electronic device 301 is also provided with a lead frame 31, a bonding wire 33, and a power supply terminal 35 similar to those in FIG. In the electronic device 301, the resistance element Rsh1 corresponding to the first resistance unit R1 has the same configuration as the resistance element Rsh (FIG. 1) of the electronic device 1. Further, the electronic device 301 shown in FIG. 8 has a configuration in which the resistance element Rt is omitted from the electronic device 201 (FIG. 6) of the second embodiment, and the rest is the same as the electronic device 201 of the second embodiment. It is. For example, the same filter unit 203 as that of the second embodiment is provided for the filter unit.

この構成でも、増幅器５の非反転入力端子５ａとグランド経路ＧＮＤとの間において、キャパシタＣｓｈと直列に第２抵抗部Ｒ２が接続されている。このように構成されているため、非反転入力端子５ａとグランド経路ＧＮＤとの間のインピーダンス（抵抗素子Ｒｓｈ２とキャパシタＣｓｈの直列の合成インピーダンス）を相対的に高めることができ、非反転入力端子５ａを介してキャパシタＣｓｈに流れ込むノイズ電流を低減することができる。この構成でも、第２フィルタ部３０は、共振周波数（特定周波数）のときに最も信号の通過率が大きくなる構成であり、この共振周波数（特定周波数）の信号が伝達される場合での増幅器５における非反転入力端子５ａと第２電源経路２２との間のインピーダンスよりも、この共振周波数（特定周波数）の信号が伝達される場合での入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスのほうが大きくなっている。 Even in this configuration, the second resistor R2 is connected in series with the capacitor Csh between the non-inverting input terminal 5a of the amplifier 5 and the ground path GND. With this configuration, the impedance between the non-inverting input terminal 5a and the ground path GND (the combined impedance of the resistance element Rsh2 and the capacitor Csh) can be relatively increased, and the non-inverting input terminal 5a. The noise current flowing into the capacitor Csh via the can be reduced. Even in this configuration, the second filter unit 30 has a configuration in which the signal passing rate is maximized at the resonance frequency (specific frequency), and the amplifier 5 in the case where the signal at the resonance frequency (specific frequency) is transmitted. Than the impedance between the non-inverting input terminal 5a and the second power supply path 22 through the second resistor R2 and the capacitor Csh from the input terminal 5a when the signal of this resonance frequency (specific frequency) is transmitted. Thus, the impedance up to the ground path GND is larger.

［第４実施形態］
次に、第４実施形態について説明する。
図９に示すように、第４実施形態に係る電子装置４０１は、抵抗素子Ｒｔを省略し、抵抗素子Ｒｓｈ２を設けた点のみが第１実施形態と異なり、それ以外は第１実施形態と同一である。従って、抵抗素子Ｒｓｈ２以外は第１実施形態の特徴を全て含んでいる。なお、図９において、第１実施形態で示した図１〜図４の構成と同一の構成については図１〜図４と同一の符号を付し、詳細な説明は省略する。特に、電子装置４０１において、電源部６０、フィルタ部３０、増幅器５、スイッチＳＷ、入力部８、出力部９、第１電源経路２１、第２電源経路２２の構成は、図１等に示す電子装置１と同一である。また、この電子装置４０１でも、図１と同様の、リードフレーム３１、ボンディングワイヤ３３、電源端子３５が設けられている。また、電子装置４０１において第１抵抗部Ｒ１に相当する抵抗素子Ｒｓｈ１は、電子装置１の抵抗素子Ｒｓｈ（図１）と同一の構成である。また、図９に示す電子装置４０１は、第２実施形態の電子装置２０１（図６）から、抵抗素子Ｒｔを省略し、キャパシタＣｓｈと抵抗素子Ｒｓｈ２の位置を逆にした構成となっており、それ以外は第２実施形態の電子装置２０１と同一である。 [Fourth Embodiment]
Next, a fourth embodiment will be described.
As shown in FIG. 9, the electronic device 401 according to the fourth embodiment is different from the first embodiment only in that the resistance element Rt is omitted and the resistance element Rsh2 is provided, and the rest is the same as the first embodiment. It is. Therefore, all the features of the first embodiment are included except for the resistance element Rsh2. In FIG. 9, the same components as those in FIGS. 1 to 4 shown in the first embodiment are denoted by the same reference numerals as in FIGS. 1 to 4, and detailed description thereof is omitted. In particular, in the electronic device 401, the configurations of the power supply unit 60, the filter unit 30, the amplifier 5, the switch SW, the input unit 8, the output unit 9, the first power supply path 21, and the second power supply path 22 are the same as those shown in FIG. Same as device 1. The electronic device 401 is also provided with a lead frame 31, bonding wires 33, and power supply terminals 35 similar to those in FIG. 1. In the electronic device 401, the resistance element Rsh1 corresponding to the first resistance unit R1 has the same configuration as the resistance element Rsh (FIG. 1) of the electronic device 1. Further, the electronic device 401 shown in FIG. 9 has a configuration in which the resistor element Rt is omitted from the electronic device 201 (FIG. 6) of the second embodiment, and the positions of the capacitor Csh and the resistor element Rsh2 are reversed. The rest is the same as the electronic device 201 of the second embodiment.

［第５実施形態］
次に、第５実施形態について説明する。
図１０に示すように、第５実施形態に係る電子装置５０１は、図１等に示す抵抗素子Ｒｔの代わりにＭＯＳＦＥＴ５０９を設けた点のみが第１実施形態と異なり、それ以外は第１実施形態と同一である。従って、ＭＯＳＦＥＴ５０９以外は第１実施形態の特徴を全て含んでいる。なお、図１０において、第１実施形態で示した図１〜図４の構成と同一の構成については図１〜図４と同一の符号を付し、詳細な説明は省略する。特に、電子装置５０１において、電源部６０、フィルタ部３０、増幅器５、スイッチＳＷ、入力部８、出力部９、第１電源経路２１、第２電源経路２２、フィルタ部３の構成は、図１等に示す電子装置１と同一である。また、この電子装置５０１でも、図１と同様の、リードフレーム３１、ボンディングワイヤ３３、電源端子３５が設けられている。 [Fifth Embodiment]
Next, a fifth embodiment will be described.
As shown in FIG. 10, the electronic device 501 according to the fifth embodiment is different from the first embodiment only in that a MOSFET 509 is provided instead of the resistance element Rt shown in FIG. Is the same. Therefore, all the features of the first embodiment are included except for the MOSFET 509. In FIG. 10, the same components as those in FIGS. 1 to 4 shown in the first embodiment are denoted by the same reference numerals as those in FIGS. 1 to 4, and detailed description thereof is omitted. In particular, in the electronic device 501, the configurations of the power supply unit 60, the filter unit 30, the amplifier 5, the switch SW, the input unit 8, the output unit 9, the first power supply path 21, the second power supply path 22, and the filter unit 3 are illustrated in FIG. The same as the electronic device 1 shown in FIG. The electronic device 501 is also provided with a lead frame 31, a bonding wire 33, and a power supply terminal 35 similar to those in FIG.

この電子装置５０１で用いられるＭＯＳＦＥＴ５０９は、Ｎ型であっても良く、Ｐ型であってもよい。いずれの場合でも、ゲートに所定のオン電圧を印加し続けることで、ＭＯＳＦＥＴ５０９をオン状態にし続けることができる。そして、ＭＯＳＦＥＴ５０９のオン動作を継続することにより、抵抗素子Ｒｓｈ及びキャパシタＣｓｈと、非反転入力端子５ａとの間の導通状態を維持できる。そして、このようにＭＯＳＦＥＴ５０９がオン動作しているときのＭＯＳＦＥＴ５０９の抵抗成分Ｒｔが第２抵抗部Ｒ２となる。 The MOSFET 509 used in the electronic device 501 may be N-type or P-type. In either case, the MOSFET 509 can be kept on by continuing to apply a predetermined on-voltage to the gate. Then, by continuing the ON operation of the MOSFET 509, the conductive state between the resistance element Rsh and the capacitor Csh and the non-inverting input terminal 5a can be maintained. Then, the resistance component Rt of the MOSFET 509 when the MOSFET 509 is on in this way becomes the second resistance portion R2.

この構成でも、増幅器５の非反転入力端子５ａとグランド経路ＧＮＤとの間において、キャパシタＣｓｈと直列に第２抵抗部Ｒ２が接続されている。このように構成されているため、非反転入力端子５ａとグランド経路ＧＮＤとの間のインピーダンス（ＭＯＳＦＥＴ５０９のオン動作時の抵抗成分ＲｔとキャパシタＣｓｈの直列の合成インピーダンス）を相対的に高めることができ、非反転入力端子５ａを介してキャパシタＣｓｈに流れ込むノイズ電流を低減することができる。この構成でも、第２フィルタ部３０は、共振周波数（特定周波数）のときに最も信号の通過率が大きくなる構成であり、この共振周波数（特定周波数）の信号が伝達される場合での増幅器５における非反転入力端子５ａと第２電源経路２２との間のインピーダンスよりも、この共振周波数（特定周波数）の信号が伝達される場合での入力端子５ａから第２抵抗部Ｒ２（ＭＯＳＦＥＴ５０９のオン動作時の抵抗成分Ｒｔ）及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスのほうが大きくなっている。 Even in this configuration, the second resistor R2 is connected in series with the capacitor Csh between the non-inverting input terminal 5a of the amplifier 5 and the ground path GND. With this configuration, the impedance between the non-inverting input terminal 5a and the ground path GND (the combined impedance of the resistance component Rt and the capacitor Csh when the MOSFET 509 is turned on) can be relatively increased. The noise current flowing into the capacitor Csh via the non-inverting input terminal 5a can be reduced. Even in this configuration, the second filter unit 30 has a configuration in which the signal passing rate is maximized at the resonance frequency (specific frequency), and the amplifier 5 in the case where the signal at the resonance frequency (specific frequency) is transmitted. In the case where a signal having this resonance frequency (specific frequency) is transmitted rather than the impedance between the non-inverting input terminal 5a and the second power supply path 22, the second resistor R2 (the MOSFET 509 is turned on) The impedance until reaching the ground path GND via the resistance component Rt) and the capacitor Csh is larger.

［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。 [Other Embodiments]
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.

上述した各実施形態では、特定周波数として第２フィルタ部３０での共振周波数を例示したが、いずれの実施形態でも、特定周波数は、共振周波数の一点に限定されるわけではなく、第２フィルタ部３０で信号を完全に抑制し難い周波数であれば良い。例えば、第２フィルタ部３０での共振周波数に近い所定周波数などであってもよい。 In each embodiment described above, the resonance frequency in the second filter unit 30 is exemplified as the specific frequency. However, in any embodiment, the specific frequency is not limited to one point of the resonance frequency. Any frequency can be used as long as it is difficult to completely suppress the signal at 30. For example, a predetermined frequency close to the resonance frequency in the second filter unit 30 may be used.

上述した各実施形態では、第１電源経路に介在する第２フィルタ部の一例として、図２、図４等に示す第２フィルタ部３０を例示し、「特定周波数」として、「第２フィルタ部３０において最も信号の通過率が大きくなる周波数」を例示したが、この例に限られない。いずれの実施形態でも、例えば、第２フィルタ部３０に代えて公知の他のフィルタを設けた場合には、「０よりも大きい周波数帯域において、そのフィルタにおいて最も信号の通過率が大きくなる周波数」を「特定周波数」とすればよい。この場合も、その「特定周波数」の場合において非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスのほうが、増幅器５内において非反転入力端子５ａから第２電源経路２２に至るまでのインピーダンスよりも大きくなるように構成すればよい。 In each of the above-described embodiments, the second filter unit 30 illustrated in FIG. 2, FIG. 4, and the like is illustrated as an example of the second filter unit interposed in the first power supply path, and “second filter unit” is illustrated as “specific frequency”. The frequency at which the signal passing rate is the highest at 30 ”is illustrated, but is not limited to this example. In any embodiment, for example, in the case where another known filter is provided instead of the second filter unit 30, “the frequency at which the signal pass rate is the highest in the filter in a frequency band greater than 0” May be set as a “specific frequency”. Also in this case, the impedance from the non-inverting input terminal 5a to the ground path GND via the second resistor R2 and the capacitor Csh in the case of the “specific frequency” in the amplifier 5 from the non-inverting input terminal 5a. What is necessary is just to comprise so that it may become larger than the impedance until it reaches the 2nd power supply path | route 22.

上述した各実施形態では、第２フィルタ部３０は、共振周波数（特定周波数）のときに最も信号の通過率が大きくなる構成であり、共振周波数（特定周波数）の信号が伝達される場合での増幅器５における入力端子５ａと第２電源経路２２との間のインピーダンスよりも、共振周波数（特定周波数）の信号が伝達される場合での入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスのほうが大きくなっていたが、この例に限られない。例えば、いずれの実施形態でも、第２フィルタ部３０での共振周波数（特定周波数）の信号が伝達される場合での増幅器５における非反転入力端子５ａと第２電源経路２２との間のインピーダンスと、その共振周波数（特定周波数）の信号が伝達される場合での非反転入力端子５ａから第２抵抗部Ｒ２及びキャパシタＣｓｈを介してグランド経路ＧＮＤに至るまでのインピーダンスとが同一又は同程度であってもよい。このようにすると、第２抵抗部Ｒ２の抵抗値を小さくすることができ、第２抵抗部Ｒ２での電圧降下を抑えることができる。 In each of the above-described embodiments, the second filter unit 30 has a configuration in which the signal passing rate is maximized at the resonance frequency (specific frequency), and the signal at the resonance frequency (specific frequency) is transmitted. Through the second resistor R2 and the capacitor Csh from the input terminal 5a when a signal having a resonance frequency (specific frequency) is transmitted rather than the impedance between the input terminal 5a and the second power supply path 22 in the amplifier 5. Although the impedance up to the ground path GND is larger, it is not limited to this example. For example, in any of the embodiments, the impedance between the non-inverting input terminal 5a and the second power supply path 22 in the amplifier 5 when the signal of the resonance frequency (specific frequency) in the second filter unit 30 is transmitted. When the signal having the resonance frequency (specific frequency) is transmitted, the impedance from the non-inverting input terminal 5a to the ground path GND via the second resistor R2 and the capacitor Csh is the same or similar. May be. If it does in this way, the resistance value of 2nd resistance part R2 can be made small, and the voltage drop in 2nd resistance part R2 can be suppressed.

１，２０１，３０１，４０１，５０１…電子装置
３，２０３，４０３…フィルタ
５…増幅器
７…信号入力経路
２１…第１電源経路
２２…第２電源経路
Ｒ１…第１抵抗部
Ｒ２…第２抵抗部
Ｃｓｈ…キャパシタ
ＳＷ…スイッチ 1, 201, 301, 401, 501 ... electronic device 3,203,403 ... filter 5 ... amplifier 7 ... signal input path 21 ... first power supply path 22 ... second power supply path R1 ... first resistor R2 ... second resistor Part Csh… Capacitor SW… Switch

Claims

A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
I have a,
A filter in which at least a part of the second resistance part (R2) is interposed between the other end part of the first resistance part (R1) and the ground path (GND) in the filter part (203, 403). It is configured as a resistance part (Rsh2),
The first resistor section resistance of (R1) is an electronic device being larger than the resistance value of the filter resistor section (Rsh2) (2 01,301,401,501).

At least a part of the second resistor part (R2) is between the other end part of the first resistor part (R1) and the first electrode of the capacitor (Csh) and the input terminal (5a). The electronic device (1, 201, 501) according to claim 1, wherein the electronic device (1, 201, 501) is interposed.

A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
Have
Between the power supply unit (60) and the amplifier (5), a second filter unit (30) is provided,
The second filter unit (30) is configured to have the largest signal passing rate at a specific frequency,
The signal of the specific frequency is transmitted rather than the impedance between the input terminal (5a) and the second power supply path (22) in the amplifier (5) when the signal of the specific frequency is transmitted. it shall be the said to prefer from said input terminal (5a) in the case of the impedance up to the ground path (GND) through said second resistor unit (R2) and the capacitor (Csh) is larger Electronic device (1, 201, 301, 401, 501).

A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
Have
A bypass capacitor (37), one connected to the first power supply path (21) and the other connected to the low potential path (GND), is interposed between the power supply unit (60) and the amplifier (5). A second filter part (30) with a coil component to
More than the impedance between the input terminal (5a) and the second power supply path (22) in the amplifier (5) when a signal is transmitted at the resonance frequency of the second filter unit (30). The impedance from the input terminal (5a) to the ground path (GND) through the second resistor (R2) and the capacitor (Csh) when a signal is transmitted at a resonance frequency is larger. and electronics you wherein a has (1,201,301,401,501).

At least a part of the second resistor part (R2) is between the other end part of the first resistor part (R1) and the first electrode of the capacitor (Csh) and the input terminal (5a). The electronic device (1, 201, 501) according to claim 3 or 4, characterized by being interposed.

A filter in which at least a part of the second resistance part (R2) is interposed between the other end part of the first resistance part (R1) and the ground path (GND) in the filter part (203, 403). The electronic device (201, 301, 401) according to any one of claims 3 to 5, wherein the electronic device (201, 301, 401) is configured as a resistance portion (Rsh2).