JP2011197453A - Semiconductor optical waveguide element, semiconductor optical waveguide array element, and method of manufacturing the same - Google Patents

Semiconductor optical waveguide element, semiconductor optical waveguide array element, and method of manufacturing the same Download PDF

Info

Publication number
JP2011197453A
JP2011197453A JP2010064838A JP2010064838A JP2011197453A JP 2011197453 A JP2011197453 A JP 2011197453A JP 2010064838 A JP2010064838 A JP 2010064838A JP 2010064838 A JP2010064838 A JP 2010064838A JP 2011197453 A JP2011197453 A JP 2011197453A
Authority
JP
Japan
Prior art keywords
optical waveguide
semiconductor optical
width
core layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010064838A
Other languages
Japanese (ja)
Other versions
JP5416003B2 (en
Inventor
Masaki Funahashi
政樹 舟橋
Junji Yoshida
順自 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2010064838A priority Critical patent/JP5416003B2/en
Publication of JP2011197453A publication Critical patent/JP2011197453A/en
Application granted granted Critical
Publication of JP5416003B2 publication Critical patent/JP5416003B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor optical waveguide element and a semiconductor optical waveguide array element in which coupling loss is low, variation in values is less, and crystal quality is satisfactory, and a method for manufacturing the same.SOLUTION: A flush type semiconductor optical wave guide element is formed on a substrate and includes a taper waveguide with a core layer in which width and thickness decrease like a taper from a first end toward a second end, and in the core layer, layer thickness ratio between layer thickness at the first end and layer thickness at the second end is 1.5-2.5, and the width at the second end is ≥0.5 μm ≤1.0 μm.

Description

本発明は、基板上に形成された埋込型の半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法に関するものである。   The present invention relates to an embedded semiconductor optical waveguide device formed on a substrate, a semiconductor optical waveguide array device, and a method for manufacturing the same.

光通信ネットワークの普及や進展に伴って、光通信システムで使用される光部品の高機能化が進んでいる。光部品には、信号光を発光または受光するような光能動部品、信号光を分岐または合波するような光受動部品、信号光の伝送線路となる光ファイバなどがあり、それぞれの光部品に対して高機能化や低コスト化のニーズが高まっている。   Along with the spread and progress of optical communication networks, higher performance of optical components used in optical communication systems is progressing. Optical components include optical active components that emit or receive signal light, optical passive components that branch or combine signal light, and optical fibers that serve as signal light transmission lines. On the other hand, there is a growing need for higher functionality and lower costs.

光能動部品に関しては、半導体光増幅器、半導体レーザ、半導体光変調器および半導体フォトダイオードといった半導体材料をベースとした光素子が主に使用されている。半導体をベースとした光能動部品は光増幅機能や高速動作、コンパクトな集積が可能であるという特徴を有している。光通信用光源としての半導体レーザや光変調器の多くは導波路型であり、光導波路の典型的なスポットサイズは1〜2μm程度である。   For optically active components, optical elements based on semiconductor materials such as semiconductor optical amplifiers, semiconductor lasers, semiconductor optical modulators, and semiconductor photodiodes are mainly used. A semiconductor-based optical active component is characterized by an optical amplification function, high-speed operation, and compact integration. Many of semiconductor lasers and optical modulators as light sources for optical communication are of the waveguide type, and the typical spot size of the optical waveguide is about 1 to 2 μm.

光受動部品に関しては、シリカ系材料をベースとした光導波路であるプレーナ光波回路(PLC)の素子が製品化され、広く使用されている。PLC導波路ベースの光受動部品は低損失で偏波依存性が小さいという長所を有している。PLC導波路のスポットサイズはコア層とクラッド部との比屈折率差(Δ)によって異なるが、Δが0.8%程度である従来のPLC導波路ではスポットサイズは7〜8μm程度である。最近ではΔを高くして光回路サイズを小さくする技術が開発されており、例えばΔが2.5%程度のPLC導波路ではスポットサイズは4〜5μm程度と小さくなっている。また光ファイバもPLC導波路と同様にシリカ系材料をベースとしたものが主流であり、最近では0.2dB/km以下の非常に低損失な光ファイバが実用化されている。通常のシングルモード光ファイバのスポットサイズは、9〜10μm程度となっている。   Regarding optical passive components, planar lightwave circuit (PLC) elements, which are optical waveguides based on silica-based materials, have been commercialized and widely used. PLC waveguide-based optical passive components have the advantages of low loss and low polarization dependence. Although the spot size of the PLC waveguide varies depending on the relative refractive index difference (Δ) between the core layer and the cladding portion, the spot size is about 7 to 8 μm in the conventional PLC waveguide in which Δ is about 0.8%. Recently, a technique for increasing Δ to reduce the optical circuit size has been developed. For example, in a PLC waveguide having Δ of about 2.5%, the spot size is as small as about 4 to 5 μm. In addition, the optical fiber is mainly based on a silica-based material like the PLC waveguide, and recently, an optical fiber having a very low loss of 0.2 dB / km or less has been put into practical use. The spot size of a normal single mode optical fiber is about 9 to 10 μm.

このように、光能動部品、光受動部品、光ファイバでは、光導波路技術が共通して使われているものの、材料の屈折率やサイズの違いなどから、それぞれの光導波路のスポットサイズは異なっている。このように異なるスポットサイズを有する光導波路同士を結合する際、そのまま突き合わせて接合すると、スポットサイズの不整合によって大きな結合損失が発生してしまう。従って、異なるスポットサイズを有する光導波路を接続する際には、接続箇所付近でどちらか一方もしくは両方のスポットサイズを変化させ、互いのスポットサイズを整合させて接合することがよく行われる。スポットサイズを変化させる役割を担う部分はスポットサイズ変換器と呼ばれ、様々な構造が提案されている。   In this way, although optical waveguide technology is commonly used in optical active components, optical passive components, and optical fibers, the spot size of each optical waveguide varies depending on the refractive index and size of the material. Yes. Thus, when optical waveguides having different spot sizes are coupled to each other as they are butted together, a large coupling loss occurs due to spot size mismatch. Accordingly, when optical waveguides having different spot sizes are connected, it is often performed to join either one or both of the spot sizes in the vicinity of the connection portion so that the spot sizes are matched. The part responsible for changing the spot size is called a spot size converter, and various structures have been proposed.

基板上の埋込型光導波路構造を有する光素子用のスポットサイズ変換器では、埋め込まれるコア層の形状を光伝搬方向に沿って徐々に変化させてテーパー形状としたテーパー導波路がしばしば用いられる。例えば非特許文献1では、コア層の幅を徐々に狭くしてテーパー形状とした幅テーパー導波路によるスポットサイズ変換器が記載されている。また、特許文献1では、選択成長を利用してコア層の厚さを徐々に薄くしてテーパー形状とした厚さテーパー導波路によるスポットサイズ変換器が記載されている。特許文献1では、スポットサイズ変換器の一方の端部と他方の端部とで、コア層の層厚比を3倍以上としたものが記載されている。   In a spot size converter for an optical element having an embedded optical waveguide structure on a substrate, a tapered waveguide having a tapered shape by gradually changing the shape of the embedded core layer along the light propagation direction is often used. . For example, Non-Patent Document 1 describes a spot size converter using a width-tapered waveguide in which the width of a core layer is gradually narrowed to have a tapered shape. Further, Patent Document 1 describes a spot size converter using a thickness-tapered waveguide having a taper shape by gradually reducing the thickness of a core layer using selective growth. Patent Document 1 describes a spot size converter in which the layer thickness ratio of the core layer is three times or more at one end and the other end.

特開平9−61652号公報JP-A-9-61652

P. J.Williams, D. J. Robbins, J. Fine, I. Griffith, and D. C. J. Reid, “1.55μm DFB lasers incorporating etched lateral taper spot size converters,” Electronics Letter, vol. 34, pp. 770-771, 1998.P. J. Williams, D. J. Robbins, J. Fine, I. Griffith, and D. C. J. Reid, “1.55μm DFB lasers incorporating etched lateral taper spot size converters,” Electronics Letter, vol. 34, pp. 770-771, 1998.

しかしながら、幅テーパー導波路によるスポットサイズ変換器では、テーパー形状の先端部におけるコア層の幅には、サブミクロン程度の値が求められることが多い。例えば、典型的な半導体レーザの光導波路幅は2μm程度であるが、シングルモード光ファイバやΔの小さなPLC導波路との結合を最適にするためのスポットサイズ変換器についてのテーパー形状の先端部におけるコア層の幅は、0.2〜0.4μm程度と非常に小さな値である。良好な低結合損失を得るためには、先端部のコア層の幅を最適値の±0.1μm以内に制御する必要がある。しかしながら、先端部のコア層の幅を0.5μm以下にしようとすると、フォトリソグラフィーやエッチングによる加工精度を高精度に行なうことが極めて難しくなるため、コア層の幅を最適値に対して高精度でかつ再現性良く制御することは非常に困難であるという問題があった。   However, in a spot size converter using a width-tapered waveguide, a value on the order of submicrons is often required for the width of the core layer at the tapered tip. For example, the optical waveguide width of a typical semiconductor laser is about 2 μm, but at the tip of a tapered shape for a spot size converter for optimizing coupling with a single mode optical fiber or a PLC waveguide with a small Δ. The width of the core layer is a very small value of about 0.2 to 0.4 μm. In order to obtain good low coupling loss, it is necessary to control the width of the core layer at the tip within ± 0.1 μm of the optimum value. However, if the width of the core layer at the tip is made 0.5 μm or less, it becomes extremely difficult to perform processing accuracy by photolithography and etching with high accuracy. In addition, there is a problem that it is very difficult to control with good reproducibility.

また、厚さテーパー導波路において、選択成長によってコア層の層厚比を3倍以上と大きくする場合、その層厚の差に起因して、コア層の結晶品質が低下し、あるいは結晶成長自体が困難になるという問題があった。   In addition, in a thickness tapered waveguide, when the layer thickness ratio of the core layer is increased to 3 times or more by selective growth, the crystal quality of the core layer is reduced due to the difference in the layer thickness, or the crystal growth itself There was a problem that became difficult.

本発明は、上記に鑑みてなされたものであって、結合損失が低いとともに値のばらつきが少なく、かつ結晶品質が良好な半導体光導波路素子および半導体光導波路アレイ素子、ならびにその製造方法を提供することを目的とする。   The present invention has been made in view of the above, and provides a semiconductor optical waveguide device and a semiconductor optical waveguide array device that have low coupling loss, little variation in value, and good crystal quality, and a method for manufacturing the same. For the purpose.

上述した課題を解決し、目的を達成するために、本発明に係る半導体光導波路素子は、基板上に形成された埋込型の半導体光導波路素子であって、第1端部から第2端部に向かって幅と厚さとがテーパー状に減少するコア層を有するテーパー導波路を備え、前記コア層は、前記第1端部における層厚と前記第2端部における層厚との層厚比が1.5〜2.5であり、前記第2端部における幅が0.5μm以上1.0μm以下であることを特徴とする。   In order to solve the above-described problems and achieve the object, a semiconductor optical waveguide device according to the present invention is a buried type semiconductor optical waveguide device formed on a substrate, and includes a first end to a second end. A tapered waveguide having a core layer whose width and thickness decrease in a tapered manner toward the portion, and the core layer has a layer thickness of a layer thickness at the first end and a layer thickness at the second end The ratio is 1.5 to 2.5, and the width at the second end is not less than 0.5 μm and not more than 1.0 μm.

また、本発明に係る半導体光導波路素子は、上記の発明において、前記テーパー導波路のコア層は、前記層厚比が2〜2.5であり、前記第2端部における幅が0.8μm以上であることを特徴とする。   In the semiconductor optical waveguide device according to the present invention, in the above invention, the core layer of the tapered waveguide has a layer thickness ratio of 2 to 2.5, and a width at the second end is 0.8 μm. It is the above.

また、本発明に係る半導体光導波路素子は、上記の発明において、前記第2端部において前記テーパー導波路に接続し、該第2端部と同一の幅であり、長さが15〜80μmであるコア層を有する直線状の接続導波路をさらに備えることを特徴とする。   In the semiconductor optical waveguide device according to the present invention, in the above invention, the second end is connected to the tapered waveguide, has the same width as the second end, and has a length of 15 to 80 μm. It further includes a straight connection waveguide having a certain core layer.

また、本発明に係る半導体光導波路素子は、上記の発明において、前記接続導波路のコア層の長さが20〜60μmであることを特徴とする。   The semiconductor optical waveguide device according to the present invention is characterized in that, in the above invention, the length of the core layer of the connection waveguide is 20 to 60 μm.

また、本発明に係る半導体光導波路素子は、上記の発明において、2つの前記テーパー導波路と、前記2つのテーパー導波路の前記各第1端部において前記各コア層に接続した活性コア層を有する半導体能動光導波路と、を備えることを特徴とする。   Moreover, the semiconductor optical waveguide device according to the present invention includes the two tapered waveguides and the active core layer connected to the core layers at the first end portions of the two tapered waveguides. And a semiconductor active optical waveguide.

また、本発明に係る半導体光導波路素子は、上記の発明において、前記2つのテーパー導波路は、曲げ導波路を介して前記半導体能動光導波路に接続しており、前記2つのテーパー導波路の前記各第2端部の端面が、当該半導体光導波路素子の光の入出射端面に対し傾斜していることを特徴とする。   Further, in the semiconductor optical waveguide device according to the present invention, in the above invention, the two tapered waveguides are connected to the semiconductor active optical waveguide via a bending waveguide, and the two tapered waveguides The end face of each second end portion is inclined with respect to the light incident / exit end face of the semiconductor optical waveguide device.

また、本発明に係る半導体光導波路素子は、上記の発明において、前記テーパー導波路のコア層は、マスク幅が80μm以下の選択成長マスクを用いて選択成長によって形成したものであることを特徴とする。   The semiconductor optical waveguide device according to the present invention is characterized in that, in the above invention, the core layer of the tapered waveguide is formed by selective growth using a selective growth mask having a mask width of 80 μm or less. To do.

また、本発明に係る半導体光導波路アレイ素子は、2つ以上の上記発明のいずれか一つに記載の半導体光導波路素子を100μm以下の間隔でアレイ状に配列したものであることを特徴とする。   A semiconductor optical waveguide array element according to the present invention is characterized in that the semiconductor optical waveguide elements according to any one of two or more of the above inventions are arranged in an array at intervals of 100 μm or less. .

また、本発明に係る半導体光導波路素子の製造方法は、基板上に形成された埋込型の半導体光導波路素子の製造方法であって、選択成長によって、第1端部から第2端部に向かって厚さがテーパー状に減少するコア層を形成する選択成長工程と、前記厚さをテーパー状に形成したコア層を、前記第1端部から前記第2端部に向かって幅がテーパー状に減少する形状にエッチングするエッチング工程と、を含むことを特徴とする。   A method for manufacturing a semiconductor optical waveguide device according to the present invention is a method for manufacturing an embedded semiconductor optical waveguide device formed on a substrate, wherein the semiconductor optical waveguide device is selectively grown from a first end to a second end. A selective growth step of forming a core layer whose thickness decreases in a taper shape, and a taper width of the core layer in which the thickness is formed in a taper shape from the first end portion toward the second end portion. And an etching step of etching into a shape that decreases in a shape.

また、本発明に係る半導体光導波路素子の製造方法は、上記の発明において、前記選択成長工程は、前記コア層を、前記第1端部における層厚と前記第2端部における層厚との層厚比が1.5〜2.5になるように選択成長を行い、前記エッチング工程は、前記第2端部における幅が0.5μm以上1.0μm以下になるようにエッチングを行なうことを特徴とする。   In the method of manufacturing a semiconductor optical waveguide device according to the present invention, in the above invention, the selective growth step may be configured such that the core layer has a layer thickness at the first end and a layer thickness at the second end. The selective growth is performed so that the layer thickness ratio is 1.5 to 2.5, and the etching step is performed so that the width at the second end is 0.5 μm or more and 1.0 μm or less. Features.

また、本発明に係る半導体光導波路素子の製造方法は、上記の発明において、前記選択成長工程は、マスク幅が80μm以下の選択成長マスクを用いて選択成長を行なうことを特徴とする。   The method of manufacturing a semiconductor optical waveguide device according to the present invention is characterized in that, in the above invention, the selective growth step performs selective growth using a selective growth mask having a mask width of 80 μm or less.

また、本発明に係る半導体光導波路アレイ素子の製造方法は、上記の発明のいずれか一つに記載の製造方法によって、100μm以下の間隔でアレイ状に配列した半導体光導波路素子を製造することを特徴とする。   Moreover, the manufacturing method of the semiconductor optical waveguide array element according to the present invention includes manufacturing the semiconductor optical waveguide elements arranged in an array at intervals of 100 μm or less by the manufacturing method according to any one of the above inventions. Features.

本発明によれば、結合損失が低いとともに値のばらつきが少なく、かつ結晶品質が良好な半導体光導波路素子および半導体光導波路アレイ素子を実現できるという効果を奏する。   According to the present invention, it is possible to realize a semiconductor optical waveguide element and a semiconductor optical waveguide array element that have low coupling loss, little variation in value, and good crystal quality.

図1は、実施の形態1に係る半導体光導波路素子の模式的な平面図である。FIG. 1 is a schematic plan view of the semiconductor optical waveguide device according to the first embodiment. 図2は、図1に示す半導体光導波路素子のA−A線断面図である。2 is a cross-sectional view of the semiconductor optical waveguide element shown in FIG. 図3は、図1に示す半導体光導波路素子のB−B線断面図である。FIG. 3 is a cross-sectional view of the semiconductor optical waveguide device shown in FIG. 図4は、図1に示す半導体光導波路素子のC−C線断面図である。FIG. 4 is a cross-sectional view of the semiconductor optical waveguide device shown in FIG. 図5は、実施例1〜3、比較例1〜4に係る半導体光導波路素子の特性を示す図である。FIG. 5 is a diagram illustrating characteristics of the semiconductor optical waveguide devices according to Examples 1 to 3 and Comparative Examples 1 to 4. 図6は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 6 is a diagram for explaining an example of the method for manufacturing the semiconductor optical waveguide device according to the first embodiment. 図7は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 7 is a diagram for explaining an example of the method for manufacturing the semiconductor optical waveguide device according to the first embodiment. 図8は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 8 is a diagram for explaining an example of the method for manufacturing the semiconductor optical waveguide device according to the first embodiment. 図9は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 9 is a diagram for explaining an example of the method of manufacturing the semiconductor optical waveguide device according to the first embodiment. 図10は、層厚比のマスク幅および開口幅依存性を示す図である。FIG. 10 is a diagram showing the dependency of the layer thickness ratio on the mask width and the opening width. 図11は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 11 is a diagram for explaining an example of the method for manufacturing the semiconductor optical waveguide device according to the first embodiment. 図12は、実施の形態1に係る半導体光導波路素子の製造方法の一例を説明する図である。FIG. 12 is a diagram for explaining an example of the method for manufacturing the semiconductor optical waveguide device according to the first embodiment. 図13は、実施の形態2に係る半導体光導波路アレイ素子の模式的な平面図である。FIG. 13 is a schematic plan view of the semiconductor optical waveguide array device according to the second embodiment. 図14は、図13に示す半導体光導波路アレイ素子のD−D線断面図である。14 is a cross-sectional view taken along line DD of the semiconductor optical waveguide array element shown in FIG. 図15は、実施の形態2に係る半導体光導波路アレイ素子の製造方法の一例を説明する図である。FIG. 15 is a diagram for explaining an example of a method for manufacturing a semiconductor optical waveguide array device according to the second embodiment. 図16は、実施の形態2、3に係る半導体光導波路アレイ素子における劈開位置を説明する図である。FIG. 16 is a diagram for explaining a cleavage position in the semiconductor optical waveguide array device according to the second and third embodiments. 図17は、劈開位置ずれと結合損失の増加量との関係を示す図である。FIG. 17 is a diagram illustrating a relationship between the cleavage position shift and the increase in coupling loss.

以下に、図面を参照して本発明に係る半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法の実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。   Embodiments of a semiconductor optical waveguide device, a semiconductor optical waveguide array device, and a manufacturing method thereof according to the present invention will be described below with reference to the drawings. Note that the present invention is not limited to the embodiments. In the description of the drawings, the same or corresponding elements are appropriately denoted by the same reference numerals. Further, the drawings are schematic, and it should be noted that the relationship between the thickness and width of each layer, the ratio of each layer, and the like are different from the actual ones. Also in the drawings, there are included portions having different dimensional relationships and ratios.

(実施の形態1)
はじめに、本発明の実施の形態1に係る半導体光導波路素子について説明する。図1は、本実施の形態1に係る半導体光導波路素子の模式的な平面図である。図1に示すように、この半導体光導波路素子100は、順次接続した、テーパー導波路であるスポットサイズ変換器110と、曲げ導波路120と、半導体能動光導波路である半導体光増幅器(SOA:Semiconductor Optical Amplifier)130と、曲げ導波路140と、テーパー導波路であるスポットサイズ変換器150とを備えている。図1は、これらの導波路のコア層(または活性コア層)の幅方向の形状を示している。また、この半導体光導波路素子100は、光入射端面100aと、光出射端面100bとを有する。光入射端面100aと光出射端面100bとは、劈開により形成されており、表面に無反射コーティングが施されている。
(Embodiment 1)
First, the semiconductor optical waveguide device according to the first embodiment of the present invention will be described. FIG. 1 is a schematic plan view of the semiconductor optical waveguide device according to the first embodiment. As shown in FIG. 1, the semiconductor optical waveguide device 100 includes a spot size converter 110 that is a tapered waveguide, a bending waveguide 120, and a semiconductor optical amplifier (SOA: Semiconductor) that is a semiconductor active optical waveguide, which are sequentially connected. Optical amplifier) 130, a bending waveguide 140, and a spot size converter 150 that is a tapered waveguide. FIG. 1 shows the shape in the width direction of the core layer (or active core layer) of these waveguides. The semiconductor optical waveguide device 100 has a light incident end face 100a and a light emitting end face 100b. The light incident end face 100a and the light emitting end face 100b are formed by cleavage, and a non-reflective coating is applied to the surface.

スポットサイズ変換器110は、第1端部110aと第2端部110bとを有している。また、スポットサイズ変換器150は、第1端部150aと第2端部150bとを有している。また、スポットサイズ変換器110、150は、それぞれ第1端部110a、150aにおいて曲げ導波路120、140を介してSOA130に接続している。また、光入射端面100aにおける光の反射を抑制するために、スポットサイズ変換器110の第2端部110bの端面が、光入射端面100aに対し7度傾斜している。同様に、スポットサイズ変換器150の第2端部150bの端面が、光出射端面100bに対し7度傾斜している。   The spot size converter 110 has a first end 110a and a second end 110b. The spot size converter 150 has a first end 150a and a second end 150b. The spot size converters 110 and 150 are connected to the SOA 130 via the bent waveguides 120 and 140 at the first ends 110a and 150a, respectively. Further, in order to suppress the reflection of light at the light incident end face 100a, the end face of the second end portion 110b of the spot size converter 110 is inclined by 7 degrees with respect to the light incident end face 100a. Similarly, the end surface of the second end 150b of the spot size converter 150 is inclined by 7 degrees with respect to the light emitting end surface 100b.

ここで、図1に示すように、スポットサイズ変換器110は、第1端部110aから第2端部110bに向かって、光の伝搬方向に沿って幅がテーパー状に減少するコア層を有している。また、スポットサイズ変換器150は、第1端部150aから第2端部150bに向かって、光の伝搬方向に沿って幅がテーパー状に減少するコア層を有している。   Here, as shown in FIG. 1, the spot size converter 110 has a core layer whose width decreases in a tapered shape along the light propagation direction from the first end 110a to the second end 110b. is doing. Further, the spot size converter 150 has a core layer whose width decreases in a tapered shape along the light propagation direction from the first end 150a to the second end 150b.

また、スポットサイズ変換器150の第2端部150bにおけるコア層の幅は0.5μm以上1.0μm以下、好ましくは0.8μm以上である。また、第1端部150aにおけるコア層の幅は、曲げ導波路120、140のコア層およびSOA130の活性コア層の幅と同一であり、たとえば波長1.55μm帯の光をシングルモード伝送するように、2μmに設定されている。また、スポットサイズ変換器150の光の伝搬方向の長さは300μmであるが、たとえば200〜500μmとできる。スポットサイズ変換器110の形状はスポットサイズ変換器150と同一である。すなわち、第2端部110bにおけるコア層の幅は0.5μm以上1.0μm以下、好ましくは0.8μm以上であり、第1端部110aにおけるコア層の幅はたとえば2μmであり、光の伝搬方向の長さはたとえば300μmである。   The width of the core layer at the second end 150b of the spot size converter 150 is 0.5 μm or more and 1.0 μm or less, preferably 0.8 μm or more. The width of the core layer at the first end 150a is the same as the width of the core layers of the bending waveguides 120 and 140 and the active core layer of the SOA 130. For example, light in the 1.55 μm wavelength band is transmitted in a single mode. Is set to 2 μm. Moreover, although the length of the light propagation direction of the spot size converter 150 is 300 μm, it can be, for example, 200 to 500 μm. The shape of the spot size converter 110 is the same as that of the spot size converter 150. That is, the width of the core layer at the second end portion 110b is 0.5 μm or more and 1.0 μm or less, preferably 0.8 μm or more, and the width of the core layer at the first end portion 110a is, for example, 2 μm. The length in the direction is, for example, 300 μm.

つぎに、この半導体光導波路素子100の断面構造について説明する。図2は、図1に示す半導体光導波路素子100のA−A線断面図である。図3は、図1に示す半導体光導波路素子100のB−B線断面図である。図4は、図1に示す半導体光導波路素子100のC−C線断面図である。   Next, a cross-sectional structure of the semiconductor optical waveguide device 100 will be described. 2 is a cross-sectional view taken along line AA of the semiconductor optical waveguide device 100 shown in FIG. 3 is a cross-sectional view of the semiconductor optical waveguide device 100 shown in FIG. FIG. 4 is a cross-sectional view of the semiconductor optical waveguide device 100 shown in FIG.

図2に示すように、この半導体光導波路素子100は、裏面にAuGeNi/Au構造のn側電極101を形成した、n型InPからなる共通の基板102上に、バッファ層としても機能するn型InPからなる下部クラッド層103と、ノンドープのInGaAsPからなるコア層111、121、141、151、およびInGaAsPからなり、多重量子井戸(MQW:Multi Quantum Well)構造の上下に分離閉じ込めヘテロ構造(SCH:Separate Confinement Heterostructure)を形成したMQW−SCH構造を有する活性コア層131と、ノンドープのInPからなる上部クラッド層112、122、142、152およびp型InPからなる上部クラッド層132と、p型InPからなる共通の上部クラッド層105と、p型InGaAsPからなるコンタクト層133と、AuZnからなるp側電極134とが順次積層して形成されている。   As shown in FIG. 2, this semiconductor optical waveguide device 100 has an n-type that also functions as a buffer layer on a common substrate 102 made of n-type InP, with an n-side electrode 101 having an AuGeNi / Au structure formed on the back surface. A lower clad layer 103 made of InP, a core layer 111, 121, 141, 151 made of non-doped InGaAsP, and InGaAsP, and a separate confinement heterostructure (SCH) above and below a multi quantum well (MQW) structure An active core layer 131 having an MQW-SCH structure in which a separate confinement heterostructure) is formed, upper cladding layers 112, 122, 142, and 152 made of non-doped InP, and an upper cladding layer 132 made of p-type InP, and p-type InP. A common upper cladding layer 105 and p-type InGaAsP A contact layer 133 made of AuZn and a p-side electrode 134 made of AuZn are sequentially stacked.

また、コア層111、上部クラッド層112は、スポットサイズ変換器110を構成する。コア層121、上部クラッド層122は、曲げ導波路120を構成する。活性コア層131、上部クラッド層132は、SOA130を構成する。コア層141、上部クラッド層142は、曲げ導波路140を構成する。コア層151、上部クラッド層152は、スポットサイズ変換器150を構成する。また、p型のコンタクト層133およびp側電極134は活性コア層131の上部の領域に形成されている。   The core layer 111 and the upper cladding layer 112 constitute a spot size converter 110. The core layer 121 and the upper clad layer 122 constitute the bending waveguide 120. The active core layer 131 and the upper clad layer 132 constitute the SOA 130. The core layer 141 and the upper clad layer 142 constitute the bending waveguide 140. The core layer 151 and the upper clad layer 152 constitute a spot size converter 150. Further, the p-type contact layer 133 and the p-side electrode 134 are formed in the upper region of the active core layer 131.

上記のように、この半導体光導波路素子100は、スポットサイズ変換器110、150、曲げ導波路120、140、およびSOA130を、共通の基板102上にモノリシックに集積したものである。   As described above, the semiconductor optical waveguide device 100 is obtained by monolithically integrating the spot size converters 110 and 150, the bending waveguides 120 and 140, and the SOA 130 on the common substrate 102.

ここで、図2に示すように、スポットサイズ変換器110のコア層111は、第1端部110aから第2端部110bに向かって、光の伝搬方向に沿って厚さがテーパー状に減少している。また、スポットサイズ変換器150のコア層151は、第1端部150aから第2端部150bに向かって、光の伝搬方向に沿って厚さがテーパー状に減少している。   Here, as shown in FIG. 2, the core layer 111 of the spot size converter 110 decreases in a taper shape along the light propagation direction from the first end 110a to the second end 110b. is doing. Further, the core layer 151 of the spot size converter 150 has a thickness that decreases in a taper shape along the light propagation direction from the first end 150a to the second end 150b.

また、スポットサイズ変換器150の第1端部150aにおけるコア層151の層厚T1と、第2端部150bにおけるコア層151の層厚T2との層厚比(T1/T2)は1.5〜2.5、好ましくは2〜2.5である。すなわち、層厚T1が200nmであれば、層厚T2は約80〜133.3nm、好ましくは100nm以下である。また、スポットサイズ変換器110の第2端部110bにおけるコア層111の層厚と、第2端部110bにおけるコア層111の層厚との層厚比も1.5〜2.5、好ましくは2〜2.5である。また、曲げ導波路120、140のコア層121、141、およびSOA130の活性コア層131の層厚は、層厚T1と同一である。   The layer thickness ratio (T1 / T2) between the layer thickness T1 of the core layer 151 at the first end 150a of the spot size converter 150 and the layer thickness T2 of the core layer 151 at the second end 150b is 1.5. -2.5, preferably 2-2.5. That is, when the layer thickness T1 is 200 nm, the layer thickness T2 is about 80 to 133.3 nm, preferably 100 nm or less. The layer thickness ratio between the layer thickness of the core layer 111 at the second end 110b of the spot size converter 110 and the layer thickness of the core layer 111 at the second end 110b is also 1.5 to 2.5, preferably 2 to 2.5. The thicknesses of the core layers 121 and 141 of the bending waveguides 120 and 140 and the active core layer 131 of the SOA 130 are the same as the layer thickness T1.

つぎに、図3を用いてスポットサイズ変換器150の断面構造についてさらに説明する。図3に示すように、下部クラッド層103の一部、コア層151、および上部クラッド層152はメサ構造を有している。そして、このメサ構造は、FeドープのInPからなる半絶縁層104aとn型InP層104bとからなる電流阻止層104によって埋め込まれている。すなわち、スポットサイズ変換器150は埋込型の光導波路である。なお、他の受動光導波路であるスポットサイズ変換器110、曲げ導波路120、140も同様の断面構造を有する埋込型の光導波路である。   Next, the sectional structure of the spot size converter 150 will be further described with reference to FIG. As shown in FIG. 3, a part of the lower cladding layer 103, the core layer 151, and the upper cladding layer 152 have a mesa structure. This mesa structure is buried by a current blocking layer 104 made of a semi-insulating layer 104a made of Fe-doped InP and an n-type InP layer 104b. That is, the spot size converter 150 is an embedded optical waveguide. Note that the spot size converter 110 and the bending waveguides 120 and 140, which are other passive optical waveguides, are also embedded optical waveguides having the same cross-sectional structure.

つぎに、図4を用いてSOA130の断面構造についてさらに説明する。図4に示すように、下部クラッド層103の一部、活性コア層131、および上部クラッド層132はメサ構造を有しており、FeドープのInPからなる半絶縁層104aとn型InP層104bとからなる電流阻止層104によって埋め込まれている。すなわち、SOA130は埋込型の光導波路であって、電流阻止層104による電流狭窄構造を有している。したがって、n側電極101とp側電極134との間に電圧を印加し、電流を注入すると、電流阻止層104の効果によって、活性コア層131に高密度に電流を注入することができる。   Next, the cross-sectional structure of the SOA 130 will be further described with reference to FIG. As shown in FIG. 4, a part of the lower cladding layer 103, the active core layer 131, and the upper cladding layer 132 have a mesa structure, and a semi-insulating layer 104a and an n-type InP layer 104b made of Fe-doped InP. Embedded in a current blocking layer 104 consisting of That is, the SOA 130 is a buried optical waveguide and has a current confinement structure by the current blocking layer 104. Therefore, when a voltage is applied between the n-side electrode 101 and the p-side electrode 134 and current is injected, current can be injected into the active core layer 131 at a high density due to the effect of the current blocking layer 104.

また、図1、2に示すように、スポットサイズ変換器110の第2端部110bと光入射端面100aとの間、およびスポットサイズ変換器150の第2端部150bと光出射端面100bとの間には、半絶縁層104aおよびn型InP層104bによる窓構造が形成されており、上述した7度の傾斜とともに端面反射をさらに抑制している。   In addition, as shown in FIGS. 1 and 2, between the second end portion 110b of the spot size converter 110 and the light incident end surface 100a, and between the second end portion 150b of the spot size converter 150 and the light emitting end surface 100b. A window structure is formed between the semi-insulating layer 104a and the n-type InP layer 104b between them, and the end face reflection is further suppressed together with the above-described inclination of 7 degrees.

この半導体光導波路素子100は、たとえばPLC導波路やシングルモード光ファイバに接続して使用する。すなわち、たとえば入力側のPLC導波路から出力した波長1.55μm帯の光を光入射端面100aを介してスポットサイズ変換器110の第2端部110bに入力させると、スポットサイズ変換器110は入力された光のスポットサイズをSOA130のスポットサイズに近づけるように変換して、曲げ導波路120を介してSOA130に入力させる。SOA130は、入力された光を増幅し、増幅光を曲げ導波路140を介してスポットサイズ変換器150に入力させる。スポットサイズ変換器150は、入力された増幅光のスポットサイズを出力側のPLC導波路のスポットサイズに近づけるように変換して、第2端部150bから出力し、光出射端面100bを介して出力側のPLC導波路に出力する。   The semiconductor optical waveguide device 100 is used by being connected to a PLC waveguide or a single mode optical fiber, for example. That is, for example, when light having a wavelength of 1.55 μm band output from the PLC waveguide on the input side is input to the second end portion 110b of the spot size converter 110 via the light incident end surface 100a, the spot size converter 110 is input. The spot size of the emitted light is converted so as to be close to the spot size of the SOA 130 and input to the SOA 130 via the bending waveguide 120. The SOA 130 amplifies the input light and inputs the amplified light to the spot size converter 150 via the bending waveguide 140. The spot size converter 150 converts the spot size of the input amplified light so as to be close to the spot size of the PLC waveguide on the output side, outputs the spot size from the second end 150b, and outputs it via the light emitting end face 100b. Output to the side PLC waveguide.

ここで、本実施の形態1に係る半導体光導波路素子100は、スポットサイズ変換器150のコア層151が、第1端部150aから第2端部150bに向かって幅と厚さとがテーパー状に減少する形状を有しており、第1端部150aにおける層厚T1と、第2端部150bにおける層厚T2との層厚比が1.5〜2.5、好ましくは2〜2.5であり、第2端部150bにおける幅W1が0.5μm以上1.0μm以下、好ましくは0.8μm以上であることとによって、出力側のPLC導波路と接続した場合に、結合損失が低いとともに値のばらつきが少ないという効果を奏する。また、スポットサイズ変換器110についても、コア層111が、第1端部110aから第2端部110bに向かって幅と厚さとがテーパー状に減少する形状を有しており、第1端部110aにおける層厚と、第2端部110bにおける層厚との層厚比が1.5〜2.5、好ましくは2〜2.5であり、第2端部110bにおける幅が0.5μm以上1.0μm以下、好ましくは0.8μm以上であることによって、入力側のPLC導波路と接続した場合に、結合損失が低いとともに値のばらつきが少ないという効果を奏する。   Here, in the semiconductor optical waveguide device 100 according to the first embodiment, the core layer 151 of the spot size converter 150 is tapered in width and thickness from the first end 150a to the second end 150b. The layer thickness ratio of the layer thickness T1 at the first end 150a and the layer thickness T2 at the second end 150b is 1.5 to 2.5, preferably 2 to 2.5. When the width W1 of the second end 150b is 0.5 μm or more and 1.0 μm or less, preferably 0.8 μm or more, the coupling loss is low when connected to the PLC waveguide on the output side. There is an effect that there is little variation in values. In the spot size converter 110 as well, the core layer 111 has a shape in which the width and thickness decrease from the first end portion 110a toward the second end portion 110b in a tapered shape. The layer thickness ratio of the layer thickness at 110a to the layer thickness at the second end 110b is 1.5 to 2.5, preferably 2 to 2.5, and the width at the second end 110b is 0.5 μm or more. When the thickness is 1.0 μm or less, preferably 0.8 μm or more, when connected to the PLC waveguide on the input side, there are effects that the coupling loss is low and the variation in value is small.

上記効果について実施例、比較例を用いて具体的に説明する。本発明の実施例1〜3、比較例1〜4として、様々なテーパー形状の埋込型のスポットサイズ変換器を作製し、そのPLC導波路との波長1.55μmにおける結合損失の特性を測定した。具体的には、本実施の形態1と同様の断面形状のスポットサイズ変換器であって、コア層の第1端部における層厚と第2端部における層厚との層厚比を1〜4の間で変化させ、それぞれの比についてテーパー形状の幅を最適幅付近で変化させたスポットサイズ変換器の素子を基板上に作製し、劈開により形成した両端面に無反射コーティングを施してから、幅狭の第2端部を出力端として、波長1.55μmの光を用いてPLC導波路との結合損失の特性評価を行った。なお、PLC導波路は、コア層とクラッド部との比屈折率差Δが1.2%であり、コア層のサイズが6μm×6μmである一般的に使用されている特性のものを使用した。また、各スポットサイズ変換器において、出力端部でのコア層の幅が最適幅から0.1μmずれた場合の結合損失の増加量も測定し、コア層の幅の誤差が結合損失に与える影響について比較を行った。なお、コア層のテーパー形状の形成は、選択成長により行なったが、その具体的方法については後述する。   The above effect will be specifically described using examples and comparative examples. As Examples 1 to 3 and Comparative Examples 1 to 4 of the present invention, various taper-shaped embedded spot size converters were produced, and the characteristics of coupling loss with the PLC waveguide at a wavelength of 1.55 μm were measured. did. Specifically, in the spot size converter having the same cross-sectional shape as in the first embodiment, the layer thickness ratio between the layer thickness at the first end of the core layer and the layer thickness at the second end is set to 1 to 1. After making a spot size converter element on the substrate with the width of the taper shape changed in the vicinity of the optimum width for each ratio, and applying anti-reflective coating to both end faces formed by cleaving The characteristics of the coupling loss with the PLC waveguide were evaluated using light with a wavelength of 1.55 μm, using the narrow second end as the output end. Note that the PLC waveguide having a commonly used characteristic in which the relative refractive index difference Δ between the core layer and the clad portion is 1.2% and the size of the core layer is 6 μm × 6 μm is used. . In each spot size converter, the amount of increase in coupling loss when the core layer width at the output end deviates from the optimum width by 0.1 μm is also measured, and the effect of core layer width error on coupling loss A comparison was made. The taper shape of the core layer was formed by selective growth, and a specific method thereof will be described later.

図5は、実施例1〜3、比較例1〜4に係る半導体光導波路素子の特性を示す図である。図5において、比較例1である層厚比が1、すなわちコア層の厚さは一定であり、幅方向のみにテーパー形状を有するスポットサイズ変換器では、結合損失が最低となる出力端部の最適幅は0.3μmであり、この最適幅でのPLC導波路との結合損失は0.9dBと若干大きめであった。また、出力端部の幅が最適幅の0.3μmから±0.1μmずれた場合、すなわち幅の誤差0.1μmの場合の、最適幅からの結合損失の増加量は、増分が大きい側(この場合は幅が0.2μmの場合)で0.6dBと大きく、幅に対するトレランスが非常に厳しかった。また、比較例2である層厚比が1.2の場合も、最適幅での結合損失が0.8dBと若干大きく、誤差0.1μmの場合の結合損失の増加量は0.5dBと大きかった。   FIG. 5 is a diagram illustrating characteristics of the semiconductor optical waveguide devices according to Examples 1 to 3 and Comparative Examples 1 to 4. In FIG. 5, in the spot size converter having a layer thickness ratio of 1 that is Comparative Example 1, that is, the thickness of the core layer is constant, and has a tapered shape only in the width direction, the output end portion that has the lowest coupling loss is obtained. The optimum width was 0.3 μm, and the coupling loss with the PLC waveguide at this optimum width was slightly large, 0.9 dB. Further, when the width of the output end is shifted by ± 0.1 μm from the optimum width of 0.3 μm, that is, when the width error is 0.1 μm, the increase amount of the coupling loss from the optimum width is the larger increment side ( In this case, when the width is 0.2 μm, it is as large as 0.6 dB, and the tolerance for the width is very strict. Also, when the layer thickness ratio is 1.2 in Comparative Example 2, the coupling loss at the optimum width is slightly large as 0.8 dB, and the increase in coupling loss when the error is 0.1 μm is as large as 0.5 dB. It was.

これに対して、実施例1〜3である層厚比が1.5〜2.5の場合は、最適幅は0.5〜1.0μmであったが、最適幅での結合損失が0.4〜0.6dBと小さく、しかも誤差0.1μmの場合の結合損失の増加量が0.3dB以下と小さく、幅に対するトレランスが緩和されていた。特に、層厚比が2〜2.5の場合は、最適幅は0.8〜1.0μmであったが、最適幅での結合損失が0.4〜0.5dBと小さく、誤差0.1μmの場合の結合損失の増加量が0.1dB未満と極めて小さかった。また、実施例1〜3は、比較例1、2の場合よりも最適幅が広く、製造が容易なものである。   On the other hand, when the layer thickness ratio of Examples 1 to 3 was 1.5 to 2.5, the optimum width was 0.5 to 1.0 μm, but the coupling loss at the optimum width was 0. The increase in coupling loss when the error is as small as 0.4 to 0.6 dB and the error is 0.1 μm is as small as 0.3 dB or less, and the tolerance for the width is relaxed. In particular, when the layer thickness ratio is 2 to 2.5, the optimum width is 0.8 to 1.0 μm, but the coupling loss at the optimum width is as small as 0.4 to 0.5 dB, and the error is 0. The increase in coupling loss in the case of 1 μm was extremely small, less than 0.1 dB. Moreover, Examples 1-3 are wider than the case of the comparative examples 1 and 2, and manufacture is easy.

しかしながら、比較例3、4である、層厚比が3の場合や層厚比が4であり厚さ方向のみにテーパー形状を有する場合は、誤差による結合損失の増加量は小さいものの、最適幅での結合損失が0.8dB以上と大きくなった。また、比較例3、4の場合は、素子ごとで結合損失にばらつきが見られ、良好な素子の歩留まりが低下した。また、比較例3、4では、厚さ方向のテーパー形状を形成する際の選択成長において、一部に多結晶の堆積が発生するという異常が生じた。この異常成長は比較例4において特に顕著であった。比較例3、4の場合は、このような選択成長における異常が生じたり、その後の製造プロセスに支障をきたしたりするために、特性にばらつきが生じていると考えられるが、これについては後で説明する。   However, in Comparative Examples 3 and 4, when the layer thickness ratio is 3 or when the layer thickness ratio is 4 and has a taper shape only in the thickness direction, the amount of increase in coupling loss due to error is small, but the optimum width The coupling loss at a high value was 0.8 dB or more. In Comparative Examples 3 and 4, there was variation in coupling loss between elements, and the yield of good elements was reduced. Further, in Comparative Examples 3 and 4, there was an abnormality that polycrystalline deposition partially occurred in the selective growth when forming the taper shape in the thickness direction. This abnormal growth was particularly remarkable in Comparative Example 4. In the case of Comparative Examples 3 and 4, it is considered that such abnormalities in selective growth occur and the subsequent manufacturing process is hindered, resulting in variations in characteristics. explain.

以上の結果から、最適幅での結合損失および幅の誤差に対する製造上のトレランス、さらには結合損失のばらつきなどを考慮すると、スポットサイズ変換器において、コア層が、幅方向および厚さ方向にテーパー形状を有し、かつ層厚比が1.5〜2.5であり、出力端部(第2端部)の幅が0.5〜1.0μmであることが好ましい。更に好適には、層厚比が2〜2.5であり、出力端部の幅が0.8〜1.0μmであれば、幅の誤差による結合損失の増加が非常に小さい値に抑えられるため、結合損失の特性が安定し、製造にも非常に適している。   From the above results, considering the coupling loss at the optimum width and the manufacturing tolerance for the width error, as well as the variation in the coupling loss, the core layer is tapered in the width direction and the thickness direction in the spot size converter. Preferably, it has a shape, a layer thickness ratio of 1.5 to 2.5, and a width of the output end (second end) of 0.5 to 1.0 μm. More preferably, when the layer thickness ratio is 2 to 2.5 and the width of the output end is 0.8 to 1.0 μm, the increase in coupling loss due to the width error can be suppressed to a very small value. Therefore, the characteristic of the coupling loss is stable and very suitable for manufacturing.

以上説明したように、本実施の形態1に係る半導体光導波路素子100は、結合損失が低いとともに、トレランスの緩和の効果により値のばらつきが少ないものとなる。   As described above, the semiconductor optical waveguide device 100 according to the first embodiment has a low coupling loss and a small variation in value due to the effect of relaxation of tolerance.

(製造方法)
つぎに、本実施の形態1に係る半導体光導波路素子100の製造方法の一例について、図6〜12を用いて説明する。はじめに、図6に示すように、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法を用いて、基板102上に下部クラッド層103、活性コア層131、上部クラッド層132を結晶成長する。
(Production method)
Next, an example of a method for manufacturing the semiconductor optical waveguide device 100 according to the first embodiment will be described with reference to FIGS. First, as shown in FIG. 6, a lower clad layer 103, an active core layer 131, and an upper clad layer 132 are crystal-grown on a substrate 102 by using a metal organic chemical vapor deposition (MOCVD) method. .

つぎに、全面にSiNx膜を成膜した後、このSiNx膜を図7に示すような形状にパターニングしてマスクM1を形成する。図7において、符号G1は図1に示す形成すべき導波路の幅方向の形状を示している。このマスクM1は、SOA130を形成する領域を保護するマスクと、厚さ方向のテーパー形状を形成するための選択成長用マスクとを同時に形成したものである。このマスクM1の選択成長用マスクの部分は、開口幅Wg1を有し、マスク幅がマスク幅Wm1からスポットサイズ変換器の第2端部に向かって狭くなる楔形状を有している。なお、このマスク幅Wm1と開口幅Wg1との設定については後述するが、たとえばマスク幅Wm1を60μm、開口幅Wg1を20μmとする。   Next, after a SiNx film is formed on the entire surface, this SiNx film is patterned into a shape as shown in FIG. 7 to form a mask M1. In FIG. 7, reference numeral G1 indicates the shape in the width direction of the waveguide to be formed shown in FIG. This mask M1 is formed by simultaneously forming a mask for protecting the region where the SOA 130 is formed and a selective growth mask for forming a taper shape in the thickness direction. The selective growth mask portion of the mask M1 has an opening width Wg1, and has a wedge shape in which the mask width narrows from the mask width Wm1 toward the second end of the spot size converter. The setting of the mask width Wm1 and the opening width Wg1 will be described later. For example, the mask width Wm1 is set to 60 μm and the opening width Wg1 is set to 20 μm.

つぎに、図8に示すように、マスクM1をマスクとして、活性コア層131の底面に到る深さまでエッチングし、マスクM1が形成されていない領域PAの上部クラッド層132と活性コア層131とを除去する。マスクM1が形成された領域AAは、後にSOA130を形成する領域を含んでおり、活性コア層131と上部クラッド層132とを残している。   Next, as shown in FIG. 8, using the mask M1 as a mask, etching is performed to a depth reaching the bottom surface of the active core layer 131, and the upper cladding layer 132 and the active core layer 131 in the region PA where the mask M1 is not formed, Remove. The area AA where the mask M1 is formed includes an area where the SOA 130 will be formed later, and the active core layer 131 and the upper cladding layer 132 remain.

つぎに、図9に示すように、マスクM1を選択成長用マスクとして、選択成長によって、領域PAに、コア層111、121、141、151、および上部クラッド層112、122、142、152をバットジョイント成長する。なお、図9では、コア層141、151、および上部クラッド層142、152のみ記載している。このとき、図7に示したマスクM1の選択成長用マスクの形状は、選択成長を行う開口部分の両側に成長を行わないマスクを設けた形状としている。その結果、スポットサイズ変換器110、150の第2端部110b、150bに当たる領域ではマスクM1がほとんど存在しないために通常通りの成長レートで結晶成長が行われる。一方、第1端部110a、150aにあたる領域に近づくにつれてマスク幅が広くなっている。マスク上に供給された結晶成長用の原料はそこで消費されずに開口部にマイグレーションするので、開口部分では、その両側のマスク幅に応じて、より多くの原料が供給される。したがって、結晶の成長レートはマスク幅に応じて徐々に増加する。その結果、コア層111、151の厚さは、第1端部110a、150a側において厚く、第2端部110b、150b側に向かって徐々に薄くなり、厚さ方向にテーパー形状となる。   Next, as shown in FIG. 9, using the mask M1 as a selective growth mask, the core layers 111, 121, 141, 151 and the upper cladding layers 112, 122, 142, 152 are butted in the region PA by selective growth. Joint growth. In FIG. 9, only the core layers 141 and 151 and the upper cladding layers 142 and 152 are shown. At this time, the shape of the mask for selective growth of the mask M1 shown in FIG. 7 is a shape in which a mask that does not grow is provided on both sides of the opening portion where selective growth is performed. As a result, in the region corresponding to the second end portions 110b and 150b of the spot size converters 110 and 150, the mask M1 hardly exists, so that crystal growth is performed at a normal growth rate. On the other hand, the mask width becomes wider as the region corresponding to the first end portions 110a and 150a is approached. Since the crystal growth raw material supplied on the mask is not consumed there and migrates to the opening, more raw material is supplied to the opening in accordance with the mask width on both sides thereof. Therefore, the crystal growth rate gradually increases according to the mask width. As a result, the thicknesses of the core layers 111 and 151 are thicker on the first end portions 110a and 150a side, gradually become thinner toward the second end portions 110b and 150b side, and become tapered in the thickness direction.

なお、本発明者らが、MOCVD法を用いた選択成長における、コア層の層厚比のマスク幅Wm1および開口幅Wg1依存性を系統的に実験したところ、以下の結果を得た。図10は、層厚比のマスク幅Wm1および開口幅Wg1依存性を示す図である。図10に示すように、層厚比はマスク幅Wm1に対してほぼ線形的に増加し、かつその傾きは開口幅Wg1が狭くなるにつれて増加する。なお、MOCVD結晶成長装置や成長条件により多少の差異はあるものの、層厚比のマスク幅Wm1や開口幅Wg1の依存性は概ね同様の傾向を示す。   In addition, when the present inventors systematically experimented on the dependency of the layer thickness ratio of the core layer on the mask width Wm1 and the opening width Wg1 in the selective growth using the MOCVD method, the following results were obtained. FIG. 10 is a diagram showing the dependency of the layer thickness ratio on the mask width Wm1 and the opening width Wg1. As shown in FIG. 10, the layer thickness ratio increases almost linearly with respect to the mask width Wm1, and the inclination increases as the opening width Wg1 becomes narrower. Although there are some differences depending on the MOCVD crystal growth apparatus and growth conditions, the dependence of the layer thickness ratio on the mask width Wm1 and the opening width Wg1 shows a similar tendency.

たとえば、上述したようにマスク幅Wm1を60μm、開口幅Wg1を20μmとすると、図10に示すように、層厚比は約2となる。したがって、第1端部110a、150aにあたる領域近傍においては結晶の成長レートが通常部分の約2倍となる。この場合、コア層111、151の厚さは、第1端部110a、150a側で200nmとすると、第2端部110b、150b側で約100nmとなり、厚さ方向にテーパー形状となる。   For example, if the mask width Wm1 is 60 μm and the opening width Wg1 is 20 μm as described above, the layer thickness ratio is about 2, as shown in FIG. Therefore, in the vicinity of the region corresponding to the first end portions 110a and 150a, the crystal growth rate is about twice that of the normal portion. In this case, if the thickness of the core layers 111 and 151 is 200 nm on the first end portions 110a and 150a side, the thickness is about 100 nm on the second end portions 110b and 150b side, and becomes a taper shape in the thickness direction.

つぎに、選択成長に使用したマスクM1を除去した後、全面にSiNx膜を再度成膜し、このSiNxから、図11に示すような、導波路形状を形成するためのストライプパターンM2を形成する。なお、このストライプパターンM2は、図7に示すマスクM1の開口部の中心を通るように形成し、かつ端部に近づくほど幅が狭くなるように幅方向にテーパー形状にする。その後、このストライプパターンM2をマスクとして、下部クラッド層103の一部に到る深さまで(図3、4参照)ドライエッチングを行い、コア層111、121、141、151、および活性コア層131を含むメサ構造を形成する。更にその後、このストライプパターンM2を選択成長用マスクとして、半絶縁層104aとn型InP層104bを埋め込み成長し、メサ構造を埋め込む。これによって、コア層111、121、141、151、および活性コア層131は、埋込型の導波路となる。   Next, after removing the mask M1 used for selective growth, a SiNx film is formed again on the entire surface, and a stripe pattern M2 for forming a waveguide shape as shown in FIG. 11 is formed from this SiNx. . The stripe pattern M2 is formed so as to pass through the center of the opening of the mask M1 shown in FIG. 7, and is tapered in the width direction so that the width becomes narrower as it approaches the end. Thereafter, using this stripe pattern M2 as a mask, dry etching is performed to a depth reaching a part of the lower cladding layer 103 (see FIGS. 3 and 4), and the core layers 111, 121, 141, 151 and the active core layer 131 are formed. A mesa structure is formed. Further, using this stripe pattern M2 as a selective growth mask, the semi-insulating layer 104a and the n-type InP layer 104b are embedded and grown to embed a mesa structure. As a result, the core layers 111, 121, 141, 151 and the active core layer 131 become buried waveguides.

つぎに、ストライプパターンM2を除去した後、図12(a)に示すように、上部クラッド層112、122、132、142、152および電流阻止層104上に、共通の上部クラッド層105およびコンタクト層133を結晶成長する。つぎに、図12(b)に示すように、SOA130を形成すべき領域の上部以外のコンタクト層133は除去する。さらに、コンタクト層133上にp側電極134を形成し、基板102の裏面を研磨した後にn側電極101を形成する。その後、半導体層を成長した基板を劈開して光入射端面100a、光出射端面100bを形成し、光入射端面100a、光出射端面100bに無反射コーティングを施した後にさらに素子ごとに分離して、半導体光導波路素子100が完成する。   Next, after removing the stripe pattern M2, a common upper cladding layer 105 and contact layer are formed on the upper cladding layers 112, 122, 132, 142, 152 and the current blocking layer 104 as shown in FIG. 133 is crystal-grown. Next, as shown in FIG. 12B, the contact layer 133 other than the upper part of the region where the SOA 130 is to be formed is removed. Further, the p-side electrode 134 is formed on the contact layer 133, and the n-side electrode 101 is formed after the back surface of the substrate 102 is polished. Thereafter, the substrate on which the semiconductor layer has been grown is cleaved to form the light incident end face 100a and the light exit end face 100b, and after applying a non-reflective coating to the light incident end face 100a and the light exit end face 100b, each element is further separated. The semiconductor optical waveguide device 100 is completed.

ところで、図10からわかるように、特許文献1や上述した比較例3のように、層厚比を3にしようとすると、開口幅Wg1が20μmの場合でマスク幅Wm1を100μm程度にする必要がある。また、開口部内には、後の工程で光導波路のメサストライプ形状を形成するため、開口幅Wg1を極端に狭くすることは難しいが、開口幅Wg1を6μmと極端に狭くした場合でも、層厚比を3にするためにはマスク幅Wm1を70μm程度にする必要がある。ここで、スポットサイズ変換器をアレイ状に複数配置する場合を考えると、スポットサイズ変換器同士の配置間隔はマスク幅以下にはできないため、必要なマスク幅によって可能な配置間隔が制約を受けることになる。そうすると、配置間隔を50μm程度とした集積度の高いスポットサイズ変換器アレイを作製しようとしても、必要なマスク幅である70μmを確保できないために、3以上の層厚比を実現することができないといった問題が生じる。   As can be seen from FIG. 10, when the layer thickness ratio is set to 3 as in Patent Document 1 and Comparative Example 3 described above, it is necessary to set the mask width Wm1 to about 100 μm when the opening width Wg1 is 20 μm. is there. Further, in the opening, since the mesa stripe shape of the optical waveguide is formed in a later process, it is difficult to make the opening width Wg1 extremely narrow. However, even when the opening width Wg1 is extremely narrow as 6 μm, the layer thickness In order to make the ratio 3, the mask width Wm1 needs to be about 70 μm. Here, considering the case where a plurality of spot size converters are arranged in an array, the arrangement interval between spot size converters cannot be less than or equal to the mask width, so the possible arrangement interval is restricted by the required mask width. become. Then, even if an attempt is made to produce a highly integrated spot size converter array with an arrangement interval of about 50 μm, a necessary mask width of 70 μm cannot be secured, and a layer thickness ratio of 3 or more cannot be realized. Problems arise.

また、層厚比もしくは結晶の成長レートは、開口幅Wg1が狭いほど、もしくはマスク幅Wm1が広いほど大きくなる。しかし、選択成長領域とそうでない領域とで成長レートにあまり大きな差をつけると、成長平面内において成長する結晶層の格子歪に違いが生じ、製造する素子の信頼性を低下させる結晶転位が発生する要因ともなり得る。また、マスク幅Wm1を広くした場合、比較例3、4のように、本来結晶成長されないはずのマスク領域で異常成長が起こって多結晶が堆積してしまう確率が高くなる。このような多結晶堆積はその後のプロセスを行う支障となる。   The layer thickness ratio or the crystal growth rate increases as the opening width Wg1 is narrowed or the mask width Wm1 is widened. However, if there is a large difference in the growth rate between the selective growth region and the other region, there will be a difference in the lattice strain of the crystal layer that grows in the growth plane, and crystal dislocations that reduce the reliability of the device to be produced will occur. Can be a factor. Further, when the mask width Wm1 is widened, as in Comparative Examples 3 and 4, there is a high probability that polycrystals are deposited due to abnormal growth in a mask region that should not be crystally grown. Such polycrystalline deposition hinders subsequent processes.

また、もう一つの問題は、選択成長時に生じる格子歪である。通常、結晶成長では成長層の格子定数が基板の格子定数に一致するような組成(格子整合組成)とする。しかしながら、選択成長により層厚比を変化させる場合、層厚が薄い薄層部と厚い厚層部とでは、層厚だけでなく結晶の組成にも違いが生じる。通常は厚層部での格子整合を優先させるが、層厚比が大きくなると薄層部での格子不整合の影響が大きくなり、結晶成長で欠陥が発生してしまったり、成長可能な層厚が制限されたりする。結晶欠陥は光素子の信頼性に影響を及ぼすことがあるため、問題となる。   Another problem is lattice strain that occurs during selective growth. Usually, in crystal growth, the composition is such that the lattice constant of the growth layer matches the lattice constant of the substrate (lattice matching composition). However, when the layer thickness ratio is changed by selective growth, a difference occurs not only in the layer thickness but also in the crystal composition between the thin layer portion and the thick layer portion where the layer thickness is thin. Normally, priority is given to lattice matching in the thick layer part, but if the layer thickness ratio increases, the effect of lattice mismatch in the thin layer part increases, causing defects in crystal growth, and possible layer thickness Is restricted. Crystal defects are problematic because they can affect the reliability of optical elements.

これに対して、本実施の形態1では、コア層の幅と厚さの両方をテーパー形状にすることによって、好ましい層厚比を1.5〜2.5、特には2〜2.5という比較的小さい値にしている。その結果、上記の異常成長や結晶欠陥の問題は抑制され、結晶品質が良好なものとなる。また、配置間隔上の制約も緩和されるので、高密度に集積したアレイ素子を実現できる。   On the other hand, in this Embodiment 1, by making both the width and thickness of the core layer into a tapered shape, a preferable layer thickness ratio is 1.5 to 2.5, particularly 2 to 2.5. The value is relatively small. As a result, the above problems of abnormal growth and crystal defects are suppressed, and the crystal quality is improved. In addition, since restrictions on the arrangement interval are relaxed, an array element integrated with high density can be realized.

また、比較例3、4の場合は、選択成長用マスクのマスク幅Wm1を100μm以上と広く設定したが、一部のマスク上に多結晶が堆積してしまい、その堆積箇所付近からは、正常に機能する素子が製造できなかった。一方、実施例1〜3のように、マスク幅Wm1が80μm以下の場合は、多結晶堆積などの異常成長は見られなかった。したがって、マスク幅Wm1は80μm以下に設定することが好ましい。なお、マスク幅Wm1の下限としては、1.5〜2.5の層厚比を得るためには、図10からもわかるように20μm以上と設定することが好ましい。   In the case of Comparative Examples 3 and 4, the mask width Wm1 of the selective growth mask was set to be as wide as 100 μm or more. However, polycrystals were deposited on a part of the mask, and normal from the vicinity of the deposited portion. The element which functions was not able to be manufactured. On the other hand, when the mask width Wm1 was 80 μm or less as in Examples 1 to 3, no abnormal growth such as polycrystalline deposition was observed. Therefore, the mask width Wm1 is preferably set to 80 μm or less. The lower limit of the mask width Wm1 is preferably set to 20 μm or more as can be seen from FIG. 10 in order to obtain a layer thickness ratio of 1.5 to 2.5.

なお、上記実施の形態では、メサ構造を埋め込む電流阻止層は、Feドープの半絶縁層を用いたものであるが、p型InP層とn型InP層とからなるpn型の電流阻止層によって埋め込んでもよい。   In the above embodiment, the current blocking layer for embedding the mesa structure uses an Fe-doped semi-insulating layer, but the pn-type current blocking layer composed of a p-type InP layer and an n-type InP layer is used. May be embedded.

また、上記実施の形態では、SOAとスポットサイズ変換器との間に配置した曲げ導波路によって、スポットサイズ変換器の第2端部の端面を光入出射端面に対して7度傾斜させている。ここで、SOA自体を光入出射端面に対して斜めに配置したり、SOAを構成する導波路の一部に曲げ導波路を採用したりして、上記7度の傾斜を形成しても良い。ただし、埋込構造によるSOAの電流狭窄効果を再現性・信頼性良く実現するため、もしくは図9に示した工程において形成されるバットジョイント部分で発生する非結合光の成分が、光出射端面付近に迷光として混入することを防ぐためには、SOAとスポットサイズ変換器との間に曲げ導波路を配置する構成が好ましい。   Moreover, in the said embodiment, the end surface of the 2nd end part of a spot size converter is inclined 7 degree | times with respect to the light incident / exit end surface by the bending waveguide arrange | positioned between SOA and a spot size converter. . Here, the 7 ° inclination may be formed by arranging the SOA itself obliquely with respect to the light incident / exit end face, or adopting a bent waveguide as a part of the waveguide constituting the SOA. . However, in order to realize the current confinement effect of the SOA with the embedded structure with good reproducibility or reliability, the component of non-coupled light generated in the butt joint part formed in the process shown in FIG. In order to prevent the light from being mixed in as stray light, a configuration in which a bending waveguide is disposed between the SOA and the spot size converter is preferable.

(実施の形態2)
つぎに、本発明の実施の形態2に係る半導体光導波路アレイ素子について説明する。図13は、本実施の形態2に係る半導体光導波路アレイ素子の模式的な平面図である。図13に示すように、この半導体光導波路アレイ素子1000は、半導体光導波路素子200を配置間隔Pでアレイ状に配置したものである。半導体光導波路素子200の数は特に限定されないが、たとえば2〜128である。また、配置間隔Pは特に限定はされないが、100μm以下、たとえば50μm程度であれば半導体光導波路素子200を高密度に配置することができる。なお、配置間隔Pの下限としては、アレイ素子間のクロストーク低減や作製プロセス上のトレランス確保という点から、10μm以上で配置することが好ましい。
(Embodiment 2)
Next, a semiconductor optical waveguide array element according to the second embodiment of the present invention will be described. FIG. 13 is a schematic plan view of the semiconductor optical waveguide array element according to the second embodiment. As shown in FIG. 13, the semiconductor optical waveguide array element 1000 is configured by arranging the semiconductor optical waveguide elements 200 in an array with an arrangement interval P. The number of semiconductor optical waveguide devices 200 is not particularly limited, but is, for example, 2 to 128. Further, the arrangement interval P is not particularly limited, but the semiconductor optical waveguide elements 200 can be arranged at a high density as long as it is 100 μm or less, for example, about 50 μm. The lower limit of the arrangement interval P is preferably 10 μm or more from the viewpoint of reducing crosstalk between array elements and ensuring tolerance in the manufacturing process.

また、半導体光導波路素子200は、順次接続した、直線状の接続導波路260と、スポットサイズ変換器210と、直線導波路220と、SOA230と、直線導波路240と、スポットサイズ変換器250と、直線状の接続導波路270とを備えている。図13は、これらの導波路のコア層(または活性コア層)の幅方向の形状を示している。   In addition, the semiconductor optical waveguide device 200 includes a linear connection waveguide 260, a spot size converter 210, a linear waveguide 220, an SOA 230, a linear waveguide 240, and a spot size converter 250, which are sequentially connected. And a straight connection waveguide 270. FIG. 13 shows the shape in the width direction of the core layer (or active core layer) of these waveguides.

また、図14は、図13に示す半導体光導波路アレイ素子1000を構成する半導体光導波路素子200のD−D線断面図である。図14に示すように、半導体光導波路素子200は、裏面にAuGeNi/Au構造のn側電極201を形成したn型InPからなる共通の基板202上に、バッファ層としても機能するn型InPからなる下部クラッド層203と、ノンドープのInGaAsPからなるコア層261、211、221、241、251、271およびInGaAsPからなり、MQW−SCH構造を有する活性コア層231と、ノンドープのInPからなる上部クラッド層262、212、222、242、252、272およびp型InPからなる上部クラッド層232と、p型InPからなる共通の上部クラッド層205と、p型InGaAsPからなるコンタクト層233と、AuZnからなるp側電極234とが順次積層して形成されている。   FIG. 14 is a cross-sectional view taken along line DD of the semiconductor optical waveguide device 200 constituting the semiconductor optical waveguide array device 1000 shown in FIG. As shown in FIG. 14, the semiconductor optical waveguide device 200 is made of n-type InP that also functions as a buffer layer on a common substrate 202 made of n-type InP having an n-side electrode 201 with an AuGeNi / Au structure on the back surface. A lower clad layer 203, a core layer 261, 211, 221, 241, 251, 271, and InGaAsP made of non-doped InGaAsP, and an active core layer 231 having an MQW-SCH structure, and an upper clad layer made of non-doped InP 262, 212, 222, 242, 252, 272 and an upper clad layer 232 made of p-type InP, a common upper clad layer 205 made of p-type InP, a contact layer 233 made of p-type InGaAsP, and p made of AuZn The side electrodes 234 are sequentially stacked.

また、コア層261、上部クラッド層262は、接続導波路260を構成する。コア層211、上部クラッド層212は、スポットサイズ変換器210を構成する。コア層221、上部クラッド層222は、直線導波路220を構成する。活性コア層231、上部クラッド層232は、SOA230を構成する。コア層241、上部クラッド層242は、直線導波路240を構成する。コア層251、上部クラッド層252は、スポットサイズ変換器250を構成する。コア層271、上部クラッド層272は、接続導波路270を構成する。また、p型のコンタクト層233およびp側電極234は活性コア層231の上部の領域に形成されている。   Further, the core layer 261 and the upper cladding layer 262 constitute a connection waveguide 260. The core layer 211 and the upper clad layer 212 constitute a spot size converter 210. The core layer 221 and the upper clad layer 222 constitute a straight waveguide 220. The active core layer 231 and the upper clad layer 232 constitute the SOA 230. The core layer 241 and the upper clad layer 242 constitute a straight waveguide 240. The core layer 251 and the upper clad layer 252 constitute a spot size converter 250. The core layer 271 and the upper clad layer 272 constitute a connection waveguide 270. The p-type contact layer 233 and the p-side electrode 234 are formed in the upper region of the active core layer 231.

スポットサイズ変換器210、SOA230、およびスポットサイズ変換器250は、それぞれ実施の形態1の半導体光導波路素子100における対応する要素と同一の構造、形状を有する。すなわち、スポットサイズ変換器210、250は、第1端部から第2端部に向かって、光の伝搬方向に沿って幅および厚さがテーパー状に減少するコア層211、251を有している。また、スポットサイズ変換器210、250の第2端部におけるコア層の幅は0.5μm以上1.0μm以下、好ましくは0.8μm以上である。また、第1端部におけるコア層の幅はたとえば2μmである。また、スポットサイズ変換器210、250の第1端部におけるコア層の層厚と、第2端部におけるコア層の層厚との層厚比は1.5〜2.5、好ましくは2〜2.5である。すなわち、第1端部における層厚が200nmであれば、第2端部における層厚は約80〜133.3nm、好ましくは100nm以下である。ただし、スポットサイズ変換器210、250の長さは260μmであるが、たとえば160〜460μmとできる。   Spot size converter 210, SOA 230, and spot size converter 250 each have the same structure and shape as the corresponding elements in semiconductor optical waveguide device 100 of the first embodiment. In other words, the spot size converters 210 and 250 have core layers 211 and 251 whose width and thickness decrease in a tapered manner along the light propagation direction from the first end toward the second end. Yes. Further, the width of the core layer at the second end of the spot size converters 210 and 250 is 0.5 μm or more and 1.0 μm or less, preferably 0.8 μm or more. The width of the core layer at the first end is 2 μm, for example. The layer thickness ratio of the core layer thickness at the first end of the spot size converters 210 and 250 to the core layer thickness at the second end is 1.5 to 2.5, preferably 2 to 2. 2.5. That is, if the layer thickness at the first end is 200 nm, the layer thickness at the second end is about 80 to 133.3 nm, preferably 100 nm or less. However, although the length of the spot size converters 210 and 250 is 260 μm, it can be set to 160 to 460 μm, for example.

また、直線導波路220、240は、その導波路形状が直線状であるが、それ以外の構造、形状は、実施の形態1の半導体光導波路素子100における対応する要素である曲げ導波路120、140と同一である。   The straight waveguides 220 and 240 have a straight waveguide shape, but the other structures and shapes are the bent waveguide 120 and the corresponding elements in the semiconductor optical waveguide device 100 of the first embodiment. 140.

また、接続導波路260は、一端が光入射端面1000aと同一面にあり、他端がスポットサイズ変換器210の第2端部に接続し、第2端部と同一の幅および厚さであるコア層261を有する。また、接続導波路270は、一端が光出射端面1000bと同一面にあり、他端がスポットサイズ変換器250の第2端部に接続し、第2端部と同一の幅および厚さであるコア層271を有する。   The connection waveguide 260 has one end on the same plane as the light incident end face 1000a, the other end connected to the second end of the spot size converter 210, and the same width and thickness as the second end. A core layer 261 is included. The connection waveguide 270 has one end on the same plane as the light emitting end face 1000b, the other end connected to the second end of the spot size converter 250, and the same width and thickness as the second end. A core layer 271 is included.

ここで、接続導波路260の長さはたとえば40μmであり、スポットサイズ変換器210と合わせた長さが300μmである。また、接続導波路270の長さもたとえば40μmであり、スポットサイズ変換器250と合わせた長さが300μmである。   Here, the length of the connection waveguide 260 is, for example, 40 μm, and the combined length with the spot size converter 210 is 300 μm. Further, the length of the connection waveguide 270 is, for example, 40 μm, and the combined length with the spot size converter 250 is 300 μm.

この半導体光導波路アレイ素子1000は、上述した半導体光導波路素子100と同様の製造方法によって製造することができる。以下では、選択成長によって厚さ方向のテーパー形状を形成する工程について特に説明する。図15は、実施の形態2に係る半導体光導波路アレイ素子の製造方法の一例を説明する図である。   The semiconductor optical waveguide array element 1000 can be manufactured by the same manufacturing method as the semiconductor optical waveguide element 100 described above. Hereinafter, a process of forming a tapered shape in the thickness direction by selective growth will be particularly described. FIG. 15 is a diagram for explaining an example of a method for manufacturing a semiconductor optical waveguide array device according to the second embodiment.

この半導体光導波路アレイ素子1000の製造する場合は、図15に示すような形状にSiNx膜からなるマスクM3を形成する。図15において、符号G2は図13に示す形成すべき導波路の幅方向の形状を示している。このマスクM3において、選択成長用マスクの楔形状の部分の間の開口幅Wg2は、たとえば6μmとし、マスク幅Wm2は、図13に示す配置間隔Pの例示した値である50μmよりも狭い、たとえば44μmとする。これによって、図10に示すように、層厚比として2という、上述した好ましい値を実現できる。なお、開口幅Wg2、マスク幅Wm2の設定については、図10にもとづいて、配置間隔Pよりも狭い値に適宜設定することができる。   When the semiconductor optical waveguide array element 1000 is manufactured, a mask M3 made of a SiNx film is formed in a shape as shown in FIG. In FIG. 15, symbol G2 indicates the shape of the waveguide to be formed shown in FIG. 13 in the width direction. In this mask M3, the opening width Wg2 between the wedge-shaped portions of the selective growth mask is, for example, 6 μm, and the mask width Wm2 is narrower than 50 μm, which is the exemplified value of the arrangement interval P shown in FIG. 44 μm. Thereby, as shown in FIG. 10, the above-described preferable value of 2 as the layer thickness ratio can be realized. The setting of the opening width Wg2 and the mask width Wm2 can be appropriately set to a value narrower than the arrangement interval P based on FIG.

また、この半導体光導波路アレイ素子1000は、接続導波路260、270を備えることによって、劈開によって光入射端面1000a、光出射端面100bを形成する際に、劈開位置が所定の位置からずれたとしても、このずれによって結合損失が増加することが抑制されるものとなる。   In addition, since the semiconductor optical waveguide array element 1000 includes the connection waveguides 260 and 270, when the light incident end face 1000a and the light emitting end face 100b are formed by cleavage, even if the cleavage position is deviated from a predetermined position. Thus, an increase in coupling loss due to this shift is suppressed.

以下、本実施の形態2に係る半導体光導波路アレイ素子1000において、スポットサイズ変換器210、250の長さがいずれも260μmであり、接続導波路260、270の長さがいずれも40μmである場合の、劈開位置がずれた場合の結合損失の増加量を算出した。なお、比較のために、実施の形態3として、半導体光導波路アレイ素子1000において、接続導波路を備えず、スポットサイズ変換器の長さを実施の形態1と同様に300μmとした半導体光導波路アレイ素子についても、劈開位置がずれた場合の結合損失の増加量を算出した。   Hereinafter, in the semiconductor optical waveguide array element 1000 according to the second exemplary embodiment, the lengths of the spot size converters 210 and 250 are both 260 μm, and the lengths of the connection waveguides 260 and 270 are both 40 μm. The amount of increase in coupling loss when the cleavage position was shifted was calculated. For comparison, as a third embodiment, a semiconductor optical waveguide array in which a connection waveguide is not provided in the semiconductor optical waveguide array element 1000 and the length of the spot size converter is 300 μm as in the first embodiment. For the element, the amount of increase in coupling loss when the cleavage position was shifted was calculated.

図16は、実施の形態2、3に係る半導体光導波路アレイ素子における劈開位置を説明する図である。半導体光導波路アレイ素子1000を製造する際には、基板上に図13に示す半導体光導波路アレイ素子1000が多数並んだものを製造し、これを劈開によってアレイ素子に分離する。したがって、基板平面を上方から見た場合には、図16に示すように、あるアレイ素子のスポットサイズ変換器250および接続導波路270には、破線で示したような隣接する他のアレイ素子に属する接続導波路260およびスポットサイズ変換器210が接続している。   FIG. 16 is a diagram for explaining a cleavage position in the semiconductor optical waveguide array device according to the second and third embodiments. When the semiconductor optical waveguide array element 1000 is manufactured, a large number of semiconductor optical waveguide array elements 1000 shown in FIG. 13 are arranged on a substrate, and this is separated into array elements by cleavage. Accordingly, when the substrate plane is viewed from above, as shown in FIG. 16, the spot size converter 250 and the connection waveguide 270 of a certain array element are connected to other adjacent array elements as indicated by broken lines. The connected connection waveguide 260 and the spot size converter 210 belong to each other.

ここで、劈開位置CPが接続導波路270と隣接する接続導波路260との丁度境界の場合に、劈開位置ずれをゼロとする。また、劈開位置CPが接続導波路270側にずれた場合は、劈開位置ずれの量を負の符号を付して表す。この場合は接続導波路270が短くなる。一方、劈開位置CPが隣接する接続導波路260側にずれた場合は、劈開位置ずれの量を正の符号を付して表す。この場合は接続導波路270が長くなる。また、実施の形態3に係る半導体光導波路アレイ素子の場合も、劈開位置CPがスポットサイズ変換器350と、破線で示した隣接するスポットサイズ変換器310との丁度境界の場合に、劈開位置ずれをゼロとし、スポットサイズ変換器350側にずれた場合は劈開位置ずれの量を負の符号を付し、スポットサイズ変換器310側にずれた場合は正の符号を付して表す。   Here, when the cleavage position CP is just a boundary between the connection waveguide 270 and the adjacent connection waveguide 260, the cleavage position deviation is set to zero. In addition, when the cleavage position CP is shifted to the connection waveguide 270 side, the amount of cleavage position shift is represented by a negative sign. In this case, the connection waveguide 270 is shortened. On the other hand, when the cleavage position CP is shifted to the adjacent connection waveguide 260 side, the amount of cleavage position shift is represented by a positive sign. In this case, the connection waveguide 270 becomes long. Also in the case of the semiconductor optical waveguide array device according to the third embodiment, the cleavage position shift is caused when the cleavage position CP is just the boundary between the spot size converter 350 and the adjacent spot size converter 310 indicated by a broken line. Is set to zero, and the amount of cleavage position shift is given a negative sign when it is shifted to the spot size converter 350 side, and a positive sign is attached when it is shifted to the spot size converter 310 side.

図17は、劈開位置ずれと結合損失の増加量との関係を示す図である。図17に示すように、実施の形態3の場合は、劈開位置ずれに対して結合損失の増加量が比例して増加する。これに対して、本実施の形態2の場合は、実施の形態3と比較して、劈開位置ずれがある程度あっても結合損失の増加量を小さく抑えることができる。   FIG. 17 is a diagram illustrating a relationship between the cleavage position shift and the increase in coupling loss. As shown in FIG. 17, in the case of Embodiment 3, the amount of increase in coupling loss increases in proportion to the cleavage position shift. On the other hand, in the case of the second embodiment, as compared with the third embodiment, even if there is a certain amount of cleavage position shift, the increase in coupling loss can be suppressed to a small value.

たとえば、本計算の場合は接続導波路270の長さが40μmであるが、劈開位置ずれが−25〜+40μmであり、接続導波路270の長さが15〜80μmであっても、結合損失の増加量は0.2dB以下である。このことは言い換えれば、接続導波路270の長さが15〜80μmであれば、結合損失は[(最小値)+0.2]dB以内の値に抑制することができることを意味する。更に好適には、劈開位置ずれが±20μm以内である、すなわち接続導波路270の長さが20〜60μmであれば、結合損失は[(最小値)+0.1]dB以内の値に抑制することができる。接続導波路260についても同様である。このように、接続導波路260、270を備えることによって、劈開位置が±数十μmずれても結合損失の急激な増加を防ぐことができ、製造上の劈開位置ずれの結合損失に対する影響を大幅に抑制することができる。   For example, in the case of this calculation, the length of the connection waveguide 270 is 40 μm, but even if the cleavage position deviation is −25 to +40 μm and the length of the connection waveguide 270 is 15 to 80 μm, the coupling loss The amount of increase is 0.2 dB or less. In other words, if the length of the connection waveguide 270 is 15 to 80 μm, the coupling loss can be suppressed to a value within [(minimum value) +0.2] dB. More preferably, if the cleavage position deviation is within ± 20 μm, that is, if the length of the connection waveguide 270 is 20 to 60 μm, the coupling loss is suppressed to a value within [(minimum value) +0.1] dB. be able to. The same applies to the connection waveguide 260. Thus, by providing the connection waveguides 260 and 270, it is possible to prevent a sudden increase in the coupling loss even if the cleavage position is shifted by ± several tens of μm. Can be suppressed.

なお、本発明の実施例4として、本実施の形態2に係る半導体光導波路アレイ素子と同様の構造であり、半導体光導波路素子を配置間隔50μmで16本アレイ状に配列した、16チャンネルの半導体光導波路アレイ素子を製造した。そして、この半導体光導波路アレイ素子を、図5に示す特性の測定の際に用いたPLC導波路が配置間隔50μmで16本アレイ状に配列した16チャンネルのPLC導波路アレイと接合させて、各チャンネルの結合損失を評価した。その結果、結合損失は16チャンネル全てにおいて0.3〜0.6dBの範囲に収まっており、非常に低損失でばらつきの小さい結合を実現できたことが確認された。   As Example 4 of the present invention, a 16-channel semiconductor having a structure similar to that of the semiconductor optical waveguide array element according to the second embodiment and 16 semiconductor optical waveguide elements arranged in an array with an arrangement interval of 50 μm. An optical waveguide array element was manufactured. Then, this semiconductor optical waveguide array element is bonded to a 16-channel PLC waveguide array in which 16 PLC waveguides used in the measurement of characteristics shown in FIG. Channel coupling loss was evaluated. As a result, the coupling loss was within the range of 0.3 to 0.6 dB in all 16 channels, and it was confirmed that coupling with very low loss and small variation could be realized.

この結合損失のばらつきの小ささの理由の一つは、本実施例4の半導体光導波路アレイ素子は半導体光導波路素子の数が16本と多いが、これらを50μmの狭い配置間隔(ピッチ)で並べることができているために、配列方向の幅が750μmという狭い幅の範囲内で、PLC導波路アレイとのコンパクトな接合ができたことによる。このように、狭ピッチにより半導体光導波路アレイ素子全体の幅を狭くすると、アレイ素子に反りが生じた場合などでも、反りの影響による各素子の光入出射端面の相対的な位置ずれが小さくなるため、結合損失のばらつきを抑えるためには非常に有効である。   One of the reasons for the small variation in coupling loss is that the semiconductor optical waveguide array element of the fourth embodiment has a large number of 16 semiconductor optical waveguide elements, which are arranged with a narrow arrangement interval (pitch) of 50 μm. This is because the arrangement can be made in a compact manner, and a compact junction with the PLC waveguide array can be achieved within a narrow width range of 750 μm in the arrangement direction. Thus, when the width of the entire semiconductor optical waveguide array element is narrowed by a narrow pitch, even if the array element is warped, the relative positional deviation of the light incident / exit end faces of each element due to the influence of the warp is reduced. Therefore, it is very effective for suppressing variation in coupling loss.

このように、本実施例4の半導体光導波路アレイ素子は、スポットサイズ変換器において幅方向と厚さ方向とにテーパー形状を有するコア層を用いることによって、素子のピッチを50μm程度まで狭めることが可能なものとなる。更に、スポットサイズ変換器の幅狭の第2端部におけるコア層の幅を0.8μm程度の比較的広い幅として、所望のスポットサイズに拡大できるため、製造も容易であり、幅のばらつきによる結合損失の増加も小さく抑えることができる。   As described above, the semiconductor optical waveguide array element of Example 4 can reduce the element pitch to about 50 μm by using the core layer having the taper shape in the width direction and the thickness direction in the spot size converter. It will be possible. Furthermore, since the core layer width at the narrow second end of the spot size converter can be increased to a desired spot size by making the width of the core layer relatively wide, such as about 0.8 μm, it is easy to manufacture and due to variations in width. An increase in coupling loss can be suppressed to a small level.

なお、上記実施の形態では、コア層が、幅方向と厚さ方向とのいずれに関しても、テーパー導波路の全長にわたってテーパー形状を有しているため、テーパー状となっている部分の長さ(テーパー長さ)が、幅方向と厚さ方向とで同じ長さである。しかしながら、本発明はこれに限られず、たとえばテーパー導波路によって接続すべき導波路のコア層の厚さや幅に応じて、テーパー導波路の一部にのみテーパー形状を形成するようにして、幅方向と厚さ方向とでテーパー長が異なるようにしてもよい。なお、テーパー長は、放射損失が生じない程度で短く設定すると良い。   In the above embodiment, since the core layer has a tapered shape over the entire length of the tapered waveguide in both the width direction and the thickness direction, the length of the tapered portion ( The taper length) is the same length in the width direction and the thickness direction. However, the present invention is not limited to this. For example, in accordance with the thickness or width of the core layer of the waveguide to be connected by the tapered waveguide, a taper shape is formed only in a part of the tapered waveguide, and the width direction The taper length may be different in the thickness direction. Note that the taper length is preferably set short enough to prevent radiation loss.

また、上記実施の形態では、接続導波路は長さ方向において幅も厚さも一定であるが、幅方向にのみ、または厚さ方向にのみテーパー状となっている接続導波路を採用しても、劈開位置ずれ対して結合損失のばらつきをある程度抑える効果が得られる。   In the above embodiment, the connection waveguide has a constant width and thickness in the length direction, but a connection waveguide that is tapered only in the width direction or only in the thickness direction may be employed. The effect of suppressing the variation in coupling loss to some extent against the cleavage position shift can be obtained.

また、上記実施の形態では、半導体能動光導波路はSOAであるが、SOAを半導体レーザや光変調器等の他の半導体能動光導波路に置き換えてもよい。   In the above embodiment, the semiconductor active optical waveguide is an SOA. However, the SOA may be replaced with another semiconductor active optical waveguide such as a semiconductor laser or an optical modulator.

また、上記実施の形態では、波長1.55μmの光を使用するために、半導体材料としてInP系材料を用いているが、使用したい光の波長に応じて、GaAs系などの他の半導体材料を用いることができる。   In the above embodiment, an InP-based material is used as a semiconductor material in order to use light having a wavelength of 1.55 μm. However, other semiconductor materials such as GaAs are used depending on the wavelength of light to be used. Can be used.

また、上記実施の形態の各構成要素を適宜組み合わせたものも本発明に含まれる。たとえば、実施の形態2に係る半導体光導波路アレイ素子において、半導体光導波路素子を実施の形態1に係る曲げ導波路を備えた半導体光導波路素子に置き換えてもよい。また、上記実施の形態におけるスポットサイズ変換器自体も、本発明に係る半導体光導波路素子に含まれるものである。   Moreover, what combined each component of the said embodiment suitably is also contained in this invention. For example, in the semiconductor optical waveguide array element according to the second embodiment, the semiconductor optical waveguide element may be replaced with the semiconductor optical waveguide element provided with the bending waveguide according to the first embodiment. Further, the spot size converter itself in the above embodiment is also included in the semiconductor optical waveguide device according to the present invention.

100、200 半導体光導波路素子
100a、1000a 光入射端面
100b、1000b 光出射端面
101、201 n側電極
102、202 基板
103、203 下部クラッド層
104 電流阻止層
104a 半絶縁層
104b n型InP層
105、112〜152、205、212〜272 上部クラッド層
110〜310、150〜350 スポットサイズ変換器
110a、150a 第1端部
110b、150b 第2端部
111、121、141、151、211、221、241〜271 コア層
120、140 曲げ導波路
130、230 SOA
131、231 活性コア層
133、233 コンタクト層
134、234 p側電極
220、240 直線導波路
260、270 接続導波路
262 上部クラッド層
1000 半導体光導波路アレイ素子
AA、PA 領域
CP 劈開位置
G1、G2 導波路形状
M1、M3 マスク
M2 ストライプパターン
P 配置間隔
T1、T2 層厚
W1 幅
Wg1、Wg2 開口幅
Wm1、Wm2 マスク幅
100, 200 Semiconductor optical waveguide device 100a, 1000a Light incident end face 100b, 1000b Light exit end face 101, 201 n-side electrode 102, 202 Substrate 103, 203 Lower cladding layer 104 Current blocking layer 104a Semi-insulating layer 104b n-type InP layer 105, 112-152, 205, 212-272 Upper cladding layer 110-310, 150-350 Spot size converter 110a, 150a First end 110b, 150b Second end 111, 121, 141, 151, 211, 221, 241 271 Core layer 120, 140 Bending waveguide 130, 230 SOA
131, 231 Active core layer 133, 233 Contact layer 134, 234 P-side electrode 220, 240 Linear waveguide 260, 270 Connection waveguide 262 Upper cladding layer 1000 Semiconductor optical waveguide array element AA, PA region CP Cleavage position G1, G2 Conduction Waveguide shape M1, M3 Mask M2 Stripe pattern P Arrangement interval T1, T2 Layer thickness W1 Width Wg1, Wg2 Aperture width Wm1, Wm2 Mask width

Claims (12)

基板上に形成された埋込型の半導体光導波路素子であって、
第1端部から第2端部に向かって幅と厚さとがテーパー状に減少するコア層を有するテーパー導波路を備え、前記コア層は、前記第1端部における層厚と前記第2端部における層厚との層厚比が1.5〜2.5であり、前記第2端部における幅が0.5μm以上1.0μm以下であることを特徴とする半導体光導波路素子。
An embedded semiconductor optical waveguide device formed on a substrate,
A tapered waveguide having a core layer whose width and thickness decrease in a tapered manner from the first end toward the second end, wherein the core layer has a layer thickness at the first end and the second end; A layer thickness ratio with a layer thickness in the portion is 1.5 to 2.5, and a width in the second end portion is not less than 0.5 μm and not more than 1.0 μm.
前記テーパー導波路のコア層は、前記層厚比が2〜2.5であり、前記第2端部における幅が0.8μm以上であることを特徴とする請求項1に記載の半導体光導波路素子。   2. The semiconductor optical waveguide according to claim 1, wherein the core layer of the tapered waveguide has a layer thickness ratio of 2 to 2.5 and a width at the second end of 0.8 μm or more. element. 前記第2端部において前記テーパー導波路に接続し、該第2端部と同一の幅であり、長さが15〜80μmであるコア層を有する直線状の接続導波路をさらに備えることを特徴とする請求項1または2に記載の半導体光導波路素子。   A linear connection waveguide having a core layer connected to the tapered waveguide at the second end and having the same width as the second end and a length of 15 to 80 μm is further provided. The semiconductor optical waveguide device according to claim 1 or 2. 前記接続導波路のコア層の長さが20〜60μmであることを特徴とする請求項3に記載の半導体光導波路素子。   The length of the core layer of the said connection waveguide is 20-60 micrometers, The semiconductor optical waveguide element of Claim 3 characterized by the above-mentioned. 2つの前記テーパー導波路と、
前記2つのテーパー導波路の前記各第1端部において前記各コア層に接続した活性コア層を有する半導体能動光導波路と、
を備えることを特徴とする請求項1〜4のいずれか一つに記載の半導体光導波路素子。
Two tapered waveguides;
A semiconductor active optical waveguide having an active core layer connected to each core layer at each first end of the two tapered waveguides;
The semiconductor optical waveguide device according to any one of claims 1 to 4, further comprising:
前記2つのテーパー導波路は、曲げ導波路を介して前記半導体能動光導波路に接続しており、前記2つのテーパー導波路の前記各第2端部の端面が、当該半導体光導波路素子の光の入出射端面に対し傾斜していることを特徴とする請求項5に記載の半導体導波路素子。   The two tapered waveguides are connected to the semiconductor active optical waveguide via a bending waveguide, and end surfaces of the second end portions of the two tapered waveguides are used for light of the semiconductor optical waveguide device. The semiconductor waveguide device according to claim 5, wherein the semiconductor waveguide device is inclined with respect to an incident / exit end face. 前記テーパー導波路のコア層は、マスク幅が80μm以下の選択成長マスクを用いて選択成長によって形成したものであることを特徴とする請求項1〜6のいずれか一つに記載の半導体光導波路素子。   The semiconductor optical waveguide according to claim 1, wherein the core layer of the tapered waveguide is formed by selective growth using a selective growth mask having a mask width of 80 μm or less. element. 2つ以上の請求項1〜7のいずれか一つに記載の半導体光導波路素子を100μm以下の間隔でアレイ状に配列したものであることを特徴とする半導体光導波路アレイ素子。   8. A semiconductor optical waveguide array element comprising two or more semiconductor optical waveguide elements according to claim 1 arranged in an array at intervals of 100 [mu] m or less. 基板上に形成された埋込型の半導体光導波路素子の製造方法であって、
選択成長によって、第1端部から第2端部に向かって厚さがテーパー状に減少するコア層を形成する選択成長工程と、
前記厚さをテーパー状に形成したコア層を、前記第1端部から前記第2端部に向かって幅がテーパー状に減少する形状にエッチングするエッチング工程と、
を含むことを特徴とする半導体光導波路素子の製造方法。
A method of manufacturing an embedded semiconductor optical waveguide device formed on a substrate,
A selective growth step of forming a core layer whose thickness decreases in a tapered manner from the first end to the second end by the selective growth;
An etching step of etching the core layer having the tapered shape into a shape whose width decreases in a tapered shape from the first end portion toward the second end portion;
A method of manufacturing a semiconductor optical waveguide device, comprising:
前記選択成長工程は、前記コア層を、前記第1端部における層厚と前記第2端部における層厚との層厚比が1.5〜2.5になるように選択成長を行い、前記エッチング工程は、前記第2端部における幅が0.5μm以上1.0μm以下になるようにエッチングを行なうことを特徴とする請求項9に記載の半導体光導波路素子の製造方法。   In the selective growth step, the core layer is selectively grown so that a layer thickness ratio between a layer thickness at the first end and a layer thickness at the second end is 1.5 to 2.5, 10. The method of manufacturing a semiconductor optical waveguide device according to claim 9, wherein in the etching step, etching is performed so that a width of the second end portion is not less than 0.5 μm and not more than 1.0 μm. 前記選択成長工程は、マスク幅が80μm以下の選択成長マスクを用いて選択成長を行なうことを特徴とする請求項9または10に記載の半導体光導波路素子の製造方法。   11. The method of manufacturing a semiconductor optical waveguide device according to claim 9, wherein the selective growth step performs selective growth using a selective growth mask having a mask width of 80 [mu] m or less. 請求項9〜11のいずれか一つに記載の製造方法によって、100μm以下の間隔でアレイ状に配列した半導体光導波路素子を製造することを特徴とする半導体光導波路アレイ素子の製造方法。   12. A method of manufacturing a semiconductor optical waveguide array element, comprising manufacturing the semiconductor optical waveguide elements arranged in an array at intervals of 100 [mu] m or less by the manufacturing method according to claim 9.
JP2010064838A 2010-03-19 2010-03-19 Semiconductor optical waveguide device, semiconductor optical waveguide array device, and manufacturing method thereof Active JP5416003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010064838A JP5416003B2 (en) 2010-03-19 2010-03-19 Semiconductor optical waveguide device, semiconductor optical waveguide array device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064838A JP5416003B2 (en) 2010-03-19 2010-03-19 Semiconductor optical waveguide device, semiconductor optical waveguide array device, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011197453A true JP2011197453A (en) 2011-10-06
JP5416003B2 JP5416003B2 (en) 2014-02-12

Family

ID=44875725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064838A Active JP5416003B2 (en) 2010-03-19 2010-03-19 Semiconductor optical waveguide device, semiconductor optical waveguide array device, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5416003B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012048036A (en) * 2010-08-27 2012-03-08 Fujikura Ltd Optical waveguide element
JP2015152615A (en) * 2014-02-10 2015-08-24 富士通株式会社 Semiconductor optical waveguide element and method for manufacturing the same
US9698570B2 (en) 2014-01-10 2017-07-04 Fujitsu Limited Optical semiconductor element and method of manufacturing the same
WO2018179752A1 (en) * 2017-03-30 2018-10-04 旭化成エレクトロニクス株式会社 Optical waveguide, optical concentration measuring device, method for manufacturing optical waveguide
JP2020046531A (en) * 2018-09-19 2020-03-26 旭化成エレクトロニクス株式会社 Optical waveguide, optical concentration measurement device, and manufacturing method
WO2023233525A1 (en) * 2022-05-31 2023-12-07 日本電信電話株式会社 Optical transmitter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7379962B2 (en) 2019-09-04 2023-11-15 株式会社デンソー Optical waveguide termination element and optical filter using it

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114767A (en) * 1991-10-21 1993-05-07 Nippon Telegr & Teleph Corp <Ntt> Manufacture of photocoupler
JPH05114762A (en) * 1991-10-21 1993-05-07 Nippon Telegr & Teleph Corp <Ntt> Optically coupled device
JPH05323139A (en) * 1992-05-20 1993-12-07 Nippon Telegr & Teleph Corp <Ntt> Optical coupling device
JPH06214137A (en) * 1993-01-20 1994-08-05 Nippon Telegr & Teleph Corp <Ntt> Connecting structure of optical waveguide array and optical fiber array
JPH08211342A (en) * 1995-02-03 1996-08-20 Hitachi Ltd Semiconductor optical function element
JPH08234062A (en) * 1995-02-27 1996-09-13 Nippon Telegr & Teleph Corp <Ntt> Optical coupling device and optical coupling method
JPH10117045A (en) * 1996-10-15 1998-05-06 Fujitsu Ltd Optical semiconductor element
JPH1146044A (en) * 1997-07-28 1999-02-16 Nec Corp Semiconductor optical amplifier element
JPH11103126A (en) * 1997-09-29 1999-04-13 Nec Corp Semiconductor optical element and its manufacture
JP2000252579A (en) * 1999-03-01 2000-09-14 Nec Corp Semiconductor optical element and its manufacture
JP2000304957A (en) * 1999-04-22 2000-11-02 Japan Aviation Electronics Industry Ltd Manufacture of optical semiconductor device, and optical semiconductor device
JP2001127378A (en) * 1999-10-29 2001-05-11 Furukawa Electric Co Ltd:The Semiconductor integrated element and manufacturing method thereof
JP2001135887A (en) * 1999-11-01 2001-05-18 Hitachi Ltd Optical semiconductor device and optical transmission system
JP2002107681A (en) * 2000-09-29 2002-04-10 Fujitsu Quantum Devices Ltd Optical semiconductor device
JP2004054135A (en) * 2002-07-23 2004-02-19 Fujitsu Ltd Semiconductor photodetector and method for manufacturing the same
JP2007034007A (en) * 2005-07-28 2007-02-08 Hitachi Cable Ltd Fiber array with spot size converting waveguide, manufacturing method thereof, and integrated waveguide member used therefor
WO2008111447A1 (en) * 2007-03-14 2008-09-18 Nec Corporation Optical waveguide and method for fabricating the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114767A (en) * 1991-10-21 1993-05-07 Nippon Telegr & Teleph Corp <Ntt> Manufacture of photocoupler
JPH05114762A (en) * 1991-10-21 1993-05-07 Nippon Telegr & Teleph Corp <Ntt> Optically coupled device
JPH05323139A (en) * 1992-05-20 1993-12-07 Nippon Telegr & Teleph Corp <Ntt> Optical coupling device
JPH06214137A (en) * 1993-01-20 1994-08-05 Nippon Telegr & Teleph Corp <Ntt> Connecting structure of optical waveguide array and optical fiber array
JPH08211342A (en) * 1995-02-03 1996-08-20 Hitachi Ltd Semiconductor optical function element
JPH08234062A (en) * 1995-02-27 1996-09-13 Nippon Telegr & Teleph Corp <Ntt> Optical coupling device and optical coupling method
JPH10117045A (en) * 1996-10-15 1998-05-06 Fujitsu Ltd Optical semiconductor element
JPH1146044A (en) * 1997-07-28 1999-02-16 Nec Corp Semiconductor optical amplifier element
JPH11103126A (en) * 1997-09-29 1999-04-13 Nec Corp Semiconductor optical element and its manufacture
JP2000252579A (en) * 1999-03-01 2000-09-14 Nec Corp Semiconductor optical element and its manufacture
JP2000304957A (en) * 1999-04-22 2000-11-02 Japan Aviation Electronics Industry Ltd Manufacture of optical semiconductor device, and optical semiconductor device
JP2001127378A (en) * 1999-10-29 2001-05-11 Furukawa Electric Co Ltd:The Semiconductor integrated element and manufacturing method thereof
JP2001135887A (en) * 1999-11-01 2001-05-18 Hitachi Ltd Optical semiconductor device and optical transmission system
JP2002107681A (en) * 2000-09-29 2002-04-10 Fujitsu Quantum Devices Ltd Optical semiconductor device
JP2004054135A (en) * 2002-07-23 2004-02-19 Fujitsu Ltd Semiconductor photodetector and method for manufacturing the same
JP2007034007A (en) * 2005-07-28 2007-02-08 Hitachi Cable Ltd Fiber array with spot size converting waveguide, manufacturing method thereof, and integrated waveguide member used therefor
WO2008111447A1 (en) * 2007-03-14 2008-09-18 Nec Corporation Optical waveguide and method for fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012048036A (en) * 2010-08-27 2012-03-08 Fujikura Ltd Optical waveguide element
US9698570B2 (en) 2014-01-10 2017-07-04 Fujitsu Limited Optical semiconductor element and method of manufacturing the same
JP2015152615A (en) * 2014-02-10 2015-08-24 富士通株式会社 Semiconductor optical waveguide element and method for manufacturing the same
WO2018179752A1 (en) * 2017-03-30 2018-10-04 旭化成エレクトロニクス株式会社 Optical waveguide, optical concentration measuring device, method for manufacturing optical waveguide
JP6420932B1 (en) * 2017-03-30 2018-11-07 旭化成エレクトロニクス株式会社 Optical density measuring device and method of manufacturing optical density measuring device
US11353399B2 (en) 2017-03-30 2022-06-07 Asahi Kasel Microdevices Corporation Optical waveguide, optical concentration measuring device, and method for manufacturing optical waveguide
JP2020046531A (en) * 2018-09-19 2020-03-26 旭化成エレクトロニクス株式会社 Optical waveguide, optical concentration measurement device, and manufacturing method
JP7179549B2 (en) 2018-09-19 2022-11-29 旭化成エレクトロニクス株式会社 Optical waveguide, optical density measuring device, and manufacturing method
WO2023233525A1 (en) * 2022-05-31 2023-12-07 日本電信電話株式会社 Optical transmitter

Also Published As

Publication number Publication date
JP5416003B2 (en) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5416003B2 (en) Semiconductor optical waveguide device, semiconductor optical waveguide array device, and manufacturing method thereof
US8149891B2 (en) Semiconductor device and optical module
WO2010100738A1 (en) Semiconductor laser, silicon waveguide substrate, and integrated element
US20100284019A1 (en) Semiconductor integrated optical device and method of making the same
US20110243494A1 (en) Semiconductor optical amplifier module
US9088132B2 (en) Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module
JP5374894B2 (en) Semiconductor optical amplifier, manufacturing method thereof, and semiconductor optical integrated device
JP3887744B2 (en) Semiconductor optical device
US10554013B2 (en) Semiconductor laser apparatus
US5239600A (en) Optical device with an optical coupler for effecting light branching/combining by splitting a wavefront of light
JP5718007B2 (en) Manufacturing method of semiconductor optical waveguide device
JP2606078B2 (en) Semiconductor laser array and method of manufacturing the same
US20080199128A1 (en) Semiconductor integrated optical element
JP7376837B2 (en) Semiconductor chips and optical modules
JP2000208862A (en) Semiconductor optical integrated device and its manufacture
KR100594037B1 (en) Semiconductor optical device having the spot size conversion region
US20050185689A1 (en) Optoelectronic device having a Discrete Bragg Reflector and an electro-absorption modulator
US6141363A (en) Optical semiconductor light guide device having a low divergence emergent beam, application to fabry-perot and distributed feedback lasers
JPWO2019193622A1 (en) Semiconductor optical device, semiconductor optical integrated device, and method for manufacturing semiconductor optical device
JP4146974B2 (en) Optical semiconductor device and optical transmission system
CN112072470A (en) Multi-wavelength laser array and manufacturing method thereof
CN114342193A (en) Semiconductor optical amplifier array element
JP6513412B2 (en) Semiconductor optical integrated device
WO2023233525A1 (en) Optical transmitter
JP4067518B2 (en) Optical amplification element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R151 Written notification of patent or utility model registration

Ref document number: 5416003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350