JP2001127378A - Semiconductor integrated element and manufacturing method thereof - Google Patents

Semiconductor integrated element and manufacturing method thereof

Info

Publication number
JP2001127378A
JP2001127378A JP30919299A JP30919299A JP2001127378A JP 2001127378 A JP2001127378 A JP 2001127378A JP 30919299 A JP30919299 A JP 30919299A JP 30919299 A JP30919299 A JP 30919299A JP 2001127378 A JP2001127378 A JP 2001127378A
Authority
JP
Japan
Prior art keywords
layer structure
semiconductor
mask
layer
integrated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30919299A
Other languages
Japanese (ja)
Inventor
Tomokazu Mukohara
智一 向原
Tatsuo Kurobe
立郎 黒部
Akihiko Kasukawa
秋彦 粕川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP30919299A priority Critical patent/JP2001127378A/en
Publication of JP2001127378A publication Critical patent/JP2001127378A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated element in which no climbing growth up to a mask occurs during selective growth even if the film thickness of a layer is increased when different layer structures are butted for joint, especially such a narrow irradiation semiconductor laser element that can operate at a low threshold current. SOLUTION: In this semiconductor laser element, an active layer area I of layer structure including an active layer and a waveguide layer area II butt- joined therewith are formed on a semiconductor substrate, and the butted joint surface J is a vertical surface inclined at 45 degrees to the crystal azimuth (011) of a conductor material comprising at least the active layer in the active layer area I.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積素子とそ
の製造方法に関し、更に詳しくは、狭出射半導体レーザ
素子として使用すると、活性層領域と導波路層構造との
接合界面における結合損失の増大を招くことがないの
で、しきい値電流の増加と発光効率の低下が抑制される
半導体集積素子とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated device and a method of manufacturing the same, and more particularly, to a semiconductor laser device having a narrow emission, which increases coupling loss at a junction interface between an active layer region and a waveguide layer structure. The present invention relates to a semiconductor integrated device in which increase in threshold current and decrease in luminous efficiency are suppressed, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】光源である半導体レーザ素子と光経路で
ある光ファイバを接続して光モジュールを組み立てる場
合、光ファイバとの光結合が容易に行えるということか
らすれば、用いる半導体レーザ素子としては出力ビーム
径が小さい狭出射半導体レーザ素子が好適である。ま
た、光モジュールそれ自体やそれを組み込んだ光通信シ
ステム全体のコストの面からいえば、前記狭出射半導体
レーザ素子は低コストで製造できるものであることが好
ましい。
2. Description of the Related Art When assembling an optical module by connecting a semiconductor laser device as a light source and an optical fiber as an optical path, the semiconductor laser device to be used is considered to be easy to perform optical coupling with the optical fiber. A narrow emission semiconductor laser element having a small output beam diameter is preferable. Further, in terms of the cost of the optical module itself and the cost of the entire optical communication system incorporating the same, it is preferable that the narrow emission semiconductor laser device can be manufactured at low cost.

【0003】ここで、従来から知られている狭出射半導
体レーザ素子の製造について、図面に則して説明する。
まず、MOCVD法やMBE法などのエピタキシャル結
晶成長法で、n−InPから成る基板1の上に、n−I
nPから成る下部クラッド層2,GaInAsP/Ga
InAsPから成る量子井戸構造と光閉じ込め層を有す
る活性層3,そしてp−InPから成る上部クラッド層
4を順次成膜して活性層領域であるスラブ状の第1の半
導体層構造Iを形成する(図7)。
Here, the manufacture of a conventionally known narrow emission semiconductor laser device will be described with reference to the drawings.
First, n-InP is formed on an n-InP substrate 1 by an epitaxial crystal growth method such as MOCVD or MBE.
Lower cladding layer 2 made of nP, GaInAsP / Ga
A quantum well structure made of InAsP, an active layer 3 having a light confinement layer, and an upper cladding layer 4 made of p-InP are sequentially formed to form a slab-shaped first semiconductor layer structure I as an active layer region. (FIG. 7).

【0004】なお、この場合、層構造Iを構成する上記
各半導体材料は、結晶方位[011]が図7の矢印で示
した方向となるようにエピタキシャル成長しているもの
とする。ついで、層構造Iにおける上記クラッド層4の
上に例えばSiO2やSiNxを用いて複数個のマスク5
をパターニングする。1個のマスク近辺の状態を平面図
として図8に示す。
[0004] In this case, it is assumed that each of the above-mentioned semiconductor materials constituting the layer structure I is epitaxially grown such that the crystal orientation [011] is in the direction shown by the arrow in FIG. Then, a plurality of masks 5 are formed on the cladding layer 4 in the layer structure I using, for example, SiO 2 or SiN x.
Is patterned. FIG. 8 is a plan view showing a state near one mask.

【0005】この場合、マスク5の平面視パターンは長
方形形状であり、その縁辺5aの形状が前記した結晶方
位[011]に対して直交する形状になっているのが通
例である。マスク5をパターニングしたのち、例えばリ
ン酸系のエッチセントを用いたウェットエッチング処理
を行い、図9で示したように、マスク5の直下に位置す
る層構造Iは残して他の部分は基板1までエッチング除
去し、マスク5の縁辺5aから基板1にまで至るエッチ
ング面Iaを形成する。その場合、層構造IにおけるI
nPとGaInAsPとの間ではエッチングの選択性が
異なるため、形成されたエッチング面Iaには段差が生
じている。
In this case, the pattern of the mask 5 in a plan view is generally rectangular, and the shape of the edge 5a is generally orthogonal to the crystal orientation [011]. After patterning the mask 5, wet etching using, for example, a phosphoric acid-based etch cent is performed, and as shown in FIG. 9, the layer structure I located immediately below the mask 5 is left and the other parts are the substrate 1. Then, an etching surface Ia from the edge 5a of the mask 5 to the substrate 1 is formed. In that case, I in the layer structure I
Since the etching selectivity differs between nP and GaInAsP, a step occurs on the formed etching surface Ia.

【0006】ついで、基板表面の全体に対して例えばM
OCVD法によりGaInAsPとInPとを順次選択
成長させて、図10と図10のXI−XI線に沿う断面図で
ある図11で示したように、導波路層6と保護層7を含
み、導波路層領域として機能する第2の半導体層構造II
を形成し、層構造Iのエッチング面Iaと層構造IIとの
間でバットジョイント接合面Jを形成する。したがっ
て、このバットジョイント接合面Jは、前記した結晶方
位[011]に対して平面的に直交する段差を有する形
状になっている。
Next, for example, M
GaInAsP and InP are successively selectively grown by the OCVD method. As shown in FIG. 10 and FIG. 11 which is a cross-sectional view taken along the line XI-XI in FIG. Second semiconductor layer structure functioning as waveguide layer region II
Is formed, and a butt joint joining surface J is formed between the etching surface Ia of the layer structure I and the layer structure II. Therefore, the butt joint joining surface J has a shape having a step perpendicular to the crystal orientation [011] in a plane.

【0007】そして、層構造I(活性層領域)の活性層
3で発振したレーザ光は、バットジョイント接合面Jで
前記層構造Iと光結合する導波路層6に導波して図11
の矢印で示したように出射していく。また、この層構造
IIは選択成長で形成されているので、その膜厚はマスク
5が形成されている層構造I側、すなわち、光の入射端
側で厚くなり、そこから遠ざかるほど順次膜厚は薄くな
り、最も離れた地点、すなわち光の出射端では最も薄く
なる。その場合、層構造IIにおける導波路層6の光の導
波方向における長短によっても異なるが、例えば導波路
層6の長さが150μm程度であるとすると、その入射
端側の膜厚と出射端の膜厚との比は、通常、1:1/3
〜1/2程度になる。
The laser light oscillated in the active layer 3 of the layer structure I (active layer region) is guided to the waveguide layer 6 optically coupled to the layer structure I at the butt joint junction J, as shown in FIG.
The light is emitted as indicated by the arrow. In addition, this layer structure
Since II is formed by selective growth, its thickness increases on the layer structure I side where the mask 5 is formed, that is, on the light incident end side, and gradually decreases as the distance from the layer structure increases. It becomes thinnest at a distant point, that is, at the light emitting end. In this case, although it depends on the length of the waveguide layer 6 in the light guiding direction in the layer structure II, for example, if the length of the waveguide layer 6 is about 150 μm, the film thickness on the incident end side and the emission end Is usually 1: 1/3.
About 1/2.

【0008】ついで、マスク5を除去したのち、バット
ジョイント接合している層構造Iと層構造IIの上面から
エッチング処理を行って、2つの層構造部分を所定の幅
と所定の高さのリッジ形状にし、更にそのリッジの両側
部と表面に対する通常の埋め込み作業を行い、最後に電
極の形成工程を経て目的とする狭出射半導体レーザ素子
が製造される。
After the mask 5 is removed, an etching process is performed from the upper surface of the layer structure I and the layer structure II joined to the butt joint, so that the two layer structure portions have a ridge having a predetermined width and a predetermined height. The ridge is formed into a shape, and a normal embedding operation is performed on both sides and the surface of the ridge. Finally, an intended narrow emission semiconductor laser device is manufactured through an electrode forming process.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記した製
造工程における層構造IIの選択成長時に、図12で示し
たように、導波路層6、したがって保護層7がマスク5
の上にまで這い上がり成長することがある。とくに、層
構造IIの厚みを厚くすると、上記した這い上がり成長は
顕著となり、全体の表面にはバットジョイント接合面J
を中心にして凸部8が形成される。
At the time of the selective growth of the layer structure II in the above-mentioned manufacturing process, as shown in FIG.
May crawl up and grow. In particular, when the thickness of the layer structure II is increased, the above-mentioned crawling growth becomes remarkable, and the butt joint joining surface J
Is formed at the center.

【0010】このような事態が発生すると、層構造IIの
選択成長工程に続く埋め込み工程や電極形成工程を経て
製造した素子において、上記這い上がり成長に基づいて
形成されている凸部8により、例えばその素子をJ/D
でボンディングし、パッシブアライメントにより光ファ
イバと接続する際に円滑な光軸合わせの作業が困難とな
り、その結果、光モジュールの製造コストを高めること
になる。
When such a situation occurs, in the element manufactured through the embedding step and the electrode forming step following the selective growth step of the layer structure II, for example, the convex portion 8 formed based on the crawling growth causes The element is J / D
When connecting with an optical fiber by passive alignment, smooth alignment of the optical axis becomes difficult, and as a result, the manufacturing cost of the optical module is increased.

【0011】したがって、狭出射半導体レーザ素子の製
造に際し、選択成長で形成する層構造IIに関しては、バ
ットジョイント接合面Jの上面に上記した這い上がり成
長に基づく凸部8が形成されないようにすることが必要
になる。また、この素子の場合、前記したウェットエッ
チング処理時に形成された層構造Iのエッチング面(接
合面)Iaには段差があるので、層構造IIの形成時に異
常成長が起こって、接合面に例えば空洞などが形成され
ることがある。
Therefore, in the manufacture of the narrow emission semiconductor laser device, with respect to the layer structure II formed by selective growth, it is necessary to prevent the above-mentioned protrusion 8 from being formed on the upper surface of the butt joint joining surface J based on the creeping growth. Is required. Also, in the case of this element, since the etching surface (junction surface) Ia of the layer structure I formed at the time of the above-mentioned wet etching process has a step, abnormal growth occurs at the time of forming the layer structure II, and for example, A cavity or the like may be formed.

【0012】一方、このレーザ素子の場合、活性層領域
I(層構造I)と導波路層領域II(層構造II)のバット
ジョイント接合面Jにおける光結合効率は大きければ大
きいほど好適である。具体的には、光結合効率が100
%であることを最良とする。そして、上記光結合効率
は、選択成長で形成された層構造IIの膜厚で律速され
る。
On the other hand, in the case of this laser device, the larger the optical coupling efficiency at the butt joint junction J between the active layer region I (layer structure I) and the waveguide layer region II (layer structure II), the better. Specifically, the optical coupling efficiency is 100
% Is best. The optical coupling efficiency is limited by the thickness of the layer structure II formed by selective growth.

【0013】そこで、層構造Iにおける下部クラッド層
2の厚みを2μm、活性層3の厚みを300nm、上部ク
ラッド層4の厚みを2μmと仮定し、このときの層構造
IIにおける導波路層6の厚みと光結合効率との関係を計
算してみると図13に示したような関係になる。図中、
実線は活性層3の厚み方向における光中心と導波路層6
の厚み方向における光中心の位置ずれ(Δd:単位はn
m)が0、すなわち両光中心は合致している場合であ
り、破線は上記Δd値が100nmの場合である。
Therefore, it is assumed that the thickness of the lower cladding layer 2 in the layer structure I is 2 μm, the thickness of the active layer 3 is 300 nm, and the thickness of the upper cladding layer 4 is 2 μm.
When the relationship between the thickness of the waveguide layer 6 and the optical coupling efficiency in II is calculated, the relationship is as shown in FIG. In the figure,
The solid line indicates the optical center in the thickness direction of the active layer 3 and the waveguide layer 6.
Of the optical center in the thickness direction of the optical fiber (Δd: unit is n
m) is 0, that is, when both optical centers match, and the broken line is when the above-mentioned Δd value is 100 nm.

【0014】なお、後者の場合は、層構造Iのエッチン
グ処理時に、エッチングの終止点が基板表面ではなく、
更にそれよりも深くエッチングしたときに起こるケース
である。図13から明らかなように、活性層3と導波路
層6の光中心が合致している場合(Δd=0)には、導
波路層6の膜厚を300nm程度にするとバットジョイン
ト接合面Jでの光結合効率は100%になる。
In the latter case, when the layer structure I is etched, the end point of the etching is not the substrate surface, but
This is the case that occurs when etching is performed deeper than that. As is clear from FIG. 13, when the optical center of the active layer 3 and the optical center of the waveguide layer 6 coincide (Δd = 0), when the thickness of the waveguide layer 6 is set to about 300 nm, the butt joint bonding surface J Is 100%.

【0015】すなわち、層構造IIにおける導波路層6の
膜厚が300nm程度の厚みになるまで選択成長を行って
はじめて、バットジョイント接合面Jでは100%の光
結合効率を実現することができる。仮に、後者のΔd=
100nmの場合のように、層構造Iのエッチング処理時
に過度にエッチングしたときには、層構造IIにおける導
波路層6が更に厚膜となるように選択成長を行うことが
必要になる。
That is, 100% optical coupling efficiency can be realized at the butt joint junction surface J only after selective growth is performed until the thickness of the waveguide layer 6 in the layer structure II becomes about 300 nm. Assuming that the latter Δd =
When the layer structure I is excessively etched as in the case of 100 nm as in the case of 100 nm, it is necessary to perform selective growth so that the waveguide layer 6 in the layer structure II becomes thicker.

【0016】しかしながら、厚膜の層構造IIを選択成長
で形成すると、前記したようにバットジョイント接合面
近辺に這い上がり成長による凸部8が形成されるという
不都合が発生する。このような問題、すなわち上記凸部
の発生問題は、選択成長時の這い上がり成長が起こらな
い程度に、層構造IIにおける導波路層6の膜厚を薄くす
れば解消できるが、その場合には図13から明らかなよ
うに光結合効率の低下、更にはしきい値電流の上昇が起
こってしまい、そもそもレーザ素子としての特性劣化を
招いてしまう。
However, when the thick layer structure II is formed by selective growth, there is a disadvantage that the protrusion 8 is formed by creeping up and growing near the joint surface of the butt joint as described above. Such a problem, that is, the problem of the occurrence of the protrusions can be solved by reducing the film thickness of the waveguide layer 6 in the layer structure II to such an extent that crawling during selective growth does not occur. As is apparent from FIG. 13, the optical coupling efficiency is reduced, and the threshold current is increased, so that the characteristics of the laser device are deteriorated in the first place.

【0017】更には、前記したように、選択成長で形成
された層構造IIは、層構造I側(光の入射端側)で厚
く、出射端側で薄くなっているので、バットジョイント
接合面Jにおける膜厚を薄くすると、出射端面側の膜厚
はその1/3〜1/2程度になってしまい導波路として
の機能を喪失することも考えられる。このようなことか
ら、出射端側の膜厚もある厚みを確保することが必要に
なってくるが、その場合にはバットジョイント接合面J
においてはかなりの厚膜状態になるため、選択成長時の
這い上がり成長が発生しやすくなる。
Furthermore, as described above, the layer structure II formed by selective growth is thicker on the layer structure I side (light incident end side) and thinner on the light emitting end side, so that the butt joint joining surface If the film thickness at J is reduced, the film thickness on the emission end face side becomes about 1/3 to 1/2 of that, and it is conceivable that the function as a waveguide is lost. For this reason, it is necessary to secure a certain thickness on the exit end side. In this case, the butt joint joining surface J
In this case, since a very thick film state is formed, crawling growth during selective growth is likely to occur.

【0018】このように、上記した狭出射半導体レーザ
素子に代表されるバットジョイント接合面を有する半導
体集積素子には、厚膜の層構造IIを選択成長で形成した
ときに這い上がり成長によってバットジョイント接合面
の上部表面に凸部が生成するという問題がある。また、
層構造Iにウェットエッチング処理を行うと、前記した
ように、バットジョイント接合面に空洞が生ずるという
問題もある。
As described above, in a semiconductor integrated device having a butt joint junction surface typified by the above-mentioned narrow emission semiconductor laser device, when a thick layer structure II is formed by selective growth, the butt joint is formed by creeping up and growing. There is a problem that a projection is formed on the upper surface of the bonding surface. Also,
When wet etching is performed on the layer structure I, there is also a problem that cavities are formed at the joint surface of the butt joint as described above.

【0019】本発明は、層構造IIを選択成長で形成する
半導体集積素子における上記した問題を解決し、バット
ジョイント接合面における層構造IIの膜厚が300nm程
度にまで厚膜化してもマスクへの這い上がり成長に基づ
く凸部の生成は起こらず、低いしきい値電流と高い発光
効率で作動する狭出射半導体レーザ素子として有用な半
導体集積素子とその製造方法の提供を目的とする。
The present invention solves the above-mentioned problem in a semiconductor integrated device in which the layer structure II is formed by selective growth, and is capable of forming a layer structure II on a mask even if the film thickness of the layer structure II at the butt joint junction surface is increased to about 300 nm. It is an object of the present invention to provide a semiconductor integrated device useful as a narrow emission semiconductor laser device that operates with a low threshold current and a high luminous efficiency without generating a convex portion based on the growth of the semiconductor device, and a method of manufacturing the same.

【0020】[0020]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、第1の半導体層構造と第2
の半導体層構造とがバットジョイント接合して半導体基
板の上に形成されている半導体集積素子において、前記
バットジョイント接合面は、前記第1の半導体層構造に
対するドライエッチング処理で形成され、かつ前記第1
の半導体層構造を構成する半導体材料の結晶方位に対し
て傾斜した垂直面になっていることを特徴とする半導体
集積素子、好ましくは、前記バットジョイント接合面の
前記傾斜角は45°±10°である半導体集積素子が提
供される。
According to the present invention, a first semiconductor layer structure and a second semiconductor layer structure are provided.
A semiconductor integrated structure formed on the semiconductor substrate by butt joint bonding with the semiconductor layer structure, wherein the butt joint bonding surface is formed by dry etching on the first semiconductor layer structure; 1
A semiconductor integrated element characterized by being a vertical plane inclined with respect to the crystal orientation of the semiconductor material constituting the semiconductor layer structure, preferably, the inclination angle of the butt joint joining surface is 45 ° ± 10 °. Is provided.

【0021】具体的には、活性層を含む層構造の活性層
領域とそれにバットジョイント接合する導波路層領域と
が半導体基板の上に形成されており、前記バットジョイ
ント接合面は、前記活性層領域における少なくとも活性
層を構成する半導体材料の結晶方位に対して傾斜する垂
直面であることを特徴とする半導体レーザ素子が提供さ
れる。
More specifically, an active layer region having a layer structure including an active layer and a waveguide layer region to be butt-joined therewith are formed on a semiconductor substrate, and the butt-joint surface is A semiconductor laser device is provided, which is a vertical plane inclined at least with respect to a crystal orientation of a semiconductor material constituting an active layer in a region.

【0022】また、本発明においては、エピタキシャル
結晶成長法で半導体基板の上に第1の半導体層構造を形
成する工程;前記第1の半導体層構造の表面にマスクを
形成したのちドライエッチング処理を行って、前記第1
の半導体層構造の一部をドライエッチング除去する工
程;および前記ドライエッチング除去した部分に選択成
長法で第2の半導体層構造を形成して前記第1の半導体
層構造と第2の半導体層構造をバットジョイント接合す
る工程;を含む半導体集積素子の製造方法において、前
記マスクは、形成すべき前記バットジョイント接合面側
の縁辺が前記第1の半導体層構造を構成する半導体材料
の結晶方位に対して傾斜している平面視形状を有するこ
とを特徴とする半導体集積素子の製造方法が提供され
る。
Further, in the present invention, a step of forming a first semiconductor layer structure on a semiconductor substrate by an epitaxial crystal growth method; forming a mask on a surface of the first semiconductor layer structure, and then performing a dry etching process. Go, the first
Dry-etching a part of the semiconductor layer structure of the above; and forming a second semiconductor layer structure by a selective growth method on the part of the dry-etched part, thereby forming the first semiconductor layer structure and the second semiconductor layer structure. Butt-joining the semiconductor device to form a mask, wherein the edge of the mask on the side of the butt-joint surface to be formed is oriented with respect to the crystal orientation of the semiconductor material constituting the first semiconductor layer structure. A method of manufacturing a semiconductor integrated device, characterized in that the semiconductor integrated device has an inclined shape in plan view.

【0023】また、前記マスクは、中央に位置する中央
マスク部分と、前記中央マスク部分の両側に位置し、か
つ前記中央マスク部分よりも長尺な両側マスク部分とか
ら成る平面視形状を有する半導体集積素子の製造方法が
提供される。そして前記マスクの縁辺の傾斜角が45°
±10°であることを好適とする半導体集積素子の製造
方法が提供される。
The semiconductor has a plan view shape comprising a central mask portion located at the center, and both side mask portions located on both sides of the central mask portion and longer than the central mask portion. A method for manufacturing an integrated device is provided. And the inclination angle of the edge of the mask is 45 °
A method for manufacturing a semiconductor integrated device, which is preferably ± 10 °, is provided.

【0024】[0024]

【発明の実施の形態】以下、図面に則して本発明の半導
体集積素子の実施態様を説明するが、その説明は、図7
〜図11で示した狭出射半導体レーザ素子を例にして行
う。まず、図7で示した場合と同じようにn−InPか
ら成る基板1の(001)面に活性層領域である第1の
半導体層構造Iが形成される。したがって、この層構造
Iを構成する各半導体材料の結晶方位[011]は図7
の矢印方向(レーザ光の導波方向)に向いている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor integrated device according to the present invention will be described below with reference to the drawings.
11 to 11 as examples. First, as in the case shown in FIG. 7, a first semiconductor layer structure I which is an active layer region is formed on the (001) plane of a substrate 1 made of n-InP. Therefore, the crystal orientation [011] of each semiconductor material constituting the layer structure I is shown in FIG.
In the direction of the arrow (waveguide direction of laser light).

【0025】ついで、この層構造Iの最上層を構成する
上部クラッド層4の上に、SiO2やSiNxを用いてマ
スクを複数個形成したのちエッチング処理を行って、前
記層構造Iの一部が基板1の表面までエッチング除去さ
れる。本発明においては、上記マスクが次のような平面
視形状を有していることを最大の特徴とする。以下にそ
れを説明する。
Next, a plurality of masks are formed on the upper cladding layer 4 constituting the uppermost layer of the layer structure I by using SiO 2 or SiN x , and then an etching process is performed. The part is etched away to the surface of the substrate 1. The greatest feature of the present invention is that the mask has the following planar shape. This will be described below.

【0026】図1は、層構造Iの上部クラッド層4の上
に複数個形成されているマスク5のうち、1個のマスク
の近辺の状態を示す平面図である。図1から明らかなよ
うに、本発明で形成するマスク5は、層構造Iと後述す
る層構造IIとでバットジョイント接合面を形成すべき箇
所における縁辺5aが層構造Iを構成する半導体材料の
結晶方位[011]に対して角度θで傾斜するような平
面視形状を有している。
FIG. 1 is a plan view showing a state in the vicinity of one of the plurality of masks 5 formed on the upper cladding layer 4 of the layer structure I. As is clear from FIG. 1, the mask 5 formed in the present invention is formed of a semiconductor material that forms the layer structure I by forming an edge 5a at a position where a butt joint joint surface is to be formed between the layer structure I and a layer structure II described later. It has a plan view shape that is inclined at an angle θ with respect to the crystal orientation [011].

【0027】ここで、傾斜角θは、後述する選択成長時
に、層構造Iとの間で100%の光結合効率を実現する
ために、バットジョイント接合面における層構造IIの膜
厚を300nm程度にまで厚くしてもマスク5への這い上
がり成長が起こらないようにするためには、45°±1
0°に設定することが好ましい。このようなマスク5を
形成したのち、例えばCH4/H2を用いたRIEによる
ドライエッチング処理が行われる。そのときのエッチン
グ終止点は、基板1の表面となるように目標を定める。
Here, in order to realize 100% optical coupling efficiency with the layer structure I during the selective growth described later, the thickness of the layer structure II at the joint surface of the butt joint is set to about 300 nm. In order to prevent the mask 5 from crawling and growing even when the thickness is as large as
Preferably, it is set to 0 °. After such a mask 5 is formed, dry etching by RIE using, for example, CH 4 / H 2 is performed. A target is set so that the etching end point at that time is on the surface of the substrate 1.

【0028】このドライエッチング処理によりマスク5
の直下に位置する層構造Iの部分以外の部分はエッチン
グ除去され、図2で示したように、基板1の上には、結
晶方位[011]に対して角度θで傾斜する垂直なドラ
イエッチング面Iaを有する層構造Iが残置する。この
ドライエッチング面1aには、ウェットエッチング処理
で形成されたエッチング面の場合のような段差を生じて
いない。そして、このドライエッチング面Iaが後述す
る層構造IIとのバットジョイント接合面になる。
The mask 5 is formed by the dry etching process.
The portion other than the portion of the layer structure I located immediately below is removed by etching, and as shown in FIG. 2, a vertical dry etching inclined at an angle θ with respect to the crystal orientation [011] is formed on the substrate 1. The layer structure I having the surface Ia remains. This dry-etched surface 1a does not have a step as in the case of an etched surface formed by wet etching. Then, this dry etching surface Ia becomes a butt joint bonding surface with a layer structure II described later.

【0029】ついで、この基板1に対して、導波路層用
の半導体材料と保護層用の半導体材料の選択成長を順次
行って、層構造Iのエッチング面Iaに第2の半導体層
構造IIを光の導波方向にバットジョイント接合したの
ち、全体の上面からエッチング処理を行って、基板1の
上に所定の幅と高さを有するリッジ形状を形成する。し
たがって、この工程終了後にあっては、図3と図3のIV
−IV線に沿う断面図である図4で示したように、リッジ
形状をし、導波路層6と保護層7とから成り、光の入射
端側は、等幅のリッジ形状をした層構造Iにバットジョ
イント結合している層構造IIが基板1の上に形成され
る。
Next, a semiconductor material for the waveguide layer and a semiconductor material for the protective layer are sequentially grown on the substrate 1 so that the second semiconductor layer structure II is formed on the etching surface Ia of the layer structure I. After joining the butt joint in the light waveguide direction, an etching process is performed from the entire upper surface to form a ridge shape having a predetermined width and height on the substrate 1. Therefore, after this step, FIG. 3 and FIG.
As shown in FIG. 4 which is a cross-sectional view taken along the line IV, the layer structure has a ridge shape, is composed of a waveguide layer 6 and a protective layer 7, and the light incident end side has an equal width ridge shape. A layer structure II butt-joined to I is formed on the substrate 1.

【0030】そして、このバットジョイント接合面Jの
場合、その平面視形状が層構造Iを構成する半導体材料
の結晶方位[011]に対して角度θ、具体的には45
°±10°傾斜している垂直面になる(図3)。そし
て、理由は明確ではないが、マスク5の縁辺5aを結晶
方位[011]に対して角度θで傾斜させたことによ
り、導波路層領域(層構造II)は、バットジョイント接
合面Jでその膜厚が300nm程度になってもマスク5の
上に這い上がり成長することがなく、両層構造の境界上
部に図12で示したような凸部は発生しない。
In the case of the butt joint joining surface J, the shape in plan view is an angle θ, specifically 45, with respect to the crystal orientation [011] of the semiconductor material forming the layer structure I.
It becomes a vertical plane inclined by ± 10 ° (FIG. 3). Although the reason is not clear, since the edge 5a of the mask 5 is inclined at an angle θ with respect to the crystal orientation [011], the waveguide layer region (layer structure II) is Even when the film thickness is about 300 nm, it does not crawl on the mask 5 and grow, and no convex portion as shown in FIG.

【0031】次に、別の例を説明する。このマスク9
は、図5で示したように、中央に位置する中央マスク部
分9aと、この中央マスク部分9bの両側に位置する一
対の両側マスク部分9c,9cとから成る平面視形状を
有しており、かつ両側マスク部分9c,9cは中央マス
ク部分9bよりも光の導波方向で長尺になっている。そ
して、両側マスク部分9c,9cと中央マスク部分9b
のそれぞれの縁辺9aが層構造Iを構成する半導体材料
の結晶方位[011]に対して角度θ(45°±10
°)で傾斜していることは、図1で示したマスク5の場
合と変わらない。
Next, another example will be described. This mask 9
Has a plan view shape including a central mask portion 9a located at the center and a pair of both side mask portions 9c, 9c located on both sides of the central mask portion 9b, as shown in FIG. Further, both side mask portions 9c, 9c are longer in the light guiding direction than the central mask portion 9b. Then, both side mask portions 9c, 9c and central mask portion 9b
Of the semiconductor material constituting the layer structure I has an angle θ (45 ° ± 10 °).
The inclination at (°) is the same as the case of the mask 5 shown in FIG.

【0032】このマスク9を形成した層構造Iにドライ
エッチング処理を行うと、図6で示したように、基板1
の上には、平面視形状はマスク9と同じで、結晶方位
[011]に対して角度θ(45°±10°)で傾斜し
たドライエッチング面Iaを有する層構造Iが残置す
る。したがって、この層構造Iにおいては、中央マスク
部分9bのエッチング面と2個の両側マスク部分9c,
9cの側部エッチング面との間に、平面視形状が菱形を
した空間部分10が形成されることになる。
When dry etching is performed on the layer structure I on which the mask 9 is formed, as shown in FIG.
A layer structure I having a dry etching surface Ia having the same shape as the mask 9 in plan view and inclined at an angle θ (45 ° ± 10 °) with respect to the crystal orientation [011] is left on the mask. Therefore, in this layer structure I, the etching surface of the central mask portion 9b and the two side mask portions 9c,
A space portion 10 having a rhombic shape in a plan view is formed between the space portion 10 and the side etching surface 9c.

【0033】そして、ここに選択成長を行うと、半導体
材料は、中央マスク部分9bから上記空間部分10に矢
印のように流れ込んで結晶成長するとともに、両側マス
ク部分9c,9cからも同じく上記空間部分10に矢印
のように流れ込んで結晶成長して導波路層領域の形成が
進む。また、当然のこととして上記空間部分10以外の
箇所でも選択成長が進んで導波路層領域が形成されてい
く。
When the selective growth is performed, the semiconductor material flows from the central mask portion 9b into the space portion 10 as shown by the arrow and grows as a crystal, and the semiconductor material also flows from the both side mask portions 9c, 9c. The crystal flows into the layer 10 as indicated by the arrow, and the crystal grows, thereby forming the waveguide layer region. In addition, as a matter of course, the selective growth proceeds in a portion other than the space portion 10 and a waveguide layer region is formed.

【0034】そして、基板上への導波路領域(層構造I
I)の形成後にあっては、エッチング処理を行うことに
より、中央マスク部分9bの幅を有する活性層領域と、
それにバットジョイント接合する導波路層領域とから成
るリッジ形状が形成される。したがって、このマスク9
を用いたレーザ素子の場合には、中央マスク部分9b直
下に位置する層構造Iのエッチング面がバットジョイン
ト接合面として機能する。
The waveguide region (layer structure I)
After the formation of I), an active layer region having a width of the central mask portion 9b is formed by performing an etching process.
A ridge shape composed of a butt joint bonded waveguide layer region is formed. Therefore, this mask 9
In the case of the laser device using the laser beam, the etched surface of the layer structure I located immediately below the central mask portion 9b functions as a butt joint bonding surface.

【0035】このマスク9を用いると、空間部分10に
おける導波路層領域の成膜速度は他の箇所における成膜
速度より大きいので、例えば、形成した導波路層領域の
出射端側の膜厚を必要膜厚にする場合、その入射端側、
すなわち、空間部分10における中央マスク部分9bの
直下の層構造Iのエッチング面近傍で必要とされる例え
ば300nm程度の膜厚を迅速に実現することができる。
When the mask 9 is used, the film forming speed of the waveguide layer region in the space portion 10 is higher than the film forming speed of the other portions. If the required film thickness is required,
That is, a film thickness of, for example, about 300 nm required near the etching surface of the layer structure I immediately below the central mask portion 9b in the space portion 10 can be quickly realized.

【0036】ここで、次のような狭出射半導体レーザ素
子を製造した。n−InPから成る基板1の(001)
面の上に、n−InPから成る厚み50nmの下部クラッ
ド層2、GaInAsP/GaInAsPの歪量子井戸
構造とGaInAsPの光閉じ込め層から成る厚み10
0nmの活性層3、p−InPから成る厚み50nmの上部
クラッド層4をMOCVD法で順次成膜して図5で示し
た結晶方位[011]を有する層構造Iを形成し、その
上に、中央マスク部分9bの長さが800μm、基板1
の長手方向と直交する方向の幅が10μmであり、両側
マスク部分9c,9cの長さが900μmであり、前記
結晶方位[011]に対して縁辺9aの傾斜角θが45
°であるマスク9を形成したのち、CH4/H2を用いる
RIEにより層構造Iに対するドライエッチング処理を
行って図6で示した層構造Iを基板1の上に形成した。
Here, the following narrow emission semiconductor laser device was manufactured. (001) of the substrate 1 made of n-InP
On the surface, a lower cladding layer 2 made of n-InP and having a thickness of 50 nm, a strained quantum well structure of GaInAsP / GaInAsP and a thickness of 10 formed of a GaInAsP optical confinement layer.
An active layer 3 having a thickness of 0 nm and an upper cladding layer 4 having a thickness of 50 nm made of p-InP are sequentially formed by MOCVD to form a layer structure I having a crystal orientation [011] shown in FIG. The length of the central mask portion 9b is 800 μm,
Has a width of 10 μm in a direction perpendicular to the longitudinal direction, has a length of 900 μm on both side mask portions 9 c, 9 c, and has an inclination angle θ of 45 mm with respect to the crystal orientation [011].
After the mask 9 was formed, the layer structure I was dry-etched by RIE using CH 4 / H 2 to form the layer structure I shown in FIG.

【0037】ついで、GaInAsPの選択成長とIn
Pの選択成長を順次行い、導波路層と厚み50nmの保護
層から成り、全体の長さが150μmの導波路層領域を
形成した。この導波路層領域では、その出射端側の膜厚
は100nm程度、入射端側の膜厚は300nm程度になっ
ている。ついで、マスク9を除去し、リッジを形成し、
更に埋め込み工程と電極形成工程を経てレーザ素子にし
た。
Next, selective growth of GaInAsP and In
P was selectively grown to form a waveguide layer region having a waveguide layer and a protective layer having a thickness of 50 nm and a total length of 150 μm. In this waveguide layer region, the thickness on the emission end side is about 100 nm, and the thickness on the incidence end side is about 300 nm. Next, the mask 9 is removed to form a ridge,
Further, a laser device was formed through an embedding process and an electrode forming process.

【0038】この素子のしきい値電流は2mAであった。
また水平方向は9°、垂直方向は10°の狭出射レーザ
ビームが得られた。
The threshold current of this device was 2 mA.
A narrow emission laser beam having a horizontal direction of 9 ° and a vertical direction of 10 ° was obtained.

【0039】[0039]

【発明の効果】以上の説明で明らかなように、本発明の
半導体集積素子は、それを狭出射半導体レーザ素子とし
て用いた場合、活性層領域(層構造I)との間で100
%の光結合効率を実現できる300nm程度の膜厚にま
で、境界上部に凸部を生成することなく導波路層領域
(層構造II)を選択成長で形成することができる。
As is clear from the above description, when the semiconductor integrated device of the present invention is used as a narrow emission semiconductor laser device, the semiconductor integrated device has a distance of 100 from the active layer region (layer structure I).
The waveguide layer region (layer structure II) can be formed by selective growth up to a film thickness of about 300 nm capable of realizing an optical coupling efficiency of about 300 nm without forming a convex portion above the boundary.

【0040】したがって、しきい値電流は低くなるとと
もに、光ファイバとの接続作業も円滑に行うことができ
る。なお、以上の説明は狭出射半導体レーザ素子を例に
して行ったが、本発明の素子構造においては、活性層領
域(層構造I)をDFBレーザ素子構造とし、導波路層
構造(層構造II)を電界吸収型変調器の構造とすること
により、EA−DFBレーザ素子にすることもできる。
Therefore, the threshold current can be reduced and the connection with the optical fiber can be performed smoothly. Although the above description has been made with reference to the narrow emission semiconductor laser device as an example, in the device structure of the present invention, the active layer region (layer structure I) is a DFB laser device structure, and the waveguide layer structure (layer structure II). ) Can be an EA-DFB laser device by adopting the structure of an electroabsorption modulator.

【図面の簡単な説明】[Brief description of the drawings]

【図1】層構造Iの上に本発明で用いるマスクを形成し
た状態を示す平面図である。
FIG. 1 is a plan view showing a state in which a mask used in the present invention is formed on a layer structure I.

【図2】層構造Iにエッチング処理を行ったのちの状態
を示す斜視図である。
FIG. 2 is a perspective view showing a state after an etching process is performed on a layer structure I.

【図3】層構造Iと層構造IIのバットジョイント接合を
示す平面図である。
FIG. 3 is a plan view showing a butt joint joining of a layer structure I and a layer structure II.

【図4】図3のIV−IV線に沿う断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG. 3;

【図5】本発明で用いる別のマスクを層構造Iに形成し
た状態を示す平面図である。
FIG. 5 is a plan view showing a state in which another mask used in the present invention is formed in a layer structure I.

【図6】図5の層構造Iにエッチング処理を行ったのち
の状態を示す斜視図である。
6 is a perspective view showing a state after an etching process is performed on the layer structure I of FIG. 5;

【図7】層構造Iを示す断面図である。FIG. 7 is a sectional view showing a layer structure I.

【図8】層構造Iの上に従来のマスクを形成した状態を
示す平面図である。
FIG. 8 is a plan view showing a state in which a conventional mask is formed on a layer structure I.

【図9】図8の層構造Iにエッチング処理を行ったのち
の状態を示す断面図である。
FIG. 9 is a cross-sectional view showing a state after performing an etching process on the layer structure I of FIG. 8;

【図10】層構造Iと層構造IIが形成する従来のバット
ジョイント接合面を示す平面図である。
FIG. 10 is a plan view showing a conventional butt joint joining surface formed by a layer structure I and a layer structure II.

【図11】図10のXI−XI線に沿う断面図である。FIG. 11 is a sectional view taken along the line XI-XI in FIG. 10;

【図12】層構造IIのマスクへの這い上がり成長を示す
断面図である。
FIG. 12 is a cross-sectional view showing the growth of the layer structure II on the mask.

【図13】光結合効率に対する導波路層の厚み影響に関
する計算結果を示すグラフである。
FIG. 13 is a graph showing a calculation result regarding the influence of the thickness of the waveguide layer on the optical coupling efficiency.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 下部クラッド層 3 活性層 4 上部クラッド層 5 マスク 5a マスク5の縁辺 6 導波路層 7 保護層 8 凸部 9 マスク 9a マスク9の縁辺 9b 中央マスク部分 9c 両側マスク部分 10 空間部分 I 第1の半導体層構造(活性層領域) Ia 第1の半導体層構造のエッチング面 II 第2の半導体層構造(導波路層領域) J バットジョイント接合面 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Lower cladding layer 3 Active layer 4 Upper cladding layer 5 Mask 5a Edge of mask 5 6 Waveguide layer 7 Protective layer 8 Convex part 9 Mask 9a Edge of mask 9b Central mask part 9c Side mask part 10 Spatial part I First semiconductor layer structure (active layer region) Ia Etched surface of first semiconductor layer structure II Second semiconductor layer structure (waveguide layer region) J Butt joint interface

───────────────────────────────────────────────────── フロントページの続き (72)発明者 粕川 秋彦 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 Fターム(参考) 2H047 KA03 KA13 MA05 NA04 PA24 QA02 TA32 5F073 AA64 AB21 AB25 AB28 CA12 DA25 EA19  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Akihiko Kasukawa 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. F-term (reference) 2H047 KA03 KA13 MA05 NA04 PA24 QA02 TA32 5F073 AA64 AB21 AB25 AB28 CA12 DA25 EA19

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体層構造と第2の半導体層構
造とがバットジョイント接合して半導体基板の上に形成
されている半導体集積素子において、 前記バットジョイント接合面は、前記第1の半導体層構
造を構成する半導体材料の結晶方位に対して傾斜した垂
直面になっていることを特徴とする半導体集積素子。
1. A semiconductor integrated device in which a first semiconductor layer structure and a second semiconductor layer structure are butt-joined and formed on a semiconductor substrate, wherein the butt-joint surface is the first semiconductor layer structure. A semiconductor integrated device having a vertical surface inclined with respect to a crystal orientation of a semiconductor material constituting a semiconductor layer structure.
【請求項2】 前記バットジョイント接合面の前記傾斜
角は45°±10°である請求項1の半導体集積素子。
2. The semiconductor integrated device according to claim 1, wherein said inclination angle of said butt joint joining surface is 45 ° ± 10 °.
【請求項3】 活性層を含む層構造の活性層領域とそれ
にバットジョイント接合する導波路層領域とが半導体基
板の上に形成されており、前記バットジョイント接合面
は、前記活性層領域における少なくとも活性層を構成す
る半導体材料の結晶方位に対して傾斜する垂直面である
ことを特徴とする半導体レーザ素子。
3. An active layer region having a layer structure including an active layer and a waveguide layer region that is butt-joined to the active layer region are formed on a semiconductor substrate, and the butt-joint surface is formed at least in the active layer region. A semiconductor laser device having a vertical plane inclined with respect to a crystal orientation of a semiconductor material forming an active layer.
【請求項4】 前記バットジョイント接合面の前記傾斜
角は45°±10°である請求項3の半導体レーザ素
子。
4. The semiconductor laser device according to claim 3, wherein said inclination angle of said butt joint joining surface is 45 ° ± 10 °.
【請求項5】 エピタキシャル結晶成長法で半導体基板
の上に第1の半導体層構造を形成する工程;前記第1の
半導体層構造の表面にマスクを形成したのちエッチング
処理を行って、前記第1の半導体層構造の一部をエッチ
ング除去する工程;および前記エッチング除去した部分
に選択成長法で第2の半導体層構造を形成して前記第1
の半導体層構造と第2の半導体層構造をバットジョイン
ト接合する工程;を含む半導体集積素子の製造方法にお
いて、 前記マスクは、形成すべき前記バットジョイント接合面
側の縁辺が前記第1の半導体層構造を構成する半導体材
料の結晶方位に対して傾斜している平面視形状を有する
ことを特徴とする半導体集積素子の製造方法。
5. A step of forming a first semiconductor layer structure on a semiconductor substrate by an epitaxial crystal growth method; forming a mask on a surface of the first semiconductor layer structure; Etching a part of the semiconductor layer structure; and forming a second semiconductor layer structure on the etched part by a selective growth method.
Bonding the semiconductor layer structure and the second semiconductor layer structure to each other with a butt joint. In the method for manufacturing a semiconductor integrated device, an edge of the mask on the side of the butt joint bonding surface to be formed is the first semiconductor layer. A method for manufacturing a semiconductor integrated device, wherein the semiconductor integrated device has a shape in a plan view inclined with respect to the crystal orientation of a semiconductor material constituting a structure.
【請求項6】 前記エッチング処理がドライエッチング
処理である請求項5の半導体集積素子の製造方法。
6. The method according to claim 5, wherein the etching process is a dry etching process.
【請求項7】 前記マスクは、中央に位置する中央マス
ク部分と、前記中央マスク部分の両側に位置し、かつ前
記中央マスク部分よりも長尺な両側マスク部分とから成
る平面視形状を有する請求項5の半導体集積素子の製造
方法。
7. A plan view shape comprising a central mask portion located at the center and both side mask portions located on both sides of the central mask portion and longer than the central mask portion. Item 6. The method for manufacturing a semiconductor integrated device according to Item 5.
【請求項8】 前記マスクの縁辺の傾斜角が45°±1
0°である請求項5または6の半導体集積素子の製造方
法。
8. An inclination angle of an edge of the mask is 45 ° ± 1.
7. The method for manufacturing a semiconductor integrated device according to claim 5, wherein the angle is 0 [deg.].
JP30919299A 1999-10-29 1999-10-29 Semiconductor integrated element and manufacturing method thereof Pending JP2001127378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30919299A JP2001127378A (en) 1999-10-29 1999-10-29 Semiconductor integrated element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30919299A JP2001127378A (en) 1999-10-29 1999-10-29 Semiconductor integrated element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001127378A true JP2001127378A (en) 2001-05-11

Family

ID=17990047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30919299A Pending JP2001127378A (en) 1999-10-29 1999-10-29 Semiconductor integrated element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001127378A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103646A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2009103647A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2010129957A (en) * 2008-12-01 2010-06-10 Fujitsu Ltd Optical semiconductor integrated device and same
JP2010165759A (en) * 2009-01-14 2010-07-29 Opnext Japan Inc Method of manufacturing integrated optical device
JP2011197453A (en) * 2010-03-19 2011-10-06 Furukawa Electric Co Ltd:The Semiconductor optical waveguide element, semiconductor optical waveguide array element, and method of manufacturing the same
CN111541149A (en) * 2020-05-15 2020-08-14 陕西源杰半导体技术有限公司 10G anti-reflection laser and preparation process thereof
JP2022100275A (en) * 2020-12-23 2022-07-05 エフェクト フォトニクス ベーハー Environmentally protected photonic integrated circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103646A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2009103647A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2010129957A (en) * 2008-12-01 2010-06-10 Fujitsu Ltd Optical semiconductor integrated device and same
JP2010165759A (en) * 2009-01-14 2010-07-29 Opnext Japan Inc Method of manufacturing integrated optical device
JP2011197453A (en) * 2010-03-19 2011-10-06 Furukawa Electric Co Ltd:The Semiconductor optical waveguide element, semiconductor optical waveguide array element, and method of manufacturing the same
CN111541149A (en) * 2020-05-15 2020-08-14 陕西源杰半导体技术有限公司 10G anti-reflection laser and preparation process thereof
JP2022100275A (en) * 2020-12-23 2022-07-05 エフェクト フォトニクス ベーハー Environmentally protected photonic integrated circuit
US11714230B2 (en) 2020-12-23 2023-08-01 Effect Photonics B.V. Environmentally protected photonic integrated circuit
JP7362716B2 (en) 2020-12-23 2023-10-17 エフェクト フォトニクス ベーハー Environmentally friendly photonic integrated circuits

Similar Documents

Publication Publication Date Title
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
KR20170071985A (en) Semiconductor optical device
JP4857702B2 (en) Manufacturing method of integrated optical semiconductor device
JP2008113041A (en) Waveguide
JP2001127378A (en) Semiconductor integrated element and manufacturing method thereof
JP3752369B2 (en) Manufacturing method of composite optical device
US6498889B2 (en) Waveguide optical device and method of fabricating the same
JPH1187844A (en) Semiconductor optical coupling circuit and its manufacture
JP4014861B2 (en) Compound semiconductor device and manufacturing method thereof
JP5957856B2 (en) Semiconductor integrated device
JP4151043B2 (en) Manufacturing method of optical semiconductor device
JP2003069136A (en) Optical integrated device and method of manufacturing the same
JP3566107B2 (en) Optical communication module
WO2020255183A1 (en) Semiconductor light source element and method of manufacturing optical semiconductor waveguide window structure
JP5293125B2 (en) Optical semiconductor integrated device and manufacturing method thereof
JPH11145558A (en) Semiconductor optical element, transmitting-receiving module, and optical communication system
JPH0951146A (en) Ridge-type semiconductor optical element and manufacture thereof
JP5957855B2 (en) Semiconductor integrated device
JP4161672B2 (en) Optical integrated device manufacturing method
JP4239746B2 (en) Optical waveguide and method for manufacturing the same
JP4534449B2 (en) MMI type semiconductor laser and manufacturing method thereof
US20240250496A1 (en) Method of manufacturing semiconductor optical device
JP2002232069A (en) Method of manufacturing optical semiconductor device
JP4453937B2 (en) Optical integrated device and manufacturing method thereof
JPH11233884A (en) Manufacture of semiconductor laser element

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20051003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519