JP2011192869A - 実装構造体、電気光学装置、実装部品および実装構造体の製造方法 - Google Patents

実装構造体、電気光学装置、実装部品および実装構造体の製造方法 Download PDF

Info

Publication number
JP2011192869A
JP2011192869A JP2010058804A JP2010058804A JP2011192869A JP 2011192869 A JP2011192869 A JP 2011192869A JP 2010058804 A JP2010058804 A JP 2010058804A JP 2010058804 A JP2010058804 A JP 2010058804A JP 2011192869 A JP2011192869 A JP 2011192869A
Authority
JP
Japan
Prior art keywords
insulating film
mounting structure
substrate
terminals
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010058804A
Other languages
English (en)
Other versions
JP5619439B2 (ja
Inventor
Hiroyuki Onodera
広幸 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010058804A priority Critical patent/JP5619439B2/ja
Publication of JP2011192869A publication Critical patent/JP2011192869A/ja
Application granted granted Critical
Publication of JP5619439B2 publication Critical patent/JP5619439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】異方性導電材を介しての端子間の短絡、および接続不良の発生を防止することができる実装構造体、該実装構造体からなる電気光学装置、当該実装構造体に用いられる実装部品、および実装構造体の製造方法を提供すること。
【解決手段】実装構造体200、実装部品2および実装構造体200の製造方法において、基板1上に実装部品2を異方性導電材40により実装するにあたって、実装部品2の端子22には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25を形成している。このため、異方性導電材40の導電粒子4が複数、隣り合う端子22の間に挟まっても、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。また、端子22の頂部22aは絶縁膜25から露出しているため、端子22を異方性導電材40により基板1に確実に電気的に接続することができる。
【選択図】図2

Description

本発明は、異方性導電材を用いた実装構造体、該実装構造体からなる電気光学装置、当該実装構造体に用いられる実装部品、および実装構造体の製造方法に関するものである。
液晶装置等の電気光学装置や、液晶パネルにタッチパネルが重ねて配置された入力機能付きの電気光学装置は、基板上に実装部品が異方性導電材により実装された実装構造体として構成されている。例えば、電気光学装置に用いた電気光学パネルを駆動する信号を伝達するにあたっては、電気光学パネルの素子基板(基板)上に半導体IC(実装部品)が実装されたCOG(Chip On Glass)実装、素子基板(基板)上にフレキシブル配線基板(実装部品)が実装されたFOG(Film On Glass)実装、フレキシブル配線基板(基板)上に半導体IC(実装部品)が実装されたCOF(Chip On Film)実装が用いられている。かかる実装構造体において、低コスト化や小型化を図ると、実装部品の端子ピッチが縮小され、その結果、余剰の異方性導電材によって、隣り合う端子間で短絡が発生するという問題点がある。
かかる短絡に対する対策として、端子表面を絶縁膜で覆う一方、異方性導電材に含まれる導電粒子に複数の突起を設け、かかる突起によって絶縁膜を突き破る構成が提案されている(特許文献1参照)。
特開2001−119116号公報
しかしながら、端子表面を覆う絶縁膜を導電粒子の突起によって突き破る構成の場合、導電粒子の突起によって絶縁膜が突き破られなかった端子が発生すると、接続不良という致命的な不具合を発生させるという問題点がある。
以上の問題点に鑑みて、本発明の課題は、異方性導電材を介しての端子間の短絡、および接続不良の発生を防止することができる実装構造体、該実装構造体からなる電気光学装置、当該実装構造体に用いられる実装部品、および実装構造体の製造方法を提供することにある。
上記課題を解決するために、本発明は、基板と、該基板上に異方性導電材により実装された実装部品と、を有する実装構造体であって、前記実装部品は、前記基板側に前記異方性導電材により電気的に接続された複数の端子と、該端子の頂部を露出させた状態で当該端子の側面を覆う絶縁膜と、を備えていることを特徴とする。
また、本発明に係る実装部品は、複数の端子と、該端子の頂部を露出させた状態で当該端子の側面を覆う絶縁膜と、を備えていることを特徴とする。
また、本発明に係る実装構造体の製造方法では、複数の端子を備えた実装部品を製作した後、前記端子の側面を覆い、当該端子の頂部を露出させる絶縁膜を形成する絶縁膜形成工程と、前記実装部品を異方性導電材により基板上に実装する実装工程と、を有していることを特徴とする。
本発明では、基板上に実装部品を異方性導電材により実装するにあたって、実装部品の端子には、端子の頂部を露出させた状態で端子の側面を覆う絶縁膜が形成されているため、低コスト化や小型化に伴って端子ピッチが縮小された場合でも、異方性導電材によって、隣り合う端子間で短絡が発生するという問題を確実に回避することができる。また、端子の側面は絶縁膜で覆われているが、端子の頂部は絶縁膜から露出しているため、端子を異方性導電材により基板に確実に電気的に接続することができる。それ故、異方性導電材を介しての端子間の短絡、および接続不良の発生の双方を防止することができる。
本発明において、前記絶縁膜は、前記頂部を避けて設けられ、前記頂部の全面が前記絶縁膜から露出していることが好ましい。かかる構成によれば、頂部の露出面積が広いので、接続不良の発生を確実に防止することができる。
本発明において、前記絶縁膜は、前記頂部に部分的に重なっており、前記頂部の一部が前記絶縁膜から露出している構成を採用してもよい。かかる構成によれば、異方性導電材を介しての端子間の短絡を確実に防止することができる。
本発明は、ガラス基板上にフレキシブル配線基板(実装部品)が実装されたFOG(Film On Glass)実装、フレキシブル配線基板(基板)上に半導体IC(実装部品)が実装されたCOF(Chip On Film)実装等に適用することができる。従って、本発明において、前記基板は、半導体素子が形成された素子基板であり、前記実装部品は、半導体ICあるいは配線基板である構成を採用することができる。
本発明において、前記基板は配線基板であり、前記実装部品は半導体ICである構成を採用することもできる。
本発明に係る実装構造体は、電気光学装置等として構成される。この場合、前記実装部品と前記基板との間では、電気光学パネルを駆動する信号の伝達が行なわれる。
本発明に係る実装構造体の製造方法において、前記絶縁膜形成工程では、例えば、前記複数の端子の前記頂部および前記側面を覆う前記絶縁膜を形成する成膜工程と、前記絶縁膜の少なくとも一部を研磨により除去して前記頂部の少なくとも一部を露出させる絶縁膜除去工程と、を行なう。
本発明を適用した実装構造体が用いられる入力機能付きの電気光学装置の説明図である。 本発明の実施の形態1に係る実装構造体の断面図である。 本発明の実施の形態1に係る実装構造体の製造方法を示す工程断面図である。 本発明の実施の形態2に係る実装構造体の説明図である。 本発明の実施の形態3に係る実装構造体の説明図である。 本発明の実施の形態4に係る実装構造体の説明図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。以下、各実施の形態で共通な基本構成(電気光学装置の構成)を説明した後、各実施の形態の詳細な説明を行なう。
[入力機能付きの電気光学装置の全体構成]
図1は、本発明を適用した実装構造体が用いられる入力機能付きの電気光学装置の説明図であり、図1(a)、(b)には、入力機能付きの電気光学装置の全体構成および断面構成を模式的に示してある。
図1(a)において、入力機能付きの電気光学装置100は、概ね、液晶装置等からなる画像生成装置5と、この画像生成装置5において表示光を出射する側の面に重ねて配置された静電容量型等の入力装置8とを有している。入力装置8は入力パネル8a(タッチパネル)を備え、画像生成装置5は電気光学パネル5a(表示パネル)としての液晶パネルを備えている。本形態において、入力パネル8aおよび電気光学パネル5aはいずれも矩形の平面形状を備えており、入力装置8および入力機能付きの電気光学装置100を平面視したときの中央領域が入力領域80aである。また、画像生成装置5および入力機能付きの電気光学装置100において入力領域80aと平面視で重なる領域が画像形成領域である。
図1(a)、(b)において、画像生成装置5は、透過型や半透過反射型のアクティブマトリクス型の液晶表示装置であり、電気光学パネル5aに対して入力パネル8aが配置されている側とは反対側(表示光の出射側とは反対側)にはバックライト装置(図示せず)が配置されている。画像生成装置5において、電気光学パネル5aに対して表示光の出射側には第1偏光板61が重ねて配置され、その反対側に第2偏光板62が重ねて配置されている。このため、入力装置8は、アクリル樹脂系等といった透光性の接着剤(図示せず)によって第1偏光板61に接着されている。
電気光学パネル5aは、表示光の出射側とは反対側に配置された透光性の素子基板50と、この素子基板50に対して対向配置された透光性の対向基板60とを備えている。対向基板60と素子基板50とは、矩形枠状のシール材71により貼り合わされており、対向基板60と素子基板50との間においてシール材71で囲まれた領域内に液晶層55が保持されている。素子基板50において、対向基板60と対向する面には複数の画素電極58がITO(Indium Tin Oxide)膜等の透光性導電膜により形成され、対向基板60において、素子基板50と対向する面には共通電極68がITO膜等の透光性導電膜により形成されている。なお、画像生成装置5がIPS(In Plane Switching)方式や、FFS(Fringe Field Switching)方式である場合、共通電極68は素子基板50の側に設けられる。また、素子基板50が表示光の出射側に配置されることもある。素子基板50において、対向基板60の縁から張り出した張出領域59には半導体IC75がCOG実装されているとともに、張出領域59にはフレキシブル配線基板73(配線基板)がFOG実装されている。さらに、フレキシブル配線基板73には、半導体IC76がCOF実装されている。ここで、素子基板50と半導体IC75との間、素子基板50とフレキシブル配線基板73との間、およびフレキシブル配線基板73と半導体IC76との間では、電気光学パネル5aを駆動する信号の伝達が行なわれる。なお、素子基板50には、素子基板50上のスイッチング素子と同時に駆動回路を形成することもある。
入力装置8において、入力パネル8aは、ガラス板やプラスチック板等からなる透光性のタッチパネル用基板81を備えており、本形態では、タッチパネル用基板81としてガラス基板が用いられている。タッチパネル用基板81の第1面81aには、タッチパネル用基板81からみて下層側から上層側に向かって第1導電膜84a、層間絶縁膜814、および第2導電膜84bが形成されている。本形態では、第1導電膜84aおよび第2導電膜84bのうちの少なくとも一方によって入力位置検出用電極85が形成され、他方によって、入力位置検出用電極85の途切れ部分を電気的に接続する中継電極86が形成されている。
タッチパネル用基板81の端部では、第1面81aにフレキシブル配線基板35(配線基板)がFOG実装されており、フレキシブル配線基板35には、半導体IC77がCOF実装されている。ここで、タッチパネル用基板81とフレキシブル配線基板35との間、およびフレキシブル配線基板35と半導体IC77との間では、入力パネル8aを駆動する信号の伝達が行なわれる。タッチパネル用基板81の第1面81aの側には、透光性および絶縁性のカバー90が粘着剤90e等により貼付されており、かかるカバー90には、タッチパネル用基板81の第1面81aの外側領域と重なる領域に絶縁性の遮光層90aが印刷されている。かかる遮光層90aで囲まれた領域が入力領域80aである。
また、タッチパネル用基板81の第2面81bの略全面には、電気光学パネル5aから放射された電磁波ノイズが入力パネル8aに侵入することを防止する透光性の導電層99が形成されている。かかる導電層99にはフレキシブル配線基板35の分岐部分35aが接続されており、導電層99には、フレキシブル配線基板35を介して、シールド電位が印加される。
[実施の形態1]
(実装構造体の全体構成)
図2は、本発明の実施の形態1に係る実装構造体の断面図である。図1を参照して説明した入力機能付き電気光学装置100では、素子基板50へのフレキシブル配線基板73の実装部分、素子基板50への半導体IC75の実装部分、フレキシブル配線基板73への半導体IC76の実装部分、タッチパネル用基板81へのフレキシブル配線基板35の実装部分、フレキシブル配線基板35への半導体IC77の実装部分が存在し、本形態は、上記5箇所のいずれにも適用することができる。従って、以下に説明する実装構造体において、「基板1」および「実装部品2」は各々、図1に示す入力機能付き電気光学装置100の各部材と以下の関係
素子基板50とフレキシブル配線基板73との実装構造体
基板1=素子基板50
実装部品2=フレキシブル配線基板73
素子基板50と半導体IC75との実装構造体
基板1=素子基板50
実装部品2=半導体IC75
フレキシブル配線基板73と半導体IC76との実装構造体
基板1=フレキシブル配線基板73
実装部品2=半導体IC76
タッチパネル用基板81とフレキシブル配線基板35との実装構造体
基板1=タッチパネル用基板81
実装部品2=フレキシブル配線基板35
フレキシブル配線基板35と半導体IC77との実装構造体
基板1=フレキシブル配線基板35
実装部品2=半導体IC77
となる。
以下、基板1が素子基板50であり、実装部品2が半導体IC75である場合を中心に説明する。
図2に示す実装構造体200は、複数の配線11を備えた基板1(素子基板50)と、配線11に1対1の関係をもって対向する端子22(金バンプ)を基材21上に備えた実装部品2(半導体IC75)とを異方性導電材40によって実装した構造を有している。異方性導電材40は、熱可塑性あるいは熱硬化性の樹脂41と、樹脂41中に分散した導電粒子4とからなる。導電粒子4は、樹脂粒子表面に金属層を被覆してなる。本形態において、端子22の高さ寸法は15μm、隣り合う端子22の間隔は13μmから14μmであり、導電粒子4の粒径は3μmから4μmである。
かかる実装構造体200において、実装部品2には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25が形成されている。本形態において、絶縁膜25は、頂部22aを避けて設けられ、頂部22aの全面が絶縁膜25から露出している。ここで、絶縁膜25は、端子22の側面22b、22c、および隣り合う端子22の間に、端子22の高さ寸法より薄い膜厚をもって端子22に起因する凹凸に沿うように形成されており、隣り合う端子22の間には凹部26が発生している。ここで、絶縁膜25は、シリコン酸化膜等の無機絶縁膜あるいは樹脂等からなる有機絶縁膜からなる。
(実装構造体200の製造方法)
図3は、本発明の実施の形態1に係る実装構造体200の製造方法を示す工程断面図である。本形態の実装構造体200を製造するには、図3(a)に示すように、複数の端子22を備えた実装部品2を製作した後、図3(b)、(c)に示す絶縁膜形成工程において、端子22の側面22b、22cを覆い、端子22の頂部22aを露出させる絶縁膜25を形成する。
より具体的には、図3(b)に示す成膜工程において、複数の端子22の頂部22aおよび側面22b、22cを覆う無機系あるいは有機系の絶縁膜25を、端子22の高さ寸法より薄い膜厚をもって形成した後、図3(c)に示す絶縁膜除去工程において、絶縁膜25のうち、頂部22aを覆う部分全体を研磨により除去して、複数の端子22の頂部22aの全面を絶縁膜25から一括して露出させる。その際、端子22の頂部22aもわずかに研磨する。その結果、絶縁膜25は、端子22の側面22b、22c、および隣り合う端子22の間に、端子22の高さ寸法より薄い膜厚をもって端子22に起因する凹凸に沿うように形成され、隣り合う端子22の間には凹部26が発生する。
なお、絶縁膜25として感光性樹脂を用いた場合には、図3(b)に示す成膜工程において、複数の端子22の頂部22aおよび側面22b、22cを覆うように感光性樹脂からなる絶縁膜25を塗布した後、図3(c)に示す絶縁膜除去工程において、感光性樹脂を露光、現像して、感光性樹脂からなる絶縁膜25のうち、頂部22aを覆う部分全体を除去して頂部22aの全面を絶縁膜25から露出させてもよい。
次に、図3(d)に示す実装工程では、実装部品2を異方性導電材40により基板1上に実装する。より具体的には、基板1をステージ210上に載置した状態で、配線11と端子22とが対向するように、実装部品2を配置し、しかる後に、圧着ヘッド230によって実装部品2を基板1に圧着する。その際、実装部品2と圧着ヘッド230との間にはフッ素樹脂製等のシート220を配置しておく。その結果、導電粒子4は、配線11と端子22との間で2μm程度にまで押し潰され、配線11と端子22とを電気的に接続する。ここで、樹脂41が熱硬化性であれば、圧着ヘッド230からの加熱によって樹脂41を硬化させる。これに対して、樹脂41が熱可塑性であれば、圧着ヘッド230からの加熱によって樹脂41を溶融させた後、圧着ヘッド230を実装部品2から離間させて樹脂41を冷却し、固化させる。その結果、図2に示す実装構造体200が完成する。
(本形態の主な効果)
以上説明したように、本形態の実装構造体200、実装部品2および実装構造体200の製造方法では、基板1上に実装部品2を異方性導電材40により実装するにあたって、実装部品2の端子22には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25を形成している。このため、実装構造体200や実装部品2の低コスト化や小型化に伴って端子22のピッチが縮小された場合でも、異方性導電材40の導電粒子4が複数、隣り合う端子22の間に挟まっても、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。
また、端子22の側面22b、22cは絶縁膜25で覆われているが、端子22の頂部22aは絶縁膜25から露出しているため、端子22を異方性導電材40により基板1に確実に電気的に接続することができる。それ故、異方性導電材40を介しての端子22間の短絡、および接続不良の発生の双方を防止することができる。
さらに、端子22に形成した絶縁膜25によって短絡を防止するので、導電粒子4としては、粒径が3μmから4μmの一般的なものを用いればよく、端子2間の短絡を防止するために、粒径を特別に小さくした高価な異方性導電材を用いる必要がない。それ故、実装構造体200のコストを低減することができる。また、端子22間の短絡を防止するために、導電粒子4の配合量を減らした異方性導電材を用いる必要がないので、電気的な接続の信頼性が高い。
また、本形態において、絶縁膜25は、頂部22aを避けて設けられ、頂部22aの全面が絶縁膜25から露出している。このため、頂部22aの露出面積が広いので、接続不良の発生を確実に防止することができる。しかも、図3(c)に示す絶縁膜除去工程においては、絶縁膜25のうち、頂部22aを覆う部分全体を研磨により除去して、複数の端子22の頂部22aの絶縁膜25から露出させる際、端子22の頂部22aもわずかに研磨する。従って、複数の端子22の頂部22aの高さを揃えることができるので、電気な接続を確実に行なうことができる。
さらに、絶縁膜25は、端子22の側面22b、22c、および隣り合う端子22の間に、端子22の高さ寸法より薄い膜厚をもって端子22に起因する凹凸に沿うように形成され、隣り合う端子22の間には凹部26が発生している。このため、実装の際、余剰な異方性導電材40は、凹部26に流れ込むので、実装部品2の実装を確実に行なうことができる。
[実施の形態2]
図4は、本発明の実施の形態2に係る実装構造体200の説明図であり、図4(a)、(b)、(c)は、実装構造体200の断面図、成膜工程の工程断面図、および絶縁膜除去工程の工程断面図である。なお、本形態の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図4(a)に示す実装構造体200も、実施の形態1と同様、複数の配線11を備えた基板1(素子基板50)と、配線11に1対1の関係をもって対向する端子22(金バンプ)を基材21上に備えた実装部品2(半導体IC75)とを異方性導電材40によって実装した構造を有している。実装部品2には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25が形成されている。絶縁膜25は、頂部22aを避けて設けられ、頂部22aの全面が絶縁膜25から露出している。
ここで、絶縁膜25は、隣り合う端子22の間に、端子22の高さ寸法と同等の膜厚をもって形成されており、頂部22aおよび絶縁膜25は連続した平坦面を形成している。本形態でも、絶縁膜25は、シリコン酸化膜等の無機絶縁膜あるいは樹脂等からなる有機絶縁膜からなる。
かかる実装構造体200を製造するには、図4(b)、(c)に示すように、複数の端子22を備えた実装部品2を製作した後、絶縁膜形成工程において、端子22の側面22b、22cを覆い、端子22の頂部22aを露出させる絶縁膜25を形成する。より具体的には、図4(b)に示す成膜工程において、複数の端子22の頂部22aおよび側面22b、22cを覆う無機系あるいは有機系の絶縁膜25を、端子22の高さ寸法より厚い膜厚をもって形成した後、図4(c)に示す絶縁膜除去工程において、絶縁膜25のうち、頂部22aを覆う部分全体を研磨により除去して頂部22aの全面を絶縁膜25から露出させる。その際、端子22の頂部22aもわずかに研磨する。その結果、絶縁膜25は、隣り合う端子22の間に、端子22の高さ寸法と同等の膜厚をもって形成され、頂部22aおよび絶縁膜25は連続した平坦面を形成する。しかる後には、図3(d)を参照して説明した実装工程において、実装部品2を異方性導電材40により基板1上に実装する。
以上説明したように、本形態の実装構造体200、実装部品2および実装構造体200の製造方法でも、実施の形態1と同様、実装部品2の端子22には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25を形成している。このため、実装構造体200や実装部品2の低コスト化や小型化に伴って端子22のピッチが縮小された場合でも、異方性導電材40の導電粒子4が複数、隣り合う端子22の間に挟まっても、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。また、端子22の側面22b、22cは絶縁膜25で覆われているが、端子22の頂部22aは絶縁膜25から露出しているため、端子22を異方性導電材40により基板1に確実に電気的に接続することができる等、実施の形態1と同様な効果を奏する。
また、絶縁膜25は、隣り合う端子22の間に、端子22の高さ寸法と同等の膜厚をもって形成され、頂部22aおよび絶縁膜25は連続した平坦面を形成している。このため、異方性導電材40が凹部26に流れ込むことがない分、少量の異方性導電材40で、実装部品2の実装を行なうことができる。
[実施の形態3]
図5は、本発明の実施の形態3に係る実装構造体200の説明図であり、図5(a)、(b)、(c)は、実装構造体200の断面図、成膜工程の工程断面図、および絶縁膜除去工程の工程断面図である。なお、本形態の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図5(a)に示す実装構造体200も、実施の形態1と同様、複数の配線11を備えた基板1(素子基板50)と、配線11に1対1の関係をもって対向する端子22(金バンプ)を基材21上に備えた実装部品2(半導体IC75)とを異方性導電材40によって実装した構造を有している。実装部品2には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25が形成されている。絶縁膜25は、端子22の側面22b、22c、および隣り合う端子22の間に、端子22の高さ寸法より薄い膜厚をもって端子22に起因する凹凸に沿うように形成されており、隣り合う端子22の間には凹部26が発生している。
ここで、絶縁膜25は、頂部22aに部分的に重なっており、頂部22aの一部が絶縁膜25から露出している。また、絶縁膜25において頂部22aに重なる部分の厚さは、導電粒子4の粒径の1/2以下に設定され、頂部22aのうち、絶縁膜25から露出している部分は、頂部22a全体の80%以上である。本形態において、絶縁膜25は感光性樹脂からなる。
かかる実装構造体200を製造するには、図5(b)、(c)に示すように、複数の端子22を備えた実装部品2を製作した後、絶縁膜形成工程において、端子22の側面22b、22cを覆い、端子22の頂部22aを露出させる絶縁膜25を形成する。より具体的には、図5(b)に示す成膜工程において、複数の端子22の頂部22aおよび側面22b、22cを覆う感光性樹脂からなる絶縁膜25を、端子22の高さ寸法より薄い膜厚をもって形成した後、図5(c)に示す絶縁膜除去工程において、感光性樹脂を露光、現像して頂部22aを覆う感光性樹脂を除去し、頂部22aの一部を絶縁膜25から露出させる。しかる後には、図3(d)を参照して説明した実装工程において、実装部品2を異方性導電材40により基板1上に実装する。
以上説明したように、本形態の実装構造体200、実装部品2および実装構造体200の製造方法でも、実施の形態1と同様、実装部品2の端子22には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25を形成している。このため、実装構造体200や実装部品2の低コスト化や小型化に伴って端子22のピッチが縮小された場合でも、異方性導電材40の導電粒子4が複数、隣り合う端子22の間に挟まっても、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。また、端子22の側面22b、22cは絶縁膜25で覆われているが、端子22の頂部22aは絶縁膜25から露出しているため、端子22を異方性導電材40により基板1に確実に電気的に接続することができる等、実施の形態1と同様な効果を奏する。
また、絶縁膜25は、頂部22aに部分的に重なっており、頂部22aの一部が絶縁膜25から露出している。このため、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。
[実施の形態4]
図6は、本発明の実施の形態4に係る実装構造体200の説明図であり、図6(a)、(b)、(c)は、実装構造体200の断面図、成膜工程の工程断面図、および絶縁膜除去工程の工程断面図である。なお、本形態の基本的な構成は実施の形態1、2と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図6(a)に示す実装構造体200も、実施の形態1、2と同様、複数の配線11を備えた基板1(素子基板50)と、配線11に1対1の関係をもって対向する端子22(金バンプ)を基材21上に備えた実装部品2(半導体IC75)とを異方性導電材40によって実装した構造を有している。実装部品2には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25が形成されている。絶縁膜25は、隣り合う端子22の間に、端子22の高さ寸法と同等の膜厚をもって形成されている。
ここで、絶縁膜25は、頂部22aに部分的に重なっており、頂部22aの一部が絶縁膜25から露出している。また、絶縁膜25において頂部22aに重なる部分の厚さは、導電粒子4の粒径の1/2以下に設定され、頂部22aのうち、絶縁膜25から露出している部分は、頂部22a全体の80%以上である。本形態において、絶縁膜25は感光性樹脂からなる。
かかる実装構造体200を製造するには、図6(b)、(c)に示すように、複数の端子22を備えた実装部品2を製作した後、絶縁膜形成工程において、端子22の側面22b、22cを覆い、端子22の頂部22aを露出させる絶縁膜25を形成する。より具体的には、図6(b)に示す成膜工程において、複数の端子22の頂部22aおよび側面22b、22cを覆う感光性樹脂からなる絶縁膜25を、端子22の高さ寸法より厚い膜厚をもって形成した後、図6(c)に示す絶縁膜除去工程において、感光性樹脂を露光、現像して頂部22aを覆う感光性樹脂を除去し、頂部22aの一部を絶縁膜25から露出させる。しかる後には、図3(d)を参照して説明した実装工程において、実装部品2を異方性導電材40により基板1上に実装する。
以上説明したように、本形態の実装構造体200、実装部品2および実装構造体200の製造方法でも、実施の形態1、2と同様、実装部品2の端子22には、端子22の頂部22aを露出させた状態で端子22の側面22b、22cを覆う絶縁膜25を形成している。このため、実装構造体200や実装部品2の低コスト化や小型化に伴って端子22のピッチが縮小された場合でも、異方性導電材40の導電粒子4が複数、隣り合う端子22の間に挟まっても、隣り合う端子22間で短絡が発生するという問題を確実に回避することができる。また、端子22の側面22b、22cは絶縁膜25で覆われているが、端子22の頂部22aは絶縁膜25から露出しているため、端子22を異方性導電材40により基板1に確実に電気的に接続することができる等、実施の形態1、2と同様な効果を奏する。
また、絶縁膜25は、頂部22aに部分的に重なっており、頂部22aの一部が絶縁膜25から露出している。このため、隣り合う端子2間で短絡が発生するという問題を確実に回避することができる。
[他の実施の形態]
上記実施の形態では、隣り合う端子22において、対向し合う側面の両方に絶縁膜25を形成したが、隣り合う端子22において、対向し合う2つの側面の一方のみに絶縁膜25を形成しても、隣り合う端子22が異方性導電材40で短絡することを防止することができる。
上記実施の形態では、電気光学装置として液晶装置を例示したが、電気光学装置として有機エレクトロルミネッセンス装置を構成してもよい。
1・・基板、2・・実装部品、4・・導電粒子、8・・入力装置、8a・・入力パネル、11・・配線、22・・端子、22a・・頂部、22b、22c・・側面、25・・絶縁膜、35、73・・フレキシブル配線基板、40・・異方性導電材、41・・樹脂、50・・素子基板、75、76、77・・半導体IC、81・・タッチパネル用基板、100・・入力機能付きの電気光学装置、200・・実装構造体

Claims (9)

  1. 基板と、該基板上に異方性導電材により実装された実装部品と、を有する実装構造体であって、
    前記実装部品は、前記基板側に前記異方性導電材により電気的に接続された複数の端子と、該端子の頂部を露出させた状態で当該端子の側面を覆う絶縁膜と、を備えていることを特徴とする実装構造体。
  2. 前記絶縁膜は、前記頂部を避けて設けられ、
    前記頂部の全面が前記絶縁膜から露出していることを特徴とする請求項1に記載の実装構造体。
  3. 前記絶縁膜は、前記頂部に部分的に重なっており、
    前記頂部の一部が前記絶縁膜から露出していることを特徴とする請求項1に記載の実装構造体。
  4. 前記基板は、半導体素子が形成された素子基板であり、
    前記実装部品は、半導体ICあるいは配線基板であることを特徴とする請求項1乃至3の何れか一項に記載の実装構造体。
  5. 前記基板は、配線基板であり、
    前記実装部品は、半導体ICであることを特徴とする請求項1乃至3の何れか一項に記載の実装構造体。
  6. 請求項1乃至5の何れか一項に記載の実装構造体からなる電気光学装置であって、
    前記実装部品と前記基板との間では、電気光学パネルを駆動する信号の伝達が行なわれることを特徴とする電気光学装置。
  7. 複数の端子と、
    該端子の頂部を露出させた状態で当該端子の側面を覆う絶縁膜と、
    を備えていることを特徴とする実装部品。
  8. 複数の端子を備えた実装部品を製作した後、
    前記端子の側面を覆い、当該端子の頂部を露出させる絶縁膜を形成する絶縁膜形成工程と、
    前記実装部品を異方性導電材により基板上に実装する実装工程と、
    を有していることを特徴とする実装構造体の製造方法。
  9. 前記絶縁膜形成工程では、前記複数の端子の前記頂部および前記側面を覆う前記絶縁膜を形成する成膜工程と、前記絶縁膜の少なくとも一部を研磨により除去して前記頂部の少なくとも一部を露出させる絶縁膜除去工程と、を行なうことを特徴とする請求項8に記載の実装構造体の製造方法。
JP2010058804A 2010-03-16 2010-03-16 実装構造体、電気光学装置、実装部品および実装構造体の製造方法 Active JP5619439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010058804A JP5619439B2 (ja) 2010-03-16 2010-03-16 実装構造体、電気光学装置、実装部品および実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058804A JP5619439B2 (ja) 2010-03-16 2010-03-16 実装構造体、電気光学装置、実装部品および実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2011192869A true JP2011192869A (ja) 2011-09-29
JP5619439B2 JP5619439B2 (ja) 2014-11-05

Family

ID=44797470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058804A Active JP5619439B2 (ja) 2010-03-16 2010-03-16 実装構造体、電気光学装置、実装部品および実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5619439B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797901A (zh) * 2012-08-10 2014-05-14 松下电器产业株式会社 部件安装基板的制造方法及制造系统
JP7456097B2 (ja) 2019-06-13 2024-03-27 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
JP2004214374A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd 半導体素子及び液晶表示パネル
JP2006513566A (ja) * 2003-01-08 2006-04-20 エルジー ケーブル リミテッド 微細回路の接続方法及びそれによる接続構造体
JP2006237484A (ja) * 2005-02-28 2006-09-07 Optrex Corp 半導体チップ,同半導体チップの製造方法および表示パネル
JP2008177456A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
WO2009104506A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 プリント配線板、電子装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
JP2004214374A (ja) * 2002-12-27 2004-07-29 Toshiba Matsushita Display Technology Co Ltd 半導体素子及び液晶表示パネル
JP2006513566A (ja) * 2003-01-08 2006-04-20 エルジー ケーブル リミテッド 微細回路の接続方法及びそれによる接続構造体
JP2006237484A (ja) * 2005-02-28 2006-09-07 Optrex Corp 半導体チップ,同半導体チップの製造方法および表示パネル
JP2008177456A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
WO2009104506A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 プリント配線板、電子装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797901A (zh) * 2012-08-10 2014-05-14 松下电器产业株式会社 部件安装基板的制造方法及制造系统
JP7456097B2 (ja) 2019-06-13 2024-03-27 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP5619439B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
US8711320B2 (en) Mounting structure, electro-optical apparatus, and touch panel
US7663726B2 (en) Liquid crystal apparatus and electronic apparatus
US20150022741A1 (en) Display device, electronic device, and touch panel
JP2008203590A (ja) 電気光学装置、及びその製造方法、並びに電子機器
JP2015084017A (ja) 液晶表示装置
JP2017044829A (ja) 液晶表示装置
JP2019184636A (ja) 表示装置
JP2014240934A (ja) 液晶表示装置および液晶表示装置の検査方法
JP2018017975A (ja) 電子機器の製造方法
CN116209302A (zh) 显示面板及其制作方法、终端设备
JP2008145686A (ja) 液晶装置、電子機器
US20180373091A1 (en) Display panel
KR102348373B1 (ko) 액정 표시 장치
JP2016126041A (ja) 表示装置
JP2008165179A (ja) 液晶装置、電子機器
JP7109982B2 (ja) 表示装置
JP5619439B2 (ja) 実装構造体、電気光学装置、実装部品および実装構造体の製造方法
WO2017138443A1 (ja) 半導体装置及び表示装置
JP5247615B2 (ja) 横電界方式の液晶表示装置
KR20210027579A (ko) 표시장치 및 이의 제조 방법
JP2007250825A (ja) 基板の接続構造及びその製造方法
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2008224934A (ja) 電気光学装置および異方性導電層による電気的接合の検査方法
JP2019032410A (ja) 表示装置
JP2019008062A (ja) 表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250